【課題】インダクタンス値を広範囲に可変可能なインダクタを備える半導体装置を提供する。
【解決手段】半導体装置は、多層配線層と、多層配線層を用いて形成され、巻軸が、多層配線層に対して平行である複数のソレノイド型インダクタと、少なくても１以上のソレノイド型インダクタと接続され、ソレノイド型インダクタの状態を活性化、又は、非活性化する制御回路と、を含んで構成される可変インダクタを備えている。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１のｎＭＩＳ形成領域１Ａにｎチャネル型ＭＩＳＦＥＴＱｎを、半導体基板１のｐＭＩＳ形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴＱｐを、それぞれ形成してから、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うように引張応力の窒化シリコン膜５を形成し、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの窒化シリコン膜５に紫外線照射処理を施す。その後、ｎＭＩＳ形成領域１Ａの窒化シリコン膜５を覆いかつｐＭＩＳ形成領域１Ｂの窒化シリコン膜５を露出するマスク層６ａを形成してから、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５をプラズマ処理することで、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５の引張応力を緩和させる。 （もっと読む）

【課題】Ｔｉを含む層を優先的に溶解する選択的なウエットエッチングを可能とし、しかもエッチング・アッシング等により生じる残渣をも効果的に洗浄除去することができるエッチング方法及びこれに用いるエッチング液、これを用いた半導体基板製品の製造方法を提供する。
【解決手段】
Ｔｉを含む第１層と、Ｃｕ、ＳｉＯ、ＳｉＮ、ＳｉＯＣ、及びＳｉＯＮの少なくとも１種を含む第２層とを有する半導体基板に特定のエッチング液を適用し、前記第１層を選択的にエッチングする方法であり、前記特定のエッチング液が、有機アミン化合物からなる塩基性化合物と酸化剤とを水性媒体中に含み、そのｐＨが７〜１４であるエッチング方法。 （もっと読む）

【課題】半導体集積回路において、ダイシング時の保護膜の剥離を抑制しつつ保護膜の密着性を確保し、チップサイズの小型化を実現する。
【解決手段】半導体集積回路は、スクライブ領域２近傍に形成されたシールリング３と、パッド４と、シールリング３とパッド４との間に形成された配線５と、シールリング３と、ダミーパターン８と、保護膜６と、保護膜７とを備えている。保護膜７の終端縁９は、シールリング３とパッド４との間に位置しており、ダミーパターン８における配線５を挟んで互いに向かい合う部分の端部が、保護膜７の終端縁９を中心に半導体チップ１の周縁部側及び中央部側方向に５μｍの間隔以内に位置している。 （もっと読む）

【課題】薬液の除去性能を高く維持することができる半導体装置の製造方法及び処理装置を提供する。
【解決手段】レジストパターン３をマスクとして絶縁膜２をドライエッチングすることにより開口部４を形成する。絶縁膜２のドライエッチングの際に開口部４の内面に付着した反応生成物５に波長が２００ｎｍ以下の紫外線を照射して、反応生成物５に含まれる有機成分を分解する。薬液を用いて、有機成分の分解後に開口部４の内面に残存している付着物６を除去する。付着物６が除去された開口部４内に導電膜７を形成する。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】携帯電話などに使用されるハイパワーアンプの出力段は、多数のＬＤＭＯＳＦＥＴセルを集積し、通常、複数のＬＤＭＯＳＦＥＴを構成するＬＤＭＯＳＦＥＴ部を有する。このＬＤＭＯＳＦＥＴセルにおいては、裏面のソース電極と表面のソース領域との間の抵抗を低減するために、半導体基板に高濃度にボロンドープされたポリシリコンプラグが埋め込まれている。本願発明者らが、このポリシリコンプラグについて、検討したところによって、熱処理に起因してポリシリコンプラグの固相エピタキシャル成長により、ポリシリコンプラグが収縮し、それによってシリコン基板に歪が発生し、リーク不良等の原因となることが明らかとなった。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴを有する半導体集積回路装置において、半導体基板に埋め込まれたシリコン系導電プラグのボロン濃度が、固溶限界内に於いて、８．１ｘ１０^２０ａｔｏｍ/ｃｍ^３以上である。 （もっと読む）

【課題】導電膜の所望部分を面内均一に除去することが出来ると共に高性能な導電膜を得ることが可能なパターン形成方法を提供することを目的とする。
【解決手段】カーボンナノチューブ層と、該カーボンナノチューブ層を覆うオーバーコート層とを具備する複合層のパターン形成方法であって、前記カーボンナノチューブ層が、単独では、実質上、エッチングされないものの、前記オーバーコート層のエッチングによって、前記カーボンナノチューブ層が共にエッチングされる前記オーバーコート層のエッチング剤が、前記オーバーコート層上に、所定パータンで塗布される塗布工程を具備する。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】ＳｉＣからなる第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、第２層間膜１７をエッチングすることにより低段部２８を形成する。このとき、第２層間膜１７（ＳｉＣ）からＣを解離させ、その解離したＣを含む反応生成物を側壁保護膜３２に定着させることによって、側壁保護膜３２を厚くする。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２膜３３およびＳｉＣ膜３５からなる積層膜３６を形成し、この積層膜３６をパターニングすることによりハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、当該エッチングによりＳｉＣ膜３５から解離したＣを含む反応生成物を含む側壁保護膜３２を、エッチング途中のＡｌＣｕ膜３０の側面に形成しながらＡｌＣｕ配線層３４をパターニングすることによって、第１ＡｌＣｕ配線２０を形成する。 （もっと読む）

【課題】基板に含まれる珪素系材料に対してダメージを与えることなく、常温で高速に長時間安定してタングステン系金属を除去することができるエッチング用組成物を提供する。
【解決手段】本発明の金属エッチング用組成物は、過硫酸塩の添加量が８〜３０質量％、塩基性化合物の添加量が１〜１５質量％、となるように配合された、フッ素含有化合物を含まない２５℃でのｐＨが８以上の水溶液であることを特徴とする。過酸化水素をさらに添加することによりタングステン系金属とチタン系金属の積層膜あるいは合金膜の除去に適用することができる。他方、過酸化水素を無添加とすることにより、チタン系金属に優先してタングステン系金属を選択的に除去することができる。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２からなるハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、第１ＡｌＣｕ配線２０を形成する。第１ＡｌＣｕ配線２０の形成後、この配線２０の表面を覆うように、ＳｉＮ膜３８を形成する。これにより、既存の側壁保護膜３６にＳｉＮ膜３８が合わさって側壁保護膜３２が形成される。 （もっと読む）

【課題】Ｔｉ等の特定の金属材料からなる層を優先的に溶解する選択的なウエットエッチングを可能とし、しかもエッチング・アッシング等により生じる残渣をも効果的に洗浄除去することができるエッチング方法及びこれに用いるエッチング液、これを用いた半導体素子の製造方法を提供する。
【解決手段】Ｔｉ、Ｍｏ、Ａｇ、Ｖ、Ａｌ、及びＧｅの少なくとも１種を含む金属材料層と、ＳｉＣ、ＳｉＯＣ、及びＳｉＯＮの少なくとも１種を含むケイ素化合物層とを有する半導体基板にエッチング液を適用し、前記金属材料層を選択的に溶解するエッチング方法であって、前記エッチング液として、フッ素化合物と、炭素数が８以上の疎水性基と１つ以上の親水性基とを有する特定有機化合物とを含み、ｐＨを３〜７に調整したものを使用するエッチング方法。 （もっと読む）

【課題】縦型トランジスタの特性にばらつきが生じることを抑制する。
【解決手段】半導体基板１００には縦型ＭＯＳトランジスタ２０が形成されている。半導体基板１００の表面上には、第１層間絶縁膜３００及び第１ソース配線３１２が形成されている。第１ソース配線３１２は、第１層間絶縁膜３００上に形成されており、平面視で縦型ＭＯＳトランジスタ２０と重なっている。第１層間絶縁膜３００にはコンタクト３０２が埋め込まれている。コンタクト３０２は、縦型ＭＯＳトランジスタ２０のｎ型ソース層１４０と第１ソース配線３１２とを接続している。そして第１ソース配線３１２には、複数の開口３１６が形成されている。 （もっと読む）

【課題】半導体基板内又は基板上に形成された構造内の埋込ボイドを検出するための方法を提供する。
【解決手段】構造を形成するための少なくとも１つの処理ステップを実施する工程と、基板の質量Ｍ_１を測定する工程と、熱処理を実施する工程と、基板の質量Ｍ_２を測定する工程と、前記実施した熱処理の前後で測定した基板の質量の差を計算する工程と、前記質量の差を所定値と比較することにより、前記構造内の埋込ボイドの存在を推測する工程とを含む。 （もっと読む）

【課題】半導体部材同士が強固に接合された半導体装置、電子機器、及び、半導体装置の製造方法を提供することを目的とする。
【解決手段】第２配線層９に接合させる第１配線層２を、第１層間絶縁膜３と、第１層間絶縁膜３内に埋め込まれ、一方の表面が第１層間絶縁膜３の表面と同一面上に位置した第１電極パッド４と、一方の表面が第１層間絶縁膜３の表面と同一面上に位置し、第１電極パッド４の周囲に配設された第１ダミー電極５と、によって構成する。また、第２配線層９は、第１層間絶縁膜３の第１電極パッド４の表面側に位置した第２層間絶縁膜６と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜３側の表面と同一表面上に位置し、かつ第１電極パッド４に接合された第２電極パッド７と、一方の表面が第２層間絶縁膜６の第１層間絶縁膜側３の表面と同一面上に位置し、第２電極パッド７の周囲に配設され、第１ダミー電極５に接合された第２ダミー電極８と、により構成する。 （もっと読む）

【課題】 本発明はドライプラズマエッチングを用いた基板のエッチング方法に関する。
【解決手段】 ドライプラズマエッチングシステム内で誘電体層をシリコン及びポリシリコンに対して選択的な均一エッチングを行う方法及びシステムが記載されている。エッチング用化学は、たとえばCH₂F₂やCHF₃のようなフルオロハイドロカーボンを有する。高いエッチング選択性及び受容可能な均一性は、CH₂F₂の流速やドライプラズマエッチングシステムと結合する出力を含むプロセス条件を選択することによって実現されて良い。それにより、エッチングプラズマ中での活性エッチングラジカルとポリマー生成ラジカルとの適切なバランスがとられる。 （もっと読む）

【課題】電解めっき法によるＣｕ膜の確実に析出させる。
【解決手段】抑制剤と促進剤を添加しためっき液とシリコン基板の相対速度が１００ｍ／分以上になる速度でシリコン基板を回転させながら、シリコン基板をめっき槽に浸漬させる。抑制剤の分子がシード層の表面に吸着し、シード溶解が抑制される。導電膜を成長させるときは、シリコン基板とめっき液の相対速度が３０ｍ／分以下になる速度でシリコン基板を回転させながら、シリコン基板とアノード電極の間に通電する。ボトムアップ成長が促進され、配線溝内での空孔の形成が防止される。 （もっと読む）

【課題】深孔相互間の距離を狭くする事ができ、深孔を微細化しても周囲の配線基板から及ぼされる応力の増加が防止でき、信頼性が保たれ、プロセス全体を低コストできる配線基板とその製造方法を提供する。
【解決手段】基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも２以上の電極が電気的に並列に接続されている配線基板の製造方法であって、それらの２以上の孔を形成する場合に、それらの２以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの２以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後に裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。 （もっと読む）

【課題】 薄板化の際に層間絶縁膜が破損することを抑制できる半導体装置を得る。
【解決手段】 第１の硬度を有する材料で構成された基板１０と、基板１０の第１主面１０ａに設けられたドリフト層１１と、ドリフト層１１上に絶縁膜６０を介して形成されたゲート電極７０と、ゲート電極７０を覆うように形成され、第１の硬度よりも小さい第２の硬度を有する材料で構成された層間絶縁膜８０とを備え、基板１０とドリフト層１１とを合わせた厚みは２００μｍ以下であり、層間絶縁膜８０に、平面視において、全ての内角が９０°より大きい多角形、円形または楕円形の開口９０が設けられている半導体装置。 （もっと読む）