【課題】 薄板化の際に層間絶縁膜が破損することを抑制できる半導体装置を得る。
【解決手段】 第１の硬度を有する材料で構成された基板１０と、基板１０の第１主面１０ａに設けられたドリフト層１１と、ドリフト層１１上に絶縁膜６０を介して形成されたゲート電極７０と、ゲート電極７０を覆うように形成され、第１の硬度よりも小さい第２の硬度を有する材料で構成された層間絶縁膜８０とを備え、基板１０とドリフト層１１とを合わせた厚みは２００μｍ以下であり、層間絶縁膜８０に、平面視において、全ての内角が９０°より大きい多角形、円形または楕円形の開口９０が設けられている半導体装置。 （もっと読む）

【課題】コンタクトホール内に良好にＡｌ膜が埋設されたコンタクトプラグを有する半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。コンタクトプラグを形成する工程では、スパッタ装置のチャンバー内のステージ上に、チャックを介して基板を保持し、チャックに印加するＥＳＣ電圧を第一の電圧、第二の電圧、第三の電圧と、この順に３段階のステップ状に増加させる。チャンバー内のターゲットに対して第一のターゲット電力を印加してコンタクトホール内に第一のＡｌ膜を成膜する。次に、チャンバー内のターゲットに対して第一のターゲット電力よりも高い第二のターゲット電力を印加して第一のＡｌ膜上に第二のＡｌ膜を成膜する。 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたＡｌ合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属の窒化物薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が３００ｎｍ〜５μｍであることを特徴とする半導体電極構造。（ａ）Ａｌマトリックスの最大粒径が１μｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】基板を実装する際の温度負荷によって絶縁層と下地金属層の側面との接点領域に加わる応力を緩和させ、応力に起因した絶縁層のクラックの発生を抑えるように構成された半導体装置を提供する。
【解決手段】半導体基板１０１の一面１０１ａに、絶縁層１０２、下地金属層１０３、金属端子が設けられるためのランド部１０４を順に積層してなる半導体装置１０９であって、ランド部１０４は、絶縁層１０２と対向する面の中央部において、下地金属層１０３と接合する接合領域と、絶縁層１０２と対向する面において、接合領域を除いた非接合領域と、を有し、下地金属層１０３は、ランド部１０４側から絶縁層１０２側にかけて外向きに傾斜した側面を有していること、を特徴とする半導体装置１０９。 （もっと読む）

【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられた半導体装置用Ａｌ合金膜を提供する。
【解決手段】５００℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が５００ｎｍ〜５μｍであることを特徴とする半導体装置用Ａｌ合金膜。（ａ）Ａｌマトリックスの最大粒径が８００ｎｍ以下（ｂ）ヒロック密度が１×１０^９個／ｍ^２未満（ｃ）電気抵抗率が１０μΩｃｍ以下 （もっと読む）

【課題】 低ｋ膜と金属マスクとの間の界面に歪みを引き起こすことなく、高い精度の望ましいパターンを得ること。
【解決手段】 半導体装置を製造する方法では、金属マスクと絶縁マスクをと備える多層ハードマスクを用いて形成される配線層を含む半導体装置が形成される。第１パターンにアラインされた第２開口パターンを形成するために、第１ステップで多層ハードマスクが使用された後、金属マスクが除去され、絶縁マスクが、第２のステップで絶縁層中に第１のパターン構造を形成するために使用される。 （もっと読む）

【課題】誘電率の増加、シラノールの増加、または有機部分の減少、の少なくとも一つによって損傷した、基体上のシリカ誘電フィルムの損傷を回復する。
【解決手段】基体上のそのような損傷シリカ誘電フィルムを表面改質組成物と接触させて、該損傷シリカ誘電フィルムの誘電率の減少、該損傷シリカ誘電フィルムの誘電率のシラノールの減少、該損傷シリカ誘電フィルムの誘電率の有機部分の増加、の１つ以上をもたらす。このとき、該損傷シリカ誘電フィルムに疎水性を与える。 （もっと読む）

【課題】本発明は、絶縁膜を金属に密着させることができる半導体装置の製造方法と半導体装置を提供することを目的とする。
【解決手段】本願の発明に係る半導体装置の製造方法は、基板上に多結晶の金属を形成する工程と、該金属の表面粗さＲａが０．０５１μｍより大きくなり、かつ該金属の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成されるように、該金属の表面を１．０μｍ／ｍｉｎ未満のエッチングレートでウェットエッチする工程と、該金属の表面に絶縁膜を形成する工程と、を備えたことを特徴とする。 （もっと読む）

【課題】貫通ビア電極を形成する際に処理温度が高くなく且つ低コストで、バリア層を均一に、且つ高い密着強度で製造する。
【解決手段】シリコン基板１０の厚さ方向に形成された高アスペクト比の、貫通ビア電極形成用の孔１２の内周面に、自己組織化単分子膜２４を形成し、これに、金属ナノ粒子１４を、高密度で吸着させて、この金属ナノ粒子１４を触媒として、バリア層を無電解めっきにより形成し、バリア層の上にシード層を無電解めっきにより形成し、次に、貫通ビア電極材を電解めっきにより堆積して、孔１２を埋めて、貫通ビア電極を形成する。 （もっと読む）

【課題】Ｃｕめっきを用いることなくＰＶＤのみでトレンチまたはホールＣｕを埋め込んでＣｕ配線を形成すること。
【解決手段】ウエハＷに形成されたトレンチ２０３を有する層間絶縁膜２０２の全面にバリア膜２０４を形成する工程と、バリア膜２０４の上にＲｕ膜２０５を形成する工程と、Ｒｕ膜２０５の上にＰＶＤによりＣｕがマイグレーションする条件でトレンチ２０３内に第１のＣｕ膜２０６を形成する工程と、第１のＣｕ膜２０６の上に、第１のＣｕ膜２０６よりも大きな成膜速度でＰＶＤにより第２のＣｕ膜２０７を形成する工程と、ＣＭＰにより全面を研磨する工程とを有する。 （もっと読む）

【課題】立体的な集積に適した、電磁妨害耐性に優れる半導体チップを提供する。また、その半導体チップを用いた、高い電磁妨害耐性と高い処理能力を両立する半導体装置を提供する。
【解決手段】能動素子もしくは受動素子と、それらの素子を電気的に接続する配線部を備えた半導体チップについて、配線部を被覆するように導電性薄膜を設ける。この導電性薄膜は配線部に対して、不要電磁波を遮蔽するシールドとして働くので、半導体チップの電磁妨害耐性が向上する。また、この半導体チップを三次元集積半導体装置に組み込むことで、隣接するチップをフェイス・トゥ・フェイス接続した場合でも、チップ間のクロストークを遮断できる。 （もっと読む）

【課題】電気的接続の信頼性を損なうことなく電気抵抗率を従来よりも低減できる埋め込み配線を有する半導体装置用基板および半導体装置を提供する。
【解決手段】本発明は、上記目的を達成するため、埋め込み配線を有する半導体装置用基板であって、前記埋め込み配線は、金属多結晶体からなり、平均結晶粒径が異なる少なくとも２層の領域を前記基板の厚さ方向に有し、前記埋め込み配線の開口面を含む層の平均結晶粒径が、前記埋め込み配線の他の層の平均結晶粒径よりも小さいことを特徴とする半導体装置用基板を提供する。また、本発明は、上記半導体装置用基板を用いたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】基板上への薄膜の成膜速度を上げ、かつトレンチやビアホールの底面に効率よく薄膜を成膜できる薄膜の形成方法を提供すること。
【解決手段】本発明の成膜方法は、開口幅又は開口径が３μｍ以下で、かつ、アスペクト比が１以上の段差であるトレンチ又はビアホールを有する基板上に薄膜を成膜する成膜方法であり、真空排気可能な処理室に、基板を支持する第１の電極と、前記基板に対向するように配置されターゲットを支持する第２の電極と、前記第２の電極の外側に配置されて当該第２の電極の内側にカスプ磁界を形成する複数のマグネットと、を備え、
前記処理室にＮｅを含む処理ガスを導入し、前記第１の電極と前記第２の電極の少なくとも一方にプラズマ形成用の高周波電力を供給すると共に、前記第２の電極上にカスプ磁場を生成してプラズマを発生させ、ターゲット物質をトレンチ又はビアホールを有する基板上に成膜する。 （もっと読む）

【課題】駆動時の発熱温度を低下させる。
【解決手段】基板１２の熱伝導率をＮ_ｓｕｂ（Ｗ／ｍＫ）とし、熱拡散層１４の熱伝導率をＮ_ｋａｋｕ（Ｗ／ｍＫ）とし、熱拡散層１４の膜厚をＴ（ｍｍ）とし、熱拡散層１４の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、例えば、基板１２の熱伝導率Ｎ_ｓｕｂが、Ｎ_ｓｕｂ＜１．８の条件を満たし、熱拡散層１４の熱伝導率Ｎ_ｋａｋｕが、Ｎ_ｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎ_ｓｕｂ））且つＮ_ｋａｋｕ≧Ｎ_ｓｕｂの条件を満たす。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】炭化珪素基板に形成された回路素子層上に、厚さが７μｍ以上で、かつ面内均一性に優れたポジ−ネガ反転型レジストが形成可能な厚膜金属電極の形成方法、及び厚膜レジストの形成方法を提供する。
【解決手段】ＨＭＤＳ処理された回路素子層の上面に、第１の粘性値を有した第１のポジ−ネガ反転型レジストを形成し、次いで、第１のポジ−ネガ反転型レジスト上に、第１及び第２のポジ−ネガ反転型レジスト（厚膜レジスト）の合計の厚さが７μｍ以上となるように、第１の粘性値よりも大きい第２の粘性値を有した第２のポジ−ネガ反転型レジストを形成する。 （もっと読む）

【課題】機械強度が十分であり、低誘電性に優れ、シリコンウエハー及びＰ−ＴＥＯＳ等のＳｉＯ_２膜の両方への接着性に優れたシリカ系被膜を提供する。
【解決手段】実質的にＯＨ基の含有量が大幅に減少されてなる高い緻密性を備えた微細孔を有するシリカ系被膜。（ａ）一般式（１）で表せられる化合物を加水分解縮合して得られるシロキサン樹脂、(化１)Ｒ１ｎＳｉＸ４−ｎ（１）（式中、Ｒ１は、Ｈ若しくはＦ又はＢ、Ｎ、Ａｌ、Ｐ、Ｓｉ、Ｇｅ若しくはＴｉを含む基又は炭素数１〜２０の有機基を示し、Ｘは、加水分解性基を示すし、ｎは０又は１の整数である）（ｂ）下記一般式（２）で表せられるイオン性化合物並びに(化２)（Ｒ２４Ｎ＋）ｎＹｎ−（２）（式中、Ｒ２は、水素原子又は炭素数１〜２０の有機基を示し、Ｙは、陰イオンを示し、ｎは陰イオンの価数である）（ｃ）前記（ａ）成分及び（ｂ）成分を溶解可能な溶媒を含むシリカ系被膜形成用組成物。 （もっと読む）

【課題】有機導電性材料を含む塗布組成物をプラスチック基板上に形成した後、高い電気電導度の配線を形成することができる配線の形成方法および形成装置を提供すること。
【解決手段】プラスチック基板上に有機導電性材料を含む塗布組成物が塗布されて配線パターンが形成された部材を準備し、少なくとも前記配線パターンに電磁波を照射してアニールし、有機導電性材料からなる配線を形成する。 （もっと読む）

【課題】貫通孔の側面のスキャロップ形状及びアンダーカットを修復する。
【解決手段】半導体装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と、を備え、前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。 （もっと読む）

【課題】貫通孔内の状態を確認できる貫通孔基板、貫通配線基板、電子部品、基板の製造方法、及び貫通孔の検査方法の提供。
【解決手段】（１）基板１の一面１ａから他面１ｂにかけて貫通孔４が形成され、一面１ａにおける貫通孔４の開口部５を覆う導電パターン２が配された貫通孔基板であって、導電パターン２には、貫通孔４を一面１ａ側から観察可能な切抜き３が形成されていることを特徴とする貫通孔基板。（２）切抜き３において、開口部５の縁が観察可能であることを特徴とする（１）に記載の貫通孔基板。 （もっと読む）