【課題】 デュアルダマシン法による配線構造の製造において、接続プラグ用のホールを通じて下層配線の表面に凹部をエッチング形成するとき、上層配線用の溝の底部が過剰エッチングされないようにする。
【解決手段】 ＴａＮなどからなり、接続プラグに対応する開口を有する導電性膜パターン１１２をＳｉＯＣなどからなる層間絶縁膜１１１と１１３との間に設けた後、配線溝１１４、ホール１１５を形成する。次にＴａＮ、Ｔａなどからなる積層導電性膜１１６を堆積し、ホール１１５の底部の積層導電性膜１１６を除去し、さらに下層配線を構成するＣｕ膜１０９を掘り込むエッチングを行う。このとき、導電性膜パターン１１２があるために配線溝１１４の底部の下にある層間絶縁膜１１１のエッチングを防止できる。その後、配線溝１１４およびホール１１５内にＣｕなどの導電性膜１１７を埋め込む。 （もっと読む）

本発明の実施形態は、超小型電子構造の形成に関する。３２ｎｍの次のテクノロジーノード向けの低誘電率誘電体材料は、約２．６未満の誘電率を呈する必要がある。本発明により、全体として超小型電子構造の曲げおよび剪断強度の完全性を向上させながら、そのような低誘電率誘電体材料を使用する半導体デバイスを形成することが可能になる。
（もっと読む）

【課題】マンガン含有材料を利用して、低誘電率膜への銅の拡散を防止する。
【解決手段】成膜装置１００では、制御部７０の制御に基づき、処理容器１内を真空にして、ヒーター６によりウエハＷを加熱しつつ、シャワーヘッド１１のガス吐出孔１３ａ，１３ｂからウエハＷへ向けて低誘電率材料とマンガン含有材料とを含む成膜ガスを供給する。高周波電源２３からシャワーヘッド１１に高周波電力を供給することにより、成膜ガスを解離させ、処理容器１内に成膜ガスのプラズマを生成させる。このプラズマによって、ウエハＷの表面にＭｎを含有するＳｉＣＯＨ膜を成膜する。 （もっと読む）

【課題】半導体記憶装置の製造において、パターン間隔を縮小し、レジスト膜厚、エッチング量等のバラツキに対応する。
【解決手段】半導体装置の製造方法は、基板上に被加工膜を形成する工程（ａ）、被加工膜上にレジスト膜を形成する工程（ｂ）、フォトマスクのマスクパターン２００ｂをレジスト膜に転写パターン２００ｃとして転写する工程（ｃ）、転写パターン２００ｃを加工する工程（ｄ）を含む。転写パターン２００ｃは、所定間隔を開けて端部同士が対向して直列に並ぶ第１及び第２の転写ラインパターン２０１ｃ及び２０２ｃと、これらに各々並列する第３及び第４の転写ラインパターン２０３ｃ及び２０４ｃと、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃの端部同士を接続する接続部２１２とを含む。工程（ｄ）にて、接続部２１２の少なくとも一部を除去し、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃを分離する。 （もっと読む）

【課題】レジスト残滓を確実に除去する。
【解決手段】基板１０上の一部にレジスト２０を用いて導体層１９をパターニングした後、レジスト２０を剥離するレジスト剥離工程と、基板１０の導体層１９が形成された面に対して、第一ノズル１０３から第一噴射圧で溶剤を噴射することによりレジスト２０の残滓２０ｂをふやかし、第二ノズル１０４から第一噴射圧よりも高圧の第二噴射圧で溶剤を噴射することによりレジスト２０の残滓２０ｂを物理力で除去するレジスト残滓除去工程と、を備える導体層の形成方法である。 （もっと読む）

【課題】素子の信頼性を劣化させることなく、より比誘電率の低い絶縁膜を形成する。
【解決手段】この半導体装置の製造方法は、下地膜１０１に、環状シロキサンをプラズマ重合させて第一の絶縁膜１０２を形成する工程と、第一の絶縁膜１０２を形成する工程の後、連続的に、第一の絶縁膜１０２上に、環状シロキサンをプラズマ重合させて第二の絶縁膜１０３を形成する工程と、を含む。第一の絶縁膜１０２の成膜速度は、第二の絶縁膜１０３の成膜速度よりも遅い。 （もっと読む）

【課題】 少ない無機フィラーの含有量であっても、より熱伝導性が高い充填層を形成することができる層間充填材組成物を提供すること。
【解決手段】 三次元集積回路用の層間充填材組成物が、微粒子状樹脂フィラー、熱伝導度が１Ｗ／ｍ・Ｋ以上の無機フィラー、及びマトリックス樹脂を含有し、かつ該層間充填材組成物１００体積％あたり、微粒子状樹脂フィラーを１体積％以上５０体積％以下、無機フィラーを１体積％以上８０体積％以下含有する。 （もっと読む）

【課題】接着層の厚さを増加させることなく、銅の下部層との接着性が向上し、銅が下部層に拡散することを防止することができる薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法を提供する。
【解決手段】本発明の薄膜形成方法は、基板上にスパッタリング方法により薄膜を形成する方法であって、薄膜は、電力密度が１．５〜３Ｗ／ｃｍ^２、非活性気体の圧力が０．２〜０．３Ｐａで形成する。薄膜は、非晶質構造を有することができ、チタニウム、タンタル、又はモリブデンのうちのいずれか一つで形成することができる。 （もっと読む）

高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜が提供され、前記製造方法は、有機シリケートマトリックス−含有溶液と反応性ポロゲン−含有溶液とを混合して混合溶液を準備し、前記混合溶液を基材上に塗布して薄膜を形成し、前記薄膜を熱処理し、前記熱処理の過程中にオゾン処理を行うことを含み、このような製造方法によって製造されたナノ細孔の超低誘電薄膜は、高温のオゾン処理及び処理温度の最適化による薄膜内の細孔のサイズと分布度の改善を通じて、２.３以下の誘電率と１０ＧＰａ以上の機械的強度とを有することができる。
（もっと読む）

【課題】配線間のリーク電流が発生することを抑制し、配線間容量の増大を抑制する。
【解決手段】半導体装置１００の製造方法は、絶縁膜２にダマシン配線を形成する工程（Ａ）を含む半導体装置１００の製造方法であって、基板１上に形成された絶縁膜２の表面にプラズマ処理を行い、絶縁膜２中の水分を脱離する工程（Ｂ）と、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜２をシリル化する工程（Ｃ）と、を含む。 （もっと読む）

【課題】半導体装置の微細化を犠牲とすることなく、ビアの冗長性を向上させ、歩留まりが高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の配線２１１ａと、第１の配線２１１ａよりも上層に形成された第３の配線２３１ａと、第１の配線２１１ａと第３の配線２３１ａとを接続する第１のビア２２１ａとを備えている。第１のビア２２１ａの形成位置と第３の配線２３１ａの端部との間隔ｔ１は、第２の配線と第２の配線よりも上層の第４の配線とを接続する第２のビアの形成位置と第４の配線の端部との間隔よりも小さい。第１のビア２２１ａの半導体基板と平行な方向の断面積は、第２のビアの半導体基板と平行な方向の断面積よりも大きい。 （もっと読む）

【課題】配線が形成される多孔質絶縁膜がプラズマダメージ等を受けるのを防ぐことにより、高歩留り且つ高信頼性な半導体装置を得られるようにする。
【解決手段】半導体基板の上に、化学気相成長法により、炭素濃度、空孔形成剤濃度及び酸素濃度がそれぞれ異なる複数の領域を有する空孔形成剤含有膜を形成する工程を備えている。この工程は、前駆体、空孔形成剤及び酸化剤を第１の流量で流す第１の期間と、第１の期間の後に、前駆体の流量に対する空孔形成剤の流量を減少させる第２の期間と、第２の期間の後に、前駆体の流量に対する空孔形成剤の流量の減少を停止し、前駆体、空孔形成剤及び酸化剤を第２の流量で流す第３の期間と、第３の期間の後に、前駆体の流量に対する酸化剤の流量を増大させる第４の期間と、第４の期間の後に、前駆体、空孔形成剤及び酸化剤を第３の流量で流す第５の期間とを含む。 （もっと読む）

【課題】集積回路製造工程のバックエンドプロセス、およびフロントエンドプロセスにおいて利用することができる、高硬度、且つ低応力のハードマスク膜を提供する。
【解決手段】ハードマスク膜は、応力が約−６００ＭＰａから６００ＭＰａの範囲内であり、硬度は少なくとも約１２Ｇｐａである。ハードマスク膜は、ＰＥＣＶＤ処理チャンバにおいて、高密度化プラズマ後処理を複数回行うことによって、ドープ済または未ドープのシリコンカーバイドの副層を複数成膜することによって得られる。ハードマスク膜は、Ｓｉ_ｘＢ_ｙＣ_ｚ、Ｓｉ_ｘＢ_ｙＮ_ｚ、Ｓｉ_ｘＢ_ｙＣ_ｚＮ_ｗ、Ｂ_ｘＣ_ｙ、およびＢ_ｘＮ_ｙから成る群から選択される高硬度のホウ素含有膜を含む。ハードマスク膜は、ゲルマニウム含有率が少なくとも約６０原子パーセントと、ゲルマニウム含有率が高いＧｅＮ_ｘハードマスク材料を含む。 （もっと読む）

【課題】ワイヤボンディング接続されるパッケージに搭載される場合のワイヤ長を短くできる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１００は、シリコン基板１０３の内部素子領域１５３に形成された複数の素子と、シリコン基板１０３上に形成される配線層１２０と、配線層１２０を貫通し、内部素子領域１５３を囲む環状のシールリング１０１と、内部素子領域１５３の上方、かつ、配線層１２０上に形成され、複数の素子に含まれる第１素子と接続されるパッド１０２と、シールリング１０１上に形成され、当該シールリング１０１と接続されたパッド１０２ａとを備える。また、シールリング１０１は、複数の素子に含まれる第２素子と接続されている。 （もっと読む）

【課題】低誘電率で、安定した絶縁性を示し、かつ、強度に優れ、膜厚や特性の不本意なばらつきが抑制された絶縁膜の形成に好適に用いることができる膜形成用組成物を提供すること。
【解決手段】本発明の膜形成用組成物は、分子内に、アダマンタン型のかご型構造を含む部分構造ａ１と、重合性の官能基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含むものであって、アセチレン結合を含むアセチレン系反応基を、分子内に複数個備えたオリゴアセチレン体を前記重合性化合物として含むとともに、前記オリゴアセチレン体が有する前記アセチレン系反応基の少なくとも一部が水素原子で置換された構造を有する水素化体を含み、前記重合性化合物が重合していない状態とした場合における、前記オリゴアセチレン体と前記水素化体の総モル数に対する、前記水素化体のモル分率が０．０１〜１０モル％であることを特徴とする。 （もっと読む）

【課題】
【解決手段】基板の表面から金属キャッピング層の腐食生成物を洗浄するための方法およびシステムが提供されている。一実施形態によると、処理溶液は、界面活性剤、錯化剤、および、ｐＨ調整剤を含む。界面活性剤は、ウエハ表面を湿潤を改善し、キャッピング層のさらなる腐食を抑制するよう構成される。錯化剤は、基板表面から脱着した金属イオンと結合するよう構成される。ｐＨ調整剤は、基板表面からの腐食生成物の脱着を促進するために、ｐＨを所望のレベルに調整するよう構成される。 （もっと読む）

【課題】 貫通穴の開口寸法が小さく小型化や微細化を容易にでき、貫通穴全体の金属層形成速度を向上する事が容易で、金属層形成工程に要する時間を短縮する事が容易な貫通穴形状を構成した半導体装置を提供することを目的とする。
【解決手段】 基板の表面と裏面とを接続する貫通穴内に金属層を設けた半導体装置において、貫通穴側壁に表面と裏面とを結ぶ向きに複数の突起を設けた事を特徴とする。 （もっと読む）

【課題】モリブデン系金属膜上の絶縁膜をドライエッチングする際に、選択比を比較的大きくする事ができる方法を提供する。
【解決手段】ドライエッチングにより、レジスト膜４５の開口部４６に対応する部分つまりソース電極９上におけるオーバーコート膜１３にコンタクトホール１４を形成し、また同時に、レジスト膜４５の開口部４７に対応する部分つまり金属膜２１ａ上におけるオーバーコート膜１３およびゲート絶縁膜４にコンタクトホール２２を形成し、さらに同時に、レジスト膜４５の開口部４８に対応する部分つまり金属膜３１ａ上におけるオーバーコート膜１３にコンタクトホール３２も形成する場合、エッチングガスとしてフッ素系ガス（ＳＦ_６、ＣＦ_４）、酸素ガスおよび窒素ガスからなる混合ガスを用いる事で窒化シリコン等からなるオーバーコート膜１３とモリブデン系金属からなる金属膜３１ａとの選択比を大きくする。 （もっと読む）

【課題】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を備えた表示装置であって、上記腐食防止用塗料の塗布や剥離といった更なる工程を設けることなく、ピンホール腐食を防止することのできる表示装置を提供する。
【解決手段】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を備えた表示装置であって、前記Ａｌ合金膜が、Ｎｉおよび／またはＣｏを０．１５原子％以下（０原子％を含まない）、Ｇｅを０．２原子％以上２．０原子％以下、およびＬａ、Ｇｄ、ＮｄおよびＹよりなる群から選択される１種以上の元素を０．０５原子％以上１．０原子％以下含有し、かつ、前記Ａｌ合金膜の表面において観察される腐食孔のアスペクト比（腐食深さ／腐食直径）が０．１２以下であることを特徴とする表示装置。 （もっと読む）

【課題】樹脂絶縁層の切削面に亀裂が生じて、絶縁信頼性が低下するのを抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板の主面上に形成した樹脂絶縁層を、バイトを用いた切削加工により一部除去する切削工程を備えた半導体装置の製造方法であり、切削工程として、表面に金属膜が積層された樹脂絶縁層の部分を切削する工程を含む。そして、金属膜が積層された樹脂絶縁層の部分を切削する際に、バイトの先端部及び該先端部の周辺部分に沿った樹脂絶縁層内の応力分布において、極大値の９０％の幅が１．３μｍ以下となるように切削する。 （もっと読む）