【課題】集積回路の配線間に空隙を形成することにより、容量成分が低減された半導体装置の製造方法を提供する。
【解決手段】基板２０２上に第１の絶縁材が堆積され、この上に、犠牲部分を有する第２の絶縁材２３２が堆積される。上記第１および第２の絶縁層内に、導電線２１０がダマシン法により形成される。犠牲部分となる第１の絶縁材を除去するために第２の絶縁材が処理され開口部２３８が形成される。そして第１の絶縁材が除去されて、導電線間に空隙２４２が形成される。第２の絶縁材は、堆積時には不透過性であるが、処理後により透過性とし、これを介して犠牲部分を除去する。第２の絶縁材の処理はエッチングによる開口、あるいは熱感受性成分のアニールによる除去である。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴを有する半導体装置では、ソース電極が裏面にあることから、表面のソース・コンタクト領域と裏面のソース電極間の電気抵抗を低減するため、上面からＰ型エピタキシャル層を貫通してＰ＋型基板内に伸びるボロンを高濃度にドープしたポリ・シリコン埋め込みプラグが設けられている。このポリ・シリコン埋め込みプラグの周辺のシリコン単結晶領域に転位が発生しており、これにより、リーク不良が誘発されていることが明らかとなった。
【解決手段】本願発明は、相互に不純物濃度の異なる第１及び第２の半導体層の境界面を貫通するシリコン系プラグを有する半導体装置であって、このプラグの少なくとも内部は多結晶領域であり、この多結晶領域表面の内、先の境界面の両側近傍は、固相エピタキシャル領域で覆われている。 （もっと読む）

平坦面を伴う銅要素（ＩＩ’）の結晶構造を修正する方法であって、ａ）大粒子を有し、且つ平坦面を含む銅標準（Ｉ’）を作る段階と、ｂ）前記平坦面（１４、１６）の粗さを１ｎｍ未満の粗さまで低減する段階と、ｃ）前記平坦面（１４、１６）を洗浄する段階と、ｄ）前記２つの平坦面（１４、１６）を接触させる段階と、ｅ）アニーリングする段階と、を含む。前記粗さは０．５ｎｍ以下である。この方法は更に、前記標準（Ｉ’）と前記要素（ＩＩ’）とを分ける追加段階ｆ）を含む。
（もっと読む）

【課題】膜ストレスを制御することができる基板処理方法および基板処理装置を提供する。
【解決手段】ウエハ200を処理する空間を成す処理室201に対し、塩素を含むガスと、アンモニアガスとを交互に供給、排出して、ウエハ200に所望の薄膜を形成する基板処理方法であって、アンモニアガスの供給時間を、塩素を含むガスを供給する時間の2倍より長く供給するように制御する。 （もっと読む）

【課題】実効誘電率を低減させて、高速かつ消費電力の低い半導体装置を実現する。
【解決手段】本発明の半導体装置は、基板と、基板上に形成された層間絶縁膜５１、５２と、層間絶縁膜５１、５２に埋め込まれたＣｕ配線１と、Ｃｕ配線１上に形成された第二のバリア絶縁膜４と、を有する。第二のバリア絶縁膜４は、炭素二重結合、アモルファスカーボン構造及び窒素を含む有機シリカ膜である。 （もっと読む）

【課題】フリップチップ構造を有する半導体集積回路装置において、チップサイズを縮小して製造コストを削減できるようにする。
【解決手段】半導体集積回路装置は、複数の入出力セル１０５を有する半導体チップ１００と、半導体チップの表面上に形成された複数のパッド１０１、１０２と、半導体チップ１００の表面上に形成され、且つ複数の入出力セル１０５の少なくとも一部と複数のパッド１０１、１０２の少なくとも一部とを電気的に接続するパッド間配線１０３、１０４とを優している。複数のパッド１０１、１０２は、半導体チップ１００の中央部おいて四角格子状に配置され、且つ、半導体チップ１００の４つの隅部のうちの少なくとも一隅部において千鳥状に配置されている。 （もっと読む）

【課題】６００℃〜７００℃の高温であっても高い耐酸化性と低抵抗を両立し、かつ低コストで形成可能な配線材料を提供する。
【解決手段】基板上に形成される銅配線と、銅配線上に５０ｎｍ以上２００ｎｍ以下の膜厚で形成される５０重量％以上のアルミニウムを含有する銅合金薄膜と、を具備する配線部材を用いる。上記銅配線の膜厚は、１μｍ以上５０μｍ以下である。基板と銅配線の間には下地層が配置されている。配線部材の電気抵抗率は、４×１０^-6Ωcm以下である。 （もっと読む）

【課題】本発明は、表面エネルギーの低い薄膜に、ダメージなくパターニングを行う薄膜のパターニング方法、デバイス及びその製造方法を提供することを目的とする。
【解決手段】薄膜２０上に、蒸着膜３０を積層する工程と、
前記蒸着膜上に、フォトレジスト層４０を積層する工程と、
フォトリソグラフィにより、前記フォトレジスト層をパターニングし、パターニングされた前記フォトレジスト層を用いて前記蒸着膜をエッチングしてパターニングする工程と、
パターニングされた前記蒸着膜をパターンマスクとして、前記薄膜をエッチングしてパターニングを行う工程と、を含むことを特徴とする。 （もっと読む）

【課題】製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイスを提供する。
【解決手段】本発明に係る電子デバイス２００は、基板１と、基板１上に形成され、少なくともＭｏ系膜４１と、その上層に形成されたＡｌ系膜４２とからなる導電性反射膜４０とを備える。そして、導電性反射膜４０のＭｏ系膜４１の表面荒さＲａが５ｎｍ以下であり、Ａｌ系膜４２の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である。 （もっと読む）

【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ（ＳＩＰ）スパッタリング、誘導結合プラズマ（ＩＣＰ）再スパッタリング及びコイルスパッタリングを１つのチャンバ内で組み合わせたリアクタ１５０を使う。ロングスローＳＩＰスパッタリングは、ホール被覆を促進する。ＩＣＰ再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第１のメタル層との接触抵抗を低減する。ＩＣＰコイルスパッタリングは、ＩＣＰ再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 （もっと読む）

【課題】バリアメタルの被覆性を向上させる。
【解決手段】本発明の半導体装置は、キャップ絶縁膜１ｄ上に形成された絶縁膜と、絶縁膜に形成された配線溝と、配線溝の底面に形成されたビア孔と、少なくともビア孔の側壁を覆うバリアメタル膜と、を有する。ビア孔は、径が異なる複数の孔から構成されており、複数の孔は、下に向けて径が小さくなるように深さ方向に接続し、複数の孔の接続部にキャップ絶縁膜に対してほぼ平行な面を有する。 （もっと読む）

【課題】局所的な電圧降下を効果的に抑制できる電源配線構造を有した半導体装置を提供する。
【解決手段】第１配線層は複数の第１配線ブロック１０を含み、当該各第１配線ブロック１０には、第１電位を持ち且つ少なくとも二方向以上に延びる第１配線１１と、第１電位と異なる第２電位を持ち且つ少なくとも二方向以上に延びる第２配線１２とが配置されている。第２配線層は、隣り合う一対の第１配線ブロック１０における第１配線１１同士を電気的に接続する第３配線２１と、当該一対の第１配線ブロック１０における第２配線１２同士を電気的に接続する第４配線２２とを含む。 （もっと読む）

【課題】ポリシリコン・ゲート電極作成のためのエッチング処理時に、クランプによって覆われていたポリサイド層上の層間絶縁膜の膜剥がれが起こりにくい半導体装置の製造方法を提供する。
【解決手段】半導体基板１１０上に、ポリシリコン膜２２０及びタングステン・シリサイド膜２１０をこの順に積層してポリサイド・ゲート電極２３０を形成する。ポリサイド・ゲート電極２３０を含む半導体基板１１０上に、Ｂ濃度が高濃度の下層ＢＰＳＧ膜１４０を第１の成膜速度ｖ１で形成する。下層ＢＰＳＧ膜１４０の上に、Ｂ濃度が下層ＢＰＳＧ膜１４０より低い低濃度の上層ＢＰＳＧ膜１２０を第２の成膜速度ｖ２で形成する。第２の成膜速度は前記第１の成膜速度未満である。 （もっと読む）

【課題】貫通シリコンビア形成時におけるビア内側壁の銅シード層のカバレッジが良好で均一な銅配線層を有するめっき物を提供することを目的とする。
【解決手段】基材上にバリア層として形成された、タングステン及びタングステンと合金化した際に銅に対するバリア性を有する金属（Ａ）との合金薄膜、その上に無電解置換銅めっきにより銅シード層、さらに前記無電解置換銅めっきを実施したのと同一のめっき液を用いた電気銅めっきにより銅配線層がこの順番で形成されてなる、貫通シリコンビアを有するめっき物。 （もっと読む）

【課題】絶縁膜の表面に対するダメージを防ぎ、配線膜厚を均一に制御することにより、配線間ショート及び信頼性劣化を防止できるようにする。
【解決手段】半導体基板１０１の上に絶縁膜１０２を形成し、絶縁膜１０２の内部にイオン注入法によりイオン注入層１０３を形成し、絶縁膜１０２に少なくともイオン注入層１０３に達する深さの配線溝１０４を形成し、配線溝１０４に導電膜１０７Ａを形成し、絶縁膜１０２及び導電膜１０７Ａにおけるイオン注入層１０３よりも上に形成されている領域を除去する。 （もっと読む）

【課題】対向する金属配線を有する配線構造において特性の安定化や性能の向上を図ると共に高耐圧化を実現する。
【解決手段】配線設計装置は、対向する金属配線間に与えられる最大の電位差をＶ_maxとしたときに配線間距離ｄ_minを与える関係式Ｖ_max＝Ａ×ｌｎ（ｄ_min／ｄ０）＋Ｂ（Ａ，Ｂは定数、ｄ０は基準となる距離）を予め記憶する記憶部１と、金属配線間の距離を、想定される最大電位差Ｖ_maxに対してＶ_max＝Ａ×ｌｎ（ｄ_min／ｄ０）＋Ｂにより得られる配線間距離ｄ_min以上として設定する設計部２とを備える。 （もっと読む）

集積回路及び形成方法は、少なくとも１つの直線的に延在する導電配線の斜端に形成されたコンタクト領域を提供する。実施形態では、コンタクトランディングパッドを有する導電配線は、マスク材料に配線をパターン化することと、材料配線の延在方向に対して角度を形成するために少なくとも１つの材料配線を切断することと、マスク材料の斜端面から拡張部を形成することと、前記材料配線及び拡張部をマスクとして用いてエッチングすることによって基本的な半導体をパターン化することとによって形成される。他の実施形態では、少なくとも１つの導電配線は、斜端面を作るように導電配線の延在方向に対して角度を付けて切断されるとともに、電気的コンタクトランディングパッドは、斜端面にコンタクトして形成される。 （もっと読む）

【課題】多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することによって、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図る。
【解決手段】基板上に多孔質シリカ膜形成用原料を塗布する工程と、多孔質シリカ膜形成用原料が塗布された基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、を含む多孔質シリカ膜からなる低誘電率絶縁膜の作製方法。 （もっと読む）

【課題】基板上に存在する、アスペクト比（深さ／開口径）が５以上の導電処理した非貫通穴に短時間で銅を良好に充填する方法を提供する。
【解決手段】基板上に存在する、アスペクト比（深さ／開口径）が5以上の導電処理した非貫通穴に銅を充填する方法であって、酸性銅めっき浴として、水溶性銅塩、硫酸、塩素イオン、ブライトナー及びジアリルアミン類と二酸化硫黄との共重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきして非貫通穴に銅を充填することを特徴とする銅充填方法。 （もっと読む）

【課題】現行のバリア誘電体膜に匹敵するかそれよりも低い誘電率を有する誘電体膜を得る方法を提供する。
【解決手段】集積回路基板の誘電体膜と金属相互接続との間に、炭窒化ケイ素バリア誘電体膜を形成する方法であって、誘電体膜を有する集積回路基板を提供すること、この基板をＲ_ｘＲ’_ｙ（ＮＲ”Ｒ”’）_ｚＳｉを含むバリア誘電体膜の前駆物質と接触させること（Ｒ、Ｒ’、Ｒ”及びＲ”’はそれぞれ個々に、水素、直鎖若しくは分岐の飽和若しくは不飽和アルキル、又は芳香族から選択され；ｘ＋ｙ＋ｚ＝４；ｚ＝１〜３であるが、Ｒ及びＲ’の両方が同時に水素にはならない）；及び集積回路基板上でＣ／Ｓｉ比０．８超かつＮ／Ｓｉ比０．２超の炭窒化ケイ素バリア誘電体膜を形成することを含む方法。 （もっと読む）