電子デバイス及びその製造方法、並びに電子機器
【課題】製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイスを提供する。
【解決手段】本発明に係る電子デバイス２００は、基板１と、基板１上に形成され、少なくともＭｏ系膜４１と、その上層に形成されたＡｌ系膜４２とからなる導電性反射膜４０とを備える。そして、導電性反射膜４０のＭｏ系膜４１の表面荒さＲａが５ｎｍ以下であり、Ａｌ系膜４２の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である。
【解決手段】本発明に係る電子デバイス２００は、基板１と、基板１上に形成され、少なくともＭｏ系膜４１と、その上層に形成されたＡｌ系膜４２とからなる導電性反射膜４０とを備える。そして、導電性反射膜４０のＭｏ系膜４１の表面荒さＲａが５ｎｍ以下であり、Ａｌ系膜４２の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及びその製造方法に関する。また、前記電子デバイスが搭載された電子機器に関する。より詳細には、導電性反射膜を有する電子デバイス及び電子機器に関する。
【背景技術】
【０００２】
液晶表示装置は、小型、薄型、低消費電力という特徴を活かし、ＴＶ、ノートパソコン、携帯端末などの分野で盛んに用いられるようになってきた。これらの液晶表示装置の表示方式は、透過型、反射型及び半透過型の３つに大別される。
【０００３】
透過型の液晶表示装置は、光が透過する透過画素電極を備え、光源としてバックライトを用いて画像を表示する。バックライト光を用いることで、周囲環境の明暗に関わらず明るい画面を表示することができる。しかしながら、透過型の液晶表示装置は、一般に、バックライト光源の消費電力が大きいため、消費電力を増大させる要因となっている。
【０００４】
反射型の液晶表示装置は、画素電極に導電性反射膜を設けて反射画素電極を形成し、バックライトの代わりに周囲光からの反射光で画像を表示する。バックライト光源を用いないため、消費電力の低減、小型化、軽量化を図ることができる。
【０００５】
半透過型の液晶表示装置は、周囲光の明るさに応じて、透過モードと反射モードを切り替えて画像を表示する。反射型の液晶表示装置をベースとして、バックライト光源の消費電力を抑えるとともに、暗い環境下でも明るく良好な画像表示を行うことができる。例えば、特許文献１には、各々の画素に透過画素電極と反射画素電極とを設け、透過型と反射型の表示をひとつの液晶パネルで実現する構成が開示されている。
【０００６】
反射型、半透過型の液晶表示装置は、上述したように導電性反射膜が搭載されている。導電性反射膜としては、反射特性に優れたＡｇやＡｌ又はその合金からなるものが通常用いられている。特に、Ａｌは材料が安価で、パターニング特性に優れているため、一般的によく用いられている。
【０００７】
しかしながら、Ａｌ膜又はＡｌ合金膜を導電性反射膜として適用する場合、以下のような問題点があった。すなわち、導電性反射膜の直下層に透明導電膜を配設する構造を採用する場合、画素電極のパターン形成における写真製版工程において、Ａｌ膜又はＡｌ合金膜と透明導電膜とが、フォトレジストの有機アルカリ現像液中で電池反応を起こし、透明導電膜を還元腐食させてしまうという問題点があった。
【０００８】
この問題を解決するために、透明導電膜と、導電性反射膜であるＡｌ膜又はＡｌ合金膜との間に、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ等のバリアメタルを形成する方法が提案されている。例えば、特許文献２〜４には、このバリアメタルとして、Ｍｏを適用する構成が開示されている。Ｍｏを適用することにより、Ａｌ膜又はＡｌ合金膜と一括ウエットエッチングが可能となる。
【０００９】
特許文献３においては、上記電池反応を抑制するためには、Ａｌ膜、Ｍｏ膜を其々１００ｎｍ以上とすることが好ましく、２００ｎｍ以上とすることがより好ましいことが記載されている。
【００１０】
特許文献４においては、Ｍｏ膜成膜時の基板加熱温度を低く設定すると、Ｍｏ膜の結晶性が悪くなることが記載されている。そして、これにより、Ａｌ−Ｎｄ合金膜の膜質やＡｌ−Ｎｄ合金とＭｏ膜とのエッチング性に悪影響を及ぼすことが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−１０１９９２号公報
【特許文献２】特開平１１−２８１９９３号公報
【特許文献３】特開２００３−５０３８９号公報 表１、第６６段落
【特許文献４】特開２００２−３５７８４４号公報 第３図、第３５段落、第３６段落
【発明の概要】
【発明が解決しようとする課題】
【００１２】
昨今においては、表示装置において、高信頼性が求められると共に、ますます表示品位の高さが要求されている。その一方、製造コスト低減の観点から、製造プロセスを増加させないことも極めて重要な課題となっている。導電性反射膜を備える表示装置においては、上記電池反応を抑制しつつ、反射特性を向上させ、なおかつ、製造プロセスを増加させない技術が求められている。
【００１３】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイス及びその製造方法、並びに電子機器を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る電子デバイスは、基板と、前記基板上に形成され、少なくともＭｏ系膜と、その上層に形成されたＡｌ系膜とからなる導電性反射膜とを備え、前記導電性反射膜のＭｏ系膜の平均表面荒さＲａが５ｎｍ以下であり、前記Ａｌ系膜の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である。
【００１５】
本発明に係る電子デバイスの製造方法は、基板上に導電性反射膜を形成する工程を具備し、前記導電性反射膜は、少なくとも、Ｍｏ系膜を成膜する工程と、前記Ｍｏ系膜の上層にＡｌ系膜を成膜する工程と、前記Ｍｏ系膜と前記Ａｌ系膜の上層にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記Ｍｏ系膜と前記Ａｌ系膜を一括エッチングする工程とを備える。前記Ｍｏ系膜の成膜時の前記基板温度は、３０℃以上、１５０℃以下となるように設定し、前記Ａｌ系膜の成膜時の前記基板温度は、波長３５０ｎｍ〜５５０ｎｍの反射率が８５％以上となる温度範囲に設定する。
【発明の効果】
【００１６】
本発明の電子デバイス及びその製造方法によれば、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイス及びその製造方法、並びに電子機器を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００１７】
【図１】（ａ）実施形態１に係る半透過型液晶表示装置の模式的断面図。（ｂ）実施形態１に係るＴＦＴ基板の模式的平面図。
【図２】実施形態１に係るＴＦＴ基板の画素領域近傍を示す模式的平面図。
【図３】実施形態１に係るＴＦＴ基板の切断部断面図。
【図４】（ａ）〜（ｃ）実施形態１に係るＴＦＴ基板の製造工程断面図。
【図５】（ｄ）（ｅ）実施形態１に係るＴＦＴ基板の製造工程断面図。
【図６】（ａ）実施例１に係る反射画素電極に用いるＭｏ系膜の表面形状を示す図。（ｂ）比較例１に係る反射画素電極に用いるＭｏ系膜の表面形状を示す図。
【図７】Ｍｏ系膜の成膜温度と、Ａｌ系膜の反射率の関係を示すグラフ。
【図８】Ｍｏ系膜の成膜温度と、Ａｌ系膜の反射率分光特性の関係を示すグラフ。
【図９】ＡｌＣｕ合金膜の成膜温度と反射率の関係を示すグラフ。
【図１０】ＡｌＮｉ合金膜の成膜温度と反射率の関係を示すグラフ。
【図１１】ＡｌＮｉ合金膜のウエットエッチングレートのＮｉ組成比依存性を示すグラフ。
【図１２】ＭｏＮｂ合金膜のウエットエッチングレートのＮｂ組成比依存性を示すグラフ。
【図１３】ＭｏＷ合金膜のウエットエッチングレートのＮｂ組成比依存性を示すグラフ。
【図１４】実施形態２に係るＴＦＴ基板を示す模式的平面図。
【図１５】実施形態２に係るＴＦＴ基板の模式的断面図。
【図１６】（ａ）（ｂ）実施形態２に係るＴＦＴ基板の製造工程断面図。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に含まれることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは必ずしも一致しない。また、以降の実施形態及び実施例において、同一の要素部材には同一符号を付し、適宜その説明を省略する。
【００１９】
本発明に係る電子デバイスは、基板と、基板上に形成され、少なくともＭｏ系膜、その上層に形成されたＡｌ系膜からなる導電性反射膜を備えるものである。ここで、「Ｍｏ系膜」とは、Ｍｏ膜、若しくはＭｏを主成分とする合金膜を云うものとする。同様に、「Ａｌ系膜」とは、Ａｌ膜、若しくはＡｌを主成分とする合金膜を云うものとする。また、本発明に係る電子機器は、前述の電子デバイスを搭載した装置全般を指す。具体的には、液晶表示装置、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を挙げることができる。以下、電子機器として、半透過型の液晶表示装置を、電子デバイスとしてＴＦＴ基板を例にとり説明する。
【００２０】
［実施形態１］
図１（ａ）は、本実施形態１に係る液晶表示装置１００の構成を示す断面図であり、図１（ｂ）は、薄膜トランジスタアレイ基板（以下、「ＴＦＴ（Thin Film Transistor）基板」と称する）の構成を示す平面図である。なお、説明の便宜上、図１（ｂ）においては対向基板等の図示を省略している。
【００２１】
液晶表示装置１００は、図１（ａ）に示すように、液晶表示パネル６１とバックライト６２を備えている。液晶表示パネル６１は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト６２は、液晶表示パネル６１の反視認側に配置されており、液晶表示パネル６１を介して視認側へ光を照射するように構成されている。バックライト６２は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【００２２】
液晶表示パネル６１は、図１（ａ）及び図１（ｂ）に示すように、ＴＦＴ基板２００、対向基板６４、シール材６５、液晶６６、スペーサ６７、ゲート配線（走査線）１１、ソース配線（信号線）２１、対向電極６８、配向膜６９、偏光板７０、ゲートドライバＩＣ７１、ソースドライバＩＣ７２等を備えている。
【００２３】
ＴＦＴ基板２００には、図１（ｂ）に示すように、矩形状に形成された表示領域８０と、この外側に枠状に形成された額縁領域８１を有する。表示領域８０には、複数のゲート配線１１と複数のソース配線２１が形成されている。ゲート配線１１は、図１（ｂ）中の横方向に延在し、縦方向に複数並設されている。ソース配線２１は、ゲート配線１１と絶縁層（不図示）を介して交差するように、図１（ｂ）中の縦方向に延在し、横方向に複数並設されている。
【００２４】
ゲート配線１１とソース配線２１の交差点付近には、マトリクス状に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）９１が設けられている。そして、隣接するゲート配線１１とソース配線２１とで囲まれた領域に、画素電極（不図示）が形成され、この領域が画素９０として機能する。この複数の画素９０が形成されている領域が、表示領域８０である。
【００２５】
液晶表示パネル６１は、図１（ａ）に示すように、互いに対向配置されるＴＦＴ基板２００及び対向基板６４と、両基板を接着するシール材６５とで囲まれる空間に、液晶６６が封入されている。両基板の間は、スペーサ６７によって、所定の間隔となるように維持されている。ＴＦＴ基板２００及び対向基板６４としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁基板が用いられる。
【００２６】
ＴＦＴ基板２００において、上述した各電極及び配線等の上には配向膜６９が形成されている。一方、対向基板６４のＴＦＴ基板２００に対向する面には、カラーフィルタ（不図示）、ＢＭ（Black Matrix）（不図示）、対向電極６８、配向膜６９等が形成されている。また、ＴＦＴ基板２００及び対向基板６４の外側の面にはそれぞれ、偏光板７０が貼着されている。
【００２７】
ＴＦＴ基板２００の額縁領域８１には、図１（ｂ）に示すように、ゲートドライバＩＣ７１及びソースドライバＩＣ７２が設けられている。ゲート配線１１は、表示領域８０から額縁領域８１まで延設されている。そして、ゲート配線１１は、ＴＦＴ基板２００の端部で、ゲートドライバＩＣ７１に接続される。ソース配線２１も同様に表示領域８０から額縁領域８１まで延設されている。そして、ソース配線２１は、ＴＦＴ基板２００の端部で、ソースドライバＩＣ７２と接続される。ゲートドライバＩＣ７１の近傍には、第１の外部配線７３が配設されている。また、ソースドライバＩＣ７２の近傍には、第２の外部配線７４が配設されている。第１の外部配線７３、第２の外部配線７４は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００２８】
外部からの各種信号は、第１の外部配線７３を介してゲートドライバＩＣ７１に、第２の外部配線７４を介してソースドライバＩＣ７２に供給される。ゲートドライバＩＣ７１は、外部からの制御信号に基づいてゲート信号（走査信号）をゲート配線１１に供給する。このゲート信号によって、ゲート配線１１が順次選択されることになる。ソースドライバＩＣ７２は、外部からの制御信号や表示データに基づいて、表示信号をソース配線２１に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【００２９】
なお、ここでは、ゲートドライバＩＣ７１とソースドライバＩＣ７２は、ＣＯＧ（Chip On Glass）技術を用いてＴＦＴ基板２００上に直接実装したが、この構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）によりドライバＩＣをＴＦＴ基板２００に接続してもよい。
【００３０】
上記構成の液晶表示装置１００は、例えば以下のように駆動する。走査信号が、ゲートドライバＩＣ７１から各ゲート配線１１に供給される。各走査信号によって、１つのゲート配線１１に接続されているすべてのＴＦＴ９１が同時にオンとなる。一方、表示信号は、ソースドライバＩＣ７２から各ソース配線２１に供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極６８との電位差に応じて、画素電極と対向電極６８間の液晶の配列が変化する。これにより、液晶表示パネル６１を透過する光の透過量が変化する。このように、画素９０毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００３１】
次に、ＴＦＴ基板２００の詳細な構成について説明する。図２は、ＴＦＴ基板２００に形成された画素９０近傍の構成を示す模式的平面図である。また、図３は、図２のＩＩＩ−ＩＩＩ切断部断面図である。図３においては、ゲート端子部とソース端子部の断面図も合わせて図示する。なお、図２においては、説明の便宜上、基板や絶縁膜等の部材を省略して記載している。
【００３２】
ＴＦＴ基板２００は、図２及び図３に示すように、絶縁性基板１、ゲート絶縁膜２、半導体層３である半導体能動膜３Ｓとオーミック低抵抗膜３Ｔ、第１層間絶縁膜５、第２層間絶縁膜６、画素電極７、透過画素電極８、反射画素電極９、ゲート配線１１、ゲート電極１２、補助容量配線１４、ゲート端子１５、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等を備える。また、第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３等を備える。
【００３３】
ゲート配線１１、ゲート電極１２、補助容量配線１４、ゲート端子１５等のパターンは、同一レイヤに形成されている。また、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等のパターンは、同一レイヤにより構成されている。ＴＦＴ９１は、逆スタガ型であり、チャネルエッチにより製造されたものである。ゲート端子部には、ゲート端子１５、ゲート端子パッド３５等を備える。同様に、ソース端子部には、ソース端子２５、ソース端子パッド３６等を備える。
【００３４】
絶縁性基板１としては、ガラス基板、石英基板、プラスチック等の透過性を有する基板を用いる。補助容量配線１４は、隣接するゲート配線１１の間に、ゲート配線１１と平行に形成されている。補助容量配線１４は、ゲート絶縁膜２等の上層に形成される画素電極７と対向配置する位置に形成されている。これにより補助容量が形成される。
【００３５】
ゲート絶縁膜２は、ゲート電極１２等を覆うように、その上層に形成されている。半導体能動膜３Ｓ及びオーミック低抵抗膜３Ｔは、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１２の少なくとも一部と対向配置されている。半導体能動膜３Ｓは、例えば、不純物を含まないＳｉ（シリコン）膜により、オーミック低抵抗膜３Ｔは、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。
【００３６】
オーミック低抵抗膜３Ｔは、その下層に半導体能動膜３Ｓが形成され、その上層にソース電極２２及びドレイン電極２３が形成されている。ソース電極２２の下層に位置する半導体層３の領域がソース領域、ドレイン電極２３の下層に位置する半導体層３の領域がドレイン領域となる。そして、ソース電極２２、及びドレイン電極２３が形成されていない半導体層の領域がチャネル領域となる。換言すると、チャネル領域は、ソース領域とドレイン領域に挟まれた領域に配置されている。チャネル領域は、バックチャネルエッチによりオーミック低抵抗膜３Ｔが除去されている。
【００３７】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、半導体能動膜３Ｓ、オーミック低抵抗膜３Ｔを介して、少なくともゲート電極１２の一部と対向配置されている。すなわち、ＴＦＴ９１として動作するために、ソース電極２２及びドレイン電極２３が、ゲート電極１２上に存在して、ゲート電極１２に電圧を印加した時の電界の影響を受けやすい状態となっている。
【００３８】
第１層間絶縁膜５は、ゲート絶縁膜２、半導体能動膜３Ｓ、ソース電極２２、ドレイン電極２３を覆うように形成されている（図３参照）。第２層間絶縁膜６は、第１層間絶縁膜５上に形成されている。第２層間絶縁膜６は、特に限定されないが、例えば、感光性有機樹脂膜を好適に適用することができる。そして、第２層間絶縁膜６の表面には、反射領域の反射特性を改善するための凹凸を形成するための凹パターンＰ１を適宜形成することができる。
【００３９】
透明導電膜３０及び導電性反射膜４０は、第２層間絶縁膜６上にこの順に形成されている。導電性反射膜４０は、少なくともＭｏ系膜４１、Ａｌ系膜４２がこの順に積層された２層構造を有する。本発明の趣旨を逸脱しない範囲において、Ｍｏ系膜４１の下層、Ａｌ系膜の上層、若しくはＭｏ系膜４１とＡｌ系膜４２の間にこれら以外の導電膜を配設してもよい。
【００４０】
画素電極７は、画素９０に形成された透明導電膜３０のパターンと導電性反射膜４０のパターンにより形成されている。画素電極７において、導電性反射膜４０が形成されている領域が反射画素電極９であり、導電性反射膜４０が形成されていない透明導電膜３０の領域が透過画素電極８である。一方、ゲート端子１５の上層には、透明導電膜３０のパターンにより構成されるゲート端子パッド３５が配設されている。同様に、ソース端子２５の上層には、透明導電膜３０のパターンにより構成されるソース端子パッド３６が配設されている。
【００４１】
適用するＭｏ系膜４１の平均表面荒さＲａは、５ｎｍ以下のものを用いる。これにより、Ａｌ系膜の反射特性を改善するという優れた効果を得ることができる。導電性反射膜４０の反射率は、波長３５０ｎｍ~５５０ｎｍの範囲において、８５％以上となるようにする。
【００４２】
Ｍｏ系膜４１は、導電性反射膜４０のパターンを形成する際の写真製版工程のレジスト現像プロセスにおいて、有機アルカリ現像液中で透明導電膜３０と、Ａｌ系膜４２との電池反応を防止するためのバリア層として機能する。バリア層を設けることにより、電池反応を防止し、透過電極が腐食するのを抑止する。一方、上層のＡｌ系膜４２は、優れた反射特性を発揮する。なお、Ｍｏ系膜４１の膜厚は、上記機能を充分に発揮させるためには、少なくとも５ｎｍ以上の厚さとすることが好ましい。
【００４３】
第１コンタクトホールＣＨ１は、ドレイン電極２３と透過画素電極８を接続するために、第２層間絶縁膜６、及び第１層間絶縁膜５に形成された貫通孔である。同様にして、第２コンタクトホールＣＨ２は、ゲート端子１５とゲート端子パッド３５が接続するために、第２層間絶縁膜６、第１層間絶縁膜５及びゲート絶縁膜２に貫通孔を形成したものであり、第３コンタクトホールＣＨ３は、ソース端子２５とソース端子パッド３６が接続するために、第２層間絶縁膜６及び第１層間絶縁膜５に貫通孔を形成したものである。ＴＦＴ基板２００は、上記のような構成となっている。
【００４４】
次に、ＴＦＴ基板２００の製造方法の一例について図４（ａ）〜（ｃ）及び図５（ｄ）（ｅ）の製造工程断面図を用いて説明する。本実施形態１では、６回の写真製版プロセスによってＴＦＴ基板２００を製造している。
【００４５】
まず、ガラス基板等の透明な絶縁性基板１に第１金属膜をスパッタリング法等により成膜する。その後、第１回目の写真製版工程及びエッチング工程により、第１金属膜パターンであるゲート配線１１、ゲート電極１２、補助容量配線１４、及びゲート端子１５等を形成する（図４（ａ）参照）。
【００４６】
次に、ゲート絶縁膜２、半導体能動膜３Ｓ、及びオーミック低抵抗膜３Ｔを、順次、成膜する。次いで、第２回目の写真製版工程により、半導体能動膜３Ｓ及びオーミック低抵抗膜３Ｔをパターニングする。次いで、ドライエッチングを行い、半導体能動膜３Ｓ、オーミック低抵抗膜３Ｔからなる半導体層３を得る（図４（ｂ）参照）。
【００４７】
次に、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等を形成するための第２金属膜を成膜する。第２金属膜を成膜後、第３回目の写真製版工程により、ソース電極２２、ドレイン電極２３、ソース配線２１、及びソース端子２５等を形成する。さらに、半導体パターン上のソース電極２２とドレイン電極２３に挟まれる領域に形成されたオーミック低抵抗膜３Ｔを除去して、ＴＦＴのチャネル部を形成する（図４（ｃ）参照）。
【００４８】
次に、第１層間絶縁膜５を成膜する。その後、有機樹脂膜として、例えば感光性有機樹脂膜からなる第２層間絶縁膜６を塗布形成する。成膜後、第４回目の写真製版工程により、第２層間絶縁膜６のうち、反射領域Ｒとなる位置に反射光を任意の角度に散乱させるための凹凸形状を形成するための凹パターンＰ１を形成する。同時に、画素９０（図１参照）の透過領域Ｔにおいて、ゲート絶縁膜２、第１層間絶縁膜５及び第２層間絶縁膜６を除去することにより、画素透過部抜きパターンＰ２を形成する。さらに、ドレイン電極２３の端子表面まで貫通する第１コンタクトホールＣＨ１と、ゲート端子１５の端子表面まで貫通する第２コンタクトホールＣＨ２と、ソース端子２５の端子表面まで貫通する第３コンタクトホールＣＨ３とを形成する（図５（ｄ）参照）。凹凸形状を形成するための凹パターンＰ１は、その深さを変えることによって反射光の散乱角度を制御することができる。その深さは、例えば、０．１〜１μｍ程度にすることが好ましい。なお、以降の説明において、特に区別が必要ない場合には、第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３、単に「コンタクトホールＣＨ１、ＣＨ２、ＣＨ３」とも云う。
【００４９】
次に、透明導電膜３０を成膜する。成膜後、第５回目の写真製版工程により、透明導電膜３０のパターン形成を行う。これにより、画素電極７の透明導電膜３０のパターン、ゲート端子パッド３５、ソース端子パッド３６を形成する（図５（ｅ）参照）。
【００５０】
図５（ｅ）までの工程を完了後、導電性反射膜４０を成膜する前に以下の工程を行うことが好ましい。すなわち、基板をスパッタリング装置の加熱室に搬送し、第２層間絶縁膜６からの放出ガスの排気を行うことが好ましい。加熱温度は、高く設定することが好ましいが、第２層間絶縁膜６の耐熱温度を超えないようにする必要がある。第２層間絶縁膜６として、一般公知の有機樹脂膜を適用する場合には、有機樹脂膜の耐熱温度、放出ガスの効率性の両者を考慮して、加熱温度を１５０℃以上、２５０℃以下とすることが好ましい。また、加熱時間は、放出ガスの充分な排気を行うために、少なくとも３分間以上とすることが好ましい。
【００５１】
次に、導電性反射膜４０として、Ｍｏ系膜４１、Ａｌ系膜４２を、順次成膜する。成膜方法は、特に限定されないが、好適な方法としては、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて成膜する方法を挙げることができる。
【００５２】
Ｍｏ系膜４１の膜厚は、特に限定されないが、５ｎｍ以上とすることが好ましい。５ｎｍ未満の場合には、上述した電池反応の防止効果が十分でない場合がある。Ｍｏ系膜４１の膜厚の上限は、特に限定されないが、ＴＦＴ基板２００上に形成する配向膜６９のカバレッジ性の観点からは、１００ｎｍ以下とすることが好ましい。一方、Ａｌ系膜４２の膜厚は、特に限定されるものではないが、１０ｎｍ以上とすることが好ましい。１０ｎｍ未満の場合には、優れた反射特性が十分に発揮されない恐れがある。Ａｌ系膜４２の膜厚の上限は、特に限定されないが、ＴＦＴ基板２００上に形成する配向膜６９のカバレッジ性の観点からは、５００ｎｍ以下とすることが好ましい。より好ましくは、４００ｎｍ以下である。
【００５３】
次に、第６回目の写真製版工程でレジストパターンを形成した後に、公知の燐酸＋硝酸＋酢酸等を含むエッチング液を用いて、Ｍｏ系膜４１、Ａｌ系膜４２の一括エッチングを行う。これにより、導電性反射膜４０のパターンを得る。以上の工程等を経て、図３に示すような半透過型液晶表示装置用のＴＦＴ基板２００を製造する。
【００５４】
（実施例１）以下、より具体的な実施例について説明するが、これに限定されるものではない。
【００５５】
ゲート電極１１等の第１金属膜は、スパッタリング法を用いて約２００ｎｍ（２０００Å）の厚さのＣｒ膜を成膜することにより得た。第１金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム＋過塩素酸を含む溶液を用いた。
【００５６】
ゲート絶縁膜２は、化学気相成膜（ＣＶＤ）法により約４００ｎｍの厚さのＳｉＮ膜を成膜することにより得た。半導体能動膜３Ｓは、約１５０ｎｍの厚さのａ−Ｓｉを、オーミック低抵抗膜３Ｔは、約３０ｎｍの厚さのｎ＋−ａ−Ｓｉを成膜した。ドライエッチングには、弗素系ガスを用いた。
【００５７】
第２金属膜は、スパッタリング法を用いて約２００ｎｍの厚さのＣｒ膜を成膜することにより得た。第２金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム＋過塩素酸を含む溶液を用いた。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
【００５８】
第１層間絶縁膜５は、１００ｎｍの厚さのＳｉＮ膜を形成することにより得た。また、感光性有機樹脂膜である第２層間絶縁膜６は、ＪＳＲ製ＰＣ３３５を用い、スピンコート法により３．２〜３．９μｍの膜厚となるように塗布することにより得た。塗膜形成後、画素透過部抜きパターンＰ１、コンタクトホールＣＨ１、ＣＨ２、ＣＨ３を形成するためのフォトマスクを用いて第１の露光を行った。その後、反射部において凹凸形状を形成するための凹パターンＰ２を形成するためのフォトマスクを用いて第２の露光を行った。第２の露光は、第１の露光の２０〜４０％程度の露光量とした。そして、有機アルカリ現像液で現像することによって、透過画素部抜きパターンＰ１、凹パターンＰ２及びコンタクトホールＣＨ１，ＣＨ２、ＣＨ３を形成した。
【００５９】
透明導電膜３０は、酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とからなる公知のＩＴＯを、スパッタリング法を用いて１００ｎｍの厚さで成膜することにより得た。透明導電膜３０をパターン形成する際のエッチング液としては、塩酸＋硝酸を含む溶液を用いた。
【００６０】
導電性反射膜４０を構成するＭｏ系膜４１には、Ｍｏに５ａｔ％のＮｂを添加したＭｏ−５ａｔ％Ｎｂ膜を用いた。導電性反射膜４０を構成するＡｌ系膜４２には、Ａｌに０．１ａｔ％のＣｕ（銅）を添加したＡｌ−０．１ａｔ％Ｃｕ膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて行った。成膜温度は、Ｍｏ系膜４１、Ａｌ系膜４２ともに１００℃とした。Ｍｏ系膜の膜厚は５０ｎｍとし、Ａｌ系膜の膜厚は２００ｎｍとした。上記工程等を経て、実施例１に係るＴＦＴ基板を得た。
【００６１】
（比較例１）比較例１に係るＴＦＴ基板は、Ｍｏ系膜４１の成膜時の基板温度を１８０℃に設定した以外は、上記実施例１と同様のプロセス及び材料を用いて作製した。
【００６２】
図６（ａ）に実施例１に係るＴＦＴ基板のＡｌ系膜４１の膜表面のＡＦＭ（Atomic Force Microscopy；原子間力顕微鏡）像を、図６（ｂ）に比較例１に係るＴＦＴ基板のＡｌ系膜４１の膜表面のＡＦＭ像を示す。また、これらの図に、ＡＦＭにて測定した各サンプルの表面荒さ（ラフネス）Ｒａを併記した。
【００６３】
図６（ａ）、図６（ｂ）の像、及び表面荒さの測定結果より、比較例１の方が、実施例１よりも表面の凹凸形状が大きく荒れているという知見を得た。具体的には、実施例１に係るＡｌ系膜４２表面の平均表面荒さＲａは、約１．７ｎｍであったのに対し、比較例１に係るＡｌ系膜表面の平均表面荒さＲａは、約５．６ｎｍであった。
【００６４】
本発明者らが検討を重ねた結果、Ｍｏ系膜４１の成膜条件が、その上層のＡｌ系膜４２の荒さ状態に大きな影響を及ぼすことがわかった。換言すると、Ａｌ系膜４２の膜表面の凹凸形状が大きいほど、反射光の散逸成分が多くなって、Ａｌ系膜４１の反射率が低下してしまうことがわかった。なお、ここでいう凹凸とは、膜自身の結晶成長状態による微小な荒さ（表面ラフネス）を示すものであり、前述の有機樹脂膜からなる第２層間絶縁膜６の表面に形成した凹凸形状とは異なるものである。
【００６５】
図７（ａ）に、下層のＭｏ系膜４１の成膜時の基板温度に対して、Ｍｏ系膜４１の膜表面荒さ、及び上層に成膜したＡｌ系膜４２の反射率をプロットしたグラフを示す。Ｍｏ系膜４１としては、Ｍｏ−５ａｔ％Ｎｂ膜を用い、膜厚は５０ｎｍに固定した。成膜温度は、１００℃〜１８０℃の範囲で変化させた。一方、Ａｌ系膜４２としては、Ａｌ−０．１ａｔ％Ｃｕ膜を用い、膜厚は２００ｎｍに固定した。成膜温度は、１００℃に固定した。反射率の測定波長は３５０ｎｍとした。図７（ｂ）は、反射率の測定波長を５５０ｎｍに変更した以外は、図７（ａ）で説明した条件と同じにして、Ｍｏ系膜４１の膜表面荒さ、及び上層に成膜したＡｌ系膜４２の反射率をプロットしたグラフである。
【００６６】
図７（ａ）より、Ｍｏ系膜４１の表面平均表面荒さＲａは、成膜温度を上げるに伴って、単調に増加する傾向を示すことがわかる。また、これに従って、Ａｌ系膜４２の反射率は低下することがわかる。反射率は、Ｍｏ系膜４１の膜表面荒さＲａが５ｎｍを超えるあたりから急速に低下することがわかる。換言すると、Ｍｏ系膜４１の成膜温度が１５０℃を超えたあたりから、反射率が急速に低下することがわかる。この挙動は、より波長の短い３５０ｎｍで顕著に現れている。これは、短波長側の光ほど表面凹凸による散逸成分が多い性質があることを示しているものと考察している。
【００６７】
図８に、実施例１（Ｍｏ系膜の成膜時の基板温度が１００℃）及び比較例１（Ｍｏ系膜の成膜時の基板温度が１８０℃）に係るＴＦＴ基板の導電性反射膜４０の反射率の波長依存性を示す。同図より、Ｍｏ系膜４１の成膜温度により、反射率が大きく変動することがわかる。
【００６８】
表示装置に用いる反射画素電極は、反射率が高い方が、明るく高品質の反射画像表示が得られる。このため、できる限り反射率を高くすることが好ましい。反射膜自身の反射率は、基準となる波長５５０ｎｍにおいて少なくとも８５％以上であることが好ましい。本発明者らが鋭意検討を重ねた結果、Ｍｏ系膜の膜表面の平均表面荒さＲａを５ｎｍ以下に抑えることにより、Ａｌ系膜の反射率を高めに維持できるという知見を得た。Ｍｏ系膜の膜表面の表面荒さＲａ５ｎｍを得る方法としては、成膜時の基板温度の上限値を１５０℃以下に設定することにより容易に得ることができる。一方、成膜時の基板温度の下限値としては、基板を加熱しない状態での実際の作業環境温度を考慮すると、３０℃以上とすることが好ましい。
【００６９】
次に、Ａｌ系膜４２の成膜温度と反射率について検討した結果の一例について説明する。図９は、上記実施例１のサンプルに対し、Ａｌ系膜４２の成膜時の基板温度を変更した場合の反射率をプロットしたものである。反射率の測定は、５５０ｎｍの波長において行った。成膜温度を上げていくと、膜表面荒れに起因する反射率の低下傾向が認められた。特に、成膜温度１５０℃近辺を境に、その前後で反射率が急激に増減する振る舞いを示す。このため、Ａｌ−０．１ａｔ％Ｃｕ膜を適用した場合、Ｍｏ−５ａｔ％Ｎｂ膜と同様に、成膜温度を１５０℃以下に抑える必要がある。
【００７０】
なお、Ｍｏ系膜４１とＡｌ系膜４２の成膜温度は必ずしも同じである必要は無い。例えば、Ｍｏ−５ａｔ％Ｎｂ膜は５０℃、Ａｌ−０．１ａｔ％Ｃｕ膜は１００℃のように１５０℃以下で設定した任意の温度範囲で成膜してもよい。また、Ａｌ−０．１ａｔ％Ｃｕ膜の膜厚を２００ｎｍとする例について述べたが、これに限定されない。Ａｌ系膜の下限値としては、少なくとも１０ｎｍ以上であればよい。膜厚が１０ｎｍよりも薄くなると膜を透過する光の成分が生じ、透過光による損失分の反射率の低下が生じるためである。なお、上限値は要求されるデバイスの設計膜厚値によって任意に規定してやればよい。膜厚の増厚による膜表面荒れに起因した反射率への影響は、基板温度よりも大きくはない。例えば、５００ｎｍの膜厚でＡｌ−０．１ａｔ％Ｃｕ膜を成膜した場合でも、成膜温度に対する反射率の依存性は、２００ｎｍ厚の膜で測定したときの図９の結果とほぼ同等の値を示した。
【００７１】
上記特許文献２〜４においては、前述したように、透明導電膜と、導電性反射膜であるＡｌ膜又はＡｌ合金膜との間に、バリアメタルとしてＭｏを適用する構成が開示されている。上記特許文献４においては、Ｍｏ膜成膜時の基板加熱温度を低く設定するとＭｏ膜の結晶性が悪くなり、Ａｌ−Ｎｄ合金膜の膜質やＡｌ−Ｎｄ合金とＭｏ膜とのエッチング性に悪影響を及ぼすことが記載されている。しかしながら、本発明者らが鋭意検討を重ねたところ、下層のＭｏ膜の成膜温度を上層のＡｌ膜の成膜温度より高く設定すると、下層膜と上層膜を同じ温度で成膜したものより反射率が低下する傾向があるという知見を得た。これは、下層のＭｏ膜の結晶組織の結晶粒が成長してしまい、その影響を受け上層Ａｌ膜の表面粗さが増大したためであると考察している。
【００７２】
本発明者らは、導電性反射膜として、少なくとも、Ｍｏを主成分とするＭｏ系膜、及びこの上層に形成されるＡｌを主成分とするＡｌ系膜を適用し、かつ以下の条件を満たすことにより、本発明の目的を達成できることを見出し、本発明を完成するに至った。すなわち、下層のＭｏ系膜の平均表面荒さＲａを５ｎｍ以下とし、かつ上層のＡｌ系膜を波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上とするように、成膜時の基板温度を設定することにより、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる導電性反射膜を得ることができることを見出した。
【００７３】
Ｍｏ系膜４１の平均表面荒さＲａを５ｎｍ以下とすることにより、導電性反射膜４０のＡｌ系膜４２の反射特性を改善することができる。Ｍｏ系膜４１の平均表面荒さＲａが５ｎｍ以下の膜は、Ｍｏ系膜４１を成膜する際の基板温度を１５０℃以下に設定することにより、容易に得ることができる。従って、新たな製造プロセスを追加する必要はない。
【００７４】
本実施形態１によれば、反射画素電極の反射特性を向上させることができる。同時に、透明導電膜との電池反応による還元腐食を防止することができる。従って、明るく高い表示品質を有する反射型若しくは半透過型の表示装置を、高歩留りで生産効率よく製造することができる。
【００７５】
本実施形態１に係るＴＦＴ基板によれば、導電性反射膜４０をＭｏ系膜４１とＡｌ系膜４２の二層構造としたので、二層膜を一括してウェットエッチングすることができる。エッチング液としては、例えば、従来公知のＡｌ系合金膜のエッチング液である燐酸＋硝酸＋酢酸系溶液を用いることができる。一括してエッチングできるので、エッチング工程を増やすことなく効率よく製造することが可能である。
【００７６】
また、本実施形態１に係るＴＦＴ基板によれば、導電性反射膜４０をＭｏ系膜４１とＡｌ系膜４２の二層構造としたので、有機アルカリ系のレジスト現像液によるＩＴＯ膜を還元腐食させる電池反応を防止することができる。従って、ＩＴＯ膜からなる透過画素電極８、ゲート端子パッド３５、ソース端子パッド３６を還元腐食させることなく、高い歩留まりで製造することが可能となる。
【００７７】
なお、上記実施例１においては、透過画素電極８ａ、ゲート端子パッド３５、およびソース端子パッド３６を形成する透明導電膜として、酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）からなるＩＴＯ膜を用いたが、これに限らず酸化インジウムと酸化亜鉛（ＺｎＯ）からなるＩＺＯ膜、あるいは酸化インジウムと酸化スズと酸化亜鉛からなるＩＴＺＯ膜を用いてもよい。ＩＺＯ膜やＩＴＺＯ膜を用いた場合でも、上記６回目の写真製版工程におけるレジスト現像時の電池反応によるＩＺＯ、ＩＴＺＯ膜の還元腐食を防止する効果が得られる。
【００７８】
（Ａｌ系膜に添加する金属）
次に、Ａｌ系膜としてＡｌ合金膜を適用する場合の添加する金属について検討した結果について説明する。Ｃｕ元素を添加したＡｌ−Ｃｕ合金膜は、従来より、反射膜や電極膜として用いられてきた。しかしながら、Ａｌ−Ｃｕ合金膜は、成膜時の加熱温度とは別に、すでに成膜形成された膜に加熱処理（アニール処理）を行った場合に、膜表面にヒロックと呼ばれる急峻な突起状の結晶が成長することが知られている。ヒロックは、成膜時の基板温度に起因する結晶粒成長による表面荒れとは別のメカニズムで発生する。例えば、１５０℃程度以上の温度でアニール処理を行うと発生する。その突起の高さは、一般的にＡｌ系膜の膜厚程度以上になる。例えば、Ａｌ−Ｃｕ膜の膜厚が２００ｎｍの場合、ヒロックの高さは２００ｎｍ程度にまで成長する。
【００７９】
ＴＦＴ基板を製造する場合、全てのプロセスを終えた後に基板全体の応力を緩和させ、ＴＦＴ特性を安定させる目的で２００℃〜３００℃の温度でアニール処理を実施することが一般的であり、このときに反射画素電極９のＡｌ系膜４２の表面にヒロックが発生する。このようなヒロックは、Ａｌ−Ｃｕ以外でも従来公知のＡｌ−Ｓｉ（シリコン）、Ａｌ−Ｔｉ（チタン）、Ａｌ−Ｃｒ（クロム）、Ａｌ−Ｚｒ（ジルコニウム）、Ａｌ−Ｍｏ、Ａｌ−Ｔａ（タンタル）、Ａｌ−Ｗ（タングステン）等の多くの合金系で発生することが知られている。
【００８０】
このようなヒロックの発生が、Ａｌ系膜４２の反射率に大きな低下をもたらすようなことは殆どない。しかしながら、液晶表示装置の場合、液晶を任意の方向に配向させておくために、ＴＦＴ基板の表面に、ポリイミド系樹脂からなる配向膜を形成する必要がある。このときの配向膜の膜厚は、一般的には１００ｎｍ程度であるので、Ａｌ系膜表面に１００ｎｍ以上の高さのヒロックが発生していると配向膜では覆いきれず、ヒロックの突起形状が液晶の配向を乱す要因となって、画像表示品質を低下させてしまう。従って、Ａｌ系膜のヒロックの発生を防止することが望ましい。
【００８１】
従来より、ヒロックの発生を防止できるＡｌ系膜の開発がなされている。具体的には、元素周期表のランタノイド系に属する希土類金属、例えば、Ｌａ（ランタン）、Ｎｄ（ネオジム）、Ｓｍ（サマリウム）、Ｇｄ（ガドリニウム）等の比較的質量の重い元素を添加することによって、ヒロック発生を抑制することが知られている。しかしながら、これらの元素を添加したＡｌ系膜で充分なヒロック耐性を得ようとすると、反射率が８５％以下に低下してしまうという問題があった。一方、比較的質量の軽い元素であるＮｉを添加することによって、高い反射率と高いヒロック耐性を同時に満たすことが明らかになった。
【００８２】
（実施例２）次に、Ａｌ系膜に添加する金属としてＮｉを適用した具体例について説明する。実施例２に係るＴＦＴ基板は、以下の点を除く基本的な構成は上記実施例１と同様とした。すなわち、上記実施例１においては、Ａｌ系膜４２に添加する金属としてＣｕを採用し、その添加量を０．１ａｔ％としていたのに対し、本実施例２においては、Ａｌ系膜に添加する金属としてＮｉを採用し、その添加量を０．５ａｔ％としている点において相違する。
【００８３】
（実施例３）実施例３に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を１ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８４】
（実施例４）実施例４に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を１．５ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８５】
（実施例５）実施例５に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を２ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８６】
（実施例６）実施例６に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を３ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８７】
（実施例７）実施例７に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を４ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８８】
（実施例８）実施例８に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を６ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８９】
（実施例９）実施例９に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を８ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００９０】
本発明者らが検討を行った結果、ＡｌＮｉ系合金膜のヒロック耐熱温度（ヒロックが発生しない上限温度）は、Ｎｉ組成比（添加量）が１ａｔ％の場合では３００℃、１．５ａｔ％の場合では３３０℃、２ａｔ％の場合では３５０℃であった。Ｎｉ添加量が１０ａｔ％の場合のヒロック耐熱温度は約４００℃であった。このように、Ｎｉ添加量を増やすことによってヒロック耐熱性は向上する。但し、Ｎｉ添加量が２ａｔ％を超えるあたりからその効果は飽和し始める。ＴＦＴ基板の場合、上述したように、通常２００〜３００℃の温度でアニール処理が実施されるため、Ａｌ系膜４２に添加するＮｉの添加量は、マージンを考慮すると、１．５ａｔ％以上とすることが好ましい。
【００９１】
図１０は、実施例１〜実施例９の各サンプルについて、光波長５５０ｎｍにおける反射率の成膜温度依存性を調べた結果を示すグラフ。Ｎｉ組成比が１ａｔ％以下の実施例２（Ａｌ−０．５ａｔ％Ｎｉ膜）、及び実施例３（Ａｌ−１ａｔ％Ｎｉ膜）の場合は、実施例１（Ａｌ−０．１ａｔ％Ｃｕ膜）と同様に成膜温度を上げていくと、反射率が低下する。表示装置に用いる反射画素電極膜の好適な反射率８５％以上を考慮すると、Ｎｉ組成比が１ａｔ％以下の場合は、Ａｌ系膜４２の成膜温度を２００℃以下にすることが好ましい。この場合、実施例１と同等の効果を奏することができる。
【００９２】
一方、３００℃以上のヒロック耐熱性を有する１．５ａｔ％以上のＮｉ組成比を有するＡｌＮｉ合金膜の場合は、成膜温度が低い場合には反射率が低くなる。実施例４〜実施例７（Ｎｉ組成比１．５ａｔ％〜４ａｔ％）の範囲であれば、成膜温度が５０℃〜３００℃の広い温度範囲で、反射率が８５％以上となる。
【００９３】
実施例８及び９のように、少なくともＮｉ組成比が６ａｔ％以上となると、成膜温度を１００℃以上にしないと高い反射率が得られなくなる。Ｎｉ組成比が８ａｔ％の場合は、成膜温度を少なくとも１７０℃以上にする必要がある。さらに成膜温度が３００℃を超えると反射率は８５％以下となってしまう。このことから、Ａｌに添加するＮｉ組成比は８ａｔ％以下とすることが好ましい。
【００９４】
以上述べたように、Ａｌ系膜４２としてＡｌに１．５ａｔ％以上、８ａｔ％以下のＮｉを添加したＡｌＮｉ合金膜を用い、その成膜時の温度を制御することにより、高い反射特性と優れたヒロック耐熱性を有する導電性反射膜が得られる。成膜時の最適温度は、添加するＮｉの添加量により変動し得るが、１．５ａｔ％以上、８ａｔ％以下のＮｉを添加する場合、１７０℃以上、３００℃以下に設定することにより、上記範囲内のいずれにおいても、優れた反射特性とヒロック耐熱性を得ることができる。
【００９５】
Ａｌ系膜４２に、Ｎｉを２〜４ａｔ％添加し、Ａｌ系膜４２の成膜時の基板温度を１８０℃とした以外は上記実施例１と同様に作製したＴＦＴ基板において、分光特性を検討した。その結果、波長４００ｎｍ〜８５０ｎｍの範囲において、実施例１とほぼ同等の反射率が得られることを確認した。さらに、波長４００ｎｍ以下の短波長側では、実施例１よりも優れた反射率を示した。
【００９６】
（Ｍｏ系膜とＡｌ系膜のエッチング特性）
次に、Ｍｏ系膜４１とＡｌ系膜４２のエッチング特性について検討した結果の一例について説明する。
【００９７】
図１１に、Ａｌ系膜４２に添加する金属としてＮｉを用いた場合のＮｉ組成比に対するエッチングレート（ｎｍ／ｍｉｎ）をプロットした結果を示す。エッチング液としては、Ａｌ系メタルの従来公知のリン酸＋硝酸＋酢酸系薬液を用いた。具体的には、リン酸７５ｗｔ％＋硝酸２ｗｔ％＋酢酸３ｗｔ％＋水からなる薬液を用いた。液温は、４０℃とした。概ねリン酸組成が５０〜８０ｗｔ％（重量パーセント）、硝酸組成が１〜１０ｗｔ％、酢酸組成が２〜８ｗｔ％、及び残りが水からなる薬液であれば、同様の結果が得られる。
【００９８】
図１１より、Ｎｉ組成比が少なくとも０．５ａｔ％以上、１０ａｔ％以下の範囲においては、エッチングレートが２００〜２５０ｎｍ／ｍｉｎの範囲にあり、大きな変動がないことを確認した。
【００９９】
図１２に、Ａｌ系膜４２に添加する金属としてＮｂを用いた場合のＮｂ組成比に対するエッチングレート比（対Ａｌ系膜）をプロットした結果を示す。薬液は、上記図１１のときと同様のものを用いた。液温は４０℃とした。縦軸のエッチングレートは、図１１に示したエッチングレート２００ｎｍ／ｍｉｎを基準として規格化した場合のＡｌ系膜に対するＭｏ系膜の比を示すものである。
【０１００】
導電性反射膜４０の断面形状を概略準テーパー形状にエッチングするには、Ａｌ系膜４２のエッチングレートに対して、下層のＭｏ系膜４１のエッチングレートの比を１．２以下とすることが好ましい。より好ましくは１以下である。
【０１０１】
従来公知の薬液を用いた場合、純Ｍｏ膜、または一般的なＭｏ系膜では、Ａｌ系膜よりもエッチングレートが速い（レート比１以上）ため、エッチング断面形状は、上層Ａｌ系膜が下層Ｍｏ系膜よりも外側に出た庇形状となってしまう。このため、上層に形成する配向膜のカバレッジ不良等の問題を引き起こすことがあった。
【０１０２】
図１２より明らかなように、ＭｏにＮｂを添加することによってエッチングレート比が低減する。２．５ａｔ％以上のＮｂを添加することによって、Ａｌ系膜とのエッチングレート比を１．２以下にすることができる。換言すると、２層膜からなる導電性反射膜４０のパターンを従来公知の薬液を用いて庇のない形状もしくは上層Ａｌ系膜が下層Ｍｏ系膜よりも内側に入りこんだ階段状の断面形状で一括エッチング形成することができる。一方、Ｎｂ組成比が２０ａｔ％を超えるとウェットエッチングをすることが不可能となってしまう。従って、Ｍｏ系膜に添加するＮｂの組成比は２．５ａｔ％以上２０ａｔ％以下とすることが好ましい。
【０１０３】
図１３に、Ａｌ系膜４２に添加する金属としてＷを用いた場合のＷ組成比に対するエッチングレート比（対Ａｌ系膜）をプロットした結果を示す。薬液は、上記図１１のときと同様のものを用いた。液温は４０℃とした。縦軸のエッチングレートは、図１１に示したエッチングレート２００ｎｍ／ｍｉｎを基準として規格化した場合のＡｌ系膜に対するＭｏ系膜の比を示すものである。
【０１０４】
図１３より、１５ａｔ％以上のＷを添加することによってエッチングレート比を１．２以下にすることができる。一方、Ｗの添加量が２５ａｔ％を超えるとウェットエッチングが不可能となることがわかる。従って、Ｍｏ系膜に添加するＷの組成比は、１５ａｔ％以上、２５ａｔ％以下とすることが好ましい。なお、以上の実施例ではリン酸＋硝酸＋酢酸系の薬液を用い、ＭｏＮｂ合金膜及びＭｏＷ合金膜を用いた例を示したが、これに限定されない。上層Ａｌ系膜と一括エッチングすることができ、かつ滑らかなエッチング断面形状が得られるエッチング薬液とＭｏ系膜との組み合わせであれば、好適に用いることができる。
【０１０５】
Ｍｏ系膜として、上述のＮｂ添加量が２．５ａｔ％〜２０ａｔ％の範囲、及びＷの添加量が１５ａｔ％〜２５ａｔ％の範囲において、Ｍｏ系膜の成膜時の基板温度を上記実施例１と同様に３０℃以上１５０℃以下としたときの膜表面の平均表面荒さＲａを検討した。その結果、いずれのサンプルにおいても、膜表面の平均表面荒さＲａが約５ｎｍ以下となることを確認した。そして、上層Ａｌ系膜の反射率を高く維持することができることを確認した。
【０１０６】
［実施形態２］
次に、上記実施形態とは異なる液晶表示装置の例について説明する。本実施形態２に係るＴＦＴ基板は、以下の点を除く基本的な構成は、上記実施形態１と同様である。すなわち、上記実施形態１においては、透明導電膜の上層に導電性反射膜を積層していたのに対し、本実施形態２においては、透明導電膜の下層に導電性反射膜を積層している点において相違する。さらに、上記実施形態１においては、ソース電極等が形成されたレイヤと、画素電極とを異なるレイヤに形成していたのに対し、本実施形態２においては、ソース電極等が形成されたレイヤと反射画素電極とが同一レイヤに形成されている点において相違する。また、上記実施形態１においては、第２層間絶縁膜６を設けていたのに対し、本実施形態２においては、これを配設していない点において相違する。
【０１０７】
図１４は、本実施形態２に係る液晶表示装置に備えられたＴＦＴ基板２０１に形成された画素９０（図１参照）近傍の構成を示す模式的平面図である。また、図１５は、図１４のＸＶ−ＸＶ切断部断面図である。
【０１０８】
ＴＦＴ基板２０１は、図１４及び図１５に示すように、半導体層３の上層に導電性反射膜４０を配設している。言い換えると、半導体層３の上層にＭｏ系膜４１とＡｌ系膜４２をこの順に配設している。これらＭｏ系膜４１とＡｌ系膜４２が、ソース配線２１ａ、ソース電極２２ａ、ドレイン電極２３ａを形成する。さらに、Ｍｏ系膜４１とＡｌ系膜４２は、ドレイン電極２３ａから延在する領域に形成されており、この領域が、反射画素電極９ａとして機能する。
【０１０９】
第１層間絶縁膜５ａは、導電性反射膜４０の上層を被覆するように形成されている。そして、第１層間絶縁膜５ａの表面から第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３が形成されている。また、第１層間絶縁膜５ａの表面から反射画素電極９ａの表面まで貫通する第４コンタクトホールＣＨ４が形成されている。
【０１１０】
本実施形態２に係るＴＦＴ基板２０１の製造方法について、図１６（ａ）（ｂ）を用いて説明する。本実施形態２では、５回の写真製版プロセスによってＴＦＴ基板２０１を製造している。ＴＦＴ基板２０１の製造方法は、半導体層３のパターンを形成する工程までは上記実施形態１と同様である。
【０１１１】
半導体層３のパターンを形成後、Ｍｏ系膜４１、Ａｌ系膜４２を続けて連続成膜する。次いで、第３回目の写真製版工程でソース配線２１ａ、ソース電極２２ａ、ドレイン電極２３ａ、ソース端子２５ａ、及び反射画素電極９ａ等を形成する。次いで、半導体パターン上のソース電極２２ａとドレイン電極２３ａで挟まれる領域のオーミック低抵抗膜３Ｔを除去して、ＴＦＴ９１のチャネル部を形成する（図１６（ａ））。
【０１１２】
続いて、第１層間絶縁膜５ａを成膜する。成膜後、第４回目の写真製版工程により、画素９０（図１参照）の反射領域Ｒの一部の領域において、第１層間絶縁膜５を除去することにより、第４コンタクトホールＣＨ４を形成する。同時に、ゲート端子１５の表面まで貫通する第２コンタクトホールＣＨ２と、ソース端子２５ａの表面まで貫通する第３コンタクトホールＣＨ３とを形成する（図１６（ｂ）参照）。
【０１１３】
次に、透明導電膜３０を成膜する。成膜後、第５回目の写真製版工程により、透明導電膜３０のパターン形成を行う。これにより、画素電極７の透明導電膜３０のパターン、ゲート端子パッド３５、ソース端子パッド３６を形成する。以上の工程等を経て、図１５に図示したＴＦＴ基板２０１を得る。
【０１１４】
（実施例１０）次に、より具体的な実施例について説明するが、これに限定されるものではない。特に言及しない点については、上記実施例１と同様の方法、材料等を適用した。
【０１１５】
導電性反射膜４０を構成するＭｏ系膜４１には、Ｍｏに５ａｔ％のＮｂを添加したＭｏ−５ａｔ％Ｎｂ膜を用いた。導電性反射膜４０を構成するＡｌ系膜４２には、Ａｌに３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて行った。Ｍｏ系膜４１の成膜時の基板温度は、１００℃となるように設定した。一方、Ａｌ系膜４２の成膜時の基板温度は、２００℃となるように設定した。
【０１１６】
Ｍｏ系膜４１及びＡｌ系膜４２のエッチング液には、公知の燐酸＋硝酸＋酢酸を含む溶液を用いた。Ｍｏ系膜の膜厚は５０ｎｍとし、Ａｌ系膜の膜厚は２００ｎｍとした。これにより、Ｍｏ−５ａｔ％Ｎｂ膜、及びその上層に形成されたＡｌ−３ａｔ％Ｎｉの２層膜からなるソース電極２２ａ、ドレイン電極２３ａ、ドレイン電極２３ａから延設された反射画素電極９ａ、ソース配線２１ａ、ソース端子２５ａを得た。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
【０１１７】
透明導電膜３０は、ＩＴＯを、スパッタリング法を用いて１００ｎｍの厚さで成膜することにより得た。透明導電膜３０をパターン形成する際のエッチング液としては、塩酸＋硝酸を含む溶液を用いた。
【０１１８】
その後、ＴＦＴ特性を安定させるために基板全体を３００℃でアニール処理を行い、実施例１０に係る半透過型液晶表示装置用のＴＦＴ基板２０１を得た。従来公知のＡｌ系膜であれば、第４コンタクトホールＣＨ４を介してＩＴＯ膜と電気的に良好な通電コンタクト特性を得ることは非常に困難であったが、本実施例１０によれば、導電性反射膜４０にＮｉを添加したＡｌ系膜を適用することによって、ＩＴＯ膜との良好な界面コンタクト特性を実現することができる。さらに、３００℃アニール処理後もＡｌ系膜の表面にヒロックが発生することなく、平滑な表面状態を維持していた。
【０１１９】
本実施例１０によれば、下層のＭｏ系膜４１（Ｍｏ−５ａｔ％Ｎｂ合金膜）の成膜時の基板温度を１００℃に設定したので、膜表面の平均表面荒さＲａを約２ｎｍ程度に小さくすることができた。そして、これに伴って、上層のＡｌ系膜（Ａｌ−３ａｔ％Ｎｉ合金膜）の反射率は高反射特性を示した。具体的には、測定波長５５０ｎｍに対し、反射率が９０．３％であった。
【０１２０】
ところで、Ａｌ膜、若しくはＡｌ系膜を直接Ｓｉ膜に接触させた場合、通常、界面に共晶反応が起こりＡｌ／Ｓｉ界面の電気的コンタクト抵抗を著しく損ねてしまうことが知られている（例えば、K. Nakamura et al.、J. Appl. Phys. 46 No.11 (1975) 4678.）。このため、ソース電極、ドレイン電極にＡｌ系膜を適用した場合、ＴＦＴの特性が著しく劣化してしまうという問題があった。
【０１２１】
本実施形態２によれば、ソース電極２２ａとドレイン電極２３ａを構成するＡｌ系膜４２と、オーミック低抵抗膜３Ｔの間にＭｏ系膜４１を挟持する構造を採用しているので、上記問題を解決することができる。すなわち、Ｓｉ界面とのコンタクト特性が良好なものを得ることができる。しかも、低抵抗Ａｌ膜によるソース配線２１ａの低抵抗化を実現することができる。例えば、本実施例１０のＡｌ−３ａｔ％Ｎｉ膜（比抵抗値４μΩｃｍ）を用いると、実施例１のＣｒ膜（比抵抗値２０μΩｃｍ）に比してソース配線抵抗を約１／５低下させることができる。従って、表示装置の表示画面が大型化しても信号遅延のない高品位の表示画像を提供することが可能となる。
【０１２２】
また、本実施形態２によれば、反射画素電極９ａとドレイン電極２３ａを一体的に同時形成するようにしたので、実施形態１に比べて写真製版工程を１回減らすことができる。このため、生産能力を上げることができる。なお、反射光を任意の角度に散乱させるフィルムを貼り合わせてもよい。これにより、実施形態１で用いた感光性の有機樹脂膜からなる第２層間絶縁膜６を用いることなく良好な反射表示を得ることが可能となる。
【０１２３】
なお、本発明は、上記実施形態１、２及びこれらの組み合わせに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。例えば、導電性反射膜４０のＭｏ系膜４１、Ａｌ系膜４２の合金組成やプロセス条件に関しては、上記実施例の記載に限定されない。上述の実施例の組み合わせのみならず、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
【０１２４】
また、上記実施形態１及び２では、半透過型液晶表示装置に係るＴＦＴ基板への適用例を説明したが、全反射型の表示装置に用いることが可能である。また、有機ＥＬ（Electro Luminescence）光学素子を用いた自発光型の表示装置の反射電極にも好適に適用できる。さらに、本発明に係る導電性反射膜は、基板と、基板上に形成され、少なくともＭｏ系膜、その上層に形成されたＡｌ系膜からなる導電性反射膜を備える電子デバイス全般に広く適用することができる。また、前述の電子デバイスが搭載された電子機器に広く適用することができる。
【符号の説明】
【０１２５】
１ 絶縁性基板
２ ゲート絶縁膜
３ 半導体層
５ 第１層間絶縁膜
６ 第２層間絶縁膜
７ 画素電極
８ 透過画素電極
９ 反射画素電極
１１ ゲート配線
１２ ゲート電極
１４ 補助容量配線
１５ ゲート端子
２１ ソース配線
２２ ソース電極
２３ ドレイン電極
２５ ソース端子
３０ 透明導電膜
３５ ゲート端子パッド
３６ ソース端子パッド
４０ 導電性反射膜
４１ Ｍｏ系膜
４２ Ａｌ系膜
Ｐ１ 凹パターン
Ｐ２ 透過画素部抜きパターン
ＣＨ１ 第１コンタクトホール
ＣＨ２ 第２コンタクトホール
ＣＨ３ 第３コンタクトホール
ＣＨ４ 第４コンタクトホール
９０ 画素
９１ ＴＦＴ
１００ 液晶表示装置
２００ ＴＦＴ基板
【技術分野】
【０００１】
本発明は、電子デバイス及びその製造方法に関する。また、前記電子デバイスが搭載された電子機器に関する。より詳細には、導電性反射膜を有する電子デバイス及び電子機器に関する。
【背景技術】
【０００２】
液晶表示装置は、小型、薄型、低消費電力という特徴を活かし、ＴＶ、ノートパソコン、携帯端末などの分野で盛んに用いられるようになってきた。これらの液晶表示装置の表示方式は、透過型、反射型及び半透過型の３つに大別される。
【０００３】
透過型の液晶表示装置は、光が透過する透過画素電極を備え、光源としてバックライトを用いて画像を表示する。バックライト光を用いることで、周囲環境の明暗に関わらず明るい画面を表示することができる。しかしながら、透過型の液晶表示装置は、一般に、バックライト光源の消費電力が大きいため、消費電力を増大させる要因となっている。
【０００４】
反射型の液晶表示装置は、画素電極に導電性反射膜を設けて反射画素電極を形成し、バックライトの代わりに周囲光からの反射光で画像を表示する。バックライト光源を用いないため、消費電力の低減、小型化、軽量化を図ることができる。
【０００５】
半透過型の液晶表示装置は、周囲光の明るさに応じて、透過モードと反射モードを切り替えて画像を表示する。反射型の液晶表示装置をベースとして、バックライト光源の消費電力を抑えるとともに、暗い環境下でも明るく良好な画像表示を行うことができる。例えば、特許文献１には、各々の画素に透過画素電極と反射画素電極とを設け、透過型と反射型の表示をひとつの液晶パネルで実現する構成が開示されている。
【０００６】
反射型、半透過型の液晶表示装置は、上述したように導電性反射膜が搭載されている。導電性反射膜としては、反射特性に優れたＡｇやＡｌ又はその合金からなるものが通常用いられている。特に、Ａｌは材料が安価で、パターニング特性に優れているため、一般的によく用いられている。
【０００７】
しかしながら、Ａｌ膜又はＡｌ合金膜を導電性反射膜として適用する場合、以下のような問題点があった。すなわち、導電性反射膜の直下層に透明導電膜を配設する構造を採用する場合、画素電極のパターン形成における写真製版工程において、Ａｌ膜又はＡｌ合金膜と透明導電膜とが、フォトレジストの有機アルカリ現像液中で電池反応を起こし、透明導電膜を還元腐食させてしまうという問題点があった。
【０００８】
この問題を解決するために、透明導電膜と、導電性反射膜であるＡｌ膜又はＡｌ合金膜との間に、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ等のバリアメタルを形成する方法が提案されている。例えば、特許文献２〜４には、このバリアメタルとして、Ｍｏを適用する構成が開示されている。Ｍｏを適用することにより、Ａｌ膜又はＡｌ合金膜と一括ウエットエッチングが可能となる。
【０００９】
特許文献３においては、上記電池反応を抑制するためには、Ａｌ膜、Ｍｏ膜を其々１００ｎｍ以上とすることが好ましく、２００ｎｍ以上とすることがより好ましいことが記載されている。
【００１０】
特許文献４においては、Ｍｏ膜成膜時の基板加熱温度を低く設定すると、Ｍｏ膜の結晶性が悪くなることが記載されている。そして、これにより、Ａｌ−Ｎｄ合金膜の膜質やＡｌ−Ｎｄ合金とＭｏ膜とのエッチング性に悪影響を及ぼすことが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−１０１９９２号公報
【特許文献２】特開平１１−２８１９９３号公報
【特許文献３】特開２００３−５０３８９号公報 表１、第６６段落
【特許文献４】特開２００２−３５７８４４号公報 第３図、第３５段落、第３６段落
【発明の概要】
【発明が解決しようとする課題】
【００１２】
昨今においては、表示装置において、高信頼性が求められると共に、ますます表示品位の高さが要求されている。その一方、製造コスト低減の観点から、製造プロセスを増加させないことも極めて重要な課題となっている。導電性反射膜を備える表示装置においては、上記電池反応を抑制しつつ、反射特性を向上させ、なおかつ、製造プロセスを増加させない技術が求められている。
【００１３】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイス及びその製造方法、並びに電子機器を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る電子デバイスは、基板と、前記基板上に形成され、少なくともＭｏ系膜と、その上層に形成されたＡｌ系膜とからなる導電性反射膜とを備え、前記導電性反射膜のＭｏ系膜の平均表面荒さＲａが５ｎｍ以下であり、前記Ａｌ系膜の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である。
【００１５】
本発明に係る電子デバイスの製造方法は、基板上に導電性反射膜を形成する工程を具備し、前記導電性反射膜は、少なくとも、Ｍｏ系膜を成膜する工程と、前記Ｍｏ系膜の上層にＡｌ系膜を成膜する工程と、前記Ｍｏ系膜と前記Ａｌ系膜の上層にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記Ｍｏ系膜と前記Ａｌ系膜を一括エッチングする工程とを備える。前記Ｍｏ系膜の成膜時の前記基板温度は、３０℃以上、１５０℃以下となるように設定し、前記Ａｌ系膜の成膜時の前記基板温度は、波長３５０ｎｍ〜５５０ｎｍの反射率が８５％以上となる温度範囲に設定する。
【発明の効果】
【００１６】
本発明の電子デバイス及びその製造方法によれば、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる電子デバイス及びその製造方法、並びに電子機器を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００１７】
【図１】（ａ）実施形態１に係る半透過型液晶表示装置の模式的断面図。（ｂ）実施形態１に係るＴＦＴ基板の模式的平面図。
【図２】実施形態１に係るＴＦＴ基板の画素領域近傍を示す模式的平面図。
【図３】実施形態１に係るＴＦＴ基板の切断部断面図。
【図４】（ａ）〜（ｃ）実施形態１に係るＴＦＴ基板の製造工程断面図。
【図５】（ｄ）（ｅ）実施形態１に係るＴＦＴ基板の製造工程断面図。
【図６】（ａ）実施例１に係る反射画素電極に用いるＭｏ系膜の表面形状を示す図。（ｂ）比較例１に係る反射画素電極に用いるＭｏ系膜の表面形状を示す図。
【図７】Ｍｏ系膜の成膜温度と、Ａｌ系膜の反射率の関係を示すグラフ。
【図８】Ｍｏ系膜の成膜温度と、Ａｌ系膜の反射率分光特性の関係を示すグラフ。
【図９】ＡｌＣｕ合金膜の成膜温度と反射率の関係を示すグラフ。
【図１０】ＡｌＮｉ合金膜の成膜温度と反射率の関係を示すグラフ。
【図１１】ＡｌＮｉ合金膜のウエットエッチングレートのＮｉ組成比依存性を示すグラフ。
【図１２】ＭｏＮｂ合金膜のウエットエッチングレートのＮｂ組成比依存性を示すグラフ。
【図１３】ＭｏＷ合金膜のウエットエッチングレートのＮｂ組成比依存性を示すグラフ。
【図１４】実施形態２に係るＴＦＴ基板を示す模式的平面図。
【図１５】実施形態２に係るＴＦＴ基板の模式的断面図。
【図１６】（ａ）（ｂ）実施形態２に係るＴＦＴ基板の製造工程断面図。
【発明を実施するための形態】
【００１８】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に含まれることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは必ずしも一致しない。また、以降の実施形態及び実施例において、同一の要素部材には同一符号を付し、適宜その説明を省略する。
【００１９】
本発明に係る電子デバイスは、基板と、基板上に形成され、少なくともＭｏ系膜、その上層に形成されたＡｌ系膜からなる導電性反射膜を備えるものである。ここで、「Ｍｏ系膜」とは、Ｍｏ膜、若しくはＭｏを主成分とする合金膜を云うものとする。同様に、「Ａｌ系膜」とは、Ａｌ膜、若しくはＡｌを主成分とする合金膜を云うものとする。また、本発明に係る電子機器は、前述の電子デバイスを搭載した装置全般を指す。具体的には、液晶表示装置、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を挙げることができる。以下、電子機器として、半透過型の液晶表示装置を、電子デバイスとしてＴＦＴ基板を例にとり説明する。
【００２０】
［実施形態１］
図１（ａ）は、本実施形態１に係る液晶表示装置１００の構成を示す断面図であり、図１（ｂ）は、薄膜トランジスタアレイ基板（以下、「ＴＦＴ（Thin Film Transistor）基板」と称する）の構成を示す平面図である。なお、説明の便宜上、図１（ｂ）においては対向基板等の図示を省略している。
【００２１】
液晶表示装置１００は、図１（ａ）に示すように、液晶表示パネル６１とバックライト６２を備えている。液晶表示パネル６１は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト６２は、液晶表示パネル６１の反視認側に配置されており、液晶表示パネル６１を介して視認側へ光を照射するように構成されている。バックライト６２は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【００２２】
液晶表示パネル６１は、図１（ａ）及び図１（ｂ）に示すように、ＴＦＴ基板２００、対向基板６４、シール材６５、液晶６６、スペーサ６７、ゲート配線（走査線）１１、ソース配線（信号線）２１、対向電極６８、配向膜６９、偏光板７０、ゲートドライバＩＣ７１、ソースドライバＩＣ７２等を備えている。
【００２３】
ＴＦＴ基板２００には、図１（ｂ）に示すように、矩形状に形成された表示領域８０と、この外側に枠状に形成された額縁領域８１を有する。表示領域８０には、複数のゲート配線１１と複数のソース配線２１が形成されている。ゲート配線１１は、図１（ｂ）中の横方向に延在し、縦方向に複数並設されている。ソース配線２１は、ゲート配線１１と絶縁層（不図示）を介して交差するように、図１（ｂ）中の縦方向に延在し、横方向に複数並設されている。
【００２４】
ゲート配線１１とソース配線２１の交差点付近には、マトリクス状に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）９１が設けられている。そして、隣接するゲート配線１１とソース配線２１とで囲まれた領域に、画素電極（不図示）が形成され、この領域が画素９０として機能する。この複数の画素９０が形成されている領域が、表示領域８０である。
【００２５】
液晶表示パネル６１は、図１（ａ）に示すように、互いに対向配置されるＴＦＴ基板２００及び対向基板６４と、両基板を接着するシール材６５とで囲まれる空間に、液晶６６が封入されている。両基板の間は、スペーサ６７によって、所定の間隔となるように維持されている。ＴＦＴ基板２００及び対向基板６４としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁基板が用いられる。
【００２６】
ＴＦＴ基板２００において、上述した各電極及び配線等の上には配向膜６９が形成されている。一方、対向基板６４のＴＦＴ基板２００に対向する面には、カラーフィルタ（不図示）、ＢＭ（Black Matrix）（不図示）、対向電極６８、配向膜６９等が形成されている。また、ＴＦＴ基板２００及び対向基板６４の外側の面にはそれぞれ、偏光板７０が貼着されている。
【００２７】
ＴＦＴ基板２００の額縁領域８１には、図１（ｂ）に示すように、ゲートドライバＩＣ７１及びソースドライバＩＣ７２が設けられている。ゲート配線１１は、表示領域８０から額縁領域８１まで延設されている。そして、ゲート配線１１は、ＴＦＴ基板２００の端部で、ゲートドライバＩＣ７１に接続される。ソース配線２１も同様に表示領域８０から額縁領域８１まで延設されている。そして、ソース配線２１は、ＴＦＴ基板２００の端部で、ソースドライバＩＣ７２と接続される。ゲートドライバＩＣ７１の近傍には、第１の外部配線７３が配設されている。また、ソースドライバＩＣ７２の近傍には、第２の外部配線７４が配設されている。第１の外部配線７３、第２の外部配線７４は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００２８】
外部からの各種信号は、第１の外部配線７３を介してゲートドライバＩＣ７１に、第２の外部配線７４を介してソースドライバＩＣ７２に供給される。ゲートドライバＩＣ７１は、外部からの制御信号に基づいてゲート信号（走査信号）をゲート配線１１に供給する。このゲート信号によって、ゲート配線１１が順次選択されることになる。ソースドライバＩＣ７２は、外部からの制御信号や表示データに基づいて、表示信号をソース配線２１に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【００２９】
なお、ここでは、ゲートドライバＩＣ７１とソースドライバＩＣ７２は、ＣＯＧ（Chip On Glass）技術を用いてＴＦＴ基板２００上に直接実装したが、この構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）によりドライバＩＣをＴＦＴ基板２００に接続してもよい。
【００３０】
上記構成の液晶表示装置１００は、例えば以下のように駆動する。走査信号が、ゲートドライバＩＣ７１から各ゲート配線１１に供給される。各走査信号によって、１つのゲート配線１１に接続されているすべてのＴＦＴ９１が同時にオンとなる。一方、表示信号は、ソースドライバＩＣ７２から各ソース配線２１に供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極６８との電位差に応じて、画素電極と対向電極６８間の液晶の配列が変化する。これにより、液晶表示パネル６１を透過する光の透過量が変化する。このように、画素９０毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００３１】
次に、ＴＦＴ基板２００の詳細な構成について説明する。図２は、ＴＦＴ基板２００に形成された画素９０近傍の構成を示す模式的平面図である。また、図３は、図２のＩＩＩ−ＩＩＩ切断部断面図である。図３においては、ゲート端子部とソース端子部の断面図も合わせて図示する。なお、図２においては、説明の便宜上、基板や絶縁膜等の部材を省略して記載している。
【００３２】
ＴＦＴ基板２００は、図２及び図３に示すように、絶縁性基板１、ゲート絶縁膜２、半導体層３である半導体能動膜３Ｓとオーミック低抵抗膜３Ｔ、第１層間絶縁膜５、第２層間絶縁膜６、画素電極７、透過画素電極８、反射画素電極９、ゲート配線１１、ゲート電極１２、補助容量配線１４、ゲート端子１５、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等を備える。また、第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３等を備える。
【００３３】
ゲート配線１１、ゲート電極１２、補助容量配線１４、ゲート端子１５等のパターンは、同一レイヤに形成されている。また、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等のパターンは、同一レイヤにより構成されている。ＴＦＴ９１は、逆スタガ型であり、チャネルエッチにより製造されたものである。ゲート端子部には、ゲート端子１５、ゲート端子パッド３５等を備える。同様に、ソース端子部には、ソース端子２５、ソース端子パッド３６等を備える。
【００３４】
絶縁性基板１としては、ガラス基板、石英基板、プラスチック等の透過性を有する基板を用いる。補助容量配線１４は、隣接するゲート配線１１の間に、ゲート配線１１と平行に形成されている。補助容量配線１４は、ゲート絶縁膜２等の上層に形成される画素電極７と対向配置する位置に形成されている。これにより補助容量が形成される。
【００３５】
ゲート絶縁膜２は、ゲート電極１２等を覆うように、その上層に形成されている。半導体能動膜３Ｓ及びオーミック低抵抗膜３Ｔは、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１２の少なくとも一部と対向配置されている。半導体能動膜３Ｓは、例えば、不純物を含まないＳｉ（シリコン）膜により、オーミック低抵抗膜３Ｔは、不純物を添加したオーミック低抵抗Ｓｉ膜により構成される。
【００３６】
オーミック低抵抗膜３Ｔは、その下層に半導体能動膜３Ｓが形成され、その上層にソース電極２２及びドレイン電極２３が形成されている。ソース電極２２の下層に位置する半導体層３の領域がソース領域、ドレイン電極２３の下層に位置する半導体層３の領域がドレイン領域となる。そして、ソース電極２２、及びドレイン電極２３が形成されていない半導体層の領域がチャネル領域となる。換言すると、チャネル領域は、ソース領域とドレイン領域に挟まれた領域に配置されている。チャネル領域は、バックチャネルエッチによりオーミック低抵抗膜３Ｔが除去されている。
【００３７】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、半導体能動膜３Ｓ、オーミック低抵抗膜３Ｔを介して、少なくともゲート電極１２の一部と対向配置されている。すなわち、ＴＦＴ９１として動作するために、ソース電極２２及びドレイン電極２３が、ゲート電極１２上に存在して、ゲート電極１２に電圧を印加した時の電界の影響を受けやすい状態となっている。
【００３８】
第１層間絶縁膜５は、ゲート絶縁膜２、半導体能動膜３Ｓ、ソース電極２２、ドレイン電極２３を覆うように形成されている（図３参照）。第２層間絶縁膜６は、第１層間絶縁膜５上に形成されている。第２層間絶縁膜６は、特に限定されないが、例えば、感光性有機樹脂膜を好適に適用することができる。そして、第２層間絶縁膜６の表面には、反射領域の反射特性を改善するための凹凸を形成するための凹パターンＰ１を適宜形成することができる。
【００３９】
透明導電膜３０及び導電性反射膜４０は、第２層間絶縁膜６上にこの順に形成されている。導電性反射膜４０は、少なくともＭｏ系膜４１、Ａｌ系膜４２がこの順に積層された２層構造を有する。本発明の趣旨を逸脱しない範囲において、Ｍｏ系膜４１の下層、Ａｌ系膜の上層、若しくはＭｏ系膜４１とＡｌ系膜４２の間にこれら以外の導電膜を配設してもよい。
【００４０】
画素電極７は、画素９０に形成された透明導電膜３０のパターンと導電性反射膜４０のパターンにより形成されている。画素電極７において、導電性反射膜４０が形成されている領域が反射画素電極９であり、導電性反射膜４０が形成されていない透明導電膜３０の領域が透過画素電極８である。一方、ゲート端子１５の上層には、透明導電膜３０のパターンにより構成されるゲート端子パッド３５が配設されている。同様に、ソース端子２５の上層には、透明導電膜３０のパターンにより構成されるソース端子パッド３６が配設されている。
【００４１】
適用するＭｏ系膜４１の平均表面荒さＲａは、５ｎｍ以下のものを用いる。これにより、Ａｌ系膜の反射特性を改善するという優れた効果を得ることができる。導電性反射膜４０の反射率は、波長３５０ｎｍ~５５０ｎｍの範囲において、８５％以上となるようにする。
【００４２】
Ｍｏ系膜４１は、導電性反射膜４０のパターンを形成する際の写真製版工程のレジスト現像プロセスにおいて、有機アルカリ現像液中で透明導電膜３０と、Ａｌ系膜４２との電池反応を防止するためのバリア層として機能する。バリア層を設けることにより、電池反応を防止し、透過電極が腐食するのを抑止する。一方、上層のＡｌ系膜４２は、優れた反射特性を発揮する。なお、Ｍｏ系膜４１の膜厚は、上記機能を充分に発揮させるためには、少なくとも５ｎｍ以上の厚さとすることが好ましい。
【００４３】
第１コンタクトホールＣＨ１は、ドレイン電極２３と透過画素電極８を接続するために、第２層間絶縁膜６、及び第１層間絶縁膜５に形成された貫通孔である。同様にして、第２コンタクトホールＣＨ２は、ゲート端子１５とゲート端子パッド３５が接続するために、第２層間絶縁膜６、第１層間絶縁膜５及びゲート絶縁膜２に貫通孔を形成したものであり、第３コンタクトホールＣＨ３は、ソース端子２５とソース端子パッド３６が接続するために、第２層間絶縁膜６及び第１層間絶縁膜５に貫通孔を形成したものである。ＴＦＴ基板２００は、上記のような構成となっている。
【００４４】
次に、ＴＦＴ基板２００の製造方法の一例について図４（ａ）〜（ｃ）及び図５（ｄ）（ｅ）の製造工程断面図を用いて説明する。本実施形態１では、６回の写真製版プロセスによってＴＦＴ基板２００を製造している。
【００４５】
まず、ガラス基板等の透明な絶縁性基板１に第１金属膜をスパッタリング法等により成膜する。その後、第１回目の写真製版工程及びエッチング工程により、第１金属膜パターンであるゲート配線１１、ゲート電極１２、補助容量配線１４、及びゲート端子１５等を形成する（図４（ａ）参照）。
【００４６】
次に、ゲート絶縁膜２、半導体能動膜３Ｓ、及びオーミック低抵抗膜３Ｔを、順次、成膜する。次いで、第２回目の写真製版工程により、半導体能動膜３Ｓ及びオーミック低抵抗膜３Ｔをパターニングする。次いで、ドライエッチングを行い、半導体能動膜３Ｓ、オーミック低抵抗膜３Ｔからなる半導体層３を得る（図４（ｂ）参照）。
【００４７】
次に、ソース配線２１、ソース電極２２、ドレイン電極２３、ソース端子２５等を形成するための第２金属膜を成膜する。第２金属膜を成膜後、第３回目の写真製版工程により、ソース電極２２、ドレイン電極２３、ソース配線２１、及びソース端子２５等を形成する。さらに、半導体パターン上のソース電極２２とドレイン電極２３に挟まれる領域に形成されたオーミック低抵抗膜３Ｔを除去して、ＴＦＴのチャネル部を形成する（図４（ｃ）参照）。
【００４８】
次に、第１層間絶縁膜５を成膜する。その後、有機樹脂膜として、例えば感光性有機樹脂膜からなる第２層間絶縁膜６を塗布形成する。成膜後、第４回目の写真製版工程により、第２層間絶縁膜６のうち、反射領域Ｒとなる位置に反射光を任意の角度に散乱させるための凹凸形状を形成するための凹パターンＰ１を形成する。同時に、画素９０（図１参照）の透過領域Ｔにおいて、ゲート絶縁膜２、第１層間絶縁膜５及び第２層間絶縁膜６を除去することにより、画素透過部抜きパターンＰ２を形成する。さらに、ドレイン電極２３の端子表面まで貫通する第１コンタクトホールＣＨ１と、ゲート端子１５の端子表面まで貫通する第２コンタクトホールＣＨ２と、ソース端子２５の端子表面まで貫通する第３コンタクトホールＣＨ３とを形成する（図５（ｄ）参照）。凹凸形状を形成するための凹パターンＰ１は、その深さを変えることによって反射光の散乱角度を制御することができる。その深さは、例えば、０．１〜１μｍ程度にすることが好ましい。なお、以降の説明において、特に区別が必要ない場合には、第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３、単に「コンタクトホールＣＨ１、ＣＨ２、ＣＨ３」とも云う。
【００４９】
次に、透明導電膜３０を成膜する。成膜後、第５回目の写真製版工程により、透明導電膜３０のパターン形成を行う。これにより、画素電極７の透明導電膜３０のパターン、ゲート端子パッド３５、ソース端子パッド３６を形成する（図５（ｅ）参照）。
【００５０】
図５（ｅ）までの工程を完了後、導電性反射膜４０を成膜する前に以下の工程を行うことが好ましい。すなわち、基板をスパッタリング装置の加熱室に搬送し、第２層間絶縁膜６からの放出ガスの排気を行うことが好ましい。加熱温度は、高く設定することが好ましいが、第２層間絶縁膜６の耐熱温度を超えないようにする必要がある。第２層間絶縁膜６として、一般公知の有機樹脂膜を適用する場合には、有機樹脂膜の耐熱温度、放出ガスの効率性の両者を考慮して、加熱温度を１５０℃以上、２５０℃以下とすることが好ましい。また、加熱時間は、放出ガスの充分な排気を行うために、少なくとも３分間以上とすることが好ましい。
【００５１】
次に、導電性反射膜４０として、Ｍｏ系膜４１、Ａｌ系膜４２を、順次成膜する。成膜方法は、特に限定されないが、好適な方法としては、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて成膜する方法を挙げることができる。
【００５２】
Ｍｏ系膜４１の膜厚は、特に限定されないが、５ｎｍ以上とすることが好ましい。５ｎｍ未満の場合には、上述した電池反応の防止効果が十分でない場合がある。Ｍｏ系膜４１の膜厚の上限は、特に限定されないが、ＴＦＴ基板２００上に形成する配向膜６９のカバレッジ性の観点からは、１００ｎｍ以下とすることが好ましい。一方、Ａｌ系膜４２の膜厚は、特に限定されるものではないが、１０ｎｍ以上とすることが好ましい。１０ｎｍ未満の場合には、優れた反射特性が十分に発揮されない恐れがある。Ａｌ系膜４２の膜厚の上限は、特に限定されないが、ＴＦＴ基板２００上に形成する配向膜６９のカバレッジ性の観点からは、５００ｎｍ以下とすることが好ましい。より好ましくは、４００ｎｍ以下である。
【００５３】
次に、第６回目の写真製版工程でレジストパターンを形成した後に、公知の燐酸＋硝酸＋酢酸等を含むエッチング液を用いて、Ｍｏ系膜４１、Ａｌ系膜４２の一括エッチングを行う。これにより、導電性反射膜４０のパターンを得る。以上の工程等を経て、図３に示すような半透過型液晶表示装置用のＴＦＴ基板２００を製造する。
【００５４】
（実施例１）以下、より具体的な実施例について説明するが、これに限定されるものではない。
【００５５】
ゲート電極１１等の第１金属膜は、スパッタリング法を用いて約２００ｎｍ（２０００Å）の厚さのＣｒ膜を成膜することにより得た。第１金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム＋過塩素酸を含む溶液を用いた。
【００５６】
ゲート絶縁膜２は、化学気相成膜（ＣＶＤ）法により約４００ｎｍの厚さのＳｉＮ膜を成膜することにより得た。半導体能動膜３Ｓは、約１５０ｎｍの厚さのａ−Ｓｉを、オーミック低抵抗膜３Ｔは、約３０ｎｍの厚さのｎ＋−ａ−Ｓｉを成膜した。ドライエッチングには、弗素系ガスを用いた。
【００５７】
第２金属膜は、スパッタリング法を用いて約２００ｎｍの厚さのＣｒ膜を成膜することにより得た。第２金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム＋過塩素酸を含む溶液を用いた。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
【００５８】
第１層間絶縁膜５は、１００ｎｍの厚さのＳｉＮ膜を形成することにより得た。また、感光性有機樹脂膜である第２層間絶縁膜６は、ＪＳＲ製ＰＣ３３５を用い、スピンコート法により３．２〜３．９μｍの膜厚となるように塗布することにより得た。塗膜形成後、画素透過部抜きパターンＰ１、コンタクトホールＣＨ１、ＣＨ２、ＣＨ３を形成するためのフォトマスクを用いて第１の露光を行った。その後、反射部において凹凸形状を形成するための凹パターンＰ２を形成するためのフォトマスクを用いて第２の露光を行った。第２の露光は、第１の露光の２０〜４０％程度の露光量とした。そして、有機アルカリ現像液で現像することによって、透過画素部抜きパターンＰ１、凹パターンＰ２及びコンタクトホールＣＨ１，ＣＨ２、ＣＨ３を形成した。
【００５９】
透明導電膜３０は、酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とからなる公知のＩＴＯを、スパッタリング法を用いて１００ｎｍの厚さで成膜することにより得た。透明導電膜３０をパターン形成する際のエッチング液としては、塩酸＋硝酸を含む溶液を用いた。
【００６０】
導電性反射膜４０を構成するＭｏ系膜４１には、Ｍｏに５ａｔ％のＮｂを添加したＭｏ−５ａｔ％Ｎｂ膜を用いた。導電性反射膜４０を構成するＡｌ系膜４２には、Ａｌに０．１ａｔ％のＣｕ（銅）を添加したＡｌ−０．１ａｔ％Ｃｕ膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて行った。成膜温度は、Ｍｏ系膜４１、Ａｌ系膜４２ともに１００℃とした。Ｍｏ系膜の膜厚は５０ｎｍとし、Ａｌ系膜の膜厚は２００ｎｍとした。上記工程等を経て、実施例１に係るＴＦＴ基板を得た。
【００６１】
（比較例１）比較例１に係るＴＦＴ基板は、Ｍｏ系膜４１の成膜時の基板温度を１８０℃に設定した以外は、上記実施例１と同様のプロセス及び材料を用いて作製した。
【００６２】
図６（ａ）に実施例１に係るＴＦＴ基板のＡｌ系膜４１の膜表面のＡＦＭ（Atomic Force Microscopy；原子間力顕微鏡）像を、図６（ｂ）に比較例１に係るＴＦＴ基板のＡｌ系膜４１の膜表面のＡＦＭ像を示す。また、これらの図に、ＡＦＭにて測定した各サンプルの表面荒さ（ラフネス）Ｒａを併記した。
【００６３】
図６（ａ）、図６（ｂ）の像、及び表面荒さの測定結果より、比較例１の方が、実施例１よりも表面の凹凸形状が大きく荒れているという知見を得た。具体的には、実施例１に係るＡｌ系膜４２表面の平均表面荒さＲａは、約１．７ｎｍであったのに対し、比較例１に係るＡｌ系膜表面の平均表面荒さＲａは、約５．６ｎｍであった。
【００６４】
本発明者らが検討を重ねた結果、Ｍｏ系膜４１の成膜条件が、その上層のＡｌ系膜４２の荒さ状態に大きな影響を及ぼすことがわかった。換言すると、Ａｌ系膜４２の膜表面の凹凸形状が大きいほど、反射光の散逸成分が多くなって、Ａｌ系膜４１の反射率が低下してしまうことがわかった。なお、ここでいう凹凸とは、膜自身の結晶成長状態による微小な荒さ（表面ラフネス）を示すものであり、前述の有機樹脂膜からなる第２層間絶縁膜６の表面に形成した凹凸形状とは異なるものである。
【００６５】
図７（ａ）に、下層のＭｏ系膜４１の成膜時の基板温度に対して、Ｍｏ系膜４１の膜表面荒さ、及び上層に成膜したＡｌ系膜４２の反射率をプロットしたグラフを示す。Ｍｏ系膜４１としては、Ｍｏ−５ａｔ％Ｎｂ膜を用い、膜厚は５０ｎｍに固定した。成膜温度は、１００℃〜１８０℃の範囲で変化させた。一方、Ａｌ系膜４２としては、Ａｌ−０．１ａｔ％Ｃｕ膜を用い、膜厚は２００ｎｍに固定した。成膜温度は、１００℃に固定した。反射率の測定波長は３５０ｎｍとした。図７（ｂ）は、反射率の測定波長を５５０ｎｍに変更した以外は、図７（ａ）で説明した条件と同じにして、Ｍｏ系膜４１の膜表面荒さ、及び上層に成膜したＡｌ系膜４２の反射率をプロットしたグラフである。
【００６６】
図７（ａ）より、Ｍｏ系膜４１の表面平均表面荒さＲａは、成膜温度を上げるに伴って、単調に増加する傾向を示すことがわかる。また、これに従って、Ａｌ系膜４２の反射率は低下することがわかる。反射率は、Ｍｏ系膜４１の膜表面荒さＲａが５ｎｍを超えるあたりから急速に低下することがわかる。換言すると、Ｍｏ系膜４１の成膜温度が１５０℃を超えたあたりから、反射率が急速に低下することがわかる。この挙動は、より波長の短い３５０ｎｍで顕著に現れている。これは、短波長側の光ほど表面凹凸による散逸成分が多い性質があることを示しているものと考察している。
【００６７】
図８に、実施例１（Ｍｏ系膜の成膜時の基板温度が１００℃）及び比較例１（Ｍｏ系膜の成膜時の基板温度が１８０℃）に係るＴＦＴ基板の導電性反射膜４０の反射率の波長依存性を示す。同図より、Ｍｏ系膜４１の成膜温度により、反射率が大きく変動することがわかる。
【００６８】
表示装置に用いる反射画素電極は、反射率が高い方が、明るく高品質の反射画像表示が得られる。このため、できる限り反射率を高くすることが好ましい。反射膜自身の反射率は、基準となる波長５５０ｎｍにおいて少なくとも８５％以上であることが好ましい。本発明者らが鋭意検討を重ねた結果、Ｍｏ系膜の膜表面の平均表面荒さＲａを５ｎｍ以下に抑えることにより、Ａｌ系膜の反射率を高めに維持できるという知見を得た。Ｍｏ系膜の膜表面の表面荒さＲａ５ｎｍを得る方法としては、成膜時の基板温度の上限値を１５０℃以下に設定することにより容易に得ることができる。一方、成膜時の基板温度の下限値としては、基板を加熱しない状態での実際の作業環境温度を考慮すると、３０℃以上とすることが好ましい。
【００６９】
次に、Ａｌ系膜４２の成膜温度と反射率について検討した結果の一例について説明する。図９は、上記実施例１のサンプルに対し、Ａｌ系膜４２の成膜時の基板温度を変更した場合の反射率をプロットしたものである。反射率の測定は、５５０ｎｍの波長において行った。成膜温度を上げていくと、膜表面荒れに起因する反射率の低下傾向が認められた。特に、成膜温度１５０℃近辺を境に、その前後で反射率が急激に増減する振る舞いを示す。このため、Ａｌ−０．１ａｔ％Ｃｕ膜を適用した場合、Ｍｏ−５ａｔ％Ｎｂ膜と同様に、成膜温度を１５０℃以下に抑える必要がある。
【００７０】
なお、Ｍｏ系膜４１とＡｌ系膜４２の成膜温度は必ずしも同じである必要は無い。例えば、Ｍｏ−５ａｔ％Ｎｂ膜は５０℃、Ａｌ−０．１ａｔ％Ｃｕ膜は１００℃のように１５０℃以下で設定した任意の温度範囲で成膜してもよい。また、Ａｌ−０．１ａｔ％Ｃｕ膜の膜厚を２００ｎｍとする例について述べたが、これに限定されない。Ａｌ系膜の下限値としては、少なくとも１０ｎｍ以上であればよい。膜厚が１０ｎｍよりも薄くなると膜を透過する光の成分が生じ、透過光による損失分の反射率の低下が生じるためである。なお、上限値は要求されるデバイスの設計膜厚値によって任意に規定してやればよい。膜厚の増厚による膜表面荒れに起因した反射率への影響は、基板温度よりも大きくはない。例えば、５００ｎｍの膜厚でＡｌ−０．１ａｔ％Ｃｕ膜を成膜した場合でも、成膜温度に対する反射率の依存性は、２００ｎｍ厚の膜で測定したときの図９の結果とほぼ同等の値を示した。
【００７１】
上記特許文献２〜４においては、前述したように、透明導電膜と、導電性反射膜であるＡｌ膜又はＡｌ合金膜との間に、バリアメタルとしてＭｏを適用する構成が開示されている。上記特許文献４においては、Ｍｏ膜成膜時の基板加熱温度を低く設定するとＭｏ膜の結晶性が悪くなり、Ａｌ−Ｎｄ合金膜の膜質やＡｌ−Ｎｄ合金とＭｏ膜とのエッチング性に悪影響を及ぼすことが記載されている。しかしながら、本発明者らが鋭意検討を重ねたところ、下層のＭｏ膜の成膜温度を上層のＡｌ膜の成膜温度より高く設定すると、下層膜と上層膜を同じ温度で成膜したものより反射率が低下する傾向があるという知見を得た。これは、下層のＭｏ膜の結晶組織の結晶粒が成長してしまい、その影響を受け上層Ａｌ膜の表面粗さが増大したためであると考察している。
【００７２】
本発明者らは、導電性反射膜として、少なくとも、Ｍｏを主成分とするＭｏ系膜、及びこの上層に形成されるＡｌを主成分とするＡｌ系膜を適用し、かつ以下の条件を満たすことにより、本発明の目的を達成できることを見出し、本発明を完成するに至った。すなわち、下層のＭｏ系膜の平均表面荒さＲａを５ｎｍ以下とし、かつ上層のＡｌ系膜を波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上とするように、成膜時の基板温度を設定することにより、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる導電性反射膜を得ることができることを見出した。
【００７３】
Ｍｏ系膜４１の平均表面荒さＲａを５ｎｍ以下とすることにより、導電性反射膜４０のＡｌ系膜４２の反射特性を改善することができる。Ｍｏ系膜４１の平均表面荒さＲａが５ｎｍ以下の膜は、Ｍｏ系膜４１を成膜する際の基板温度を１５０℃以下に設定することにより、容易に得ることができる。従って、新たな製造プロセスを追加する必要はない。
【００７４】
本実施形態１によれば、反射画素電極の反射特性を向上させることができる。同時に、透明導電膜との電池反応による還元腐食を防止することができる。従って、明るく高い表示品質を有する反射型若しくは半透過型の表示装置を、高歩留りで生産効率よく製造することができる。
【００７５】
本実施形態１に係るＴＦＴ基板によれば、導電性反射膜４０をＭｏ系膜４１とＡｌ系膜４２の二層構造としたので、二層膜を一括してウェットエッチングすることができる。エッチング液としては、例えば、従来公知のＡｌ系合金膜のエッチング液である燐酸＋硝酸＋酢酸系溶液を用いることができる。一括してエッチングできるので、エッチング工程を増やすことなく効率よく製造することが可能である。
【００７６】
また、本実施形態１に係るＴＦＴ基板によれば、導電性反射膜４０をＭｏ系膜４１とＡｌ系膜４２の二層構造としたので、有機アルカリ系のレジスト現像液によるＩＴＯ膜を還元腐食させる電池反応を防止することができる。従って、ＩＴＯ膜からなる透過画素電極８、ゲート端子パッド３５、ソース端子パッド３６を還元腐食させることなく、高い歩留まりで製造することが可能となる。
【００７７】
なお、上記実施例１においては、透過画素電極８ａ、ゲート端子パッド３５、およびソース端子パッド３６を形成する透明導電膜として、酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）からなるＩＴＯ膜を用いたが、これに限らず酸化インジウムと酸化亜鉛（ＺｎＯ）からなるＩＺＯ膜、あるいは酸化インジウムと酸化スズと酸化亜鉛からなるＩＴＺＯ膜を用いてもよい。ＩＺＯ膜やＩＴＺＯ膜を用いた場合でも、上記６回目の写真製版工程におけるレジスト現像時の電池反応によるＩＺＯ、ＩＴＺＯ膜の還元腐食を防止する効果が得られる。
【００７８】
（Ａｌ系膜に添加する金属）
次に、Ａｌ系膜としてＡｌ合金膜を適用する場合の添加する金属について検討した結果について説明する。Ｃｕ元素を添加したＡｌ−Ｃｕ合金膜は、従来より、反射膜や電極膜として用いられてきた。しかしながら、Ａｌ−Ｃｕ合金膜は、成膜時の加熱温度とは別に、すでに成膜形成された膜に加熱処理（アニール処理）を行った場合に、膜表面にヒロックと呼ばれる急峻な突起状の結晶が成長することが知られている。ヒロックは、成膜時の基板温度に起因する結晶粒成長による表面荒れとは別のメカニズムで発生する。例えば、１５０℃程度以上の温度でアニール処理を行うと発生する。その突起の高さは、一般的にＡｌ系膜の膜厚程度以上になる。例えば、Ａｌ−Ｃｕ膜の膜厚が２００ｎｍの場合、ヒロックの高さは２００ｎｍ程度にまで成長する。
【００７９】
ＴＦＴ基板を製造する場合、全てのプロセスを終えた後に基板全体の応力を緩和させ、ＴＦＴ特性を安定させる目的で２００℃〜３００℃の温度でアニール処理を実施することが一般的であり、このときに反射画素電極９のＡｌ系膜４２の表面にヒロックが発生する。このようなヒロックは、Ａｌ−Ｃｕ以外でも従来公知のＡｌ−Ｓｉ（シリコン）、Ａｌ−Ｔｉ（チタン）、Ａｌ−Ｃｒ（クロム）、Ａｌ−Ｚｒ（ジルコニウム）、Ａｌ−Ｍｏ、Ａｌ−Ｔａ（タンタル）、Ａｌ−Ｗ（タングステン）等の多くの合金系で発生することが知られている。
【００８０】
このようなヒロックの発生が、Ａｌ系膜４２の反射率に大きな低下をもたらすようなことは殆どない。しかしながら、液晶表示装置の場合、液晶を任意の方向に配向させておくために、ＴＦＴ基板の表面に、ポリイミド系樹脂からなる配向膜を形成する必要がある。このときの配向膜の膜厚は、一般的には１００ｎｍ程度であるので、Ａｌ系膜表面に１００ｎｍ以上の高さのヒロックが発生していると配向膜では覆いきれず、ヒロックの突起形状が液晶の配向を乱す要因となって、画像表示品質を低下させてしまう。従って、Ａｌ系膜のヒロックの発生を防止することが望ましい。
【００８１】
従来より、ヒロックの発生を防止できるＡｌ系膜の開発がなされている。具体的には、元素周期表のランタノイド系に属する希土類金属、例えば、Ｌａ（ランタン）、Ｎｄ（ネオジム）、Ｓｍ（サマリウム）、Ｇｄ（ガドリニウム）等の比較的質量の重い元素を添加することによって、ヒロック発生を抑制することが知られている。しかしながら、これらの元素を添加したＡｌ系膜で充分なヒロック耐性を得ようとすると、反射率が８５％以下に低下してしまうという問題があった。一方、比較的質量の軽い元素であるＮｉを添加することによって、高い反射率と高いヒロック耐性を同時に満たすことが明らかになった。
【００８２】
（実施例２）次に、Ａｌ系膜に添加する金属としてＮｉを適用した具体例について説明する。実施例２に係るＴＦＴ基板は、以下の点を除く基本的な構成は上記実施例１と同様とした。すなわち、上記実施例１においては、Ａｌ系膜４２に添加する金属としてＣｕを採用し、その添加量を０．１ａｔ％としていたのに対し、本実施例２においては、Ａｌ系膜に添加する金属としてＮｉを採用し、その添加量を０．５ａｔ％としている点において相違する。
【００８３】
（実施例３）実施例３に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を１ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８４】
（実施例４）実施例４に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を１．５ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８５】
（実施例５）実施例５に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を２ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８６】
（実施例６）実施例６に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を３ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８７】
（実施例７）実施例７に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を４ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８８】
（実施例８）実施例８に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を６ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００８９】
（実施例９）実施例９に係るＴＦＴ基板は、Ａｌ系膜４２に添加するＮｉの添加量を８ａｔ％としている点以外は、上記実施例２と同様にサンプルを作製した。
【００９０】
本発明者らが検討を行った結果、ＡｌＮｉ系合金膜のヒロック耐熱温度（ヒロックが発生しない上限温度）は、Ｎｉ組成比（添加量）が１ａｔ％の場合では３００℃、１．５ａｔ％の場合では３３０℃、２ａｔ％の場合では３５０℃であった。Ｎｉ添加量が１０ａｔ％の場合のヒロック耐熱温度は約４００℃であった。このように、Ｎｉ添加量を増やすことによってヒロック耐熱性は向上する。但し、Ｎｉ添加量が２ａｔ％を超えるあたりからその効果は飽和し始める。ＴＦＴ基板の場合、上述したように、通常２００〜３００℃の温度でアニール処理が実施されるため、Ａｌ系膜４２に添加するＮｉの添加量は、マージンを考慮すると、１．５ａｔ％以上とすることが好ましい。
【００９１】
図１０は、実施例１〜実施例９の各サンプルについて、光波長５５０ｎｍにおける反射率の成膜温度依存性を調べた結果を示すグラフ。Ｎｉ組成比が１ａｔ％以下の実施例２（Ａｌ−０．５ａｔ％Ｎｉ膜）、及び実施例３（Ａｌ−１ａｔ％Ｎｉ膜）の場合は、実施例１（Ａｌ−０．１ａｔ％Ｃｕ膜）と同様に成膜温度を上げていくと、反射率が低下する。表示装置に用いる反射画素電極膜の好適な反射率８５％以上を考慮すると、Ｎｉ組成比が１ａｔ％以下の場合は、Ａｌ系膜４２の成膜温度を２００℃以下にすることが好ましい。この場合、実施例１と同等の効果を奏することができる。
【００９２】
一方、３００℃以上のヒロック耐熱性を有する１．５ａｔ％以上のＮｉ組成比を有するＡｌＮｉ合金膜の場合は、成膜温度が低い場合には反射率が低くなる。実施例４〜実施例７（Ｎｉ組成比１．５ａｔ％〜４ａｔ％）の範囲であれば、成膜温度が５０℃〜３００℃の広い温度範囲で、反射率が８５％以上となる。
【００９３】
実施例８及び９のように、少なくともＮｉ組成比が６ａｔ％以上となると、成膜温度を１００℃以上にしないと高い反射率が得られなくなる。Ｎｉ組成比が８ａｔ％の場合は、成膜温度を少なくとも１７０℃以上にする必要がある。さらに成膜温度が３００℃を超えると反射率は８５％以下となってしまう。このことから、Ａｌに添加するＮｉ組成比は８ａｔ％以下とすることが好ましい。
【００９４】
以上述べたように、Ａｌ系膜４２としてＡｌに１．５ａｔ％以上、８ａｔ％以下のＮｉを添加したＡｌＮｉ合金膜を用い、その成膜時の温度を制御することにより、高い反射特性と優れたヒロック耐熱性を有する導電性反射膜が得られる。成膜時の最適温度は、添加するＮｉの添加量により変動し得るが、１．５ａｔ％以上、８ａｔ％以下のＮｉを添加する場合、１７０℃以上、３００℃以下に設定することにより、上記範囲内のいずれにおいても、優れた反射特性とヒロック耐熱性を得ることができる。
【００９５】
Ａｌ系膜４２に、Ｎｉを２〜４ａｔ％添加し、Ａｌ系膜４２の成膜時の基板温度を１８０℃とした以外は上記実施例１と同様に作製したＴＦＴ基板において、分光特性を検討した。その結果、波長４００ｎｍ〜８５０ｎｍの範囲において、実施例１とほぼ同等の反射率が得られることを確認した。さらに、波長４００ｎｍ以下の短波長側では、実施例１よりも優れた反射率を示した。
【００９６】
（Ｍｏ系膜とＡｌ系膜のエッチング特性）
次に、Ｍｏ系膜４１とＡｌ系膜４２のエッチング特性について検討した結果の一例について説明する。
【００９７】
図１１に、Ａｌ系膜４２に添加する金属としてＮｉを用いた場合のＮｉ組成比に対するエッチングレート（ｎｍ／ｍｉｎ）をプロットした結果を示す。エッチング液としては、Ａｌ系メタルの従来公知のリン酸＋硝酸＋酢酸系薬液を用いた。具体的には、リン酸７５ｗｔ％＋硝酸２ｗｔ％＋酢酸３ｗｔ％＋水からなる薬液を用いた。液温は、４０℃とした。概ねリン酸組成が５０〜８０ｗｔ％（重量パーセント）、硝酸組成が１〜１０ｗｔ％、酢酸組成が２〜８ｗｔ％、及び残りが水からなる薬液であれば、同様の結果が得られる。
【００９８】
図１１より、Ｎｉ組成比が少なくとも０．５ａｔ％以上、１０ａｔ％以下の範囲においては、エッチングレートが２００〜２５０ｎｍ／ｍｉｎの範囲にあり、大きな変動がないことを確認した。
【００９９】
図１２に、Ａｌ系膜４２に添加する金属としてＮｂを用いた場合のＮｂ組成比に対するエッチングレート比（対Ａｌ系膜）をプロットした結果を示す。薬液は、上記図１１のときと同様のものを用いた。液温は４０℃とした。縦軸のエッチングレートは、図１１に示したエッチングレート２００ｎｍ／ｍｉｎを基準として規格化した場合のＡｌ系膜に対するＭｏ系膜の比を示すものである。
【０１００】
導電性反射膜４０の断面形状を概略準テーパー形状にエッチングするには、Ａｌ系膜４２のエッチングレートに対して、下層のＭｏ系膜４１のエッチングレートの比を１．２以下とすることが好ましい。より好ましくは１以下である。
【０１０１】
従来公知の薬液を用いた場合、純Ｍｏ膜、または一般的なＭｏ系膜では、Ａｌ系膜よりもエッチングレートが速い（レート比１以上）ため、エッチング断面形状は、上層Ａｌ系膜が下層Ｍｏ系膜よりも外側に出た庇形状となってしまう。このため、上層に形成する配向膜のカバレッジ不良等の問題を引き起こすことがあった。
【０１０２】
図１２より明らかなように、ＭｏにＮｂを添加することによってエッチングレート比が低減する。２．５ａｔ％以上のＮｂを添加することによって、Ａｌ系膜とのエッチングレート比を１．２以下にすることができる。換言すると、２層膜からなる導電性反射膜４０のパターンを従来公知の薬液を用いて庇のない形状もしくは上層Ａｌ系膜が下層Ｍｏ系膜よりも内側に入りこんだ階段状の断面形状で一括エッチング形成することができる。一方、Ｎｂ組成比が２０ａｔ％を超えるとウェットエッチングをすることが不可能となってしまう。従って、Ｍｏ系膜に添加するＮｂの組成比は２．５ａｔ％以上２０ａｔ％以下とすることが好ましい。
【０１０３】
図１３に、Ａｌ系膜４２に添加する金属としてＷを用いた場合のＷ組成比に対するエッチングレート比（対Ａｌ系膜）をプロットした結果を示す。薬液は、上記図１１のときと同様のものを用いた。液温は４０℃とした。縦軸のエッチングレートは、図１１に示したエッチングレート２００ｎｍ／ｍｉｎを基準として規格化した場合のＡｌ系膜に対するＭｏ系膜の比を示すものである。
【０１０４】
図１３より、１５ａｔ％以上のＷを添加することによってエッチングレート比を１．２以下にすることができる。一方、Ｗの添加量が２５ａｔ％を超えるとウェットエッチングが不可能となることがわかる。従って、Ｍｏ系膜に添加するＷの組成比は、１５ａｔ％以上、２５ａｔ％以下とすることが好ましい。なお、以上の実施例ではリン酸＋硝酸＋酢酸系の薬液を用い、ＭｏＮｂ合金膜及びＭｏＷ合金膜を用いた例を示したが、これに限定されない。上層Ａｌ系膜と一括エッチングすることができ、かつ滑らかなエッチング断面形状が得られるエッチング薬液とＭｏ系膜との組み合わせであれば、好適に用いることができる。
【０１０５】
Ｍｏ系膜として、上述のＮｂ添加量が２．５ａｔ％〜２０ａｔ％の範囲、及びＷの添加量が１５ａｔ％〜２５ａｔ％の範囲において、Ｍｏ系膜の成膜時の基板温度を上記実施例１と同様に３０℃以上１５０℃以下としたときの膜表面の平均表面荒さＲａを検討した。その結果、いずれのサンプルにおいても、膜表面の平均表面荒さＲａが約５ｎｍ以下となることを確認した。そして、上層Ａｌ系膜の反射率を高く維持することができることを確認した。
【０１０６】
［実施形態２］
次に、上記実施形態とは異なる液晶表示装置の例について説明する。本実施形態２に係るＴＦＴ基板は、以下の点を除く基本的な構成は、上記実施形態１と同様である。すなわち、上記実施形態１においては、透明導電膜の上層に導電性反射膜を積層していたのに対し、本実施形態２においては、透明導電膜の下層に導電性反射膜を積層している点において相違する。さらに、上記実施形態１においては、ソース電極等が形成されたレイヤと、画素電極とを異なるレイヤに形成していたのに対し、本実施形態２においては、ソース電極等が形成されたレイヤと反射画素電極とが同一レイヤに形成されている点において相違する。また、上記実施形態１においては、第２層間絶縁膜６を設けていたのに対し、本実施形態２においては、これを配設していない点において相違する。
【０１０７】
図１４は、本実施形態２に係る液晶表示装置に備えられたＴＦＴ基板２０１に形成された画素９０（図１参照）近傍の構成を示す模式的平面図である。また、図１５は、図１４のＸＶ−ＸＶ切断部断面図である。
【０１０８】
ＴＦＴ基板２０１は、図１４及び図１５に示すように、半導体層３の上層に導電性反射膜４０を配設している。言い換えると、半導体層３の上層にＭｏ系膜４１とＡｌ系膜４２をこの順に配設している。これらＭｏ系膜４１とＡｌ系膜４２が、ソース配線２１ａ、ソース電極２２ａ、ドレイン電極２３ａを形成する。さらに、Ｍｏ系膜４１とＡｌ系膜４２は、ドレイン電極２３ａから延在する領域に形成されており、この領域が、反射画素電極９ａとして機能する。
【０１０９】
第１層間絶縁膜５ａは、導電性反射膜４０の上層を被覆するように形成されている。そして、第１層間絶縁膜５ａの表面から第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３が形成されている。また、第１層間絶縁膜５ａの表面から反射画素電極９ａの表面まで貫通する第４コンタクトホールＣＨ４が形成されている。
【０１１０】
本実施形態２に係るＴＦＴ基板２０１の製造方法について、図１６（ａ）（ｂ）を用いて説明する。本実施形態２では、５回の写真製版プロセスによってＴＦＴ基板２０１を製造している。ＴＦＴ基板２０１の製造方法は、半導体層３のパターンを形成する工程までは上記実施形態１と同様である。
【０１１１】
半導体層３のパターンを形成後、Ｍｏ系膜４１、Ａｌ系膜４２を続けて連続成膜する。次いで、第３回目の写真製版工程でソース配線２１ａ、ソース電極２２ａ、ドレイン電極２３ａ、ソース端子２５ａ、及び反射画素電極９ａ等を形成する。次いで、半導体パターン上のソース電極２２ａとドレイン電極２３ａで挟まれる領域のオーミック低抵抗膜３Ｔを除去して、ＴＦＴ９１のチャネル部を形成する（図１６（ａ））。
【０１１２】
続いて、第１層間絶縁膜５ａを成膜する。成膜後、第４回目の写真製版工程により、画素９０（図１参照）の反射領域Ｒの一部の領域において、第１層間絶縁膜５を除去することにより、第４コンタクトホールＣＨ４を形成する。同時に、ゲート端子１５の表面まで貫通する第２コンタクトホールＣＨ２と、ソース端子２５ａの表面まで貫通する第３コンタクトホールＣＨ３とを形成する（図１６（ｂ）参照）。
【０１１３】
次に、透明導電膜３０を成膜する。成膜後、第５回目の写真製版工程により、透明導電膜３０のパターン形成を行う。これにより、画素電極７の透明導電膜３０のパターン、ゲート端子パッド３５、ソース端子パッド３６を形成する。以上の工程等を経て、図１５に図示したＴＦＴ基板２０１を得る。
【０１１４】
（実施例１０）次に、より具体的な実施例について説明するが、これに限定されるものではない。特に言及しない点については、上記実施例１と同様の方法、材料等を適用した。
【０１１５】
導電性反射膜４０を構成するＭｏ系膜４１には、Ｍｏに５ａｔ％のＮｂを添加したＭｏ−５ａｔ％Ｎｂ膜を用いた。導電性反射膜４０を構成するＡｌ系膜４２には、Ａｌに３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のＡｒガスを用いたＤＣマグネトロンスパッタリング法を用いて行った。Ｍｏ系膜４１の成膜時の基板温度は、１００℃となるように設定した。一方、Ａｌ系膜４２の成膜時の基板温度は、２００℃となるように設定した。
【０１１６】
Ｍｏ系膜４１及びＡｌ系膜４２のエッチング液には、公知の燐酸＋硝酸＋酢酸を含む溶液を用いた。Ｍｏ系膜の膜厚は５０ｎｍとし、Ａｌ系膜の膜厚は２００ｎｍとした。これにより、Ｍｏ−５ａｔ％Ｎｂ膜、及びその上層に形成されたＡｌ−３ａｔ％Ｎｉの２層膜からなるソース電極２２ａ、ドレイン電極２３ａ、ドレイン電極２３ａから延設された反射画素電極９ａ、ソース配線２１ａ、ソース端子２５ａを得た。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
【０１１７】
透明導電膜３０は、ＩＴＯを、スパッタリング法を用いて１００ｎｍの厚さで成膜することにより得た。透明導電膜３０をパターン形成する際のエッチング液としては、塩酸＋硝酸を含む溶液を用いた。
【０１１８】
その後、ＴＦＴ特性を安定させるために基板全体を３００℃でアニール処理を行い、実施例１０に係る半透過型液晶表示装置用のＴＦＴ基板２０１を得た。従来公知のＡｌ系膜であれば、第４コンタクトホールＣＨ４を介してＩＴＯ膜と電気的に良好な通電コンタクト特性を得ることは非常に困難であったが、本実施例１０によれば、導電性反射膜４０にＮｉを添加したＡｌ系膜を適用することによって、ＩＴＯ膜との良好な界面コンタクト特性を実現することができる。さらに、３００℃アニール処理後もＡｌ系膜の表面にヒロックが発生することなく、平滑な表面状態を維持していた。
【０１１９】
本実施例１０によれば、下層のＭｏ系膜４１（Ｍｏ−５ａｔ％Ｎｂ合金膜）の成膜時の基板温度を１００℃に設定したので、膜表面の平均表面荒さＲａを約２ｎｍ程度に小さくすることができた。そして、これに伴って、上層のＡｌ系膜（Ａｌ−３ａｔ％Ｎｉ合金膜）の反射率は高反射特性を示した。具体的には、測定波長５５０ｎｍに対し、反射率が９０．３％であった。
【０１２０】
ところで、Ａｌ膜、若しくはＡｌ系膜を直接Ｓｉ膜に接触させた場合、通常、界面に共晶反応が起こりＡｌ／Ｓｉ界面の電気的コンタクト抵抗を著しく損ねてしまうことが知られている（例えば、K. Nakamura et al.、J. Appl. Phys. 46 No.11 (1975) 4678.）。このため、ソース電極、ドレイン電極にＡｌ系膜を適用した場合、ＴＦＴの特性が著しく劣化してしまうという問題があった。
【０１２１】
本実施形態２によれば、ソース電極２２ａとドレイン電極２３ａを構成するＡｌ系膜４２と、オーミック低抵抗膜３Ｔの間にＭｏ系膜４１を挟持する構造を採用しているので、上記問題を解決することができる。すなわち、Ｓｉ界面とのコンタクト特性が良好なものを得ることができる。しかも、低抵抗Ａｌ膜によるソース配線２１ａの低抵抗化を実現することができる。例えば、本実施例１０のＡｌ−３ａｔ％Ｎｉ膜（比抵抗値４μΩｃｍ）を用いると、実施例１のＣｒ膜（比抵抗値２０μΩｃｍ）に比してソース配線抵抗を約１／５低下させることができる。従って、表示装置の表示画面が大型化しても信号遅延のない高品位の表示画像を提供することが可能となる。
【０１２２】
また、本実施形態２によれば、反射画素電極９ａとドレイン電極２３ａを一体的に同時形成するようにしたので、実施形態１に比べて写真製版工程を１回減らすことができる。このため、生産能力を上げることができる。なお、反射光を任意の角度に散乱させるフィルムを貼り合わせてもよい。これにより、実施形態１で用いた感光性の有機樹脂膜からなる第２層間絶縁膜６を用いることなく良好な反射表示を得ることが可能となる。
【０１２３】
なお、本発明は、上記実施形態１、２及びこれらの組み合わせに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。例えば、導電性反射膜４０のＭｏ系膜４１、Ａｌ系膜４２の合金組成やプロセス条件に関しては、上記実施例の記載に限定されない。上述の実施例の組み合わせのみならず、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
【０１２４】
また、上記実施形態１及び２では、半透過型液晶表示装置に係るＴＦＴ基板への適用例を説明したが、全反射型の表示装置に用いることが可能である。また、有機ＥＬ（Electro Luminescence）光学素子を用いた自発光型の表示装置の反射電極にも好適に適用できる。さらに、本発明に係る導電性反射膜は、基板と、基板上に形成され、少なくともＭｏ系膜、その上層に形成されたＡｌ系膜からなる導電性反射膜を備える電子デバイス全般に広く適用することができる。また、前述の電子デバイスが搭載された電子機器に広く適用することができる。
【符号の説明】
【０１２５】
１ 絶縁性基板
２ ゲート絶縁膜
３ 半導体層
５ 第１層間絶縁膜
６ 第２層間絶縁膜
７ 画素電極
８ 透過画素電極
９ 反射画素電極
１１ ゲート配線
１２ ゲート電極
１４ 補助容量配線
１５ ゲート端子
２１ ソース配線
２２ ソース電極
２３ ドレイン電極
２５ ソース端子
３０ 透明導電膜
３５ ゲート端子パッド
３６ ソース端子パッド
４０ 導電性反射膜
４１ Ｍｏ系膜
４２ Ａｌ系膜
Ｐ１ 凹パターン
Ｐ２ 透過画素部抜きパターン
ＣＨ１ 第１コンタクトホール
ＣＨ２ 第２コンタクトホール
ＣＨ３ 第３コンタクトホール
ＣＨ４ 第４コンタクトホール
９０ 画素
９１ ＴＦＴ
１００ 液晶表示装置
２００ ＴＦＴ基板
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、少なくともＭｏ系膜と、その上層に形成されたＡｌ系膜とからなる導電性反射膜とを備え、
前記導電性反射膜のＭｏ系膜の平均表面荒さＲａが５ｎｍ以下であり、
前記Ａｌ系膜の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である電子デバイス。
【請求項２】
前記導電性反射膜の少なくとも一部の直下層に、透明導電膜、及び半導体層の少なくともいずれかが配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記Ｍｏ系膜の膜厚が、５ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記Ａｌ系膜の膜厚が、１０ｎｍ以上、５００ｎｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
【請求項５】
前記Ｍｏ系膜は、２．５ａｔ％以上、２０ａｔ％以下の組成比のＮｂ（ニオブ）を少なくとも添加した合金膜であることを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項６】
前記Ｍｏ系膜は、１５ａｔ％以上、２５ａｔ％以下の組成比のＷ（タングステン）を少なくとも添加した合金膜であることを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項７】
前記Ａｌ系膜は、１．５ａｔ％以上、８ａｔ％以下の組成比のＮｉ（ニッケル）を少なくとも添加した合金膜であることを特徴とする請求項１〜６のいずれか１項に記載の電子デバイス。
【請求項８】
前記基板上には、ゲート電極、並びに前記ゲート電極の少なくとも一部と対向配置される半導体層、ソース電極、及びドレイン電極を備えるスイッチング素子と、
前記ゲート電極に接続されるゲート配線と、
前記ソース電極に接続されるソース配線と、
前記ドレイン電極に接続される反射画素電極とを備え、
前記反射画素電極に前記導電性反射膜を適用することを特徴とする請求項１〜７のいずれか１項に記載の電子デバイス。
【請求項９】
前記反射画素電極は、前記ドレイン電極から延在された領域に前記ドレイン電極と一体的に形成されており、前記反射画素電極、前記ドレイン電極、前記ソース電極、及び前記ソース配線に、前記導電性反射膜を適用することを特徴とする請求項８に記載の電子デバイス。
【請求項１０】
請求項１〜９のいずれか１項に記載の電子デバイスを搭載した電子機器。
【請求項１１】
基板上に導電性反射膜を形成する工程を具備し、
前記導電性反射膜を形成する工程は、少なくとも、Ｍｏ系膜を成膜する工程と、
前記Ｍｏ系膜の上層にＡｌ系膜を成膜する工程と、
前記Ａｌ系膜の上層にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記Ｍｏ系膜と前記Ａｌ系膜を一括エッチングする工程とを備え、
前記Ｍｏ系膜の成膜時の前記基板の温度を、３０℃以上、１５０℃以下となるように設定し、
前記Ａｌ系膜の成膜時の前記基板の温度を、波長３５０ｎｍ〜５５０ｎｍの反射率が８５％以上となる温度範囲に設定する電子デバイスの製造方法。
【請求項１２】
前記Ｍｏ系膜の少なくとも一部の直下層に、透明導電膜、及び半導体層の少なくともいずれかを形成することを特徴とする請求項１１に記載の電子デバイスの製造方法。
【請求項１３】
前記Ａｌ系膜は、１．５ａｔ％以上、８．０ａｔ％以下の組成比のＮｉを少なくとも添加したものであり、前記Ａｌ系膜の成膜時の前記基板の温度を１７０℃以上、３００℃以下とすることを特徴とする請求項１１又は１２に記載の電子デバイスの製造方法。
【請求項１】
基板と、
前記基板上に形成され、少なくともＭｏ系膜と、その上層に形成されたＡｌ系膜とからなる導電性反射膜とを備え、
前記導電性反射膜のＭｏ系膜の平均表面荒さＲａが５ｎｍ以下であり、
前記Ａｌ系膜の波長３５０ｎｍ〜５５０ｎｍにおける反射率が８５％以上である電子デバイス。
【請求項２】
前記導電性反射膜の少なくとも一部の直下層に、透明導電膜、及び半導体層の少なくともいずれかが配設されていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記Ｍｏ系膜の膜厚が、５ｎｍ以上、１００ｎｍ以下であることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記Ａｌ系膜の膜厚が、１０ｎｍ以上、５００ｎｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
【請求項５】
前記Ｍｏ系膜は、２．５ａｔ％以上、２０ａｔ％以下の組成比のＮｂ（ニオブ）を少なくとも添加した合金膜であることを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項６】
前記Ｍｏ系膜は、１５ａｔ％以上、２５ａｔ％以下の組成比のＷ（タングステン）を少なくとも添加した合金膜であることを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項７】
前記Ａｌ系膜は、１．５ａｔ％以上、８ａｔ％以下の組成比のＮｉ（ニッケル）を少なくとも添加した合金膜であることを特徴とする請求項１〜６のいずれか１項に記載の電子デバイス。
【請求項８】
前記基板上には、ゲート電極、並びに前記ゲート電極の少なくとも一部と対向配置される半導体層、ソース電極、及びドレイン電極を備えるスイッチング素子と、
前記ゲート電極に接続されるゲート配線と、
前記ソース電極に接続されるソース配線と、
前記ドレイン電極に接続される反射画素電極とを備え、
前記反射画素電極に前記導電性反射膜を適用することを特徴とする請求項１〜７のいずれか１項に記載の電子デバイス。
【請求項９】
前記反射画素電極は、前記ドレイン電極から延在された領域に前記ドレイン電極と一体的に形成されており、前記反射画素電極、前記ドレイン電極、前記ソース電極、及び前記ソース配線に、前記導電性反射膜を適用することを特徴とする請求項８に記載の電子デバイス。
【請求項１０】
請求項１〜９のいずれか１項に記載の電子デバイスを搭載した電子機器。
【請求項１１】
基板上に導電性反射膜を形成する工程を具備し、
前記導電性反射膜を形成する工程は、少なくとも、Ｍｏ系膜を成膜する工程と、
前記Ｍｏ系膜の上層にＡｌ系膜を成膜する工程と、
前記Ａｌ系膜の上層にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記Ｍｏ系膜と前記Ａｌ系膜を一括エッチングする工程とを備え、
前記Ｍｏ系膜の成膜時の前記基板の温度を、３０℃以上、１５０℃以下となるように設定し、
前記Ａｌ系膜の成膜時の前記基板の温度を、波長３５０ｎｍ〜５５０ｎｍの反射率が８５％以上となる温度範囲に設定する電子デバイスの製造方法。
【請求項１２】
前記Ｍｏ系膜の少なくとも一部の直下層に、透明導電膜、及び半導体層の少なくともいずれかを形成することを特徴とする請求項１１に記載の電子デバイスの製造方法。
【請求項１３】
前記Ａｌ系膜は、１．５ａｔ％以上、８．０ａｔ％以下の組成比のＮｉを少なくとも添加したものであり、前記Ａｌ系膜の成膜時の前記基板の温度を１７０℃以上、３００℃以下とすることを特徴とする請求項１１又は１２に記載の電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図６】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図６】
【公開番号】特開２０１０−２８１９９５（Ｐ２０１０−２８１９９５Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３４７９８（Ｐ２００９−１３４７９８）
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月４日（２００９．６．４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]