【課題】半導体装置のパッド構造を提供する。
【解決手段】半導体装置２００は、半導体基板２０２、相互接続構造、複数のダミーメタルビア２３５及びパッド構造を備える。半導体基板２０２は、内部に複数の微小電子素子が設けられている。相互接続構造は、半導体基板２０２上に設けられ、複数の金属層２１０ａ〜２１０ｉと、金属層を隔離する複数のＩＭＤ層２２０とを有する。金属層２１０ａ〜２１０ｉは、最上金属層２１０ｉと、最下金属層２１０ａと、最上金属層２１０ｉと最下金属層２１０ａとの間に設けられた少なくとも２層の金属層とを含む。複数のダミーメタルビア２３５は、少なくとも２層の金属層間に設けられた１層又は２層以上のＩＭＤ層２２０内に形成される。パッド構造は、ダミーメタルビア２３５の上に直接設けられている。 （もっと読む）

【課題】樹脂絶縁層の切削面に亀裂が生じて、絶縁信頼性が低下するのを抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板の主面上に形成した樹脂絶縁層を、バイトを用いた切削加工により一部除去する切削工程を備えた半導体装置の製造方法であり、切削工程として、表面に金属膜が積層された樹脂絶縁層の部分を切削する工程を含む。そして、金属膜が積層された樹脂絶縁層の部分を切削する際に、バイトの先端部及び該先端部の周辺部分に沿った樹脂絶縁層内の応力分布において、極大値の９０％の幅が１．３μｍ以下となるように切削する。 （もっと読む）

【課題】シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させることが可能な成膜方法である。
【解決手段】真空排気が可能になされた処理容器２２内で被処理体Ｗの表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜８を形成する金属膜形成工程と、処理容器内で金属膜に対してアニール処理を行うアニール工程とを有する。これにより、シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させる。 （もっと読む）

【課題】トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。 （もっと読む）

【課題】 デュアルダマシンプロセスを同一チャンバ内で行っても、再現性よくビアホールを貫通させる技術が望まれる。
【解決手段】 層間絶縁膜上の第１のマスク膜及び層間絶縁膜に、層間絶縁膜の厚さ方向の途中まで達するビアホールを形成する。第１のマスク膜の上に、下層レジスト膜を形成し、その上に、配線溝に対応する開口を有する第２のマスク膜を形成する。チャンバ内において、Ｏ_２とＣＯとのプラズマを用い、下層レジスト膜をエッチングするとともに、ビアホール内の一部には、下層レジスト膜を残す。下層レジスト膜の開口の平面形状が転写された開口を、第１のマスク膜に形成するとともに、下層レジスト膜を除去し、ビアホールをさらに掘り下げて、下層配線を露出させる。層間絶縁膜を厚さ方向の途中までエッチングして配線溝を形成する。配線溝及び前記ビアホール内を、導電部材で埋め込む。 （もっと読む）

【課題】ＣＭＰの処理時間を短縮する。
【解決手段】基板製造方法は、基板上に絶縁層を形成する工程と、絶縁層上に第１のマスクを形成する工程と、第１のマスクを介して絶縁層をエッチングすることにより絶縁層に溝を形成する工程と、第１のマスクを除去する工程と、絶縁層上及び溝の表面に第１の金属層を形成する工程と、溝の内部及び上方に第２のマスクを形成する工程と、第１の金属層上及び第２のマスクの表面に第２の金属層を形成する工程と、第２のマスク及び第２のマスクの表面に形成された第２の金属層を除去する工程と、溝の上方が開口された第３のマスクを第２の金属層上に形成する工程と、溝の内部及び上方に第３の金属層を電界めっきにより形成する工程と、第３のマスクを除去する工程と、第３の金属層を化学機械研磨により平坦化する工程と、を備える。 （もっと読む）

【課題】回路設計に対する制限を低減するか解消し３次元回路内のホットスポットを効率的に冷却する３次元半導体装置。
【解決手段】 チップを貫通する貫通電極を有する複数の半導体チップ１を積層してなる３次元半導体装置であって、前記貫通電極として、異種の第１、第２の材料で構成された第１、第２の貫通電極（４、５）を備え、前記第１、第２の貫通電極とそれぞれ電気的に接続され、前記第１、第２の貫通電極とそれぞれ同種の材料からなり、チップの回路面上に配置され、前記回路面上で接続された第１、第２の表面配線を有し、前記第１の貫通電極、前記第１の表面配線、前記第２の表面配線、前記第２の貫通電極に沿って電流を流すことにより、前記回路面上の前記第１の表面配線と前記第２の表面配線との接合部（２）でペルチェ吸熱が行われる。 （もっと読む）

【課題】低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。
【解決手段】基板の上に、第１の絶縁膜１１を形成し、形成した第１の絶縁膜１１の上部に第１の金属配線１２を形成し、第１の絶縁膜１１の上に、第１の金属配線１２を覆うように第２の絶縁膜１３を形成し、第２の絶縁膜１３に対して膜質の改質処理を行う。その後に、第２の絶縁膜１３の上に第３の絶縁膜１４を形成し、形成した第３の絶縁膜１４に対してキュア処理を行う。 （もっと読む）

【課題】絶縁層がデバイスの最終配線層と接触する銅プラグを有する、半導体デバイスを提供する。
【解決手段】銅プラグと絶縁層とを分離する障壁層も存在可能である。他の実施形態では、絶縁層と銅プラグとの間にアルミニウム層も存在可能である。半導体デバイスを生成するためのプロセスも開示される。 （もっと読む）

【課題】 デュアルダマシン法を用いて銅の埋め込み配線および接続プラグを形成するとき、接続プラグ中のボイド発生を防止する。
【解決手段】 Ｌｏｗ−ｋ膜１３、１５、ＥＬＫ膜１４、ＴＥＯＳ膜１６からなる層間絶縁膜にプラグとなる接続孔１９ａを形成した後、酸素プラズマ処理を行って変質層２０を形成し、この層を薬液処理により選択的に除去すると、ＥＬＫ膜１４が多孔質であることに起因してその側壁２１にＬｏｗ−ｋ膜１３、１５などより大きい角度のテーパーが形成される。次に配線埋め込み用の溝の底面がＥＬＫ膜１４中にくるように形成して、プラグ開口の入口が広がる形状にした後、銅膜を埋め込む。 （もっと読む）

【課題】基板上の微細な貫通孔へ貫通電極となる金属を充填する方法であって、基板への熱的影響を軽減することができ、且つ、効率的な製造を可能とする方法を提供する。
【解決手段】本発明は、貫通孔を有する基板の貫通孔に導電性金属を充填する貫通電極の形成方法であって、所定の純度及び粒径の金属粉と有機溶剤とからなる金属ペーストを用いるものである。このとき、金属ペーストに周波数６０Ｈｚ〜１００ｋＨｚの機械的振動を印加しながら基板に塗布し、金属ペーストの塗布と同時、又は、金属ペーストの塗布後に貫通孔を他端側から減圧して金属ペーストを貫通孔内に吸引し、その後金属ペーストを焼結して貫通電極とする。この金属ペーストの塗布は、機械的振動が印加されたブレードを基板と非接触な状態で移動させることが好ましい。 （もっと読む）

【課題】低誘電率を有する多孔性の絶縁膜における比誘電率の増大を抑制可能なドライエッチング方法を提供する。
【解決手段】
比誘電率が２．２以下である多孔性、且つ低誘電率の絶縁膜Ｉを誘導結合プラズマによってエッチングするに際し、一般式Ｃ_ａＦ_ｂＸ_ｃにて表されるフルオロカーボン系のガス、又はＣ_４Ｆ_８をエッチングガスとして用いるとともに、該エッチングガスの圧力を０．５Ｐａ〜５．０Ｐａに維持する。加えて、高周波アンテナ３０に１００Ｗ〜６００Ｗの範囲で１３．５６ＭＨｚの高周波電力を印可してエッチングガスを用いたプラズマを誘起する。上記絶縁膜Ｉを有する基板Ｓをこのプラズマに曝しつつ、該基板Ｓに対し５０Ｗ〜３００Ｗの範囲で１３．５６ＭＨｚの高周波電力を印可することにより、プラズマ中のイオン成分によるエッチング反応が支配的となる条件で絶縁膜Ｉをエッチングする。 （もっと読む）

【課題】孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液および無電解銅めっき方法を提供する。また、該無電解銅めっき層を形成することにより孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供する。
【解決手段】チオール基又はジスルフィド結合を有するポリエチレングリコール化合物、及び銅イオンを含有することを特徴とする無電解銅めっき液、さらに、該無電解銅めっき液に、孔２の形成された基板１を浸漬し、該孔の内部に無電解銅めっき層６を形成することを特徴とする無電解銅めっき方法、及び、該無電解銅めっき液に、孔２の形成された基板１を浸漬し、該孔の内部に無電解銅めっき層６からなる埋め込み配線を形成することを特徴とする埋め込み配線の形成方法。 （もっと読む）

【課題】２回のリソグラフィ工程によるＳＡＤＰ法（Self Align Double Patterning）を用いて、第１配線パターン形成領域には解像限界未満のパターンを含む第１配線パターンを形成し、第２配線パターン形成領域には解像限界以上の通常パターンからなる第２配線パターンを簡便に形成する方法を提供する。
【解決手段】解像限界未満の寸法を有する複数の配線を含む第１配線パターンを、第１リソグラフィ工程と第１リソグラフィ工程の後に実施される第２リソグラフィ工程を用いて形成し、第１のリソグラフィ工程で形成されたパターンに対してのみサイドウォールの形成および除去処理を行い、その後、解像限界以上のパターンを生成する第２リソグラフィ工程を実施する。第２のリソグラフィ工程で形成される解像限界以上の通常パターンに対しては、単純なリソグラフィ工程とすることが可能となる。 （もっと読む）

マイクロエレクトロニクスメカニカルおよび半導体デバイス特徴の前面側を保護する、耐傷性コーティングを、その使用方法とともに提供する。上記コーティングは、非感光性で、除去可能であり、高い処理温度に耐える。また、これらのコーティングは、デバイス設計において、別個のエッチング停止層を不要とする。上記コーティングは、溶媒系に溶解または分散した成分を含有する組成物から形成される。上記成分は、スチレンアクリロニトリル共重合体および芳香族スルホンポリマーからなる群から選択される。
（もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】半導体基板の欠けや割れが抑制される半導体装置の製造方法を提供する。
【解決手段】半導体基板１の表面１ａに、外周端部から内側に向かって所定の幅を有して外周端部に沿って延在するパッシベーション膜３を形成する。半導体基板１の外周端部を研削することにより、表面１ａおよび裏面１ｂと直交する外周端面１ｃを形成する。裏面１ｂを研削することにより、半導体基板１の厚みを所定の厚みにまで薄くする。研削された裏面を上方に向けた状態で、半導体基板１を回転させながら裏面上に混酸を吐出することにより、裏面にエッチング処理を施して破砕層を除去する。 （もっと読む）

【課題】重合体を透明電極に含有させた場合、高温高湿環境、硫化水素ガス環境下における環境試験後でも高い導電性を有し、安定性に優れた透明電極を提供する。
【解決手段】透明導電膜上に少なくとも導電性繊維１１を含む透明導電層３１を有する透明電極であって、該導電層に、重合体の繰り返し単位の中に、下記一般式（１）で表される構造の少なくとも１種を含有する重合体を含有する透明電極。


（式中、Ｒ_１０１は重合性基を部分構造として有する基であり、Ｚ_１は置換、未置換の単環または縮環の含窒素芳香族ヘテロ環を表す） （もっと読む）

【課題】調合物及び等方性銅エッチング調合物を利用して銅を等方的にエッチングして除去する方法を提供する。
【解決手段】銅をエッチングする調合物は、水溶液を含み、水溶液は、（ａ）ジアミン、トリアミン、および、テトラミンからなるグループから選択される二座配位子、三座配位子、四座配位子の錯化剤、および、（ｂ）酸化剤を含む。水溶液のｐＨは、５から１２である。一実施形態では、エッチ液は、ｐＨ約６から１０のエチレンジアミン（ＥＤＡ）および過酸化水素を含む。銅層の実質的な表面を粗くせずに高速で銅をエッチングすることができる（例えば少なくとも約１，０００Å／分）溶液が提供される。調合物は、半製品の半導体デバイスから銅を除去する（例えば銅積載部分をエッチングする）のに特に有益に用いられる。 （もっと読む）

【課題】 広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】 ガラス基板上に薄膜トランジスタ及び配線を有する半導体装置を製造する方法において、ガラス基板上に下地絶縁層を形成する工程と、前記下地絶縁層上に下地バリア層を形成する工程と、前記下地バリア層上にシード層を形成する工程と、前記シード層を前記配線に対応する形状にパターニングしてシード層パターンを形成する工程と、前記シード層パターンの表面に銅配線層を無電解めっき法で形成する工程と、前記銅配線層マスクとして前記下地バリア層をパターニングする工程と、前記銅配線層を被覆するように絶縁層を形成する工程とを備えたことを特徴する半導体装置の製造方法。 （もっと読む）