半導体装置及び半導体装置の製造方法
【課題】貫通孔の側面のスキャロップ形状及びアンダーカットを修復する。
【解決手段】半導体装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と、を備え、前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。
【解決手段】半導体装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と、を備え、前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
スケーリング則に従って、トランジスタ及び配線等の微細化が進むことにより、半導体集積回路装置の集積度が向上する。面内の基本寸法は、９０ｎｍルール、６５ｎｍルールが既に確立した技術となり、３２ｎｍルールが開発され、半導体集積回路装置の集積度の向上は限界に近づいている。
【０００３】
近年、半導体チップの集積化は、面内の集積度を向上する２次元から複数枚の半導体チップを縦に積み上げる３次元に移行している。携帯電話内部の半導体チップはシステムインパッケージが主流となっている。半導体チップを積層したフラッシュメモリ等も、海外からリリースされている。３次元化技術は、さらに拡大する傾向にある。半導体デバイスの３次元化においては、半導体ウエハや半導体チップの積層プロセス、電気的接続プロセスが行われている。
【０００４】
ボッシュ法によって、基板の裏面から貫通孔を形成する技術が知られている。また、下側基板の上面にポストを形成し、上側基板と下側基板とを貼り合わせることにより、上側基板に貫通孔を形成する際に発生する基板間の接続部分におけるアンダーカットを抑制する技術が知られている。これにより、基板間の接続部分におけるアンダーカットの発生によるバリア絶縁膜、バリアメタル層、シード層の被覆性の低下の防止を図っている。また、プリント基板の貫通孔に充填した樹脂に生じる空隙部に対し、閉塞材を刷り込み充填する技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５８５１号公報
【特許文献２】特開２０１０−２２６０６０号公報
【特許文献３】特開２００４−３４９６５３号公報
【特許文献４】特開２００６−１２８８９号公報
【特許文献５】特許第４０９０４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
基板に貫通孔を形成する際、貫通孔の側面がスキャロップ形状になったり、貫通孔の側面にアンダーカットが形成されたりすると、基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下する。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中にビアを形成する際のメッキ成長が妨げられたり、基板内への金属拡散によって基板の絶縁性が低下したりする可能性がある。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中のビアに対するＳｉ拡散による抵抗が上昇する可能性がある。本件は、貫通孔の側面のスキャロップ形状及びアンダーカットを同時に修復する技術を提供する。
【課題を解決するための手段】
【０００７】
本件の一観点による半導体装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と
、を備え、前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。
【発明の効果】
【０００８】
本件によれば、貫通孔の側面のスキャロップ形状及びアンダーカットを修復することができる。
【図面の簡単な説明】
【０００９】
【図１】予備実験における下側基板４１及び上側基板４２の断面図である。
【図２】図１の部分拡大図である。
【図３】下側基板４１及び上側基板４２の断面観察写真のスケッチである。
【図４】下側基板４１及び上側基板４２の断面図である。
【図５】実施例１に係る半導体装置３の要部断面図である。
【図６】実施例１に係る半導体装置３の要部断面図である。
【図７】実施例１に係る半導体装置３の要部断面図である。
【図８】実施例１に係る半導体装置３の要部断面図である。
【図９】閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係を示すグラフである。
【図１０】実施例１に係る半導体装置３の要部断面図である。
【図１１】実施例１に係る半導体装置３の要部断面図である。
【図１２】実施例１に係る半導体装置３の要部断面図である。
【図１３】実施例１に係る半導体装置３の要部断面図である。
【図１４】実施例１に係る半導体装置３の要部断面図である。
【図１５】実施例１に係る半導体装置３の要部断面図である。
【図１６】実施例２に係る半導体装置３の要部断面図である。
【図１７】実施例２に係る半導体装置３の要部断面図である。
【図１８】実施例２に係る半導体装置３の要部断面図である。
【図１９】実施例２に係る半導体装置３の要部断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、発明を実施するための形態（以下、実施形態という）に係る半導体装置及び半導体装置の製造方法について説明する。
【００１１】
複数のシリコン基板を接着樹脂で貼り合わせて、３次元集積化した半導体装置を作製するため、シリコン基板の貼り合わせの予備実験を行なった。まず、図１に示すように、下側基板４１と、薄化した上側基板４２とを接着樹脂層４３によって貼り合わせた後、上側基板４２に貫通孔５０を形成した。図１は、予備実験を行った場合の下側基板４１及び上側基板４２の断面図である。下側基板４１及び上側基板４２は、シリコン（Ｓｉ）基板である。下側基板４１の表面には、酸化シリコン膜４４が形成されている。接着樹脂層４３の材料として、ＢＣＢ（benzo-cyclo-butene、ダウケミカル社製のサイクロテン（登録商標））樹脂を用いた。貫通孔５０は、レジストマスクを用いてボッシュ法により上側基板４２をエッチングすることにより形成した。上側基板４２は、ＳＦ6とＣ4Ｆ8との混合ガ
スでエッチングし、接着樹脂層４３は、ＣＦ4とＯ2との混合ガスでエッチングした。
【００１２】
図１に示すように、上側基板４２に対しては、波状の凹形状であるスキャロップ形状５１を有する貫通孔５０が形成されている。接着樹脂層４３は、上側基板４２とはエッチング特性が異なる。そのため、エッチングが上側基板４２から接着樹脂層４３に進む際にサイドエッチングが生じて、上側基板４２の底面に入り込むアンダーカット５２が発生した
。したがって、図１に示すように、上側基板４２における貫通孔５０の側面にはスキャロップ形状５１が形成され、接着樹脂層４３における貫通孔５０の側面にはアンダーカット５２が形成された。アンダーカット５２は、幅５μｍ程度であった。図２は、図１の部分拡大図であり、スキャロップ形状５１及びアンダーカット５２が形成された部分の断面観察写真のスケッチである。
【００１３】
上側基板４２及び接着樹脂層４３に貫通孔５０を形成した後、貫通孔５０の中にバリア絶縁膜（ＳｉＮ膜）４５を化学気相堆積（ＣＶＤ、Chemical Vapor Deposition）法で堆
積した。そして、バリア絶縁膜４５の上に、バリアメタル層（Ｔｉ層）４６、Ｃｕシード層をスパッタリングで形成した。更に、Ｃｕシード層の上に、電解メッキによって銅（Ｃｕ）をメッキすることによって、貫通孔５０の中にビア導電体４７を埋め込んだ。図３は、貫通孔５０の中に、バリア絶縁膜４５、バリアメタル層４６及びビア導電体４７を形成した場合の下側基板４１及び上側基板４２の断面観察写真のスケッチである。
【００１４】
スキャロップ形状５１及びアンダーカット５２が生じると、貫通孔５０の中にバリア絶縁膜４５を化学気相堆積法で堆積した場合、バリア絶縁膜４５が堆積される位置によっては、バリア絶縁膜４５の被覆率（カバレッジ）が低下する。また、バリアメタル層４６及びＣｕシード層の被覆率も低下する。バリア絶縁膜４５、バリアメタル層４６又はＣｕシード層が存在しない部分、或いは、薄い部分では、銅がメッキされない可能性がある。また、貫通孔５０の中にボイド４８が発生する可能性がある。更に、メッキされた銅が、バリア絶縁膜４５及びバリアメタル層４６を通過し、銅と上側基板４２のシリコンとが反応することによりシリサイド４９が形成される。シリサイド４９が形成されると、貫通孔５０の中に形成されたビア導電体４７の抵抗を高くする可能性がある。また、銅が上側基板４２の中に拡散すると、半導体装置のデバイス特性が劣化する可能性がある。
【００１５】
図３に示すように、バリア絶縁膜４５は所々薄く形成され、バリアメタル層４６は全く形成されていない部分もあった。また、図３に示すように、ボイド４８及びシリサイド４９の形成も確認された。貫通孔５０に形成されたスキャロップ形状５１及びアンダーカット５２を修復し、バリア絶縁膜４５、バリアメタル層４６及びＣｕシード層の被覆性を向上させることにより、良好なデバイス特性を有する半導体装置を製造することが可能になる。
【００１６】
図４は、上側基板４２及び接着樹脂層４３に貫通孔５０を形成した後に、上側基板４２の上に閉塞材６０を滴下し、スキージにより貫通孔５０の中に閉塞材６０を刷り込んだ場合の下側基板４１及び上側基板４２の断面図である。閉塞剤６０として、ＡＥ１６５０（アサヒ化学研究所製、粘度２０００ｄＰａ・ｓ）とアロニックスＭ−３５０（東亜合成株式会社製）とを９５ｗｔ％：５ｗｔ％の比率で混合したものを使用した。貫通孔５０は閉空間となっており、貫通孔５０の中に閉塞材６０を刷り込む際に、貫通孔５０の中の空気の逃げ場がなくなり、貫通孔５０に対する閉塞剤６０の正常な埋め込みが困難であった。
【００１７】
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について、実施例を挙げて説明する。以下の実施例の構成は例示であり、本実施形態は実施例の構成に限定されない。
【実施例１】
【００１８】
実施例１に係る半導体装置及びその製造方法について説明する。図５から図８及び図１０から図１５は、実施例１に係る下側基板１及び上側基板２を３次元的に積層した半導体装置３の要部断面図であり、実施例１に係る半導体装置３の製造方法を概略的に示している。
【００１９】
まず、図５の（Ａ）に示すように、表面に半導体集積回路（図示せず）が形成された下側基板１の表面上に配線層４を形成する。下側基板１は、例えば、シリコン（Ｓｉ）基板である。例えば、下側基板１の表面上に、銅（Ｃｕ）層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、下側基板１の表面上に配線層４を形成する。なお、既に配線層４が下側基板１の表面上に形成されている場合、既に形成されている配線層４を利用してもよい。
【００２０】
次に、図５の（Ｂ）に示すように、下側基板１の表面上に接着層５を形成する。例えば、下側基板１の表面上に、有機接着剤膜又は無機接着剤膜をスピンコート法により塗布する。続いて、ベーキングを行い、有機接着剤膜又は無機接着剤膜の溶剤を蒸発させ、有機接着剤膜又は無機接着剤膜を仮硬化させることにより、下側基板１の表面上に接着層５を形成する。接着層５の高さは、任意の値に設定することが可能であるが、配線層４の高さよりも低くならないようにする。例えば、接着層５の高さを約４μｍとしてもよい。有機接着剤膜の材料として、ＢＣＢ（benzo-cyclo-butene、ダウケミカル社製のサイクロテン（登録商標））樹脂を用いてもよい。有機接着剤膜の材料として、ＢＣＢ樹脂を用いる場合、１５０℃でベーキングが行われる。
【００２１】
そして、図６の（Ａ）に示すように、表面に半導体集積回路（図示せず）が形成された上側基板２を、下側基板１の上方に位置決めする。上側基板２は、例えば、シリコン（Ｓｉ）基板である。上側基板２の裏面を研削及び研磨することにより、上側基板２の厚さを調整している。上側基板２の調整後の厚さは、約４０μｍである。上側基板２の裏面には、酸化シリコン膜６が形成されている。例えば、化学気相堆積（ＣＶＤ）法により、酸化シリコン膜６を形成してもよい。酸化シリコン膜６は、配線層４から上側基板２に銅等の金属が拡散することを抑止するための保護膜として機能する。ただし、上側基板２の裏面に、酸化シリコン膜６を形成しなくてもよい。
【００２２】
下側基板１及び上側基板２の位置合わせは、下側基板１及び上側基板２に予め形成したアライメントマークを用いて行う。上側基板２の表面側にガラス基板等の支持基板７が仮接着されており、支持基板７により上側基板２を支持した状態で、下側基板１及び上側基板２の位置合わせが行われている。また、下側基板１の表面と上側基板２の裏面とが向かい合うように、下側基板１及び上側基板２の位置合わせが行われている。上側基板２と支持基板７との仮接着には、熱発泡性の接着剤を用いてもよい。上側基板２と支持基板７との仮接着に用いる接着剤は、後に簡便に剥離することが可能であれば特に限定されず、一般的な熱発泡性接着剤や紫外線発泡性接着剤を用いてもよい。
【００２３】
次いで、図６の（Ｂ）に示すように、下側基板１及び上側基板２の位置合わせを行った後、下側基板１と上側基板２とを接触させ、加熱加圧下において、下側基板１と上側基板２とを接着させる。すなわち、下側基板１と上側基板２との間に接着層５を配置し、接着層５を介して下側基板１の表面と上側基板２の裏面とを接着させる。例えば、積層配置した下側基板１及び上側基板２を、真空雰囲気下において、２５０℃で６０分、下側基板１及び上側基板２の両方又は一方を加圧することにより、下側基板１と上側基板２との接着を行う。その後、支持基板７を上側基板２から剥離する。上述したように、接着層５の高さは、任意の値に設定することが可能であり、接着層５の高さを所望の値に設定することにより、下側基板１と上側基板２との基板間距離を所望の値に設定することが可能である。例えば、接着層５の高さを、上側基板２の厚さの１０分の１とすることにより、下側基板１と上側基板２との基板間距離を上側基板２の厚さの１０分の１とすることが可能である。
【００２４】
次に、図７に示すように、上側基板２の表面上に、貫通孔位置の上方に開口を有するフォトレジストパターン８を形成する。例えば、上側基板２の表面上にフォトレジスト膜を
塗布した後、露光装置を用いてフォトレジスト膜を露光することにより、フォトレジストパターン８を形成する。上側基板２は、アライメントマークを用いて下側基板１に位置合わせして接着してあるので、上側基板２のアライメントマークを基準にして、貫通孔位置の上方に開口を有するフォトレジストパターン８を形成することが可能である。
【００２５】
そして、図７に示すように、フォトレジストパターン８をマスクとして、ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングすることにより、上側基板２、酸化シリコン膜６及び接着層５を貫通する貫通孔９を、上側基板２、酸化シリコン膜６及び接着層５に形成する。すなわち、上側基板２の表面から配線層４まで達する貫通孔９を、上側基板２、酸化シリコン膜６及び接着層５に形成する。上側基板２及び酸化シリコン膜６は、ＳＦ6とＣ4Ｆ8との混合ガスでエッチングを行い、接着層５は、ＣＦ4とＯ2との混合ガスでエッチングを行う。その後、アッシング（灰化処理）により、フォトレ
ジストパターン８を除去する。
【００２６】
ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングしているので、図７に示すように、上側基板２及び酸化シリコン膜６に対しては、波状の凹形状であるスキャロップ形状１０を有する貫通孔９が形成される。接着層５は、上側基板２及び酸化シリコン膜６とはエッチング特性が異なる。そのため、エッチングが上側基板２及び酸化シリコン膜６から接着層５に進む際にサイドエッチングが生じて、上側基板２の下方に入り込むアンダーカット１１が発生する。したがって、図７に示すように、上側基板２及び酸化シリコン膜６における貫通孔９の側面にはスキャロップ形状１０が形成され、接着層５における貫通孔９の側面にはアンダーカット１１が形成される。すなわち、上側基板２、酸化シリコン膜６及び接着層５の貫通孔９の側面には、凹部が形成されている。スキャロップ形状１０及びアンダーカット１１は、凹部の一例である。
【００２７】
そして、図８に示すように、貫通孔９の中に閉塞樹脂１２が埋め込まれるように、上側基板２の表面上に閉塞樹脂１２をスピンコート法により塗布する。すなわち、貫通孔９を閉塞樹脂１２で埋める。続いて、ベーキングを行い、閉塞樹脂１２の溶剤を蒸発させ、閉塞樹脂１２を仮硬化させる。その後、低酸素オーブンにおいて１時間のベーキングを行い、閉塞樹脂１２を本硬化させる。閉塞樹脂１２を完全又は略完全に硬化させる前の半硬化状態を、本明細書では、仮硬化と表記する。また、閉塞樹脂１２を完全又は略完全に硬化させることを、本明細書では、本硬化と表記する。閉塞樹脂１２として、有機骨格を有する無機有機のハイブリッド樹脂を用いてもよい。無機有機のハイブリッド樹脂は、例えば、ＰＴＳ−Ｒ（ハネウェル社製、粘度９ｍＰａ・ｓ）がある。閉塞樹脂１２としてＰＴＳ−Ｒを用いる場合、１１０℃でベーキングを行うことにより閉塞樹脂１２を仮硬化させ、２００℃でベーキングを行うことにより閉塞樹脂１２を本硬化させる。
【００２８】
ここで、閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係について説明する。閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係を調査した。閉塞樹脂１２は、ＰＴＳ−Ｒを使用し、濃縮法によりＰＴＳ−Ｒ中の溶剤成分を揮発させて、閉塞樹脂１２の粘度を調節した。図９は、閉塞樹脂１２の粘度（ｍＰａ・ｓ）と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率（％）との関係を示すグラフである。図９の縦軸は、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率（％）を示しており、図９の横軸は、閉塞樹脂１２の粘度（ｍＰａ・ｓ）を示している。図９の◆は、各粘度における閉塞樹脂１２を、貫通孔９に埋め込んだ後に貫通孔９の断面を観察することによって得た貫通孔９における空隙の発生率をプロットしたものである。
【００２９】
閉塞樹脂１２の粘度が４０００ｍＰａ・ｓ以下になると、貫通孔９における空隙の発生
率（％）が０％又は０％付近になることが、図９に示すグラフから読み取れる。したがって、閉塞樹脂１２の粘度を４０００ｍＰａ・ｓ以下に調整することにより、貫通孔９に対する閉塞樹脂１２の埋め込み性を大幅に向上することができる。図９に示す結果から、閉塞樹脂１２の粘度は、４０００ｍＰａ・ｓ以下であることが好ましい。閉塞樹脂１２の粘度を所定値以下（例えば、４０００ｍＰａ・ｓ以下）に調整することにより、貫通孔９の中における空気相の発生を抑制しつつ、貫通孔９の中に閉塞樹脂１２を埋め込むことが可能となる。すなわち、閉塞樹脂１２の粘度を所定値以下（例えば、４０００ｍＰａ・ｓ以下）にすることにより、スキャロップ形状１０及びアンダーカット１１における閉塞樹脂１２の埋め込み率を上昇させることが可能となる。
【００３０】
また、閉塞樹脂１２は、少なくとも有機骨格を有する樹脂であることが好ましい。閉塞樹脂１２が少なくとも有機骨格を有することにより、閉塞樹脂１２を硬化させる場合において、スキャロップ形状１０及びアンダーカット１１に埋め込まれた閉塞樹脂１２の内部応力によるクラックの発生を抑制することが可能となる。また、閉塞樹脂１２が少なくとも有機骨格を有することにより、閉塞樹脂１２を硬化させる場合において、上側基板２又は接着層５と閉塞樹脂１２との界面剥離の発生を抑制することが可能となる。
【００３１】
次いで、図１０に示すように、リアクティブイオンエッチング（ＲＩＥ）法を用いて異方性エッチングすることにより、閉塞樹脂１２を貫通する貫通孔１３を、閉塞樹脂１２に形成する。図１０に示すように、貫通孔１３は、配線層４まで達している。閉塞樹脂１２は、上側基板２、酸化シリコン膜６及び接着層５を貫通する貫通孔９の中に埋め込み形成されており、貫通孔１３は、閉塞樹脂１２を貫通している。したがって、貫通孔１３は、上側基板２、酸化シリコン膜６及び接着層５を貫通している。
【００３２】
貫通孔１３を形成する際に用いられるエッチングガスは、ＣＦ4とＯ2との混合ガスである。そのためＣＦ4とＯ2との混合ガスを用いたエッチングは、閉塞樹脂１２に対するエッチング量が大きく、上側基板２に対するエッチング量が小さい。したがって、上側基板２の表面上に形成された閉塞樹脂１２及び貫通孔９の中に埋め込み形成された閉塞樹脂１２がエッチングにより除去されるが、上側基板２は除去されずに残存する。また、貫通孔１３を形成する際のエッチングは、異方性エッチングである。そのため、上側基板２の表面方向から見て上側基板２の蔭になる部分の閉塞樹脂１２、すなわち、上側基板２の下方に存在する閉塞樹脂１２は、異方性エッチングによっては除去されない。したがって、上側基板２のスキャロップ形状１０の窪んだ部分及び接着層５のアンダーカット１１の窪んだ部分に埋め込まれている閉塞樹脂１２は除去されずに残存する。すなわち、上側基板２のスキャロップ形状１０の窪んだ部分及び接着層５のアンダーカット１１の窪んだ部分には、閉塞樹脂１２が埋められた状態となっている。このように、閉塞樹脂１２に対するエッチング量が大きく、上側基板２に対するエッチング量が小さいエッチングガスを用いて異方性エッチングを行うことにより、マスクを要せずに、貫通孔１３を形成することが可能である。
【００３３】
例えば、上側基板２のスキャロップ形状１０の窪んだ部分を貫通孔９の外周とし、上側基板２のスキャロップ形状１０の突出した部分を貫通孔１３の外周とする場合、貫通孔１３の径は、貫通孔９の径よりも小さい。実施例１における一例では、例えば、貫通孔９の径を２２μｍとした場合、貫通孔１３の径は２０μｍとなった。したがって、貫通孔９の径は、貫通孔１３の径よりも大きい。ただし、貫通孔９及び１３の径の数値は、任意の値に設定することが可能であり、貫通孔９及び１３の径の数値は、実施例１における数値に限定されるものではない。
【００３４】
次に、図１１に示すように、プラズマＣＶＤ（plasma-enhanced ＣＶＤ）法により絶縁性バリア膜２０を、上側基板２の表面（上面）、貫通孔１３の側面及び底面に形成する。
絶縁性バリア膜２０は、例えば、窒化シリコン（ＳｉＮ）膜である。実施例１における一例では、例えば、シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）をソースガスとし、３００℃のプラズマＣＶＤ法により厚さ２００ｎｍ程度の窒化シリコン膜を、上側基板２の表面上及び貫通孔１３の側面に形成した。実施例１における一例では、貫通孔１３の底面には、厚さ１２０ｎｍ程度の窒化シリコン膜が形成された。このように、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面に絶縁性バリア膜２０を良好に被覆することが可能である。すなわち、実施例１に係る半導体装置３の製造方法においては、絶縁性バリア膜２０の被覆性を低下させずに、貫通孔１３の側面に絶縁性バリア膜２０を被覆することが可能である。
【００３５】
そして、図１２に示すように、リアクティブイオンエッチング（ＲＩＥ）法により、ＣＦ4とＯ2との混合ガスを用いた異方性エッチングを行うことにより、上側基板２の表面に形成された絶縁性バリア膜２０、貫通孔１３の底面に形成された絶縁性バリア膜２０を除去する。
【００３６】
次いで、図１３に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ、physical
vapor deposition）法により、バリアメタル層２１を、上側基板２の表面、貫通孔１３
の側面及び底面に形成する。バリアメタル層２１は、例えば、Ｔｉライナ等である。バリアメタル層２１の厚さは、例えば、１００ｎｍ程度である。次に、図１３に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、シード層２２をバリアメタル層２１の表面上に形成する。シード層２２は、例えば、銅である。シード層２２の厚さは、例えば、２５０ｎｍ程度である。
【００３７】
実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面に絶縁性バリア膜２０が良好に被覆されている。したがって、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面にバリアメタル層２１を良好に被覆することが可能である。この結果、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面にシード層２２を良好に被覆することが可能である。実施例１に係る半導体装置３の製造方法においては、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の被覆性を低下させずに、貫通孔１３の側面に絶縁性バリア膜２０、バリアメタル層２１及びシード層２２を被覆することが可能である。このように、実施例１に係る半導体装置３の製造方法によれば、貫通孔９に形成されたスキャロップ形状１０及びアンダーカット１１を修復することにより、絶縁性バリア膜２０、バリアメタル膜２１及びシード層２２の被覆性を向上させることができる。
【００３８】
次に、図１４に示すように、バリアメタル層２１及びシード層２２を電極として、電解メッキ法により、シード層２２の表面上にメッキ層を形成することにより、シード層２２及びメッキ層を有する導電層２３を、上側基板２の上方及び貫通孔１３の中に形成する。メッキ層及び導電層２３は、例えば、銅である。図１４に示すように、貫通孔１３の中にはボイドが生じていない。したがって、貫通孔１３の中には、導電層２３が完全又は略完全に埋め込まれている。
【００３９】
そして、図１５に示すように、化学機械研磨（chemical mechanical polishing、ＣＭ
Ｐ）等により、上側基板２及び貫通孔１３の上方の導電層２３を除去することにより、貫通孔１３の中にビア導電体２４を形成する。図１５に示すように、配線層４の上方にビア導電体２４が配置されている。すなわち、ビア導電体２４の下方に配線層４が形成されている。
【００４０】
必要に応じて、上側基板２の表面上や、ビア導電体２４の表面上に、配線を形成してもよい。例えば、上側基板２の表面上及びビア導電体２４の表面上に、銅層をスパッタリン
グ又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板２の表面上及びビア導電体２４の表面上に配線を形成してもよい。更に、半導体基板を、上側基板２の上方に積層してもよい。
【００４１】
実施例１に係る半導体装置３においては、ビア導電体２４にはシリサイドは形成されておらず、上側基板２への銅の拡散も発生していない。したがって、実施例１に係る半導体装置３の製造方法によれば、良好なデバイス特性を有する半導体装置３を製造することが可能である。
【００４２】
ビア導電体２４は、銅であるが、銅に代えて、アルミニウム（Ａｌ）又はタングステン（Ｗ）を、ビア導電体２４として用いてもよい。この場合、シード層２２及びメッキ層については、アルミニウム又はタングステンを用いればよい。
【実施例２】
【００４３】
実施例２に係る半導体装置３及びその製造方法について説明する。なお、実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。図１６から図１９は、実施例２に係る下側基板１及び上側基板２を３次元的に積層した半導体装置３の要部断面図であり、実施例２に係る半導体装置３の製造方法を概略的に示している。実施例２に係る半導体装置３の製造方法は、実施例１の図５から図８及び図１０を用いて説明した工程と同様の工程を行った後、図１６に示すように、スパッタリング等の物理的気相堆積法により、バリアメタル層３０及び３１を、上側基板２の表面、貫通孔１３の側面及び底面に形成する。バリアメタル層３０は、例えば、ＴｉＮ層であり、バリアメタル層３１は、例えば、Ｔｉ層である。バリアメタル層３０の厚さは、例えば、１００ｎｍ程度であり、バリアメタル層３１の厚さは、例えば、１００ｎｍ程度である。
【００４４】
次に、図１７に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、バリアメタル層３１の表面上にシード層３２を形成する。シード層３２は、例えば、銅である。シード層３２の厚さは、例えば、２５０ｎｍ程度である。
【００４５】
実施例２に係る半導体装置３の製造方法においては、貫通孔１３の側面にバリアメタル層３０及び３１が良好に被覆されている。したがって、実施例２に係る半導体装置３の製造方法においては、貫通孔１３の側面にシード層３２を良好に被覆することが可能である。実施例２に係る半導体装置３の製造方法においては、バリアメタル層３０、３１及びシード層３２の被覆性を低下させずに、貫通孔１３の側面にバリアメタル層３０、３１及びシード層３２を被覆することが可能である。このように、実施例１に係る半導体装置３の製造方法によれば、貫通孔９に形成されたスキャロップ形状１０及びアンダーカット１１を修復することにより、バリアメタル層３０、３１及びシード層３２の被覆性を向上させることができる。
【００４６】
そして、図１８に示すように、バリアメタル層３０、３１及びシード層３２を電極として、電解メッキ法により、シード層３２の表面上にメッキ層を形成することにより、シード層３２及びメッキ層を有する導電層３３を、上側基板２の上方及び貫通孔１３の中に形成する。メッキ層及び導電層３３は、例えば、銅である。図１８に示すように、貫通孔１３の中にはボイドが生じていない。したがって、貫通孔１３の中には、導電層３３が完全又は略完全に埋め込まれている。
【００４７】
次いで、図１９に示すように、化学機械研磨（ＣＭＰ）等により、上側基板２及び貫通孔１３の上方の導電層３３を除去することにより、貫通孔１３の中にビア導電体３４を形成する。図１９に示すように、配線層４の上方にビア導電体３４が配置されている。すなわち、ビア導電体３４の下方に配線層４が形成されている。
【００４８】
必要に応じて、上側基板２の表面上や、ビア導電体３４の表面上に、配線を形成してもよい。例えば、上側基板２の表面上及びビア導電体３４の表面上に、銅層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板２の表面上及びビア導電体３４の表面上に配線を形成してもよい。更に、半導体基板を、上側基板２の上方に積層してもよい。
【００４９】
実施例２に係る半導体装置３においては、ビア導電体３４にはシリサイドは形成されておらず、上側基板２への銅の拡散も発生していない。したがって、実施例２に係る半導体装置３の製造方法によれば、良好なデバイス特性を有する半導体装置３を製造することが可能である。
【００５０】
ビア導電体３４は、銅であるが、銅に代えて、アルミニウム（Ａｌ）又はタングステン（Ｗ）を、ビア導電体３４として用いてもよい。この場合、シード層３２及びメッキ層については、アルミニウム又はタングステンを用いればよい。
【００５１】
以上実施例に沿って、実施形態を説明したが、実施形態はこれらに制限されるものではなく、種々の変更、改良、置換、組み合わせなどを行ってもよい。例えば、実施例１及び実施例２において、下側基板１の裏面に導電体パターンを配置するようにしてもよい。
【００５２】
実施例１及び実施例２では、ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングすることにより、貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成する例を示した。実施形態では、ボッシュ法に限定されるものではなく、他のエッチング方法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングしてもよい。そして、他のエッチング方法を用いて上側基板２及び接着層５をエッチングすることにより、貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成してもよい。他のエッチング方法を用いて貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成する際に、貫通孔９の側面にスキャロップ形状１０及びアンダーカット１１が形成された場合、実施例１及び実施例２で説明した処理を行うことにより、スキャロップ形状１０及びアンダーカット１１を修復するようにしてもよい。
【００５３】
実施例１及び実施例２では、貫通孔９の側面にスキャロップ形状１０及びアンダーカット１１が形成された例を示した。これに限らず、実施形態では、貫通孔９の側面に、種々の形状の凹部、凸部又は凹凸部が形成された場合、実施例１及び実施例２で説明した処理を行うことにより、貫通孔９の側面に形成された種々の形状の凹部、凸部又は凹凸部を修復するようにしてもよい。
【００５４】
〈比較例１〉
比較例１では、実施例１の図５から図７を用いて説明した工程と同様の工程を行った後、プラズマＣＶＤ法により絶縁性バリア膜２０を、上側基板２の表面、貫通孔９の側面及び底面に形成した。次に、比較例１では、シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）をソースガスとし、３００℃のプラズマＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜を、上側基板２の表面上及び貫通孔９の側面に形成することを試みた。しかし、上側基板２の貫通孔９に形成されたスキャロップ形状１０及び接着層５の貫通孔９に形成されたアンダーカット１１には、絶縁性バリア膜２０が良好には形成されず、絶縁性バリア膜２０の被覆性は低い結果となった。
【００５５】
そして、比較例１では、リアクティブイオンエッチング（ＲＩＥ）法により、ＣＦ4と
Ｏ2との混合ガスを用いた異方性エッチングを行うことにより、上側基板２の表面に形成
された絶縁性バリア膜２０、貫通孔９の底面に形成された絶縁性バリア膜２０を除去した
。次いで、比較例１では、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、バリアメタル層２１を、上側基板２の表面、貫通孔９の側面及び底面に形成した。次に、比較例１では、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、シード層２２をバリアメタル層２１の表面上に形成した。比較例１では、バリアメタル層２１の厚さが１００ｎｍになり、シード層２２の厚さが２５０ｎｍになるように、バリアメタル層２１及びシード層２２を形成することを試みた。しかし、貫通孔９の側面にはバリアメタル層２１が良好に形成されず、また、バリアメタル層２１の表面上にはシード層２２が良好に形成されず、バリアメタル層２１及びシード層２２の被覆性は低い結果となった。
【００５６】
そして、比較例１では、バリアメタル層２１及びシード層２２を電極として、電解メッキ法により、シード層２２の表面上に銅のメッキ層を形成することにより、シード層２２及び銅のメッキ層を有する導電層２３を、上側基板２の上方及び貫通孔９の中に形成した。次いで、比較例１では、化学機械研磨（ＣＭＰ）により、上側基板２及び貫通孔９の上方の導電層２３を除去することにより、貫通孔９の中にビア導電体２４を形成した。比較例１において、ビア導電体２４の観察を行ったところ、貫通孔９の中にボイドの発生及びビア導電体２４にシリサイドの形成が確認され、半導体装置３のデバイス特性にも著しい低下が生じていた。
【００５７】
〈比較例２〉
比較例２では、実施例１の図５から図７を用いて説明した工程と同様の工程を行った後、上側基板２の上に閉塞材６０を滴下し、スキージにより貫通孔９の中に閉塞材６０を刷り込んだ。閉塞剤６０として、ＡＥ１６５０（アサヒ化学研究所製、粘度２０００ｄＰａ・ｓ）とアロニックスＭ−３５０（東亜合成株式会社製）とを９５ｗｔ％：５ｗｔ％の比率で混合したものを使用した。次に、実施例１と同様の方法により、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の形成を試みた。しかし、貫通孔９の中に閉塞材６０がほとんど埋め込まれておらず、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の被覆性が非常に悪かったため、試験を中止した。
【符号の説明】
【００５８】
１ 下側基板
２ 上側基板
３ 半導体装置
４ 配線層
５ 接着層
６ 酸化シリコン膜
７ 支持基板
８ フォトレジストパターン
９ 貫通孔
１０ スキャロップ形状
１１ アンダーカット
１２ 閉塞樹脂
１３ 貫通孔
２０ 絶縁性バリア膜
２１、３０、３１ バリアメタル層
２２、３２ シード層
２３、３３ 導電層
２４、３４ ビア導電体
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
スケーリング則に従って、トランジスタ及び配線等の微細化が進むことにより、半導体集積回路装置の集積度が向上する。面内の基本寸法は、９０ｎｍルール、６５ｎｍルールが既に確立した技術となり、３２ｎｍルールが開発され、半導体集積回路装置の集積度の向上は限界に近づいている。
【０００３】
近年、半導体チップの集積化は、面内の集積度を向上する２次元から複数枚の半導体チップを縦に積み上げる３次元に移行している。携帯電話内部の半導体チップはシステムインパッケージが主流となっている。半導体チップを積層したフラッシュメモリ等も、海外からリリースされている。３次元化技術は、さらに拡大する傾向にある。半導体デバイスの３次元化においては、半導体ウエハや半導体チップの積層プロセス、電気的接続プロセスが行われている。
【０００４】
ボッシュ法によって、基板の裏面から貫通孔を形成する技術が知られている。また、下側基板の上面にポストを形成し、上側基板と下側基板とを貼り合わせることにより、上側基板に貫通孔を形成する際に発生する基板間の接続部分におけるアンダーカットを抑制する技術が知られている。これにより、基板間の接続部分におけるアンダーカットの発生によるバリア絶縁膜、バリアメタル層、シード層の被覆性の低下の防止を図っている。また、プリント基板の貫通孔に充填した樹脂に生じる空隙部に対し、閉塞材を刷り込み充填する技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５８５１号公報
【特許文献２】特開２０１０−２２６０６０号公報
【特許文献３】特開２００４−３４９６５３号公報
【特許文献４】特開２００６−１２８８９号公報
【特許文献５】特許第４０９０４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
基板に貫通孔を形成する際、貫通孔の側面がスキャロップ形状になったり、貫通孔の側面にアンダーカットが形成されたりすると、基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下する。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中にビアを形成する際のメッキ成長が妨げられたり、基板内への金属拡散によって基板の絶縁性が低下したりする可能性がある。基板の貫通孔に対するバリア絶縁膜、バリアメタル層及びシード層の被覆性が低下することにより、基板の貫通孔の中のビアに対するＳｉ拡散による抵抗が上昇する可能性がある。本件は、貫通孔の側面のスキャロップ形状及びアンダーカットを同時に修復する技術を提供する。
【課題を解決するための手段】
【０００７】
本件の一観点による半導体装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と
、を備え、前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、前記貫通孔の側面には、凹部が形成されており、前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、前記貫通孔の中には、導電体が形成されている。
【発明の効果】
【０００８】
本件によれば、貫通孔の側面のスキャロップ形状及びアンダーカットを修復することができる。
【図面の簡単な説明】
【０００９】
【図１】予備実験における下側基板４１及び上側基板４２の断面図である。
【図２】図１の部分拡大図である。
【図３】下側基板４１及び上側基板４２の断面観察写真のスケッチである。
【図４】下側基板４１及び上側基板４２の断面図である。
【図５】実施例１に係る半導体装置３の要部断面図である。
【図６】実施例１に係る半導体装置３の要部断面図である。
【図７】実施例１に係る半導体装置３の要部断面図である。
【図８】実施例１に係る半導体装置３の要部断面図である。
【図９】閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係を示すグラフである。
【図１０】実施例１に係る半導体装置３の要部断面図である。
【図１１】実施例１に係る半導体装置３の要部断面図である。
【図１２】実施例１に係る半導体装置３の要部断面図である。
【図１３】実施例１に係る半導体装置３の要部断面図である。
【図１４】実施例１に係る半導体装置３の要部断面図である。
【図１５】実施例１に係る半導体装置３の要部断面図である。
【図１６】実施例２に係る半導体装置３の要部断面図である。
【図１７】実施例２に係る半導体装置３の要部断面図である。
【図１８】実施例２に係る半導体装置３の要部断面図である。
【図１９】実施例２に係る半導体装置３の要部断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、発明を実施するための形態（以下、実施形態という）に係る半導体装置及び半導体装置の製造方法について説明する。
【００１１】
複数のシリコン基板を接着樹脂で貼り合わせて、３次元集積化した半導体装置を作製するため、シリコン基板の貼り合わせの予備実験を行なった。まず、図１に示すように、下側基板４１と、薄化した上側基板４２とを接着樹脂層４３によって貼り合わせた後、上側基板４２に貫通孔５０を形成した。図１は、予備実験を行った場合の下側基板４１及び上側基板４２の断面図である。下側基板４１及び上側基板４２は、シリコン（Ｓｉ）基板である。下側基板４１の表面には、酸化シリコン膜４４が形成されている。接着樹脂層４３の材料として、ＢＣＢ（benzo-cyclo-butene、ダウケミカル社製のサイクロテン（登録商標））樹脂を用いた。貫通孔５０は、レジストマスクを用いてボッシュ法により上側基板４２をエッチングすることにより形成した。上側基板４２は、ＳＦ6とＣ4Ｆ8との混合ガ
スでエッチングし、接着樹脂層４３は、ＣＦ4とＯ2との混合ガスでエッチングした。
【００１２】
図１に示すように、上側基板４２に対しては、波状の凹形状であるスキャロップ形状５１を有する貫通孔５０が形成されている。接着樹脂層４３は、上側基板４２とはエッチング特性が異なる。そのため、エッチングが上側基板４２から接着樹脂層４３に進む際にサイドエッチングが生じて、上側基板４２の底面に入り込むアンダーカット５２が発生した
。したがって、図１に示すように、上側基板４２における貫通孔５０の側面にはスキャロップ形状５１が形成され、接着樹脂層４３における貫通孔５０の側面にはアンダーカット５２が形成された。アンダーカット５２は、幅５μｍ程度であった。図２は、図１の部分拡大図であり、スキャロップ形状５１及びアンダーカット５２が形成された部分の断面観察写真のスケッチである。
【００１３】
上側基板４２及び接着樹脂層４３に貫通孔５０を形成した後、貫通孔５０の中にバリア絶縁膜（ＳｉＮ膜）４５を化学気相堆積（ＣＶＤ、Chemical Vapor Deposition）法で堆
積した。そして、バリア絶縁膜４５の上に、バリアメタル層（Ｔｉ層）４６、Ｃｕシード層をスパッタリングで形成した。更に、Ｃｕシード層の上に、電解メッキによって銅（Ｃｕ）をメッキすることによって、貫通孔５０の中にビア導電体４７を埋め込んだ。図３は、貫通孔５０の中に、バリア絶縁膜４５、バリアメタル層４６及びビア導電体４７を形成した場合の下側基板４１及び上側基板４２の断面観察写真のスケッチである。
【００１４】
スキャロップ形状５１及びアンダーカット５２が生じると、貫通孔５０の中にバリア絶縁膜４５を化学気相堆積法で堆積した場合、バリア絶縁膜４５が堆積される位置によっては、バリア絶縁膜４５の被覆率（カバレッジ）が低下する。また、バリアメタル層４６及びＣｕシード層の被覆率も低下する。バリア絶縁膜４５、バリアメタル層４６又はＣｕシード層が存在しない部分、或いは、薄い部分では、銅がメッキされない可能性がある。また、貫通孔５０の中にボイド４８が発生する可能性がある。更に、メッキされた銅が、バリア絶縁膜４５及びバリアメタル層４６を通過し、銅と上側基板４２のシリコンとが反応することによりシリサイド４９が形成される。シリサイド４９が形成されると、貫通孔５０の中に形成されたビア導電体４７の抵抗を高くする可能性がある。また、銅が上側基板４２の中に拡散すると、半導体装置のデバイス特性が劣化する可能性がある。
【００１５】
図３に示すように、バリア絶縁膜４５は所々薄く形成され、バリアメタル層４６は全く形成されていない部分もあった。また、図３に示すように、ボイド４８及びシリサイド４９の形成も確認された。貫通孔５０に形成されたスキャロップ形状５１及びアンダーカット５２を修復し、バリア絶縁膜４５、バリアメタル層４６及びＣｕシード層の被覆性を向上させることにより、良好なデバイス特性を有する半導体装置を製造することが可能になる。
【００１６】
図４は、上側基板４２及び接着樹脂層４３に貫通孔５０を形成した後に、上側基板４２の上に閉塞材６０を滴下し、スキージにより貫通孔５０の中に閉塞材６０を刷り込んだ場合の下側基板４１及び上側基板４２の断面図である。閉塞剤６０として、ＡＥ１６５０（アサヒ化学研究所製、粘度２０００ｄＰａ・ｓ）とアロニックスＭ−３５０（東亜合成株式会社製）とを９５ｗｔ％：５ｗｔ％の比率で混合したものを使用した。貫通孔５０は閉空間となっており、貫通孔５０の中に閉塞材６０を刷り込む際に、貫通孔５０の中の空気の逃げ場がなくなり、貫通孔５０に対する閉塞剤６０の正常な埋め込みが困難であった。
【００１７】
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について、実施例を挙げて説明する。以下の実施例の構成は例示であり、本実施形態は実施例の構成に限定されない。
【実施例１】
【００１８】
実施例１に係る半導体装置及びその製造方法について説明する。図５から図８及び図１０から図１５は、実施例１に係る下側基板１及び上側基板２を３次元的に積層した半導体装置３の要部断面図であり、実施例１に係る半導体装置３の製造方法を概略的に示している。
【００１９】
まず、図５の（Ａ）に示すように、表面に半導体集積回路（図示せず）が形成された下側基板１の表面上に配線層４を形成する。下側基板１は、例えば、シリコン（Ｓｉ）基板である。例えば、下側基板１の表面上に、銅（Ｃｕ）層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、下側基板１の表面上に配線層４を形成する。なお、既に配線層４が下側基板１の表面上に形成されている場合、既に形成されている配線層４を利用してもよい。
【００２０】
次に、図５の（Ｂ）に示すように、下側基板１の表面上に接着層５を形成する。例えば、下側基板１の表面上に、有機接着剤膜又は無機接着剤膜をスピンコート法により塗布する。続いて、ベーキングを行い、有機接着剤膜又は無機接着剤膜の溶剤を蒸発させ、有機接着剤膜又は無機接着剤膜を仮硬化させることにより、下側基板１の表面上に接着層５を形成する。接着層５の高さは、任意の値に設定することが可能であるが、配線層４の高さよりも低くならないようにする。例えば、接着層５の高さを約４μｍとしてもよい。有機接着剤膜の材料として、ＢＣＢ（benzo-cyclo-butene、ダウケミカル社製のサイクロテン（登録商標））樹脂を用いてもよい。有機接着剤膜の材料として、ＢＣＢ樹脂を用いる場合、１５０℃でベーキングが行われる。
【００２１】
そして、図６の（Ａ）に示すように、表面に半導体集積回路（図示せず）が形成された上側基板２を、下側基板１の上方に位置決めする。上側基板２は、例えば、シリコン（Ｓｉ）基板である。上側基板２の裏面を研削及び研磨することにより、上側基板２の厚さを調整している。上側基板２の調整後の厚さは、約４０μｍである。上側基板２の裏面には、酸化シリコン膜６が形成されている。例えば、化学気相堆積（ＣＶＤ）法により、酸化シリコン膜６を形成してもよい。酸化シリコン膜６は、配線層４から上側基板２に銅等の金属が拡散することを抑止するための保護膜として機能する。ただし、上側基板２の裏面に、酸化シリコン膜６を形成しなくてもよい。
【００２２】
下側基板１及び上側基板２の位置合わせは、下側基板１及び上側基板２に予め形成したアライメントマークを用いて行う。上側基板２の表面側にガラス基板等の支持基板７が仮接着されており、支持基板７により上側基板２を支持した状態で、下側基板１及び上側基板２の位置合わせが行われている。また、下側基板１の表面と上側基板２の裏面とが向かい合うように、下側基板１及び上側基板２の位置合わせが行われている。上側基板２と支持基板７との仮接着には、熱発泡性の接着剤を用いてもよい。上側基板２と支持基板７との仮接着に用いる接着剤は、後に簡便に剥離することが可能であれば特に限定されず、一般的な熱発泡性接着剤や紫外線発泡性接着剤を用いてもよい。
【００２３】
次いで、図６の（Ｂ）に示すように、下側基板１及び上側基板２の位置合わせを行った後、下側基板１と上側基板２とを接触させ、加熱加圧下において、下側基板１と上側基板２とを接着させる。すなわち、下側基板１と上側基板２との間に接着層５を配置し、接着層５を介して下側基板１の表面と上側基板２の裏面とを接着させる。例えば、積層配置した下側基板１及び上側基板２を、真空雰囲気下において、２５０℃で６０分、下側基板１及び上側基板２の両方又は一方を加圧することにより、下側基板１と上側基板２との接着を行う。その後、支持基板７を上側基板２から剥離する。上述したように、接着層５の高さは、任意の値に設定することが可能であり、接着層５の高さを所望の値に設定することにより、下側基板１と上側基板２との基板間距離を所望の値に設定することが可能である。例えば、接着層５の高さを、上側基板２の厚さの１０分の１とすることにより、下側基板１と上側基板２との基板間距離を上側基板２の厚さの１０分の１とすることが可能である。
【００２４】
次に、図７に示すように、上側基板２の表面上に、貫通孔位置の上方に開口を有するフォトレジストパターン８を形成する。例えば、上側基板２の表面上にフォトレジスト膜を
塗布した後、露光装置を用いてフォトレジスト膜を露光することにより、フォトレジストパターン８を形成する。上側基板２は、アライメントマークを用いて下側基板１に位置合わせして接着してあるので、上側基板２のアライメントマークを基準にして、貫通孔位置の上方に開口を有するフォトレジストパターン８を形成することが可能である。
【００２５】
そして、図７に示すように、フォトレジストパターン８をマスクとして、ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングすることにより、上側基板２、酸化シリコン膜６及び接着層５を貫通する貫通孔９を、上側基板２、酸化シリコン膜６及び接着層５に形成する。すなわち、上側基板２の表面から配線層４まで達する貫通孔９を、上側基板２、酸化シリコン膜６及び接着層５に形成する。上側基板２及び酸化シリコン膜６は、ＳＦ6とＣ4Ｆ8との混合ガスでエッチングを行い、接着層５は、ＣＦ4とＯ2との混合ガスでエッチングを行う。その後、アッシング（灰化処理）により、フォトレ
ジストパターン８を除去する。
【００２６】
ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングしているので、図７に示すように、上側基板２及び酸化シリコン膜６に対しては、波状の凹形状であるスキャロップ形状１０を有する貫通孔９が形成される。接着層５は、上側基板２及び酸化シリコン膜６とはエッチング特性が異なる。そのため、エッチングが上側基板２及び酸化シリコン膜６から接着層５に進む際にサイドエッチングが生じて、上側基板２の下方に入り込むアンダーカット１１が発生する。したがって、図７に示すように、上側基板２及び酸化シリコン膜６における貫通孔９の側面にはスキャロップ形状１０が形成され、接着層５における貫通孔９の側面にはアンダーカット１１が形成される。すなわち、上側基板２、酸化シリコン膜６及び接着層５の貫通孔９の側面には、凹部が形成されている。スキャロップ形状１０及びアンダーカット１１は、凹部の一例である。
【００２７】
そして、図８に示すように、貫通孔９の中に閉塞樹脂１２が埋め込まれるように、上側基板２の表面上に閉塞樹脂１２をスピンコート法により塗布する。すなわち、貫通孔９を閉塞樹脂１２で埋める。続いて、ベーキングを行い、閉塞樹脂１２の溶剤を蒸発させ、閉塞樹脂１２を仮硬化させる。その後、低酸素オーブンにおいて１時間のベーキングを行い、閉塞樹脂１２を本硬化させる。閉塞樹脂１２を完全又は略完全に硬化させる前の半硬化状態を、本明細書では、仮硬化と表記する。また、閉塞樹脂１２を完全又は略完全に硬化させることを、本明細書では、本硬化と表記する。閉塞樹脂１２として、有機骨格を有する無機有機のハイブリッド樹脂を用いてもよい。無機有機のハイブリッド樹脂は、例えば、ＰＴＳ−Ｒ（ハネウェル社製、粘度９ｍＰａ・ｓ）がある。閉塞樹脂１２としてＰＴＳ−Ｒを用いる場合、１１０℃でベーキングを行うことにより閉塞樹脂１２を仮硬化させ、２００℃でベーキングを行うことにより閉塞樹脂１２を本硬化させる。
【００２８】
ここで、閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係について説明する。閉塞樹脂１２の粘度と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率との関係を調査した。閉塞樹脂１２は、ＰＴＳ−Ｒを使用し、濃縮法によりＰＴＳ−Ｒ中の溶剤成分を揮発させて、閉塞樹脂１２の粘度を調節した。図９は、閉塞樹脂１２の粘度（ｍＰａ・ｓ）と、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率（％）との関係を示すグラフである。図９の縦軸は、貫通孔９に閉塞樹脂１２を埋め込んだ場合の貫通孔９における空隙の発生率（％）を示しており、図９の横軸は、閉塞樹脂１２の粘度（ｍＰａ・ｓ）を示している。図９の◆は、各粘度における閉塞樹脂１２を、貫通孔９に埋め込んだ後に貫通孔９の断面を観察することによって得た貫通孔９における空隙の発生率をプロットしたものである。
【００２９】
閉塞樹脂１２の粘度が４０００ｍＰａ・ｓ以下になると、貫通孔９における空隙の発生
率（％）が０％又は０％付近になることが、図９に示すグラフから読み取れる。したがって、閉塞樹脂１２の粘度を４０００ｍＰａ・ｓ以下に調整することにより、貫通孔９に対する閉塞樹脂１２の埋め込み性を大幅に向上することができる。図９に示す結果から、閉塞樹脂１２の粘度は、４０００ｍＰａ・ｓ以下であることが好ましい。閉塞樹脂１２の粘度を所定値以下（例えば、４０００ｍＰａ・ｓ以下）に調整することにより、貫通孔９の中における空気相の発生を抑制しつつ、貫通孔９の中に閉塞樹脂１２を埋め込むことが可能となる。すなわち、閉塞樹脂１２の粘度を所定値以下（例えば、４０００ｍＰａ・ｓ以下）にすることにより、スキャロップ形状１０及びアンダーカット１１における閉塞樹脂１２の埋め込み率を上昇させることが可能となる。
【００３０】
また、閉塞樹脂１２は、少なくとも有機骨格を有する樹脂であることが好ましい。閉塞樹脂１２が少なくとも有機骨格を有することにより、閉塞樹脂１２を硬化させる場合において、スキャロップ形状１０及びアンダーカット１１に埋め込まれた閉塞樹脂１２の内部応力によるクラックの発生を抑制することが可能となる。また、閉塞樹脂１２が少なくとも有機骨格を有することにより、閉塞樹脂１２を硬化させる場合において、上側基板２又は接着層５と閉塞樹脂１２との界面剥離の発生を抑制することが可能となる。
【００３１】
次いで、図１０に示すように、リアクティブイオンエッチング（ＲＩＥ）法を用いて異方性エッチングすることにより、閉塞樹脂１２を貫通する貫通孔１３を、閉塞樹脂１２に形成する。図１０に示すように、貫通孔１３は、配線層４まで達している。閉塞樹脂１２は、上側基板２、酸化シリコン膜６及び接着層５を貫通する貫通孔９の中に埋め込み形成されており、貫通孔１３は、閉塞樹脂１２を貫通している。したがって、貫通孔１３は、上側基板２、酸化シリコン膜６及び接着層５を貫通している。
【００３２】
貫通孔１３を形成する際に用いられるエッチングガスは、ＣＦ4とＯ2との混合ガスである。そのためＣＦ4とＯ2との混合ガスを用いたエッチングは、閉塞樹脂１２に対するエッチング量が大きく、上側基板２に対するエッチング量が小さい。したがって、上側基板２の表面上に形成された閉塞樹脂１２及び貫通孔９の中に埋め込み形成された閉塞樹脂１２がエッチングにより除去されるが、上側基板２は除去されずに残存する。また、貫通孔１３を形成する際のエッチングは、異方性エッチングである。そのため、上側基板２の表面方向から見て上側基板２の蔭になる部分の閉塞樹脂１２、すなわち、上側基板２の下方に存在する閉塞樹脂１２は、異方性エッチングによっては除去されない。したがって、上側基板２のスキャロップ形状１０の窪んだ部分及び接着層５のアンダーカット１１の窪んだ部分に埋め込まれている閉塞樹脂１２は除去されずに残存する。すなわち、上側基板２のスキャロップ形状１０の窪んだ部分及び接着層５のアンダーカット１１の窪んだ部分には、閉塞樹脂１２が埋められた状態となっている。このように、閉塞樹脂１２に対するエッチング量が大きく、上側基板２に対するエッチング量が小さいエッチングガスを用いて異方性エッチングを行うことにより、マスクを要せずに、貫通孔１３を形成することが可能である。
【００３３】
例えば、上側基板２のスキャロップ形状１０の窪んだ部分を貫通孔９の外周とし、上側基板２のスキャロップ形状１０の突出した部分を貫通孔１３の外周とする場合、貫通孔１３の径は、貫通孔９の径よりも小さい。実施例１における一例では、例えば、貫通孔９の径を２２μｍとした場合、貫通孔１３の径は２０μｍとなった。したがって、貫通孔９の径は、貫通孔１３の径よりも大きい。ただし、貫通孔９及び１３の径の数値は、任意の値に設定することが可能であり、貫通孔９及び１３の径の数値は、実施例１における数値に限定されるものではない。
【００３４】
次に、図１１に示すように、プラズマＣＶＤ（plasma-enhanced ＣＶＤ）法により絶縁性バリア膜２０を、上側基板２の表面（上面）、貫通孔１３の側面及び底面に形成する。
絶縁性バリア膜２０は、例えば、窒化シリコン（ＳｉＮ）膜である。実施例１における一例では、例えば、シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）をソースガスとし、３００℃のプラズマＣＶＤ法により厚さ２００ｎｍ程度の窒化シリコン膜を、上側基板２の表面上及び貫通孔１３の側面に形成した。実施例１における一例では、貫通孔１３の底面には、厚さ１２０ｎｍ程度の窒化シリコン膜が形成された。このように、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面に絶縁性バリア膜２０を良好に被覆することが可能である。すなわち、実施例１に係る半導体装置３の製造方法においては、絶縁性バリア膜２０の被覆性を低下させずに、貫通孔１３の側面に絶縁性バリア膜２０を被覆することが可能である。
【００３５】
そして、図１２に示すように、リアクティブイオンエッチング（ＲＩＥ）法により、ＣＦ4とＯ2との混合ガスを用いた異方性エッチングを行うことにより、上側基板２の表面に形成された絶縁性バリア膜２０、貫通孔１３の底面に形成された絶縁性バリア膜２０を除去する。
【００３６】
次いで、図１３に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ、physical
vapor deposition）法により、バリアメタル層２１を、上側基板２の表面、貫通孔１３
の側面及び底面に形成する。バリアメタル層２１は、例えば、Ｔｉライナ等である。バリアメタル層２１の厚さは、例えば、１００ｎｍ程度である。次に、図１３に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、シード層２２をバリアメタル層２１の表面上に形成する。シード層２２は、例えば、銅である。シード層２２の厚さは、例えば、２５０ｎｍ程度である。
【００３７】
実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面に絶縁性バリア膜２０が良好に被覆されている。したがって、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面にバリアメタル層２１を良好に被覆することが可能である。この結果、実施例１に係る半導体装置３の製造方法においては、貫通孔１３の側面にシード層２２を良好に被覆することが可能である。実施例１に係る半導体装置３の製造方法においては、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の被覆性を低下させずに、貫通孔１３の側面に絶縁性バリア膜２０、バリアメタル層２１及びシード層２２を被覆することが可能である。このように、実施例１に係る半導体装置３の製造方法によれば、貫通孔９に形成されたスキャロップ形状１０及びアンダーカット１１を修復することにより、絶縁性バリア膜２０、バリアメタル膜２１及びシード層２２の被覆性を向上させることができる。
【００３８】
次に、図１４に示すように、バリアメタル層２１及びシード層２２を電極として、電解メッキ法により、シード層２２の表面上にメッキ層を形成することにより、シード層２２及びメッキ層を有する導電層２３を、上側基板２の上方及び貫通孔１３の中に形成する。メッキ層及び導電層２３は、例えば、銅である。図１４に示すように、貫通孔１３の中にはボイドが生じていない。したがって、貫通孔１３の中には、導電層２３が完全又は略完全に埋め込まれている。
【００３９】
そして、図１５に示すように、化学機械研磨（chemical mechanical polishing、ＣＭ
Ｐ）等により、上側基板２及び貫通孔１３の上方の導電層２３を除去することにより、貫通孔１３の中にビア導電体２４を形成する。図１５に示すように、配線層４の上方にビア導電体２４が配置されている。すなわち、ビア導電体２４の下方に配線層４が形成されている。
【００４０】
必要に応じて、上側基板２の表面上や、ビア導電体２４の表面上に、配線を形成してもよい。例えば、上側基板２の表面上及びビア導電体２４の表面上に、銅層をスパッタリン
グ又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板２の表面上及びビア導電体２４の表面上に配線を形成してもよい。更に、半導体基板を、上側基板２の上方に積層してもよい。
【００４１】
実施例１に係る半導体装置３においては、ビア導電体２４にはシリサイドは形成されておらず、上側基板２への銅の拡散も発生していない。したがって、実施例１に係る半導体装置３の製造方法によれば、良好なデバイス特性を有する半導体装置３を製造することが可能である。
【００４２】
ビア導電体２４は、銅であるが、銅に代えて、アルミニウム（Ａｌ）又はタングステン（Ｗ）を、ビア導電体２４として用いてもよい。この場合、シード層２２及びメッキ層については、アルミニウム又はタングステンを用いればよい。
【実施例２】
【００４３】
実施例２に係る半導体装置３及びその製造方法について説明する。なお、実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。図１６から図１９は、実施例２に係る下側基板１及び上側基板２を３次元的に積層した半導体装置３の要部断面図であり、実施例２に係る半導体装置３の製造方法を概略的に示している。実施例２に係る半導体装置３の製造方法は、実施例１の図５から図８及び図１０を用いて説明した工程と同様の工程を行った後、図１６に示すように、スパッタリング等の物理的気相堆積法により、バリアメタル層３０及び３１を、上側基板２の表面、貫通孔１３の側面及び底面に形成する。バリアメタル層３０は、例えば、ＴｉＮ層であり、バリアメタル層３１は、例えば、Ｔｉ層である。バリアメタル層３０の厚さは、例えば、１００ｎｍ程度であり、バリアメタル層３１の厚さは、例えば、１００ｎｍ程度である。
【００４４】
次に、図１７に示すように、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、バリアメタル層３１の表面上にシード層３２を形成する。シード層３２は、例えば、銅である。シード層３２の厚さは、例えば、２５０ｎｍ程度である。
【００４５】
実施例２に係る半導体装置３の製造方法においては、貫通孔１３の側面にバリアメタル層３０及び３１が良好に被覆されている。したがって、実施例２に係る半導体装置３の製造方法においては、貫通孔１３の側面にシード層３２を良好に被覆することが可能である。実施例２に係る半導体装置３の製造方法においては、バリアメタル層３０、３１及びシード層３２の被覆性を低下させずに、貫通孔１３の側面にバリアメタル層３０、３１及びシード層３２を被覆することが可能である。このように、実施例１に係る半導体装置３の製造方法によれば、貫通孔９に形成されたスキャロップ形状１０及びアンダーカット１１を修復することにより、バリアメタル層３０、３１及びシード層３２の被覆性を向上させることができる。
【００４６】
そして、図１８に示すように、バリアメタル層３０、３１及びシード層３２を電極として、電解メッキ法により、シード層３２の表面上にメッキ層を形成することにより、シード層３２及びメッキ層を有する導電層３３を、上側基板２の上方及び貫通孔１３の中に形成する。メッキ層及び導電層３３は、例えば、銅である。図１８に示すように、貫通孔１３の中にはボイドが生じていない。したがって、貫通孔１３の中には、導電層３３が完全又は略完全に埋め込まれている。
【００４７】
次いで、図１９に示すように、化学機械研磨（ＣＭＰ）等により、上側基板２及び貫通孔１３の上方の導電層３３を除去することにより、貫通孔１３の中にビア導電体３４を形成する。図１９に示すように、配線層４の上方にビア導電体３４が配置されている。すなわち、ビア導電体３４の下方に配線層４が形成されている。
【００４８】
必要に応じて、上側基板２の表面上や、ビア導電体３４の表面上に、配線を形成してもよい。例えば、上側基板２の表面上及びビア導電体３４の表面上に、銅層をスパッタリング又はメッキ等により形成し、レジストパターンをマスクとして銅層をエッチングすることにより、上側基板２の表面上及びビア導電体３４の表面上に配線を形成してもよい。更に、半導体基板を、上側基板２の上方に積層してもよい。
【００４９】
実施例２に係る半導体装置３においては、ビア導電体３４にはシリサイドは形成されておらず、上側基板２への銅の拡散も発生していない。したがって、実施例２に係る半導体装置３の製造方法によれば、良好なデバイス特性を有する半導体装置３を製造することが可能である。
【００５０】
ビア導電体３４は、銅であるが、銅に代えて、アルミニウム（Ａｌ）又はタングステン（Ｗ）を、ビア導電体３４として用いてもよい。この場合、シード層３２及びメッキ層については、アルミニウム又はタングステンを用いればよい。
【００５１】
以上実施例に沿って、実施形態を説明したが、実施形態はこれらに制限されるものではなく、種々の変更、改良、置換、組み合わせなどを行ってもよい。例えば、実施例１及び実施例２において、下側基板１の裏面に導電体パターンを配置するようにしてもよい。
【００５２】
実施例１及び実施例２では、ボッシュ法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングすることにより、貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成する例を示した。実施形態では、ボッシュ法に限定されるものではなく、他のエッチング方法を用いて上側基板２、酸化シリコン膜６及び接着層５をエッチングしてもよい。そして、他のエッチング方法を用いて上側基板２及び接着層５をエッチングすることにより、貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成してもよい。他のエッチング方法を用いて貫通孔９を上側基板２、酸化シリコン膜６及び接着層５に形成する際に、貫通孔９の側面にスキャロップ形状１０及びアンダーカット１１が形成された場合、実施例１及び実施例２で説明した処理を行うことにより、スキャロップ形状１０及びアンダーカット１１を修復するようにしてもよい。
【００５３】
実施例１及び実施例２では、貫通孔９の側面にスキャロップ形状１０及びアンダーカット１１が形成された例を示した。これに限らず、実施形態では、貫通孔９の側面に、種々の形状の凹部、凸部又は凹凸部が形成された場合、実施例１及び実施例２で説明した処理を行うことにより、貫通孔９の側面に形成された種々の形状の凹部、凸部又は凹凸部を修復するようにしてもよい。
【００５４】
〈比較例１〉
比較例１では、実施例１の図５から図７を用いて説明した工程と同様の工程を行った後、プラズマＣＶＤ法により絶縁性バリア膜２０を、上側基板２の表面、貫通孔９の側面及び底面に形成した。次に、比較例１では、シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）をソースガスとし、３００℃のプラズマＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜を、上側基板２の表面上及び貫通孔９の側面に形成することを試みた。しかし、上側基板２の貫通孔９に形成されたスキャロップ形状１０及び接着層５の貫通孔９に形成されたアンダーカット１１には、絶縁性バリア膜２０が良好には形成されず、絶縁性バリア膜２０の被覆性は低い結果となった。
【００５５】
そして、比較例１では、リアクティブイオンエッチング（ＲＩＥ）法により、ＣＦ4と
Ｏ2との混合ガスを用いた異方性エッチングを行うことにより、上側基板２の表面に形成
された絶縁性バリア膜２０、貫通孔９の底面に形成された絶縁性バリア膜２０を除去した
。次いで、比較例１では、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、バリアメタル層２１を、上側基板２の表面、貫通孔９の側面及び底面に形成した。次に、比較例１では、スパッタリング等の物理的気相堆積（ＰＶＤ）法により、シード層２２をバリアメタル層２１の表面上に形成した。比較例１では、バリアメタル層２１の厚さが１００ｎｍになり、シード層２２の厚さが２５０ｎｍになるように、バリアメタル層２１及びシード層２２を形成することを試みた。しかし、貫通孔９の側面にはバリアメタル層２１が良好に形成されず、また、バリアメタル層２１の表面上にはシード層２２が良好に形成されず、バリアメタル層２１及びシード層２２の被覆性は低い結果となった。
【００５６】
そして、比較例１では、バリアメタル層２１及びシード層２２を電極として、電解メッキ法により、シード層２２の表面上に銅のメッキ層を形成することにより、シード層２２及び銅のメッキ層を有する導電層２３を、上側基板２の上方及び貫通孔９の中に形成した。次いで、比較例１では、化学機械研磨（ＣＭＰ）により、上側基板２及び貫通孔９の上方の導電層２３を除去することにより、貫通孔９の中にビア導電体２４を形成した。比較例１において、ビア導電体２４の観察を行ったところ、貫通孔９の中にボイドの発生及びビア導電体２４にシリサイドの形成が確認され、半導体装置３のデバイス特性にも著しい低下が生じていた。
【００５７】
〈比較例２〉
比較例２では、実施例１の図５から図７を用いて説明した工程と同様の工程を行った後、上側基板２の上に閉塞材６０を滴下し、スキージにより貫通孔９の中に閉塞材６０を刷り込んだ。閉塞剤６０として、ＡＥ１６５０（アサヒ化学研究所製、粘度２０００ｄＰａ・ｓ）とアロニックスＭ−３５０（東亜合成株式会社製）とを９５ｗｔ％：５ｗｔ％の比率で混合したものを使用した。次に、実施例１と同様の方法により、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の形成を試みた。しかし、貫通孔９の中に閉塞材６０がほとんど埋め込まれておらず、絶縁性バリア膜２０、バリアメタル層２１及びシード層２２の被覆性が非常に悪かったため、試験を中止した。
【符号の説明】
【００５８】
１ 下側基板
２ 上側基板
３ 半導体装置
４ 配線層
５ 接着層
６ 酸化シリコン膜
７ 支持基板
８ フォトレジストパターン
９ 貫通孔
１０ スキャロップ形状
１１ アンダーカット
１２ 閉塞樹脂
１３ 貫通孔
２０ 絶縁性バリア膜
２１、３０、３１ バリアメタル層
２２、３２ シード層
２３、３３ 導電層
２４、３４ ビア導電体
【特許請求の範囲】
【請求項１】
第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と、を備え、
前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、
前記貫通孔の側面には、凹部が形成されており、
前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、
前記貫通孔の中には、導電体が形成されていることを特徴とする半導体装置。
【請求項２】
前記貫通孔の中には、前記導電体の側面を覆うように絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記樹脂の粘度は、４０００ｍＰａ・ｓ以下であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１の基板と第２の基板との間に、前記第１の基板と前記第２の基板とを接着するための接着層を配置し、前記第１の基板と前記第２の基板とを接着する工程と、
前記第２の基板及び前記接着層を貫通する第１の貫通孔を形成する工程と、
前記第１の貫通孔に樹脂を埋め込む工程と、
前記第１の貫通孔に埋め込まれた前記樹脂を貫通する第２の貫通孔を形成する工程と、
前記第２の貫通孔の中に、導電体を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記導電体を形成する工程の前に、前記第２の貫通孔の側面を覆う絶縁膜を形成する工程を備える請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１の貫通孔の径は、前記第２の貫通孔の径よりも大きいことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記第１の貫通孔の側面には、凹部が形成されており、
前記凹部には、前記樹脂が埋め込まれていることを特徴とする請求項４から６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記樹脂は、少なくとも有機骨格を有することを特徴とする請求項４から７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記樹脂の粘度は、４０００ｍＰａ・ｓ以下であることを特徴とする請求項４から８の何れか一項に記載の半導体装置の製造方法。
【請求項１】
第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板とを接着する接着層と、を備え、
前記第２の基板及び前記接着層には、前記第２の基板及び前記接着層を貫通する貫通孔が形成されており、
前記貫通孔の側面には、凹部が形成されており、
前記凹部には、少なくとも有機骨格を有する樹脂が埋め込まれており、
前記貫通孔の中には、導電体が形成されていることを特徴とする半導体装置。
【請求項２】
前記貫通孔の中には、前記導電体の側面を覆うように絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記樹脂の粘度は、４０００ｍＰａ・ｓ以下であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１の基板と第２の基板との間に、前記第１の基板と前記第２の基板とを接着するための接着層を配置し、前記第１の基板と前記第２の基板とを接着する工程と、
前記第２の基板及び前記接着層を貫通する第１の貫通孔を形成する工程と、
前記第１の貫通孔に樹脂を埋め込む工程と、
前記第１の貫通孔に埋め込まれた前記樹脂を貫通する第２の貫通孔を形成する工程と、
前記第２の貫通孔の中に、導電体を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記導電体を形成する工程の前に、前記第２の貫通孔の側面を覆う絶縁膜を形成する工程を備える請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１の貫通孔の径は、前記第２の貫通孔の径よりも大きいことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記第１の貫通孔の側面には、凹部が形成されており、
前記凹部には、前記樹脂が埋め込まれていることを特徴とする請求項４から６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記樹脂は、少なくとも有機骨格を有することを特徴とする請求項４から７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記樹脂の粘度は、４０００ｍＰａ・ｓ以下であることを特徴とする請求項４から８の何れか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１９０８２６（Ｐ２０１２−１９０８２６Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５０４１９（Ｐ２０１１−５０４１９）
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]