【課題】小型化を実現し得る半導体装置を提供することにある。
【解決手段】半導体基板に形成され、素子分離領域により画定された第１の素子領域１２ｂと、第１の素子領域上に形成された第１のゲート電極２１ｂと、第１のゲート電極の第１の側における第１の素子領域に形成された第１のソース領域３２Ｓと、第１のゲート電極の第２の側における第１の素子領域に形成された第１のドレイン領域３２Ｄとを有する第１のトランジスタ３６と、第１のゲート電極の第１の側における素子分離領域上に、第１のゲート電極と並行するように形成された第１のパターン３８ａと、第１のソース領域に接続された第１の導体プラグ４４ｃとを有し、第１の導体プラグは、接地線及び電源線のうちの一方に電気的に接続されており、第１のパターンは、接地線及び電源線のうちの他方に電気的に接続されている。 （もっと読む）

【課題】キャパシタ構造の信号線およびＧＮＤ電極を抵抗成分やインダクタンス成分を最小限にできる構造の配線基板を有する半導体装置を提供する。
【解決手段】信号線の一部を構成する中心導体２ｃの周囲に誘電体２ｂを介して同心円状にシールド線を構成する外側導体２ａを備えるキャパシタ構造部２を有した構成とする。そして、２つのスルーホール３内に設けた各キャパシタ構造部２の中心導体２ｃについては、配線基板の表面側で各中心導体２ｃが上面配線５に電気的に接続され、裏面側でもう一方のキャパシタ構造部２の中心導体２ｃと第１下面配線６を介して電気的に接続され、さらに、各キャパシタ構造部２の外側導体２ａについては、配線基板の裏面側に全面に一様に形成された第２下面配線７で覆われた状態で電気的に接続されるようにする。 （もっと読む）

【課題】容易な設計により、小規模な構成でクロックスキューを抑制させる半導体集積回路を提供する。
【解決手段】ラッチ回路３_１〜３_１６のデータ入力端子とデータビットの供給元ＰＤとの間に、クロック信号ＣＬＬの供給元ＰＣＤ及びラッチ回路のクロック入力端子間のクロック信号経路中に含まれている論理素子の個数と同一数だけ当該論理素子を直列に接続してなる第１遅延部５１，５２と、クロック信号経路中の配線の配線長に対応した配線遅延時間と同一長の遅延時間を有する第２遅延部５３と、を備える。 （もっと読む）

【課題】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置では、コンデンサの容量値が配置場所で変化するため、容量値の見積もりが煩雑になるという問題を解決する。
【解決手段】内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置の際に、補償容量部を構成する領域に拡散層の矩形領域を配置する。また、該拡散層の矩形領域の各辺に対し、各辺の中心が直行する箇所に矩形開口部を設ける。また、該拡散層の矩形領域の中心線近傍に沿ってゲート電極を直行するように形成する。また、該拡散層の該矩形領域の四隅に上層の金属層と接続するためのコンタクトを形成する。また、該ゲート電極と該拡散層の矩形開口部の重なる箇所にゲート電極と上層の金属層を接続するコンタクトを形成する。また、該ゲート電極が直行する箇所で容量を形成する。また、補償容量の単位セルを構成する。 （もっと読む）

【課題】高い周波数帯での導体損失の増加を抑え、幅広い周波数範囲で低損失な動作を実現することが可能な容量素子及びその製造方法並びに半導体集積回路を提供すること。
【解決手段】本発明の容量素子１０は、第１電極１１と、第１電極１１上に設けられた誘電体層１２と、誘電体層１２上に設けられた第２電極１３とから構成されている。容量素子１０は、誘電体層１２を第１電極１１と第２電極１３とにより挟むようにしたサンドイッチ構造になっており、第２電極１３の外表面に凹凸が設けられている。 （もっと読む）

【課題】シリンダ型下部電極の剥がれ落ちを防止する、半導体装置の製造方法を提供する。
【解決手段】複数の第１の開口を有するコア絶縁膜を半導体基板上に形成し、複数の第１の開口の側面を導電膜で覆う、シリンダ状の複数の下部電極を形成し、少なくとも複数の下部電極間のコア絶縁膜の上面を覆うサポート膜を形成し、サポート膜を用いて少なくとも複数の下部電極が形成される領域の外側を除去したマスク膜を形成し、マスク膜を形成した後、複数の下部電極間の一部にコア絶縁膜が残るように、コア絶縁膜に対して等方性エッチングを行うものである。 （もっと読む）

【課題】積層したＭＩＭキャパシタの静電容量の合計値を所望の静電容量に近づけることができる半導体装置の製造方法を得る。
【解決手段】半導体基板１上に、下地金属膜２、下層絶縁膜４、及び中間金属膜５を順に積層する。下層絶縁膜４の厚みを測定する。下層絶縁膜４の厚みを測定した後に、中間金属膜５上に上層絶縁膜７、及び上地金属膜８を順に積層する。下地金属膜２、下層絶縁膜４、及び中間金属膜５から第１のＭＩＭキャパシタが構成される。中間金属膜５、上層絶縁膜７、及び上地金属膜８から第２のＭＩＭキャパシタが構成される。第１のＭＩＭキャパシタの静電容量と第２のＭＩＭキャパシタの静電容量の合計値が所望の静電容量に近づくように、測定した下層絶縁膜４の厚みに基づいて、上層絶縁膜７及び上地金属膜８の少なくとも一方の設計条件を調整する。 （もっと読む）

【課題】半導体装置を高集積化する。
【解決手段】本実施形態の半導体装置は、絶縁体内に設けられ、半導体集積回路を含んでいる半導体基板７０と、絶縁体の開口部ＰＯＰを介してその上面が露出するパッド９０と、パッド９０下方において半導体基板７０のキャパシタ領域９１内に設けられる複数のキャパシタ１と、を具備し、キャパシタ１は、所定の被覆率を満たすように、パッド９０下方のキャパシタ領域９１内に設けられ、キャパシタ１の２つの電極にそれぞれ接続されるコンタクト１８Ａ，１８Ｇは、開口部ＰＯＰと上下に重ならない位置に設けられている。 （もっと読む）

【課題】高出力の高周波信号の影響を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置は、電子回路が設けられた主面を有する半導体基板１０と、前記主面の上に絶縁膜２，３，４を介して設けられたパッシブ回路３０と、を備える。そして、前記半導体基板と前記パッシブ回路との間に前記パッシブ回路から絶縁されて設けられ、前記主面に平行な少なくとも１方向に流れる電流を遮断する間隙４５を有した第１の導体層４０と、前記第１の導体層と前記パッシブ回路との間に、前記第１の導体層および前記パッシブ回路から絶縁されて設けられ、前記主面に平行な少なくとも１方向に流れる電流を遮断する間隙５５を有し、前記パッシブ回路から見た前記第１の導体層の間隙を覆う第２の導体層５０と、を備える。 （もっと読む）

【課題】送信機の変調器のキャリアリークを従来よりも高精度に抑制する。
【解決手段】半導体装置１０において、信号分配部３７は、発振器２６によって生成されて入力部ＩＮ１に入力された高周波信号を第１および第２の信号に分配し、第１および第２の出力部ＯＡ１，ＯＢ１からそれぞれ出力する。変調器３０は、ベースバンド信号を第１の信号で変調して出力する。オフセット調整部９０は、第２の信号と変調器３０の出力から漏洩した第１の信号とを比較することによってベースバンド信号のオフセットを調整する。上記の信号分配部３７は、入力部ＩＮ１と第１の出力部ＯＡ１との間に設けられた第１の容量素子Ｃｃａｐと、第１の出力部ＯＡ１と第２の出力部ＯＢ１との間に設けられた第２の容量素子Ｃｐとを含む。第１の容量素子Ｃｃａｐの静電容量は、第２の容量素子Ｃｐの静電容量よりも大きい。 （もっと読む）

【課題】微細化されても高精度を維持できるキャパシタを提供する。
【解決手段】キャパシタは、平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パタ―ンと、前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パタ―ンと、前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パタ―ンと、を備え、前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出している。 （もっと読む）

【課題】必要十分なキャパシティをもつ保持容量を備えた半導体装置を提供する。
【解決手段】金属表面を有する基板１１と、前記金属表面を有する基板上に形成された絶縁膜１２と、前記絶縁膜上に形成された画素部とを有する半導体装置において、前記画素部は、ＴＦＴと、該ＴＦＴと接続する配線２１とを有しており、保持容量は、前記金属表面を有する基板、前記絶縁膜および前記配線により構成されている。前記絶縁膜の膜厚が薄いほど、また、前記絶縁膜と前記配線の接する領域の面積が大きいほど、大きなキャパシティを得られるので有利である。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】無線通信によりデータの交信を行う半導体装置において、装置を大型化することなく、アンテナの感度を向上させ、チップをノイズから保護することを課題とする。
【解決手段】コイル状のアンテナと当該コイル状のアンテナに電気的に接続された半導体集積回路とを有する。コイル状のアンテナと重なるように半導体集積回路を配置する。このように、半導体装置内のコイル状のアンテナと半導体集積回路の配置を工夫することで、装置を大型化することなく、アンテナの感度を向上させて、半導体集積回路が動作するために十分な電力を得ることができる。 （もっと読む）

【課題】容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置を提供する。
【解決手段】半導体基板上に第１の絶縁膜を介して形成されている下部電極と、この下部電極の周囲に形成され、下部電極の表面よりも高い表面を有するダミー電極と、下部電極上にダミー電極の最上表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極と、ダミー電極に周囲を囲まれた窪みを埋める第２の絶縁膜とを具備して成る半導体装置を構成する。 （もっと読む）

【課題】シリコン基板に設けられた穴の内部に導電体と誘電体を配置することにより、キャパシタを構成してなるキャパシタ構造体において、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できるようにする。
【解決手段】穴２０は、シリコン基板１０の一方の主面に開口する有底穴であり、穴２０の内部にはシリコン基板１０よりなる突起２１が設けられ、穴２０の底面は、突起２１による凹凸面とされており、穴２０の内部では、穴２０の底面および側面に、これらの面側から第１の導電体３１、誘電体４０、第２の導電体３２が順次積層されているとともに、第１の導電体３１および誘電体４０は、突起２１による凹凸面の形状を承継した層形状とされている。 （もっと読む）

【課題】バイパスキャパシタは、半導体基板上に形成される半導体装置と一体化されて形成されているが、半導体装置の製造工程が複雑になると言う欠点がある。
【解決手段】バイパスキャパシタをシート状にモジュール化して、半導体装置に対して外付けできるように構成されたバイパスキャパシタモジュールが得られる。 （もっと読む）

【課題】補償容量素子を構成する容量絶縁膜が破壊されることのない半導体装置を提供する。
【解決手段】第１の電圧が供給される第１の電源端子２９と、第２の電圧が供給される第２の電源端子２３と、容量絶縁膜４２と該容量絶縁膜４２を挟んで形成される第１及び第２電極とを其々備えており、前記第１及び第２の電源端子間に直列に設けられる複数の補償容量素子４と、奇数番目の前記補償容量素子４と次の偶数番目の前記補償容量素子４とを各々接続する第１の配線層に形成された第１の容量接続配線と、偶数番目の前記補償容量素子４と次の奇数番目の前記補償容量素子４とを各々接続する第２の配線層に形成された第２の容量接続配線と、前記第１及び第２の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線５と、を備える。 （もっと読む）

【課題】キャパシタ装置及びその製造方法を提供する。
【解決手段】本発明に係るキャパシタ装置１０は、第１導電型を有して第１電圧が印加される第１ウェル１０５及び第２導電型を有して第２電圧が印加される第２ウェル１１０を有する基板１００、及び第１または第２ウェル１０５，１１０と絶縁されるように第１または第２ウェル１０５，１１０の上部に配されたゲート電極１２６を含み、キャパシタ装置１０のキャパシタンスは、第１ウェル１０５と第２ウェル１１０との間の第１キャパシタンス及び第１または第２ウェル１０５，１１０とゲート電極１２６との間の第２キャパシタンスを含む。 （もっと読む）

【課題】ＭＩＭキャパシタの耐圧を高めることが可能な半導体装置を提供する。
【解決手段】半導体基板上に形成される下部電極層と、この下部電極層上に積層される誘電体層２２と、この誘電体層上に積層される上部電極層２３とで構成されるＭＩＭキャパシタと、このＭＩＭキャパシタの上部電極層に対して、接続角度が９０度より大きくなるように線幅を広くして接続される第１の配線層パターン１２と、前記ＭＩＭキャパシタの下部電極層に対して、接続角度が９０度より大きくなるように線幅を広くして接続される第２の配線層パターン１３ａ、１３ｂと、を有する。 （もっと読む）