【課題】真性微結晶シリコン層のための方法を提供すること。
【解決手段】一実施形態では、真性微結晶シリコン層を形成する方法は、加工チャンバ内に配置された基板の表面へガス混合物中で供給されるシランガスを動的に増加させるステップと、加工チャンバへ供給されるガス混合物中で印加されるＲＦ電力を動的に減少させて、ガス混合物中でプラズマを形成するステップと、基板上に真性微結晶シリコン層を形成するステップとを含む。 （もっと読む）

【課題】簡素で安価な構成により、放電電極に繋がる高周波給電伝送路を流れる高周波電力の反射波発生を防止または抑制して信頼性および耐久性を向上させることのできる真空処理装置を提供する。
【解決手段】製膜装置（真空処理装置）は、製膜室（真空処理室）と、製膜室の内部に配設された放電電極６と、製膜室の外部に配設された高周波電源および整合器１０ａと、放電電極６の端部から直線状に延び、製膜室の壁体２ｂを貫通して整合器１０ａに直線的に繋がる高周波給電伝送路９ａとを備えてなることを特徴とする。高周波給電伝送路９ａは、放電電極６の端部から、放電電極６の熱膨張方向に沿って直線的に延設され、この高周波給電伝送路９ａが製膜室の壁体２ｂを貫通する部分には、該壁体２ｂと高周波給電伝送路９ａとの間の気密性を保ちつつ、高周波給電伝送路９ａの伝送軸方向への動きを許容する貫通保持構造５３を設けた。 （もっと読む）

【課題】均一性の高いＳｉ又はＳｉＧｅを基板表面上に堆積する方法を提供する。
【解決手段】化学気相成長プロセスにおいて、輸送量制限領域又はその近傍で、薄膜の堆積を行うことを可能にする化学前駆体を利用する。このプロセスによれば、堆積速度が大きく、さらに組成的にも厚み的にも、通常の化学前駆体を用いて調整した膜より均一な膜を生成することができる。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なＳｉ含有薄膜を堆積する。 （もっと読む）

【課題】微結晶半導体膜を含むチャネル層の移動度を向上させる半導体装置の製造方法を提供する。
【解決手段】微結晶シリコン膜を堆積する工程と、水素プラズマ処理を施す工程を交互に複数回ずつ繰り返す。このような方法で微結晶シリコン膜を成膜すれば、微粒子内のマイクロクリスタル成分に含まれるシリコン原子の未結合手を終端したり、アモルファス成分を改質したりすることを、より効率的に行なうことができるので、ＴＦＴの移動度をより高めることができる。 （もっと読む）

【課題】形成される膜の膜質および膜厚が均一となるプラズマ処理装置を提供する。
【解決手段】本発明のプラズマ処理装置１は、処理室２内に配設された第１の電極３と、第１の電極３に対向し、基板１０を保持できる第２の電極４と、処理室２内から排気を行なう排気手段と、処理室２内にガスを供給するガス供給手段と、を備え、第１の電極３は、第２の電極４に対向する側に凸部４１を有し、凸部４１の先端部にガス供給口４２が形成されたものであって、複数の凸部４１（４１ａ〜４１ｅ）の先端部の幅が、第１の電極３の中央部に比べ、外周部の方が小さい。 （もっと読む）

【課題】 結晶シリコンとアモルファスシリコンとを含むシリコンを活性層に有する薄膜半導体装置は、活性層がゲート絶縁層から剥がれやすく、良好な特性が得られない。
【解決手段】 基板（１０１）に、ゲート電極（１０２）、窒化シリコンを含むゲート絶縁層（１０３）、結晶シリコンとアモルファスシリコンとを含むシリコン層（１０５）、コンタクト層（１０７）、ならびにソース電極及びドレイン電極（１０８）が、順に積層された半導体装置であって、前記シリコン層（１０５）の内部で、前記基板に近い側から前記ソース電極及びドレイン電極に近い側に向かって、前記結晶シリコンの体積比率が大きくなっており、かつ、前記ゲート絶縁層（１０３）と前記シリコン層（１０５）との間に酸化シリコンを含む層（１０４）が挟まれていることを特徴とする半導体装置。 （もっと読む）

【課題】量産性に優れた薄膜トランジスタを提供する。また半導体装置の作製において有
用な半導体薄膜を提供する。
【解決手段】プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１
×１０^２１／ｃｍ^３で含む半導体膜を形成し、前記半導体膜の一部を除去して、活性層を
形成し、トップゲート型薄膜トランジスタまたはボトムゲート型薄膜トランジスタを作製
する。また、プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１
×１０^２１／ｃｍ^３で含む半導体膜を剥離層として用いた半導体装置を作製する。また、
プラズマＣＶＤ法により作製された希ガス元素を１×１０^２０／ｃｍ^３〜１×１０^２１／
ｃｍ^３で含む半導体膜をゲッタリングサイトとして用いた半導体装置を作製する。 （もっと読む）

【課題】減圧下で処理を行う成膜装置又は結晶成長装置のクリーニング方法に係り、処理室から真空ポンプによりガスを吸気する吸気配管内のクリーニングを良好に行うようにしたクリーニング方法に関する技術である。
【解決手段】処理室１に接続された吸気配管６における真空ポンプ４との接続口６ｂ近傍に開度調節可能な開閉弁９を設け、吸気配管６における処理室１との接続口６ａ近傍に設けられた装置仕切弁７を閉じ、前記開閉弁９の開度を調節し、吸気配管６に三フッ化塩素などからなる特定のクリーニングガスを供給するとともに、前記真空ポンプ４を稼動することにより、前記吸気配管６内を所定圧力に保持してクリーニングするようにして、成膜処理又は結晶成長処理時に吸気配管６内に付着した堆積膜を良好に除去し、装置の修理や分解をする際に、有害、危険な堆積膜による災害を防止するようにした。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜の作製法を提供する。または、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】基板上に第１の微結晶半導体膜を形成した後、当該第１の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去する処理を行って、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成する。次に、第２の微結晶半導体膜上に第３の微結晶半導体膜を形成する。 （もっと読む）

【課題】成膜室内壁を保護するライナ上に副生成物が形成されるのを抑制する。
【解決手段】チャンバ１の頂部には、プロセスガス２５の供給部４が、内部には、半導体基板６を載置する回転式のサセプタ７と、チャンバ１の内壁を被覆する筒状のライナ２とがそれぞれ設けられている。ライナ２は、サセプタ７の配置される胴部３０と、供給部４の側にあって胴部３０より断面積の小さい頭部３１と、胴部３０と頭部３１をつなぐ段部３２とを有する。ライナ２の頭部３１の周囲には、塩化水素ガスをライナ２内に供給するガス流路２６が設けられており、ライナ２内に塩化水素ガスを供給しながら、プロセスガス２５を供給部４からチャンバ１内に流下させて、下方に配置されたサセプタ７上の半導体基板６に結晶膜を形成する。 （もっと読む）

【課題】 半導体ウエハの端面に角張った形状の結晶層を成長させることなく、半導体ウエハ上に厚い単結晶層を成長させることができる技術を提供する。
【解決手段】 半導体ウエハ１０上に単結晶層３０が形成されたエピタキシャルウエハの製造方法であって、平坦な上面１２と、平坦な下面１４と、上面１２と下面１４を接続する端面１６を有する半導体ウエハ１０の端面１６上に、アモルファス層２０を形成するアモルファス層形成工程と、アモルファス層形成工程後に、半導体ウエハ１０の上面１２上に、８０μｍ以上の厚みを有する単結晶層３０を気相成長させる単結晶層形成工程を有する。 （もっと読む）

【課題】ポリシリコンゲート電極の意図しないフルシリサイド化を防止する。
【解決手段】基板１７上に、ゲート絶縁膜１２およびシリコン層１０をこの順に積層した積層体（１０、１２）を形成する工程と、積層体（１０、１２）の側壁沿いにＳｉＮ膜を有するオフセットスペーサ１３を形成する工程と、その後、シリコン層１０の上面を、薬液を用いて洗浄する工程と、その後、少なくともシリコン層１０の上面を覆う金属膜１９を形成する工程と、その後、加熱する工程と、を有し、オフセットスペーサ１３が有するＳｉＮ膜は、ＡＬＤ法を用いて４５０℃以上で成膜されたＳｉＮ膜、または、１Ｇｐａ以上の引張／圧縮応力を有するＳｉＮ膜であり、前記薬液は、重量比率で、ＨＦ／Ｈ_２Ｏ＝１／１００以上であるＤＨＦ、または、バッファードフッ酸である半導体装置の製造方法を提供する。 （もっと読む）

【課題】基板にシリコン薄膜を形成する際、従来のプラズマ処理装置に比べて純度の高いシリコン薄膜を形成することのできる薄膜形成装置を提供する。
【解決手段】薄膜形成装置は、減圧状態の成膜空間を形成する成膜容器と、前記成膜空間に原料ガスを供給する原料ガス供給部と、前記原料ガスが供給された前記成膜空間で、電磁波を用いてプラズマを生成させるプラズマ生成素子と、を有する。前記プラズマ生成素子は、前記成膜空間と隔壁で隔てられた空間に設けられ、前記隔壁の前記成膜空間に接する表面には、シリコンを主成分とする隔壁基材が設けられている。 （もっと読む）

【課題】製膜されるシリコン薄膜の面積を大きくしても、シリコン薄膜の膜厚分布のばらつきをおさえることができる真空処理装置、真空処理装置の給電装置、製膜方法、および製膜時における給電方法を提供する。
【解決手段】電源部１７から高周波電力が給電点に供給され、対向電極に設置した基板との間にプラズマを形成する放電電極３ａと、放電電極３ａに供給される高周波電力の位相および振幅を、給電点のそれぞれにおいて調節する複数の整合器と、を備え、整合器には、放電電極３ａに供給される高周波電力の位相を調節する位相調節コンデンサ２３Ｔ及びコイル２４と、高周波電力の振幅を調節する振幅調節コンデンサ２５Ｍとからなる整合回路が複数設けられ、整合器のインピーダンスは、給電点間における高周波電力の位相差に基づいて、整合回路を切り替えることにより調節される。 （もっと読む）

【課題】ＳｉＨＣｌ_３からＳｉを生成する際の反応効率を向上させる。
【解決手段】Ｈ_２とＡｒ等のキャリアガスをパルス熱プラズマ発生装置であるプラズマ発生部に導入して水素ラジカルを含むプラズマを発生させ、当該プラズマをＳｉＨＣｌ_３と反応させる。Ｈ_２をＳｉＨＣｌ_３と反応させる従来技術で優先的に起こるＳｉＣｌ_４生成反応が抑止され、Ｓｉを効率よく生成することができる。 （もっと読む）

【課題】大面積の良質な半導体膜を安定して簡便に作製することが可能な半導体膜の製造方法を得ること。
【解決手段】前記カソード電極上に堆積した半導体膜を前記カソード電極を加熱することにより加熱する工程と、前記加熱された半導体膜中から離脱した脱離水素原子量を前記カソード電極の温度に応じて複数回測定する工程と、前記脱離水素原子量の測定結果を分析して前記半導体膜の膜質を反映させて製膜条件を調整するための指標となる膜質情報を取得する工程と、前記膜質情報に基づいて前記半導体膜の製膜条件を第２の製膜条件に再設定する工程とを含む。 （もっと読む）

【課題】
汚染物やパーティクルがシリコン膜等を有する基板に混入することにより基板の品質や半導体装置の性能が劣化することを抑制し、表面粗さの小さいシリコン膜を形成する。
【解決する手段】
基板にシリコン膜を形成する膜形成工程と、前記シリコン膜に酸化種を供給し、前記シリコン膜を熱処理し前記シリコン膜の表層を酸化シリコン膜に改質する改質工程と、前記酸化シリコン膜を除去する除去工程と、を有する半導体装置の製造方法を提供することで上記課題を解決する。 （もっと読む）

【課題】シリコン膜を成膜する際に生じるポリシランを含む副生成物を、非成膜時に迅速かつ簡便に処理することが可能な成膜装置を提供すること。
【解決手段】本発明の成膜装置は、ＣＶＤ法を用いて、真空中で基板Ｗにシリコン膜を成膜する成膜室１１と、前記成膜室内にオゾン含有ガスを導入可能な第一オゾン含有ガス供給手段１８０と、を少なくとも備え、シリコン膜の成膜を終了した状態にある前記成膜室内に前記オゾン含有ガスを導入することにより、前記シリコン膜の成膜中に生成したポリシランを含む副生成物を酸化させること、を特徴とする。 （もっと読む）