半導体膜の作製方法
【課題】量産性に優れた薄膜トランジスタを提供する。また半導体装置の作製において有
用な半導体薄膜を提供する。
【解決手段】プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１
×１０２１／ｃｍ３で含む半導体膜を形成し、前記半導体膜の一部を除去して、活性層を
形成し、トップゲート型薄膜トランジスタまたはボトムゲート型薄膜トランジスタを作製
する。また、プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１
×１０２１／ｃｍ３で含む半導体膜を剥離層として用いた半導体装置を作製する。また、
プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１×１０２１／
ｃｍ３で含む半導体膜をゲッタリングサイトとして用いた半導体装置を作製する。
用な半導体薄膜を提供する。
【解決手段】プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１
×１０２１／ｃｍ３で含む半導体膜を形成し、前記半導体膜の一部を除去して、活性層を
形成し、トップゲート型薄膜トランジスタまたはボトムゲート型薄膜トランジスタを作製
する。また、プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１
×１０２１／ｃｍ３で含む半導体膜を剥離層として用いた半導体装置を作製する。また、
プラズマＣＶＤ法により作製された希ガス元素を１×１０２０／ｃｍ３〜１×１０２１／
ｃｍ３で含む半導体膜をゲッタリングサイトとして用いた半導体装置を作製する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ法による非晶質構造を有する半導体膜の作製方法、及び、こ
の半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する
半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学
装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下
、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成す
る技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の
技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積し
た非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜
を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶
方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となって
いる。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニ
ッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を
作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶
方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体
膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（
Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能とな
るため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理
想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし
、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜
表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある
。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題が
ある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成され
てしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を
助長する金属元素を除去するための手法として有効に活用されている。
例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行
うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半
導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶
構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20
/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶
質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題
となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもた
らし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型
を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに
伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各
々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、
画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧の
バラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の
目に映ることになる。
【００１０】
また、ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を
実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なく
とも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが
、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと
電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の
輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度
にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属
元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果
的に除去する技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な
技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、
何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低
減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic
Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されて
いる。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング
効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させ
るゲッタリングはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシック
ゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素
が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格
子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり
、厚さ１０〜１００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採
用するものである。
【００１４】
本発明は、半導体の結晶化を助長する金属元素を用いて絶縁表面上に結晶構造を有する第
１の半導体膜を形成する工程と、該第１の半導体膜上にエッチングストッパーとなる膜（
バリア層）を形成する工程と、該バリア層上に希ガス元を含む第２の半導体膜（ゲッタリ
ングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工
程と、前記第２の半導体膜を除去する工程とを有している。
【００１５】
本発明は、上記ゲッタリングサイトを形成する工程として、プラズマＣＶＤ法を用い、
原料ガスとしてモノシランと希ガス元素と水素を用いて成膜し、高濃度に希ガス元素を含
み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜とするものである。
また、モノシランに代えて、ジシランやトリシランを用いてもよい。なお、プラズマＣＶ
Ｄ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッ
タ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００１６】
また、原料ガスの一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして
水素を用いて成膜しているため、膜中に含まれる水素濃度は低減される。また、原料ガス
の一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして水素を用いて成膜
することによって膜中に含まれるフッ素濃度も低減される。
【００１７】
本明細書で開示する半導体膜の作製方法に関する発明の構成は、成膜室にモノシランと希
ガスと水素とを原料ガスとして導入し、プラズマを発生させて、希ガス元素を１×１０18
／ｃｍ3〜１×１０22／ｃｍ3で含み、且つ非晶質構造を有する半導体膜を被表面上に成膜
することを特徴とする非晶質構造を有する半導体膜の作製方法である。
【００１８】
また、上記構成において、前記プラズマを発生させる際、成膜室内における圧力は、２
．６６６Ｐａ〜１３３．３Ｐａ、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満と
することが望ましい。
【００１９】
また、上記構成において、希ガスに対する水素の流量比（Ｈ2／希ガス）を０．２〜５
に制御することを特徴としている。
【００２０】
また、上記構成において、前記プラズマを発生させるＲＦパワー密度は、０．００１７
Ｗ／ｃｍ2〜１Ｗ／ｃｍ2であることを特徴としている。なお、１Ｗ／ｃｍ2よりも高いＲ
Ｆパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする
成膜不良が発生しやすい。
【００２１】
また、上記構成において、原料ガスとしてモノシランと希ガス元素と水素を用い、比率
（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５
に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的には
アモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、
ジシランやトリシランを用いてもよい。また、成膜温度は３００℃〜５００℃が好ましい
。
【００２２】
原料ガスとしてモノシラン（流量２sccm）とアルゴン（流量１９８sccm）と水素（１０
ｓｃｃｍ）を用い、比率（モノシラン：希ガス）を１：９９に制御して、成膜温度３５０
℃、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）、ＲＦパワー５０Wという成膜条件
で成膜されたアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦで
測定してアルゴン濃度を求めた実験結果を図１７に示す。
【００２３】
また、上記構成において、前記半導体膜中のフッ素濃度は、２×１０16／ｃｍ3〜８×
１０16／ｃｍ3、好ましくは１×１０15／ｃｍ3〜１×１０17／ｃｍ3であることを特徴と
している。
【００２４】
また、本明細書で開示する半導体装置の作製方法に関する発明の構成は、絶縁表面上に
非晶質構造を有する第１の半導体膜を形成する第１工程と、 前記非晶質構造を有する第
１の半導体膜に金属元素を添加する第２工程と、 前記第１の半導体膜を結晶化させて結
晶構造を有する第１の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半
導体膜の表面にバリア層を形成する第４の工程と、 前記バリア層上にプラズマＣＶＤ法
で希ガス元素を含む第２の半導体膜を形成する第５工程と、 前記第２の半導体膜に前記
金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去ま
たは低減する第６工程と、 前記第２の半導体膜を除去する第７工程とを有することを特
徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記第２の半導体膜は、成膜室にモノシランと希ガスと水素とを原
料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成することを特徴
としている。
【００２６】
また、上記構成において、前記金属元素とはシリコンの結晶化を助長する金属元素であ
り、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた
一種または複数種である。
【００２７】
また、上記各構成において、前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選
ばれた一種または複数種である。
【００２８】
（実験１）
ここで、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と水素を
用いて半導体基板上に形成されたアモルファスシリコン膜の膜中におけるアルゴン濃度の
ＲＦパワー密度依存性を調べることとした。
【００２９】
まず、半導体基板をチャンバー内に搬送し、加熱して３００℃に維持し、チャンバー内
の圧力を６６．６５Ｐａ（０．５Ｔorr）となるように排気系で調節する。次いで、チャ
ンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ導入するとともに高周波電
源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ
／ｃｍ2（電極面積６００ｃｍ2））の放電を行いながらプラズマＣＶＤ法で第１アモルフ
ァスシリコン膜を形成した。なお、この第１アモルファスシリコン膜はリファレンスであ
る。
【００３０】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン
膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー
内の圧力を２６．６６Ｐａ（０．２Ｔorr）となるように排気系で調節し、チャンバー内
にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃ
ｍ、窒素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２
７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を
行いながらプラズマＣＶＤ法で形成した。
【００３１】
次いで、投入ＲＦ電力のみの条件を変え、第２アモルファスシリコン膜上に第３アモル
ファスシリコン膜（ＲＦパワー密度０．１６６Ｗ／ｃｍ2）、第４アモルファスシリコン
膜（ＲＦパワー密度０．３３３Ｗ／ｃｍ2）、第５アモルファスシリコン膜（ＲＦパワー
密度０．５Ｗ／ｃｍ2）を順次積層した。
【００３２】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン
濃度を測定した結果を図２（Ａ）に、フッ素濃度を測定した結果を図２（Ｂ）に、窒素濃
度を測定した結果を図３（Ａ）に、酸素濃度を測定した結果を図３（Ｂ）にそれぞれ示す
。図３（Ａ）から膜中の窒素濃度は、１×１０16／ｃｍ3〜１×１０17／ｃｍ3程度と読み
取れる。また、図３（Ｂ）から膜中の酸素濃度は、４×１０17／ｃｍ3〜３×１０18／ｃ
ｍ3程度と読み取れる。また、図示しないが、膜中の炭素濃度は、１×１０16／ｃｍ3〜５
×１０17／ｃｍ3であった。
【００３３】
図２、図３から明かなように原料ガスに水素とアルゴンとモノシランガスを用いること
で、アモルファスシリコン膜中のアルゴン濃度が、１×１０20／ｃｍ3〜１×１０21／ｃ
ｍ3まで増加した。従って、水素とアルゴンとモノシランガスを原料ガスとするプラズマ
ＣＶＤ法によって、高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度で
アルゴンを含むアモルファスシリコン膜を形成できる。一方、原料ガスとしてモノシラン
とアルゴンガスのみを用いた場合では、膜中のアルゴン濃度は、１×１０18／ｃｍ3前後
、即ち５×１０17／ｃｍ3〜２×１０18／ｃｍ3程度しか含ませることができなかった。
【００３４】
また、原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリ
コン膜中のフッ素濃度が、２×１０16／ｃｍ3〜８×１０16／ｃｍ3まで低減した。
【００３５】
また、ＲＦパワー密度を増加させるにつれ、アモルファスシリコン膜中のアルゴン濃度
が増加した。なお、ＲＦパワー密度を増加させても膜中のフッ素濃度、窒素濃度、酸素濃
度、及び炭素濃度はほとんど変化が見られなかった。
【００３６】
（実験２）
次に、プラズマＣＶＤ法を用い、チャンバー内の圧力の条件を振り、アモルファスシリ
コン膜の膜中におけるアルゴン濃度において、チャンバー内の圧力の依存性を調べた。
【００３７】
まず、実験１と同じ条件でプラズマＣＶＤ法でリファレンスとなる第１アモルファスシ
リコン膜を半導体基板上に形成した。
【００３８】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン
膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー
内の圧力を５．３３２Ｐａ（０．０４Ｔorr）となるように排気系で調節し、チャンバー
内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量１００ｓｃ
ｃｍ、水素ガスを５０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２
７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を
行いながらプラズマＣＶＤ法で形成した。
【００３９】
次いで、チャンバー内の圧力とガス流量の条件を変え、第２アモルファスシリコン膜上
に第３アモルファスシリコン膜（圧力＝４Ｐａ（０．０３Ｔorr）、ＳｉＨ4ガスを流量１
００ｓｃｃｍ、アルゴンガスを流量５０ｓｃｃｍ、水素ガスを４０ｓｃｃｍ）、第４アモ
ルファスシリコン膜（圧力２．６６６Ｐａ（０．０２Ｔorr）、ＳｉＨ4ガスを流量１００
ｓｃｃｍ、アルゴンガスを流量１５ｓｃｃｍ、水素ガスを１２ｓｃｃｍ）を順次積層した
。
【００４０】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン
濃度を測定した結果を図４（Ａ）に、フッ素濃度を測定した結果を図４（Ｂ）に、窒素濃
度を測定した結果を図５（Ａ）に、酸素濃度を測定した結果を図５（Ｂ）にそれぞれ示す
。また、炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【００４１】
図４、図５から明かなように圧力を減圧、即ち高真空にさせるにつれ、アモルファスシ
リコン膜中のアルゴン濃度が減少した。なお、圧力を減圧させても膜中のフッ素濃度、窒
素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【００４２】
（実験３）
ここでは、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と水素
を用いて形成されたアモルファスシリコン膜の膜質について以下に述べる。
【００４３】
原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリ
コン膜をフーリエ変換赤外分光法（ＦＴ−ＩＲ法）で得られる分光スペクトルデータを図
１６に示した。図１６では波数６４０／ｃｍの所でＳｉ−Ｓｉ結合のピークと、波数２０
２０／ｃｍの所でピークが見られる。波数２０００／ｃｍがＳｉ−Ｈ結合のピーク、波数
２１００／ｃｍがＳｉ−Ｈ2結合のピークとされており、図１６の波数２０２０／ｃｍの
ピークは主にＳｉ−Ｈ結合であり僅かにＳｉ−Ｈ2結合を有しているため現れたピークで
あると言える。
【発明の効果】
【００４４】
本発明により、膜中に高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度
でアルゴンを含み、且つ、膜中のフッ素濃度が、１×１０17／ｃｍ3以下であるアモルフ
ァスシリコン膜をプラズマＣＶＤ法によって形成できる。
【００４５】
また、本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を
有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の
向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置に
おいては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【００４６】
加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるよう
に配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ
）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【００４７】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（
Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【００４８】
【図１】ＴＦＴの作製工程を示す図。
【図２】（Ａ）はアルゴン濃度を示すＳＩＭＳデータ（ＲＦパワー依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験１）
【図３】（Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験１）
【図４】（Ａ）はアルゴン濃度を示すＳＩＭＳデータ（圧力依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験２）
【図５】（Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験２）
【図６】アクティブマトリクス基板の作製工程を示す図。
【図７】アクティブマトリクス基板を示す図。
【図８】アクティブマトリクス基板を示す図。
【図９】ＡＭ−ＬＣＤの外観を示す図。
【図１０】透過型の液晶表示装置を示す図。
【図１１】ＥＬモジュールの上面および断面を示す図である。
【図１２】ＥＬモジュールの断面を示す図である。
【図１３】電子機器の一例を示す図。
【図１４】電子機器の一例を示す図。
【図１５】電子機器の一例を示す図。
【図１６】ＦＴ−ＩＲ法による分光スペクトルデータを示す図。
【図１７】本発明のアモルファスシリコン膜表面のアルゴン濃度を示すグラフ。
【発明を実施するための形態】
【００４９】
本発明の実施形態について、以下に説明する。
【００５０】
（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。
ここではゲッタリングサイトとして本発明の希ガス元素を含み、且つ非晶質構造を有する
半導体膜を用いた例を示す。
【００５１】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、
１２は非晶質構造を有する半導体膜である。
【００５２】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いる
ことができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形
成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチ
ック基板を用いてもよい。
【００５３】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的
な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガ
スとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを
反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形
成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シ
リコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用
いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい
傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効
である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを
順次積層した３層構造を用いてもよい。
【００５４】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。
第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶
質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減
圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な
結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜
中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（Ｓ
ＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結
晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増
加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内
の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ
装置を用いることが望ましい。
【００５５】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特
開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリ
コン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選
択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導
体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結
晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００
ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図
１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法
、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、こ
こでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成
してもよい。
【００５６】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長す
る金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進
行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される
。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以
下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後
、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照
射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれら
の組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、また
は高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３
０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１００
０℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を
有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱
処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化
は強光の照射により結晶化を行うことが望ましい。
【００５７】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存
している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１
×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各
種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００５８】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される
欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射
することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形
成される。このレーザー光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザ
ーの第２高調波、第３高調波を用いる。また、連続発振のレーザ（ＹＡＧレーザ、ＹＶＯ
4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ｔｉ：サファイアレーザ）を用い、基本波の第２高調波〜第４高調波を適
用してもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（
５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる
場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学
素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状ま
たは楕円形状のレーザ光に成形して、被処理体に照射する。なお、照射面におけるレーザ
光の形状（レーザースポット）は光学系からなるビーム形成手段により短径の長さが３〜
１００μｍとし、長径の長さが１００μｍ以上である楕円形状であるとする。楕円形状に
代えて、短辺の長さが３〜１００μｍとし、長辺の長さが１００μｍ以上である矩形形状
としてもよい。前記形状を矩形状または楕円状としたのは、基板全面を効率よくレーザア
ニールするためである。ここで、長径（または長辺）の長さを１００μｍ以上としたのは
、レーザアニールに適したエネルギー密度を有するレーザ光であれば、実施者が長径（ま
たは長辺）の長さを適宜決定すればよいからである。このときのエネルギー密度は０．０
１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そし
て、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させ
て照射すればよい。
【００５９】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さ
らに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれ
る）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層
１５上に希ガス元素を含む第２の半導体膜１６を形成する。（図１（Ｄ））なお、ここで
は、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成され
る酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導
体膜１６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾ
ン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理
しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形
成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有す
る半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法として
は、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積して
バリア層としても良い。バリア層の形成にプラズマＣＶＤ法やスパッタ法や蒸着法などを
用いる場合には、前記結晶構造を有する半導体膜の表面を洗浄し、自然酸化膜やレーザー
光の照射により形成された酸化膜などを除去した後で形成することが望ましい。
【００６０】
また、バリア層の形成にプラズマＣＶＤ法を用いる場合、原料ガスとしてシラン系ガス
（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス
）を用い、パルス発振させて成膜する。例えば、原料ガスとしてモノシラン（ＳｉＨ4）
と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2Ｏと
Ｏ2を用い、１０ｎｍ以下、好ましくは５ｎｍ以下の酸化窒化シリコン膜を形成する。こ
の酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（
ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射でオゾンを発生させて
結晶構造を有する半導体膜の表面を酸化して得られる酸化膜と比較して、結晶構造を有す
る第１の半導体膜との密着性が高く、後の工程（第２の半導体膜の形成）でピーリングが
発生しない。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理
を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シ
リコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させること
ができる。
【００６１】
また、バリア層の形成にプラズマＣＶＤ法を用いた場合、希ガス元素を含む第２の半導
体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チ
ャンバーで連続的に成膜することも可能であるため、スループットに優れている。
【００６２】
また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜３５
０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、
またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１
の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要
である。本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜
質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチング
ストッパーとなる層を指している。
【００６３】
ここでは、希ガス元素を含む第２の半導体膜１６をプラズマＣＶＤ法にて形成し、ゲッ
タリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、ア
ルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種
を用いる。中でも安価なガスであるアルゴン（Ａｒ）
が好ましい。ここでは原料ガスとして、モノシラン、アルゴン、水素を用いることによっ
て、アルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜
１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣ
ＶＤ法で成膜することができる。なお、第２の半導体膜は、膜中のフッ素濃度が２×１０
16／ｃｍ3〜８×１０16／ｃｍ3の濃度にまで低減され、水素濃度も比較的低い値となる。
【００６４】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダング
リングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間
に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、ク
リプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時
に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく
、不対結合手も形成させてゲッタリング作用に寄与する。
【００６５】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低
減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理
としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図
１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元
素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、ま
たは金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、
少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリング
を完遂することができる。ここでは、ニッケルが第１の半導体膜１６に偏析しないよう全
て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存
在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／
ｃｍ3以下になるように十分ゲッタリングする。
【００６６】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第
２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダン
グリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことか
ら、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜
の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコ
ン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッ
タリングサイトとして最適である。
【００６７】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半
導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行う
ことができる。
【００６８】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜
）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動
することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど
短時間でゲッタリングが進むことになる。
【００６９】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３
０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発
光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５
０℃程度に半導体膜が加熱されるようにする。
【００７０】
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば
５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよ
い。
【００７１】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜の
みを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１６を公知のパターニ
ング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｆ））第２の半導体膜
のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライ
エッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学
式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行う
ことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケ
ル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去すること
が望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去し
た後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成する
ことが望ましい。
【００７２】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１８
となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大
気にふれさせずに連続的に行うことが望ましい。
【００７３】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。
次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加し
て、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化
するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時
にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダ
メージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または
裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に
有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７４】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域
に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦ
Ｔ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００７５】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０
17／ｃｍ3未満とすることができる。
【００７６】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域
とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤ
Ｄ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度
に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物
元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲ
ート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ga
te-drain Overlapped LDD）構造としてもよい。
【００７７】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型
不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言う
までもない。
【００７８】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本
発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタ
ガ型ＴＦＴに適用することが可能である。
【００７９】
（実施の形態２）
ここではＴＦＴの活性層として本発明の希ガス元素を含み、且つ非晶質構造を有する半
導体膜を用いた例を示す。
【００８０】
まず、絶縁表面を有する基板上にゲート電極を形成し、該ゲート電極を覆うゲート絶縁
膜を形成し、該ゲート絶縁膜上に、本発明の希ガス元素を含み、且つ非晶質構造を有する
第１の半導体膜を形成する。ここでは原料ガスとして、モノシラン、アルゴン、水素を用
いることによって、アルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１
×１０20/cm3〜１×１０21/cm3の濃度で含み、且つ、フッ素を２×１０16／ｃｍ3〜８×
１０16／ｃｍ3の濃度で含み、且つ、水素濃度が比較的低く、非晶質構造を有する第１の
半導体膜をプラズマＣＶＤ法で成膜することができる。次いで、一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の半導体膜を積層する。次いで、非晶質構造を有する第
１の半導体膜のうち、活性層となる部分以外の不要な部分をエッチングで除去する。次い
で、全面に導電膜からなる導電膜を成膜した後に、前記導電膜と一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の半導体膜の一部を除去して、半導体膜からなるソース
領域とドレイン領域を形成し、同時に導電膜からなるドレイン配線とソース配線も形成す
る。さらに第１の半導体膜の一部を除去して、チャネル・エッチ型のボトムゲート構造の
ＴＦＴを作製する。このＴＦＴに画素電極を設ければ、液晶表示装置における画素部のＴ
ＦＴに使用することができる。
【００８１】
また、本発明は、アモルファスシリコンＴＦＴと呼ばれている上記ＴＦＴに限定されず
、ポリシリコンＴＦＴと呼ばれるＴＦＴの活性層にも適用できる。
【００８２】
その場合、実施の形態１に示した下地絶縁膜上に設ける非晶質構造を有する第１の半導
体膜１２として、本発明の希ガス元素を含み、且つ非晶質構造を有する第１の半導体膜を
用いる。そして、結晶化技術（固相成長法、レーザー結晶化方法、金属元素を触媒として
用いた熱処理による固相成長法など）により結晶化を行って結晶構造を有する半導体を形
成し、パターニングしてＴＦＴの活性層とすればよい。本発明の非晶質構造を有する半導
体膜は、膜中の水素濃度およびフッ素濃度が低減されているため、結晶化の際に有利であ
る。ここでは原料ガスとして、モノシラン、アルゴン、水素を用いることによって、アル
ゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０
21/cm3の濃度で含み、非晶質構造を有する第１の半導体膜をプラズマＣＶＤ法で成膜する
ことができる。
【００８３】
例えば、レーザー結晶化を行う場合、絶縁表面を有する基板上に、本発明の希ガス元素
及び窒素を含み、且つ非晶質構造を有する第１の半導体膜を成膜した後、レーザー結晶化
を行う。
【００８４】
用いるレーザー光としては、パルス発振型または連続発光型であるエキシマレーザーや
ＹＡＧレーザーやＹＶＯ4レーザー、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ル
ビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどを用いることがで
きる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を
光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が
適宣選択するものであるが、パルス発振型のエキシマレーザーを用いる場合はパルス発振
周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２０
０〜３００mJ/cm2)とする。また、パルス発振型のＹＡＧレーザーやＹＶＯ4レーザーを用
いる場合にはその第２高調波または第３高調波を用いパルス発振周波数１〜１０ｋＨｚと
し、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)
とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレー
ザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラ
ップ率）を８０〜９８％として行えばよい。
【００８５】
また、ＹＶＯ4レーザで代表される連続発振型のレーザーを用いる場合、出力１０Ｗの
連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波（第２
高調波〜第４高調波）に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を
入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形
状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密
度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要で
ある。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体
膜を移動させて照射すればよい。
【００８６】
（実施の形態３）
また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、基板上に各素
子を形成した後、基板とＴＦＴ等の素子とを分離する際、エッチング処理、或いはレーザ
ー光の照射によって層内または界面において剥離現象が生じる層（剥離層）として用いる
こともできる。この剥離層は、基板上に接して設け、剥離層上に絶縁膜およびＴＦＴを形
成する。
【００８７】
また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、従来の非晶質
構造を有する半導体膜と比較して、エッチングレートが異なるため、各種エッチング工程
のエッチングストッパーに用いることができる。
【００８８】
さらに、本発明の希ガス元素を含み、且つ、非晶質構造を有する半導体膜は、実施の形
態１で説明した方法とは別の方法で結晶化した半導体膜や、その他の一般的な半導体膜の
ゲッタリングサイトとしても用いることができる。
【００８９】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００９０】
本発明の実施例を図６〜図８を用いて説明する。ここでは、同一基板上に画素部と、画素
部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同
時に作製する方法について詳細に説明する。
【００９１】
まず、基板１００上に下地絶縁膜１０１を形成し、結晶構造を有する第１の半導体膜を得
た後、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成
する。
【００９２】
基板１００としては、ガラス基板（＃１７３７）を用い、下地絶縁膜１０１としては、
プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される
酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄し
た後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法
で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１
ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは
５０〜２００nm）
の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜
ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４
ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００９３】
本実施例では下地膜１０１を２層構造として示したが、前記絶縁膜の単層膜または２層以
上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（Ｓｉ1-XＧｅX（Ｘ＝０．０００１〜０．０２
））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法
等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バ
ッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体
膜とを連続成膜してもよい。
【００９４】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍ
の極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、
ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12／ｃｍ2で
非晶質シリコン膜にボロンを添加した。
【００９５】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布す
る。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００９６】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。
この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行
う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための
熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って
結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を
行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶
化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化
技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【００９７】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化
率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長
３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm
以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。いずれに
しても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー
光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもっ
て照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エ
ネルギー密度３９３mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお、大気中、
または酸素雰囲気中で行うため、第１のレーザー光の照射により表面に酸化膜が形成され
る。
【００９８】
次いで、第１のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第
２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。
このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、Ｙ
ＡＧレーザーの第２高調波、第３高調波を用いる。第２のレーザー光のエネルギー密度は
、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2
大きくする。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４５３mJ/cm2で第２の
レーザー光の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値（Peak to Valley、高
さの最大値と最小値の差分）が５０ｎｍ以下となる。このＰ−Ｖ値は、ＡＦＭ（原子間力
顕微鏡）
により得られる。
【００９９】
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画
素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程とし
てもよい。
【０１００】
また、本実施例では第２のレーザー光の照射を行って平坦化する例を示したが、特に行
わなくともよい。
【０１０１】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層
を形成する。
【０１０２】
次いで、バリア層上に上記実施の形態１に示したプラズマＣＶＤ法にてゲッタリングサ
イトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。
【０１０３】
本実施例のプラズマＣＶＤ法による成膜条件は、基板温度を３００℃とし、チャンバー
内の圧力を２６.６６Ｐａ（０．２Ｔorr）とし、チャンバー内にガス導入系からＳｉＨ4
ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、水素ガスを２００ｓｃ
ｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ
電力３００Ｗ（ＲＦパワー密度０．５Ｗ／ｃｍ2）の放電を行う。なお、上記条件での非
晶質シリコン膜に含まれるアルゴン元素の原子濃度は、１×１０20／ｃｍ3〜１×１０21
／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲ
ッタリングする。
【０１０４】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン
元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去
する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１０５】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面
にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状に
エッチング処理して島状に分離された半導体層１０２〜１０６を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
【０１０６】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗
浄した後、ゲート絶縁膜１０７となる珪素を主成分とする絶縁膜を形成する。本実施例で
は、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２
％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１０７】
次いで、図６（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第
１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂとを積層形成す
る。本実施例では、ゲート絶縁膜１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０
ｎｍのタングステン膜を順次積層する。
【０１０８】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材
料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい
。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎ
ｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順
次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングス
テンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコ
ンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用い
てもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層
構造であってもよい。
【０１０９】
次に、図６（Ｂ）に示すように光露光工程によりレジストからなるマスク１１０〜１１５
を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエ
ッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Induct
ively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッ
チング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に
印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形
状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣ
ｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを
代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１１０】
本実施例では、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し
、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．
５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた
石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッ
チングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対
するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０
．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第
１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストか
らなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガ
スにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Pa
の圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し
て約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合し
た第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエ
ッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対する
エッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すこ
となくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させる
と良い。
【０１１１】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとするこ
とにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１１２】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形
状の導電層１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第２の導電層１１７ｂ〜
１２１ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチン
グされ、第１の形状の導電層１１７〜１２１で覆われない領域が薄くなったゲート絶縁膜
１１６となる。
【０１１３】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。
（図６（Ｃ））ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれの
ガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７
００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った
。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自
己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２
７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜１１６であるＳｉＯＮに対するエッチン
グ速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。
このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜１１６との選択比が高い
ので膜減りを抑えることができる。本実施例では絶縁膜１１６において約８ｎｍしか膜減
りが起きない。
【０１１４】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチ
ング処理により第２の導電層１２４ｂ〜１２９ｂを形成する。一方、第１の導電層は、ほ
とんどエッチングされず、第１の導電層１２４ａ〜１２９ａとなる。なお、第１の導電層
１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２２ａとほぼ同一サイズである。実際
には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線
幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。また、図６
（Ｂ）および図６（Ｃ）では、第１の導電層のテーパー部の長さは同一として図示してい
るが、実際は、配線幅の依存性があるため、配線幅によって第１の導電層のテーパー部の
長さが変化する。
【０１１５】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニ
ウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３
層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3と
Ｃｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）と
し、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．
２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプ
ラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエ
ッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ
）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエ
ッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm
）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し
、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
してプラズマを生成してエッチングを行えばよい。
【０１１６】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図６（
Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）ま
たは砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２４〜１２８が
ｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１３０
〜１３４が形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/c
m3の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同
じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１１７】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行
ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。ま
た、図６（Ｄ）では、便宜上、第１の導電層のテーパー部の長さは同一として図示してい
るが、実際は、配線幅によって第１の導電層のテーパー部の長さが変化している。従って
、同一基板上に配線幅の異なる配線が複数設けられている場合、ドーピングされる領域の
幅もそれぞれ異なる。
【０１１８】
次いで、図７（Ａ）に示すようにレジストからなるマスク１３５〜１３７を形成し第２
のドーピング処理を行う。マスク１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導
体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は駆
動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺
の領域を保護するマスクであり、マスク１３７は画素部のＴＦＴを形成する半導体層のチ
ャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【０１１９】
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atom
s/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここで
は、第２の導電層１２４ｂ〜１２６ｂをマスクとして各半導体層に不純物領域が自己整合
的に形成される。勿論、マスク１３５〜１３７で覆われた領域には添加されない。こうし
て、第２の不純物領域１３８〜１４０と、第３の不純物領域１４２が形成される。第２の
不純物領域１３８〜１４０には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する
不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ+
領域とも呼ぶ。
【０１２０】
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成さ
れ、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されるこ
とになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配
を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。
また、マスク１３６、１３７で覆われた領域は、第２のドーピング処理で不純物元素が添
加されず、第１の不純物領域１４４、１４５となる。
【０１２１】
次いで、レジストからなるマスク１３５〜１３７を除去した後、新たにレジストからな
るマスク１４６〜１４８を形成して図７（Ｂ）に示すように第３のドーピング処理を行う
。
【０１２２】
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半
導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加さ
れた第４の不純物領域１４９、１５０及び第５の不純物領域１５１、１５２を形成する。
【０１２３】
また、第４の不純物領域１４９、１５０には１×１０20〜１×１０21/cm3の濃度範囲でｐ
型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１４９、１５０
には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純
物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、
第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２４】
また、第５の不純物領域１５１、１５２は第２の導電層１２５ａのテーパー部と重なる
領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する
不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域
をｐ-領域とも呼ぶ。
【０１２５】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が
形成される。導電層１２４〜１２７はＴＦＴのゲート電極となる。また、導電層１２８は
画素部において保持容量を形成する一方の電極となる。さらに、導電層１２９は画素部に
おいてソース配線を形成する。
【０１２６】
また、導電層１２４〜１２７及び不純物領域（第１の不純物領域〜第５の不純物領域）
が形成できるのであれば特に上記工程順序に限定されず、各エッチング順序、各ドーピン
グ順序を適宜変更してもよい。
【０１２７】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣ
ＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコ
ン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【０１２８】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。こ
の活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いは
ＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１２９】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を
行った後、絶縁膜を形成する工程としてもよい。
【０１３０】
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５３を形成して熱処理（３００〜
５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図７（
Ｃ））この工程は第１の層間絶縁膜１５３に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関
係なく半導体層を水素化することができる。
ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要で
ある。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０１３１】
次いで、第１の層間絶縁膜１５３上に有機絶縁物材料から成る第２の層間絶縁膜１５４
を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース
配線１２９に達するコンタクトホールと、導電層１２７、１２８に達するコンタクトホー
ルと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチン
グ処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の
層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第
１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【０１３２】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極
及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反
射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１
５５〜１６０、ゲート配線１６２、接続配線１６１、画素電極１６３が形成される。
【０１３３】
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル
型ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０
４、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図
８）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書
中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１３４】
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領
域１６７、ゲート電極を形成する導電層１２７の外側に形成される第１の不純物領域（ｎ
--領域）１４５とソース領域として機能する第２の不純物領域（ｎ+領域）１４０を有し
ている。また、保持容量２０５の一方の電極として機能する半導体層には第４の不純物領
域１５０、第５の不純物領域１５２が形成されている。保持容量２０５は、絶縁膜（ゲー
ト絶縁膜と同一膜）１１６を誘電体として、第２の電極１２８と、半導体層１５０、１５
２、１６８とで形成されている。
【０１３５】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦ
Ｔ）はチャネル形成領域１６４、ゲート電極を形成する導電層１２４の一部と絶縁膜を介
して重なる第３の不純物領域（ｎ-領域）１４２とソース領域またはドレイン領域として
機能する第２の不純物領域（ｎ+領域）１３８を有している。
【０１３６】
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６
５、ゲート電極を形成する導電層１２５の一部と絶縁膜を介して重なる第５不純物領域（
ｐ-領域）１５１とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ+
領域）１４９を有している。
【０１３７】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦ
Ｔ）にはチャネル形成領域１６６、ゲート電極を形成する導電層１２６の外側に第１の不
純物領域（ｎ--領域）１４４とソース領域またはドレイン領域として機能する第２の不純
物領域（ｎ+領域）１３９を有している。
【０１３８】
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路
、レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例え
ば、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２を相補的に接続して形成すればよい。
【０１３９】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から
、ｎチャネル型ＴＦＴ２０３の構造が適している。
【０１４０】
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０
１の構造が適している。
【０１４１】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができ
るので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純
物領域の面積を縮小しても十分な信頼性を得ることができる。
具体的にはＧＯＬＤ構造のＴＦＴにおいてゲート電極のテーパー部となる部分サイズを小
さくしても十分な信頼性を得ることができる。
【０１４２】
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加する
が、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低
減すれば、ｆ特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有す
るＴＦＴとなる。
【０１４３】
なお、画素部２０７の画素ＴＦＴにおいても、第２のレーザー光の照射によりオフ電流
の低減、およびバラツキの低減が実現される。
【０１４４】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製
する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるもの
の、透過型の表示装置を形成することができる。
【実施例２】
【０１４５】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を以下に説明する。説明には図９を用いる。
【０１４６】
まず、実施例１に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアク
ティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向
膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに
代えて、球状のスペーサを基板全面に散布してもよい。
【０１４７】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して
配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた
。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処
理を施した。
【０１４８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペ
ーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液
晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する
。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断
する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いて
ＦＰＣを貼りつけた。
【０１４９】
こうして得られた液晶モジュールの構成を図９の上面図を用いて説明する。
【０１５０】
アクティブマトリクス基板３０１の中央には、画素部３０４が配置されている。画素部
３０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路３０２が配置さ
れている。画素部３０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回
路３０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路３０３は画
素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュー
ルの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性
や駆動効率等を考えると、図９に示した左右対称配置が望ましい。
【０１５１】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：
ＦＰＣ）３０５から行われる。ＦＰＣ３０５は、基板３０１の所定の場所まで配置された
配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極３
０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極
はＩＴＯを用いて形成した。
【０１５２】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤３０７が塗布され、あらかじ
めアクティブマトリクス基板上に形成されたスペーサ３１０によって一定のギャップ（基
板３０１と対向基板３０６との間隔）を保った状態で、対向基板３０６が貼り付けられる
。その後、シール剤３０７が塗布されていない部分より液晶素子が注入され、封止剤３０
８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１５３】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数
個のＩＣを用いてもよい。
【０１５４】
また、本実施例は、実施例１と自由に組みあわせることが可能である。
【実施例３】
【０１５５】
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示
したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例
を示す。
【０１５６】
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施
例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を
形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸
化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい
。
【０１５７】
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接
続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領
域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイ
ン電極も形成する。
【０１５８】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数
個のＩＣを用いてもよい。
【０１５９】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス
基板を用い、実施例２に従って液晶モジュールを作製し、バックライト６０４、導光板６
０５を設け、カバー６０６で覆えば、図１０にその断面図の一部を示したようなアクティ
ブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機
樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹
脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は
、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０１６０】
また、本実施例は、実施例１、または実施例２と自由に組みあわせることが可能である
。
【実施例４】
【０１６１】
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例
を図１１に示す。
【０１６２】
図１１（Ａ）は、ＥＬモジュールを示す上面図、図１１（Ｂ）は図１１（Ａ）
をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板
、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回
路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記
実施例に従えば得ることができる。
【０１６３】
また、９１８はシール材、９１９はＤＬＣ膜であり、画素部および駆動回路部はシール
材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用い
てカバー材９２０で封止されている。熱や外力などによる変形に耐えるためカバー材９２
０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブ
ラスト法などにより図１１に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工
して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい
。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後
、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１６４】
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号
を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキ
ット）９０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良
い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰ
ＷＢが取り付けられた状態をも含むものとする。
【０１６５】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０
が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成され
ており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画
素電極９１２を含む複数の画素により形成される。また、ゲート側駆動回路９０３はｎチ
ャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯＳ回路を用い
て形成される。
【０１６６】
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例１のｎチャネル型Ｔ
ＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。
【０１６７】
なお、ＴＦＴとＥＬ素子の間に設ける絶縁膜としては、アルカリ金属イオンやアルカリ土
金属イオン等の不純物イオンの拡散をブロックするだけでなく、積極的にアルカリ金属イ
オンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプ
ロセス温度に耐えうる材料が適している。これらの条件に合う材料は、一例としてフッ素
を多く含んだ窒化シリコン膜が挙げられる。
窒化シリコン膜の膜中に含まれるフッ素濃度は、１×１０19／ｃｍ3以上、好ましくは窒
化シリコン膜中でのフッ素の組成比を１〜５％とすればよい。窒化シリコン膜中のフッ素
がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。また、他
の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン（Ｓｂ）
化合物、スズ（Ｓｎ）化合物、またはインジウム（Ｉｎ）化合物からなる微粒子を含む有
機樹脂膜、例えば、五酸化アンチモン微粒子（Ｓｂ2Ｏ5・ｎＨ2Ｏ）を含む有機樹脂膜も
挙げられる。なお、この有機樹脂膜は、平均粒径１０〜２０ｎｍの微粒子が含まれており
、光透過性も非常に高い。この五酸化アンチモン微粒子で代表されるアンチモン化合物は
、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。
【０１６８】
画素電極９１２は発光素子（ＥＬ素子）の陽極として機能する。また、画素電極９１２
の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６および発光素子
の陰極９１７が形成される。
【０１６９】
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥ
Ｌ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例え
ば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、また
は三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を
用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができ
る。
【０１７０】
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９
０９に電気的に接続されている。さらに、画素部９０２及びゲート側駆動回路９０３に含
まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
【０１７１】
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を
用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料で
あることが望ましい。
【０１７２】
また、シール材９１８を用いて発光素子を完全に覆った後、すくなくとも図１１に示す
ようにＤＬＣ膜等からなる保護膜９１９をシール材９１８の表面（露呈面）に設けること
が好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端
子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である
。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置で使用するマス
キングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにし
てもよい。
【０１７３】
以上のような構造で発光素子をシール材９１８及び保護膜で封入することにより、発光
素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による
劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。
【０１７４】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図１１とは逆方向に発光する構成
としてもよい。図１２にその一例を示す。なお、上面図は同一であるので省略する。
【０１７５】
図１２に示した断面構造について以下に説明する。基板１０００としては、ガラス基板
や石英基板の他にも、半導体基板または金属基板も使用することができる。基板１０００
上に絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆
動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのド
レインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。また
、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１
４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１７６】
画素電極１０１２は発光素子の陰極として機能する。また、画素電極１０１２の両端に
はバンク１０１５が形成され、画素電極１０１２上にはＥＬ層１０１６および発光素子の
陽極１０１７が形成される。
【０１７７】
陽極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰ
Ｃ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１
００３に含まれる素子は全て陽極１０１７、シール材１０１８、及びＤＬＣ等からなる保
護膜１０１９で覆われている。また、カバー材１０２１と基板１０００とを接着剤で貼り
合わせた。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
【０１７８】
なお、シール材１０１８としては、できるだけ可視光に対して透明もしくは半透明な材料
を用いるのが好ましい。また、シール材１０１８はできるだけ水分や酸素を透過しない材
料であることが望ましい。
【０１７９】
また、図１２では、画素電極を陰極とし、ＥＬ層と陽極を積層したため、発光方向は図
１２に示す矢印の方向となっている。
【０１８０】
本実施例では、実施例１で得られる電気特性、信頼性ともに高いＴＦＴを用いるため、
従来の素子に比べて信頼性の高い発光素子を形成することができる。また、そのような発
光素子を有する発光装置を表示部として用いることにより高性能な電気器具を得ることが
できる。
【０１８１】
なお、本実施例は実施例１と自由に組み合わせることが可能である。
【実施例５】
【０１８２】
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリク
ス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型
ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それら
を組み込んだ全ての電子機器が完成される。
【０１８３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１３〜図１５に示す。
【０１８４】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４等を含む。
【０１８５】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８６】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、
カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８７】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム
部２３０３等を含む。
【０１８８】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、
操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。
【０１８９】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１９０】
図１４（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。実施例３を投射装置２６０１の一部を構成する液晶モジュール２８０８に
適用し、装置全体を完成させることができる。
【０１９１】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。実施例３を投射装置２７０２の一部を構成す
る液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１９２】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成さ
れる。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式
の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中
において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや
、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９３】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９４】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場
合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない
。
【０１９５】
図１５（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ
、イメージセンサ等）２９０７等を含む。
【０１９６】
図１５（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９７】
図１５（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。
【０１９８】
ちなみに図１５（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０
インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには
、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合
わせからなる構成を用いても実現することができる。
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ法による非晶質構造を有する半導体膜の作製方法、及び、こ
の半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する
半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学
装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下
、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成す
る技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の
技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積し
た非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜
を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶
方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となって
いる。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニ
ッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を
作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶
方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体
膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（
Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能とな
るため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理
想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし
、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜
表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある
。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題が
ある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成され
てしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を
助長する金属元素を除去するための手法として有効に活用されている。
例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行
うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半
導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶
構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20
/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶
質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題
となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもた
らし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型
を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに
伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各
々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、
画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧の
バラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の
目に映ることになる。
【００１０】
また、ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を
実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なく
とも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが
、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと
電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の
輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度
にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属
元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果
的に除去する技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な
技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、
何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低
減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic
Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されて
いる。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング
効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させ
るゲッタリングはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシック
ゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素
が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格
子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり
、厚さ１０〜１００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採
用するものである。
【００１４】
本発明は、半導体の結晶化を助長する金属元素を用いて絶縁表面上に結晶構造を有する第
１の半導体膜を形成する工程と、該第１の半導体膜上にエッチングストッパーとなる膜（
バリア層）を形成する工程と、該バリア層上に希ガス元を含む第２の半導体膜（ゲッタリ
ングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工
程と、前記第２の半導体膜を除去する工程とを有している。
【００１５】
本発明は、上記ゲッタリングサイトを形成する工程として、プラズマＣＶＤ法を用い、
原料ガスとしてモノシランと希ガス元素と水素を用いて成膜し、高濃度に希ガス元素を含
み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜とするものである。
また、モノシランに代えて、ジシランやトリシランを用いてもよい。なお、プラズマＣＶ
Ｄ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッ
タ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００１６】
また、原料ガスの一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして
水素を用いて成膜しているため、膜中に含まれる水素濃度は低減される。また、原料ガス
の一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして水素を用いて成膜
することによって膜中に含まれるフッ素濃度も低減される。
【００１７】
本明細書で開示する半導体膜の作製方法に関する発明の構成は、成膜室にモノシランと希
ガスと水素とを原料ガスとして導入し、プラズマを発生させて、希ガス元素を１×１０18
／ｃｍ3〜１×１０22／ｃｍ3で含み、且つ非晶質構造を有する半導体膜を被表面上に成膜
することを特徴とする非晶質構造を有する半導体膜の作製方法である。
【００１８】
また、上記構成において、前記プラズマを発生させる際、成膜室内における圧力は、２
．６６６Ｐａ〜１３３．３Ｐａ、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満と
することが望ましい。
【００１９】
また、上記構成において、希ガスに対する水素の流量比（Ｈ2／希ガス）を０．２〜５
に制御することを特徴としている。
【００２０】
また、上記構成において、前記プラズマを発生させるＲＦパワー密度は、０．００１７
Ｗ／ｃｍ2〜１Ｗ／ｃｍ2であることを特徴としている。なお、１Ｗ／ｃｍ2よりも高いＲ
Ｆパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする
成膜不良が発生しやすい。
【００２１】
また、上記構成において、原料ガスとしてモノシランと希ガス元素と水素を用い、比率
（モノシラン：希ガス）を０．１：９９．９〜１：９、好ましくは、１：９９〜５：９５
に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的には
アモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、
ジシランやトリシランを用いてもよい。また、成膜温度は３００℃〜５００℃が好ましい
。
【００２２】
原料ガスとしてモノシラン（流量２sccm）とアルゴン（流量１９８sccm）と水素（１０
ｓｃｃｍ）を用い、比率（モノシラン：希ガス）を１：９９に制御して、成膜温度３５０
℃、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）、ＲＦパワー５０Wという成膜条件
で成膜されたアモルファスシリコン膜表面付近のアルゴン／シリコン強度比をＴＸＲＦで
測定してアルゴン濃度を求めた実験結果を図１７に示す。
【００２３】
また、上記構成において、前記半導体膜中のフッ素濃度は、２×１０16／ｃｍ3〜８×
１０16／ｃｍ3、好ましくは１×１０15／ｃｍ3〜１×１０17／ｃｍ3であることを特徴と
している。
【００２４】
また、本明細書で開示する半導体装置の作製方法に関する発明の構成は、絶縁表面上に
非晶質構造を有する第１の半導体膜を形成する第１工程と、 前記非晶質構造を有する第
１の半導体膜に金属元素を添加する第２工程と、 前記第１の半導体膜を結晶化させて結
晶構造を有する第１の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半
導体膜の表面にバリア層を形成する第４の工程と、 前記バリア層上にプラズマＣＶＤ法
で希ガス元素を含む第２の半導体膜を形成する第５工程と、 前記第２の半導体膜に前記
金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去ま
たは低減する第６工程と、 前記第２の半導体膜を除去する第７工程とを有することを特
徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記第２の半導体膜は、成膜室にモノシランと希ガスと水素とを原
料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成することを特徴
としている。
【００２６】
また、上記構成において、前記金属元素とはシリコンの結晶化を助長する金属元素であ
り、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた
一種または複数種である。
【００２７】
また、上記各構成において、前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選
ばれた一種または複数種である。
【００２８】
（実験１）
ここで、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と水素を
用いて半導体基板上に形成されたアモルファスシリコン膜の膜中におけるアルゴン濃度の
ＲＦパワー密度依存性を調べることとした。
【００２９】
まず、半導体基板をチャンバー内に搬送し、加熱して３００℃に維持し、チャンバー内
の圧力を６６．６５Ｐａ（０．５Ｔorr）となるように排気系で調節する。次いで、チャ
ンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ導入するとともに高周波電
源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ
／ｃｍ2（電極面積６００ｃｍ2））の放電を行いながらプラズマＣＶＤ法で第１アモルフ
ァスシリコン膜を形成した。なお、この第１アモルファスシリコン膜はリファレンスであ
る。
【００３０】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン
膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー
内の圧力を２６．６６Ｐａ（０．２Ｔorr）となるように排気系で調節し、チャンバー内
にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃ
ｍ、窒素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２
７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を
行いながらプラズマＣＶＤ法で形成した。
【００３１】
次いで、投入ＲＦ電力のみの条件を変え、第２アモルファスシリコン膜上に第３アモル
ファスシリコン膜（ＲＦパワー密度０．１６６Ｗ／ｃｍ2）、第４アモルファスシリコン
膜（ＲＦパワー密度０．３３３Ｗ／ｃｍ2）、第５アモルファスシリコン膜（ＲＦパワー
密度０．５Ｗ／ｃｍ2）を順次積層した。
【００３２】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン
濃度を測定した結果を図２（Ａ）に、フッ素濃度を測定した結果を図２（Ｂ）に、窒素濃
度を測定した結果を図３（Ａ）に、酸素濃度を測定した結果を図３（Ｂ）にそれぞれ示す
。図３（Ａ）から膜中の窒素濃度は、１×１０16／ｃｍ3〜１×１０17／ｃｍ3程度と読み
取れる。また、図３（Ｂ）から膜中の酸素濃度は、４×１０17／ｃｍ3〜３×１０18／ｃ
ｍ3程度と読み取れる。また、図示しないが、膜中の炭素濃度は、１×１０16／ｃｍ3〜５
×１０17／ｃｍ3であった。
【００３３】
図２、図３から明かなように原料ガスに水素とアルゴンとモノシランガスを用いること
で、アモルファスシリコン膜中のアルゴン濃度が、１×１０20／ｃｍ3〜１×１０21／ｃ
ｍ3まで増加した。従って、水素とアルゴンとモノシランガスを原料ガスとするプラズマ
ＣＶＤ法によって、高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度で
アルゴンを含むアモルファスシリコン膜を形成できる。一方、原料ガスとしてモノシラン
とアルゴンガスのみを用いた場合では、膜中のアルゴン濃度は、１×１０18／ｃｍ3前後
、即ち５×１０17／ｃｍ3〜２×１０18／ｃｍ3程度しか含ませることができなかった。
【００３４】
また、原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリ
コン膜中のフッ素濃度が、２×１０16／ｃｍ3〜８×１０16／ｃｍ3まで低減した。
【００３５】
また、ＲＦパワー密度を増加させるにつれ、アモルファスシリコン膜中のアルゴン濃度
が増加した。なお、ＲＦパワー密度を増加させても膜中のフッ素濃度、窒素濃度、酸素濃
度、及び炭素濃度はほとんど変化が見られなかった。
【００３６】
（実験２）
次に、プラズマＣＶＤ法を用い、チャンバー内の圧力の条件を振り、アモルファスシリ
コン膜の膜中におけるアルゴン濃度において、チャンバー内の圧力の依存性を調べた。
【００３７】
まず、実験１と同じ条件でプラズマＣＶＤ法でリファレンスとなる第１アモルファスシ
リコン膜を半導体基板上に形成した。
【００３８】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン
膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー
内の圧力を５．３３２Ｐａ（０．０４Ｔorr）となるように排気系で調節し、チャンバー
内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量１００ｓｃ
ｃｍ、水素ガスを５０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２
７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を
行いながらプラズマＣＶＤ法で形成した。
【００３９】
次いで、チャンバー内の圧力とガス流量の条件を変え、第２アモルファスシリコン膜上
に第３アモルファスシリコン膜（圧力＝４Ｐａ（０．０３Ｔorr）、ＳｉＨ4ガスを流量１
００ｓｃｃｍ、アルゴンガスを流量５０ｓｃｃｍ、水素ガスを４０ｓｃｃｍ）、第４アモ
ルファスシリコン膜（圧力２．６６６Ｐａ（０．０２Ｔorr）、ＳｉＨ4ガスを流量１００
ｓｃｃｍ、アルゴンガスを流量１５ｓｃｃｍ、水素ガスを１２ｓｃｃｍ）を順次積層した
。
【００４０】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン
濃度を測定した結果を図４（Ａ）に、フッ素濃度を測定した結果を図４（Ｂ）に、窒素濃
度を測定した結果を図５（Ａ）に、酸素濃度を測定した結果を図５（Ｂ）にそれぞれ示す
。また、炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【００４１】
図４、図５から明かなように圧力を減圧、即ち高真空にさせるにつれ、アモルファスシ
リコン膜中のアルゴン濃度が減少した。なお、圧力を減圧させても膜中のフッ素濃度、窒
素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【００４２】
（実験３）
ここでは、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と水素
を用いて形成されたアモルファスシリコン膜の膜質について以下に述べる。
【００４３】
原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリ
コン膜をフーリエ変換赤外分光法（ＦＴ−ＩＲ法）で得られる分光スペクトルデータを図
１６に示した。図１６では波数６４０／ｃｍの所でＳｉ−Ｓｉ結合のピークと、波数２０
２０／ｃｍの所でピークが見られる。波数２０００／ｃｍがＳｉ−Ｈ結合のピーク、波数
２１００／ｃｍがＳｉ−Ｈ2結合のピークとされており、図１６の波数２０２０／ｃｍの
ピークは主にＳｉ−Ｈ結合であり僅かにＳｉ−Ｈ2結合を有しているため現れたピークで
あると言える。
【発明の効果】
【００４４】
本発明により、膜中に高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度
でアルゴンを含み、且つ、膜中のフッ素濃度が、１×１０17／ｃｍ3以下であるアモルフ
ァスシリコン膜をプラズマＣＶＤ法によって形成できる。
【００４５】
また、本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を
有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の
向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置に
おいては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【００４６】
加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるよう
に配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ
）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【００４７】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（
Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【００４８】
【図１】ＴＦＴの作製工程を示す図。
【図２】（Ａ）はアルゴン濃度を示すＳＩＭＳデータ（ＲＦパワー依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験１）
【図３】（Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験１）
【図４】（Ａ）はアルゴン濃度を示すＳＩＭＳデータ（圧力依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験２）
【図５】（Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験２）
【図６】アクティブマトリクス基板の作製工程を示す図。
【図７】アクティブマトリクス基板を示す図。
【図８】アクティブマトリクス基板を示す図。
【図９】ＡＭ−ＬＣＤの外観を示す図。
【図１０】透過型の液晶表示装置を示す図。
【図１１】ＥＬモジュールの上面および断面を示す図である。
【図１２】ＥＬモジュールの断面を示す図である。
【図１３】電子機器の一例を示す図。
【図１４】電子機器の一例を示す図。
【図１５】電子機器の一例を示す図。
【図１６】ＦＴ−ＩＲ法による分光スペクトルデータを示す図。
【図１７】本発明のアモルファスシリコン膜表面のアルゴン濃度を示すグラフ。
【発明を実施するための形態】
【００４９】
本発明の実施形態について、以下に説明する。
【００５０】
（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。
ここではゲッタリングサイトとして本発明の希ガス元素を含み、且つ非晶質構造を有する
半導体膜を用いた例を示す。
【００５１】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、
１２は非晶質構造を有する半導体膜である。
【００５２】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いる
ことができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形
成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチ
ック基板を用いてもよい。
【００５３】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的
な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガ
スとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを
反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形
成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シ
リコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用
いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい
傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効
である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを
順次積層した３層構造を用いてもよい。
【００５４】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。
第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶
質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減
圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な
結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜
中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（Ｓ
ＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結
晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増
加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内
の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ
装置を用いることが望ましい。
【００５５】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特
開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリ
コン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選
択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導
体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結
晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００
ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図
１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法
、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、こ
こでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成
してもよい。
【００５６】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長す
る金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進
行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される
。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以
下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後
、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照
射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれら
の組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、また
は高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３
０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１００
０℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を
有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱
処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化
は強光の照射により結晶化を行うことが望ましい。
【００５７】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存
している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１
×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各
種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００５８】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される
欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射
することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形
成される。このレーザー光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザ
ーの第２高調波、第３高調波を用いる。また、連続発振のレーザ（ＹＡＧレーザ、ＹＶＯ
4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ｔｉ：サファイアレーザ）を用い、基本波の第２高調波〜第４高調波を適
用してもよい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（
５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる
場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学
素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状ま
たは楕円形状のレーザ光に成形して、被処理体に照射する。なお、照射面におけるレーザ
光の形状（レーザースポット）は光学系からなるビーム形成手段により短径の長さが３〜
１００μｍとし、長径の長さが１００μｍ以上である楕円形状であるとする。楕円形状に
代えて、短辺の長さが３〜１００μｍとし、長辺の長さが１００μｍ以上である矩形形状
としてもよい。前記形状を矩形状または楕円状としたのは、基板全面を効率よくレーザア
ニールするためである。ここで、長径（または長辺）の長さを１００μｍ以上としたのは
、レーザアニールに適したエネルギー密度を有するレーザ光であれば、実施者が長径（ま
たは長辺）の長さを適宜決定すればよいからである。このときのエネルギー密度は０．０
１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そし
て、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させ
て照射すればよい。
【００５９】
上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さ
らに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれ
る）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１５を形成し、このバリア層
１５上に希ガス元素を含む第２の半導体膜１６を形成する。（図１（Ｄ））なお、ここで
は、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した場合に形成され
る酸化膜もバリア層の一部と見なしている。このバリア層１５は、後の工程で第２の半導
体膜１６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾ
ン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理
しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１５の形
成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有す
る半導体膜の表面を酸化して形成してもよい。また、他のバリア層１５の形成方法として
は、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積して
バリア層としても良い。バリア層の形成にプラズマＣＶＤ法やスパッタ法や蒸着法などを
用いる場合には、前記結晶構造を有する半導体膜の表面を洗浄し、自然酸化膜やレーザー
光の照射により形成された酸化膜などを除去した後で形成することが望ましい。
【００６０】
また、バリア層の形成にプラズマＣＶＤ法を用いる場合、原料ガスとしてシラン系ガス
（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス
）を用い、パルス発振させて成膜する。例えば、原料ガスとしてモノシラン（ＳｉＨ4）
と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2Ｏと
Ｏ2を用い、１０ｎｍ以下、好ましくは５ｎｍ以下の酸化窒化シリコン膜を形成する。こ
の酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（
ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射でオゾンを発生させて
結晶構造を有する半導体膜の表面を酸化して得られる酸化膜と比較して、結晶構造を有す
る第１の半導体膜との密着性が高く、後の工程（第２の半導体膜の形成）でピーリングが
発生しない。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理
を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シ
リコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させること
ができる。
【００６１】
また、バリア層の形成にプラズマＣＶＤ法を用いた場合、希ガス元素を含む第２の半導
体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チ
ャンバーで連続的に成膜することも可能であるため、スループットに優れている。
【００６２】
また、他のバリア層１５の形成方法としては、クリーンオーブンを用い、２００〜３５
０℃程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、
またはそれらの方法を組み合わせて形成されたバリア層１５は、後のゲッタリングで第１
の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要
である。本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜
質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチング
ストッパーとなる層を指している。
【００６３】
ここでは、希ガス元素を含む第２の半導体膜１６をプラズマＣＶＤ法にて形成し、ゲッ
タリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、ア
ルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種
を用いる。中でも安価なガスであるアルゴン（Ａｒ）
が好ましい。ここでは原料ガスとして、モノシラン、アルゴン、水素を用いることによっ
て、アルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜
１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣ
ＶＤ法で成膜することができる。なお、第２の半導体膜は、膜中のフッ素濃度が２×１０
16／ｃｍ3〜８×１０16／ｃｍ3の濃度にまで低減され、水素濃度も比較的低い値となる。
【００６４】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダング
リングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間
に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、ク
リプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時
に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく
、不対結合手も形成させてゲッタリング作用に寄与する。
【００６５】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低
減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理
としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図
１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元
素が移動し、バリア層１５で覆われた第１の半導体膜１４に含まれる金属元素の除去、ま
たは金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、
少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリング
を完遂することができる。ここでは、ニッケルが第１の半導体膜１６に偏析しないよう全
て第２の半導体膜１６に移動させ、第１の半導体膜１４に含まれるニッケルがほとんど存
在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／
ｃｍ3以下になるように十分ゲッタリングする。
【００６６】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第
２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダン
グリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことか
ら、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜
の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコ
ン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッ
タリングサイトとして最適である。
【００６７】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半
導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行う
ことができる。
【００６８】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜
）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動
することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど
短時間でゲッタリングが進むことになる。
【００６９】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３
０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発
光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５
０℃程度に半導体膜が加熱されるようにする。
【００７０】
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば
５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよ
い。
【００７１】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜の
みを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１６を公知のパターニ
ング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｆ））第２の半導体膜
のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライ
エッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学
式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行う
ことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケ
ル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去すること
が望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去し
た後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成する
ことが望ましい。
【００７２】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１８
となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大
気にふれさせずに連続的に行うことが望ましい。
【００７３】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。
次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加し
て、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化
するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時
にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダ
メージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または
裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に
有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００７４】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域
に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦ
Ｔ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００７５】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０
17／ｃｍ3未満とすることができる。
【００７６】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域
とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤ
Ｄ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度
に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物
元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲ
ート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ga
te-drain Overlapped LDD）構造としてもよい。
【００７７】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型
不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言う
までもない。
【００７８】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本
発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタ
ガ型ＴＦＴに適用することが可能である。
【００７９】
（実施の形態２）
ここではＴＦＴの活性層として本発明の希ガス元素を含み、且つ非晶質構造を有する半
導体膜を用いた例を示す。
【００８０】
まず、絶縁表面を有する基板上にゲート電極を形成し、該ゲート電極を覆うゲート絶縁
膜を形成し、該ゲート絶縁膜上に、本発明の希ガス元素を含み、且つ非晶質構造を有する
第１の半導体膜を形成する。ここでは原料ガスとして、モノシラン、アルゴン、水素を用
いることによって、アルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１
×１０20/cm3〜１×１０21/cm3の濃度で含み、且つ、フッ素を２×１０16／ｃｍ3〜８×
１０16／ｃｍ3の濃度で含み、且つ、水素濃度が比較的低く、非晶質構造を有する第１の
半導体膜をプラズマＣＶＤ法で成膜することができる。次いで、一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の半導体膜を積層する。次いで、非晶質構造を有する第
１の半導体膜のうち、活性層となる部分以外の不要な部分をエッチングで除去する。次い
で、全面に導電膜からなる導電膜を成膜した後に、前記導電膜と一導電型（ｎ型またはｐ
型）の不純物元素を含有する第２の半導体膜の一部を除去して、半導体膜からなるソース
領域とドレイン領域を形成し、同時に導電膜からなるドレイン配線とソース配線も形成す
る。さらに第１の半導体膜の一部を除去して、チャネル・エッチ型のボトムゲート構造の
ＴＦＴを作製する。このＴＦＴに画素電極を設ければ、液晶表示装置における画素部のＴ
ＦＴに使用することができる。
【００８１】
また、本発明は、アモルファスシリコンＴＦＴと呼ばれている上記ＴＦＴに限定されず
、ポリシリコンＴＦＴと呼ばれるＴＦＴの活性層にも適用できる。
【００８２】
その場合、実施の形態１に示した下地絶縁膜上に設ける非晶質構造を有する第１の半導
体膜１２として、本発明の希ガス元素を含み、且つ非晶質構造を有する第１の半導体膜を
用いる。そして、結晶化技術（固相成長法、レーザー結晶化方法、金属元素を触媒として
用いた熱処理による固相成長法など）により結晶化を行って結晶構造を有する半導体を形
成し、パターニングしてＴＦＴの活性層とすればよい。本発明の非晶質構造を有する半導
体膜は、膜中の水素濃度およびフッ素濃度が低減されているため、結晶化の際に有利であ
る。ここでは原料ガスとして、モノシラン、アルゴン、水素を用いることによって、アル
ゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０
21/cm3の濃度で含み、非晶質構造を有する第１の半導体膜をプラズマＣＶＤ法で成膜する
ことができる。
【００８３】
例えば、レーザー結晶化を行う場合、絶縁表面を有する基板上に、本発明の希ガス元素
及び窒素を含み、且つ非晶質構造を有する第１の半導体膜を成膜した後、レーザー結晶化
を行う。
【００８４】
用いるレーザー光としては、パルス発振型または連続発光型であるエキシマレーザーや
ＹＡＧレーザーやＹＶＯ4レーザー、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ル
ビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどを用いることがで
きる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を
光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が
適宣選択するものであるが、パルス発振型のエキシマレーザーを用いる場合はパルス発振
周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２０
０〜３００mJ/cm2)とする。また、パルス発振型のＹＡＧレーザーやＹＶＯ4レーザーを用
いる場合にはその第２高調波または第３高調波を用いパルス発振周波数１〜１０ｋＨｚと
し、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)
とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレー
ザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラ
ップ率）を８０〜９８％として行えばよい。
【００８５】
また、ＹＶＯ4レーザで代表される連続発振型のレーザーを用いる場合、出力１０Ｗの
連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波（第２
高調波〜第４高調波）に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を
入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形
状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密
度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要で
ある。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体
膜を移動させて照射すればよい。
【００８６】
（実施の形態３）
また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、基板上に各素
子を形成した後、基板とＴＦＴ等の素子とを分離する際、エッチング処理、或いはレーザ
ー光の照射によって層内または界面において剥離現象が生じる層（剥離層）として用いる
こともできる。この剥離層は、基板上に接して設け、剥離層上に絶縁膜およびＴＦＴを形
成する。
【００８７】
また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、従来の非晶質
構造を有する半導体膜と比較して、エッチングレートが異なるため、各種エッチング工程
のエッチングストッパーに用いることができる。
【００８８】
さらに、本発明の希ガス元素を含み、且つ、非晶質構造を有する半導体膜は、実施の形
態１で説明した方法とは別の方法で結晶化した半導体膜や、その他の一般的な半導体膜の
ゲッタリングサイトとしても用いることができる。
【００８９】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００９０】
本発明の実施例を図６〜図８を用いて説明する。ここでは、同一基板上に画素部と、画素
部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同
時に作製する方法について詳細に説明する。
【００９１】
まず、基板１００上に下地絶縁膜１０１を形成し、結晶構造を有する第１の半導体膜を得
た後、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成
する。
【００９２】
基板１００としては、ガラス基板（＃１７３７）を用い、下地絶縁膜１０１としては、
プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される
酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄し
た後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法
で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１
ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは
５０〜２００nm）
の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜
ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４
ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００９３】
本実施例では下地膜１０１を２層構造として示したが、前記絶縁膜の単層膜または２層以
上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（Ｓｉ1-XＧｅX（Ｘ＝０．０００１〜０．０２
））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法
等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バ
ッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体
膜とを連続成膜してもよい。
【００９４】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍ
の極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、
ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12／ｃｍ2で
非晶質シリコン膜にボロンを添加した。
【００９５】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布す
る。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００９６】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。
この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行
う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための
熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って
結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を
行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶
化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化
技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【００９７】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化
率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長
３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm
以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。いずれに
しても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー
光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもっ
て照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エ
ネルギー密度３９３mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお、大気中、
または酸素雰囲気中で行うため、第１のレーザー光の照射により表面に酸化膜が形成され
る。
【００９８】
次いで、第１のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第
２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。
このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、Ｙ
ＡＧレーザーの第２高調波、第３高調波を用いる。第２のレーザー光のエネルギー密度は
、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2
大きくする。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４５３mJ/cm2で第２の
レーザー光の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値（Peak to Valley、高
さの最大値と最小値の差分）が５０ｎｍ以下となる。このＰ−Ｖ値は、ＡＦＭ（原子間力
顕微鏡）
により得られる。
【００９９】
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画
素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程とし
てもよい。
【０１００】
また、本実施例では第２のレーザー光の照射を行って平坦化する例を示したが、特に行
わなくともよい。
【０１０１】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層
を形成する。
【０１０２】
次いで、バリア層上に上記実施の形態１に示したプラズマＣＶＤ法にてゲッタリングサ
イトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。
【０１０３】
本実施例のプラズマＣＶＤ法による成膜条件は、基板温度を３００℃とし、チャンバー
内の圧力を２６.６６Ｐａ（０．２Ｔorr）とし、チャンバー内にガス導入系からＳｉＨ4
ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、水素ガスを２００ｓｃ
ｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ
電力３００Ｗ（ＲＦパワー密度０．５Ｗ／ｃｍ2）の放電を行う。なお、上記条件での非
晶質シリコン膜に含まれるアルゴン元素の原子濃度は、１×１０20／ｃｍ3〜１×１０21
／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲ
ッタリングする。
【０１０４】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン
元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去
する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１０５】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面
にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状に
エッチング処理して島状に分離された半導体層１０２〜１０６を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
【０１０６】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗
浄した後、ゲート絶縁膜１０７となる珪素を主成分とする絶縁膜を形成する。本実施例で
は、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２
％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１０７】
次いで、図６（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第
１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂとを積層形成す
る。本実施例では、ゲート絶縁膜１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０
ｎｍのタングステン膜を順次積層する。
【０１０８】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材
料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい
。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎ
ｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順
次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングス
テンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコ
ンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用い
てもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層
構造であってもよい。
【０１０９】
次に、図６（Ｂ）に示すように光露光工程によりレジストからなるマスク１１０〜１１５
を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエ
ッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Induct
ively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッ
チング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に
印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形
状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣ
ｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを
代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１１０】
本実施例では、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し
、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．
５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた
石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッ
チングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対
するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０
．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第
１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストか
らなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガ
スにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Pa
の圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し
て約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合し
た第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエ
ッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対する
エッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すこ
となくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させる
と良い。
【０１１１】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとするこ
とにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１１２】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形
状の導電層１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第２の導電層１１７ｂ〜
１２１ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチン
グされ、第１の形状の導電層１１７〜１２１で覆われない領域が薄くなったゲート絶縁膜
１１６となる。
【０１１３】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。
（図６（Ｃ））ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれの
ガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７
００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った
。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自
己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２
７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜１１６であるＳｉＯＮに対するエッチン
グ速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。
このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜１１６との選択比が高い
ので膜減りを抑えることができる。本実施例では絶縁膜１１６において約８ｎｍしか膜減
りが起きない。
【０１１４】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチ
ング処理により第２の導電層１２４ｂ〜１２９ｂを形成する。一方、第１の導電層は、ほ
とんどエッチングされず、第１の導電層１２４ａ〜１２９ａとなる。なお、第１の導電層
１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２２ａとほぼ同一サイズである。実際
には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線
幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。また、図６
（Ｂ）および図６（Ｃ）では、第１の導電層のテーパー部の長さは同一として図示してい
るが、実際は、配線幅の依存性があるため、配線幅によって第１の導電層のテーパー部の
長さが変化する。
【０１１５】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニ
ウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３
層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3と
Ｃｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）と
し、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．
２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプ
ラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエ
ッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ
）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエ
ッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm
）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し
、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
してプラズマを生成してエッチングを行えばよい。
【０１１６】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図６（
Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）ま
たは砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２４〜１２８が
ｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１３０
〜１３４が形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/c
m3の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同
じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１１７】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行
ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。ま
た、図６（Ｄ）では、便宜上、第１の導電層のテーパー部の長さは同一として図示してい
るが、実際は、配線幅によって第１の導電層のテーパー部の長さが変化している。従って
、同一基板上に配線幅の異なる配線が複数設けられている場合、ドーピングされる領域の
幅もそれぞれ異なる。
【０１１８】
次いで、図７（Ａ）に示すようにレジストからなるマスク１３５〜１３７を形成し第２
のドーピング処理を行う。マスク１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導
体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は駆
動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺
の領域を保護するマスクであり、マスク１３７は画素部のＴＦＴを形成する半導体層のチ
ャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【０１１９】
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atom
s/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここで
は、第２の導電層１２４ｂ〜１２６ｂをマスクとして各半導体層に不純物領域が自己整合
的に形成される。勿論、マスク１３５〜１３７で覆われた領域には添加されない。こうし
て、第２の不純物領域１３８〜１４０と、第３の不純物領域１４２が形成される。第２の
不純物領域１３８〜１４０には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する
不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ+
領域とも呼ぶ。
【０１２０】
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成さ
れ、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されるこ
とになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配
を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。
また、マスク１３６、１３７で覆われた領域は、第２のドーピング処理で不純物元素が添
加されず、第１の不純物領域１４４、１４５となる。
【０１２１】
次いで、レジストからなるマスク１３５〜１３７を除去した後、新たにレジストからな
るマスク１４６〜１４８を形成して図７（Ｂ）に示すように第３のドーピング処理を行う
。
【０１２２】
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半
導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加さ
れた第４の不純物領域１４９、１５０及び第５の不純物領域１５１、１５２を形成する。
【０１２３】
また、第４の不純物領域１４９、１５０には１×１０20〜１×１０21/cm3の濃度範囲でｐ
型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１４９、１５０
には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純
物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、
第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１２４】
また、第５の不純物領域１５１、１５２は第２の導電層１２５ａのテーパー部と重なる
領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する
不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域
をｐ-領域とも呼ぶ。
【０１２５】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が
形成される。導電層１２４〜１２７はＴＦＴのゲート電極となる。また、導電層１２８は
画素部において保持容量を形成する一方の電極となる。さらに、導電層１２９は画素部に
おいてソース配線を形成する。
【０１２６】
また、導電層１２４〜１２７及び不純物領域（第１の不純物領域〜第５の不純物領域）
が形成できるのであれば特に上記工程順序に限定されず、各エッチング順序、各ドーピン
グ順序を適宜変更してもよい。
【０１２７】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣ
ＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコ
ン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【０１２８】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。こ
の活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いは
ＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１２９】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を
行った後、絶縁膜を形成する工程としてもよい。
【０１３０】
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５３を形成して熱処理（３００〜
５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図７（
Ｃ））この工程は第１の層間絶縁膜１５３に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関
係なく半導体層を水素化することができる。
ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要で
ある。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０１３１】
次いで、第１の層間絶縁膜１５３上に有機絶縁物材料から成る第２の層間絶縁膜１５４
を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース
配線１２９に達するコンタクトホールと、導電層１２７、１２８に達するコンタクトホー
ルと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチン
グ処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の
層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第
１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【０１３２】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極
及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反
射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１
５５〜１６０、ゲート配線１６２、接続配線１６１、画素電極１６３が形成される。
【０１３３】
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル
型ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０
４、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図
８）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書
中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１３４】
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領
域１６７、ゲート電極を形成する導電層１２７の外側に形成される第１の不純物領域（ｎ
--領域）１４５とソース領域として機能する第２の不純物領域（ｎ+領域）１４０を有し
ている。また、保持容量２０５の一方の電極として機能する半導体層には第４の不純物領
域１５０、第５の不純物領域１５２が形成されている。保持容量２０５は、絶縁膜（ゲー
ト絶縁膜と同一膜）１１６を誘電体として、第２の電極１２８と、半導体層１５０、１５
２、１６８とで形成されている。
【０１３５】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦ
Ｔ）はチャネル形成領域１６４、ゲート電極を形成する導電層１２４の一部と絶縁膜を介
して重なる第３の不純物領域（ｎ-領域）１４２とソース領域またはドレイン領域として
機能する第２の不純物領域（ｎ+領域）１３８を有している。
【０１３６】
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６
５、ゲート電極を形成する導電層１２５の一部と絶縁膜を介して重なる第５不純物領域（
ｐ-領域）１５１とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ+
領域）１４９を有している。
【０１３７】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦ
Ｔ）にはチャネル形成領域１６６、ゲート電極を形成する導電層１２６の外側に第１の不
純物領域（ｎ--領域）１４４とソース領域またはドレイン領域として機能する第２の不純
物領域（ｎ+領域）１３９を有している。
【０１３８】
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路
、レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例え
ば、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２を相補的に接続して形成すればよい。
【０１３９】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から
、ｎチャネル型ＴＦＴ２０３の構造が適している。
【０１４０】
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０
１の構造が適している。
【０１４１】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができ
るので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純
物領域の面積を縮小しても十分な信頼性を得ることができる。
具体的にはＧＯＬＤ構造のＴＦＴにおいてゲート電極のテーパー部となる部分サイズを小
さくしても十分な信頼性を得ることができる。
【０１４２】
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加する
が、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低
減すれば、ｆ特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有す
るＴＦＴとなる。
【０１４３】
なお、画素部２０７の画素ＴＦＴにおいても、第２のレーザー光の照射によりオフ電流
の低減、およびバラツキの低減が実現される。
【０１４４】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製
する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるもの
の、透過型の表示装置を形成することができる。
【実施例２】
【０１４５】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を以下に説明する。説明には図９を用いる。
【０１４６】
まず、実施例１に従い、図８の状態のアクティブマトリクス基板を得た後、図８のアク
ティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向
膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに
代えて、球状のスペーサを基板全面に散布してもよい。
【０１４７】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して
配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた
。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処
理を施した。
【０１４８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペ
ーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液
晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する
。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断
する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いて
ＦＰＣを貼りつけた。
【０１４９】
こうして得られた液晶モジュールの構成を図９の上面図を用いて説明する。
【０１５０】
アクティブマトリクス基板３０１の中央には、画素部３０４が配置されている。画素部
３０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路３０２が配置さ
れている。画素部３０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回
路３０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路３０３は画
素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュー
ルの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性
や駆動効率等を考えると、図９に示した左右対称配置が望ましい。
【０１５１】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：
ＦＰＣ）３０５から行われる。ＦＰＣ３０５は、基板３０１の所定の場所まで配置された
配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極３
０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極
はＩＴＯを用いて形成した。
【０１５２】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤３０７が塗布され、あらかじ
めアクティブマトリクス基板上に形成されたスペーサ３１０によって一定のギャップ（基
板３０１と対向基板３０６との間隔）を保った状態で、対向基板３０６が貼り付けられる
。その後、シール剤３０７が塗布されていない部分より液晶素子が注入され、封止剤３０
８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１５３】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数
個のＩＣを用いてもよい。
【０１５４】
また、本実施例は、実施例１と自由に組みあわせることが可能である。
【実施例３】
【０１５５】
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示
したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例
を示す。
【０１５６】
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施
例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を
形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸
化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい
。
【０１５７】
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接
続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領
域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイ
ン電極も形成する。
【０１５８】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数
個のＩＣを用いてもよい。
【０１５９】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス
基板を用い、実施例２に従って液晶モジュールを作製し、バックライト６０４、導光板６
０５を設け、カバー６０６で覆えば、図１０にその断面図の一部を示したようなアクティ
ブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機
樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹
脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は
、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０１６０】
また、本実施例は、実施例１、または実施例２と自由に組みあわせることが可能である
。
【実施例４】
【０１６１】
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例
を図１１に示す。
【０１６２】
図１１（Ａ）は、ＥＬモジュールを示す上面図、図１１（Ｂ）は図１１（Ａ）
をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板
、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回
路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記
実施例に従えば得ることができる。
【０１６３】
また、９１８はシール材、９１９はＤＬＣ膜であり、画素部および駆動回路部はシール
材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用い
てカバー材９２０で封止されている。熱や外力などによる変形に耐えるためカバー材９２
０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブ
ラスト法などにより図１１に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工
して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい
。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後
、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０１６４】
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号
を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキ
ット）９０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良
い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰ
ＷＢが取り付けられた状態をも含むものとする。
【０１６５】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０
が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成され
ており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画
素電極９１２を含む複数の画素により形成される。また、ゲート側駆動回路９０３はｎチ
ャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯＳ回路を用い
て形成される。
【０１６６】
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例１のｎチャネル型Ｔ
ＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。
【０１６７】
なお、ＴＦＴとＥＬ素子の間に設ける絶縁膜としては、アルカリ金属イオンやアルカリ土
金属イオン等の不純物イオンの拡散をブロックするだけでなく、積極的にアルカリ金属イ
オンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプ
ロセス温度に耐えうる材料が適している。これらの条件に合う材料は、一例としてフッ素
を多く含んだ窒化シリコン膜が挙げられる。
窒化シリコン膜の膜中に含まれるフッ素濃度は、１×１０19／ｃｍ3以上、好ましくは窒
化シリコン膜中でのフッ素の組成比を１〜５％とすればよい。窒化シリコン膜中のフッ素
がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。また、他
の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン（Ｓｂ）
化合物、スズ（Ｓｎ）化合物、またはインジウム（Ｉｎ）化合物からなる微粒子を含む有
機樹脂膜、例えば、五酸化アンチモン微粒子（Ｓｂ2Ｏ5・ｎＨ2Ｏ）を含む有機樹脂膜も
挙げられる。なお、この有機樹脂膜は、平均粒径１０〜２０ｎｍの微粒子が含まれており
、光透過性も非常に高い。この五酸化アンチモン微粒子で代表されるアンチモン化合物は
、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。
【０１６８】
画素電極９１２は発光素子（ＥＬ素子）の陽極として機能する。また、画素電極９１２
の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６および発光素子
の陰極９１７が形成される。
【０１６９】
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥ
Ｌ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例え
ば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、また
は三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を
用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができ
る。
【０１７０】
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９
０９に電気的に接続されている。さらに、画素部９０２及びゲート側駆動回路９０３に含
まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
【０１７１】
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を
用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料で
あることが望ましい。
【０１７２】
また、シール材９１８を用いて発光素子を完全に覆った後、すくなくとも図１１に示す
ようにＤＬＣ膜等からなる保護膜９１９をシール材９１８の表面（露呈面）に設けること
が好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端
子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である
。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置で使用するマス
キングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにし
てもよい。
【０１７３】
以上のような構造で発光素子をシール材９１８及び保護膜で封入することにより、発光
素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による
劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。
【０１７４】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図１１とは逆方向に発光する構成
としてもよい。図１２にその一例を示す。なお、上面図は同一であるので省略する。
【０１７５】
図１２に示した断面構造について以下に説明する。基板１０００としては、ガラス基板
や石英基板の他にも、半導体基板または金属基板も使用することができる。基板１０００
上に絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆
動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのド
レインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。また
、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１
４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１７６】
画素電極１０１２は発光素子の陰極として機能する。また、画素電極１０１２の両端に
はバンク１０１５が形成され、画素電極１０１２上にはＥＬ層１０１６および発光素子の
陽極１０１７が形成される。
【０１７７】
陽極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰ
Ｃ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１
００３に含まれる素子は全て陽極１０１７、シール材１０１８、及びＤＬＣ等からなる保
護膜１０１９で覆われている。また、カバー材１０２１と基板１０００とを接着剤で貼り
合わせた。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
【０１７８】
なお、シール材１０１８としては、できるだけ可視光に対して透明もしくは半透明な材料
を用いるのが好ましい。また、シール材１０１８はできるだけ水分や酸素を透過しない材
料であることが望ましい。
【０１７９】
また、図１２では、画素電極を陰極とし、ＥＬ層と陽極を積層したため、発光方向は図
１２に示す矢印の方向となっている。
【０１８０】
本実施例では、実施例１で得られる電気特性、信頼性ともに高いＴＦＴを用いるため、
従来の素子に比べて信頼性の高い発光素子を形成することができる。また、そのような発
光素子を有する発光装置を表示部として用いることにより高性能な電気器具を得ることが
できる。
【０１８１】
なお、本実施例は実施例１と自由に組み合わせることが可能である。
【実施例５】
【０１８２】
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリク
ス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型
ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それら
を組み込んだ全ての電子機器が完成される。
【０１８３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１３〜図１５に示す。
【０１８４】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４等を含む。
【０１８５】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１８６】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、
カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１８７】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム
部２３０３等を含む。
【０１８８】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、
操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。
【０１８９】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１９０】
図１４（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。実施例３を投射装置２６０１の一部を構成する液晶モジュール２８０８に
適用し、装置全体を完成させることができる。
【０１９１】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。実施例３を投射装置２７０２の一部を構成す
る液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０１９２】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成さ
れる。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式
の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中
において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや
、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９３】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９４】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場
合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない
。
【０１９５】
図１５（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ
、イメージセンサ等）２９０７等を含む。
【０１９６】
図１５（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０１９７】
図１５（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。
【０１９８】
ちなみに図１５（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０
インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには
、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１９９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合
わせからなる構成を用いても実現することができる。
【特許請求の範囲】
【請求項１】
成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させて非晶質構造を有する半導体膜の作製方法であって、
成膜室の圧力を２．６６６Ｐａ以上１３３．３Ｐａ以下にし、
前記希ガスに対する前記水素の流量比を０．２以上５以下にし、
前記ＲＦパワー密度を０．００１７Ｗ／ｃｍ２以上１Ｗ／ｃｍ２以下にしてプラズマを発生させることを特徴とする半導体膜の作製方法。
【請求項２】
成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させて非晶質構造を有し、希ガス元素を１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下で含む半導体膜の作製方法であって、
成膜室の圧力を２．６６６Ｐａ以上１３３．３Ｐａ以下にし、
前記希ガスに対する前記水素の流量比を０．２以上５以下にし、
前記ＲＦパワー密度を０．００１７Ｗ／ｃｍ２以上１Ｗ／ｃｍ２以下にしてプラズマを発生させることを特徴とする半導体膜の作製方法。
【請求項３】
請求項１または２において、前記半導体膜はプラズマＣＶＤ法で形成されたことを特徴とする半導体膜の作製方法。
【請求項１】
成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させて非晶質構造を有する半導体膜の作製方法であって、
成膜室の圧力を２．６６６Ｐａ以上１３３．３Ｐａ以下にし、
前記希ガスに対する前記水素の流量比を０．２以上５以下にし、
前記ＲＦパワー密度を０．００１７Ｗ／ｃｍ２以上１Ｗ／ｃｍ２以下にしてプラズマを発生させることを特徴とする半導体膜の作製方法。
【請求項２】
成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させて非晶質構造を有し、希ガス元素を１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下で含む半導体膜の作製方法であって、
成膜室の圧力を２．６６６Ｐａ以上１３３．３Ｐａ以下にし、
前記希ガスに対する前記水素の流量比を０．２以上５以下にし、
前記ＲＦパワー密度を０．００１７Ｗ／ｃｍ２以上１Ｗ／ｃｍ２以下にしてプラズマを発生させることを特徴とする半導体膜の作製方法。
【請求項３】
請求項１または２において、前記半導体膜はプラズマＣＶＤ法で形成されたことを特徴とする半導体膜の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−２１１２１４（Ｐ２０１１−２１１２１４Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１１−１１４３３５（Ｐ２０１１−１１４３３５）
【出願日】平成２３年５月２３日（２０１１．５．２３）
【分割の表示】特願２００８−４４０８（Ｐ２００８−４４０８）の分割
【原出願日】平成１４年５月３１日（２００２．５．３１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２３年５月２３日（２０１１．５．２３）
【分割の表示】特願２００８−４４０８（Ｐ２００８−４４０８）の分割
【原出願日】平成１４年５月３１日（２００２．５．３１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]