【課題】溝部を絶縁膜で埋設する際に、溝部のアスペクト比が大きい場合であっても、内部にボイドを残存させることなく、溝部内に絶縁膜を充填する。これにより微細化した半導体装置の製造を容易に行うことを可能とする。
【解決手段】隣り合う凸部の間に形成される溝部の上端部においてオーバーハング形状を有すると共に、溝部の上部にボイドを有するように溝部内に溝部用絶縁膜を形成する。凸部の高さ方向に対して斜め方向から、溝部用絶縁膜に不純物をイオン注入することにより、溝部内に形成された溝部用絶縁膜の一部に不純物をドープする。溝部用絶縁膜の不純物がドープされた部分を除去した後、溝部内に溝部用絶縁膜を充填する。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】チャネルを形成する脱水化または脱水素化された酸化物半導体層に接する絶縁層に、シリコン過酸化ラジカルを含む絶縁層を用いる。絶縁層から酸素が放出されることにより、酸化物半導体層中の酸素欠損及び絶縁層と酸化物半導体層の界面準位を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】ケイ素含有誘電体材料の層の誘電率の修復
【解決手段】第１の誘電率および少なくとも１つの表面を有するケイ素含有誘電体材料の層の誘電率の修復方法であって、ケイ素含有誘電体材料の層の第１の誘電率が第２の誘電率まで増加しており、該方法は、ケイ素含有誘電体材料の層の少なくとも１つの表面と、ケイ素含有流体とを接触させるステップ、そしてケイ素含有誘電体材料の層の少なくとも１つの表面を、紫外線照射、熱、および電子ビームからなる群から選択されるエネルギー源に曝すステップ、の各ステップを含み、ケイ素含有誘電体材料の層は、ケイ素含有誘電体材料の層をエネルギー源に曝した後の第２の誘電率より低い第３の誘電率を有する、方法。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。信頼性の高い半導体装置を歩留まり良く作製する。
【解決手段】酸化物半導体膜を有するトップゲート構造のスタガ型トランジスタにおいて、酸化物半導体膜と接する第１のゲート絶縁膜を、プラズマＣＶＤ法によりフッ化珪素及び酸素を含む成膜ガスを用いた酸化シリコン膜で形成し、該第１のゲート絶縁膜上に積層する第２のゲート絶縁膜を、プラズマＣＶＤ法により水素化珪素及び酸素を含む成膜ガスを用いた酸化シリコン膜で形成する。 （もっと読む）

【課題】ポーラスＬｏｗ−ｋ膜の信頼性を向上させる。
【解決手段】ポーラスＬｏｗ−ｋ膜からなる第２ファイン層の層間絶縁膜ＩＬ２内の空孔１０および空孔１１の平均径を１．０ｎｍ以上１．４５ｎｍ未満とすることで、プロセスダメージによって層間絶縁膜ＩＬ２の表面に変質層ＣＬが形成されることを防ぐ。また、水分を含む変質層ＣＬの形成を抑えることで、各配線を構成するバリア膜および主導体膜の酸化を防ぎ、各配線間の耐圧の劣化を防ぐ。これにより、層間絶縁膜ＩＬ２に隣接して形成される配線のＥＭ寿命および前記配線の線間ＴＤＤＢ寿命の劣化を防ぐ。 （もっと読む）

【課題】ポーラスＬｏｗ−ｋ膜の信頼性を向上させる。
【解決手段】プラズマＣＶＤ法によって層間絶縁膜ＩＬ２を形成する際にＣＶＤ装置内に供給するポロジェンの流量を、ポロジェンおよびメチルジエトキシシランの合計の流量の３０％以上６０％以下とすることで、層間絶縁膜ＩＬ２内に形成される空孔１０の大きさを小さくし、プロセスダメージによって層間絶縁膜ＩＬ２の表面に変質層ＣＬが形成されることを防ぐ。また、水分を含む変質層ＣＬの形成を抑えることで、各配線を構成するバリア膜および主導体膜の酸化を防ぎ、各配線間の耐圧の劣化を防ぐ。これにより、層間絶縁膜ＩＬ２に隣接して形成される配線のＥＭ寿命および前記配線の線間ＴＤＤＢ寿命の劣化を防ぐ。 （もっと読む）

【課題】有機シロキサン系絶縁膜を用いて電気的特性に優れた半導体装置を製造する方法を提供する。
【解決手段】下層配線の上にこの順で形成された第１〜第３の絶縁膜をドライエッチングして該下層配線に至る開口部を形成し、該開口部の内面と該第３の絶縁膜の上にバリアメタル膜を形成し、該バリアメタル膜の上に該開口部を埋める導電層を形成し、該第３の絶縁膜上の該導電層と該バリアメタル膜、及び該第２、第３の絶縁膜の一部を除去し該下層配線に電気的に接続する上層配線を形成し、露出した該第２の絶縁膜と該導電層の表面を還元性プラズマ処理し、
該第２の絶縁膜は下記式で表されるアルキルアルコキシシランと非酸化性ガスとを用い、５００Ｐａ以下でプラズマＣＶＤ法により形成する
ＲｗＳｉｘＯｙ（ＯＲ´）ｚ
Ｒ及びＲ´はＣＨ_３、ｗｘｚは正の整数、ｙは０または正の整数、（ｗ／ｘ）＝２である。 （もっと読む）

【課題】基板の表面粗度によらず膜表面が平坦であり、信頼性が高く、製造コストを低減させた薄膜トランジスタ及びその製造方法を提供する。
【解決手段】可撓性のプラスチック基板１０上に、ゲート電極１１、ゲート絶縁層１２、半導体活性層１３、ソース電極１４、及びドレイン電極１５を順次形成するボトムゲート型薄膜トランジスタ１の製造方法である。ゲート絶縁層１２は、プラスチック基板１０上に下部層１２ａと該下部層１２ａ上に積層された少なくとも一層以上の上部層１２ｂとがこの順で形成されてなり、下部層１２ａは、炭素含有酸化シリコンを含む材料からなり、下部層１２ａの炭素濃度が、１５atm％以上４０atm％以下となるように真空紫外光ＣＶＤ法により形成される。 （もっと読む）

【課題】低誘電率膜への付着性が高く、低誘電率膜中への銅の拡散を効果的に防止できるバリア膜の成膜方法を提供する。
【解決手段】 成膜方法は、成膜装置１００の処理容器１内に、絶縁膜が設けられたウエハＷを配置する工程と、処理容器１内にＴＥＯＳなどのシリコン原子を含む化合物のガスと水蒸気などのＯＨ基供与性ガスを供給し、絶縁膜の表面にＳｉ−ＯＨ基を形成させる表面改質工程と、処理容器１内にマンガン含有材料を含む成膜ガスを供給し、ＣＶＤ法によりＳｉ−ＯＨ基が形成された絶縁膜の表面にマンガン含有膜を成膜する成膜工程と、を備えている。 （もっと読む）

【課題】誘電率が低くかつ金属との密着性に優れた絶縁層を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板（シリコン基板）と、基板上に設けられており、炭素−炭素結合を有し、かつ炭素原子数とシリコン原子数との比（Ｃ／Ｓｉ）が２以上である、多孔質ＳｉＯＣＨ膜１２ｂと、多孔質ＳｉＯＣＨ膜１２ｂに設けられた凹部と、凹部を埋め込むように設けられた金属膜（Ｃｕ膜２２ｂ）と、Ｃｕ膜２２ｂと接しており、凹部内の多孔質ＳｉＯＣＨ膜１２ｂの表面に設けられた、改質層３１ｂと、を備え、改質層３１ｂは、多孔質ＳｉＯＣＨ膜１２ｂの内部と比較して、Ｃ／Ｓｉ比が小さく、かつＯ／Ｓｉ比が同等である。 （もっと読む）

【課題】半導体装置の広幅の配線におけるディッシングの抑制と、抵抗の抑制と、を両立させる。
【解決手段】半導体装置１００は、半導体基板１と、半導体基板１上に形成された配線層絶縁膜９と、を有している。配線層絶縁膜９には、第１配線用配線溝１１と、第１配線用配線溝１１よりも広幅の第２配線用配線溝１２と、が形成されている。第１配線用配線溝１１内には第１配線２１が、第２配線用配線溝１２内には第２配線２２が、それぞれ形成されている。第２配線用配線溝１２の底面の少なくとも一部分は、絶縁膜（例えば、絶縁膜４及びエッチングストッパー膜５）によって、第２配線用配線溝１２の上端に達しない高さで第１配線用配線溝１１の底面よりもかさ上げされた、かさ上げ部１５となっている。 （もっと読む）

【課題】トレンチ内に確実に絶縁膜を残すことができる半導体装置およびその製造方法を提供する。
【解決手段】トレンチ内にゲート電極を形成した後、一部にリフロー性の絶縁膜を含む絶縁膜を形成して平坦化する。その後、ＣＭＰ法により平坦化した表面を研磨し、トレンチ内に絶縁膜を充填する。その際、フィールド酸化膜の表面も研磨する。 （もっと読む）

本発明の実施形態は、超小型電子構造の形成に関する。３２ｎｍの次のテクノロジーノード向けの低誘電率誘電体材料は、約２．６未満の誘電率を呈する必要がある。本発明により、全体として超小型電子構造の曲げおよび剪断強度の完全性を向上させながら、そのような低誘電率誘電体材料を使用する半導体デバイスを形成することが可能になる。
（もっと読む）

【課題】マンガン含有材料を利用して、低誘電率膜への銅の拡散を防止する。
【解決手段】成膜装置１００では、制御部７０の制御に基づき、処理容器１内を真空にして、ヒーター６によりウエハＷを加熱しつつ、シャワーヘッド１１のガス吐出孔１３ａ，１３ｂからウエハＷへ向けて低誘電率材料とマンガン含有材料とを含む成膜ガスを供給する。高周波電源２３からシャワーヘッド１１に高周波電力を供給することにより、成膜ガスを解離させ、処理容器１内に成膜ガスのプラズマを生成させる。このプラズマによって、ウエハＷの表面にＭｎを含有するＳｉＣＯＨ膜を成膜する。 （もっと読む）

高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜が提供され、前記製造方法は、有機シリケートマトリックス−含有溶液と反応性ポロゲン−含有溶液とを混合して混合溶液を準備し、前記混合溶液を基材上に塗布して薄膜を形成し、前記薄膜を熱処理し、前記熱処理の過程中にオゾン処理を行うことを含み、このような製造方法によって製造されたナノ細孔の超低誘電薄膜は、高温のオゾン処理及び処理温度の最適化による薄膜内の細孔のサイズと分布度の改善を通じて、２.３以下の誘電率と１０ＧＰａ以上の機械的強度とを有することができる。
（もっと読む）

【課題】配線間のリーク電流が発生することを抑制し、配線間容量の増大を抑制する。
【解決手段】半導体装置１００の製造方法は、絶縁膜２にダマシン配線を形成する工程（Ａ）を含む半導体装置１００の製造方法であって、基板１上に形成された絶縁膜２の表面にプラズマ処理を行い、絶縁膜２中の水分を脱離する工程（Ｂ）と、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜２をシリル化する工程（Ｃ）と、を含む。 （もっと読む）

【課題】比誘電率の低下を軽減しつつリーク電流値を低減し、スパッタ率の低下による堆積速度の減少を抑制し、かつ、面内均一性に優れた誘電体膜の製造方法を提供すること。
【解決手段】本発明の一実施形態に係る誘電体膜の製造方法は、基板上に、ＡｌとＳｉとＯを主成分とする金属酸化物である誘電体膜を形成する誘電体膜の製造方法であって、Ａｌ元素とＳｉ元素のモル比率Ｓｉ／（Ｓｉ＋Ａｌ）が０＜（Ｂ／（Ａ＋Ｂ））≦０．１であり、非晶質構造を有する金属酸化物を形成する工程と、該非晶質構造を有する金属酸化物に１０００℃以上のアニール処理を施し、結晶相を含む金属酸化物を形成する工程と、を備える。 （もっと読む）

【課題】キャパシタ容量の低下を抑制する半導体装置を提供する。
【解決手段】半導体装置は、上部電極膜（上部電極膜１１４、上部電極膜１１６）と下部電極膜１１０との間に容量絶縁膜１１２が設けられた容量素子を備え、下部電極膜１１０は、少なくとも容量絶縁膜１１２と接する部分に、多結晶窒化チタンを有する。 （もっと読む）

【課題】埋設性と塗布性とに優れ、すぐれた膜物性を有するシリカ質膜を形成することができるコーティング組成物とそれを用いたシリカ質膜の形成方法の提供。
【解決手段】ペルヒドロポリシラザンと溶媒とを含んでなるコーティング組成物であって、前記ペルヒドロポリシラザンの分子量分布曲線が、分子量８００〜２，５００の範囲と、分子量３，０００〜８，０００の範囲とにそれぞれ極大を有し、重量平均分子量Ｍｗと数平均分子量Ｍｎの比Ｍｗ／Ｍｎが６〜１２である、コーティング組成物。このコーティング組成物ギャップを有する基板上に塗布し、１０００℃以下で加熱することにより、ギャップ深部まで埋設されたシリカ質膜を形成させることができる。 （もっと読む）