半導体装置およびその製造方法
【課題】トレンチ内に確実に絶縁膜を残すことができる半導体装置およびその製造方法を提供する。
【解決手段】トレンチ内にゲート電極を形成した後、一部にリフロー性の絶縁膜を含む絶縁膜を形成して平坦化する。その後、CMP法により平坦化した表面を研磨し、トレンチ内に絶縁膜を充填する。その際、フィールド酸化膜の表面も研磨する。
【解決手段】トレンチ内にゲート電極を形成した後、一部にリフロー性の絶縁膜を含む絶縁膜を形成して平坦化する。その後、CMP法により平坦化した表面を研磨し、トレンチ内に絶縁膜を充填する。その際、フィールド酸化膜の表面も研磨する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トレンチゲート構造を有するMOSFET型の半導体装置およびその製造方法に関し、特に低消費電力、高信頼性の半導体装置およびその製造方法に関する。
【背景技術】
【0002】
図16は、従来のトレンチゲート構造を有するMOSFET型の半導体装置の一例を示す。図17および図18は、図16のMOSFET型半導体装置の製造方法を示す。図16に示すように従来のMOSFET型半導体装置は、ドレイン領域となるn型半導体基板31とその上にエピタキシャル成長によって形成されたn型半導体層32と、n型半導体層32内に設けられチャネル領域を含むベース領域となるp型半導体領域33と、p型半導体領域33内に設けられたソース領域となるn型半導体領域34と、表面からn型半導体領域34およびp型半導体領域33を貫通してn型半導体層32に達して形成されたトレンチ35内に形成された熱酸化膜からなるゲート酸化膜36と、ゲート酸化膜36を介してトレンチ35内に形成されたゲート電極37と、トレンチ35内のゲート電極37上に形成された絶縁膜38と、半導体領域と絶縁膜38上に形成され、絶縁膜38の一部が除去されたコンタクトホール39を通してソース領域となるn型半導体領域34と接続するソース電極40とを備えている。また、n型半導体基板の裏面にドレイン電極(図示せず)が形成されている。
【0003】
このような構造の半導体装置は、次のように形成される。まず、ドレイン領域となるn型半導体基板31上に、n型半導体層32をエピタキシャル成長する。その後、n型半導体層32表面に、例えば、イオン注入法あるいは熱拡散法により、チャネル領域を含むベース領域となるp型半導体領域33を形成する。さらに、p型半導体領域33表面の一部に、ソース領域となるn型半導体領域34を選択形成する(図17a)。
【0004】
次にn型半導体領域34とp型半導体領域33を貫通して、n型半導体層32に達するトレンチ35を、通常のフォトリソグラフィ法により形成する。このトレンチ35の表面形状はストライプ状に形成される(図17b)。
【0005】
次に露出する表面を熱酸化して、熱酸化膜36を形成する(図17c)。この熱酸化膜36は、ゲート酸化膜となる。
【0006】
全面にリン(P)等の不純物をドープしたn型のポリシリコン層37を厚く形成し、トレンチ35内に充填するとともに平坦化する(図17d)。このポリシリコン層37は、ゲート電極となる。
【0007】
その後、ポリシリコン層37を異方性ドライエッチングすることにより、ポリシリコン層37が、トレンチ35内に埋め込まれ、ゲート電極を形成する。この際、表面の熱酸化膜上にポリシリコン層が残らないようにするため、オーバーエッチングを行う。その結果、ゲート電極の表面は、p型半導体領域33表面とほぼ同じか、p型半導体領域33表面より低く形成されることになる(図18a)。
【0008】
ゲート電極に接続する引き出し電極(図示せず)を形成した後、全面に、層間絶縁膜38を形成する(図18b)。
【0009】
コンタクトホール39を形成した後(図18c)、ソース電極40を形成する。またn型半導体基板31の裏面には、ドレイン電極(図示せず)を形成することで、半導体装置を完成する。なお図18cにおいて、41はベースコンタクト拡散層である。
【0010】
この種の半導体装置では、オン抵抗を低減するためには、そのセルピッチの間隔を狭くして実効的なゲート幅を大きくする必要がある。しかしながら、図16に示す構造の半導体装置では、コンタクトホール39の形成を通常のフォトリソグラフィ法により行うため、マスク合わせの余裕を考慮する必要があった。通常のフォトリソグラフィ法によるトレンチセルピッチは2.5〜3.0μm程度が限界であり、オン抵抗を低減することができなかった。
【0011】
そこで本願出願人は、図19に示すトレンチ構造の半導体装置を提案している(特許文献1)。この半導体装置は、トレンチ内に絶縁膜であるTEOS膜42とリフロー性有するBPSG膜43を充填するため、ドライエッチングによるエッチバック法により所望の構造が形成されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2009−224458号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
従来の半導体装置では、オン抵抗を低減するため、セルピッチを狭くすることが難しいという問題があった。一方、本願出願人が先に提案した半導体装置の製造方法でもトレンチ内に絶縁膜を形成する製造方法は、ドライエッチングによるエッチバック法によって行われるため、ウエハ面内のトレンチの溝幅のバラツキ、トレンチの深さのバラツキ、絶縁膜の厚さのバラツキ、さらにエッチング速度の不均一性により、トレンチ内に残る絶縁膜のウエハ面内のバラツキが発生するという問題があった。また、ドライエッチングの終点のバラツキによっても、トレンチ内に残る絶縁膜のバラツキが発生するという問題があった。本発明は上記問題点を解消し、トレンチ内に確実に絶縁膜を残すことができる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記目的を達成するため、本願請求項1に係る発明は、トレンチゲート構造を有する半導体装置において、第1導電型の半導体基板と、前記半導体基板の主面に積層された第1導電型のエピタキシャル層と、前記エピタキシャル層表面に形成された第2導電型の第1半導体領域と、前記第1半導体領域表面の一部に形成された第1導電型の第2半導体領域と、前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチと、前記トレンチ内の半導体領域表面に形成されたゲート酸化膜と、前記ゲート酸化膜を介して前記トレンチ内に、表面が前記第1の半導体領域と前記第2の半導体領域とが接合する底面部より表面側に位置するように充填されたゲート電極と、前記トレンチ内の前記ゲート電極上に充填された少なくとも一部にリフロー性の絶縁膜を含む絶縁膜と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極と、前記半導体装置の外周を取り囲むフィールド酸化膜とを備え、少なくとも表面に露出する前記第1の半導体領域表面、前記第2半導体領域表面、前記トレンチ内に充填された絶縁膜表面、フィールド酸化膜表面、それぞれの高さが等しいことを特徴とする。
【0015】
本願請求項2に係る発明はトレンチゲート構造を有する半導体装置の製造方法において、第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、前記第2導電型の第1半導体領域表面の一部に、第1導電型の第2半導体領域を形成する工程と、前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることにより、前記ゲート電極の表面が、前記トレンチ内であって、前記第1半導体領域と前記第2半導体領域とが接合する底面部より上に位置するようにゲート電極を形成する工程と、全面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、表面に露出する前記第1半導体領域表面、前記第2半導体領域表面を露出する工程と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
【0016】
本願請求項3に係る発明は、トレンチゲート構造を有する半導体装置の製造方法において、第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、前記第1半導体領域表面から該第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることによりゲート電極を形成する工程と、全面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、前記第1半導体領域表面を露出する工程と、露出する前記第1半導体領域表面の一部に、該第1半導体領域と接合する底面部が、前記ゲート電極表面より深い位置となるように、第1導電型の第2半導体領域を形成する工程と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
【発明の効果】
【0017】
本発明の半導体装置の製造方法によれば、セルピッチを狭くしても、トレンチ内に確実に絶縁膜を残すことができ、十分に大きいゲート−ソース間耐圧を備えた半導体装置を提供することが可能となる。
【0018】
また、通常は、表面に突出するフィールド酸化膜が除去されるため、平坦性の良い半導体装置を形成することができるという利点もある。
【図面の簡単な説明】
【0019】
【図1】本発明の半導体装置の製造方法を説明する図である。
【図2】本発明の半導体装置の製造方法を説明する図である。
【図3】本発明の半導体装置の製造方法を説明する図である。
【図4】本発明の半導体装置の製造方法を説明する図である。
【図5】本発明の半導体装置の製造方法を説明する図である。
【図6】本発明の半導体装置の製造方法を説明する図である。
【図7】本発明の半導体装置の製造方法を説明する図である。
【図8】本発明の半導体装置の製造方法を説明する図である。
【図9】本発明の半導体装置の製造方法を説明する図である。
【図10】本発明の半導体装置の製造方法を説明する図である。
【図11】本発明の半導体装置の製造方法を説明する図である。
【図12】本発明の半導体装置の製造方法を説明する図である。
【図13】本発明の別の半導体装置を説明する図である。
【図14】本発明の半導体装置別の断面を説明する図である。
【図15】本発明の半導体装置を説明する平面図である。
【図16】従来のこの種の半導体装置を説明する図である。
【図17】従来のこの種に半導体装置の製造方法を説明する図である。
【図18】従来のこの種の半導体装置の製造方法を説明する図である。
【図19】従来の別の半導体装置を説明する図である。
【発明を実施するための形態】
【0020】
以下、本発明について、MOSFET型の半導体装置の製造工程に従い、詳細に説明する。以下の説明は、図15に平面図を示すMOSFET型の半導体装置のように、n型領域とp型領域が交互にストライプ状に形成され、それに垂交するようにトレンチが形成されているMOSFET型半導体装置において、A−A線の断面図を例にとり説明する。
【実施例1】
【0021】
まず、第1の実施例について説明する。ドレイン領域となるn型半導体基板1上に、n型半導体層2をエピタキシャル成長する。半導体装置形成領域を区画するフィールド酸化膜を形成するマスクを形成するため、n型半導体層2表面に、酸化膜3および窒化膜4を積層形成する(図1)。
【0022】
窒化膜4上にフォトレジスト5を形成し、フィールド酸化膜形成予定領域を開口させた後、フォトレジスト5をエッチングマスクとして使用し、露出する窒化膜4、酸化膜3およびn型半導体層2の表面を異方性エッチングする(図2)。ここで、n型半導体層2表面のエッチング深さは、その後形成されるフィールド酸化膜の下面の形成位置が、後述する所望の深さに達するように調整される。
【0023】
フォトレジスト5を除去し、熱酸化法によりフィールド酸化膜6を形成する(図3)。例えば、n型半導体層2表面のエッチング深さが0.2μmとし、0.75μm厚のフィールド酸化膜を形成すると、フィールド酸化膜6の下面は、n型半導体層2表面より約0.55μm深くまで達し、フィールド酸化膜6の上面は、n型半導体層2表面より約0.2μm高くなる。
【0024】
なお、フィールド酸化膜6は、図13に示す半導体装置のフィールド酸化膜のように、厚い第1のフィールド酸化膜6aと薄い第2のフィールド酸化膜6bで構成することも可能である。このように厚さの異なるフィールド酸化膜の形成方法は、第1のフィールド酸化膜6aを形成した後、フィールド酸化膜を形成するための別のマスクを形成し、その後熱処理を行うことで第2のフィールド酸化膜6b形成する。あるいはまた、第1のフィールド酸化膜6aを形成した後、第2のフィールド酸化膜形成予定領域に選択的に、比較的濃度が高く、加速エネルギーの大きい条件でリンをイオン注入して、熱酸化することで第2のフィールド酸化膜6bを形成することもできる。このように第2のフィールド酸化膜6bを備える構造とすると、第1のフィールド酸化膜6aのエッジからのひずみストレスを緩和することができる利点がある。
【0025】
窒化膜4を除去した後、n型半導体層2の表面にp型不純物をイオン注入して、チャネル領域を含むベース領域となるp型半導体領域7を形成する。その後全面にCVD法によりTEOS(Tetra
Ethyl Ortho Silicate)膜8を形成する(図4)。なお、本実施例では、ソース領域を構成するn型半導体領域を形成することなくTEOS膜8を形成しているが、p型半導体領域7を形成した後、引き続きn型不純物をイオン注入してソース領域を形成した後、TEOS膜8を形成しても良い。
【0026】
トレンチ形成予定領域上のTEOS膜8を通常のフォトリソグラフィ法により除去し、トレンチ形成予定領域のp型半導体領域7表面を露出させる(図5)。なお、n型半導体領域(ソース領域)を先に形成する場合は、n型半導体領域とp型半導体領域7が露出することになる。
【0027】
TEOS膜8をエッチングマスクとして使用し、露出するp型半導体領域7、n型半導体層2の一部をエッチング除去し、トレンチ9を形成する(図6)。
【0028】
TEOS膜8を除去した後、露出する表面を熱酸化して、熱酸化膜10を形成する(図7)。この熱酸化膜10はゲート酸化膜となる。
【0029】
全面にリン等の不純物をドープしたn型のポリシリコン層を厚く形成し、トレンチ9内に充填するとともに平坦化する。その後、ポリシリコン層を異方性ドライエッチングすることにより、ポリシリコン層が、トレンチ5内に埋め込まれた形状となり、ゲート電極11を形成することができる。この際、表面の熱酸化膜10上にポリシリコン層が残らないようにするため、オーバーエッチングを行う。また、トレンチ9内のゲート電極11表面は、後工程で形成するソース領域となるn型半導体領域とベース領域となるp型半導体領域7の接合部(接合の底面部)よりも表面側に位置するようにする。さらに、ゲート・ソース間の絶縁耐圧が確保できるようにトレンチ内に層間絶縁膜が残るようにするため、p型半導体領域7表面より低くなるようにする(図8)。ソース領域となるn型半導体領域を先に形成する場合は、n型半導体領域とp型半導体領域の接合面が、トレンチ内のゲート電極11表面より下に配置されるようにする。
【0030】
トレンチ内で露出するゲート電極11表面を酸化して酸化膜12を形成した後、層間絶縁膜となる厚さ約0.2μmのTEOS膜13と約1.0μmのBPSG膜14を積層形成する。このBPSG膜14は、CVD法により形成した後、熱処理することで流動し、全面を平坦化させることができる(図9)。
【0031】
その後、本発明は、CMP(Chemical Mechanical Polishing)法により表面を研磨し、p型半導体領域7表面を露出させる(図10)。このとき、トレンチ9の表面には、TEOS膜13とBPSG膜14が残る構造となるため、ゲート電極11とソース領域及びドレイン領域との絶縁性は、安定に保つことができる。特に本発明では、従来のエッチバック法によらず、CMP法により表面を研磨するため、トレンチ9内に確実にTEOS膜13とBPSG膜14を残すことができるため、トレンチ9内に残る絶縁膜のバラツキに起因するMOSFETのゲート−ソース間耐圧のバラツキの発生を防止することができる。さらに本発明では、表面の研磨によって、フィールド酸化膜6の表面も研磨され、平坦化できるという利点もある。なお、先にn型半導体領域を形成する場合は、n型半導体領域表面も研磨される。
【0032】
p型半導体領域7表面に、リン又は砒素をイオン注入した後、活性化のための熱処理を行うことにより、ソース領域となるn型半導体領域15を形成する(図11)。
【0033】
表面に、アルミニウムからなるソース電極16、ゲート電極の引き出し電極(図示せず)を形成する。その後、表面にパッシベーション膜17を形成し、n型半導体基板1を所望の厚さにした後、ドレイン電極18を形成することで、MOSFET型の半導体装置が完成する(図12)。
【0034】
図14は、図15に示す断面図のB−B線の断面図を示しており、トレンチ内に形成されたゲート電極11の引き出し電極19の構造を示している。図14に示すように、本発明は、CMP法により平坦化するため、フォールド酸化膜6の表面も研磨され、平坦性の良い半導体装置の製造方法を提供することができる。
【0035】
なお、図13に示す半導体装置についても、上述の製造方法によりフィールド酸化膜6a、6bを形成する以外は、同一の製造方法により、同一の構造を形成することができる。
【符号の説明】
【0036】
1;n型半導体基板、2;n型半導体層、3;酸化膜、4;窒化膜、5;フォトレジスト、6、6a、6b;フィールド酸化膜、7;p型半導体領域、8;TEOS膜、9;トレンチ、10;熱酸化膜、11;ゲート電極、12;酸化膜、13;TEOS膜、14;BPSG膜、15;n型半導体領域、16;ソース電極、17;パッシベーション膜、18;ドレイン電極、19;引き出し電極
【技術分野】
【0001】
本発明は、トレンチゲート構造を有するMOSFET型の半導体装置およびその製造方法に関し、特に低消費電力、高信頼性の半導体装置およびその製造方法に関する。
【背景技術】
【0002】
図16は、従来のトレンチゲート構造を有するMOSFET型の半導体装置の一例を示す。図17および図18は、図16のMOSFET型半導体装置の製造方法を示す。図16に示すように従来のMOSFET型半導体装置は、ドレイン領域となるn型半導体基板31とその上にエピタキシャル成長によって形成されたn型半導体層32と、n型半導体層32内に設けられチャネル領域を含むベース領域となるp型半導体領域33と、p型半導体領域33内に設けられたソース領域となるn型半導体領域34と、表面からn型半導体領域34およびp型半導体領域33を貫通してn型半導体層32に達して形成されたトレンチ35内に形成された熱酸化膜からなるゲート酸化膜36と、ゲート酸化膜36を介してトレンチ35内に形成されたゲート電極37と、トレンチ35内のゲート電極37上に形成された絶縁膜38と、半導体領域と絶縁膜38上に形成され、絶縁膜38の一部が除去されたコンタクトホール39を通してソース領域となるn型半導体領域34と接続するソース電極40とを備えている。また、n型半導体基板の裏面にドレイン電極(図示せず)が形成されている。
【0003】
このような構造の半導体装置は、次のように形成される。まず、ドレイン領域となるn型半導体基板31上に、n型半導体層32をエピタキシャル成長する。その後、n型半導体層32表面に、例えば、イオン注入法あるいは熱拡散法により、チャネル領域を含むベース領域となるp型半導体領域33を形成する。さらに、p型半導体領域33表面の一部に、ソース領域となるn型半導体領域34を選択形成する(図17a)。
【0004】
次にn型半導体領域34とp型半導体領域33を貫通して、n型半導体層32に達するトレンチ35を、通常のフォトリソグラフィ法により形成する。このトレンチ35の表面形状はストライプ状に形成される(図17b)。
【0005】
次に露出する表面を熱酸化して、熱酸化膜36を形成する(図17c)。この熱酸化膜36は、ゲート酸化膜となる。
【0006】
全面にリン(P)等の不純物をドープしたn型のポリシリコン層37を厚く形成し、トレンチ35内に充填するとともに平坦化する(図17d)。このポリシリコン層37は、ゲート電極となる。
【0007】
その後、ポリシリコン層37を異方性ドライエッチングすることにより、ポリシリコン層37が、トレンチ35内に埋め込まれ、ゲート電極を形成する。この際、表面の熱酸化膜上にポリシリコン層が残らないようにするため、オーバーエッチングを行う。その結果、ゲート電極の表面は、p型半導体領域33表面とほぼ同じか、p型半導体領域33表面より低く形成されることになる(図18a)。
【0008】
ゲート電極に接続する引き出し電極(図示せず)を形成した後、全面に、層間絶縁膜38を形成する(図18b)。
【0009】
コンタクトホール39を形成した後(図18c)、ソース電極40を形成する。またn型半導体基板31の裏面には、ドレイン電極(図示せず)を形成することで、半導体装置を完成する。なお図18cにおいて、41はベースコンタクト拡散層である。
【0010】
この種の半導体装置では、オン抵抗を低減するためには、そのセルピッチの間隔を狭くして実効的なゲート幅を大きくする必要がある。しかしながら、図16に示す構造の半導体装置では、コンタクトホール39の形成を通常のフォトリソグラフィ法により行うため、マスク合わせの余裕を考慮する必要があった。通常のフォトリソグラフィ法によるトレンチセルピッチは2.5〜3.0μm程度が限界であり、オン抵抗を低減することができなかった。
【0011】
そこで本願出願人は、図19に示すトレンチ構造の半導体装置を提案している(特許文献1)。この半導体装置は、トレンチ内に絶縁膜であるTEOS膜42とリフロー性有するBPSG膜43を充填するため、ドライエッチングによるエッチバック法により所望の構造が形成されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2009−224458号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
従来の半導体装置では、オン抵抗を低減するため、セルピッチを狭くすることが難しいという問題があった。一方、本願出願人が先に提案した半導体装置の製造方法でもトレンチ内に絶縁膜を形成する製造方法は、ドライエッチングによるエッチバック法によって行われるため、ウエハ面内のトレンチの溝幅のバラツキ、トレンチの深さのバラツキ、絶縁膜の厚さのバラツキ、さらにエッチング速度の不均一性により、トレンチ内に残る絶縁膜のウエハ面内のバラツキが発生するという問題があった。また、ドライエッチングの終点のバラツキによっても、トレンチ内に残る絶縁膜のバラツキが発生するという問題があった。本発明は上記問題点を解消し、トレンチ内に確実に絶縁膜を残すことができる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記目的を達成するため、本願請求項1に係る発明は、トレンチゲート構造を有する半導体装置において、第1導電型の半導体基板と、前記半導体基板の主面に積層された第1導電型のエピタキシャル層と、前記エピタキシャル層表面に形成された第2導電型の第1半導体領域と、前記第1半導体領域表面の一部に形成された第1導電型の第2半導体領域と、前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチと、前記トレンチ内の半導体領域表面に形成されたゲート酸化膜と、前記ゲート酸化膜を介して前記トレンチ内に、表面が前記第1の半導体領域と前記第2の半導体領域とが接合する底面部より表面側に位置するように充填されたゲート電極と、前記トレンチ内の前記ゲート電極上に充填された少なくとも一部にリフロー性の絶縁膜を含む絶縁膜と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極と、前記半導体装置の外周を取り囲むフィールド酸化膜とを備え、少なくとも表面に露出する前記第1の半導体領域表面、前記第2半導体領域表面、前記トレンチ内に充填された絶縁膜表面、フィールド酸化膜表面、それぞれの高さが等しいことを特徴とする。
【0015】
本願請求項2に係る発明はトレンチゲート構造を有する半導体装置の製造方法において、第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、前記第2導電型の第1半導体領域表面の一部に、第1導電型の第2半導体領域を形成する工程と、前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることにより、前記ゲート電極の表面が、前記トレンチ内であって、前記第1半導体領域と前記第2半導体領域とが接合する底面部より上に位置するようにゲート電極を形成する工程と、全面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、表面に露出する前記第1半導体領域表面、前記第2半導体領域表面を露出する工程と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
【0016】
本願請求項3に係る発明は、トレンチゲート構造を有する半導体装置の製造方法において、第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、前記第1半導体領域表面から該第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることによりゲート電極を形成する工程と、全面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、前記第1半導体領域表面を露出する工程と、露出する前記第1半導体領域表面の一部に、該第1半導体領域と接合する底面部が、前記ゲート電極表面より深い位置となるように、第1導電型の第2半導体領域を形成する工程と、前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
【発明の効果】
【0017】
本発明の半導体装置の製造方法によれば、セルピッチを狭くしても、トレンチ内に確実に絶縁膜を残すことができ、十分に大きいゲート−ソース間耐圧を備えた半導体装置を提供することが可能となる。
【0018】
また、通常は、表面に突出するフィールド酸化膜が除去されるため、平坦性の良い半導体装置を形成することができるという利点もある。
【図面の簡単な説明】
【0019】
【図1】本発明の半導体装置の製造方法を説明する図である。
【図2】本発明の半導体装置の製造方法を説明する図である。
【図3】本発明の半導体装置の製造方法を説明する図である。
【図4】本発明の半導体装置の製造方法を説明する図である。
【図5】本発明の半導体装置の製造方法を説明する図である。
【図6】本発明の半導体装置の製造方法を説明する図である。
【図7】本発明の半導体装置の製造方法を説明する図である。
【図8】本発明の半導体装置の製造方法を説明する図である。
【図9】本発明の半導体装置の製造方法を説明する図である。
【図10】本発明の半導体装置の製造方法を説明する図である。
【図11】本発明の半導体装置の製造方法を説明する図である。
【図12】本発明の半導体装置の製造方法を説明する図である。
【図13】本発明の別の半導体装置を説明する図である。
【図14】本発明の半導体装置別の断面を説明する図である。
【図15】本発明の半導体装置を説明する平面図である。
【図16】従来のこの種の半導体装置を説明する図である。
【図17】従来のこの種に半導体装置の製造方法を説明する図である。
【図18】従来のこの種の半導体装置の製造方法を説明する図である。
【図19】従来の別の半導体装置を説明する図である。
【発明を実施するための形態】
【0020】
以下、本発明について、MOSFET型の半導体装置の製造工程に従い、詳細に説明する。以下の説明は、図15に平面図を示すMOSFET型の半導体装置のように、n型領域とp型領域が交互にストライプ状に形成され、それに垂交するようにトレンチが形成されているMOSFET型半導体装置において、A−A線の断面図を例にとり説明する。
【実施例1】
【0021】
まず、第1の実施例について説明する。ドレイン領域となるn型半導体基板1上に、n型半導体層2をエピタキシャル成長する。半導体装置形成領域を区画するフィールド酸化膜を形成するマスクを形成するため、n型半導体層2表面に、酸化膜3および窒化膜4を積層形成する(図1)。
【0022】
窒化膜4上にフォトレジスト5を形成し、フィールド酸化膜形成予定領域を開口させた後、フォトレジスト5をエッチングマスクとして使用し、露出する窒化膜4、酸化膜3およびn型半導体層2の表面を異方性エッチングする(図2)。ここで、n型半導体層2表面のエッチング深さは、その後形成されるフィールド酸化膜の下面の形成位置が、後述する所望の深さに達するように調整される。
【0023】
フォトレジスト5を除去し、熱酸化法によりフィールド酸化膜6を形成する(図3)。例えば、n型半導体層2表面のエッチング深さが0.2μmとし、0.75μm厚のフィールド酸化膜を形成すると、フィールド酸化膜6の下面は、n型半導体層2表面より約0.55μm深くまで達し、フィールド酸化膜6の上面は、n型半導体層2表面より約0.2μm高くなる。
【0024】
なお、フィールド酸化膜6は、図13に示す半導体装置のフィールド酸化膜のように、厚い第1のフィールド酸化膜6aと薄い第2のフィールド酸化膜6bで構成することも可能である。このように厚さの異なるフィールド酸化膜の形成方法は、第1のフィールド酸化膜6aを形成した後、フィールド酸化膜を形成するための別のマスクを形成し、その後熱処理を行うことで第2のフィールド酸化膜6b形成する。あるいはまた、第1のフィールド酸化膜6aを形成した後、第2のフィールド酸化膜形成予定領域に選択的に、比較的濃度が高く、加速エネルギーの大きい条件でリンをイオン注入して、熱酸化することで第2のフィールド酸化膜6bを形成することもできる。このように第2のフィールド酸化膜6bを備える構造とすると、第1のフィールド酸化膜6aのエッジからのひずみストレスを緩和することができる利点がある。
【0025】
窒化膜4を除去した後、n型半導体層2の表面にp型不純物をイオン注入して、チャネル領域を含むベース領域となるp型半導体領域7を形成する。その後全面にCVD法によりTEOS(Tetra
Ethyl Ortho Silicate)膜8を形成する(図4)。なお、本実施例では、ソース領域を構成するn型半導体領域を形成することなくTEOS膜8を形成しているが、p型半導体領域7を形成した後、引き続きn型不純物をイオン注入してソース領域を形成した後、TEOS膜8を形成しても良い。
【0026】
トレンチ形成予定領域上のTEOS膜8を通常のフォトリソグラフィ法により除去し、トレンチ形成予定領域のp型半導体領域7表面を露出させる(図5)。なお、n型半導体領域(ソース領域)を先に形成する場合は、n型半導体領域とp型半導体領域7が露出することになる。
【0027】
TEOS膜8をエッチングマスクとして使用し、露出するp型半導体領域7、n型半導体層2の一部をエッチング除去し、トレンチ9を形成する(図6)。
【0028】
TEOS膜8を除去した後、露出する表面を熱酸化して、熱酸化膜10を形成する(図7)。この熱酸化膜10はゲート酸化膜となる。
【0029】
全面にリン等の不純物をドープしたn型のポリシリコン層を厚く形成し、トレンチ9内に充填するとともに平坦化する。その後、ポリシリコン層を異方性ドライエッチングすることにより、ポリシリコン層が、トレンチ5内に埋め込まれた形状となり、ゲート電極11を形成することができる。この際、表面の熱酸化膜10上にポリシリコン層が残らないようにするため、オーバーエッチングを行う。また、トレンチ9内のゲート電極11表面は、後工程で形成するソース領域となるn型半導体領域とベース領域となるp型半導体領域7の接合部(接合の底面部)よりも表面側に位置するようにする。さらに、ゲート・ソース間の絶縁耐圧が確保できるようにトレンチ内に層間絶縁膜が残るようにするため、p型半導体領域7表面より低くなるようにする(図8)。ソース領域となるn型半導体領域を先に形成する場合は、n型半導体領域とp型半導体領域の接合面が、トレンチ内のゲート電極11表面より下に配置されるようにする。
【0030】
トレンチ内で露出するゲート電極11表面を酸化して酸化膜12を形成した後、層間絶縁膜となる厚さ約0.2μmのTEOS膜13と約1.0μmのBPSG膜14を積層形成する。このBPSG膜14は、CVD法により形成した後、熱処理することで流動し、全面を平坦化させることができる(図9)。
【0031】
その後、本発明は、CMP(Chemical Mechanical Polishing)法により表面を研磨し、p型半導体領域7表面を露出させる(図10)。このとき、トレンチ9の表面には、TEOS膜13とBPSG膜14が残る構造となるため、ゲート電極11とソース領域及びドレイン領域との絶縁性は、安定に保つことができる。特に本発明では、従来のエッチバック法によらず、CMP法により表面を研磨するため、トレンチ9内に確実にTEOS膜13とBPSG膜14を残すことができるため、トレンチ9内に残る絶縁膜のバラツキに起因するMOSFETのゲート−ソース間耐圧のバラツキの発生を防止することができる。さらに本発明では、表面の研磨によって、フィールド酸化膜6の表面も研磨され、平坦化できるという利点もある。なお、先にn型半導体領域を形成する場合は、n型半導体領域表面も研磨される。
【0032】
p型半導体領域7表面に、リン又は砒素をイオン注入した後、活性化のための熱処理を行うことにより、ソース領域となるn型半導体領域15を形成する(図11)。
【0033】
表面に、アルミニウムからなるソース電極16、ゲート電極の引き出し電極(図示せず)を形成する。その後、表面にパッシベーション膜17を形成し、n型半導体基板1を所望の厚さにした後、ドレイン電極18を形成することで、MOSFET型の半導体装置が完成する(図12)。
【0034】
図14は、図15に示す断面図のB−B線の断面図を示しており、トレンチ内に形成されたゲート電極11の引き出し電極19の構造を示している。図14に示すように、本発明は、CMP法により平坦化するため、フォールド酸化膜6の表面も研磨され、平坦性の良い半導体装置の製造方法を提供することができる。
【0035】
なお、図13に示す半導体装置についても、上述の製造方法によりフィールド酸化膜6a、6bを形成する以外は、同一の製造方法により、同一の構造を形成することができる。
【符号の説明】
【0036】
1;n型半導体基板、2;n型半導体層、3;酸化膜、4;窒化膜、5;フォトレジスト、6、6a、6b;フィールド酸化膜、7;p型半導体領域、8;TEOS膜、9;トレンチ、10;熱酸化膜、11;ゲート電極、12;酸化膜、13;TEOS膜、14;BPSG膜、15;n型半導体領域、16;ソース電極、17;パッシベーション膜、18;ドレイン電極、19;引き出し電極
【特許請求の範囲】
【請求項1】
トレンチゲート構造を有する半導体装置において、
第1導電型の半導体基板と、
前記半導体基板の主面に積層された第1導電型のエピタキシャル層と、
前記エピタキシャル層表面に形成された第2導電型の第1半導体領域と、
前記第1半導体領域表面の一部に形成された第1導電型の第2半導体領域と、
前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチと、
前記トレンチ内の半導体領域表面に形成されたゲート酸化膜と、
前記ゲート酸化膜を介して前記トレンチ内に、表面が前記第1の半導体領域と前記第2の半導体領域とが接合する底面部より表面側に位置するように充填されたゲート電極と、
前記トレンチ内の前記ゲート電極上に充填された少なくとも一部にリフロー性の絶縁膜を含む絶縁膜と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極と、
前記半導体装置の外周を取り囲むフィールド酸化膜とを備え、
少なくとも表面に露出する前記第1の半導体領域表面、前記第2半導体領域表面、前記トレンチ内に充填された絶縁膜表面、フィールド酸化膜表面、それぞれの高さが等しいことを特徴とする半導体装置。
【請求項2】
トレンチゲート構造を有する半導体装置の製造方法において、
第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、
半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、
前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、
前記第2導電型の第1半導体領域表面の一部に、第1導電型の第2半導体領域を形成する工程と、
前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、
前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、
前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることにより、前記ゲート電極の表面が、前記トレンチ内であって、前記第1半導体領域と前記第2半導体領域とが接合する底面部より上に位置するようにゲート電極を形成する工程と、
全面に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、
前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、表面に露出する前記第1半導体領域表面、前記第2半導体領域表面を露出する工程と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項3】
トレンチゲート構造を有する半導体装置の製造方法において、
第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、
半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、
前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、
前記第1半導体領域表面から該第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、
前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、
前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることによりゲート電極を形成する工程と、
全面に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、
前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、前記第1半導体領域表面を露出する工程と、
露出する前記第1半導体領域表面の一部に、該第1半導体領域と接合する底面部が、前記ゲート電極表面より深い位置となるように、第1導電型の第2半導体領域を形成する工程と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項1】
トレンチゲート構造を有する半導体装置において、
第1導電型の半導体基板と、
前記半導体基板の主面に積層された第1導電型のエピタキシャル層と、
前記エピタキシャル層表面に形成された第2導電型の第1半導体領域と、
前記第1半導体領域表面の一部に形成された第1導電型の第2半導体領域と、
前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチと、
前記トレンチ内の半導体領域表面に形成されたゲート酸化膜と、
前記ゲート酸化膜を介して前記トレンチ内に、表面が前記第1の半導体領域と前記第2の半導体領域とが接合する底面部より表面側に位置するように充填されたゲート電極と、
前記トレンチ内の前記ゲート電極上に充填された少なくとも一部にリフロー性の絶縁膜を含む絶縁膜と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極と、
前記半導体装置の外周を取り囲むフィールド酸化膜とを備え、
少なくとも表面に露出する前記第1の半導体領域表面、前記第2半導体領域表面、前記トレンチ内に充填された絶縁膜表面、フィールド酸化膜表面、それぞれの高さが等しいことを特徴とする半導体装置。
【請求項2】
トレンチゲート構造を有する半導体装置の製造方法において、
第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、
半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、
前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、
前記第2導電型の第1半導体領域表面の一部に、第1導電型の第2半導体領域を形成する工程と、
前記エピタキシャル層表面から少なくとも前記第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、
前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、
前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることにより、前記ゲート電極の表面が、前記トレンチ内であって、前記第1半導体領域と前記第2半導体領域とが接合する底面部より上に位置するようにゲート電極を形成する工程と、
全面に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、
前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、表面に露出する前記第1半導体領域表面、前記第2半導体領域表面を露出する工程と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項3】
トレンチゲート構造を有する半導体装置の製造方法において、
第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成する工程と、
半導体装置形成領域を区画するフィールド酸化膜を形成する工程と、
前記第1導電型のエピタキシャル層表面に、第2導電型の第1半導体領域を形成する工程と、
前記第1半導体領域表面から該第1半導体領域を貫通し、前記エピタキシャル層に達するトレンチを形成する工程と、
前記トレンチ内に露出する半導体領域表面に、ゲート酸化膜を形成する工程と、
前記トレンチ内にゲート電極となる導電性膜を充填した後、前記導電性膜をエッチバックすることによりゲート電極を形成する工程と、
全面に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上にリフロー性の第2の絶縁膜を形成した後、熱処理を行い、表面を平坦化する工程と、
前記平坦化した表面を研磨し、少なくとも前記第2絶縁膜、前記第1絶縁膜および前記フィールド酸化膜の一部を除去して、前記トレンチ内に前記第2絶縁膜と前記第1絶縁膜が埋め込まれ、前記第1半導体領域表面を露出する工程と、
露出する前記第1半導体領域表面の一部に、該第1半導体領域と接合する底面部が、前記ゲート電極表面より深い位置となるように、第1導電型の第2半導体領域を形成する工程と、
前記第2半導体領域に接続するソース電極と、前記半導体基板に接続するドレイン電極とを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2011−187759(P2011−187759A)
【公開日】平成23年9月22日(2011.9.22)
【国際特許分類】
【出願番号】特願2010−52521(P2010−52521)
【出願日】平成22年3月10日(2010.3.10)
【出願人】(000191238)新日本無線株式会社 (569)
【Fターム(参考)】
【公開日】平成23年9月22日(2011.9.22)
【国際特許分類】
【出願日】平成22年3月10日(2010.3.10)
【出願人】(000191238)新日本無線株式会社 (569)
【Fターム(参考)】
[ Back to top ]