説明

Fターム[5F092AD03]の内容

ホール/MR素子 (37,442) | 素子の動作 (2,918) | 印加電流又は電圧 (1,470) | 検出電流方向 (1,342) | 基板主面膜面に垂直(CPP含む) (1,068)

Fターム[5F092AD03]の下位に属するFターム

Fターム[5F092AD03]に分類される特許

21 - 40 / 1,037


【課題】小さい書き込み磁界及び読み出し磁界をそれぞれ使用して書き込みされ得て読み出しされ得るMRAMセルを提供する。
【解決手段】MRAMセル1は、磁気トンネル接合2が高温閾値で加熱されるときに第1方向から第2方向に調整可能であり且つ低温閾値でピン止めされる正味の記憶磁化方向を有する記憶層23と、可逆性である正味のセンス磁化方向を有するセンス層21と、このセンス層をこの記憶層から分離するトンネル障壁層22とから構成された磁気トンネル接合を有する。記憶層23とセンス層21とのうちの少なくとも1つの層の補償温度で、その第1磁化方向とその第2磁化方向とがほぼ等しいように、記憶層23とセンス層21とのうちの少なくとも1つの層が、3d−4fアモルファスフェリ磁性合金材料から成り、その材料が、第1磁化方向を提供する3d遷移金属原子の副格子と、第2磁化方向を提供する4f希土類原子の副格子とを有する。 (もっと読む)


【課題】 シザーズ構造を有する磁気抵抗センサの磁気バイアス構造を提供する。
【解決手段】 磁気バイアス付与の堅牢性を向上させる新規のハードバイアス構造を有するシザーズ型磁気センサ。当該センサは、電気絶縁障壁層または導電スペーサ層等の非磁性層により分離された第1の磁気層および第2の磁気層を含むセンサスタックを含む。第1の磁気層および第2の磁気層は、逆平行に結合されるが、磁気バイアス構造により、エアベアリング面に対して平行でも垂直でもない方向に傾けられた磁化方向を有する。磁気バイアス構造は、センサスタックの後縁から延在し、センサスタックの第1の側面および第2の側面に整列した第1の側面および第2の側面を有するネック部を含む。バイアス構造はまた、ネック部から後方に延在する先細または楔形部を含む。 (もっと読む)


【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第1の強磁性層と、第1のバンド及び第2のバンドを有する第2の強磁性層と、前記第1の強磁性層と前記第2の強磁性層との間に設けられた非磁性層と、を備える。 (もっと読む)


【課題】微小領域で歪を高感度に検知することができる歪検知装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体回路部と、半導体回路部の上に設けられた検知部と、を含む歪検知装置が提供される。半導体回路部は、半導体基板上に設けられたトランジスタを有する。検知部は、トランジスタの上方に設けられた空洞部と、空洞部と並置された非空洞部と、を有する。検知部は、可動梁、歪検知素子部、第1、第2埋め込み配線を含む。可動梁は、固定部分及び可動部分を有し、第1、第2配線層を含む。固定部分は非空洞部に固定される。可動部分は、固定部分から空洞部に延びトランジスタと離間する。歪検知素子部は、可動部分に固定され、第1、第2配線層と電気的に接続され、第1磁性層を含む。第1、第2埋め込み配線は、非空洞部に設けられ、第1、第2配線層と半導体回路部とを電気的に接続する。 (もっと読む)


【課題】電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供する。
【解決手段】磁化が固定された第1の磁性層10と、磁化が可変の第2の磁性層30と、第1の磁性層10と第2の磁性層30との間に設けられた第1の中間層20と、第1の磁性層10と第2の磁性層30とを結ぶ第1の方向に直交する第2の方向に延在し、第2の磁性層30に隣接し、スピン波を伝搬する第1の磁性細線40と、第1の磁性細線40の一端に設けられた第1のスピン波入力部と、第1の磁性細線40の他端に設けられた第1のスピン波検出部と、を備える。 (もっと読む)


【課題】 TMR素子の設置環境が高温環境下であってもTMR素子の絶縁破壊を防ぎ、さらにはノイズの影響を受け難く、高いS/N比を得ることができる磁気センサ装置を提供すること。
【解決手段】 トンネル磁気抵抗素子2と、該トンネル磁気抵抗素子2の両端子に一端が接続された一対のリード線3と、一対のリード線3の他端に接続されトンネル磁気抵抗素子2を電圧駆動または電流駆動して抵抗変化を検出する駆動検出回路4とを備え、該駆動検出回路4が、一対のリード線3の他端に接続された一対の出力端子4a間に少なくとも一対のダイオード6aを互いに逆向きにして並列または直列に接続して構成された保護回路6を有している。 (もっと読む)


【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第1領域内の第1の磁気抵抗効果素子1Aと、第2の領域の磁気抵抗効果素子1Xとを含む。第1の磁気抵抗効果素子1Aは、磁化の向きが可変な第1の記憶層10と、磁化の向きが不変な第1の参照層12と、非磁性層11と、第1のシフト調整層13と、を含む。第2の磁気抵抗効果素子1Xは、磁化の向きが可変な第2の記憶層10と、磁化の向きが不変な第2の参照層12と、第2の非磁性層11と、第2のシフト調整層13Xと、を含む。第2のシフト調整層13Xの膜厚t2は、第1のシフト調整層13の膜厚t1以下である。 (もっと読む)


【課題】磁気抵抗効果素子の特性劣化を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、膜面に対して垂直方向に磁気異方性と不変な磁化方向とを有する第1の磁性体30と、膜面に対して垂直方向に磁気異方性と可変な磁化方向とを有する第2の磁性体10と、磁性層10,30の間の非磁性体20とを、含む。第1及び第2の磁性体のうち少なくとも一方は、ボロン(B)及び希土類金属及び遷移金属を含む磁性層301を備え、磁性層301において、希土類金属の含有量は、20at.%以上であり、遷移金属の含有量は、30at.%以上であり、ボロンの含有量が、1at.%以上、50at.%以下である。 (もっと読む)


【課題】磁気特性の低下の抑制を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ不変である第1磁性層33と、前記第1磁性層上に形成されたトンネルバリア層34と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第2磁性層35と、を具備する。前記第1磁性層は、上部側に形成され、前記トンネルバリア層の下部に接する界面層32と、下部側に形成され、垂直磁気異方性の起源となる本体層31と、を有する。前記界面層は、内側に設けられた磁化を有する第1領域38と、その外側に前記第1領域を取り囲むように設けられた前記第1領域よりも磁化の小さい第2領域39と、を含む。 (もっと読む)


【課題】変換精度が高いアナログ/デジタル変換器を提供する。
【解決手段】実施形態のアナログ/デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。 (もっと読む)


【課題】磁気記録層の強磁性体膜が強い垂直磁気異方性を有する磁気メモリを提供する。
【解決手段】磁気メモリは、強磁性体の下地層51と、下地層51上にの第1非磁性52と、第1非磁性52上の垂直磁気異方性を有する強磁性体のデータ記憶層53と、第2非磁性層20を介してデータ記憶層53に接続された参照層30と、下地層51の下側に接した第1、第2磁化固定層41a、41bとを具備する。データ記憶層53は、反転可能な磁化を有し参照層30とオーバーラップする磁化自由領域13と、磁化自由領域13の端に接続され、第1磁化固定層41aに+z方向に磁化固定された第1磁化固定領域11aと、磁化自由領域13の他の端に接続され、第2磁化固定層41bに−z方向に磁化固定された第2磁化固定領域11bとを備える。磁化自由領域13下の第1非磁性52は、第1、第2磁化固定領域11a、11b下の第1非磁性52よりも厚い。 (もっと読む)


【課題】安定した動作が可能な不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第1積層部と第2積層部とを含む。第1積層部は、磁化が固定された第1強磁性層と、磁化の方向が可変の第2強磁性層と、第1強磁性層と第2強磁性層との間に設けられた第1非磁性層と、を含む。第2積層部は、積層方向に沿って第1積層部と積層される。第2積層部は、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、磁化が固定された第4強磁性層と、第3強磁性層と第4強磁性層との間に設けられた第2非磁性層と、を含む。制御部は、第2強磁性層の磁化の向きに応じた第3強磁性層の発振の周波数の変化を検出することで、第2強磁性層の磁化の向きを読み出す読み出し部を含む。 (もっと読む)


【課題】ビット当たりの単価を低減できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第1方向に沿う第1部分(11a)と第2方向に沿いかつ第1部分と接続された第2部分(11b)とを有し、第2部分において半導体材料を含み、第1方向および第2方向からなる第1平面と交わる方向に沿って離れて並ぶ少なくとも2つの第1配線(11)を含む。可変抵抗膜(15)は、第1配線の第2部分に接続された第1面を有し、相違する抵抗値を示す複数の状態を取り得る。第2配線(12)は、可変抵抗膜の第1面と対向する第2面と接続されている。制御線(13)は、第1平面と交わる方向に沿い、少なくとも2つの第1配線の第2部分の半導体材料を含む部分と絶縁膜を介して接し、第1配線の第2部分の半導体材料を含む部分および絶縁膜とともにトランジスタを構成する。 (もっと読む)


【課題】変換精度が高いアナログ/デジタル変換器を提供する。
【解決手段】アナログ/デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の抵抗器で分圧して複数の比較用電圧を生成する。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧との比較結果に応じたデジタル信号を出力する。各比較器は、2つの入力の電位差を検出する差動対回路を含む。差動対回路は、第1回路部50と第2回路部60とを有する。第1回路部は、第1入力トランジスタ51と、第1入力トランジスタと直列に接続される抵抗器Rrefとを含む。第2回路部は、第1入力トランジスタと差動対を形成する第2入力トランジスタ61と、第2入力トランジスタと直列に接続される可変抵抗器Rvとを含む。可変抵抗器は、直列に接続されるとともに、制御信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。 (もっと読む)


【課題】1つの基板に設けた複数の磁気抵抗素子部のピン磁性層を異なる方向に着磁させる。
【解決手段】基板10を用意し、基板10の一面13の上方に複数の磁気抵抗素子部22を形成する。次に、基板10において一面13から他面14までを貫通する貫通孔15を形成する。続いて、基板10の一面13側と他面14側とのいずれか一方から他方に貫通孔15を介して電流が流れる直線状の電流供給ライン40を形成する。ここで、電流供給ライン40としてワイヤ41を用いる。この後、ワイヤ41に電流を流すことによってワイヤ41の周囲にワイヤ41を中心とした同心円状の磁界を発生させると共に、基板10全体を加熱して磁場中アニールを行う。これにより、複数の磁気抵抗素子部22を構成するピン磁性層22aの磁化の向きがそれぞれ同心円状の磁界の接線方向に向くように着磁を行う。 (もっと読む)


【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。 (もっと読む)


【課題】
本発明は磁気抵抗効果素子を用いて乗算信号を生成する混合器に関し、受信帯域幅を調整するため、複数の混合器を有した周波数変換装置を提供する。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、第1高周波信号およびローカル用の第2高周波信号を入力したときに磁気抵抗効果によって当該両高周波信号を乗算して乗算信号を生成する磁気抵抗効果素子と、前記磁化自由層に磁場を印加する磁場印加部とを有する混合器を複数備え、これら複数の混合器に対して、前記第1高周波信号と、前記複数の混合器毎にそれぞれ異なるローカル用の前記第2高周波信号とを入力したときに生成する複数の乗算信号を加算して出力することで、周波数変換装置とする。 (もっと読む)


【課題】
乗算信号の出力低下を回避しつつ、低いローカルパワーで作動可能とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号S1およびローカル信号S2を入力したときに磁気抵抗効果によって両信号S1,S2を乗算して電圧信号(乗算信号)S3を生成する磁気抵抗効果素子2の磁化自由層に対し、磁場印加部3より発生する磁場を膜面法線方向、または膜面方向から膜面法線方向に傾けて掛けることで、Q値の高い共振特性を得ることができ、大きな乗算信号を得ることができ、さらに狭帯域周波数選択性の機能を有する周波数変換装置を提供する。 (もっと読む)


【課題】MTJ素子内における層間の短絡を抑制し、かつ、MTJ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は半導体基板を備える。磁気トンネル接合素子は、2つの磁性層と該2つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。保護膜は、絶縁体からなりフェンス層の側面に設けられている。フェンス層の上面および保護膜の上面は、側壁膜の上面よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 (もっと読む)


【課題】
大きな乗算信号を取り出すことが可能で、さらに受信用バンドパスフィルタ機能を有した混合器を提供することを主目的とする。
【解決手段】
磁化固定層、磁化自由層、および前記磁化固定層と前記磁化自由層との間に配設された非磁性スペーサー層を備え、高周波信号S1およびローカル信号S2を入力したときに磁気抵抗効果によって当該両信号S1,S2を乗算して電圧信号(乗算信号)S4を生成する磁気抵抗効果素子2から得た乗算信号は、共振特性の強度に応じて増減し、共振周波数f0と両信号S1,S2のそれぞれ周波数f1、f2が一致するときに最大強度を示し、共振周波数f0から周波数f1、f2の両方またはいずれか一つが離れると減衰する。あたかもバンドパスフィルタを挿入したときと同じ効果があり、磁場印加部3による磁場を制御することで、所望のバンドパスフィルタを有する周波数変換装置を提供できる。 (もっと読む)


21 - 40 / 1,037