【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を有し、開口部２８は表層からｎ型ＧａＮ系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、ドレイン電極Ｄと、再成長層上に位置するゲート電極Ｇとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】発熱領域が集中して配置されていることによって熱抵抗が増大することを防止し、チップ面積を大きくすることなく発熱領域を分散させる電界効果トランジスタを提供する。
【解決手段】実施形態に係る電界効果トランジスタは、単位ＦＥＴをゲートフィンガー電極複数本をまとめて一個のセル１１とし、チップの長手方向にフィンガー電極を平行にして配置したものである。各セル１１間の隙間には、ソースフィンガー電極１３ａを接続したバイアホール１２付ソース電極配線１３と、ゲートフィンガー電極１４ａを接続したゲート電極配線１４と、が対称性を鑑みて配置される。また、各ゲート電極配線１４は、ゲートバスライン１７に接続される。 （もっと読む）

【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。
【解決手段】第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第１のソース電極及び前記第２のソース電極を露出する。第１のソース電極及び第２のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。トランジスタ及び配線を覆う形状に加工されたシート、テープ、又は基板を、トランジスタ及び配線を覆って半導体基板の上面上に貼り付ける。 （もっと読む）

【課題】ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。
【解決手段】基板１０の第１表面上に配置され、それぞれ複数のフィンガーを有するゲート電極２４・ソース電極２０およびドレイン電極２２およびオーム性電極層１８と、ゲート電極・ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極ＧＥ１〜４・ソース端子電極ＳＥ１〜４およびドレイン端子電極ＤＥと、オーム性電極層上に配置され、ゲート端子電極と接続するゲートパッド電極３０と、オーム性電極層と基板との界面に形成された反応層を覆うように基板内に形成された第１導電型半導体層１６と、第１導電型半導体層１６を覆うように、基板内に形成され、第１導電型と反対導電型の第２導電型半導体層とを備える半導体装置１。 （もっと読む）

【課題】半導体基板上に第１エピタキシャル層を形成し且つ該層をエッチングして複数の分離領域を形成することを包含する方法を提供する。
【解決手段】本方法は、エッチングした第１エピタキシャル層１０６ａ上に第２エピタキシャル層１０６ｂを形成することを含む。１０６ａ，ｂ層は少なくとも１個のIII族窒化物を含み、１０６ａ，ｂ層は一緒になって１個のバッファ１０６を形成する。本方法は、更に、該バッファ上に装置層１０８を形成し、且つ該装置層を使用して半導体装置を製造することを包含している。１０６ｂ層は、実質的に１０６ａ領域上にのみ存在する１０６ｂ領域を包含することが可能である。１０６ｂ層は、又、１０６ａ領域及び該基板を被覆することが可能であり、且つ１０６ｂ層はエッチングするか又はしない場合がある。該装置層は１０６ｂ層を形成するために使用するのと同じ操作期間中に形成することが可能である。 （もっと読む）

【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。
【解決手段】第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第１のソース電極及び前記第２のソース電極を露出する。第１のソース電極及び第２のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。上面が開口した枠体を、トランジスタの周囲を取り囲んで、半導体基板の上面上に形成する。枠体上にテープを貼り付けることにより、枠体及びテープによってトランジスタ及び配線を覆う。 （もっと読む）

【課題】 ビアホール上にオーミック電極が形成された半導体装置において、装置の小型化を図ること。
【解決手段】 本半導体装置は、基板１０と、基板１０上に形成された半導体層１２と、半導体層上１２に形成されたソースまたはドレイン電極を構成するオーミック電極２０と、を備え、基板１０及び半導体層１２には、基板１０及び半導体層１２を貫通するビアホール３０が形成され、ビアホール３０は、少なくとも半導体層を貫通する第１ビアホール３２と、第１ビアホール３２下の基板１０に形成された、第１ビアホール３２より開口断面積が大きい第２ビアホール３４と、を含み、オーミック電極２０は、第１ビアホール３２の上に設けられている。 （もっと読む）

【課題】作製プロセスに起因する特性劣化を生ぜず、ボンディングパッドの電位変化による特性変化を受け難い小型化した半導体装置を提供する。
【解決手段】半導体装置１０は、アクティブ領域１２と、アクティブ領域１２を覆う第１の絶縁層１３と、第１の絶縁層１３上に形成されるフローティング導体１４と、第１の絶縁層１３上およびフローティング導体１４上に形成される第２の絶縁層１５と、第２の絶縁層１７上に形成されたボンディングパッド１８と、アクティブ領域１２とボンディングパッド１８を電気的に接続する導通ビア１９，２０と、を有する。 （もっと読む）

【課題】活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、活性領域１０２Ａを有する窒化物半導体層積層体１０２と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極１３１及び第２の電極１３２とを備えている。第１の電極の上に接して第１の電極配線１５１が形成され、第２の電極の上に第２の電極配線１５２が接して形成されている。第１の電極配線及び第２の電極配線を覆うように第２の絶縁膜が形成され、第２の絶縁膜の上に第１の金属層１６１が形成されている。第１の金属層は、第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続されている。 （もっと読む）

【課題】出力を大きくすることが可能な半導体装置を提供すること。
【解決手段】半導体基板１０上に設けられ、ソースパッド１２ａと、ソースパッド１２ａと接続された一端から他端に向けて長さが小さくなる階段状の側部１２ｃを有するソースフィンガー１２ｂと、を含むソース電極１２と、ドレインパッド１４ａと、ドレインパッド１４ａと接続された一端から他端に向けて長さが小さくなり、側部１２ｃと対向する側部１４ｃを有するドレインフィンガー１４ｂと、を含むドレイン電極１４と、ソースフィンガー１２ｂの段差１２ｄと、ドレインフィンガー１４ｂの段差１４ｄとの間に屈曲部１６ｃを有し、ソースフィンガー１２ａ及びドレインフィンガー１４ａに沿って屈曲するゲート電極１６と、を具備し、側部１２ｃの形状と側部１４ｃの形状とは、ソースフィンガー１２ｂの他端とドレインフィンガー１４ｂの他端とを結ぶ線分９の中点に対して対称である半導体装置。 （もっと読む）

【課題】 従来のＪ−ＦＥＴでは、動作領域内のゲート領域（トップゲート領域）は、動作領域外周に設けられた深いゲート領域を介してのみ、半導体基板（バックゲート領域）と接続していた。このため動作領域の中央と外周ではゲート抵抗にばらつきが生じ、ゲート抵抗の増加によるノイズ電圧の増加や、不均一動作によるゲインの低下が問題であった。
【解決手段】 格子状のゲート領域（トップゲート領域）を有するＪ−ＦＥＴにおいて、行列状にソース領域と交互に配置されていたドレイン領域の一部を深いゲート領域に置き換え、動作領域内にも深いゲート領域を設ける。ドレイン領域を一部省くことで生じるドレイン電流の流れない無効領域をできる限り減らすため、ソース領域が配置されるセルについてドレイン電流が流れない方向のゲート領域を短くする。 （もっと読む）

【課題】ゲート電極の電位の位相差を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板上方に形成された電子走行層と、電子走行層上方に形成された電子供給層と、電子供給層上方に形成された複数のゲート電極５ｇと、複数のゲート電極５ｇが接続されたゲートパッド８ｇと、が設けられている。ゲート電極５ｇのゲート幅がゲートパッド８ｇから離間するほど小さくなっている。 （もっと読む）

【課題】ＦＥＴを提供する。
【解決手段】ＦＥＴは、基板と、基板上に配置されたバッファ層と、バッファ層上に配置されたチャネル層と、チャネル層上に配置された障壁層とを含む。ソース、ゲート及びドレイン電極は障壁層上に配置されて長手方向に延伸する。チャネル及び障壁層の一部分は長手方向に延伸するメサ部を形成し、ソース及びドレイン電極がメサ部の縁を超えて延伸する。ゲート電極はメサ部の縁側壁に沿って延伸する。導電性ソース相互接続部は障壁層上に配置されソース電極に電気的に接続された第一の端部を有する。第一の誘電体層はバッファ層及びソース相互接続部上に配置される。ゲートビアは第一の誘電体層に形成される。導電性ゲートノードがバッファ層に沿って延伸して前記メサ部の側壁に沿って延伸するゲート電極の一部分に電気的に接続する。ゲートパッドはメサ部に隣接する第一の誘電体層上に配置される。 （もっと読む）

【課題】高周波モジュール中におけるスイッチング素子として用いられるＨＥＭＴ素子を小型化する。
【解決手段】ＧａＡｓからなる基板１の主面上の素子分離部９で規定された活性領域内において、ゲート電極１７は、１本で形成し、ソース電極１３とドレイン電極１４との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極１７の割合を減じ、ゲートパッド１７Ａの面積を減じる。 （もっと読む）

【課題】ＧａＡｓを材料として用いた基板の基板厚さのばらつきを抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】ＧａＡｓ基板２９上に、ＡｌＧａＡｓからなる基板厚制御層１８を形成する工程と、基板厚制御層１８上にＧａＡｓからなるバッファ層１７を形成する工程と、このバッファ層１７上に電界効果トランジスタ１６を形成する工程と、次亜塩素酸ナトリウム水溶液を用いて、ＧａＡｓ基板２９を、基板厚制御層１８が露出するまで研磨する工程と、を具備する。 （もっと読む）

【課題】 優れた縦方向耐圧を得た上で、安定して低いオン抵抗を確保することができる、半導体装置およびその製造方法を提供する。
【解決手段】ｎ型ドリフト層４、ｐ型層６、およびｎ型表層８、を含むＧａＮ系積層体、に形成され、開口部２８に露出するＧａＮ系積層体を覆うチャネルを含む再成長層２７が形成され、チャネルが電子走行層の電子供給層との界面に形成される二次元電子ガスであって、ｐ型層６の厚みが、電子走行層２２の厚みをｄとして、ｄ〜１０ｄの範囲にあり、かつ、（ｐ型層／ｎ型表層）界面から該ｎ型表層内へと、該ｐ型層におけるｐ型不純物濃度から濃度が減少するｐ型不純物傾斜層７が設けられていることを特徴とする。 （もっと読む）

【課題】スイッチング速度を向上でき、動作不良品を低減できる、横型の電界効果トランジスタを提供する。
【解決手段】ゲート配線４３は、基部４４と、基部４４から突出する複数の指状部４５と、隣接する指状部４５の先端部４６を接続する接続部４７と、を有する。ゲート配線４３の指状部４５は、ソース配線２３の指状部２５とドレイン配線３３の指状部３５と、の間に配置されている。ゲート配線４３の基部４４は、ソース配線２３の基部２４とドレイン配線３３の指状部３５との間に配置され、かつ、ソース配線２３の指状部２５との間に絶縁膜を介在させて指状部２５と交差している。 （もっと読む）

【課題】テラヘルツ波を効率よく受信し、信号／雑音比を向上したテラヘルツ波受信素子を提供する。
【解決手段】第１の波長λ₁のテラヘルツ波を受信するテラヘルツ波受信素子１００であ
って、２以上の半導体層（バッファ層１０２ａおよび電子供給層１０４ａ）のヘテロ接合により形成される２次元電子チャネル層１０３ａ、ゲート幅方向にλ₁／２の長さを有するゲート電極１１１ａ、ドレイン電極１１３ａおよびソース電極１１２ａを有する第１のＦＥＴ１００ａと、第１のＦＥＴ１００ａのゲート電極１１１ａのゲート幅方向における中央部と接続され、かつ、ゲート電極１１１ａと直交するように配置されたゲート配線１１４ａとを備える。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）