【課題】ピンチオフ特性を維持しながら動作効率を向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１１と、基板１１上方に形成された電子走行層１２と、電子走行層１２上方に形成された電子供給層１３と、電子供給層１３上方に形成されたソース電極１５ｓ及びドレイン電極１５ｄと、電子供給層１３上方で、ソース電極１５ｓ及びドレイン電極１５ｄの間に形成された第１のゲート電極１５ｇ−１及び第２のゲート電極１５ｇ−２と、が設けられている。ゲート電極１５ｇ−１の仕事関数は、第２のゲート電極１５ｇ−２の仕事関数よりも低い。 （もっと読む）

【課題】ゲート絶縁膜界面材料としてＧｅＯ₂ を用いた場合においてもＧｅＯ₂ 層の劣化を抑制することができ、素子の信頼性向上をはかると共に、プロセスの歩留まり向上をはかる。
【解決手段】本発明の実施形態による電界効果トランジスタは、Ｇｅを含む基板１０上の一部に設けられた、少なくともＧｅＯ₂ 層を含むゲート絶縁膜２０と、ゲート絶縁膜２０上に設けられたゲート電極３０と、ゲート電極３０下のチャネル領域を挟んで前記基板に設けられたソース／ドレイン領域５０と、前記ゲート絶縁膜２０の両側部に形成された窒素含有領域２５と、を備えた。 （もっと読む）

【課題】３次元形の半導体素子において、オン抵抗をより効果的に低減できる半導体素子及び半導体素子の製造方法を提供する。
【解決手段】半導体素子は、ドレイン層と、ドレイン層内に選択的に設けられたドリフト領域と、ドリフト領域内に選択的に設けられたベース領域と、ベース領域内に選択的に設けられたソース領域と、ソース領域又はドレイン層の少なくとも一方の内部に、ソース領域又はドレイン層の少なくとも一方に選択的に設けられた第１，第２の金属層と、ドレイン層の表面に対して略平行な方向に、ソース領域の一部から、ソース領域の少なくとも一部に隣接するベース領域を貫通して、ドリフト領域の一部にまで到達するトレンチ状のゲート電極と、第１の金属層に接続されたソース電極と、ドレイン層又は第２の金属層に接続されたドレイン電極と、を備える。 （もっと読む）

【課題】低オン抵抗、高耐圧及び高信頼性を達成する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第１電極１０、第２電極７、第３電極８、第１絶縁膜６及び第２絶縁膜５を備える。第１半導体層３は、窒化物半導体を含む。第２半導体層４は、第１半導体層３上に設けられ、孔部４ａを有する。第２半導体層４は、第１半導体層３よりも広い禁制帯幅を有する窒化物半導体を含む。第１電極１０は、孔部４ａ内に設けられる。第１電極１０の一方側に第２電極７、他方側に第３電極８が設けられ、それぞれ第２半導体層４と電気的に接続される。第１絶縁膜６は、酸素を含有する膜であって、第１電極１０と孔部４ａの内壁とのあいだ、及び第１電極１０と第２電極７とのあいだに設けられ、第３電極８と離間して設けられる。第２絶縁膜５は、窒素を含有する膜であって、第１電極１０と第３電極８とのあいだで第２半導体層４に接して設けられる。 （もっと読む）

【課題】ターンオン防止付き複合半導体デバイスを提供する。
【解決手段】本明細書は、ターンオン防止制御を有する複合III-窒化物半導体デバイスの種々の実現を開示する。１つの好適な実現では、ノーマリオフ複合半導体デバイスが、ノーマリオンIII-窒化物パワートランジスタ、及びこのノーマリオンIII-窒化物パワートランジスタとカスコード接続された低電圧（ＬＶ）デバイスを具えて、ノーマリオフ複合半導体デバイスを形成する。このＬＶデバイスは、ノイズを伴う環境内で、ノイズ電流が、ノーマリオンIII-窒化物パワートランジスタのチャネルを通って流れることを防止することによって、ノーマリオフ複合半導体デバイスに、ターンオン防止制御を与えるように構成されている。 （もっと読む）

【課題】プラズマ窒化ゲート誘電層における窒素プロファイルを改善する為の方法を提供する。
【解決手段】基板を処理する方法において：基板が、あるシステム１０の窒化用チャンバ２０Ｂ内に置かれている間に、前記基板上に形成されたゲート誘電層に窒素（Ｎ）を導入するステップと；前記システム１０から前記基板を外に搬送することなく、前記基板を前記システム１０のアニール用チャンバ２０Ｃに搬送するステップと；前記窒化用チャンバ２０Ｂ内の前記基板の温度を超える温度まで、前記アニール用チャンバ２０Ｃ内で前記基板を加熱することにより、前記ゲート誘電層をアニールするステップと；を備え、前記アニールの間、前記アニール用チャンバ２０Ｃ内の圧力は、少なくとも５０トルであり、前記基板を、前記窒素が導入された後、５分以内にアニールする、前記方法。 （もっと読む）

【課題】横型二重拡散構造を有する電界効果トランジスタの高集積化を可能とする半導体装置を提供する。
【解決手段】半導体装置１Ｎは、ゲート電極１７の幅方向両側のうちの一方の側で延在するＰ型ボディ領域２０Ｐと、他方の側で延在するＮ型ボディ領域２０Ｎと、その一方の側に形成されてＰ型ボディ領域２０Ｐと接合するＰ型不純物拡散領域３２Ｐと、その他方の側でＰ型不純物拡散領域３２Ｐと対向する位置に形成されてＮ型ボディ領域２０Ｎと接合するＮ型不純物拡散領域３２Ｎと、その一方の側に形成されてＰ型ボディ領域３０Ｎと接合するＮ型不純物拡散領域３１Ｎと、その他方の側でＮ型不純物拡散領域３１Ｎと対向する位置に形成されてＮ型ボディ領域２０Ｎと接合するＰ型不純物拡散領域３１Ｐとを備える。 （もっと読む）

【課題】信頼性が高い半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、上面にトレンチが形成された半導体基板と、前記トレンチ内に設けられた絶縁部材と、を備える。そして、前記半導体基板と前記絶縁部材との間には、空隙が形成されている。 （もっと読む）

【課題】しきい値を電気的に調整可能な半導体装置を提供する。
【解決手段】半導体装置１０では、チャネル領域１４は対向する第１、第２の面１４ａ、１４ｂを有している。第１、第２不純物領域１５、１６が、チャネル領域１４の両側に配設されている。第１ゲート電極１８は、第１ゲート絶縁膜１９を介して第１の面１４ａに、第１ゲート電圧Ｖｇ１が印加されると生じる第１反転層２３の一側が第１不純物領域１５に接触し、他側が第２不純物領域１６から離間するように配設されている。第２ゲート電極２０は、第２ゲート絶縁膜２１を介して第２の面１４ｂに、第２ゲート電圧Ｖｇ２が印加されると生じる第２反転層２４の一側が第２不純物領域１６に接触し、他側が第１不純物領域１５から離間するように配設されている。第１、第２ゲート電圧Ｖｇ１、Ｖｇ２に応じて、第１、第２反転層２３、２４が接触し、第１、第２不純物領域１５、１６間が導通する。 （もっと読む）

【課題】低廉なプロセスにて高性能・高信頼性を実現しうる半導体装置及びその製造方法を提供する。
【解決手段】第１の領域に形成された第１導電型の不純物層及び第１のエピタキシャル半導体層と、第１のエピタキシャル半導体層上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、第１の領域に形成された第１のソース／ドレイン領域とを有する第１のトランジスタと、第２の領域に形成された第２導電型の不純物層及び第１のエピタキシャル半導体層とは膜厚の異なる第２のエピタキシャル半導体層と、第２のエピタキシャル半導体層上に第１のゲート絶縁膜と同じ膜厚の第２のゲート絶縁膜を介して形成された第２のゲート電極と、第２の領域に形成された第２のソース／ドレイン領域とを有する第２のトランジスタとを有する。 （もっと読む）

【課題】低いオン抵抗を有するドリフト経路／ドリフト領域を有する、パワー半導体素子を提供する。
【解決手段】半導体基材内に第１の伝導型のドリフト領域２と、半導体基材内にドリフト領域２に隣接して配置され半導体材料からなるドリフト制御領域３と、ドリフト領域２とドリフト制御領域３の間に配置された蓄積誘電体４と、基材領域８と、基材領域８から分離され蓄積誘電体４に隣接するドレイン領域５と、基材領域８によりドリフト領域２から分離されるソース領域９と、ゲート誘電体１６により半導体基材から絶縁されソース領域９からドリフト領域２に到るまで基材領域８に隣接して伸びたゲート電極１５と、ドレイン領域５と接したドレイン電極１１と、ドレイン領域５と相補的にドープされた半導体領域２７とを含み、半導体領域２７はドレイン電極１１とドリフト領域２の間に配置されドレイン電極１１に隣接する。 （もっと読む）

【課題】電極材料が拡散するのを抑制し、特性の向上を実現する。
【解決手段】半導体装置を、ゲート電極３とゲート絶縁膜２との間、Ａｌ含有オーミック電極４、５とＡｕ配線９との間、及び、ゲート電極３の下方及びＡｌ含有オーミック電極４、５の上方、のいずれかに設けられ、第１ＴａＮ層６Ａ、Ｔａ層６Ｂ、第２ＴａＮ層６Ｃを順に積層した構造を有する電極材料拡散抑制層６を備えるものとする。 （もっと読む）

【課題】ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。 （もっと読む）

【課題】半導体基板の洗浄をより効率的に行うことができる半導体装置の製造方法及び半導体基板の洗浄方法等を提供する。
【解決手段】半導体基板２０をその主面を鉛直方向及び水平方向から傾斜させて保持し、酸を含む洗浄液２６に半導体基板２０を浸漬する。 （もっと読む）

【課題】高耐圧ＭＯＳ型トランジスタなどの高耐圧半導体装置における耐圧を向上させ、またドレインオフセット層などの内部電界強度が経時的に変化し、耐圧が変動することを防止する。
【解決手段】半導体装置、例えば高耐圧ＭＯＳ型トランジスタは、半導体層２、それと反対導電型の低不純物濃度ソース層３および低不純物濃度ドレイン層４、高不純物濃度ソース層５および高不純物濃度ドレイン層６、ドレイン側オフセット絶縁膜８ａ、ソース側オフセット絶縁膜８ｂ、ゲート絶縁膜９、ゲート電極１０を有する。ゲート電極１０の表面には表面絶縁膜２０が形成されており、ドレイン側オフセット絶縁膜８ａ上の、ゲート電極１０と隣接する領域には、少なくとも一部が表面絶縁膜２０と接する状態で形成された第１導電性プレート１１ａが設けられている。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】単色性が強く、高効率にテラヘルツ波を発生または検出することができるテラヘルツ波素子を提供する。
【解決手段】テラヘルツ波素子１００は、バッファ層１０２と電子供給層１０４とのヘテロ接合を含む半導体多層構造１０１〜１０４と、半導体多層構造１０１〜１０４上に形成されたゲート電極１０５、ドレイン電極１０６およびソース電極１０７とを有し、ゲート電極１０５とヘテロ接合界面との間の静電容量は、ドレインとソースとの間を流れる電流の方向と直交する方向に周期的に、第１の静電容量と第１の静電容量の値と異なる第２の静電容量とを有している。 （もっと読む）

【課題】閾値変動を抑えつつ、ゲートリーク電流を低減させた窒化物半導体ＨＥＭＴ。
【解決手段】窒化物系半導体で形成された半導体層と、半導体層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備え、ゲート絶縁膜は、酸窒化膜で形成された第１絶縁膜と、タンタル、ハフニウム、ハフニウムアルミニウム、ランタン、およびイットリウムの少なくとも１つを含む第２絶縁膜と、を有する半導体装置を提供する。 （もっと読む）

【課題】ＧａＮ系の材料により形成されるＨＥＭＴの信頼性を高める。
【解決手段】基板１０の上方に形成された窒化物半導体からなる半導体層２１〜２４と、半導体層２１〜２４の上方に、金を含む材料により形成された電極４１と、電極４１の上方に形成されたバリア膜６１と、半導体層２１〜２４の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜５０と、を有する。 （もっと読む）

【課題】高耐圧特性と低オン抵抗特性とを両立した化合物半導体装置を実現する。
【解決手段】化合物半導体装置を、キャリア走行層２及びキャリア供給層３を含む窒化物半導体積層構造４と、窒化物半導体積層構造の上方に設けられたソース電極５及びドレイン電極６と、窒化物半導体積層構造の上方のソース電極とドレイン電極との間に設けられたゲート電極７と、ゲート電極とドレイン電極との間に少なくとも一部が設けられたフィールドプレート８と、窒化物半導体積層構造の上方に形成された複数の絶縁膜９、１０とを備えるものとし、フィールドプレートとドレイン電極との間でゲート電極の近傍よりも複数の絶縁膜の界面の数を少なくする。 （もっと読む）