【課題】ＣＬＳ技術を用いたスイッチトキャパシタ回路に適用する演算増幅器の動作速度に関する所要水準を抑制しつつ比較的振幅の大きい入力信号にも適合するという優位性を維持したスイッチトキャパシタ回路等を実現する。
【解決手段】コンデンサＣｃｌｓおよびスイッチＳＷ１０４、ＳＷ１０５、ＳＷ１０６を含んでＣＬＳ回路１２０を構成する一方、スイッチＳＷ１０７が介挿された導体部、および、ＳＷ１０４、ＳＷ１０５、ＳＷ１０６により切替え回路１３０を構成し、この切替え回路１３０によってレベルシフト用コンデンサＣｃｌｓを、サンプリングフェーズで、アナログ入力信号Ｖｉｎで充電されるように接続し、レベルシフトフェーズで、アナログ信号出力端子Ｖｂと演算増幅器１１０の出力端子との間に介挿されるように接続関係を切替えるように構成する。 （もっと読む）

【課題】本発明は、信号処理結果の精度を維持しつつ、信号処理の応答性を改善する。
【解決手段】信号処理装置１００は、複数の入力信号に基づいて生成される情報を、複数の入力信号からなる組と入力信号の取得順序（０〜（Ｎ−１））とに対応させて記憶するデータレジスタ部３０と、複数の入力信号に基づいた情報を生成するＡＤ変換部２０と、複数の入力信号からなる入力信号の組を示す識別情報（０〜（Ｍ−１））と、組を成す複数の入力信号の取得順序を示す順序情報（０〜（Ｎ−１））とに対応させて、入力信号に基づいて生成された情報をデータレジスタ部３０に記憶させる制御部９０と、複数の入力信号の組を成す入力信号に対応する記憶された情報に対するフィルタ処理を行うフィルタ処理部４０とを備える。 （もっと読む）

【課題】差分増幅回路を用いたＡＤ変換装置において、量子化誤差の蓄積を抑圧するように補償して、ＡＤ変換出力信号のＳＮＲを従来例に比較して大幅に改善する。
【解決手段】差動増幅回路１ＡとＡＤ変換器３Ａとデジタル復調回路４Ａとを備えたＡＤ変換装置において、減算器４２，５２は、ＡＤ変換器３Ａからのデジタル信号をアナログ信号にＤＡ変換するＤＡ変換器４１，５１と、差動増幅回路１Ａからのアナログ出力信号からＤＡ変換器４１，５１からのアナログ信号を減算して、ＡＤ変換器３Ａの量子化誤差を示す減算結果信号を出力する。ＡＤ変換器３０は、減算器４２，５２からの減算結果信号をデジタル信号にＡＤ変換し、加算器４３，５３は、ＡＤ変換器３Ａからのデジタル信号にＡＤ変換器３０からのデジタル信号を加算することにより量子化誤差が実質的にゼロとなるように補償して、加算結果信号をデジタル復調回路４Ａに出力する。 （もっと読む）

【課題】デジタル回路とアナログ回路とを、単一電源電圧かつ低消費電力で混載することを可能にする。
【解決手段】Ａ／Ｄ変換部３２は、電源端子と接地端子との間に接続され、入力電圧に応じてハイレベルの出力またはローレベルの出力を生成するデジタル信号生成部３２ａと、接地端子とデジタル信号生成部３２ａとの間における電位差としてのオフセット電圧Ｖofsを発生するオフセット電圧発生部３２ｂとを有する。ここで、オフセット電圧発生部３２ｂは、デジタル信号生成部３２ａに印加される電源電圧を低減すべく、オフセット電圧Ｖofsを発生する。 （もっと読む）

【課題】ＡＤ変換部の数が増加しても回路規模の増大を最小限に抑えるＡＤ変換システムを提供する。
【解決手段】複数のアナログ信号をシリアルなデジタル信号に変換するＡＤ変換システムは、複数のアナログ信号の各々を同一タイミングでＡＤ変換する複数のＡＤ変換部と、複数のデジタル信号を並直列変換してシリアルなデジタル信号を出力する並直列変換部と、制御信号を並直列変換部に供給する制御部とを備える。並直列変換部は、「ＡＤ変換システムを構成するＡＤ変換部の数＋１」個のＤフリップフロップ（Ｄ−ＦＦ）が直列に接続して構成され、制御部からの制御信号が入力されるシフト回路と、ＡＤ変換部と同数のゲート回路から構成され、各段のＤ−ＦＦの出力信号に応じて、各ゲート回路に入力されたデジタル信号の出力を制御する並直列変換回路と、最前段のＤ−ＦＦ及び最後段のＤ−ＦＦの各出力信号に基づいて、ＡＤ変換部の動作許可信号を出力するＡＤ変換動作制御部を有する。 （もっと読む）

【課題】大きなバイアス電流を用いることなく高速動作および低消費電力を可能とするAD変換回路を実現する。
【解決手段】本発明の一態様としてのA/D変換回路は、第1サンプリング容量と、第1サンプリングスイッチと、バッファ回路と、第2サンプリング容量と、第2サンプリングスイッチと、第1変換手段と、第1リセットスイッチと、第2リセットスイッチとを備える。第1および第2サンプリングスイッチをオンにして、第1サンプリング容量に電圧をトラックし、バッファ回路を介して第2サンプリング容量にバッファ電圧をサンプルする。第1サンプリングスイッチをオフにして電圧をホールドする。第2サンプリングスイッチをオフにし、第1変換手段により第2サンプリング容量から電圧を読み出してA/D変換する。その後、第1および第2リセットスイッチにより、第1および第2サンプリング容量をリセットする。 （もっと読む）

【課題】消費電流を増加させることなく短時間で、アナログ信号をデジタル信号に高精度に変換する。
【解決手段】デルタシグマ型Ａ／Ｄ変換器２において、デジタルフィルタ１１₁によるＡ／Ｄ変換が開始される。デジタルフィルタ１１₁のＡ／Ｄ変換時間が約１／２経過すると、デジタルフィルタ１１₂がＡ／Ｄ変換を開始する。デジタルフィルタ１１₁からＡ／Ｄ変換結果Ｋ１が出力されると、デジタルフィルタ１１₁はリセットした後、再びＡ／Ｄ変換を開始する。そして、デジタルフィルタ１１₁のＡ／Ｄ変換時間の約１／２が経過すると、デジタルフィルタ１１₂のＡ／Ｄ変換が終了し、Ａ／Ｄ変換結果Ｋ２が出力される。このように、Ａ／Ｄ変換結果の出力間隔を、１つのデジタルフィルタによる構成と比べて２倍とすることにより、消費電流を増加させることなくＡ／Ｄ変換を高速化する。 （もっと読む）

【課題】大きなヘッドルームを設定したアナログ信号をデジタル処理回路で増幅したときのＳ／Ｎ特性を向上する。
【解決手段】音声処理系統１１〜１ｎは、アナログ増幅回路２１〜２ｎ、ＡＤ変換回路３１〜３ｎ、デジタル処理回路４１〜４ｎを有する。第１の音声処理系統１１に入力されたアナログ信号は、分配スイッチ６２を介して第１と第２の音声処理系統のアナログ増幅回路２１、２２に分配される。分配されたアナログ信号は、２６ｄＢに設定されたヘッドルームに基づいてアナログ増幅回路２１、２２で増幅され、ＡＤ変換回路３１、３２で−２６ｄＢＦＳのデジタル信号に変換される。これらのデジタル信号は、切換スイッチ７１、７２を介して、デジタル信号の加算・処理回路４０に入力される。これらのデジタル信号は、デジタル信号の加算・処理回路４０において加算、増幅され、一般的基準の出力レベルである−２０ｄＢＦＳのデジタル信号として出力される。 （もっと読む）

【課題】ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能なＡＤ変換器を提供する。
【解決手段】アナログ信号からデジタル信号に変換するＡＤ変換回路へ、アナログ信号の入力の振幅を可変させて出力するＡＧＣ回路と、ＡＧＣ回路が出力するアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいてＡＧＣ回路が出力するアナログ信号の出力範囲を制御する第１検波部と、を備える、ＡＤ変換器が提供される。これにより、ＡＤ変換の際のアナログ入力振幅の収束時間を短縮させつつ、ＡＤ変換回路が想定する量子化分解能を最大限に活用することが可能なＡＤ変換器を提供することができる。 （もっと読む）

【課題】センサーデバイスのチャネル信号が第１、第２信号で構成される場合に第１、第２信号の差分に対応する信号の精度の高いＡ／Ｄ変換を実現する集積回路装置等の提供。
【解決手段】集積回路装置は、センサーデバイスからの第１信号ＳＧ１が第１期間において入力され、第１信号ＳＧ１とペアーとなってセンサーデバイスのチャネル信号を構成する第２信号ＳＧ２が第２期間において入力され、第１信号ＳＧ１と第２信号ＳＧ２の差分に対応する信号を出力する増幅回路と、増幅回路の出力信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器を含む。増幅回路は、増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。 （もっと読む）

【課題】多数段の音声処理装置を経由しても信号の劣化が少ない音声伝送システムを提供する。
【解決手段】ルーター１に、(1)入力されたアナログ音声信号をデジタル信号に変換するＡＤ変換装置２、(2) デジタル音声信号に種々の処理を加える複数の音声処理装置３、(3) 処理されたデジタル信号を任意のアナログ音声信号に変換して出力するＤＡ変換装置４を接続する。ルーター１に、他の音声処理システム１０に接続される外部端子と、本システムを構成する各機器を制御するコンソール１１を接続する。各装置２，３，４とルーター間で授受する信号を、32Bit浮動小数点フォーマットとする。 （もっと読む）

【課題】サンプリングクロックの位相ノイズがＤＡＣおよびＡＤＣの変換特性に与える影響を検出することができ、ループバックテストのテスト品質を向上させることができる半導体集積回路およびそのテスト方法を提供する。
【解決手段】半導体集積回路は、サンプリングクロックに同期して動作し、デジタル信号をアナログ信号に変換するＤＡＣと、サンプリングクロックに同期して動作し、アナログ信号をデジタル信号に変換するＡＤＣと、基準クロックに基づいて、位相ノイズ特性の異なる第１および第２のサンプリングクロックを発生するサンプリングクロック発生回路と、ＤＡＣから出力されるアナログ信号をＡＤＣに入力、あるいはＡＤＣから出力されるデジタル信号をＤＡＣに入力するループバックテスト時に、ＤＡＣおよびＡＤＣの一方に第１のサンプリングクロックを供給し、他方に第２のサンプリングクロックを供給するサンプリングクロック切替回路とを備える。 （もっと読む）

【課題】センサーデバイスからの検出信号の精度の高いＡ／Ｄ変換を実現できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、電源電圧ＶＤＤＡを生成する電源回路６０と、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡに基づいて動作し、電源電圧ＶＤＤＡにより規定されるＡ／Ｄ変換範囲で、センサーデバイス３０からの検出信号に対応する信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器ＡＤＣと、電源回路６０から電源電圧ＶＤＤＡが供給され、供給された電源電圧ＶＤＤＡをセンサーデバイス３０に供給する電源端子ＰＶＤＡを含む。 （もっと読む）

【課題】微小なアナログ入力電流を高い精度で検出することが出来るアナログ−デジタル変換回路を提供する。
【解決手段】アナログ−デジタル変換回路１は、アナログ入力電流Ｉｉｎをデジタル変換してデジタル値ＡＤＣＯＵＴを得るＡＤＣ２（アナログ−デジタル変換部）を備えるアナログ−デジタル変換回路であって、所定期間毎に得られた所定個数のデジタル値ＡＤＣＯＵＴを記憶するレジスタユニットと、レジスタユニットが記憶しているデジタル値ＡＤＣＯＵＴを全て加算することによって加算値ＡＤＤ［Ｎ］を算出する加算器と、加算値ＡＤＤ［Ｎ］と所定の閾値とを比較するとともに、当該比較の結果に従ってデジタル出力信号ＤＯＵＴを出力する比較回路５とを備える。 （もっと読む）

【課題】消費電力を増大させることなく、高精度な基準電圧の下で動作するスイッチトキャパシタ型回路を提供する。
【解決手段】（１）第１のスイッチトキャパシタ（スイッチ１１〜１３及び帰還容量Ｃｆ）とサンプリング容量Ｃｓと増幅回路１００とを含むスイッチトキャパシタ型増幅回路１１０ａと、（２）スイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給する基準電圧回路１１０ｂとを備え、基準電圧回路１１０ｂは、基準電圧Ｖｒｅｆを出力するバッファ回路１と、バッファ回路１の出力端子１１１とスイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給するための基準電圧入力端子１１２との間に接続された第２のスイッチトキャパシタ（スイッチ１０及び容量Ｃｃ）とを有する。 （もっと読む）

【課題】温度調整手段が別途不要で内部の温度調整対象を適温に制御可能な構成とすることで、使用環境温度が変化しても安定して高精度な計測結果が得られる計測装置を提供する。
【解決手段】デジタル処理回路での処理にかかるＡ／Ｄコンバータの待機時間での通常モードと待機モードとの時間割合（時間ｔａ，ｔｂの割合）をアナログ回路の周囲温度の検出温度に基づいて変更し、各モードの異なる電力消費に基づく発熱量の違いにてその周囲温度の温度制御を行うようにした。つまり、Ａ／Ｄコンバータの動作不要な時間にＡ／Ｄコンバータ自身を温度調整手段として機能させることでその温度制御が行われる。 （もっと読む）

【課題】アナログ入力モジュールを過電圧から保護すること。
【達成手段】本発明の保護装置は、複数のプラス／マイナスアナログ信号の電圧レベルがアナログ入力モジュールのプラス／マイナス動作電圧よりも大きい場合、前記複数のプラス／マイナスアナログ信号の電圧を前記アナログ入力モジュールに供給する安定化部を含む。 （もっと読む）

【課題】必要な分解能を達成しながらより低い電力を達成する引き続く要望がある。従って、電力をさらに低減するのは望ましい。従って、必要な分解能を達成しながらより低電力を達成すること。
【解決手段】アナログ入力信号をデジタル出力信号に変換するようにとなっている変換器２００が、アナログ入力信号を受信するためにアナログ入力端子２０５、該アナログ入力端子に接続した冗長符号桁（ＲＳＤ）段２１０、デジタル部分２２０を含む。ＲＳＤ段は、該アナログ入力端子で該アナログ入力信号を受信するように構成され、第１クロックサイクルの第１半分中該アナログ入力信号からデジタル出力でビットの第１の数を生成するように構成され、第１クロックサイクルの第２半分中該アナログ入力端子でアナログ入力信号の残留フィードバック信号を供給するように構成され、第２クロックサイクルの第１半分中該残留フィードバック信号からデジタル出力でビットの第１の数よりも少ないビットの第２の数を生成するように構成される。 （もっと読む）

【課題】スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。
【解決手段】電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。充電経路内の抵抗及び訂正位相を使用する訂正の解決法は、電力消費を制約し、コンポーネントを最小化する一方で、出力電圧のオーバーシュートを低減する。Ｓｐｅｃｔｒｅ（登録商標）シミュレーションは、本発明の効果を確証する。 （もっと読む）

【課題】ＡＤ変換の精度を向上させる。
【解決手段】ＡＤ変換装置１は、大きさが互いに異なるｎ（ｎは２以上の自然数）個の偏移信号δ_ｋを生成する偏移信号生成部２０と、偏移信号生成部２０を制御する偏移信号制御部１０と、入力アナログ信号Ｃ_ｉｎとｎ個の偏移信号δ_ｋとを順次加算してｎ個の第1信号Ｓ１を生成する偏移信号加算部３０と、ｎ個の第1信号Ｓ１をＡＤ変換してｎ個の第２信号Ｓ２を生成するＡＤ変換部４０と、ｎ個の第２信号Ｓ１に平均処理を施して出力デジタル信号Ｃ_ｏｕｔを生成する信号処理部５０とを備える。 （もっと読む）