【課題】本発明は、スパッタ装置の処理能力を損なうことなく、スパッタに異常がないときは金属薄膜の反射率を面内で均一にすることができる半導体装置を提供することを目的とする。
【解決手段】本願の発明にかかる半導体装置の製造方法は、シリコン基板にスパッタ成長により金属膜を形成する第１スパッタ工程と、該第１スパッタ工程の後に該第１スパッタ工程よりも高いＤＣパワーでさらに金属膜をスパッタ成長させる第２スパッタ工程と、該第１スパッタ工程と該第２スパッタ工程の後に、該第１スパッタ工程および該第２スパッタ工程で形成された金属膜の反射率の均一性を測定する検査工程とを備えたことを特徴とする。 （もっと読む）

【課題】テラヘルツ波を効率よく受信し、信号／雑音比を向上したテラヘルツ波受信素子を提供する。
【解決手段】第１の波長λ₁のテラヘルツ波を受信するテラヘルツ波受信素子１００であ
って、２以上の半導体層（バッファ層１０２ａおよび電子供給層１０４ａ）のヘテロ接合により形成される２次元電子チャネル層１０３ａ、ゲート幅方向にλ₁／２の長さを有するゲート電極１１１ａ、ドレイン電極１１３ａおよびソース電極１１２ａを有する第１のＦＥＴ１００ａと、第１のＦＥＴ１００ａのゲート電極１１１ａのゲート幅方向における中央部と接続され、かつ、ゲート電極１１１ａと直交するように配置されたゲート配線１１４ａとを備える。 （もっと読む）

【課題】発光効率と信頼性の向上
【解決手段】第２半導体層１０８上の全面に、透明導電膜１０を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層１０４の電極形成部１６の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去する。残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させる。残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させる。残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去する。 （もっと読む）

【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。 （もっと読む）

【課題】実効キャリアー濃度が増加し、物質間のエネルギーバンドギャップ調節によりショットキー障壁が減少し、高い透過率を有する、優れた電気的、光学的、熱的及び構造的特性を有する新概念のオーミック接触システムを提供する。
【解決手段】発光ダイオード又はレーザーダイオードにおいてオーミック接触を形成するための薄膜電極において、ｐ型窒化ガリウム層上に積層され、Ｎｉ−Ｘ固溶体を含有する第１電極層と、前記第１電極層上に積層され、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｒｕ、Ｒｈ、Ｒｅ、Ｃ、Ｃｕ、及びＩｒからなる群から選択される少なくとも１種以上の元素を含有する第２電極層と、を含むことを特徴とする、薄膜電極である。 （もっと読む）

【課題】半導体装置のオン抵抗をより低減させる。
【解決手段】第１導電型の半導体層と、前記半導体層の上側に、前記半導体層の主面に対して平行な方向に沿って周期的に配置された第１導電型の半導体ピラー領域と、前記第１導電型の半導体ピラー領域の表面に選択的に設けられた第２導電型のベース領域と、前記第２導電型のベース領域の表面に選択的に設けられたソース領域と、前記第１導電型の半導体ピラー領域間に設けられ、前記ベース領域の表面にまで達する第２導電型の半導体ピラー領域と、前記ソース領域に電気的に接続された第１の主電極と、前記半導体層の下側に設けられ、前記半導体層に電気的に接続された第２の主電極と、前記第１の主電極と前記第２の主電極との間の通電を制御する制御電極と、を備える。 （もっと読む）

【課題】酸化物半導体を用いた高性能な半導体装置を提供する。
【解決手段】基板上に酸化物半導体層を形成し、酸化物半導体層上に第１の導電層を形成し、第１の導電層上に第２の導電層を形成し、第２の導電層をエッチングすることで、第１のパターンを形成し、第１のパターンを酸化することにより膨張させ、膨張後の第１のパターンをマスクとして第１の導電層をエッチングすることで、ソース電極及びドレイン電極となる第２のパターンを形成し、膨張後の第１のパターン及び第２のパターン及び酸化物半導体層を覆うゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成する。 （もっと読む）

【課題】ポリシリコン抵抗体の上に急速熱酸化処理により形成され、シリサイド化ブロック用酸化膜の一部として用いる熱酸化膜の膜厚が多種のポリシリコン抵抗体間でばらつくことにより、ポリシリコン抵抗体が部分的にシリサイド化されることを回避する。
【解決手段】多種のポリシリコン抵抗体全てにおいて、急速熱酸化処理によりポリシリコン抵抗体上に生成される熱酸化膜の膜厚と、ポリシリコン抵抗体を含む非シリサイド化領域に形成された保護酸化膜の膜厚との和が、シリサイド化ブロック用酸化膜としてのブロック性能を確保するために必要な膜厚以上となるように、保護酸化膜の膜厚を決定する。多種のポリシリコン抵抗体間で急速熱酸化処理により生成される熱酸化膜の膜厚に差が生じる場合でも、熱酸化膜と保護酸化膜とをシリサイド化ブロック用酸化膜として用いることにより、充分なブロック性能を確保することができる。 （もっと読む）

【課題】工程数の増加を回避し得る半導体装置及びその製造方法を提供する。
【解決手段】低濃度ドレイン領域２８ｈを形成するためのドーパント不純物が導入される所定領域を除く領域に、所定領域から離間するようにチャネルドープ層２２ｄを形成する工程と、半導体基板１０上にゲート絶縁膜２４を介してゲート電極２６ｄを形成する工程と、ゲート電極の一方の側の半導体基板内に低濃度ソース領域２８ｇを形成し、ゲート電極の他方の側の半導体基板の所定領域に低濃度ドレイン領域２８ｈを形成する工程とを有している。 （もっと読む）

【課題】 液体原料を用いてＳｉ以外の金属膜を安定して成長させる。
【解決手段】 基板上に形成された第１の金属膜の表面を水酸基で終端する第１の前処理を行う工程と、第１の前処理後の第１の金属膜に対して水素含有ガスを供給して第２の前処理を行う工程と、第２の前処理後の第１の金属膜上に第２の金属膜を形成する工程と、を有する。 （もっと読む）