センサシステム
【課題】ヘッド‐コントローラ間を接続するケーブルの線数を減少させることが可能な変位センサを提供すること。
【解決手段】制御部１４と通信部２２とを信号線３１〜３３により接続し、ＬＶＴＴＬレベルのブート信号を通信部２２から制御部１４に送信して該制御部１４の回路を設定し、制御部１４からＬＶＤＳ方式により受光データを通信部２２に送信するようにした。
【解決手段】制御部１４と通信部２２とを信号線３１〜３３により接続し、ＬＶＴＴＬレベルのブート信号を通信部２２から制御部１４に送信して該制御部１４の回路を設定し、制御部１４からＬＶＤＳ方式により受光データを通信部２２に送信するようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサシステムに係り、詳しくはヘッドとコントローラとをケーブルにて接続したセンサシステムに関するものである。
【背景技術】
【０００２】
ヘッドとコントローラとをケーブルにて接続したセンサシステムとして、被検出物に光を照射してその反射光を受光することにより、被検出物までの距離の検出や表面状態の検出等を行う変位センサが知られている（例えば、特許文献１参照）。変位センサは、光の投受光を行うヘッドと、ヘッドからの受光信号に基づいて被検出物までの距離の計測等を行うコントローラとがケーブルで接続されて構成されている。被検出物までの距離等の検出は、ヘッドに設けた投光素子から被検出物に向けて照射した光を同ヘッドに設けたイメージセンサにて受光し、コントローラにおいてイメージセンサで得た受光信号に基づいて計測することにより行う。ヘッド及びコントローラには、受光信号等の信号をヘッド‐コントローラ間で通信するための送受信部が設けられており、ヘッド及びコントローラの送受信部は、例えばＦＰＧＡ（Field Programmable Gate Array）により構成されている。
【０００３】
ＦＰＧＡは、アレイ状に配列された多数のゲートからなり、回路データを書き込むことによって所望の動作（例えば、差動通信）をする回路が形成される。詳しくは、書き込まれた回路データに応じて内部のゲートが相互に接続され、該回路データに応じた回路が形成される。しかし、電源をオフすると書き込まれた回路データが消え、内部のゲートの接続が解かれることによって、ＦＰＧＡには回路が形成されていない状態に戻る。従って、電源を投入する毎に回路データを書き込まなければならない。ところが、ヘッドに内蔵されたＦＰＧＡに対して直接外部から回路データを書き込むには、所定の位置に取り付けたヘッドを取り外す必要がある等、非常に手間がかかるといった問題があった。そのため、コントローラに設けられたＦＰＧＡからヘッドのＦＰＧＡにブート信号を送信して、ヘッドのＦＰＧＡに所望の動作をする回路を形成している。
【特許文献１】特開２００６−４８３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ヘッドを取り付けようとする場所によっては、ヘッドに接続されたケーブルがヘッドの取り付けの邪魔になってヘッドを取り付けることができなくなるため、ケーブル径はなるべく小さい方が好ましい。
【０００５】
しかし、ケーブルは、受光信号等を送信するための信号線や、ブート信号を送信するためのブート信号線等多くの線から構成されるため、ケーブル径を小さくするとケーブルを構成する信号線の径が細くなり、ノイズの影響を受けやすくなるといった問題があった。
【０００６】
本発明は上記問題点を解決するためになされたものであって、その目的は、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることが可能なセンサシステムを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明によれば、ヘッドと、該ヘッドにケーブルを介して接続されたコントローラとを備えたセンサシステムであって、前記ヘッドは、被検出物へ光を照射する投光手段と、前記被検出物からの反射光を受光する受光手段と、ＦＰＧＡにより構成され、前記受光手段から出力される受光データを前記コントローラへ送信する第１の送信手段と、同じくＦＰＧＡにより構成され、前記コントローラから送信される回路データを受信する第１の受信手段と、前記第１の受信手段で受信した前記回路データに基づいて前記第１の送信手段の通信方法を設定する第１の通信設定手段と、を備え、前記コントローラは、前記ヘッドから送信される前記受光データを受信する第２の受信手段と、前記第２の受信手段によって受信された前記受光データに基づいて被検出物を検出する検出手段と、前記第１の受信手段へ向けて前記回路データを送信する第２の送信手段と、前記第２の送信手段に対して、前記第２の受信手段の通信方法と同じ通信方法に設定する前記回路データを前記第１の受信手段へ送信させる第２の通信設定手段と、を備え、前記第１の送信手段と前記第２の受信手段とを接続する信号線と、前記第１の受信手段と前記第２の送信手段とを接続する信号線とは共通の信号線である。
【０００８】
同構成によれば、第１の送信手段と第２の受信手段との間で受光データ等を伝送する信号線と、第１の受信手段と第２の送信手段との間で回路データを伝送する信号線とが共通であるため、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることができる。
【０００９】
請求項２に記載の発明によれば、請求項１に記載のセンサシステムにおいて、前記受光手段は、複数の画素からなり、各画素における受光量に応じた受光信号を出力するイメージセンサであり、前記イメージセンサから出力される各画素の受光信号を変換して各画素に対応する受光データを生成するＡ／Ｄコンバータを備え、前記第１の送信手段は、前記Ａ／Ｄコンバータから出力される受光データを前記コントローラに送信し、前記検出手段は、前記複数の受光データに基づいて前記被検出物における反射面の変位を検出する。
【００１０】
同構成によれば、被検出物の反射面における変位等、検出に際して多くのデータが必要となるセンサシステムにおいて、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることができる。そのため、ケーブルを太くすることなく個々の信号線の太さを確保することができ、ノイズの影響を受け難くすることが可能となる。
【００１１】
請求項３に記載の発明によれば、請求項１又は２に記載のセンサシステムにおいて、前記第２の送信手段及び前記第２の受信手段は、ＦＰＧＡによって構成されてなり、前記第１の送信手段及び前記第２の受信手段は、送受信手段であって、前記第２の通信設定手段は、前記第２の送信手段から送信させるデータと同じデータによって前記第２の受信手段の通信方法を設定する。
【００１２】
同構成によれば、コントローラに備えられた第２の通信設定手段が回路データによって第２の送信手段及び第２の受信手段に回路を形成可能であるため、第２の送信手段及び第２の受信手段の通信方式を変更することができ、ヘッド‐コントローラ間の通信方式等も変更することができる。
【００１３】
請求項４に記載の発明によれば、請求項３に記載のセンサシステムにおいて、前記コントローラは、予め回路データが記憶された記憶手段を備え、前記第２の通信設定手段は、電源投入時に前記記憶手段に記憶された回路データを読み取ることによって前記第２の送信手段及び前記第２の受信手段の回路を形成する。
【００１４】
同構成によれば、電源投入時に第２の通信設定手段が記憶手段に記憶された回路データを読み取り、ヘッド‐コントローラ間で通信可能な状態にするため、作業者がヘッド‐コントローラ間の通信を設定せずに済むので、センサシステムの操作が容易になる。
【００１５】
請求項５に記載の発明によれば、請求項１〜４のいずれか一項に記載のセンサシステムにおいて、前記信号線は一対で信号を伝送し、前記回路データは、一定時間で大量のデータ通信が可能な通信方式を行うための回路を形成する回路データである。同構成によれば、ヘッド‐コントローラ間での信号の通信を高速で行うことができる。
【００１６】
請求項６に記載の発明は、請求項５に記載のセンサシステムにおいて、前記第１の送信手段と前記第２の受信手段との通信方式はＬＶＤＳ方式である。同構成によれば、ヘッド‐コントローラ間での信号の通信を高速で行うことができ、かつ混入するノイズの影響を低減することができる。
【発明の効果】
【００１７】
本発明によれば、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることが可能なセンサシステムを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を変位センサに具体化した一実施の形態を図面に従って説明する。
図１に示すように、被検出物Ｗにおける反射面の変位等を検出する変位センサには、ヘッド１０と、ヘッド１０を制御するコントローラ２０とが設けられ、ヘッド１０とコントローラ２０とは、ケーブル３０にて電気的に接続されている。ヘッド１０は、例えば使用時に被検出物Ｗの上方に配置され、投光手段としての投光素子１１から被検出物Ｗに光を照射し、受光手段としてのイメージセンサ１２は被検出物Ｗによる反射光を受光する。そして、ヘッド１０は、イメージセンサ１２の各画素の受光量に応じた受光データを、ケーブル３０を介してコントローラ２０に送信する。コントローラ２０は、ヘッド１０から受信した受光データに基づいて、被検出物Ｗにおける反射面の変位等を検出する。
【００１９】
図２に示すように、ヘッド１０には、投光素子１１と、イメージセンサ１２と、Ａ／Ｄ（アナログ／デジタル）コンバータ１３と、第１の送信手段，第１の受信手段及び第１の通信設定手段としての制御部１４と、表示灯１５とが設けられている。制御部１４は、コントローラ２０からの制御信号に基づいて、投光素子１１等を制御する。投光素子１１は、例えば赤色半導体レーザからなり、制御部１４の制御によって被検出物Ｗに向かってレーザ光を投光する。
【００２０】
被検出物Ｗの反射面からの反射光は、イメージセンサ１２に入射される。イメージセンサ１２は２次元ＣＣＤ（Charge-Coupled Device）からなり、各画素における受光量に応じた電圧の受光信号をＡ／Ｄコンバータ１３に出力する。Ａ／Ｄコンバータ１３は、受光信号を受光データにアナログ‐デジタル変換し、その受光データを制御部１４に出力し、制御部１４は受光データをコントローラ２０に送信する。制御部１４は、接続された表示灯１５を制御し、動作状態等を表示する。
【００２１】
コントローラ２０には、検出手段としてのＣＰＵ２１と、第２の送信手段，第２の受信手段及び第２の通信設定手段としての通信部２２と、記憶手段としてのメモリ２３，２４とが設けられている。ＣＰＵ２１は、通信部２２を介して受信した受光データをメモリ２３に記憶する。そして、ＣＰＵ２１は、メモリ２３に記憶した受光データに基づいて、被検出物Ｗにおける反射面の変位等を検出する。また、ＣＰＵ２１は、メモリ２３に記憶した受光データを、コントローラ２０に接続された図示しないパーソナルコンピュータ等の表示装置に送信する。この表示装置は、受信した受光データに基づいて、ヘッド１０のイメージセンサ１２における入射光の受光量分布を波形表示する。この波形表示により、作業者がイメージセンサ１２の入射光の状態を確認することができる。
【００２２】
メモリ２４には、ヘッド１０の制御部１４とコントローラ２０の通信部２２を設定するための回路データが記憶されている。制御部１４及び通信部２２はＦＰＧＡ（Field Programmable Gate Array）からなる。ＦＰＧＡには、ゲートがアレイ状に配置されたゲートセルと、外部からの回路データの受信等を行う制御セル（第１及び第２の通信設定手段）とが備えられている。制御セルは外部からの回路データを読み込み、該回路データに基づいてゲートセルの各ゲートを相互に接続することによって、回路データに応じた回路を形成する。従って、制御部１４及び通信部２２は回路データに応じた回路を形成可能であり、所定の回路データによって制御部１４及び通信部２２の設定が行われる。変位センサは、電源投入時にメモリ２４に記憶された回路データを、制御部１４と通信部２２のそれぞれの制御セルに読み込ませることで、所望の回路をそれぞれのゲートセルにて形成する。
【００２３】
本実施形態では、２次元ＣＣＤからなるイメージセンサ１２にて受光した反射光のピーク位置に基づいて変位を測定するため、イメージセンサ１２を構成する全ての画素における受光量を、受光データとしてコントローラ２０に送信している。従って、ヘッド１０の制御部１４とコントローラ２０の通信部２２との間において、大量の受光データを短時間で送信する必要がある。そのため、本実施形態では、一定時間で大量のデータ通信（例えば、２Ｇｂｐｓ）が可能な通信方式として、例えば小振幅の差動信号を用いてデータを送受信するＬＶＤＳ（Low Voltage Differential Signaling：低電圧差動通信）方式を採用している。
【００２４】
ＬＶＤＳ方式は、一対の信号線を用いて、例えば３５０ｍＶの小さい振幅の差動電圧信号でデータを伝送する。信号の振幅が小さいため、信号がＨレベルまで立ち上がるために必要な時間が短縮できるので、高速通信が可能である。また、一方の信号線には本来の信号を送信し、他方の信号線には反転した信号を送信して、受信側において両信号線から送信される信号の差を取り、その差の大きさに応じて信号がＨレベルかＬレベルかを判断して信号を受信する。そのため、両信号線に対して同相で混入したノイズは差を取ることにより除去することができる。更に、信号の振幅が小さくても本来の信号と反転した信号の差を取るため、実質的には２倍の振幅を持った信号を伝送する事と同じ事になり、微弱なノイズと本来の信号とを容易に判別でき、微弱なノイズを除去することができる。従って、ヘッド１０‐コントローラ２０間の通信を高速で行うことができ、かつ混入するノイズの影響を低減することができる。
【００２５】
次に、ヘッド１０とコントローラ２０との間の接続を詳述する。
図３に示すように、ヘッド１０の制御部１４は第１のプリント基板１６に実装されており、コントローラ２０の通信部２２は第２のプリント基板２５に実装されている。第１及び第２のプリント基板１６，２５には接続用の端子Ｐ１〜Ｐ６，Ｐ１１〜Ｐ１６が形成されており、第１及び第２のプリント基板１６，２５の間はケーブル３０により相互に接続されている。ケーブル３０は、３対の信号線３１（３１Ｐ，３１Ｎ），３２（３２Ｐ，３２Ｎ），３３（３３Ｐ，３３Ｎ）と、ヘッド１０に駆動電源を供給するための一対の電源供給線（図示略）とを有している。信号線３１Ｐは、第１のプリント基板１６の端子Ｐ１と、第２のプリント基板２５の端子Ｐ１１との間に接続され、信号線３１Ｎは、第１のプリント基板１６の端子Ｐ２と、第２のプリント基板２５の端子Ｐ１２との間に接続されている。同様に、信号線３２Ｐは、端子Ｐ３と端子Ｐ１３との間に接続され、信号線３２Ｎは、端子Ｐ４と端子Ｐ１４との間に接続されている。更に、信号線３３Ｐは、端子Ｐ５と端子Ｐ１５との間に接続され、信号線３３Ｎは、端子Ｐ６と端子Ｐ１６との間に接続されている。尚、ケーブル３０は、ピグテール状に基端がヘッド１０に固定され、先端がコネクタを介してコントローラ２０に接続されている。
【００２６】
第１のプリント基板１６において、端子Ｐ１は制御部１４の端子Ｂ１及び端子ＳｈＰに接続され、端子Ｐ２は制御部１４の端子ＳｈＮに接続されている。また、端子Ｐ３は制御部１４の端子Ｂ２及び端子Ｒｈ１Ｐに接続され、端子Ｐ４は制御部１４の端子Ｒｈ１Ｎに接続されている。更に、端子Ｐ５は制御部１４の端子Ｂ３及び端子Ｒｈ２Ｐに接続され、端子Ｐ６は制御部１４の端子Ｒｈ２Ｎに接続されている。
【００２７】
第２のプリント基板２５において、端子Ｐ１１は通信部２２の端子ＳｃＰに接続され、端子Ｐ１２は通信部２２の端子ＳｃＮに接続されている。また、端子Ｐ１３は端子Ｒｃ１Ｐに接続され、端子Ｐ１４は端子Ｒｃ１Ｎに接続されている。更に、端子Ｐ１５は端子Ｒｃ２Ｐに接続され、端子Ｐ１６は端子Ｒｃ２Ｎに接続されている。
【００２８】
次に、コントローラ２０の通信部２２とヘッド１０の制御部１４の設定について説明する。
通信部２２の制御セルは、メモリ２４から回路を形成するための回路データを読み出し、ゲートセルにて通信部２２の回路を形成する。次に、通信部２２の制御セルは、制御部１４の回路を形成するための回路データをメモリ２４から読み出し、制御部１４にＬＶＴＴＬレベルの各ブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを送信する。ブート信号ＤＡＴＡ０はＦＰＧＡ上に形成する回路の回路データである。ブート信号ＤＣＬＫは、制御セルがブート信号ＤＡＴＡ０をラッチするタイミングを取るための信号であり、例えばブート信号ＤＣＬＫがＨレベルになるタイミングでブート信号ＤＡＴＡ０をラッチする。ブート信号ｎＣＯＮＦＩＧはブート信号ＤＡＴＡ０の受信が完了した後に、ＦＰＧＡ内において制御セルが回路の形成を開始する合図となる信号であり、例えばＬレベルのブート信号ｎＣＯＮＦＩＧにより回路を形成する。
【００２９】
上記のように形成された制御部１４及び通信部２２は、次のように、受光データを送受信する。
通信部２２は、信号線３２を介して、ヘッド１０とコントローラ２０のクロック同期を得るためのクロック信号ＣＬＫを、ヘッド１０に送信する。詳しくは、信号線３２Ｐにクロック信号ＣＬＫを送信し、信号線３２Ｎに反転した反転クロック信号ＣＬＫＸを送信する。そのクロック信号ＣＬＫは端子Ｒｈ１Ｐを介して制御部１４に入力され、反転クロック信号ＣＬＫＸは端子Ｒｈ１Ｎを介して制御部１４に入力される。また、通信部２２は、信号線３３を介して、ヘッド１０とコントローラ２０のフレーム同期を得るためのフレーム信号ＳＹＮを、ヘッド１０に送信する。詳しくは、信号線３３Ｐにフレーム信号ＳＹＮを送信し、信号線３３Ｎに反転した反転フレーム信号ＳＹＮＸを送信する。
【００３０】
制御部１４は、クロック信号ＣＬＫとフレーム信号ＳＹＮに基づいて、信号線３１を介して受光データをコントローラ２０に送信する。通信部２２は、クロック信号ＣＬＫに同期して受信した受光データを図２に示すＣＰＵ２１に出力し、ＣＰＵ２１は、入力した受光データをメモリ２３に記憶する。
【００３１】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）制御部１４と通信部２２とを信号線３１〜３３により接続し、ＬＶＴＴＬレベルのブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを通信部２２から制御部１４に送信して該制御部１４の回路を設定し、制御部１４からＬＶＤＳ方式により受光データを通信部２２に送信するようにした。そのため、受光データを送信するための信号線と、各ブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを送信するための信号線とを共用することができ、ケーブルを構成する信号線の本数を減らすことができる。そして、ケーブル３０を太くすることなく個々の信号線の太さを確保することができるため、ノイズの影響を受け難くすることができる。
【００３２】
（２）制御部１４及び通信部２２をＬＶＤＳ方式にて通信を行うようにしたため、ヘッド１０‐コントローラ２０間の通信を高速に行うことができ、かつ混入するノイズの影響を低減することができる。
【００３３】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、通信部２２をＦＰＧＡにより構成したが、予め回路が決定されたＩＣにより構成してもよい。
【００３４】
・上記実施形態では、ＬＶＤＳ方式でヘッド１０‐コントローラ２０間の通信を行ったが、その他の通信方式でもよく、例えばＲＳＤＳ（登録商標）方式で行ってもよい。
・上記実施形態では、被検出物Ｗにおける反射面の変位を測定する変位センサに具体化したが、これに限らず、例えば被検出物Ｗの有無を検出する光電センサに具体化してもよい。
【図面の簡単な説明】
【００３５】
【図１】変位センサの斜視図。
【図２】変位センサのブロック図。
【図３】信号線の接続状態を示す説明図。
【符号の説明】
【００３６】
１０…ヘッド、１１…投光素子、１２…イメージセンサ、１３…Ａ／Ｄコンバータ、１４…制御部、２０…コントローラ、２１…ＣＰＵ、２２…通信部、２４…メモリ、３０…ケーブル、３１〜３３…信号線、Ｗ…被検出物。
【技術分野】
【０００１】
本発明は、センサシステムに係り、詳しくはヘッドとコントローラとをケーブルにて接続したセンサシステムに関するものである。
【背景技術】
【０００２】
ヘッドとコントローラとをケーブルにて接続したセンサシステムとして、被検出物に光を照射してその反射光を受光することにより、被検出物までの距離の検出や表面状態の検出等を行う変位センサが知られている（例えば、特許文献１参照）。変位センサは、光の投受光を行うヘッドと、ヘッドからの受光信号に基づいて被検出物までの距離の計測等を行うコントローラとがケーブルで接続されて構成されている。被検出物までの距離等の検出は、ヘッドに設けた投光素子から被検出物に向けて照射した光を同ヘッドに設けたイメージセンサにて受光し、コントローラにおいてイメージセンサで得た受光信号に基づいて計測することにより行う。ヘッド及びコントローラには、受光信号等の信号をヘッド‐コントローラ間で通信するための送受信部が設けられており、ヘッド及びコントローラの送受信部は、例えばＦＰＧＡ（Field Programmable Gate Array）により構成されている。
【０００３】
ＦＰＧＡは、アレイ状に配列された多数のゲートからなり、回路データを書き込むことによって所望の動作（例えば、差動通信）をする回路が形成される。詳しくは、書き込まれた回路データに応じて内部のゲートが相互に接続され、該回路データに応じた回路が形成される。しかし、電源をオフすると書き込まれた回路データが消え、内部のゲートの接続が解かれることによって、ＦＰＧＡには回路が形成されていない状態に戻る。従って、電源を投入する毎に回路データを書き込まなければならない。ところが、ヘッドに内蔵されたＦＰＧＡに対して直接外部から回路データを書き込むには、所定の位置に取り付けたヘッドを取り外す必要がある等、非常に手間がかかるといった問題があった。そのため、コントローラに設けられたＦＰＧＡからヘッドのＦＰＧＡにブート信号を送信して、ヘッドのＦＰＧＡに所望の動作をする回路を形成している。
【特許文献１】特開２００６−４８３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ヘッドを取り付けようとする場所によっては、ヘッドに接続されたケーブルがヘッドの取り付けの邪魔になってヘッドを取り付けることができなくなるため、ケーブル径はなるべく小さい方が好ましい。
【０００５】
しかし、ケーブルは、受光信号等を送信するための信号線や、ブート信号を送信するためのブート信号線等多くの線から構成されるため、ケーブル径を小さくするとケーブルを構成する信号線の径が細くなり、ノイズの影響を受けやすくなるといった問題があった。
【０００６】
本発明は上記問題点を解決するためになされたものであって、その目的は、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることが可能なセンサシステムを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明によれば、ヘッドと、該ヘッドにケーブルを介して接続されたコントローラとを備えたセンサシステムであって、前記ヘッドは、被検出物へ光を照射する投光手段と、前記被検出物からの反射光を受光する受光手段と、ＦＰＧＡにより構成され、前記受光手段から出力される受光データを前記コントローラへ送信する第１の送信手段と、同じくＦＰＧＡにより構成され、前記コントローラから送信される回路データを受信する第１の受信手段と、前記第１の受信手段で受信した前記回路データに基づいて前記第１の送信手段の通信方法を設定する第１の通信設定手段と、を備え、前記コントローラは、前記ヘッドから送信される前記受光データを受信する第２の受信手段と、前記第２の受信手段によって受信された前記受光データに基づいて被検出物を検出する検出手段と、前記第１の受信手段へ向けて前記回路データを送信する第２の送信手段と、前記第２の送信手段に対して、前記第２の受信手段の通信方法と同じ通信方法に設定する前記回路データを前記第１の受信手段へ送信させる第２の通信設定手段と、を備え、前記第１の送信手段と前記第２の受信手段とを接続する信号線と、前記第１の受信手段と前記第２の送信手段とを接続する信号線とは共通の信号線である。
【０００８】
同構成によれば、第１の送信手段と第２の受信手段との間で受光データ等を伝送する信号線と、第１の受信手段と第２の送信手段との間で回路データを伝送する信号線とが共通であるため、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることができる。
【０００９】
請求項２に記載の発明によれば、請求項１に記載のセンサシステムにおいて、前記受光手段は、複数の画素からなり、各画素における受光量に応じた受光信号を出力するイメージセンサであり、前記イメージセンサから出力される各画素の受光信号を変換して各画素に対応する受光データを生成するＡ／Ｄコンバータを備え、前記第１の送信手段は、前記Ａ／Ｄコンバータから出力される受光データを前記コントローラに送信し、前記検出手段は、前記複数の受光データに基づいて前記被検出物における反射面の変位を検出する。
【００１０】
同構成によれば、被検出物の反射面における変位等、検出に際して多くのデータが必要となるセンサシステムにおいて、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることができる。そのため、ケーブルを太くすることなく個々の信号線の太さを確保することができ、ノイズの影響を受け難くすることが可能となる。
【００１１】
請求項３に記載の発明によれば、請求項１又は２に記載のセンサシステムにおいて、前記第２の送信手段及び前記第２の受信手段は、ＦＰＧＡによって構成されてなり、前記第１の送信手段及び前記第２の受信手段は、送受信手段であって、前記第２の通信設定手段は、前記第２の送信手段から送信させるデータと同じデータによって前記第２の受信手段の通信方法を設定する。
【００１２】
同構成によれば、コントローラに備えられた第２の通信設定手段が回路データによって第２の送信手段及び第２の受信手段に回路を形成可能であるため、第２の送信手段及び第２の受信手段の通信方式を変更することができ、ヘッド‐コントローラ間の通信方式等も変更することができる。
【００１３】
請求項４に記載の発明によれば、請求項３に記載のセンサシステムにおいて、前記コントローラは、予め回路データが記憶された記憶手段を備え、前記第２の通信設定手段は、電源投入時に前記記憶手段に記憶された回路データを読み取ることによって前記第２の送信手段及び前記第２の受信手段の回路を形成する。
【００１４】
同構成によれば、電源投入時に第２の通信設定手段が記憶手段に記憶された回路データを読み取り、ヘッド‐コントローラ間で通信可能な状態にするため、作業者がヘッド‐コントローラ間の通信を設定せずに済むので、センサシステムの操作が容易になる。
【００１５】
請求項５に記載の発明によれば、請求項１〜４のいずれか一項に記載のセンサシステムにおいて、前記信号線は一対で信号を伝送し、前記回路データは、一定時間で大量のデータ通信が可能な通信方式を行うための回路を形成する回路データである。同構成によれば、ヘッド‐コントローラ間での信号の通信を高速で行うことができる。
【００１６】
請求項６に記載の発明は、請求項５に記載のセンサシステムにおいて、前記第１の送信手段と前記第２の受信手段との通信方式はＬＶＤＳ方式である。同構成によれば、ヘッド‐コントローラ間での信号の通信を高速で行うことができ、かつ混入するノイズの影響を低減することができる。
【発明の効果】
【００１７】
本発明によれば、ヘッド‐コントローラ間を接続するケーブルの線数を減少させることが可能なセンサシステムを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を変位センサに具体化した一実施の形態を図面に従って説明する。
図１に示すように、被検出物Ｗにおける反射面の変位等を検出する変位センサには、ヘッド１０と、ヘッド１０を制御するコントローラ２０とが設けられ、ヘッド１０とコントローラ２０とは、ケーブル３０にて電気的に接続されている。ヘッド１０は、例えば使用時に被検出物Ｗの上方に配置され、投光手段としての投光素子１１から被検出物Ｗに光を照射し、受光手段としてのイメージセンサ１２は被検出物Ｗによる反射光を受光する。そして、ヘッド１０は、イメージセンサ１２の各画素の受光量に応じた受光データを、ケーブル３０を介してコントローラ２０に送信する。コントローラ２０は、ヘッド１０から受信した受光データに基づいて、被検出物Ｗにおける反射面の変位等を検出する。
【００１９】
図２に示すように、ヘッド１０には、投光素子１１と、イメージセンサ１２と、Ａ／Ｄ（アナログ／デジタル）コンバータ１３と、第１の送信手段，第１の受信手段及び第１の通信設定手段としての制御部１４と、表示灯１５とが設けられている。制御部１４は、コントローラ２０からの制御信号に基づいて、投光素子１１等を制御する。投光素子１１は、例えば赤色半導体レーザからなり、制御部１４の制御によって被検出物Ｗに向かってレーザ光を投光する。
【００２０】
被検出物Ｗの反射面からの反射光は、イメージセンサ１２に入射される。イメージセンサ１２は２次元ＣＣＤ（Charge-Coupled Device）からなり、各画素における受光量に応じた電圧の受光信号をＡ／Ｄコンバータ１３に出力する。Ａ／Ｄコンバータ１３は、受光信号を受光データにアナログ‐デジタル変換し、その受光データを制御部１４に出力し、制御部１４は受光データをコントローラ２０に送信する。制御部１４は、接続された表示灯１５を制御し、動作状態等を表示する。
【００２１】
コントローラ２０には、検出手段としてのＣＰＵ２１と、第２の送信手段，第２の受信手段及び第２の通信設定手段としての通信部２２と、記憶手段としてのメモリ２３，２４とが設けられている。ＣＰＵ２１は、通信部２２を介して受信した受光データをメモリ２３に記憶する。そして、ＣＰＵ２１は、メモリ２３に記憶した受光データに基づいて、被検出物Ｗにおける反射面の変位等を検出する。また、ＣＰＵ２１は、メモリ２３に記憶した受光データを、コントローラ２０に接続された図示しないパーソナルコンピュータ等の表示装置に送信する。この表示装置は、受信した受光データに基づいて、ヘッド１０のイメージセンサ１２における入射光の受光量分布を波形表示する。この波形表示により、作業者がイメージセンサ１２の入射光の状態を確認することができる。
【００２２】
メモリ２４には、ヘッド１０の制御部１４とコントローラ２０の通信部２２を設定するための回路データが記憶されている。制御部１４及び通信部２２はＦＰＧＡ（Field Programmable Gate Array）からなる。ＦＰＧＡには、ゲートがアレイ状に配置されたゲートセルと、外部からの回路データの受信等を行う制御セル（第１及び第２の通信設定手段）とが備えられている。制御セルは外部からの回路データを読み込み、該回路データに基づいてゲートセルの各ゲートを相互に接続することによって、回路データに応じた回路を形成する。従って、制御部１４及び通信部２２は回路データに応じた回路を形成可能であり、所定の回路データによって制御部１４及び通信部２２の設定が行われる。変位センサは、電源投入時にメモリ２４に記憶された回路データを、制御部１４と通信部２２のそれぞれの制御セルに読み込ませることで、所望の回路をそれぞれのゲートセルにて形成する。
【００２３】
本実施形態では、２次元ＣＣＤからなるイメージセンサ１２にて受光した反射光のピーク位置に基づいて変位を測定するため、イメージセンサ１２を構成する全ての画素における受光量を、受光データとしてコントローラ２０に送信している。従って、ヘッド１０の制御部１４とコントローラ２０の通信部２２との間において、大量の受光データを短時間で送信する必要がある。そのため、本実施形態では、一定時間で大量のデータ通信（例えば、２Ｇｂｐｓ）が可能な通信方式として、例えば小振幅の差動信号を用いてデータを送受信するＬＶＤＳ（Low Voltage Differential Signaling：低電圧差動通信）方式を採用している。
【００２４】
ＬＶＤＳ方式は、一対の信号線を用いて、例えば３５０ｍＶの小さい振幅の差動電圧信号でデータを伝送する。信号の振幅が小さいため、信号がＨレベルまで立ち上がるために必要な時間が短縮できるので、高速通信が可能である。また、一方の信号線には本来の信号を送信し、他方の信号線には反転した信号を送信して、受信側において両信号線から送信される信号の差を取り、その差の大きさに応じて信号がＨレベルかＬレベルかを判断して信号を受信する。そのため、両信号線に対して同相で混入したノイズは差を取ることにより除去することができる。更に、信号の振幅が小さくても本来の信号と反転した信号の差を取るため、実質的には２倍の振幅を持った信号を伝送する事と同じ事になり、微弱なノイズと本来の信号とを容易に判別でき、微弱なノイズを除去することができる。従って、ヘッド１０‐コントローラ２０間の通信を高速で行うことができ、かつ混入するノイズの影響を低減することができる。
【００２５】
次に、ヘッド１０とコントローラ２０との間の接続を詳述する。
図３に示すように、ヘッド１０の制御部１４は第１のプリント基板１６に実装されており、コントローラ２０の通信部２２は第２のプリント基板２５に実装されている。第１及び第２のプリント基板１６，２５には接続用の端子Ｐ１〜Ｐ６，Ｐ１１〜Ｐ１６が形成されており、第１及び第２のプリント基板１６，２５の間はケーブル３０により相互に接続されている。ケーブル３０は、３対の信号線３１（３１Ｐ，３１Ｎ），３２（３２Ｐ，３２Ｎ），３３（３３Ｐ，３３Ｎ）と、ヘッド１０に駆動電源を供給するための一対の電源供給線（図示略）とを有している。信号線３１Ｐは、第１のプリント基板１６の端子Ｐ１と、第２のプリント基板２５の端子Ｐ１１との間に接続され、信号線３１Ｎは、第１のプリント基板１６の端子Ｐ２と、第２のプリント基板２５の端子Ｐ１２との間に接続されている。同様に、信号線３２Ｐは、端子Ｐ３と端子Ｐ１３との間に接続され、信号線３２Ｎは、端子Ｐ４と端子Ｐ１４との間に接続されている。更に、信号線３３Ｐは、端子Ｐ５と端子Ｐ１５との間に接続され、信号線３３Ｎは、端子Ｐ６と端子Ｐ１６との間に接続されている。尚、ケーブル３０は、ピグテール状に基端がヘッド１０に固定され、先端がコネクタを介してコントローラ２０に接続されている。
【００２６】
第１のプリント基板１６において、端子Ｐ１は制御部１４の端子Ｂ１及び端子ＳｈＰに接続され、端子Ｐ２は制御部１４の端子ＳｈＮに接続されている。また、端子Ｐ３は制御部１４の端子Ｂ２及び端子Ｒｈ１Ｐに接続され、端子Ｐ４は制御部１４の端子Ｒｈ１Ｎに接続されている。更に、端子Ｐ５は制御部１４の端子Ｂ３及び端子Ｒｈ２Ｐに接続され、端子Ｐ６は制御部１４の端子Ｒｈ２Ｎに接続されている。
【００２７】
第２のプリント基板２５において、端子Ｐ１１は通信部２２の端子ＳｃＰに接続され、端子Ｐ１２は通信部２２の端子ＳｃＮに接続されている。また、端子Ｐ１３は端子Ｒｃ１Ｐに接続され、端子Ｐ１４は端子Ｒｃ１Ｎに接続されている。更に、端子Ｐ１５は端子Ｒｃ２Ｐに接続され、端子Ｐ１６は端子Ｒｃ２Ｎに接続されている。
【００２８】
次に、コントローラ２０の通信部２２とヘッド１０の制御部１４の設定について説明する。
通信部２２の制御セルは、メモリ２４から回路を形成するための回路データを読み出し、ゲートセルにて通信部２２の回路を形成する。次に、通信部２２の制御セルは、制御部１４の回路を形成するための回路データをメモリ２４から読み出し、制御部１４にＬＶＴＴＬレベルの各ブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを送信する。ブート信号ＤＡＴＡ０はＦＰＧＡ上に形成する回路の回路データである。ブート信号ＤＣＬＫは、制御セルがブート信号ＤＡＴＡ０をラッチするタイミングを取るための信号であり、例えばブート信号ＤＣＬＫがＨレベルになるタイミングでブート信号ＤＡＴＡ０をラッチする。ブート信号ｎＣＯＮＦＩＧはブート信号ＤＡＴＡ０の受信が完了した後に、ＦＰＧＡ内において制御セルが回路の形成を開始する合図となる信号であり、例えばＬレベルのブート信号ｎＣＯＮＦＩＧにより回路を形成する。
【００２９】
上記のように形成された制御部１４及び通信部２２は、次のように、受光データを送受信する。
通信部２２は、信号線３２を介して、ヘッド１０とコントローラ２０のクロック同期を得るためのクロック信号ＣＬＫを、ヘッド１０に送信する。詳しくは、信号線３２Ｐにクロック信号ＣＬＫを送信し、信号線３２Ｎに反転した反転クロック信号ＣＬＫＸを送信する。そのクロック信号ＣＬＫは端子Ｒｈ１Ｐを介して制御部１４に入力され、反転クロック信号ＣＬＫＸは端子Ｒｈ１Ｎを介して制御部１４に入力される。また、通信部２２は、信号線３３を介して、ヘッド１０とコントローラ２０のフレーム同期を得るためのフレーム信号ＳＹＮを、ヘッド１０に送信する。詳しくは、信号線３３Ｐにフレーム信号ＳＹＮを送信し、信号線３３Ｎに反転した反転フレーム信号ＳＹＮＸを送信する。
【００３０】
制御部１４は、クロック信号ＣＬＫとフレーム信号ＳＹＮに基づいて、信号線３１を介して受光データをコントローラ２０に送信する。通信部２２は、クロック信号ＣＬＫに同期して受信した受光データを図２に示すＣＰＵ２１に出力し、ＣＰＵ２１は、入力した受光データをメモリ２３に記憶する。
【００３１】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）制御部１４と通信部２２とを信号線３１〜３３により接続し、ＬＶＴＴＬレベルのブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを通信部２２から制御部１４に送信して該制御部１４の回路を設定し、制御部１４からＬＶＤＳ方式により受光データを通信部２２に送信するようにした。そのため、受光データを送信するための信号線と、各ブート信号ＤＡＴＡ０，ＤＣＬＫ，ｎＣＯＮＦＩＧを送信するための信号線とを共用することができ、ケーブルを構成する信号線の本数を減らすことができる。そして、ケーブル３０を太くすることなく個々の信号線の太さを確保することができるため、ノイズの影響を受け難くすることができる。
【００３２】
（２）制御部１４及び通信部２２をＬＶＤＳ方式にて通信を行うようにしたため、ヘッド１０‐コントローラ２０間の通信を高速に行うことができ、かつ混入するノイズの影響を低減することができる。
【００３３】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、通信部２２をＦＰＧＡにより構成したが、予め回路が決定されたＩＣにより構成してもよい。
【００３４】
・上記実施形態では、ＬＶＤＳ方式でヘッド１０‐コントローラ２０間の通信を行ったが、その他の通信方式でもよく、例えばＲＳＤＳ（登録商標）方式で行ってもよい。
・上記実施形態では、被検出物Ｗにおける反射面の変位を測定する変位センサに具体化したが、これに限らず、例えば被検出物Ｗの有無を検出する光電センサに具体化してもよい。
【図面の簡単な説明】
【００３５】
【図１】変位センサの斜視図。
【図２】変位センサのブロック図。
【図３】信号線の接続状態を示す説明図。
【符号の説明】
【００３６】
１０…ヘッド、１１…投光素子、１２…イメージセンサ、１３…Ａ／Ｄコンバータ、１４…制御部、２０…コントローラ、２１…ＣＰＵ、２２…通信部、２４…メモリ、３０…ケーブル、３１〜３３…信号線、Ｗ…被検出物。
【特許請求の範囲】
【請求項１】
ヘッドと、該ヘッドにケーブルを介して接続されたコントローラとを備えたセンサシステムであって、
前記ヘッドは、被検出物へ光を照射する投光手段と、前記被検出物からの反射光を受光する受光手段と、ＦＰＧＡにより構成され、前記受光手段から出力される受光データを前記コントローラへ送信する第１の送信手段と、同じくＦＰＧＡにより構成され、前記コントローラから送信される回路データを受信する第１の受信手段と、前記第１の受信手段で受信した前記回路データに基づいて前記第１の送信手段の通信方法を設定する第１の通信設定手段と、を備え、
前記コントローラは、前記ヘッドから送信される前記受光データを受信する第２の受信手段と、前記第２の受信手段によって受信された前記受光データに基づいて被検出物を検出する検出手段と、前記第１の受信手段へ向けて前記回路データを送信する第２の送信手段と、前記第２の送信手段に対して、前記第２の受信手段の通信方法と同じ通信方法に設定する前記回路データを前記第１の受信手段へ送信させる第２の通信設定手段と、を備え、
前記第１の送信手段と前記第２の受信手段とを接続する信号線と、前記第１の受信手段と前記第２の送信手段とを接続する信号線とは共通の信号線であることを特徴とするセンサシステム。
【請求項２】
請求項１に記載のセンサシステムにおいて、
前記受光手段は、複数の画素からなり、各画素における受光量に応じた受光信号を出力するイメージセンサであり、
前記イメージセンサから出力される各画素の受光信号を変換して各画素に対応する受光データを生成するＡ／Ｄコンバータを備え、
前記第１の送信手段は、前記Ａ／Ｄコンバータから出力される受光データを前記コントローラに送信し、
前記検出手段は、前記複数の受光データに基づいて前記被検出物における反射面の変位を検出する、
ことを特徴とするセンサシステム。
【請求項３】
請求項１又は２に記載のセンサシステムにおいて、
前記第２の送信手段及び前記第２の受信手段は、ＦＰＧＡによって構成されてなり、
前記第１の送信手段及び前記第２の受信手段は、送受信手段であって、
前記第２の通信設定手段は、前記第２の送信手段から送信させるデータと同じデータによって前記第２の受信手段の通信方法を設定する
ことを特徴とするセンサシステム。
【請求項４】
請求項３に記載のセンサシステムにおいて、
前記コントローラは、予め回路データが記憶された記憶手段を備え、
前記第２の通信設定手段は、電源投入時に前記記憶手段に記憶された回路データを読み取ることによって前記第２の送信手段及び前記第２の受信手段の回路を形成することを特徴とするセンサシステム。
【請求項５】
請求項１〜４のいずれか一項に記載のセンサシステムにおいて、
前記信号線は一対で信号を伝送し、
前記回路データは、一定時間で大量のデータ通信が可能な通信方式を行うための回路を形成する回路データであることを特徴とするセンサシステム。
【請求項６】
請求項５に記載のセンサシステムにおいて、
前記第１の送信手段と前記第２の受信手段との通信方式はＬＶＤＳ方式であることを特徴とするセンサシステム。
【請求項１】
ヘッドと、該ヘッドにケーブルを介して接続されたコントローラとを備えたセンサシステムであって、
前記ヘッドは、被検出物へ光を照射する投光手段と、前記被検出物からの反射光を受光する受光手段と、ＦＰＧＡにより構成され、前記受光手段から出力される受光データを前記コントローラへ送信する第１の送信手段と、同じくＦＰＧＡにより構成され、前記コントローラから送信される回路データを受信する第１の受信手段と、前記第１の受信手段で受信した前記回路データに基づいて前記第１の送信手段の通信方法を設定する第１の通信設定手段と、を備え、
前記コントローラは、前記ヘッドから送信される前記受光データを受信する第２の受信手段と、前記第２の受信手段によって受信された前記受光データに基づいて被検出物を検出する検出手段と、前記第１の受信手段へ向けて前記回路データを送信する第２の送信手段と、前記第２の送信手段に対して、前記第２の受信手段の通信方法と同じ通信方法に設定する前記回路データを前記第１の受信手段へ送信させる第２の通信設定手段と、を備え、
前記第１の送信手段と前記第２の受信手段とを接続する信号線と、前記第１の受信手段と前記第２の送信手段とを接続する信号線とは共通の信号線であることを特徴とするセンサシステム。
【請求項２】
請求項１に記載のセンサシステムにおいて、
前記受光手段は、複数の画素からなり、各画素における受光量に応じた受光信号を出力するイメージセンサであり、
前記イメージセンサから出力される各画素の受光信号を変換して各画素に対応する受光データを生成するＡ／Ｄコンバータを備え、
前記第１の送信手段は、前記Ａ／Ｄコンバータから出力される受光データを前記コントローラに送信し、
前記検出手段は、前記複数の受光データに基づいて前記被検出物における反射面の変位を検出する、
ことを特徴とするセンサシステム。
【請求項３】
請求項１又は２に記載のセンサシステムにおいて、
前記第２の送信手段及び前記第２の受信手段は、ＦＰＧＡによって構成されてなり、
前記第１の送信手段及び前記第２の受信手段は、送受信手段であって、
前記第２の通信設定手段は、前記第２の送信手段から送信させるデータと同じデータによって前記第２の受信手段の通信方法を設定する
ことを特徴とするセンサシステム。
【請求項４】
請求項３に記載のセンサシステムにおいて、
前記コントローラは、予め回路データが記憶された記憶手段を備え、
前記第２の通信設定手段は、電源投入時に前記記憶手段に記憶された回路データを読み取ることによって前記第２の送信手段及び前記第２の受信手段の回路を形成することを特徴とするセンサシステム。
【請求項５】
請求項１〜４のいずれか一項に記載のセンサシステムにおいて、
前記信号線は一対で信号を伝送し、
前記回路データは、一定時間で大量のデータ通信が可能な通信方式を行うための回路を形成する回路データであることを特徴とするセンサシステム。
【請求項６】
請求項５に記載のセンサシステムにおいて、
前記第１の送信手段と前記第２の受信手段との通信方式はＬＶＤＳ方式であることを特徴とするセンサシステム。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００８−７７２４１（Ｐ２００８−７７２４１Ａ）
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００６−２５３５２２（Ｐ２００６−２５３５２２）
【出願日】平成１８年９月１９日（２００６．９．１９）
【出願人】（０００１０６２２１）サンクス株式会社 (578)
【Ｆターム（参考）】
【公開日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１８年９月１９日（２００６．９．１９）
【出願人】（０００１０６２２１）サンクス株式会社 (578)
【Ｆターム（参考）】
[ Back to top ]