パターン検査装置、パターン検査方法およびプログラム
【課題】精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムを提供する。
【解決手段】上下方向に互いに隣接する複数層にそれぞれ形成されたパターン同士の相対的位置関係に依存するプロセス上の危険度に応じて欠陥検出のための閾値を変える。
【解決手段】上下方向に互いに隣接する複数層にそれぞれ形成されたパターン同士の相対的位置関係に依存するプロセス上の危険度に応じて欠陥検出のための閾値を変える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン検査装置、パターン検査方法およびプログラムに関し、例えばダイ・ツー・データベース（Ｄｉｅ ｔｏ Ｄａｔａｂｅｓｅ）方式の検査を対象とする。
【背景技術】
【０００２】
近年、ウェーハ上に形成されたパターンの欠陥を検査する方法として、電子ビームをウェーハ上に走査して得られる二次電子像の輪郭と設計データのパターン輪郭とを比較してこれら相互間の乖離量を検査するダイ・ツー・データベース方式の検査技術が提案されている（例えば特許文献１）。
【０００３】
特許文献１に開示の技術は、ビアコンタクトの設計データの輪郭と、ビアコンタクトの二次電子像の輪郭との乖離量を算出し、一定の乖離量閾値との比較により欠陥の有無を判別するものである。
【０００４】
しかしながら、特許文献１では、欠陥検出のための乖離量閾値として一定の値を採用しているため、デバイスの特性に対して本来影響のない欠陥までも抽出してしまい、抽出される欠陥数が膨大な量になるという問題点がある。また、乖離量閾値の決定は、実際に検査を行ってその結果を確認するというトライ・アンド・エラーの手法によるものであり、検査条件の設定に膨大な時間と労力を要するという問題もあった。
【特許文献１】特開２００７−１４９０５５公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
を備えるパターン検査装置が提供される。
【０００７】
また、本発明の第２の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
を備えるパターン検査方法が提供される。
【発明の効果】
【０００８】
本発明によれば、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムが提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。以下の各図において、同一の部分には同一の参照番号を付し、必要な場合を除いてその重複説明を省略する。
【００１０】
（１）パターン検査装置の実施の一形態
図１は、本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。同図に示すパターン検査装置１は、制御コンピュータ１０と、入力装置３０と、画像取得装置４０と、表示装置５０と、記憶装置ＭＲ１，ＭＲ３とを備える。
【００１１】
制御コンピュータ１０は、検査制御部１２と、検査設定部１４と、検査閾値設定部１６と、画像パターン輪郭検出・乖離量算出部１８と、欠陥判定部２０をと含む。
【００１２】
検査制御部１２は、図１に記載の全ての構成要素、即ち、入力装置３０、画像取得装置４０、表示装置５０、記憶装置ＭＲ１，ＭＲ３、検査設定部１４、検査閾値設定部１６、画像パターン輪郭検出・乖離量算出部１８、および欠陥判定部２０に接続され、制御信号を生成してこれらの構成要素を制御する。検査制御部１２はまた、記憶装置ＭＲ１からレシピファイルを引き出し、そこに記述された手順に従ってパターン検査を実行する。このレシピファイルには、後述する本発明にかかるパターン検査方法の実施の一形態の処理過程が記述されている。
【００１３】
画像取得装置４０は、検査制御部１２から制御信号の供給を受けて検査パターンの画像を取得する。本実施形態において、検査パターンは、複数層が積層されたウェーハの最上層に形成される。画像取得装置４０は、検査パターンの画像が取得できるものであれば種類・方式は問わないが、その解像度の高さからＳＥＭ（Scanning Electron Microscope）装置が望ましい。本実施形態においては、ウェーハを載置するＸ−Ｙステ−ジに有し、このＸ−Ｙステ−ジの駆動によりウェーハの検査領域を移動させるステ−ジ駆動方式のＳＥＭ装置が用いられる。しかしながら、画像取得装置として、このような態様に限ることは勿論なく、例えばＸ線を用いた撮像装置を使用することもできる。
【００１４】
記憶装置ＭＲ１は、複数の記憶領域を有し、欠陥判定部による検査パターンの判定結果を格納する他、後述する本発明にかかるパターン検査方法の実施の一形の処理過程を記述したレシピファイルをも格納する。
【００１５】
記憶装置ＭＲ３は、検査パターンの設計デ−タを格納する。本実施形態においては、設計デ−タはＧＤＳIIの形式で記述されている。
【００１６】
検査設定部１４は、入力装置３０を介したデ−タ入力を受けて検査エリアや検査条件等を設定する。検査閾値設定部１６は、記憶装置ＭＲ３から検査パターンの設計デ−タを引き出し、後述する処理過程（図２参照）により、欠陥検査のための閾値を設定する。画像パターン輪郭検出・乖離量算出部１８は、画像取得装置４０から検査パターンを含むウェーハ最上層の二次電子像（以下、「二次電子パターン像」という。）の供給を受け、この二次電子パターン像の輪郭を検出するとともに、記憶装置ＭＲ３から検査パターンの設計デ−タを引き出して設計パターンの輪郭と二次電子パターン像の輪郭との乖離量を算出する。画像パターン輪郭検出・乖離量算出部１８は、本実施形態において、例えば乖離量算出手段に対応する。欠陥判定部２０は、画像パターン輪郭検出・乖離量算出部１８から乖離量のデ−タの入力を受け、さらに、検査閾値設定部１６から閾値のデ−タ入力を受け、これらの比較により、検査パターンに欠陥があるかどうかを判定する。判定結果は、検査制御部１２を介して表示装置５０により液晶ディスプレイ等に表示される。
【００１７】
本実施形態のパターン検査装置１のより詳細な動作について、本発明にかかるパターン検査方法の実施の一形態として図２乃至図７を参照しながら以下に説明する。
【００１８】
（２）パターン検査方法の実施の一形態
図２および図３は、本実施形態のパターン検査方法の処理過程の概略を示すフローチャートである。以下では、図４に示すように、下層の配線Ｗに接続されるビアコンタクトＣ１，Ｃ２を例に取り上げて説明する。なお、図４は、これら配線ＷおよびビアコンタクトＣ１，Ｃ２の設計デ−タ上の輪郭を表したものであり、同図の点線パターンを指示する符号Ｗｄが配線Ｗの設計デ−タ上での輪郭を示し、実線パターンを指示する符号Ｃ１ｄ，Ｃ２ｄがビアコンタクトＣ１，Ｃ２の設計デ−タ上での輪郭を表す。
【００１９】
本実施形態の特徴は、図２のステップＳ４に示すように、プロセス上の危険度に応じて欠陥検出のための閾値を変動させる点にある。プロセス上の危険度は、検査パターンと、この検査パターンが形成される層の、ウェーハの法線方向に隣接する層のパターンとの間の相対的位置関係に依存する。例えば、図４に示すパターン中、一点鎖線で囲んだ領域Ａにおいて、ミスアライメント等によりビアコンタクトＣ１ｄが配線Ｗｄの長手方向にシフト、即ち、図４の紙面左右方向にシフトしてもプロセス上の危険度は低い。これとは対照的に、配線Ｗｄの短手方向では、わずかな合わせズレによってコンタクト面積が小さくなり、抵抗値の上昇等により最終製品の特性に悪影響を及ぼすため、プロセスの危険度が大きい。さらに、図４中、一点鎖線で囲んだ領域Ｂにおいては、ビアコンタクトＣ２ｄが配線Ｗｄの終端部に形成されるため、配線Ｗｄの長手方向であっても、合わせズレにより配線Ｗｄから外側へ突出する方向にシフトすると、最終製品の特性に悪影響を及ぼすため、この場合もプロセス上の危険度が大きい。この一方、配線Ｗｄの長手方向のうち、配線Ｗｄの内側へ向かう方向では、合わせズレによるシフトが起こってもプロセス上の危険度は低い。このように、プロセス上の危険度が低い箇所では緩やかな閾値を採用してもかまわないが、この一方、プロセス上の危険度が高い箇所ではより厳しい閾値を設定しなければならない。従来の技術においては、欠陥検出の閾値を一律の値に設定していたため、前述する問題が生じていたが、本実施形態では、このようなパターン同士の相対的位置関係に着目し、これに依存するプロセス上の危険度に応じて欠陥検出の閾値を変動させることにより、閾値設定の自動化を可能にし、さらに、パターン検査の精度と効率の両方を高めることを可能にした。
【００２０】
図２を参照しながら、本実施形態のパターン検査方法のうち、閾値を設定するまでの処理過程を説明する。
【００２１】
まず、入力装置３０から検査設定のための信号をオペレータが検査設定部１４に入力すると、検査設定部１４が記憶装置ＭＲ３から検査パターンの設計データを取得する。取得された設計データは検査制御部１２を介して表示装置５０により表示される。表示された設計データを参照しながら、検査エリアや検査条件等の装置の設定に必要なデータをオペレータが入力装置３０から検査設定部１４に入力する（ステップＳ１）。以下では、ウェーハ上の検査エリアがｎ個（ｎは自然数）あるものとする。
【００２２】
次に、検査閾値設定部１６が記憶装置ＭＲ３に格納された設計データベースから、ビアコンタクトの層と、その下層配線の設計パターン輪郭を抽出する（ステップＳ２）。
【００２３】
図５に示す例を用いてより具体的に説明すると、検査閾値設定部１６によりビアコンタクトＣ１の設計パターン輪郭Ｃ１ｄと、下層配線Ｗの設計パターン輪郭Ｗｄとが抽出される。
【００２４】
続いて、検査閾値設定部１６が設計パターン輪郭Ｃ１ｄと設計パターン輪郭Ｗｄとの距離Ｌ（ｐ，ｑ）（ｐ：パターンの番号、ｑ：乖離量の方向）を算出する（図２、ステップＳ３）。ここで、乖離量の方向は、ｔ（表示画面の上方向），ｂ（表示画面の紙面下方向），ｌ（表示画面の紙面左方向）およびｒ（表示画面の紙面右方向、以下、単に「ｔ（上），ｂ（下），ｌ（左）およびｒ（右」という。）の４方向とする。図５の例では、Ｌ（ａ，ｔ）、Ｌ（ａ，ｂ）、Ｌ（ａ，ｌ）およびＬ（ａ，ｒ）が示されている。
【００２５】
次に、検査パターンに欠陥があるかどうかを判定するための、設計パターン輪郭と二次電子パターン像の輪郭との乖離量閾値Ｔ（ｐ，ｑ）を、手前のステップ３で求めた設計パターン輪郭Ｃ１ｄと設計パターン輪郭Ｗｄとの距離Ｌ（ｐ，ｑ）に基づいて検査閾値設定部１６が決定する（ステップＳ４）。より具体的には、Ｈを配線Ｗの幅、ｋを固定値とすると、検査閾値設定部１６は、以下の式を満たすように乖離量閾値Ｔ（ｐ，ｑ）を設定し、欠陥判定部２０へ供給する。
Ｌ（ｐ，ｑ）≦Ｈの場合、Ｔ（ｐ，ｑ）＝ｋ×Ｌ（ｐ，ｑ）
Ｌ（ｐ，ｑ）＞Ｈの場合、Ｔ（ｐ，ｑ）＝Ｈ
ここで、ｋは１に近い値が望ましい。
【００２６】
続いて、このようにして設定された乖離量閾値Ｔ（ｐ，ｑ）を用いて検査パターンの欠陥判定を行う過程について図３を参照しながら説明する。
【００２７】
まず、ｎ＝１とし（ステップＳ５）、画像取得装置４０によりウェーハ表面の二次電子パターン像を取得する（ステップＳ６）。
【００２８】
次に、画像パターン輪郭検出・乖離量算出部１８が二次電子パターン像の供給を受けて二次電子パターン像の輪郭を抽出する（ステップＳ７）。続いて、画像パターン輪郭検出・乖離量算出部１８は、設計パターンの輪郭と二次電子パターン像の輪郭との間の距離Ｄ（ｐ，ｑ）（ｔ（上），ｂ（下），ｌ（左）およびｒ（右））を算出し、算出結果を欠陥判定部２０へ供給する（ステップＳ８）。このようにして算出された距離Ｄ（ｐ，ｑ）（ｔ（上），ｂ（下），ｌ（左）およびｒ（右））の例を図６に示す。図６は、図４に示す領域Ａについて算出された例を示す（ｐ＝ａ）。
【００２９】
次いで、欠陥判定部２０は、距離Ｄ（ｐ，ｑ）と乖離量閾値Ｔ（ｐ，ｑ）とを比較し、距離Ｄ（ｐ，ｑ）≧乖離量閾値Ｔ（ｐ，ｑ）であれば、検査パターンに欠陥があるものと判定する（図３、ステップＳ９）。図６において、符号Ｃ１ｉは、二次電子パターン像のうちビアコンタクトＣ１の輪郭を表し、符号Ｗｉは、二次電子パターン像のうち配線Ｗの輪郭を表す。また、符号Ｓｏｔは、ビアコンタクトＣ１ｉと配線Ｗｉとで重複していない領域を示す。このように、ビアコンタクトＣ１と配線Ｗとの重複領域が小さくなっている箇所では、乖離量閾値Ｔ（ａ，ｔ）が距離Ｌ（ｐ，ｑ）とほぼ同一の小さな値で設定されているので、この部分を欠陥箇所と判定することができる。
【００３０】
欠陥と判定した場合、欠陥判定部２０は、欠陥の位置、乖離量、設計パターンの輪郭、および、二次電子パターン像の輪郭を、検査制御部１２を介して表示装置５０により表示し、さらに、記憶装置ＭＲ１に格納する（図３、ステップＳ１０）。
【００３１】
パターン検査装置１は、以上の処理過程を検査エリアの全てが検査されるまで行う（図３、ステップＳ１１、Ｓ１２）。
【００３２】
図４の領域Ｂについて算出された距離Ｄ（ｐ，ｑ）と、設定された乖離量閾値Ｔ（ｐ，ｑ）とを図７に示す（ｐ＝ｂ）。同図に示す例では、紙面上方の領域Ｓ２ｏｔにおいて、二次電子パターン像のうちビアコンタクトＣ２の輪郭Ｃ２ｉが配線Ｗの輪郭Ｗｉからはみ出ており、この非重複部分を含む箇所が欠陥箇所と判定される。このような領域Ｓ２ｏｔに加え、図７に示す例では、紙面右側の領域Ｓｏｒにおいても、二次電子パターン像の輪郭のうちビアコンタクトＣ２の輪郭Ｃ２ｉが配線Ｗの輪郭Ｗｉから外側（紙面右側）へはみ出しており、この非重複部分を含む箇所も欠陥箇所と判定される。なお、図７に示す例において、配線Ｗの終端から紙面右側へ向かう方向が例えば第１の方向に対応し、この第１の方向とは逆に配線Ｗの終端から紙面左側へ向かう方向が例えば第２の方向に対応する。
【００３３】
（３）プログラム
上述した実施の形態においては、パターン検査方法の一連の処理過程を、レシピファイルとして記憶装置ＭＲ１に記憶させてパターン検査装置１の制御コンピュータ１０に読み込ませて実行させた。しかしながら、上述したパターン検査方法の一連の処理過程は、これをプログラムに組み込んで汎用のコンピュータに読み込ませて実行させてもよい。これにより、本発明にかかるパターン検査方法を、画像処理可能な汎用コンピュータを用いて実現することができる。また、上述したパターン検査方法の一連の処理過程をコンピュータに実行させるプログラムとしてフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、画像処理可能な汎用コンピュータに読み込ませて実行させても良い。
【００３４】
記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン検査方法の一連の処理過程を組込んだプログラムをインターネット等の通信回線（無線通信を含む）を介して頒布しても良い。
【００３５】
（４）半導体装置の製造方法
上述したパターン検査方法を、例えば半導体装置の製造工程中で用いることにより、高い精度および効率でパターンを検査することができるので、より高いスループットおよび歩留まりで半導体装置を製造することができる。
【００３６】
より具体的には、製造ロット単位でウェーハを抜き出し、抜き出されたウェーハに形成されたパターンを上述した検査方法により検査して評価する。評価の結果、良品と判定された場合、検査されたウェーハが属する製造ロット全体について、引き続き残余の製造プロセスを実行する。この一方、評価の結果不良品と判定された場合でリワーク処理が可能な場合には、不良品と判定されたウェーハが属する製造ロットに対してリワーク処理を実行する。リワーク処理が終了すると、その製造ロットからウェーハを抜き取って再度パターンを検査して再評価する。抜き取られたウェーハが再評価により良品と判定されると、リワーク処理を終えたその製造ロットに対し残余の製造プロセスを実行する。また、リワーク処理が不可能な場合には、不良品と判定されたウェーハが属する製造ロットは廃棄し、不良発生原因を解析して設計担当や上流のプロセス担当等へフィードバックする。
【００３７】
（５）その他
以上、本発明の実施の形態について説明したが、本発明は上記形態に限るものでは決して無く、その技術的範囲内において種々変更して適用できることは勿論である。
【００３８】
例えば上記実施形態では、パターン検査装置１が画像取得装置４０を備える場合について説明したが、このような画像取得手段は本発明において必須のものでは決してなく、外部の画像取得装置により取得された画像を画像パターン輪郭検出・乖離量算出部１８に供給し、その画像の輪郭を検出させることとしてもよい。
【００３９】
また、上記実施形態では、下層が配線層でその上層が検査対象層としてのビアコンタクト層である場合を取り上げたが、検査対象層の上層が配線層である場合にも勿論適用でき、検査対象層および隣接層のいずれもがビアコンタクト層である場合にも適用可能である。さらに、ビアコンタクトと配線との組合せに限ることなく、例えばビアコンタクトが形成された検査対象層の下層にソース・ドレイン棟等の不純物拡散層が形成されている場合にも適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。
【図２】本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。
【図３】本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。
【図４】検査パターンの設計パターンの具体例を示す図である。
【図５】図３に示す処理過程の説明図である。
【図６】図３に示す処理過程の説明図である。
【図７】図３に示す処理過程の説明図である。
【符号の説明】
【００４１】
１：パターン検査装置
１０：制御コンピュータ
１２：検査制御部
１４：検査設定部
１６：検査閾値設定部
１８：画像パターン輪郭検出・乖離量算出部
２０：欠陥判定部
４０：画像取得装置
ＭＲ１，ＭＲ３：記憶装置
【技術分野】
【０００１】
本発明は、パターン検査装置、パターン検査方法およびプログラムに関し、例えばダイ・ツー・データベース（Ｄｉｅ ｔｏ Ｄａｔａｂｅｓｅ）方式の検査を対象とする。
【背景技術】
【０００２】
近年、ウェーハ上に形成されたパターンの欠陥を検査する方法として、電子ビームをウェーハ上に走査して得られる二次電子像の輪郭と設計データのパターン輪郭とを比較してこれら相互間の乖離量を検査するダイ・ツー・データベース方式の検査技術が提案されている（例えば特許文献１）。
【０００３】
特許文献１に開示の技術は、ビアコンタクトの設計データの輪郭と、ビアコンタクトの二次電子像の輪郭との乖離量を算出し、一定の乖離量閾値との比較により欠陥の有無を判別するものである。
【０００４】
しかしながら、特許文献１では、欠陥検出のための乖離量閾値として一定の値を採用しているため、デバイスの特性に対して本来影響のない欠陥までも抽出してしまい、抽出される欠陥数が膨大な量になるという問題点がある。また、乖離量閾値の決定は、実際に検査を行ってその結果を確認するというトライ・アンド・エラーの手法によるものであり、検査条件の設定に膨大な時間と労力を要するという問題もあった。
【特許文献１】特開２００７−１４９０５５公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
を備えるパターン検査装置が提供される。
【０００７】
また、本発明の第２の態様によれば、
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
を備えるパターン検査方法が提供される。
【発明の効果】
【０００８】
本発明によれば、精度および効率に優れたパターン検査装置、パターン検査方法およびプログラムが提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。以下の各図において、同一の部分には同一の参照番号を付し、必要な場合を除いてその重複説明を省略する。
【００１０】
（１）パターン検査装置の実施の一形態
図１は、本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。同図に示すパターン検査装置１は、制御コンピュータ１０と、入力装置３０と、画像取得装置４０と、表示装置５０と、記憶装置ＭＲ１，ＭＲ３とを備える。
【００１１】
制御コンピュータ１０は、検査制御部１２と、検査設定部１４と、検査閾値設定部１６と、画像パターン輪郭検出・乖離量算出部１８と、欠陥判定部２０をと含む。
【００１２】
検査制御部１２は、図１に記載の全ての構成要素、即ち、入力装置３０、画像取得装置４０、表示装置５０、記憶装置ＭＲ１，ＭＲ３、検査設定部１４、検査閾値設定部１６、画像パターン輪郭検出・乖離量算出部１８、および欠陥判定部２０に接続され、制御信号を生成してこれらの構成要素を制御する。検査制御部１２はまた、記憶装置ＭＲ１からレシピファイルを引き出し、そこに記述された手順に従ってパターン検査を実行する。このレシピファイルには、後述する本発明にかかるパターン検査方法の実施の一形態の処理過程が記述されている。
【００１３】
画像取得装置４０は、検査制御部１２から制御信号の供給を受けて検査パターンの画像を取得する。本実施形態において、検査パターンは、複数層が積層されたウェーハの最上層に形成される。画像取得装置４０は、検査パターンの画像が取得できるものであれば種類・方式は問わないが、その解像度の高さからＳＥＭ（Scanning Electron Microscope）装置が望ましい。本実施形態においては、ウェーハを載置するＸ−Ｙステ−ジに有し、このＸ−Ｙステ−ジの駆動によりウェーハの検査領域を移動させるステ−ジ駆動方式のＳＥＭ装置が用いられる。しかしながら、画像取得装置として、このような態様に限ることは勿論なく、例えばＸ線を用いた撮像装置を使用することもできる。
【００１４】
記憶装置ＭＲ１は、複数の記憶領域を有し、欠陥判定部による検査パターンの判定結果を格納する他、後述する本発明にかかるパターン検査方法の実施の一形の処理過程を記述したレシピファイルをも格納する。
【００１５】
記憶装置ＭＲ３は、検査パターンの設計デ−タを格納する。本実施形態においては、設計デ−タはＧＤＳIIの形式で記述されている。
【００１６】
検査設定部１４は、入力装置３０を介したデ−タ入力を受けて検査エリアや検査条件等を設定する。検査閾値設定部１６は、記憶装置ＭＲ３から検査パターンの設計デ−タを引き出し、後述する処理過程（図２参照）により、欠陥検査のための閾値を設定する。画像パターン輪郭検出・乖離量算出部１８は、画像取得装置４０から検査パターンを含むウェーハ最上層の二次電子像（以下、「二次電子パターン像」という。）の供給を受け、この二次電子パターン像の輪郭を検出するとともに、記憶装置ＭＲ３から検査パターンの設計デ−タを引き出して設計パターンの輪郭と二次電子パターン像の輪郭との乖離量を算出する。画像パターン輪郭検出・乖離量算出部１８は、本実施形態において、例えば乖離量算出手段に対応する。欠陥判定部２０は、画像パターン輪郭検出・乖離量算出部１８から乖離量のデ−タの入力を受け、さらに、検査閾値設定部１６から閾値のデ−タ入力を受け、これらの比較により、検査パターンに欠陥があるかどうかを判定する。判定結果は、検査制御部１２を介して表示装置５０により液晶ディスプレイ等に表示される。
【００１７】
本実施形態のパターン検査装置１のより詳細な動作について、本発明にかかるパターン検査方法の実施の一形態として図２乃至図７を参照しながら以下に説明する。
【００１８】
（２）パターン検査方法の実施の一形態
図２および図３は、本実施形態のパターン検査方法の処理過程の概略を示すフローチャートである。以下では、図４に示すように、下層の配線Ｗに接続されるビアコンタクトＣ１，Ｃ２を例に取り上げて説明する。なお、図４は、これら配線ＷおよびビアコンタクトＣ１，Ｃ２の設計デ−タ上の輪郭を表したものであり、同図の点線パターンを指示する符号Ｗｄが配線Ｗの設計デ−タ上での輪郭を示し、実線パターンを指示する符号Ｃ１ｄ，Ｃ２ｄがビアコンタクトＣ１，Ｃ２の設計デ−タ上での輪郭を表す。
【００１９】
本実施形態の特徴は、図２のステップＳ４に示すように、プロセス上の危険度に応じて欠陥検出のための閾値を変動させる点にある。プロセス上の危険度は、検査パターンと、この検査パターンが形成される層の、ウェーハの法線方向に隣接する層のパターンとの間の相対的位置関係に依存する。例えば、図４に示すパターン中、一点鎖線で囲んだ領域Ａにおいて、ミスアライメント等によりビアコンタクトＣ１ｄが配線Ｗｄの長手方向にシフト、即ち、図４の紙面左右方向にシフトしてもプロセス上の危険度は低い。これとは対照的に、配線Ｗｄの短手方向では、わずかな合わせズレによってコンタクト面積が小さくなり、抵抗値の上昇等により最終製品の特性に悪影響を及ぼすため、プロセスの危険度が大きい。さらに、図４中、一点鎖線で囲んだ領域Ｂにおいては、ビアコンタクトＣ２ｄが配線Ｗｄの終端部に形成されるため、配線Ｗｄの長手方向であっても、合わせズレにより配線Ｗｄから外側へ突出する方向にシフトすると、最終製品の特性に悪影響を及ぼすため、この場合もプロセス上の危険度が大きい。この一方、配線Ｗｄの長手方向のうち、配線Ｗｄの内側へ向かう方向では、合わせズレによるシフトが起こってもプロセス上の危険度は低い。このように、プロセス上の危険度が低い箇所では緩やかな閾値を採用してもかまわないが、この一方、プロセス上の危険度が高い箇所ではより厳しい閾値を設定しなければならない。従来の技術においては、欠陥検出の閾値を一律の値に設定していたため、前述する問題が生じていたが、本実施形態では、このようなパターン同士の相対的位置関係に着目し、これに依存するプロセス上の危険度に応じて欠陥検出の閾値を変動させることにより、閾値設定の自動化を可能にし、さらに、パターン検査の精度と効率の両方を高めることを可能にした。
【００２０】
図２を参照しながら、本実施形態のパターン検査方法のうち、閾値を設定するまでの処理過程を説明する。
【００２１】
まず、入力装置３０から検査設定のための信号をオペレータが検査設定部１４に入力すると、検査設定部１４が記憶装置ＭＲ３から検査パターンの設計データを取得する。取得された設計データは検査制御部１２を介して表示装置５０により表示される。表示された設計データを参照しながら、検査エリアや検査条件等の装置の設定に必要なデータをオペレータが入力装置３０から検査設定部１４に入力する（ステップＳ１）。以下では、ウェーハ上の検査エリアがｎ個（ｎは自然数）あるものとする。
【００２２】
次に、検査閾値設定部１６が記憶装置ＭＲ３に格納された設計データベースから、ビアコンタクトの層と、その下層配線の設計パターン輪郭を抽出する（ステップＳ２）。
【００２３】
図５に示す例を用いてより具体的に説明すると、検査閾値設定部１６によりビアコンタクトＣ１の設計パターン輪郭Ｃ１ｄと、下層配線Ｗの設計パターン輪郭Ｗｄとが抽出される。
【００２４】
続いて、検査閾値設定部１６が設計パターン輪郭Ｃ１ｄと設計パターン輪郭Ｗｄとの距離Ｌ（ｐ，ｑ）（ｐ：パターンの番号、ｑ：乖離量の方向）を算出する（図２、ステップＳ３）。ここで、乖離量の方向は、ｔ（表示画面の上方向），ｂ（表示画面の紙面下方向），ｌ（表示画面の紙面左方向）およびｒ（表示画面の紙面右方向、以下、単に「ｔ（上），ｂ（下），ｌ（左）およびｒ（右」という。）の４方向とする。図５の例では、Ｌ（ａ，ｔ）、Ｌ（ａ，ｂ）、Ｌ（ａ，ｌ）およびＬ（ａ，ｒ）が示されている。
【００２５】
次に、検査パターンに欠陥があるかどうかを判定するための、設計パターン輪郭と二次電子パターン像の輪郭との乖離量閾値Ｔ（ｐ，ｑ）を、手前のステップ３で求めた設計パターン輪郭Ｃ１ｄと設計パターン輪郭Ｗｄとの距離Ｌ（ｐ，ｑ）に基づいて検査閾値設定部１６が決定する（ステップＳ４）。より具体的には、Ｈを配線Ｗの幅、ｋを固定値とすると、検査閾値設定部１６は、以下の式を満たすように乖離量閾値Ｔ（ｐ，ｑ）を設定し、欠陥判定部２０へ供給する。
Ｌ（ｐ，ｑ）≦Ｈの場合、Ｔ（ｐ，ｑ）＝ｋ×Ｌ（ｐ，ｑ）
Ｌ（ｐ，ｑ）＞Ｈの場合、Ｔ（ｐ，ｑ）＝Ｈ
ここで、ｋは１に近い値が望ましい。
【００２６】
続いて、このようにして設定された乖離量閾値Ｔ（ｐ，ｑ）を用いて検査パターンの欠陥判定を行う過程について図３を参照しながら説明する。
【００２７】
まず、ｎ＝１とし（ステップＳ５）、画像取得装置４０によりウェーハ表面の二次電子パターン像を取得する（ステップＳ６）。
【００２８】
次に、画像パターン輪郭検出・乖離量算出部１８が二次電子パターン像の供給を受けて二次電子パターン像の輪郭を抽出する（ステップＳ７）。続いて、画像パターン輪郭検出・乖離量算出部１８は、設計パターンの輪郭と二次電子パターン像の輪郭との間の距離Ｄ（ｐ，ｑ）（ｔ（上），ｂ（下），ｌ（左）およびｒ（右））を算出し、算出結果を欠陥判定部２０へ供給する（ステップＳ８）。このようにして算出された距離Ｄ（ｐ，ｑ）（ｔ（上），ｂ（下），ｌ（左）およびｒ（右））の例を図６に示す。図６は、図４に示す領域Ａについて算出された例を示す（ｐ＝ａ）。
【００２９】
次いで、欠陥判定部２０は、距離Ｄ（ｐ，ｑ）と乖離量閾値Ｔ（ｐ，ｑ）とを比較し、距離Ｄ（ｐ，ｑ）≧乖離量閾値Ｔ（ｐ，ｑ）であれば、検査パターンに欠陥があるものと判定する（図３、ステップＳ９）。図６において、符号Ｃ１ｉは、二次電子パターン像のうちビアコンタクトＣ１の輪郭を表し、符号Ｗｉは、二次電子パターン像のうち配線Ｗの輪郭を表す。また、符号Ｓｏｔは、ビアコンタクトＣ１ｉと配線Ｗｉとで重複していない領域を示す。このように、ビアコンタクトＣ１と配線Ｗとの重複領域が小さくなっている箇所では、乖離量閾値Ｔ（ａ，ｔ）が距離Ｌ（ｐ，ｑ）とほぼ同一の小さな値で設定されているので、この部分を欠陥箇所と判定することができる。
【００３０】
欠陥と判定した場合、欠陥判定部２０は、欠陥の位置、乖離量、設計パターンの輪郭、および、二次電子パターン像の輪郭を、検査制御部１２を介して表示装置５０により表示し、さらに、記憶装置ＭＲ１に格納する（図３、ステップＳ１０）。
【００３１】
パターン検査装置１は、以上の処理過程を検査エリアの全てが検査されるまで行う（図３、ステップＳ１１、Ｓ１２）。
【００３２】
図４の領域Ｂについて算出された距離Ｄ（ｐ，ｑ）と、設定された乖離量閾値Ｔ（ｐ，ｑ）とを図７に示す（ｐ＝ｂ）。同図に示す例では、紙面上方の領域Ｓ２ｏｔにおいて、二次電子パターン像のうちビアコンタクトＣ２の輪郭Ｃ２ｉが配線Ｗの輪郭Ｗｉからはみ出ており、この非重複部分を含む箇所が欠陥箇所と判定される。このような領域Ｓ２ｏｔに加え、図７に示す例では、紙面右側の領域Ｓｏｒにおいても、二次電子パターン像の輪郭のうちビアコンタクトＣ２の輪郭Ｃ２ｉが配線Ｗの輪郭Ｗｉから外側（紙面右側）へはみ出しており、この非重複部分を含む箇所も欠陥箇所と判定される。なお、図７に示す例において、配線Ｗの終端から紙面右側へ向かう方向が例えば第１の方向に対応し、この第１の方向とは逆に配線Ｗの終端から紙面左側へ向かう方向が例えば第２の方向に対応する。
【００３３】
（３）プログラム
上述した実施の形態においては、パターン検査方法の一連の処理過程を、レシピファイルとして記憶装置ＭＲ１に記憶させてパターン検査装置１の制御コンピュータ１０に読み込ませて実行させた。しかしながら、上述したパターン検査方法の一連の処理過程は、これをプログラムに組み込んで汎用のコンピュータに読み込ませて実行させてもよい。これにより、本発明にかかるパターン検査方法を、画像処理可能な汎用コンピュータを用いて実現することができる。また、上述したパターン検査方法の一連の処理過程をコンピュータに実行させるプログラムとしてフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、画像処理可能な汎用コンピュータに読み込ませて実行させても良い。
【００３４】
記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したパターン検査方法の一連の処理過程を組込んだプログラムをインターネット等の通信回線（無線通信を含む）を介して頒布しても良い。
【００３５】
（４）半導体装置の製造方法
上述したパターン検査方法を、例えば半導体装置の製造工程中で用いることにより、高い精度および効率でパターンを検査することができるので、より高いスループットおよび歩留まりで半導体装置を製造することができる。
【００３６】
より具体的には、製造ロット単位でウェーハを抜き出し、抜き出されたウェーハに形成されたパターンを上述した検査方法により検査して評価する。評価の結果、良品と判定された場合、検査されたウェーハが属する製造ロット全体について、引き続き残余の製造プロセスを実行する。この一方、評価の結果不良品と判定された場合でリワーク処理が可能な場合には、不良品と判定されたウェーハが属する製造ロットに対してリワーク処理を実行する。リワーク処理が終了すると、その製造ロットからウェーハを抜き取って再度パターンを検査して再評価する。抜き取られたウェーハが再評価により良品と判定されると、リワーク処理を終えたその製造ロットに対し残余の製造プロセスを実行する。また、リワーク処理が不可能な場合には、不良品と判定されたウェーハが属する製造ロットは廃棄し、不良発生原因を解析して設計担当や上流のプロセス担当等へフィードバックする。
【００３７】
（５）その他
以上、本発明の実施の形態について説明したが、本発明は上記形態に限るものでは決して無く、その技術的範囲内において種々変更して適用できることは勿論である。
【００３８】
例えば上記実施形態では、パターン検査装置１が画像取得装置４０を備える場合について説明したが、このような画像取得手段は本発明において必須のものでは決してなく、外部の画像取得装置により取得された画像を画像パターン輪郭検出・乖離量算出部１８に供給し、その画像の輪郭を検出させることとしてもよい。
【００３９】
また、上記実施形態では、下層が配線層でその上層が検査対象層としてのビアコンタクト層である場合を取り上げたが、検査対象層の上層が配線層である場合にも勿論適用でき、検査対象層および隣接層のいずれもがビアコンタクト層である場合にも適用可能である。さらに、ビアコンタクトと配線との組合せに限ることなく、例えばビアコンタクトが形成された検査対象層の下層にソース・ドレイン棟等の不純物拡散層が形成されている場合にも適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明にかかるパターン検査装置の実施の一形態の概略構成を示すブロック図である。
【図２】本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。
【図３】本発明にかかるパターン検査方法の実施の一形態の処理過程の概略を示すフローチャートである。
【図４】検査パターンの設計パターンの具体例を示す図である。
【図５】図３に示す処理過程の説明図である。
【図６】図３に示す処理過程の説明図である。
【図７】図３に示す処理過程の説明図である。
【符号の説明】
【００４１】
１：パターン検査装置
１０：制御コンピュータ
１２：検査制御部
１４：検査設定部
１６：検査閾値設定部
１８：画像パターン輪郭検出・乖離量算出部
２０：欠陥判定部
４０：画像取得装置
ＭＲ１，ＭＲ３：記憶装置
【特許請求の範囲】
【請求項１】
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
を備えるパターン検査装置。
【請求項２】
前記検査対象層はビアコンタクトの層であり、前記隣接層は配線の層であり、
前記検査閾値設定手段は、前記配線の短軸方向と長軸方向のそれぞれで互いに独立して前記欠陥検出閾値を設定することを特徴とする請求項１に記載のパターン検査装置。
【請求項３】
前記ビアコンタクトは前記配線の終端部に接続するよう設計され、
前記検査閾値設定手段は、前記配線の長軸方向における前記欠陥検出閾値を、前記配線の終端から前記配線の外側へ向かう第１の方向と、前記配線の終端から前記配線の内側へ向かう第２の方向に分けて欠陥検出閾値を設定することを特徴とする請求項２に記載のパターン検査装置。
【請求項４】
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
を備えるパターン検査方法。
【請求項５】
コンピュータに請求項４に記載のパターン検査方法を実行させるプログラム。
【請求項１】
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、前記検査パターンの検査に用いる欠陥検出閾値を設定する検査閾値設定手段と、
前記検査対象層と前記隣接層とを含む画像の供給を受け、前記画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する乖離量算出手段と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する欠陥判定手段と、
を備えるパターン検査装置。
【請求項２】
前記検査対象層はビアコンタクトの層であり、前記隣接層は配線の層であり、
前記検査閾値設定手段は、前記配線の短軸方向と長軸方向のそれぞれで互いに独立して前記欠陥検出閾値を設定することを特徴とする請求項１に記載のパターン検査装置。
【請求項３】
前記ビアコンタクトは前記配線の終端部に接続するよう設計され、
前記検査閾値設定手段は、前記配線の長軸方向における前記欠陥検出閾値を、前記配線の終端から前記配線の外側へ向かう第１の方向と、前記配線の終端から前記配線の内側へ向かう第２の方向に分けて欠陥検出閾値を設定することを特徴とする請求項２に記載のパターン検査装置。
【請求項４】
基板上に積層された複数層のうち検査パターンが形成される検査対象層の設計情報と、前記基板の法線方向で前記検査対象層に隣接する２つの層のいずれか一層である隣接層の設計情報とを参照することにより、検査時の欠陥検出閾値を設定する検査閾値設定過程と、
前記検査対象層と前記隣接層とを含む画像の輪郭を検出し、前記検査パターンの輪郭と前記隣接層のパターンの輪郭との乖離量を算出する過程と、
算出された乖離量と前記欠陥検出閾値とを比較することにより、前記検査パターンに欠陥であるかどうかを判定する過程と、
を備えるパターン検査方法。
【請求項５】
コンピュータに請求項４に記載のパターン検査方法を実行させるプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−３４１３８（Ｐ２０１０−３４１３８Ａ）
【公開日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願番号】特願２００８−１９２２１８（Ｐ２００８−１９２２１８）
【出願日】平成２０年７月２５日（２００８．７．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願日】平成２０年７月２５日（２００８．７．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]