ピクセルアレイ露光パターン制御を可能にする回路、及び方法
画像センサ回路を含む画像処理システム。画像センサ回路は、ある種のシャッター動作を使用して画像を得るように構成され、そのシャッター動作において、ピクセルアレイの露光パターンは、ピクセルアレイの少なくとも一部に蓄積された電荷に少なくとも一部基いて時間的に変化する露光情報に従ってセットされる。画像センサ回路は、ピクセルアレイ、及び１以上の回路を含む。１以上の回路は、ピクセルアレイから出力された１以上の信号に少なくとも一部基いて露光情報を更新するように構成され、その露光情報に基いてピクセルアレイの露光パターンを制御するように構成される。ピクセル回路は、フォトダイオードとセンスノードとの間に接続された第１のトランジスタと、露光制御信号ラインと、第１のトランジスタのゲートとの間に接続された第２のトランジスタとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連特許出願の相互参照］
本出願は、２００８年７月３１日に出願された「Circuits and Methods Allowing for Pixel Array Exposure Pattern Control」と題する米国特許出願第１２／１８４１６０号の利益を主張し、この特許出願の内容全体は、参照により本明細書に援用される。本出願は、２００７年８月３日に出願された「CMOS Imger」と題する米国仮出願第６０／９５３９０５号の利益を主張し、この仮出願の内容全体は、参照により本明細書に援用される。本出願は、２００８年１月１１日に出願された「CMOS Image Sensor for Machine Vision」と題する米国仮出願第６１／０２０５６０号の利点を主張し、この仮出願の内容全体は、参照により本明細書に援用される。米国特許出願第１２／１８４１６０号も、上で参照した米国仮出願第６０／９５３９０５号、及び米国仮出願第６１／０２０５６０号の利益を主張する。
【背景技術】
【０００２】
[背景情報]
１．発明の背景
【０００３】
本発明の実施形態は、概して、画像処理システム、画像センサ回路、ピクセル回路、画像撮影方法、及び画像処理方法に関し、特定の実施形態において、ピクセルアレイ、及びピクセルアレイのピクセル回路を制御するための１以上の回路を含む画像センサ回路に関する。
【０００４】
２．関連技術
【０００５】
画像センサ回路は、実際の場面、及び物体の画像を得るために幅広く使用されている。多くの場合、画像センサ回路は、人間が見る、又は眺める画像を得るために使用される。その他に、画像センサ回路は、マシンビジョンその他の自動パターン認識プロセスにおいて使用される画像を得るために使用されることもある。人間から見たときの場面の現実的描写を重視する関連技術の画像センサ回路は、パターン認識の目的に使用された場合、多少の問題を生じることがある。
【０００６】
画像センサ回路は通常、行列を成すように構成された複数のピクセル回路を備えたピクセルアレイを含む。各ピクセル回路は一般に、撮影する場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような感光素子を含む。画像撮影の際、ピクセルアレイのピクセル回路における感光素子からの電荷の蓄積は、通常、シャッター動作のために指定された所定の時間に従って制御される。種々の関連技術の画像センサ回路において使用されている２つのタイプのシャッター動作は、（１）グローバルシャッター動作、及び（２）ローリングシャッター動作である。
【０００７】
一般的なグローバルシャッター動作では、ピクセルアレイにおける全てのピクセル回路がリセットされ、次いで、画像を撮影するために、指定時間にわたって一斉に露光される。このようなグローバルシャッターを使用する場合、ピクセルアレイにおける全てのピクセル回路は、同じ第１の時点において光からの電荷の集積、すなわち蓄積を開始し、その後、同じ第２の時点において電荷の蓄積を中止する。従って、そのようなグローバルシャッターを使用する場合、ピクセルアレイにおける全てのピクセル回路は同じ集積時間を有し、その集積時間の間に、撮影される場面についての光から、電荷が蓄積される。
【０００８】
一般的なローリングシャッター動作では、ピクセルアレイの同じ行にある全てのピクセル回路がリセットされ、次いで、指定された時間にわたって一斉に露光される。そのようなローリングシャッターを使用する場合、ピクセルアレイの同じ行にある全てのピクセル回路はが、同じ第１の時点において光からの電荷の蓄積を開始し、その後、同じ第２の時点において電荷の蓄積を中止する。そのようなローリングシャッター動作では、ある行のピクセル回路が、指定された集積時間にわたっていったん露光された後、プロセスは、続いてピクセルアレイにおける次の行へ移り、そこで、その次の行にある全てのピクセル回路をその指定された時間にわたって一斉に露光する。その後プロセスは、全ての行のピクセル回路がその指定された集積時間にわたって露光され、画像が撮影されるまで、ピクセルアレイ内を１行づつ移動を続ける。
【０００９】
グローバルシャッター、及びローリングシャッターの動作は、実際の場面におけるあるポイントが他のポイントに比べて明るい場合に、ピクセル回路が完全に飽和しない範囲で、その実際の場面の撮影画像においても同じことが言えるような、場面内のポイント間における光強度の相対的関係の維持を追求するものである。これが望ましいのは、撮影画像が、人間が見るためのものである場合である。なぜなら、撮影画像は、実際の場面の写実的な見栄えを維持する目的で撮影されるからである。しかしながら、広いダイナミックレンジを有する場面の画像をパターン認識のために撮影する場合、場面内のポイント間における光強度の相対的関係を維持しようとする試みは、問題を引き起こすことがある。なぜなら、実際の場面における光強度のばらつきは、ピクセル回路のダイナミックレンジを超えることがあるからである。
【００１０】
例えば、明るい午後に暗いトンネルの中から外を眺めるときのような、明るい中央部、及び暗い縁部を有する実際の場面を考えて欲しい。そのような場合、もしグローバルシャッター、又はローリングシャッターの動作における電荷を蓄積するための集積時間が、暗いエリアについて十分な量の電荷を蓄積するために長い時間にセットされた場合、明るいエリアについて電荷を蓄積するピクセル回路は、電荷によって飽和する場合がある。そのような電荷の飽和は、画像の明るいエリアにおいて物体が見えない原因になりうる。一方、そのような場合においてグローバルシャッター、又はローリングシャッター動作に伴う電荷を蓄積するための集積時間が、明るいエリアについて電荷を蓄積するピクセル回路を飽和させないようにするために、短い時間にセットされた場合、暗いエリアについて電荷を蓄積するピクセル回路は、暗いエリアにおいて物体が見えるほど十分な量の電荷を蓄積しない場合がある。
【００１１】
上記のように多すぎる電荷を蓄積したり、又は少なすぎる電荷を蓄積する問題は、自動パターン認識の場合において重大な問題になることがある。なぜなら、画像上の見えない物体を認識することは難しく、しばしば不可能なこともあるからである。例えば上記の例において、もし撮影画像が、トンネルの中で運転する車の自動制御に使用された場合、トンネルの出口エリアにおいて生じる画像の飽和は、トンネルの出口にある物体を認識する能力を阻害し、その結果、そのような物体を避ける車の能力に悪影響を与える場合がある。このように、場面のエリア間に光強度の大きな差が存在する広いダイナミックレンジを有する場面の画像を撮影する場合、グローバルシャッター、及びローリングシャッターの動作は、問題となる場合がある。
【００１２】
図１は、従来技術による画像センサ回路１００を示すブロック図である。画像センサ回路１００は、ピクセルアレイ１０１、アナログデジタル変換器（ＡＤＣ）ブロック１０２、デジタル画像プロセッサ１０３、行アドレス回路１０４、制御プロセッサ１０５、及び画像メモリバッファ１０６を含む。ピクセルアレイ１０１は、行列を成すように構成された複数のピクセル回路１１２を含む。各ピクセル回路１１２は、撮影される場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような感光素子を含み、各ピクセル回路１１２は、サンプリングされた光強度に基いてアナログピクセル信号を生成するように構成される。
【００１３】
ピクセルアレイ１０１は、行制御ライン１０７１、１０７２、・・・、１０７ｎを含み、各行制御ラインは、複数の制御ライン（図１には示されていない）を含む場合があり、ピクセルアレイ１０１は、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍをさらに含む。行アドレス回路１０４は、行制御ライン１０７１、１０７２、・・・、１０７ｎを介してピクセルアレイ１０１内のピクセル回路１１２に制御信号を供給し、ピクセル回路１１２の動作を制御する。ピクセルアレイ１０１の第ｉ行のような、ピクセルアレイ１０１の同一の行にあるピクセル回路１１２は、共通の制御ライン１０７ｉを介して、行アドレス回路１０４からの共通の行制御信号を共用する。ピクセルアレイ１０１の第ｊ列のような、ピクセルアレイ１０１の同じ列にあるピクセル回路１１２は、共通のアナログ出力ライン１０８ｊを共用し、出力を生成する。行アドレス回路１０４は、ピクセル回路１１２を制御し、ローリングシャッター動作のための行単位の処理を実施する。
【００１４】
アナログ出力ライン１０８１、１０８２、・・・、１０８ｍを介してピクセルアレイ１０１から出力されるアナログピクセル信号は、ＡＤＣブロック１０２に入力される。ＡＤＣブロック１０２は通常、ピクセルアレイ１０１内のピクセル回路１１２の各列について１つの列ＡＤＣ回路１１４を含む。列ＡＤＣ回路１１４は、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍのそれぞれ１つを介してピクセルアレイ１０１から受信したアナログピクセル信号を、対応するデジタル出力ライン１０９１、１０９２、・・・、１０９ｍに出力されるデジタル信号に変換する。制御プロセッサ１０５は、ＡＤＣブロック１０２の動作を制御するように構成され、かつ、行アドレス回路１０４の動作を制御するようにも構成される。ＡＤＣブロック１０２からデジタル出力ライン１０９１、１０９２、・・・、１０９ｍに出力されるデジタルピクセル信号は、デジタル画像プロセッサ１０３に入力される。デジタル画像プロセッサ１０３は、画像メモリバッファ１０６、及び制御プロセッサ１０５と協働し、入力デジタルピクセル信号を処理し、出力ライン１０１上にデジタル出力信号を生成する。
【００１５】
図２は、ピクセル回路１１２についての従来技術による設計を示している。ピクセル回路１１２は、フォトダイオード１２１、転送ゲートトランジスタ１２２、センスノード１３１、リセットトランジスタ１２４、ドライブトランジスタ１２５、及び読み出し選択トランジスタ１２６を含む。転送ゲートトランジスタ１２４、リセットトランジスタ１２４、ドライブトランジスタ１２５、及び読み出し選択トランジスタ１２６はそれぞれ、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタからなる。行制御ライン１０７１、１０７２、・・・、１０７ｎ（図１参照）の一般的な１つを、行制御ライン１０７として図２に示し、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍ（図１参照）の一般的な１つを、アナログ出力ライン１０８として図２に示す。行制御ライン１０７は、行読み出し信号ライン１２７、転送信号ライン１２９、及びリセット信号ライン１３０を含む。ピクセル回路１１２は、行読み出し信号ライン１２７、転送信号ライン１２９、及びリセット信号ライン１３０において入力信号を受信する。ピクセル回路１１２は、アナログ出力ライン１０８上に出力信号を生成する。
【００１６】
図２に示すように、フォトダイオード１２１は、グラウンド１３３と、転送ゲートトランジスタ１２２の第１の端子との間に接続される。転送ゲートトランジスタ１２２の第２の端子は、センスノード１３１に接続され、転送ゲートトランジスタ１２２のゲートは、転送信号ライン１２９に接続される。リセットトランジスタ１２４の第１の端子は、電圧源１３２に接続され、リセットトランジスタ１２４の第２の端子は、センスノード１３１に接続され、リセットトランジスタ１２４のゲートは、リセット信号ライン１３０に接続される。ドライブトランジスタ１２５の第１の端子は、電圧源１３２に接続され、ドライブトランジスタ１２５の第２の端子は、読み出し選択トランジスタ１２６の第１の端子に接続され、ドライブトランジスタ１２５のゲートは、センスノード１３１に接続される。読み出し選択トランジスタ１２６の第２の端子は、アナログ出力ライン１０８に接続され、読み出し選択トランジスタ１２６のゲートは、行読み出し信号ライン１２７に接続される。
【００１７】
図３は、列ＡＤＣ回路１１４についての従来技術による設計を示している。行ＡＤＣ回路１１４は、ソーストランジスタ１４０、二重サンプリング増幅器１４２、及びアナログデジタル変換器（ＡＤＣ）回路１４４を含む。二重サンプリング増幅器１４２は、制御プロセッサ１０５（図１参照）から供給される制御信号によって制御され、二重サンプリング増幅器１４２は、その制御信号を増幅器制御信号ライン１４６を介して受信する。ＡＤＣ回路１４４は、制御プロセッサ１０５（図１参照）から供給される制御信号によって制御され、ＡＤＣ回路１４４は、その制御信号を変換器制御信号ライン１４８を介して受信する。アナログ出力ライン１０８１、１０８２、・・・、１０８ｍ（図１参照）の一般的な１つをアナログ出力ライン１０８として図３に示し、デジタル出力ライン１０９１、１０９２、・・・、１０９ｍ（図１参照）の一般的な１つをデジタル出力ライン１０９として図３に示す。ソーストランジスタ１４０の第１の端子は、アナログ出力ライン１０８に接続され、ソーストランジスタ１４０の第２の端子は、グラウンド１３３に接続される。二重サンプリング増幅器１４２の入力は、アナログ出力ライン１０８に接続され、二重サンプリング増幅器１４２の出力は、ＡＤＣ回路１４４の入力に接続される。ＡＤＣ回路１４４の出力は、デジタル出力ライン１０９に接続される。
【００１８】
図４は、図１の従来技術による画像センサ回路１００を示す図であり、その中に、図２のピクセル回路１１２、及び図３の列ＡＣＤ回路１１４が示されている。次に、画像センサ回路１００の動作について、図１、図２、図３、及び図４を参照して説明する。画像撮影処理を開始する場合、転送信号ライン１２９にハイ信号を供給し、転送ゲートトランジスタをオンにし、かつ、リセット信号ライン１３０にハイ信号を供給し、リセットトランジスタをオンにすることによって、フォトダイオード１２１はリセットされる。次に、転送ゲートトランジスタ１２２をオンの状態に維持したまま、リセット信号ライン１３０にロー信号を供給してリセットトランジスタ１２４をオフにし、フォトダイオード１２１において生成された電荷をセンスノード１３１に蓄積出来るようにする。露光時間インターバルの最後の時点で、転送信号ライン１２９にロー信号が供給され、転送ゲートトランジスタ１２２はオフにされる。
【００１９】
転送ゲートトランジスタ１２２がオフにされ、すなわち閉じられた後、行読み出し信号ライン１２７にハイ信号が供給され、読み出し選択トランジスタ１２６はオンに切り替えられ、二重サンプリング増幅器１４２は、アナログ出力ライン１０８上のピクセル回路出力電圧をサンプリングする。次に、行読み出し信号ライン１２７にロー信号を供給し、読み出し選択トランジスタ１２６をオフにし、リセット信号ライン１３０、及び転送信号ライン１２９の両方にハイ信号を供給し、リセットトランジスタ１２４、及び転送ゲートトランジスタ１２２をオンに切り替えることにより、センスノード１３１をリセットする。センスノード１３１がリセット状態にあるときに、行読み出し信号ライン１２７にハイ信号が供給され、読み出し選択トランジスタ１２６はオンに切り替えられ、二重サンプリング増幅器１４２は、アナログ出力ライン１０８上のピクセル回路リセット電圧をサンプリングする。次に、二重サンプリング増幅器１４２は、補正されたピクセル回路出力電圧に到達するために、ピクセル回路出力電圧と、ピクセル回路リセット電圧との間の差を計算する。補正されたピクセル回路出力電圧は、二重サンプリング増幅器１４２からＡＤＣ回路１４４へ渡され、ＡＤＣ回路１４４は、補正されたピクセル回路出力電圧をデジタル信号に変換し、そのデジタル信号をデジタル画像プロセッサ１０３に渡す。
【００２０】
画像センサ回路１００において、ピクセルアレイ１０１内の所与の行にあるピクセル回路１１２は全て、同じ長さの時間にわたって電荷を蓄積する。そのため画像センサ回路１０１は、高いダイナミックレンジを有する画像を撮影する場合に、上記のような問題を生じる。なぜなら、実際の場面における光強度のばらつきは、ピクセル回路１１２のダイナミックレンジを上回ることがあるからである。このような問題は、画像センサ回路１００によって撮影された画像において物体、又はパターンを認識する妨げとなる場合がある。
【発明の概要】
【課題を解決するための手段】
【００２１】
［開示の概要］
本発明の種々の実施形態によれば、画像撮影処理におけるピクセルアレイの露光パターンを時間的に制御し、画像撮影処理においてピクセルアレイ内のピクセル回路を異なる長さの時間にわたって露光することが可能になる。種々の実施形態において、ピクセルアレイの露光パターンは、ピクセルアレイの少なくとも一部に蓄積された電荷を示す、ピクセルアレイから出力される信号に少なくとも一部基いて制御される。実施形態によっては、ピクセルアレイの露光パターンは、画像撮影の際にピクセルアレイに既に蓄積されている電荷に基いて、画像撮影の際に繰り返し更新される場合がある。
【００２２】
本発明の一実施形態による画像センサ回路は、ピクセルアレイ、及び１以上の回路を含む。ピクセルアレイは、複数のピクセル回路を含む。１以上の回路は、ピクセルアレイから出力される１以上の信号に少なくとも一部基いて、露光情報を更新するように構成され、かつ、その露光情報に基いてピクセルアレイの露光パターンを制御するように構成される。種々の実施形態において、１以上の回路は、ピクセルアレイから出力される１以上の信号、及び少なくとも１つの拡張ルールに少なくとも一部基いてピクセルアレイにより画像を撮影するとともに、露光情報を繰り返し更新するように構成される。実施形態によっては、少なくとも１つの拡張ルールは、少なくとも１つの構造化要素によって規定される場合がある。
【００２３】
種々の実施形態において、複数のピクセル回路は、画像撮影処理の少なくとも一部においてピクセルアレイのある行における少なくとも１つのピクセル回路は、ピクセル回路のセンスノードに電荷を集積することができるが、その行における少なくとも第２のピクセル回路は、第２のピクセル回路のセンスノードに電荷を蓄積することが出来ないように制御される場合がある。実施形態によっては、１以上の回路は、ピクセルアレイから出力される１以上の信号の値に少なくとも一部基いて露光情報を繰り返し更新するように構成される場合があり、その１以上の信号の値は、ピクセルアレイの少なくとも一部に蓄積された電荷を表す場合がある。
【００２４】
種々の実施形態において、１以上の回路は、ピクセルアレイの露光パターンを制御するために、露光情報に基いて複数のピクセル回路の露光状態を個別に制御するように構成される場合がある。なお、種々の実施形態において、複数のピクセル回路の各ピクセル回路についての露光状態には、ピクセル回路がそのピクセル回路のセンスノードに電荷を集積することが可能なオン状態と、ピクセル回路がセンスノードにそれ以上電荷を集積することが出来ないオフ状態とがある。
【００２５】
実施形態によっては、画像センサ回路は、ピクセル回路の露光状態の制御に使用される複数のピクセル回路の各ピクセル回路について少なくとも１つのビットを含む露光パターンデータのような露光情報を記憶するための１以上のメモリデバイスをさらに含む場合がある。さらに別の実施形態として、１以上の回路は、画像撮影処理の前に、１以上のメモリデバイスに記憶された露光パターンデータを初期パターンにリセットするように構成される場合がある。実施形態によっては、１以上の回路は、露光情報に基いてピクセルアレイにより画像を撮影しながら、ピクセルアレイの露光パターンを複数回にわたって変更するように構成される場合がある。
【００２６】
種々の実施形態において、複数のピクセル回路のうちの少なくとも１つのピクセル回路は、光検出素子、第１のトランジスタ、及び第２のトランジスタを含む。第１のトランジスタは、光検出素子に接続された端子を有する。第２のトランジスタは、露光制御信号ラインと、第１のトランジスタのゲートとの間に接続される。種々の実施形態において、１以上の回路は、露光情報に基いて露光制御信号ライン上の信号を制御するように構成される。実施形態によっては、少なくとも１つのピクセル回路は、第３のトランジスタ、及び第４のトランジスタをさらに含む場合がある。第３のトランジスタは、光検出素子に接続される。第４のトランジスタは、アンチブルーミング制御信号ラインと、第３のトランジスタのゲートとの間に接続される。１以上の回路は、露光情報に基いて、アンチブルーミング制御信号ライン上のアンチブルーミング信号を制御するように構成される。
【００２７】
種々の実施形態において、１以上の回路は、画像撮影処理の際に、アンチブルーミング制御信号ライン上のアンチブルーミング信号を、露光制御信号ライン上の露光制御信号とは反対の値になるように制御するように構成される。また、種々の実施形態において、光検出素子は、露光制御信号ラインの下に延びる第１の部分と、アンチブルーミング制御信号ラインの下に延びる第２の部分とを含む。一部の実施形態ににおいて、少なくとも１つのピクセル回路は、画像撮影処理の際に一定電圧に接続される１以上のダミー拡散領域をさらに有する場合がある。
【００２８】
実施形態によっては、少なくとも１つのピクセル回路は、リセットトランジスタをさらに含む場合がある。リセットトランジスタは、固定電圧と、センスノードとの間に接続され、センスノードの電圧が、出力信号を制御する。種々の実施形態において、１以上の回路は、リセットトランジスタのゲートに印加されるリセット信号を制御するように構成され、それによって画像撮影処理における出力信号の少なくとも２回の読み出しの際に、及びその読み出しの間にリセットトランジスタがオフの状態に維持され、センスノードへの電荷の蓄積に関して非破壊的な出力信号の少なくとも２回の読み出しが実施されるようにする場合がある。
【００２９】
種々の実施形態において、ピクセルアレイは、１以上の信号を提供するための複数の列読み出しラインをさらに含み、１以上の回路は、複数の列読み出しライン上の信号を、電圧信号、又は電流信号となるように選択的に制御するように構成される。実施形態によっては、１以上の信号は、画像撮影処理の際の少なくとも一部の時間においてアナログ電流信号である場合がある。種々の実施形態において、画像センサ回路は、複数のピクセル回路のうちのピクセルアレイの同じ列にある２以上のピクセル回路からピクセルアレイの列読み出しラインに出力されたアナログ信号を受信するように構成され、かつそのアナログ信号を対応するデジタル信号に変換するように構成された列アナログデジタル変換器回路をさらに含む。
【００３０】
種々の実施形態において、複数のピクセル回路は、複数の行、及び複数の列を成すように構成される。実施形態によっては、１以上の回路は、ピクセルアレイを選択的に制御し、２以上の行、及び２以上の列におけるピクセル回路から同時に出力を生成し、２以上の行からの出力が、ピクセルアレイの列読み出しライン上においてアナログ状態で結合されるようにする場合がある。
【００３１】
実施形態によっては、画像センサ回路は、抵抗グリッドをさらに含む場合がある。種々の実施形態において、抵抗グリッドは、複数の切替可能な抵抗器、及び複数のコンデンサを含む。実施形態によっては、複数のコンデンサは、ピクセルアレイから出力される１以上の信号に基く値を有する信号を受信するように接続され、複数の切替可能な抵抗器は、複数のコンデンサをコマンド信号に従って選択的に接続するように構成される場合がある。種々の実施形態において、１以上の回路は、複数の切替可能な抵抗器が複数のコンデンサを接続するように制御され、かつある時間が経過したときに、複数のコンデンサのうちの少なくとも１つに記憶された電圧をサンプリングするように構成される。また、種々の実施形態において、１以上の回路は、その電圧に基いて露光情報を更新するように構成される。
【００３２】
実施形態によっては、複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、複数の行のそれぞれが、閾値電流発生器をさらに含む場合がある。種々の実施形態において、１以上の回路は、複数の行のうちの特定の行における特定の閾値電流発生器の出力から導出される基準信号の電圧を、その特定の行における複数のピクセル回路のうちの特定のピクセル回路の出力から導出される信号の電圧と比較するように構成され、かつ、その比較結果に基いて露光情報を更新するように構成される。実施形態によっては、１以上の回路は、閾値と、露光情報から計算された数値との比較に基いて、ピクセルアレイにおける画像撮影処理を中止するように構成される場合がある。また、実施形態によっては、１以上の回路は、デジタル信号プロセッサを含む場合がある。種々の実施形態において、画像センサ回路は、複数のピクセル回路のうちの少なくとも１つのピクセル回路の少なくとも一部に配置された赤外線フィルタをさらに含む。実施形態によっては、画像センサ回路は、複数のピクセル回路のうちの少なくとも１つのピクセル回路の少なくとも一部に配置されたカラーフィルタをさらに含む場合がある。
【００３３】
本発明の一実施形態による画像センサ回路における方法は、（ａ）画像センサ回路のピクセルアレイの露光パターンに関連する情報を記憶するステップと、（ｂ）（ｉ）ピクセルアレイに記憶されている情報、及び（ｉｉ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて、ピクセルアレイの露光パターンを変更するステップとを含む。
【００３４】
本発明の一実施形態による画像センサ回路における方法は、（ａ）画像センサ回路のピクセルアレイの複数のピクセル回路のそれぞれにおいて電荷の蓄積を開始するステップと、（ｂ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路における電荷の蓄積を禁止するステップと、（ｃ）拡張ルールに少なくとも一部基いて、ピクセルアレイ内の複数のピクセル回路のうちの特定のピクセル回路に隣接する少なくとも１つのピクセル回路における電荷の集積を禁止するステップとを含む。
【００３５】
本発明の一実施形態によるピクセル回路は、感光素子と、第１のトランジスタと、第２のトランジスタとを含む。種々の実施形態において、感光素子は、フォトダイオード等からなる。第１のトランジスタは、感光素子と、センスノードとの間に接続される。第２のトランジスタは、露光制御信号ラインと、第１のトランジスタのゲートとの間に接続され、第２のトランジスタのゲートは、転送信号ラインに接続される。
【００３６】
本発明の一実施形態による画像処理システムは、画像センサ回路、及びプロセッサを含む。画像センサ回路は、ピクセルアレイを含み、また、ある種のシャッター動作を使用して画像を取得するように構成され、そのシャッター動作の際に、ピクセルアレイの露光パターンは、ピクセルアレイの少なくとも一部に蓄積された電荷に少なくとも一部基いて時間的に変化する露光情報に従ってセットされる。プロセッサは、画像内の１以上の物体を検出するように構成される。種々の実施形態において、露光情報はさらに、構造化要素により規定される拡散ルールにも基いて時間的に変化する。種々の実施形態において、画像センサ回路、及びプロセッサはいずれも、単一のチップ上に配置される。
【００３７】
本発明の種々の実施形態によれば、フィードバックを利用してピクセルアレイを制御することが可能となり、それによって画像撮影処理の際に、ピクセルアレイの少なくとも一部に既に蓄積されている電荷を示すピクセルアレイから出力される信号に少なくとも一部基いて、ピクセルアレイを制御することが可能となる。また、本発明の種々の実施形態によれば、個々のピクセル回路レベルで集積時間を制御することが可能となり、それによって画像撮影処理の際に、ピクセルアレイの同じ行にある複数のピクセル回路に、それぞれ異なる長さの時間にわたって電荷を集積させることが可能となる。種々の実施形態において、特定のシャッター動作によれば、実際の場面の明るいエリアについて電荷を集積しているピクセル回路に、その実際の場面の暗いエリアについて電荷を集積しているピクセル回路の蓄積時間に比べて短い集積時間だけ電荷を集積させることが可能となる。従って、本発明の種々の実施形態によれば、画像撮影処理の際にピクセル回路によって既に蓄積されている電荷に少なくとも一部基いて、画像撮影処理の際に個々のピクセル回路に許された電荷を蓄積することが可能な時間の長さを制御することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】従来技術による画像センサ回路を示す図である。
【図２】従来技術によるピクセル回路を示す図である。
【図３】従来技術による列アナログデジタル変換器（ＡＤＣ）を示す図である。
【図４】従来技術による画像センサ回路を示す図である。
【図５】本発明の一実施形態による画像処理システムを示す図である。
【図６】本発明の一実施形態による画像センサ回路を示す図である。
【図７】本発明の一実施形態によるピクセル回路を示す図である。
【図８】本発明の一実施形態による閾値電流発生器を示す図である。
【図９】本発明の一実施形態による列ＡＤＣ回路を示す図である。
【図１０】本発明の一実施形態による基準信号変換器を示す図である。
【図１１】本発明の一実施形態による画像センサ回路を示す図である。
【図１２】本発明の一実施形態による列ＡＤＣ回路を示す図である。
【図１３】本発明の一実施形態による画像センサ回路を示す図である。
【図１４】本発明の一実施形態によるピクセル回路のレイアウトを示す図である。
【図１５】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１６】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１７】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１８Ａ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｂ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｃ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｄ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１９Ａ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｂ】本発明の一実施形態による図１９Ａの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｃ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｄ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｅ】本発明の一実施形態による図１９Ｄの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｆ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｇ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｈ】本発明の一実施形態による図１９Ｇの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｉ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｊ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｋ】本発明の一実施形態による図１９Ｊの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図２０】本発明の一実施形態による画像センサ回路を示す図である。
【図２１】本発明の一実施形態による画像センサ回路を示す図である。
【図２２】本発明の一実施形態によるレイアウトを示す図である。
【発明を実施するための形態】
【００３９】
[例示的実施形態の詳細な説明]
図５は、本発明の一実施形態による画像処理システム７００を示すブロック図である。画像処理システム７００は、画像センサ回路２００、及びプロセッサ８００を含む。画像センサ回路２００は、ピクセルアレイ２４０、及び１以上の回路２９０を含む。種々の実施形態において、画像センサ回路２００、及びプロセッサ８００はいずれも単一のチップ上に配置される。種々の実施形態において、画像センサ回路２００は、実際の場面の画像を撮影することができ、プロセッサ８００は、画像センサ回路２００により撮影された画像を処理するように構成される。実施形態によっては、プロセッサ８００は、画像についてのデータを画像センサ回路２００から受信するように構成され、かつ、そのデータを処理し、画像中の１以上の物体を検出するように構成される場合がある。種々の実施形態において、画像処理システム７００は、マシンビジョン認識その他の自動パターン認識の用途に使用される場合がある。実施形態によっては、画像処理システム７００は、人間が見る画像を得るために使用される場合がある。
【００４０】
実施形態によっては、プロセッサ８００は、２００７年１１月３０日に出願された「Vision System on a Chip」と題する米国仮出願第６０／９９１，５４０号に開示されている回路のような、１以上の物体を検出するためのパターンマッチングを実施する回路を含む場合がある。この米国仮出願の内容は全て、参照により本明細書に援用される。実施形態によっては、プロセッサ８００は、１以上の特徴のモデルを使用し、画像の中から、物体を表す１以上の特徴をサーチするように構成される場合がある。また、そのような実施形態では、プロセッサ８００は、米国仮特許出願第６０／９９１，５４５号の図８のフロー図におけるステップ８０２〜０１０を含む方法のような、画像内の特徴を探索することによって物体を検出する方法を実施する場合がある。
【００４１】
図６は、本発明の一実施形態による画像センサ回路２００を示す図である。画像センサ回路２００は、ピクセルアレイ２４０、アナログデジタル変換器（ＡＤＣ）ブロック２４９、ピクセル制御信号発生器２１３、制御プロセッサ２１２、デジタル画像プロセッサ２１０、及び画像メモリバッファ２１１を含む。実施形態によっては、画像センサ回路２００は、露光パターンバッファ２９５をさらに含む場合がある。ピクセルアレイ２４０は、行、及び列を成すように構成された複数のピクセル回路２５０を含む。例えば、種々の実施形態において、ピクセルアレイ２４０は、ｎ、ｍを整数値として、「ｎ」行、及び「ｍ」列のピクセル回路２５０を含む場合がある。各ピクセル回路２５０は、撮影する場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような光検出素子を含む。種々の実施形態において、ピクセルアレイ２４０は、列を成すように構成された複数の閾値電流発生器２６０をさらに含む。各閾値電流発生器２６０は、ピクセルアレイ２４０内のピクセル回路２５０の対応する行に関連する場合があり、さらに、その対応する行を信号比較に使用するために、基準信号を生成するように構成される場合がある。
【００４２】
ピクセルアレイ２４０は、行制御ライン２２３１、２２３２、・・・、２２３ｎを含み、各行制御ラインは、複数の制御ライン（図６には示されていない）を含む場合があり、ピクセルアレイ２４０は、列読み出しライン２３１１、２３１２、・・・、２３１ｍをさらに含む。ピクセル制御信号発生器２１３は、行制御ライン２２３１、２２３２、・・・、２２３ｎを介してピクセルアレイ２４０内のピクセル回路２５０に制御信号を供給し、ピクセル回路２５０の動作を制御するように構成される。種々の実施形態において、ピクセルアレイ２４０の第ｉ行のような、ピクセルアレイ２４０の同じ行にあるピクセル回路２５０は、共通の行制御ライン２２３ｉを介して、ピクセル制御信号発生器２１３からの共通の行制御信号を共用する。また、種々の実施形態において、ピクセルアレイ２４０の第ｊ番目の列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通の列読み出しライン２３１ｊを共用し、出力を生成することができる。種々の実施形態において、ピクセルアレイ２４０は基準信号線２３２をさらに含み、その基準信号線２３２を介して、複数の閾値電流発生器２６０のキャッシュは出力を生成することができる。
【００４３】
列読み出しライン２３１１、２３１２、・・・、２３１ｍを介してピクセルアレイ２４０から出力されるアナログ信号は、ＡＤＣブロック２４９に入力される。種々の実施形態において、ＡＤＣブロック２４９は、ピクセルアレイ２４０内のピクセル回路２５０の各列について、１以上の列ＡＤＣ回路２２０を含む。種々の実施形態において、列ＡＤＣ回路２２０は、列読み出しライン２３１１、２３１２、・・・、２３１ｍを介してピクセルアレイ２４０からそれぞれ受信したアナログ信号を、対応するデジタル出力ライン２４１１、２４１２、・・・、２４１ｍに出力されるデジタル信号に変換する。種々の実施形態において、ＡＤＣブロック２４９は、ピクセルアレイ２４０から延びる基準信号線２３２上の信号を受信し、基準電圧ライン２４３に基準信号を提供することにより、ＡＤＣブロック２４９の複数の列ＡＤＣ回路２２０のそれぞれに基準信号を供給する基準信号変換器２２１をさらに含む。種々の実施形態において、ＡＤＣブロック２４９は、１以上の制御ライン２４１を含み、制御ライン２４１を介して、制御プロセッサ２１２は、基準信号変換器２２１の動作を制御するための制御信号を供給する。また、種々の実施形態において、ＡＤＣブロック２４９は、１以上の制御ライン２４２を含み、制御ライン２４２を介して、制御プロセッサ２１２は、複数の列ＡＤＣ回路２２０の動作を制御するための制御信号を供給する。
【００４４】
種々の実施形態において、制御プロセッサ２１２は、ＡＤＣブロック２４９の動作を制御するように構成され、また、ピクセル制御信号発生器２１３の動作を制御するように構成される。種々の実施形態において、制御プロセッサ２１２は、１以上の制御ライン２４４を介してピクセル制御信号発生器２１３に制御信号を供給する。ＡＤＣブロック２４９からデジタル出力ライン２４６１、２４６２、・・・、２４６ｍへ出力されたデジタル信号は、デジタル画像信プロセッサ２１０に入力される。画像センサ回路２００は、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｎをさらに含み、各ピクセル制御信号ラインは、複数の制御ライン（図６には示されていない）を含む場合がある。デジタル画像プロセッサ２１０は、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｎを介して、ピクセルアレイ２４０内のピクセル回路２５０に制御信号を供給するように構成される。種々の実施形態において、ピクセルアレイ２４０の第ｊ列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通のピクセル制御信号ライン２２６ｊを共用し、ピクセル制御信号ライン２２６ｊを介して、制御信号はデジタル画像プロセッサ２１０から伝送される。
【００４５】
種々の実施形態において、デジタル画像プロセッサ２１０は、１以上の通信ライン２４５を介して制御プロセッサ２１２と通信する。また、種々の実施形態において、デジタル画像プロセッサ２１０は、読み出し／書き込みバス２４８を介して画像メモリバッファ２１１からデータを読み出し、画像メモリバッファ２１１にデータを書き込む。実施形態によっては、デジタル画像プロセッサ２１０から画像メモリバッファ２１１へデータを伝送することが可能な独立した書き込みバス２４７を設ける場合がある。種々の実施形態において、デジタル画像プロセッサ２１０は、デジタル出力ライン２４６１、２４６２、・・・、２４６ｍを介してＡＤＣブロック２４９から受信したデジタル信号を処理し、１以上の出力ライン２１９上に出力信号を生成するように構成される。種々の実施形態において、画像メモリバッファ２１１は、データの記憶、及び読み出しのために、ランダムアクセスメモリ（ＲＡＭ）等を含む。実施形態によっては、画像センサ回路２００は、露光パターンバッファ２９５を含み、デジタル画像プロセッサ２１０は、露光パターンバッファ２９５に対する読み出し、及び書き込みを行う機能を有する場合がある。種々の実施形態において、露光パターンバッファ２９５は、ＲＡＭ等を含む。
【００４６】
画像センサ回路２００の種々の実施形態は、（ｉ）列読み出しライン２３１１、２３１２、・・・、２３１ｍ上に出力される信号がアナログ電流信号である電流アナログモードと、（ｉｉ）列読み出しライン２３１１、２３１２、・・・、２３１ｍ上に出力される信号がアナログ電圧信号である電圧アナログモードとのいずれかを選択することができる。種々の実施形態において、画像センサ回路２００は、電圧源２３０、複数のバイアス電圧源２３４１、２３４２、・・・、２３４ｍ、及びアナログスイッチ等のような複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍをさらに含む。また、種々の実施形態において、ピクセルアレイ２４０は、複数の電圧源ライン２３５１、２３５２、・・・、２３５ｍをさらに含む。種々の実施形態において、ピクセルアレイ２４０の第ｊ列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通の電圧源ライン２３５ｊを共用し、また、その列の電圧源ライン２３５ｊは、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍのうちの対応する電圧源スイッチ２１７ｊに接続される。種々の実施形態において、制御プロセッサ２１２は、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍをそれぞれ制御し、電圧源２３０の端子と、バイアス電圧源２３４１、２３４２、・・・、２３４ｍのうちの対応するものの第１の端子との間を切り替えるように構成される。種々の実施形態において、各バイアス電圧源２３４１、２３４２、・・・、２３４ｍの第２の端子は、グラウンド２３３に接続される。
【００４７】
種々の実施形態において、ピクセルアレイ２４０は、複数の閾値電流発生器２６０のそれぞれに接続された電圧源ライン２３８をさらに含む。また、種々の実施形態において、画像センサ回路２００は、バイアス電圧源２８１、及び電圧源ライン２３８に接続された２３９をさらに含む。種々の実施形態において、制御プロセッサ２１２は、スイッチ２３９を制御し、バイアス電圧源２８１の第１の端子と、非接続状態との間を切り替えるように構成される。また、種々の実施形態において、バイアス電圧源２８１の第２の端子は、グラウンド２３３に接続される。種々の実施形態において、ピクセルアレイ２４０は、複数の閾値電流発生器２６０のそれぞれに接続された閾値電圧ライン２６８をさらに含む。また、種々の実施形態において、画像センサ回路２００は閾値電圧源２６７をさらに含み、閾値電圧源２６７の第１の端子は閾値電圧ライン２６８に接続され、第２の端子はグラウンドに接続される。
【００４８】
図５、及び図６を参照すると、種々の実施形態において、１以上の回路２９０は、デジタル画像プロセッサ２１０を含む。実施形態によっては、デジタル画像プロセッサ２１０は、プログラム可能なデジタル信号プロセッサ等を含む場合がある。実施形態によっては、１以上の回路２９０は、ピクセル制御信号発生器２１３をさらに含む場合がある。種々の実施形態において、１以上の回路２９０は、ＡＤＣブロック２４９をさらに含む。また、種々の実施形態において、１以上の回路２９０は、複数のバイアス電圧源２３４１、２３４２、・・・、２３４ｍ、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍ、バイアス電圧源２８１、スイッチ２３９、及び閾値電圧源２６７をさらに含む。
【００４９】
図７は、本発明の一実施形態によるピクセル回路２５０を示している。ピクセル回路２５０は、フォトダイオード２０１等のような光検出器、又は感光素子を含む。ピクセル回路２５０は、転送ゲートトランジスタ２０２、フローティング拡散ノードのようなセンスノード２０３、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、アンチブルーミングゲートトランジスタ２１６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５をさらに含む。種々の実施形態において、転送ゲートトランジスタ２０２、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、アンチブルーミングゲートトランジスタ２１６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５はそれぞれ、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタ等を含む場合がある。センスノード２０３は、特定の静電容量を有し、ある程度の電荷を蓄積することができる。
【００５０】
行制御ライン２２３１、２２３２、・・・、２２３ｎ（図６参照）の一例を、図７に、行制御ライン２２３として示す。種々の実施形態において、行制御ライン２２３は、行読み出し信号ライン２５４、転送信号ライン２５３、及びリセット信号ライン２５２を含む。種々の実施形態において、ピクセル回路２５０は、行読み出し信号ライン２５４、転送信号ライン２５３、及びリセット信号ライン２５２上の入力信号を受信する。ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍ（図６参照）の一例を、図７に、ピクセル制御信号ライン２２６として示す。種々の実施形態において、ピクセル制御信号ライン２２６は、露出制御信号ライン２２５、及びアンチブルーミング制御信号ライン２５６を含む。種々の実施形態において、ピクセル回路２５０は、露出制御信号ライン２５５、及びアンチブルーミング制御信号ライン２５６上の入力信号を受信する。電圧源ライン２３５１、２３５２、・・・、２３５ｍ（図６参照）の一例を、図７に、電圧源ライン２３５として示す。種々の実施形態において、ピクセル回路２５０は、電圧源ライン２３５を介して入力電圧信号を受信する。列読み出しライン２３１１、２３１２、・・・、２３１ｍ（図６参照）の一例を、図７に、列読み出しライン２３１として示す。種々の実施形態において、ピクセル回路２５０は、列読み出しライン２３１上に出力信号を生成する。
【００５１】
図７のピクセル回路２５０の一実施形態において示したように、フォトダイオード２０１のアノードは、グラウンド２３３に接続され、フォトダイオード２０１のカソードは、転送ゲートトランジスタ２０２の第１の端子に接続され、かつ、アンチブルーミングゲートトランジスタ２１６の第１の端子に接続される。転送ゲートトランジスタ２０２の第２の端子は、センスノード２０３に接続され、転送ゲートトランジスタ２０２のゲートは、第２の書き込み選択トランジスタ２１５の第１の端子に接続される。リセットトランジスタ２０４の第１の端子は、電圧源２５１に接続され、リセットトランジスタ２０４の第２の端子は、センスノード２０３に接続され、リセットトランジスタ２０４のゲートは、リセット信号ライン２５２に接続される。ドライブトランジスタ２０５の第１の端子は、電圧源ライン２３５に接続され、ドライブトランジスタ２０５の第２の端子は、読み出し選択トランジスタ２０６の第１の端子に接続され、ドライブトランジスタ２０５のゲートは、センスノード２０３に接続される。読み出し選択トランジスタ２０６の第２の端子は、行読み出しライン２３１に接続され、読み出し選択トランジスタ２０６のゲートは、行読み出し信号ライン２５４に接続される。
【００５２】
アンチブルーミングトランジスタ２１６の第２の端子は、電圧源２５１に接続され、アンチブルーミングトランジスタ２１６のゲートは、第１の書き込み選択トランジスタ２１４の第１の端子に接続される。第１の書き込み選択トランジスタ２１４の第２の端子は、アンチブルーミング制御信号ライン２５６に接続され、第１の書き込み選択トランジスタ２１４のゲートは、転送信号ライン２５３に接続される。第２の書き込み選択トランジスタ２１５の第２の端子は、露光制御信号ライン２５５に接続され、第２の書き込み選択トランジスタ２１５のゲートは、転送信号ライン２５３に接続される。
【００５３】
図８は、本発明の一実施形態による閾値電流発生器２６０を示している。閾値電流発生器２６０は、電流制御トランジスタ２６５、及び選択トランジスタ２６６を含む。種々の実施形態において、電流制御トランジスタ２６５、及び選択トランジスタ２６６はそれぞれ、ＮＭＯＳ電界効果トランジスタ等からなる。行制御ライン２２３１、２２３２、・・・、２２３ｎ（図６参照）の一例に関する行読み出し信号ライン２５４を、図８に、閾値電流発生器２６０に接続されるものとして示す。図８の閾値電流発生器２６０の一実施形態に示すように、電流制御トランジスタ２６５の第１の端子は、電圧源ライン２３８に接続される。電流制御トランジスタ２６５のゲートは、閾値電圧ライン２６８に接続され、電流制御トランジスタ２６５の第２の端子は、選択トランジスタ２６６の第１の端子に接続される。選択トランジスタ２６６のゲートは、行読み出し信号ライン２５４に接続され、選択トランジスタ２６６の第２の端子は、基準信号ライン２３２に接続される。
【００５４】
図９は、本発明の一実施形態による列ＡＤＣ回路２２０を示している。列ＡＤＣ回路２２０は、出力モードスイッチ２２７、二重サンプリング増幅器２０７、ソーストランジスタ２０８、ＡＤＣ回路２０９、電流電圧変換器２２２、差比較器２２５、及びデジタルマルチプレクサ２２８を含む。列読み出しライン２３１１、２３１２、・・・、２３１ｍ（図６参照）の一例を、図９に、列読み出しライン２３１として示す。デジタル出力ライン２４６１、２４６２、・・・、２４６ｍ（図６参照）の一例を、図９に、デジタル出力ライン２４６として示す。制御プロセッサ２１２（図６参照）からの１以上の制御ライン２４２は、列ＡＤＣ回路２２０に入力される。種々の実施形態において、制御プロセッサ２１２（図６参照）は、１以上の制御ライン２４２に制御信号を供給し、出力モードスイッチ２２７、二重サンプリング増幅器２０７、ソーストランジスタ２０８、電流電圧変換器２２２、ＡＤＣ回路２０９、差比較器２２５、及びデジタルマルチプレクサ２２８の動作を制御するように構成される。種々の実施形態において、１以上の制御ライン２４２は、制御プロセッサ２１２（図６参照）からデジタルマルチプレクサ２２８へ選択信号を伝送するための選択信号ライン２７４を含む。
【００５５】
図９の列ＡＤＣ回路２２０の一実施形態において示したように、出力モードスイッチ２２７は、列読み出しライン２３１を電流電圧変換器２２２の入力に接続し、又は二重サンプリング増幅器２０７の入力とソーストランジスタ２０８の第一の端子の両方に接続するように制御される。種々の実施形態において、出力モードスイッチ２２７は、１以上の制御ライン２４２を介して供給される制御信号により、制御プロセッサ（図６参照）によって制御することができる。種々の実施形態において、電流電圧変換器２２２は、アナログ電流信号を受信し、そのアナログ電流信号を電圧信号に変換し、電圧信号を出力するように構成される。電流電圧変換器２２２の出力は、差比較器２２５の第１の入力に接続される。差比較器２２５の第２の入力は、基準信号変換器２２１（図６参照）からの基準電圧信号を受信するために、基準電圧ライン２４３に接続される。種々の実施形態において、差比較器２２５は、電流電圧変換器２２２からの電圧信号出力と、基準電圧ライン２４３から受信した基準電圧信号との間の差を増幅し、その差に基いてデジタル出力を生成するように構成される。種々の実施形態において、差比較器２２５の出力は、デジタルマルチプレクサ２２８の第１の入力に供給される。
【００５６】
種々の実施形態において、ソ−ストランジスタ２０８の第１の端子は、二重サンプリング増幅器２０７の入力に接続される。また、種々の実施形態において、ソーストランジスタ２０８の第２の端子は、グラウンド２３３に接続され、ソーストランジスタ２０８のゲートは、電圧提供源２７３に接続される。種々の実施形態において、二重サンプリング増幅器２０７は、列読み出しライン２３１上のピクセル出力電圧をサンプリングするように構成され、また、別の時点において、列読み出しライン２３１上のリセット電圧をサンプリングするように構成され、さらに、そのピクセル出力電圧とリセット電圧との差を計算し、補正されたピクセル出力電圧を得るように構成される。種々の実施形態において、ＡＤＣ回路２０９は、その補正されたピクセル出力電圧を二重サンプリング増幅器２０７から受信するために、二重サンプリング増幅器２０７の出力に接続される。種々の実施形態において、ＡＤＣ回路２０９は、補正されたピクセル出力電圧を２値化し、２値化された補正されたピクセル出力電圧をデジタルマルチプレクサ２２８の第２の入力に供給する。種々の実施形態において、デジタルマルチプレクサ２２８は、選択信号ライン２７４に提供される制御信号に基いて、差比較器２２５の出力か、又はＡＤＣ回路の出力をデジタル出力ライン２４６に出力するように構成される。
【００５７】
図１０は、本発明の一実施形態による基準信号変換器２２１を示している。種々の実施形態において、基準信号変換器２２１は、スイッチ２８１、電流電圧変換器２２４、及び電圧駆動回路２２９を含む。種々の実施形態において、スイッチ２８１は、基準信号ライン２３２を電流電圧変換器２２４の入力に対して接続、又は切断するように制御される。種々の実施形態において、スイッチ２８１は、制御プロセッサ２１２（図６参照）からの１以上の制御ライン２４１に供給される制御信号によって制御される。種々の実施形態において、電流電圧変換器２２４は、基準信号ライン２３２上に提供される基準アナログ電流信号を対応する電圧信号に変換し、その対応する電圧信号を出力するように構成される。種々の実施形態において、電流電圧変換器２２４から出力される電圧信号は、電圧駆動回路２２９の第１の入力に供給される。種々の実施形態において、電圧駆動回路２２９の出力は、電圧駆動回路２２９の第２の入力へのフィードバックとして設けられ、電圧駆動回路２２９は、基準電圧ライン２４３に基準電圧信号を印加するように構成され、基準電圧信号は、電流電圧変換器２２４の出力に少なくとも一部基く。
【００５８】
図１１は、本発明の一実施形態による図６の画像センサ回路２０を示し、その中に、図７のピクセル回路２５０、図８の閾値電流発生器２６０、図９の列ＡＤＣ回路２２０、及び図１０の基準信号変換器２２１が示されている。電圧源スイッチ２１７１、２１７２、・・・、２１７ｍ（図６参照）の一例を、図１１に、電圧源スイッチ２１７として示す。バイアス電圧源２３４１、２３４２、・・・、２３４ｍ（図６参照）の一例を、図１１に、電圧バイアス源２３４として示す。種々の実施形態において、画像センサ回路２００は、電圧アナログモード、又は電流アナログモードのいずれかで動作するように制御される。種々の実施形態において、制御プロセッサ２１２は、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８を制御することにより、ピクセル回路２５０からの出力を、電圧アナログモード、又は電流アナログモードのいずれかにセットするように構成される。
【００５９】
電圧アナログモードにセットする場合、種々の実施形態において、制御プロセッサ２１２は、（ｉ）ドライブトランジスタ２０５の第１の端子が電圧源スイッチ２１７を通して電圧源２３０に接続されるように電圧源スイッチ２１７を制御し、（ｉｉ）読み出し選択トランジスタ２０６の第２の端子がソーストランジスタ２０８の第１の端子、及び二重サンプリング増幅器２０７の入力に接続されるように出力モードスイッチ２２７を制御し、（ｉｉｉ）デジタルマルチプレクサ２２８が出力としてＡＤＣ回路２０９の出力を提供するようにデジタルマルチプレクサ２２８を制御する。そのような実施形態における電圧アナログモードにおいて、ピクセル回路２５０は、列ＡＤＣ回路２２０に電圧信号を供給する機能を有し、電圧信号は、二重サンプリング増幅器２０７によってサンプリングされる。
【００６０】
電流アナログモードにセットする場合、種々の実施形態において、制御プロセッサ２１２は、（ｉ）ドライブトランジスタ２０５の第１の端子が電圧源スイッチ２１７を介してバイアス電圧源２３４に接続されるように電圧源スイッチ２１７を制御し、（ｉｉ）読み出し選択トランジスタ２０６の第２の端子が電流電圧変換器２２２の入力に接続されるように出力モードスイッチ２２７を制御し、（ｉｉｉ）電流制御トランジスタ２６５の第１の端子がスイッチ２３９を介してバイアス電圧源２８１に接続されるようにスイッチ２３９を制御し、（ｉｖ）デジタルマルチプレクサ２２８が出力として差比較器２２５の出力を提供するようにデジタルマルチプレクサ２２８を制御する。そのような実施形態における電流アナログモードにおいて、ピクセル回路２５０は、列ＡＤＣ回路２２０に１以上の電流信号を供給する機能を有し、電流信号は、電流電圧変換器２２２によって、対応する１以上の電圧信号に変換される。
【００６１】
次に、本発明の一実施形態による画像センサ回路２００の動作について、図６、図７、図８、図９、図１０、及び図１１を参照して説明する。画像撮影処理の前に、ピクセル制御信号発生器２１３からリセット信号ライン２５２にハイ信号を供給させ、かつ転送信号ライン２５３にハイ信号を供給させ、さらに、デジタル画像プロセッサ２１０から露光制御信号ライン２５５にハイ信号を供給させ、かつアンチブルーミング制御信号ライン２５６にロー信号を供給させることによって、フォトダイオード２０１、及びセンスノード２０３はリセットされる。そのような信号の組み合わせによって、リセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はいずれもオンになり、アンチブルーミングゲートトランジスタ２１６はオフになる。
【００６２】
種々の実施形態において、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、それぞれ寄生容量を有し、従ってアンチブルーミングゲートトランジスタ、及び転送ゲートトランジスタ２０２のゲートにそれぞれ書き込まれる値は、例えばそれらが新たな値によって上書きされるまで存続することができる。また、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２のゲートは、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５によってそれぞれ分離することができる。従って、リセット動作のために第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５のそれぞれの第２の端子に値が与えられ、転送信号ライン２５３にハイ信号が供給された後、転送信号ライン２５３上の信号はローに変化する場合があり、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、その寄生容量により、例えば新たな値が書き込まれるまで、その与えられた値を保持することになる。
【００６３】
種々の実施形態において、画像撮影処理を開始するときは、転送ゲートトランジスタ２０２をオンの状態に維持したまま、リセット信号ライン２５２にロー信号を供給し、リセットトランジスタ２０４をオフにし、フォトダイオード２０１において生成された電荷をセンスノード２０３に蓄積できるようにする。その状態にある間、フォトダイオード２０１からの電荷は、センスノード２０３に集積される。センスノード２０３における電荷の蓄積が開始された後、電圧源スイッチ２１７、出力モードスイッチ２２７、スイッチ２３９、及びデジタルマルチプレクサ２２８を電流アナログモード設定に従ってセットすることにより、アナログ電流読み出しを実施することができ、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替える。アナログ電流読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を出力する。
【００６４】
電流アナログモードにおいて読み出しのために、行読み出し信号ライン２５４にハイ信号を供給し、読み出し選択トランジスタ２０６をオンに切り替えると、列読み出しライン２３１上に、センスノード２０３の電圧レベルに比例した電流が生成される。電流電圧変換器２２２は、列読み出しライン２３１上の電流をピクセル出力電圧に変換する。基準電流は、閾値電圧源２６７により提供される閾値電圧に従って、閾値電流発生器２６０において生成される。電流電圧変換器２２４は、その基準電流を、電圧駆動回路２２９によって基準電圧ライン２４３に印加される基準電圧に変換する。差比較器２２５は、ピクセル出力電圧と、基準電圧との間の差を増幅し、デジタル出力を生成する。デジタル画像プロセッサ２１０は、マルチプレクサ２２８を通して差比較器２２５のデジタル出力を読み出す。
【００６５】
ピクセル回路２５０から列読み出しライン２３１への電流の読み出しは、非破壊的であり、従って、センスノード２０３に蓄積された電荷は、列読み出しライン２３１への電流の読み出しの後も、センスノード２０３に留まる。従って、種々の実施形態において、ピクセル回路２５０からの電流の読み出しは、画像撮影処理中にセンスノード２０３に蓄積された電荷を逃がすことなく、画像撮影中に複数回にわたって実施される場合がある。電圧源スイッチ２１７、出力モードスイッチ２２７、スイッチ２３９、及びデジタルマルチプレクサ２２８を電流アナログモード設定に従ってセットすることによって、画像撮影処理中に１以上のアナログ電流読み出しが実施される場合があり、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替える。アナログ電流読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を供給する場合がある。従って、画像撮影処理中に異なる回数の複数のアナログ電流読み出しを実施することにより、画像撮影中に、センスノード２０３に蓄積された電荷をモニタリングすることができ、その場合、各アナログ電流読み出しは、センスノード２０３に蓄積される電荷について非破壊的なものである。
【００６６】
種々の実施形態において、センスノード２０３における電荷の集積は、センスノード２０３に既に蓄積された電荷を維持したまま、撮影動作中に中止させることができる。センスノード２０３における電荷の集積を中止させるために、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、アンチブルーミング制御信号ライン２５６にハイ信号を供給する場合があり、ピクセル制御信号発生器２１３は、転送信号ライン２５３にハイ信号を供給する場合がある。そのような信号の組み合わせによって、転送ゲートトランジスタ２０２はオフになり、アンチブルーミングゲートトランジスタ２１６はオンになる。アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は特定の寄生ゲート容量を有し、それによって、それらのトランジスタは値を記憶することができ、その後、ピクセル制御信号発生器２１３は、転送信号ライン２５３にロー信号を供給し、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、新たな値が書き込まれるまで、それらの値を保持することになる。アンチブルーミングゲートトランジスタ２１６がオンになると、フォトダイオード２０１は使い果たされる。
【００６７】
アナログ電圧読み出しは、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサを電圧アナログモード設定に従ってセットし、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替えることによって実施される場合がある。電圧アナログモードにおける読み出しのために、行読み出し信号ライン２５４にハイ信号を供給し、読み出し選択トランジスタ２０６をオンにするとき、センスノード２０３の電圧レベルに比例するピクセル出力電圧が、ソーストランジスタ２０８の第１の端子において、列読み出しライン２３１に印加される。二重サンプリング増幅器２０７は、ピクセル回路２５０からの電圧読み出しの際に、ソーストランジスタ２０８の第１の端子におけるピクセル出力電圧をサンプリングする。アナログ電圧読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を供給する場合がある。センスノード２０３がリセット状態にあるとき、二重サンプリング増幅器２０７はさらに、ソーストランジスタ２０８の第１の端子におけるリセット電圧をサンプリングする。二重サンプリング増幅器２０７は、補正されたピクセル出力電圧に到達するために、ピクセル出力電圧と、リセット電圧との間の差を計算し、補正されたピクセル出力電圧は、ＡＤＣ回路２０９によって２値化される。アナログ電圧読み出しの場合、デジタル画像プロセッサ２１０は、マルチプレクサ２２８を通してＡＤＣ回路２０９のデジタル出力を読み出す。
【００６８】
センスノード２０３をリセット状態にするために、デジタル画像プロセッサ２１０から露光制御信号ライン２５５にハイ信号を供給させ、アンチブルーミング制御信号ライン２５６にハイ信号を供給させ、さらに、ピクセル制御信号発生器２１３から転送信号ライン２５３にハイ信号を供給させ、リセット信号ライン２５２にハイ信号を供給させることにより、ピクセル回路２５０をリセットする場合がある。そのような信号の組み合わせによって、リセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はいずれもオンになり、アンチブルーミングゲートトランジスタ２１６はオフになる。センスノード２０３がリセット状態にあるときに、ピクセル制御信号発生器２１３によって行読み出し信号ライン２５４にハイ信号が供給され、読み出し選択トランジスタ２０６がオンにされると、センスノード２０３のリセット電圧レベルに比例するリセット電圧が、ソーストランジスタ２０８の第１の端子に供給される。二重サンプリング増幅器２０７は、ピクセル回路２５０からの電圧アナログ読み出しの際に使用されるソーストランジスタ２０８の第１の端子におけるリセット電圧をサンプリングする場合がある。
【００６９】
ピクセル回路２５０からのアナログ電流読み出し、及びアナログ電圧読み出しを両方とも可能にする一つの利点は、各タイプの読み出しが、望ましいクオリティになることである。アナログ電流読み出しによれば、ピクセルアレイ２４０からの高速読み出しが可能となる。なぜなら、大きなピクセルアレイの場合に存在することがある列読み出しライン２３１の大きな静電容量は、アナログ電流出力の迅速な生成の妨げにならないからである。アナログ電圧読み出しによれば、ピクセルアレイ２４０からの低雑音の信号読み出しが可能になる場合がある。従って、種々の実施形態において、アナログ電流読み出しは、画像撮影処理においてピクセルアレイから複数回にわたって迅速に値を得るために使用される場合がある一方、アナログ電圧読み出しは、画像撮影処理の最後の時点で低雑音の最終的な値を得るために使用される場合がある。
【００７０】
アナログ電流読み出しのもう一つの利点は、アナログ電流読み出しによれば、ピクセルアレイ２４０内の複数行のピクセル回路２５０を同時に選択し、ピクセルアレイ２４０の各列について、ピクセルアレイ２４０の選択された行のピクセル回路２５０の出力電流の和に比例する出力電流を生成することができる点にある。そのような複数行読み出しによれば、垂直方向における出力画像の空間的平均化、又は平滑化が可能となる。特定の画像取得方法において、そのような局部的な画像平均化は、ピクセル回路の欠陥により一般的に生成される雑音や、異なるピクセル回路のドライブトランジスタ間の差によって生じる固定パターン雑音のようなある種の雑音をフィルタリングするのに有利な場合がある。なぜなら、局部的な平均化によれば、画像の垂直方向におけるローパスフィルタリング、及び、画像を行単位でサブサンプリングするときのアンチエイリアスフィルタリングが可能になるからである。
【００７１】
図１２は、本発明の一実施形態による列ＡＤＣ回路２２０の他の実施形態を示している。図１２の列ＡＤＣ回路２２０の実施形態の要素のうち、図９の列ＡＤＣ回路２２０の実施形態の要素と同じものには、同じ符号を付してある。図１２の列ＡＤＣ回路２２０の実施形態は、電流電圧変換器２２２、及び差比較器２２５が、電流比較器２２２ｂに置換されている点で、図９の列ＡＤＣ回路２２０の実施形態とは異なる。電流比較器２２２ｂは、電流比較器２２２ｂに入力される電流が正であるか負であるかを検出し、その検出結果を示す２値出力を生成する。スイッチ２２７が、列読み出しライン２３１を電流比較器２２２ｂの入力に接続するように制御される場合、電流比較器２２２ｂの入力は、列読み出しライン２３１に接続される。電流比較器２２２ｂの出力は、マルチプレクサ２２８の第１の入力に供給される。
【００７２】
図１３は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図１３の画像センサ回路２００の実施形態は、図９の列ＡＤＣ回路２２０の実施形態を含む替わりに、図１２の列ＡＤＣ回路２２０の実施形態を含む点で、図１１の画像センサ回路２００の実施形態とは異なる。また、図１３の画像センサ回路２００の実施形態は、基準信号変換器２２１（図６参照）を含まない。また、図１３の画像センサ回路２００の実施形態は、ピクセル回路の各列について、電流源２１８として一例が示されているような電流源をさらに含み、ピクセル回路の各列について、電流源スイッチ２８３として一例が示されているような電流源スイッチをさらに含む。図１３の画像センサ回路２００の実施形態の要素のうち、図１１の画像センサ回路２００の実施形態の要素と同じ他の要素には、同じ符号を付してある。
【００７３】
図１３の画像センサ回路２００の実施形態において、電流源２１８のような、ピクセル回路の各列についての各電流源は、基準信号ライン２３２に接続される。電流源２１８は、閾値電圧発生器２６０が、閾値電圧源２６７からのバイアス電圧によって励起されたときに閾値電流発生器２６０によって生成される電流をミラーリングすることによってセットされるバイアス電流を生成する。種々の実施形態において、電流源スイッチ２８３は、制御プロセッサ２１２によって制御され、切断状態にされ、又は列読み出しライン２３１に接続される。図１３の画像センサ回路２００の実施形態の場合、電圧アナログモードにおいて、制御プロセッサ２１２は電流源スイッチ２８３を制御し、切断状態にする。
【００７４】
図１３の画像センサ回路２００の実施形態の場合、電流アナログモードにおいて、制御プロセッサ２１２は、電流源スイッチ２８３を制御し、電流源２１８を列読み出しライン２３１に接続する。この状態において、ピクセル回路２５０により電流が生成された場合、電流比較器２２２ｂの入力部に到達する総電流は、ピクセル回路２５０によって生成される電流から、電流源２１８によって生成されるバイアス電流を差し引いたものに等しい。そのような実施形態において、電流アナログモードの場合、電流比較器２２２ｂは、到着した電流が正であるか負であるかを判定し、判定結果に基づく２値情報を出力としてデジタルマルチプレクサ２２８に供給する。種々の実施形態において、１以上の回路２９０（図５参照）は、ピクセルアレイ２４０（図６参照）のピクセル回路の各列について、電流源２１８のような電流源、及び電流源スイッチ２８３のような電流源スイッチをさらに含む。
【００７５】
図１４は、本発明の一実施形態による図７のピクセル回路２５０の例示的レイアウトを示している。図１４のピクセル回路２５０の例示的レイアウトにおける要素のうち、図７のピクセル回路２５０の要素と同じものには、同じ参照符号を付してある。種々の実施形態において、転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６は、フォトダイオード２０１の両側にそれぞれ配置される場合がある。実施形態によっては、転送ゲートトランジスタ２０２、センスノード２０３、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５はそれぞれ、フォトダイオード２０１の同じ側に配置される場合がある。
【００７６】
図１５は、本発明の一実施形態による方法を示すフロー図である。図６の画像センサ回路２００、及び図７のピクセル回路２５０を参照し、図１５の方法について説明する。本発明の一実施形態による方法の例示的動作を、図１９Ａ〜図１９Ｂに示す。図１９Ａ〜図１９Ｋに記載される例は、ピクセルアレイ２４０が７行、及び８列のピクセル回路を有するピクセルアレイ２４０の一実施形態に関するものである。ピクセルアレイ２４０のそのような実施形態は、単に例として提供するものであり、他の実施形態において、ピクセルアレイ２４０は、もっと多くの、又はもっと少ない数の行、及びもっと多くの、又はもっと少ない数の列を有するピクセル回路を有する場合がある。例えば、ピクセル回路２４０は、実施形態によっては、７行より多い行数、及び７列より多い列数のピクセル回路を有する場合がある。
【００７７】
図１５における一部のステップは、露光パターンバッファを参照する。種々の実施形態において、画像メモリバッファ２１１の一部は、露光パターンバッファとして使用される。種々の他の実施形態において、画像センサ回路２００は、画像メモリバッファ２１１から分離されたメモリとして、露光パターンバッファ２９５を有する場合がある。図１９Ａ〜図１９Ｋの例において、例として示した図面の一部は、露光パターンバッファ２９５の一実施形態の例示的内容を示す。この例における露光パターン２９５の実施形態のサイズは、単に例として提供するものであり、種々の他の実施形態において、露光パターンバッファ２９５は、この例に示したものよりも大きな容量、又は小さな容量を有する場合がある。
【００７８】
図１５の方法のステップ３０１において、露光パターンバッファ２９５は、デジタル画像プロセッサ２１０によって消去され、ピクセルアレイ２４０は、ピクセル制御信号発生器２１３、及びデジタル画像プロセッサ２１０によってリセットされる。種々の実施形態において、露光パターンバッファ２９５は、例えば、ピクセルアレイ２４０内の各ピクセル回路２５０について１以上のビットを有する露光パターンのような露光情報を記憶している。また、種々の実施形態において、露光パターンバッファ２９５は、露光パターンバッファ２９５内の記憶ビットをそれぞれ初期状態にセットすることによって消去される。図１９Ａは、露光パターンバッファ２９５を消去した後における、本発明の一実施形態による露光パターンバッファ２９５の例示的内容を示している。図１９Ａの例において、露光パターンバッファ２９５は、ピクセルアレイ２４０（図１９Ｂ参照）の一実施形態における各ピクセル回路について１ビットを含み、この例における露光パターンバッファ２９５は、全てのビットを「０」にセットし、メモリを初期化することによって消去される。
【００７９】
画像センサ回路２００の種々の実施形態において、ピクセルアレイ２４０は、ピクセル制御信号発生器２１３から、各行制御ライン２２３１、２２３２、・・・、２２３ｎのリセット信号ライン２５２、及び転送信号ライン２５３の両方にハイ信号を供給させ、デジタル画像プロセッサ２１０から、各ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍの露光制御信号ライン２５５にハイ信号を供給させ、かつアンチブルーミング制御信号ライン２５６にロー信号を供給させることによってリセットされる。このような信号の組み合わせにより、各ピクセル回路２５０のリセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はオンになり、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６はオフになる。アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２が、それぞれのゲートに与えられた信号を受信すると、それらのゲートにおける寄生容量は、書き込まれた値に応じて変更され、すなわち放電される。その結果、各ピクセル回路の第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５が、対応する転送信号ライン２５３上のロー信号によってオフにされたときに、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２の状態を維持することが可能になる。実際これは、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２の状態を管理書き込み専用デジタルメモリの２つのビットを表す。その後、方法はＳ３０２へと続く。
【００８０】
Ｓ３０２において画像撮影処理は開始され、従って、ピクセルアレイ２４０における画像撮影が開始される。種々の実施形態において、ピクセルアレイ２４０における画像撮影は、ピクセル制御信号発生器２１３から、各行制御ライン２２３１、２２３２、・・・、２２３ｎのリセット信号ライン２５２にロー信号を供給させ、各ピクセル回路２５０のリセットトランジスタ２０４をオフにすることによって開始される。種々の実施形態において、各ピクセル回路２５０のフォトダイオード２０１は、ピクセル回路２５０の転送ゲート２０２がオンであるときは常に、光によって生成された電荷のピクセル回路２５０のフォトダイオード２０１からセンスノード２０３への自発的な移動が発生する電圧に固定される。ピクセル回路２５０の種々の実施形態において、リセットトランジスタ２０４をオンにすると、リセットトランジスタ２０４は、センスノード２０３をリセット電圧レベルに固定し、それによって、センスノード２０３における電荷の蓄積を実質的に防止する働きをする。一方、リセットトランジスタ２０４をオフにし、転送ゲートトランジスタ２０２をオンにした場合、電荷は、フォトダイオード２０１に入射する光エネルギーに比例する速度でセンスノード２０３に蓄積されることになる。
【００８１】
図１９Ｂは、画像撮影が開始された後のピクセルアレイ２４０の一実施形態の露光パターンの一例を示している。例示のために、図１９Ｂの例におけるピクセルアレイ２４０のピクセル回路のうち、それぞれのセンスノードに電荷を蓄積するように有効化されたものは、白いボックスとして示されている。図１９Ｂにおいて、画像撮影は開始されたばかりであるから、ピクセルアレイ２４０内の全てのピクセル回路が、白いボックスとして示されている。なぜなら、画像撮影処理の開始時点では、図１９Ｂの実施形態のピクセルアレイ２４０における全てのピクセル回路が、それぞれのセンスノードに電荷を蓄積するように有効化されるからである。ピクセルアレイ２４０における画像撮影が開始された後、方法はＳ３０３へと続く。
【００８２】
Ｓ３０３において、ピクセルアレイ２４０から、２値画像が読み出される。種々の実施形態において、Ｓ３０３におけるピクセル２４０からの読み出しは、電流アナログモードで実施され、従って、ピクセルアレイ２４０から列読み出しライン２３１１、２３１２、・・・、２３１ｍに出力される信号は、電流信号である。図１１の画像センサ回路２００の実施形態を使用する場合、ピクセル回路２５０の各列についての電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８、並びにスイッチ２３９は、上記のように電流アナログモードに従ってセットされる。図１３の画像センサ回路２００の実施形態を使用する場合、ピクセル回路２５０の各列についての電流源スイッチ２８３は、上記のような電流アナログモードに従ってさらにセットされる。
【００８３】
種々の実施形態において、電流アナログモードでは、現在撮影され、ピクセルアレイ２４０のピクセル回路２５０に記憶されている画像の２値表現を生成するために、各ピクセル回路２５０がサンプリングされ、それらの電流アナログ出力レベル（これは、リセットの終了後にピクセル回路のフォトダイオード２０１によって吸収された光子の数を表す）が基準レベルと比較される。種々の実施形態において、Ｓ３０３におけるピクセル回路読み出しプロセスの間、各ピクセル回路２５０のリセットトランジスタ２０４はオフの状態に留まり、それによって、ピクセル回路読み出しプロセスは、各ピクセル回路２５０のセンスノード２０３に蓄積された電荷に関して非破壊的なものとなる。
【００８４】
種々の実施形態において、Ｓ３０３における読み出しプロセスは、行単位で進められる。例えば、種々の実施形態において、ピクセルアレイ２４０内の１行のピクセル回路２５０が読み出された後、ピクセルアレイ２４０内の次の行のピクセル回路２５０が読み出され、これが、全ての行が読み出されるまで同様に繰り返される。各行の読み出しは、例えば、その行を読み出すときに、ピクセル制御信号発生器からその行の行制御ライン２２３の行読み出し信号ライン２５４にハイ信号を供給させ、その後、その行が読み出された後に、その行の行制御ライン２２３の読み出し信号ライン２５４にロー信号を供給させることによって行われる場合がある。実施形態によっては、読み出し時にピクセルアレイ２４０の２以上の行を一度にサブサンプリング、及び／又は選択することが可能な場合がある。電流アナログモードにおいて２以上の行が読み出しのために一度に選択される場合、ピクセルアレイ２４０の任意の所与の列についての列読み出しライン２３１は、その列についての出力を生成するために選択されたピクセル回路２５０の出力の合計を提供する。そのような技術は、例えば、画像センサ回路２００の電流アナログ領域において垂直画像平滑化処理を実施する際に使用されることがあり、その種のフィルタリングは、空間雑音低減に一般的に関連する利点を有し、特定の用途として、ピクセル回路の製造上の欠陥の影響をアンチエイリアス、又は軽減することが挙げられる。
【００８５】
Ｓ３０５では、Ｓ３０３で得られた２値画像データを処理する。例えば、２値画像データは、雑音を抑制するために、空間フィルタリングされる場合がある。２値画像データをフィルタリングする方法としては、あまりに小さ過ぎて、図１５の方法の目的として重要なものとはみなされない特徴を抑制するメジアンフィルタ、及び形態学的近似が挙げられる。Ｓ３０３の電流アナログ読み出しプロセスの一部として垂直方向における平滑化が既に適用されている場合、種々の実施形態においてＳ３０４の処理は、２値画像データの処理を水平方向における処理に制限することによって単純化することができる。図１５の方法の実施形態によっては、ステップＳ３０４は任意選択的なものであり、完全にバイパスされる場合もある。実施形態によっては、Ｓ３０４について上で説明したノイズフィルタリングの後、Ｓ３０４は、構造化要素による画像の拡張を含み、それによって、２値画像データから得られる初期ポイントの付近における露光制御信号パターンの伝搬を加速する場合がある。種々の実施形態において、Ｓ３０４における処理は、デジタル画像プロセッサ２１０によって実施される。その後、プロセスはＳ３０５へと続く。
【００８６】
ステップＳ３０４が実施された後、Ｓ３０５では、Ｓ３０４からのフィルタリングされた２値画像データが、露光パターンバッファ２９５に記憶されている露光パターンデータと結合される。ステップＳ３０４がバイパスされた場合は、Ｓ３０３からの２値画像データが、露光パターンバッファ２９５に記憶されている露光パターンデータと結合される。種々の実施形態において、デジタル画像プロセッサ２１０は、例えば、フィルタリングされた２値画像データと露光パターンデータとの間で論理演算「ＯＲ」を実施し、次いでその結果を露光パターンバッファ２９５へ書き戻すことによって、フィルタリングされた２値画像データを露光パターンバッファ２９５に記憶されている露光パターンデータと結合する。
【００８７】
図１９Ｃは、図１９Ａの露光パターンバッファ２９５の内容が、例示的なフィルタリングされた２値画像データと結合することによって更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例において、フィルタリングされた２値画像データは、ピクセルアレイ２４０の行５、列３にあるピクセル回路の出力に対応するビット「１」がある点を除き、図１９Ａの露光パターンバッファ２９５における露光パターンデータと同じであった。従って、図１９Ａの露光パターンデータが、フィルタリングされた２値画像データとＸＯＲ演算された後、図１９Ｃにおいて、結果得られた露光パターンバッファ２９５における行５、列３に、ビット「１」が存在する。ピクセルアレイ２４０の行５、列３にあるピクセル回路に対応する図１９Ｃにおけるビット「１」は、例えば、Ｓ３０３において電流信号を読み出したときに、ピクセル回路からの出力電流信号が閾値を超えたことを示す場合がある。そのような例では、行５、列３にあるピクセル回路は、撮影される場面の最も明るい部分から光をサンプリングしている場合があり、従って、そのピクセル回路のセンスノードに蓄積される電荷は、他のピクセル回路に蓄積される電荷がまだ特定の値に達していなくても、その特定の値を既に超えている場合がある。
【００８８】
種々の実施形態において、Ｓ３０５において露光パターンバッファ２９５が更新された後、方法はＳ３０６へ続く。Ｓ３０６において、露光パターンバッファ２９５の内容は、拡張ルールによる拡張を行うために、更新される場合がある。種々の実施形態において、拡張ルールは、１以上の構造化要素によって規定される。構造化要素は、例えば、露光パターンバッファ２９５の内容を拡張する方法を規定する場合がある。実施形態によっては、構造化要素は、露光パターンバッファ２９５内の論理値「１」を露光パターンバッファ２９５内における１以上の方向に特定の単位数だけ拡張する方法を規定する場合がある。本発明の実施形態による構造化要素により規定される拡張ルールの種々の例は、図１８Ａ〜図１８Ｄに示されている。図１８Ａ〜図１８Ｄに記載した構造化要素の例は、単なる例であり、図１５の方法において、任意の所望の構造化要素を使用することができると考えるべきである。
【００８９】
図１８Ａは、本発明の一実施形態による構造化要素により規定される拡張ルールの一例を示している。図１８Ａにおいて、黒いボックスは、露光パターンバッファにおける論理値「１」を有するエントリに相当する。論理値「１」を有するエントリは、ピクセルアレイにおける特定のピクセル回路に関連する。「ｘ」を有するボックスは、ピクセルアレイ中でその特定のピクセル回路の直ぐ右にあるピクセル回路に関連する露光パターンバッファ中のエントリも、論理値「１」にセットすべきことを意味する。従って、もし図１８Ａの構造化要素により規定される拡張ルールを使用して拡張された場合、露光パターンバッファ中の各論理値「１」は、右に１エントリ分だけ拡張されることになる。
【００９０】
図１８Ｂは、露光パターンバッファにおける論理値「１」を、その「１」を有するエントリの上に２エントリ分だけ拡張し、そのエントリの上の２つのエントリを論理値「１」にセットするような、構造化要素により規定される拡張ルールの一例を示している。図１８Ｃは、露光パターンバッファにおける論理値「１」を有する２つの隣接するエントリであって、２つの隣接するピクセル回路に関連するものを、それぞれそのエントリから上に１エントリ分だけ拡張するような、構造化要素により規定される拡張ルールの一例を示している。この例では、論理値「１」を有する隣接エントリを有しない論理値「１」の単一のエントリは、他のエントリへ拡張されない。図１８Ｄは、露光パターンバッファ内のあるエントリにおける論理値「１」を、露光パターン内の全ての方向において１エントリ分だけ拡張するような、構造化要素により規定される拡張ルールの一例を示している。
【００９１】
図１９Ｄは、図１９Ｃの露光パターンバッファ２９５の内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。図１９Ｄの例において、露光パターンバッファ２９５の行５、列３にある論理値「１」は、図１８Ｄの拡張ルールに従って全ての方向に拡張され、その結果、行５、列３のエントリを取り囲む全てのエントリが、論理値「１」にセットされている。このように、種々の実施形態において、ステップＳ３０６によれば、露光パターンバッファ２９５における露光パターンデータを形態学的に拡張することができ、それによって、露光パターンバッファ２９５内における特徴は、１以上の方向においてある数のピクセルユニットだけ拡大される。ピクセルアレイの読み出し速度に対する相対的な露光パターンデータの伝搬速度は、拡張パターンを規定する１以上の構造化要素のサイズ、及び形を変更することによって調節することができる。露光パターンバッファ２９５の内容が、１以上の構造化要素を使用して拡張により更新された後、図１５の方法は、Ｓ３０７へと続く。
【００９２】
図６、図７、及び図１５を参照すると、ステップＳ３０７において、ピクセルアレイ２４０の露光パターンを変更するために、露光パターンバッファ２９５からの更新された露光パターンデータは、ピクセルアレイ２４０に書き込まれる。種々の実施形態において、ピクセルアレイ２４０の露光パターンは、ピクセルアレイ２４０内のどのピクセル回路２５０が、それぞれのセンスノードにおいて更なる電荷を蓄積することができ、ピクセルアレイ２４０内のどのピクセル回路２５０が、それぞれのセンスノードにおいて更なる電荷の蓄積を禁止、又は中止されているかによって決まる。種々の実施形態において、ピクセルアレイ２４０の露光パターンは、露光パターンバッファ２９５からの露光パターンデータをピクセルアレイ２４０に書き込むことによって、露光パターンバッファ２９５の内容に再同期される。種々の実施形態において、露光パターンバッファ２９５内のあるエントリについての論理値「０」は、ピクセルアレイ２４０内の対応するピクセル回路２５０が、画像撮影処理の際にそのピクセル回路のセンスノード２０３に電荷を引き続き集積、又は蓄積出来るようにすべきであることを意味する一方、あるエントリについての論理値「１」は、ピクセルアレイ２４０内の対応するピクセル回路２５０が、そのピクセル回路のセンスノード２０３に更なる電荷を蓄積することを禁止、又は中止されるべきであり、かつそのセンスノード２０３に既に蓄積された電荷は維持すべきであることを意味する。
【００９３】
他にも可能性はあるが、図１５の方法におけるような種々の実施形態において、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６の状態が、常に、同じピクセル回路２５０の転送ゲートトランジスタ２０２の状態とは反対にされるものと仮定する。換言すれば、そのような実施形態では、ピクセル回路２５０の転送ゲートトランジスタ２０２が制御によりオンにされるとき、同じピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６は制御によりオフにされ、ピクセル回路２５０の転送ゲートトランジスタ２０２が制御によりオフにされるとき、同じピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６は制御によりオンにされる。
【００９４】
種々の実施形態において、露光パターンバッファ２９５の内容がピクセルアレイ２４０に書き込まれるとき、論理値「１」が割当てられた露光パターンバッファ２９５内のエントリに対応する各ピクセル回路２５０において、転送ゲートトランジスタ２０２はオフにされ、アンチブルーミングゲートトランジスタ２１６はオンにされる。そのようなピクセル回路２５０において、転送ゲートトランジスタ２０２がオフにされ、アンチブルーミングゲートトランジスタ２１６がオンにされると、対応するセンスノード２０３において光により生成される電荷のそれ以上の蓄積は防止、禁止、又は中止され、対応するフォトダイオード２０１によってその後生成される電荷は実質的に全て、アンチブルーミングゲートトランジスタ２１６を通して排出される。また、種々の実施形態において、露光パターンバッファ２９５の内容がピクセルアレイに書き込まれるとき、論理値「０」が割当てられた露光パターンバッファ２９５内のエントリに対応する各ピクセル回路２５０において、転送ゲートトランジスタ２０２はオンの状態に留まり、アンチブルーミングゲートトランジスタ２１６はオフの状態に留まる。そのようなピクセル回路２５０において、転送ゲートトランジスタ２０２をオンにし、アンチブルーミングゲートトランジスタ２１６をオフにすると、対応するフォトダイオード２０１からの光により生成される電荷を、対応するセンスノード２０３に引き続き蓄積することが可能になる。
【００９５】
種々の実施形態において、露光パターンバッファ２９５の内容は、一度に一行づつピクセルアレイ２４０に書き込まれる。種々の実施形態において、書き込まれるべきものとして選択された行におけるピクセル回路２５０に対応する露光パターンバッファ２９５内の各ビットは、ピクセル回路２５０に接続された対応するピクセル制御信号ライン２２６上の信号に変換される。種々の実施形態において、ピクセル回路２５０に対応する露光パターンバッファ２９５内のエントリが論理値「０」を有する場合、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にハイ信号を供給し、ピクセル回路２５０に接続されたピクセル制御信号ライン２２６のアンチブルーミング制御信号ライン２５６にロー信号を供給する。また、種々の実施形態において、ピクセル回路２５０に対応する露光パターンバッファ２９５内のエントリが論理値「１」を有する場合、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、ピクセル回路２５０に接続されたピクセル制御信号ライン２２６のアンチブルーミング制御信号ライン２５６にハイ信号を供給する。
【００９６】
従って、種々の実施形態において、デジタル画像プロセッサ２１０は、特定の行におけるピクセル回路２５０を制御するために、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍのそれぞれに、露光パターンバッファ２９５の内容に基く信号を供給する。そして、そのような実施形態において、ピクセル制御信号発生器２１３は、その特定の行についての行制御ライン２２３にハイ信号を供給し、その特定の行における各ピクセル回路２５０の転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６が、対応する提供された信号に従って書き込まれるようにする場合がある。次に、ピクセル制御信号発生器２１３は、その特定の行についての行制御ライン２２３にロー信号を供給する場合があり、その特定の行における各ピクセル回路２５０の転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６は、トランジスタの寄生ゲート容量によって、それらが有する値を保持する。種々の実施形態において、次に、露光パターンバッファ２９５の内容に従ったピクセルアレイ２４０に対するこの書き込み処理は、ピクセルアレイ２４０内の次の行に移り、以下同様に、全ての行が書き込まれるまで、この処理は繰り返される。実施形態によっては、ステップＳ３０３〜Ｓ３０７は、パイプライン方式で実施される場合があり、例えば少数の行が読み出された時点で、ピクセルアレイ２４０の第１行についての露光パターンデータをピクセル回路２５０の第１行の更新に使用することができ、従って、読み出し、及びステータスの更新を短い時間で実施することが可能な場合がある。
【００９７】
図１９Ｅは、図１９Ｄの露光パターンバッファ内の露光パターンデータに従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。ピクセルアレイ２４０の行４〜６のうちの１つにあり、かつ列２〜４のうちの１つにあるピクセル回路は、図１９Ｅにおけるピクセルアレイ２４０の露光パターンによれば、それぞれのセンスノードにおけるそれ以上の電荷の集積は、中止するように制御され、それぞれのセンスノードに既に蓄積された電荷は、全て維持するように制御された。これらのピクセル回路は、図１９Ｄの露光パターンバッファ２９５における論理値「１」を有するエントリに対応する。図１９Ｅのピクセルアレイ２４０における他のピクセル回路は、それぞれのセンスノードに引き続き電荷を集積、又は蓄積するように制御される。これらのピクセル回路は、図１９Ｄの露光パターンバッファ２９５における論理値「０」を有するエントリに対応する。図６、及び図１５を参照すると、Ｓ３０７において、ピクセルアレイ２４０の露光パターンを変更するために、露光パターンバッファ２９５からの更新された露光パターンデータが、ピクセルアレイ２４０に書き込まれた後、方法は、Ｓ３０８へと続く。
【００９８】
Ｓ３０８において、画像撮影処理の際にそれ以上の露光が中止されたピクセル回路２５０の総数は、論理値「１」が割り当てられた露光パターンバッファ２９５内のビットの和に等しく、その総数が、所定の閾値と比較される。露光パターンバッファ２９５中のビットの和が、閾値未満である場合、方法は、Ｓ３０３へ戻る。一方、露光パターンバッファ２９５内のビットの和が閾値よりも大きい場合、方法は、Ｓ３０９へ続く。露光パターンバッファ２９５のビットの和は、ステップＳ３０８における判断に使用可能な多数の画像特徴の一例に過ぎない。露光パターンバッファ２９５内のあるエントリについての論理値「１」は、そのエントリに対応するピクセル回路のセンスノードにおける電荷のそれ以上の蓄積の中止、防止、又は禁止に対応する。露光パターンバッファ２９５内の全てのビットが論理値「１」にセットされた後、ステップＳ３０３へ戻る利点はない。実施形態によっては、画像撮影処理のための時間の上限をさらに設ける場合がある。
【００９９】
図１９Ａ〜図１９Ｋの例において、図１５のステップＳ３０８において使用される閾値が、４５であるものと仮定する。当然ながら、この閾値は、単なる例として挙げたものであり、実施形態によっては、他の閾値が使用される場合もある。図１９Ｄの露光パターンバッファ２９５内のビットの和は９であり、この値は４５よりも大きくないから、この例では、ステップＳ３０３へ戻ることになる。図１９Ｆは、図１９Ｄの露光パターンバッファ２９５の内容が、例えばフィルタリングされた２値画像データと結合されることにより更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例では、フィルタリングされた２値画像データは、図１９Ｅのピクセルアレイ２４０の行２、列７にあるピクセル回路の出力に対応するビット「１」を含んでいた。なお、ピクセルアレイ２４０の種々の出力として、フィルタリングされた２値画像データは、複数のビット「１」を含む場合がある。図１９Ｇは、図１９Ｆの露光パターンバッファ２９５の内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。
【０１００】
図１９Ｈは、図１９Ｇの露光パターンバッファ２９５の内容に従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。図１９Ｈのピクセルアレイ２４０の露光パターンによれば、ピクセルアレイ２４０の行３〜７のうちの１つにあり、かつ列１〜５のうちの１つにあるピクセル回路、又は行１〜３のうちの１つにあり、かつ列６〜８のうちの１つにあるピクセル回路は、それぞれのセンスノードにおけるそれ以上の電荷の集積を中止するように制御され、それぞれのセンスノードに既に蓄積された電荷を全て維持するように制御された。これらのピクセル回路は、図１９Ｇの露光パターンバッファ２９５における論理値「１」を有するエントリに対応する。図１９Ｈのピクセルアレイ２４０内の他のピクセル回路は、対応するセンスノードにおける電荷の集積、又は蓄積を継続するように制御される。これらのピクセル回路は、図１９Ｇの露光パターンバッファ２９５における論理値「０」を有するエントリに対応する。図１９Ｇの露光パターンバッファ２９５内のビットの和は３４であり、この値は例示した閾値４５未満であるから、この例では、図１５のステップＳ３０３へ戻ることになる。
【０１０１】
図１９Ｉは、図１９Ｇの露光パターンバッファ２９５の内容が例示的な２値画像データと結合されることにより更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例において、フィルタリングされた２値画像データは、図１９Ｈのピクセルアレイ２４０の行１、列１〜２にあるピクセル回路に対応するビット「１」を含んでいた。図１９Ｊは、図１９Ｉの露光パターンバッファの内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。図１９Ｋは、図１９Ｊの露光パターンバッファ２９５の内容に従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。図１９Ｊの露光パターンバッファ２９５内のビットの和は４９であり、この値は例示した閾値４５より大きいから、この例では、処理は図１５のステップ３０９へと進む。
【０１０２】
図６、図７、及び図１５を再び参照すると、ステップＳ３０９において、ピクセルアレイ２４０における画像撮影は終了する。種々の実施形態において、ピクセルアレイ２４０における画像撮影は、センスノード２０３に電荷の蓄積を続けている残りのピクセル回路２５０の、対応するフォトダイオード２０１による露光を全て中止することによって終了する。種々の実施形態において、露光の中止は、各ピクセル回路２５０の転送ゲートトランジスタ２０２を強制的にオフの状態にし、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６を強制的にオンの状態にすることにより実施することができる。例えば、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、各ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍのアンチブルーミング制御信号ライン２５６にハイ信号を供給する場合があり、ピクセル制御信号発生器２１３は、各行制御ライン２２３１、２２３２、・・・、２２３ｎの転送信号ライン２５３にハイ信号を供給する場合がある。種々の実施形態において、ステップＳ３０９においてピクセルアレイ２４０における画像撮影が終了した場合、各ピクセル回路２５０のセンスノード２０３に既に蓄積されている電荷は、ピクセル回路２５０に維持される。次に、方法はＳ３１０へと続く。
【０１０３】
Ｓ３１０では、ピクセルアレイ２４０において撮影された画像が、ピクセルアレイ２４０から読み出される。種々の実施形態において、ステップＳ３１０における画像の読み出しは、電圧アナログモードを使用して実施される。図１１の画像センサ回路２００の実施形態と、図１３の画像センサ回路２００の実施形態とのいずれかが使用される場合、ピクセルアレイ２４０の各列について、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８は、上記のような電圧アナログモードに従って制御される。種々の実施形態において、ピクセルアレイ２４０からの電圧アナログ読み出しは、ピクセルアレイ２４０からの電流アナログ読み出しよりも低速な場合があるが、ピクセルアレイ２４０からの電圧アナログ読み出しは、電流アナログ読み出しに比べて、優れた信号対雑音能力を有する場合がある。従って、種々の実施形態において、撮影画像を規定する最も優れたクオリティの信号をピクセルアレイ２４０から得るために、画像撮影処理の際にピクセルアレイ２４０からの最後の読み出しを電圧アナログ読み出しにすることは、有利な場合がある。種々の実施形態において、ステップＳ３１０における電圧アナログ読み出しは、各列ＡＤＣ回路２２０の二重サンプリング増幅器２０７を使用して実施され、例えば、補正された出力電圧は、ピクセル出力電圧とリセット電圧との間の差に基いて計算される場合がある。次に、方法はＳ３１１において終了する。本明細書において、図１５の方法による電子シャッターの動作は、場合によって「ウェーブシャッター」動作と呼ばれることがある。
【０１０４】
種々の実施形態において、ピクセルアレイは初期化される場合があり、ピクセルアレイにおける画像撮影は初期化される場合があり、画像強度に基く測定基準が閾値レベルを上回るところの空間的近傍に中心を置くピクセル回路、及び既に露光を中止したピクセル回路から伝搬する信号に遭遇したピクセル回路では、露光が中止される場合がある。また、種々の実施形態において、画像撮影処理の際にピクセルアレイ内の特定数のピクセル回路における露光が中止されたとき、ピクセルアレイにおける画像撮影は、完了する場合がある。種々の実施形態において、マシンビジョンプロセスに適した空間フィルタリングされたアナログ画像は、ピクセルアレイの露光が、ピクセルアレイが部分的に露光されたときにピクセルアレイのアナログデータ内容の非線形関数に従って群発的に拡大する多次元制御パターン、及び構造化要素によって決定されるような方法に従って撮影される。
【０１０５】
図１６は、本発明の一実施形態による方法を示すフロー図である。Ｓ６０１において、ピクセルアレイの露光パターンに関連する露光情報が記憶される。種々の実施形態において、露光情報は、ピクセルアレイ内の各ピクセル回路について１以上のビットを含む場合がある。種々の他の実施形態において、露光情報は、ピクセルアレイ内のピクセル回路の総数よりも少ない数のビットを含む場合がある。実施形態によっては、露光情報は、ピクセルアレイの露光パターンに関連する数値、又は他のインジケータを規定する場合がある。また、実施形態によっては、露光情報は、ピクセルアレイの露光パターンに関連するビットの１以上の組み合わせを含む場合がある。露光情報が記憶された後、方法はＳ６０２へ続く。
【０１０６】
Ｓ６０２において、ピクセルアレイの露光パターンは、（ｉ）記憶されている露光情報、及び（ｉｉ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて変更される。種々の実施形態において、記憶されている露光情報は、ピクセルアレイから出力される１以上の信号に基いて変更され、変更された露光情報は、ピクセルアレイの露光パターンにおける変化を制御するために使用される。実施形態によっては、記憶されている露光情報は、拡張ルールに従って変更され、変更された露光情報は、ピクセルアレイの露光パターンにおける変化を制御するために使用される場合がある。種々の実施形態において、ピクセルアレイ内における各ピクセル回路について生じ得る露光状態には、（ｉ）ピクセルが、そのピクセル回路のセンスノードに電荷を蓄積することが可能なオン状態と、（ｉｉ）ピクセル回路が、センスノードにおけるそれ以上の電荷の蓄積を防止、又は中止されたオフ状態とがある。また、種々の実施形態において、ピクセルアレイの露光パターンは、ピクセルアレイ内のどのピクセル回路がオン状態にあり、従って、依然としてそれらのセンスノードに電荷を蓄積しているか、及びピクセルアレイ内のどのピクセル回路がオフ状態にあり、従って、それらのセンスノードにそれ以上電荷を蓄積していないかによって決まる。Ｓ６０２においてピクセルアレイの露光パターンが変更された後、方法は、Ｓ６０３において終了する場合がある。
【０１０７】
図１７は、本発明の一実施形態による方法を示すフロー図である。Ｓ６５１において、電荷の蓄積は、ピクセルアレイの複数のピクセル回路のそれぞれにおいて開始され、方法はＳ６５２へ続く。Ｓ６５２において、ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路において、電荷の蓄積は防止される。次に、方法はＳ６５３へ続く。Ｓ６５３において、ピクセルアレイ内の複数のピクセル回路のうちの特定のピクセル回路に隣接する少なくとも１つのピクセル回路において、電荷の蓄積は、拡張ルールに少なくとも一部基いて防止される。種々の実施形態において、拡張ルールは、構造化要素により規定される。次に、方法はＳ６５４へ続く。
【０１０８】
図２０は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図２０の画像センサ回路２００の実施形態は、抵抗性グリッド４００を含む点で、図１１の画像センサ回路２００の実施形態とは異なる。図２０の画像センサ回路２００の実施形態の要素のうち図１１の画像センサ回路２００の実施形態の要素と同じものである一部の要素には、同じ参照符号を付してある。種々の実施形態において、抵抗性グリッド４００は、複数のプログラム可能な、又は切替可能な抵抗器４０１、及び複数のコンデンサ４０２を含む。種々の実施形態において、抵抗性グリッド４００は、ピクセル回路２５０の各列について、切替可能な抵抗器４０１、及びコンデンサ４０２を含む。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、対応する電流電圧変換器２２２の出力に接続され、かつ、１以上の隣接する切替可能な抵抗器４０１に接続される。また、種々の実施形態において、各コンデンサ４０２は、対応する電流電圧変換器２２２の出力と、グラウンドとの間に接続される。
【０１０９】
種々の実施形態において、抵抗性グリッド４００は、ある種の空間フィルタリングの実施に使用される場合があり、この空間フィルタリングは、例えば、図１５の方法のステップ３０４において使用される場合がある。種々の実施形態において、アナログ領域において抵抗性グリッド４００を使用して空間フィルタリングの実施した場合、その空間フィルタリングの速度は、例えばデジタル画像プロセッサ２１０によってデジタル領域において空間フィルタリングを実施する他の実施形態に比べて向上する場合がある。実施形態によっては、抵抗性グリッド４００は、画像についての信号の水平フィルタリングを実施するために使用される場合がある。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、制御プロセッサ２１２によって制御することができる。種々の実施形態において、図２０の画像センサ回路２００は、図１５に示した方法を実施するために使用される場合があり、ステップＳ３０４についての空間フィルタリングは、抵抗性グリッド４００を使用して実施される場合がある。
【０１１０】
種々の実施形態において、抵抗性グリッド４００を使用するための動作モードは、３つの機能ステップを含む。第１のステップとして、ピクセルアレイ２５０の各列についての各電流電圧変換器２２２は、対応するコンデンサ４０２を読み取り、同時に、切替可能な抵抗器４０１はそれぞれ、切断される。第２のステップとして、各電流電圧変換器２２２の出力は、高インピーダンスにセットされ、切替可能な抵抗器４０１が接続される。そのような状態において、各コンデンサ４０２の電圧値は、空間的にローパスフィルタリングされ、その際、空間フィルタリング帯域幅は、フィルタリングプロセスがアクティブな状態にある時間、並びに、各切替可能な抵抗器４０１の抵抗の値、及び各コンデンサ４０２の静電容量の値に関連する。第３のステップとして、各コンデンサ４０２に記憶された電圧値は、対応する差比較器２２５によって閾値と比較され、フィルタリングされた２値画像データが生成される。
【０１１１】
図２１は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図２１の画像センサ回路２００の実施形態は、抵抗性グリッド４００を含む点で、図１３の画像センサ回路２００の実施形態とは異なる。図２１の画像センサ回路２００の要素のうち図１３の画像センサ回路２００の実施形態の要素と同じものである一部の要素には、同じ参照符号を付してある。種々の実施形態において、抵抗性グリッド４００は、複数のプログラム可能な、又は切替可能な抵抗器４０１、複数のコンデンサ４０２、及び複数の電圧比較器４０３を含む。
【０１１２】
種々の実施形態において、抵抗性グリッド４００は、ピクセル回路２５０の各列について、切替可能な抵抗器４０１、コンデンサ４０２、及び電圧比較器４０３を含む。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、対応する電流比較器２２２ｂの出力に接続され、かつ、１以上の隣接する切替可能な抵抗器４０１に接続される。また、種々の実施形態において、各コンデンサ４０２は、対応する電流比較器２２２ｂの出力と、グラウンドとの間に接続される。種々の実施形態において、各電圧比較器４０３の入力は、対応するコンデンサ４０２に接続され、また、各電圧比較器４０３の出力は、対応するデジタルマルチプレクサ２２８に接続される。
【０１１３】
種々の実施形態において、抵抗性グリッド４００は、ある種の空間フィルタリングを実施するために使用され、この空間フィルタリングは、例えば、図１５の方法のステップＳ３０４において使用される場合がある。種々の実施形態において、アナログ領域において抵抗性グリッド４００を使用して空間フィルタリングを実施した場合、例えばデジタル画像プロセッサ２１０によってデジタル領域において空間フィルタリングを実施する他の実施形態に比べて、空間フィルタリングの速度は向上する場合がある。実施形態によっては、抵抗性グリッド４００は、画像についての信号を水平フィルタリングするために使用される場合がある。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、制御プロセッサ２１２によって制御することができる。種々の実施形態において、図２１の画像センサ回路２００は、図１５に示した方法を実施するために使用される場合があり、また、ステップＳ３０４についての空間フィルタリングは、抵抗性グリッド４００を使用して実施される場合がある。
【０１１４】
種々の実施形態において、図２１に示す抵抗性グリッド４００を使用するための動作モードは、３つの機能ステップを含む。第１のステップとして、ピクセル回路２５０の各列についての各電流比較器２２２ｂは、対応するコンデンサ４０２を読み取り、同時に、切替可能な抵抗器４０１はそれぞれ、切断される。第２のステップとして、各電流比較器２２２ｂの出力は、高インピーダンスにセットされ、切替可能な抵抗器４０１が接続される。そのような状態において、各コンデンサ４０２の電圧値は、空間的にローパスフィルタリングされ、その際、空間フィルタリング帯域幅は、フィルタリングプロセスがアクティブな状態にある時間、並びに、各切替可能な抵抗器４０１のオン抵抗の値、及び各コンデンサ４０２の静電容量の値に関連する。第３のステップとして、各コンデンサ４０２に記憶された電圧値は、対応する電圧比較器４０３によって２値化され、フィルタリングされた２値画像データが生成される。
【０１１５】
図６、及び図７を再度参照すると、種々の実施形態において、画像センサ回路２００は、ある種の電子シャッター動作を使用して画像を得るように構成され、その際に、ピクセルアレイ２４０の露光パターンは、ピクセルアレイ２４０の少なくとも一部に蓄積された電荷に少なくとも一部基いて時間によって変わる露光情報に従ってセットされる。例えば図１５の方法によるシャッター動作を使用する場合、画像撮影処理を完了するまでの最大許容時間は、ピクセル回路２５０のシャッター効率によって制限される場合がある。シャッター効率は、センスノード２０３におけるそれ以上の電荷の蓄積が禁止、又は防止された時点から、画像撮影処理のためにピクセルアレイ２４０から最後の画像が読み出される時点まで、画像撮影処理中に電荷をセンスノード３０３に正確に保持する各ピクセル回路２５０の能力を表す場合がある。そのような時間の間、センスノード２０３に記憶され、又は保持された電荷は、意図せずにセンスノード２０３に到達した光によって生成された電荷により、減衰させられる場合がある。そのような減衰の量は、ピクセル回路２５０に入射する光の強度、及び、ピクセルアレイ２４０から記憶された電荷が最終的に読み出されるまで、その電荷を保持しなければならない時間の長さに比例する場合がある。
【０１１６】
種々の実施形態において、自動シャッター手段によれば、光強度を使用して、画像センサ回路における個々のピクセル回路、又は一群のピクセル回路の露光時間を調節することが可能である。実施形態によっては、画像撮影処理において、明るい光を受け取るピクセル回路の露光は、あまり強くない光を受け取るピクセル回路の露光に比べて早い時期に中止される場合がある。種々の実施形態において、ピクセルアレイ内のあるピクセル回路において露光が終了した場合、ピクセル回路のセンスノードにおいて検出される値は、ピクセルアレイ内の他のピクセル回路における露光が終了し、画像についての最終的な信号がピクセルアレイから読み出されるまで、センスノードに保持しなければならない。シャッター効率は、ピクセルアレイのピクセル回路のフローティング拡散ノードのようなセンスノードに、知覚できる劣化を生じることなく、アナログ情報を記憶することが可能な最大限の時間の長さを意味する。
【０１１７】
図２２を参照し、次に、シャッター効率を向上させることが可能な種々の技術について説明する。図２２は、本発明の一実施形態によるレイアウト９００を示している。レイアウト９００は、ピクセル回路２５０を含む。図２２におけるピクセル回路２５０の実施形態の要素のうち図１４に示したピクセル回路２５０の実施形態の要素と同様のものには、同じ参照符号を付してある。
【０１１８】
種々の実施形態において、ピクセル回路２５０は、アンチブルーミングゲートトランジスタ２１６を含む。アンチブルーミングゲートトランジスタ２１６のピクセル回路２５０への組み込みは、ピクセル回路２５０の露光が中止された後、フォトダイオード２０１において光により生成された電荷が、ピクセル回路２５０のセンスノード２０３に到達することを防止する手段を提供する場合がある。アンチブルーミングゲートトランジスタのそのような使用は、飽和したピクセル回路の近傍にあるピクセル回路のフォトダイオードが、そのようなピクセル回路から余分な電荷を捕捉することを防止するためのアンチブルーミングゲートトランジスタの使用とは異なる場合がある。
【０１１９】
種々の実施形態において、フォトダイオード２０１のような光センサは拡大される。例えば、フォトダイオード２０１の面積は、１以上の拡張領域５０１を有するように増加される場合がある。実施形態によっては、フォトダイオード２０１は、ピン止めされたフォトダイオードである場合がある。また、実施形態によっては、フォトダイオード２０１の面積は、可能な限り拡大され、すなわち増加される場合がある。実施形態によっては、１以上の拡張領域５０１は、露光制御信号ライン２２５、アンチブルーミング制御信号ライン２５６、電圧源ライン２３５、又は列読み出しライン２３１のような１以上のラインの下にも延びる場合がある。種々の実施形態において、１以上のラインは、金属ラインからなる。実施形態によっては、１以上の拡張領域５０１は、ピクセル回路２５０の応答を改善しないかもしれないが、１以上の拡張領域５０１は、光により生成された電荷が吸収される面積を増加させ、従って、そのような電荷が、意図せずにセンスノード２０３に到達する可能性を低減する。従って、種々の実施形態において、１以上の拡張領域５０１によれば、シャッター効率を向上させることができる。
【０１２０】
種々の実施形態において、レイアウト９００は、１以上のダミー拡散部５０２をさらに含む。実施形態によっては、１以上のダミー拡散部５０２は、フォトダイオード２０１にも、トランジスタ２１４、２１５、２０４、２０５、２０６にも属さないピクセル回路２５０の空き領域に配置される場合がある。１以上のダミー拡散部５０２を使用せずに、空き領域に到達する幾らかの量の光により生成される電荷をセンスノード２０３に拡散させ、シャッター効率を向上させることが可能な場合がある。実施形態によっては、１以上のダミー拡散部５０２は、電圧源等のような定電圧源（図２２には示されていない）に接続され、１以上のダミー拡散部５０２を通る光により生成される電荷が、全て電圧源に吸収されるようにする場合がある。
【０１２１】
種々の実施形態において、シャッター効率の向上を助けるために、短波長の光を使用する場合がある。種々の実施形態において、短波長の光の使用は、シャッター効率の向上に役立つ。なぜなら、短波長の光子は、シリコン表面付近で吸収され、従って、フォトダイオード２０１によって捕捉することができるからである。光子の波長を長くするほど、光子は、基板内のより深くに到達することができ、フォトダイオード２０１の活性領域から飛び出すことがあり、その結果、光子がセンスノード２０３に到達する可能性は増加し、シャッター効率は低下する。
【０１２２】
種々の実施形態において、レイアウト９００は、ピクセル回路２５０の最上部に赤外線（ＩＲ）フィルタ５０３をさらに含む。赤外線光子は、ピクセル回路２５０の基板の非常に深いところにある磁界が存在しない場所まで貫通し、そこで、それらの光子から生じる電子は無作為に拡散し、センスノード２０３に到達し、センスノード２０３に記憶されたデータを劣化させることにより、問題を引き起こす場合がある。種々の実施形態において、ピクセル回路２５０の最上部にＩＲフィルタ５０３を使用することにより、ピクセル回路２５０の基板の深いところにおいて光により生成される電荷の量を減少させることができ、従って、シャッター効率を向上させることができる場合がある。実施形態によっては、レイアウト９００は、ピクセル回路２５０の最上部にカラーフィルタ（図２２には示されていない）を含む場合がある。可視スペクトルにおける長波長光子は、ＩＲ光子と同様の挙動を示す場合があり、ピクセル回路２５０の基板の非常に深いところまで貫通することにより、問題を引き起こすことがある。種々の実施形態において、カラーフィルタは、そのような光子が、ピクセル回路２５０の基板に到達することを防止するために使用される場合がある。実施形態によっては、ピクセル回路２５０は、可視スペクトルの光を検出するように構成される場合がある。実施形態によっては、ピクセル回路２５０は、可視スペクトルの外の光を検出するように構成される場合がある。
【０１２３】
種々の実施形態において、レイアウト９００は、金属保護手段５０４をさらに含む。種々の実施形態において、金属保護手段５０４は、センスノード２０３の少なくとも一部を覆う場合がある。実施形態によっては、センスノード２０３は金属保護手段によって保護され、それによって、センスノード２０３に記憶された電荷の光による劣化を低減する場合がある。
【０１２４】
図６を再度参照すると、種々の実施形態において、画像センサ回路２００は、１以上の特定の画像撮影処理に使用されるある種のシャッターモードを指定するコマンドを受信することができるように構成される場合がある。例えば、種々の実施形態において、画像センサ回路２００は、画像撮影処理に使用される（ｉ）グローバルシャッター動作、（ｉｉ）ローリングシャッター動作、（ｉｉｉ）ウェーブシャッター動作のうちの１つを選択するコマンドを受信するように構成される場合がある。そのような実施形態では、もしコマンドがグローバルシャッター動作を指定する場合、画像センサ回路２００は、グローバルシャッター動作を使用して画像を撮影する場合がある。また、そのような実施形態では、もしコマンドがローリングシャッター動作を指定する場合、画像センサ回路２００は、ローリングシャッター動作を使用して画像を撮影する場合がある。さらに、そのような実施形態では、もしコマンドがウェーブシャッター動作を指定する場合、画像センサ回路２００は、例えば、図１５の方法によるウェーブシャッター動作を使用して画像を撮影する場合がある。種々の実施形態において、画像センサ回路２００がウェーブシャッター動作を実施する場合、画像センサ回路２００は、そのウェーブシャッター動作において使用すべき１以上の構造化要素を指定する信号を受信する場合がある。実施形態によっては、画像センサ回路２００は、検出された光の状態に基いて、シャッター動作のタイプを自動的に選択するように構成される場合がある。
【０１２５】
画像センサ回路２００のような、画像センサ回路の種々の用途の例としては、例えば、製造自動化、製品組み立て、識別情報（ＩＤ）読み取り機、自動車制御、ジェスチャー認識、ビデオ監視、三次元（３Ｄ）モデリング、モーション分析、医療機器、軍事機器、地図作成システムなどが挙げられる。
【０１２６】
本明細書に開示する実施形態は、全て例示的なものとして捉えるべきであり、発明の制限として捉えてはならない。本発明が、上で説明した実施形態に制限されることは決してない。発明の思想、及び範囲から外れることなく、それらの実施形態に対し、種々の修正、及び変更を施すことが可能である。特許請求の範囲の均等の意味、及び範囲に含まれる種々の修正、及び変更は、本発明の範囲内に含めることを意図している。
【技術分野】
【０００１】
［関連特許出願の相互参照］
本出願は、２００８年７月３１日に出願された「Circuits and Methods Allowing for Pixel Array Exposure Pattern Control」と題する米国特許出願第１２／１８４１６０号の利益を主張し、この特許出願の内容全体は、参照により本明細書に援用される。本出願は、２００７年８月３日に出願された「CMOS Imger」と題する米国仮出願第６０／９５３９０５号の利益を主張し、この仮出願の内容全体は、参照により本明細書に援用される。本出願は、２００８年１月１１日に出願された「CMOS Image Sensor for Machine Vision」と題する米国仮出願第６１／０２０５６０号の利点を主張し、この仮出願の内容全体は、参照により本明細書に援用される。米国特許出願第１２／１８４１６０号も、上で参照した米国仮出願第６０／９５３９０５号、及び米国仮出願第６１／０２０５６０号の利益を主張する。
【背景技術】
【０００２】
[背景情報]
１．発明の背景
【０００３】
本発明の実施形態は、概して、画像処理システム、画像センサ回路、ピクセル回路、画像撮影方法、及び画像処理方法に関し、特定の実施形態において、ピクセルアレイ、及びピクセルアレイのピクセル回路を制御するための１以上の回路を含む画像センサ回路に関する。
【０００４】
２．関連技術
【０００５】
画像センサ回路は、実際の場面、及び物体の画像を得るために幅広く使用されている。多くの場合、画像センサ回路は、人間が見る、又は眺める画像を得るために使用される。その他に、画像センサ回路は、マシンビジョンその他の自動パターン認識プロセスにおいて使用される画像を得るために使用されることもある。人間から見たときの場面の現実的描写を重視する関連技術の画像センサ回路は、パターン認識の目的に使用された場合、多少の問題を生じることがある。
【０００６】
画像センサ回路は通常、行列を成すように構成された複数のピクセル回路を備えたピクセルアレイを含む。各ピクセル回路は一般に、撮影する場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような感光素子を含む。画像撮影の際、ピクセルアレイのピクセル回路における感光素子からの電荷の蓄積は、通常、シャッター動作のために指定された所定の時間に従って制御される。種々の関連技術の画像センサ回路において使用されている２つのタイプのシャッター動作は、（１）グローバルシャッター動作、及び（２）ローリングシャッター動作である。
【０００７】
一般的なグローバルシャッター動作では、ピクセルアレイにおける全てのピクセル回路がリセットされ、次いで、画像を撮影するために、指定時間にわたって一斉に露光される。このようなグローバルシャッターを使用する場合、ピクセルアレイにおける全てのピクセル回路は、同じ第１の時点において光からの電荷の集積、すなわち蓄積を開始し、その後、同じ第２の時点において電荷の蓄積を中止する。従って、そのようなグローバルシャッターを使用する場合、ピクセルアレイにおける全てのピクセル回路は同じ集積時間を有し、その集積時間の間に、撮影される場面についての光から、電荷が蓄積される。
【０００８】
一般的なローリングシャッター動作では、ピクセルアレイの同じ行にある全てのピクセル回路がリセットされ、次いで、指定された時間にわたって一斉に露光される。そのようなローリングシャッターを使用する場合、ピクセルアレイの同じ行にある全てのピクセル回路はが、同じ第１の時点において光からの電荷の蓄積を開始し、その後、同じ第２の時点において電荷の蓄積を中止する。そのようなローリングシャッター動作では、ある行のピクセル回路が、指定された集積時間にわたっていったん露光された後、プロセスは、続いてピクセルアレイにおける次の行へ移り、そこで、その次の行にある全てのピクセル回路をその指定された時間にわたって一斉に露光する。その後プロセスは、全ての行のピクセル回路がその指定された集積時間にわたって露光され、画像が撮影されるまで、ピクセルアレイ内を１行づつ移動を続ける。
【０００９】
グローバルシャッター、及びローリングシャッターの動作は、実際の場面におけるあるポイントが他のポイントに比べて明るい場合に、ピクセル回路が完全に飽和しない範囲で、その実際の場面の撮影画像においても同じことが言えるような、場面内のポイント間における光強度の相対的関係の維持を追求するものである。これが望ましいのは、撮影画像が、人間が見るためのものである場合である。なぜなら、撮影画像は、実際の場面の写実的な見栄えを維持する目的で撮影されるからである。しかしながら、広いダイナミックレンジを有する場面の画像をパターン認識のために撮影する場合、場面内のポイント間における光強度の相対的関係を維持しようとする試みは、問題を引き起こすことがある。なぜなら、実際の場面における光強度のばらつきは、ピクセル回路のダイナミックレンジを超えることがあるからである。
【００１０】
例えば、明るい午後に暗いトンネルの中から外を眺めるときのような、明るい中央部、及び暗い縁部を有する実際の場面を考えて欲しい。そのような場合、もしグローバルシャッター、又はローリングシャッターの動作における電荷を蓄積するための集積時間が、暗いエリアについて十分な量の電荷を蓄積するために長い時間にセットされた場合、明るいエリアについて電荷を蓄積するピクセル回路は、電荷によって飽和する場合がある。そのような電荷の飽和は、画像の明るいエリアにおいて物体が見えない原因になりうる。一方、そのような場合においてグローバルシャッター、又はローリングシャッター動作に伴う電荷を蓄積するための集積時間が、明るいエリアについて電荷を蓄積するピクセル回路を飽和させないようにするために、短い時間にセットされた場合、暗いエリアについて電荷を蓄積するピクセル回路は、暗いエリアにおいて物体が見えるほど十分な量の電荷を蓄積しない場合がある。
【００１１】
上記のように多すぎる電荷を蓄積したり、又は少なすぎる電荷を蓄積する問題は、自動パターン認識の場合において重大な問題になることがある。なぜなら、画像上の見えない物体を認識することは難しく、しばしば不可能なこともあるからである。例えば上記の例において、もし撮影画像が、トンネルの中で運転する車の自動制御に使用された場合、トンネルの出口エリアにおいて生じる画像の飽和は、トンネルの出口にある物体を認識する能力を阻害し、その結果、そのような物体を避ける車の能力に悪影響を与える場合がある。このように、場面のエリア間に光強度の大きな差が存在する広いダイナミックレンジを有する場面の画像を撮影する場合、グローバルシャッター、及びローリングシャッターの動作は、問題となる場合がある。
【００１２】
図１は、従来技術による画像センサ回路１００を示すブロック図である。画像センサ回路１００は、ピクセルアレイ１０１、アナログデジタル変換器（ＡＤＣ）ブロック１０２、デジタル画像プロセッサ１０３、行アドレス回路１０４、制御プロセッサ１０５、及び画像メモリバッファ１０６を含む。ピクセルアレイ１０１は、行列を成すように構成された複数のピクセル回路１１２を含む。各ピクセル回路１１２は、撮影される場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような感光素子を含み、各ピクセル回路１１２は、サンプリングされた光強度に基いてアナログピクセル信号を生成するように構成される。
【００１３】
ピクセルアレイ１０１は、行制御ライン１０７１、１０７２、・・・、１０７ｎを含み、各行制御ラインは、複数の制御ライン（図１には示されていない）を含む場合があり、ピクセルアレイ１０１は、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍをさらに含む。行アドレス回路１０４は、行制御ライン１０７１、１０７２、・・・、１０７ｎを介してピクセルアレイ１０１内のピクセル回路１１２に制御信号を供給し、ピクセル回路１１２の動作を制御する。ピクセルアレイ１０１の第ｉ行のような、ピクセルアレイ１０１の同一の行にあるピクセル回路１１２は、共通の制御ライン１０７ｉを介して、行アドレス回路１０４からの共通の行制御信号を共用する。ピクセルアレイ１０１の第ｊ列のような、ピクセルアレイ１０１の同じ列にあるピクセル回路１１２は、共通のアナログ出力ライン１０８ｊを共用し、出力を生成する。行アドレス回路１０４は、ピクセル回路１１２を制御し、ローリングシャッター動作のための行単位の処理を実施する。
【００１４】
アナログ出力ライン１０８１、１０８２、・・・、１０８ｍを介してピクセルアレイ１０１から出力されるアナログピクセル信号は、ＡＤＣブロック１０２に入力される。ＡＤＣブロック１０２は通常、ピクセルアレイ１０１内のピクセル回路１１２の各列について１つの列ＡＤＣ回路１１４を含む。列ＡＤＣ回路１１４は、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍのそれぞれ１つを介してピクセルアレイ１０１から受信したアナログピクセル信号を、対応するデジタル出力ライン１０９１、１０９２、・・・、１０９ｍに出力されるデジタル信号に変換する。制御プロセッサ１０５は、ＡＤＣブロック１０２の動作を制御するように構成され、かつ、行アドレス回路１０４の動作を制御するようにも構成される。ＡＤＣブロック１０２からデジタル出力ライン１０９１、１０９２、・・・、１０９ｍに出力されるデジタルピクセル信号は、デジタル画像プロセッサ１０３に入力される。デジタル画像プロセッサ１０３は、画像メモリバッファ１０６、及び制御プロセッサ１０５と協働し、入力デジタルピクセル信号を処理し、出力ライン１０１上にデジタル出力信号を生成する。
【００１５】
図２は、ピクセル回路１１２についての従来技術による設計を示している。ピクセル回路１１２は、フォトダイオード１２１、転送ゲートトランジスタ１２２、センスノード１３１、リセットトランジスタ１２４、ドライブトランジスタ１２５、及び読み出し選択トランジスタ１２６を含む。転送ゲートトランジスタ１２４、リセットトランジスタ１２４、ドライブトランジスタ１２５、及び読み出し選択トランジスタ１２６はそれぞれ、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタからなる。行制御ライン１０７１、１０７２、・・・、１０７ｎ（図１参照）の一般的な１つを、行制御ライン１０７として図２に示し、アナログ出力ライン１０８１、１０８２、・・・、１０８ｍ（図１参照）の一般的な１つを、アナログ出力ライン１０８として図２に示す。行制御ライン１０７は、行読み出し信号ライン１２７、転送信号ライン１２９、及びリセット信号ライン１３０を含む。ピクセル回路１１２は、行読み出し信号ライン１２７、転送信号ライン１２９、及びリセット信号ライン１３０において入力信号を受信する。ピクセル回路１１２は、アナログ出力ライン１０８上に出力信号を生成する。
【００１６】
図２に示すように、フォトダイオード１２１は、グラウンド１３３と、転送ゲートトランジスタ１２２の第１の端子との間に接続される。転送ゲートトランジスタ１２２の第２の端子は、センスノード１３１に接続され、転送ゲートトランジスタ１２２のゲートは、転送信号ライン１２９に接続される。リセットトランジスタ１２４の第１の端子は、電圧源１３２に接続され、リセットトランジスタ１２４の第２の端子は、センスノード１３１に接続され、リセットトランジスタ１２４のゲートは、リセット信号ライン１３０に接続される。ドライブトランジスタ１２５の第１の端子は、電圧源１３２に接続され、ドライブトランジスタ１２５の第２の端子は、読み出し選択トランジスタ１２６の第１の端子に接続され、ドライブトランジスタ１２５のゲートは、センスノード１３１に接続される。読み出し選択トランジスタ１２６の第２の端子は、アナログ出力ライン１０８に接続され、読み出し選択トランジスタ１２６のゲートは、行読み出し信号ライン１２７に接続される。
【００１７】
図３は、列ＡＤＣ回路１１４についての従来技術による設計を示している。行ＡＤＣ回路１１４は、ソーストランジスタ１４０、二重サンプリング増幅器１４２、及びアナログデジタル変換器（ＡＤＣ）回路１４４を含む。二重サンプリング増幅器１４２は、制御プロセッサ１０５（図１参照）から供給される制御信号によって制御され、二重サンプリング増幅器１４２は、その制御信号を増幅器制御信号ライン１４６を介して受信する。ＡＤＣ回路１４４は、制御プロセッサ１０５（図１参照）から供給される制御信号によって制御され、ＡＤＣ回路１４４は、その制御信号を変換器制御信号ライン１４８を介して受信する。アナログ出力ライン１０８１、１０８２、・・・、１０８ｍ（図１参照）の一般的な１つをアナログ出力ライン１０８として図３に示し、デジタル出力ライン１０９１、１０９２、・・・、１０９ｍ（図１参照）の一般的な１つをデジタル出力ライン１０９として図３に示す。ソーストランジスタ１４０の第１の端子は、アナログ出力ライン１０８に接続され、ソーストランジスタ１４０の第２の端子は、グラウンド１３３に接続される。二重サンプリング増幅器１４２の入力は、アナログ出力ライン１０８に接続され、二重サンプリング増幅器１４２の出力は、ＡＤＣ回路１４４の入力に接続される。ＡＤＣ回路１４４の出力は、デジタル出力ライン１０９に接続される。
【００１８】
図４は、図１の従来技術による画像センサ回路１００を示す図であり、その中に、図２のピクセル回路１１２、及び図３の列ＡＣＤ回路１１４が示されている。次に、画像センサ回路１００の動作について、図１、図２、図３、及び図４を参照して説明する。画像撮影処理を開始する場合、転送信号ライン１２９にハイ信号を供給し、転送ゲートトランジスタをオンにし、かつ、リセット信号ライン１３０にハイ信号を供給し、リセットトランジスタをオンにすることによって、フォトダイオード１２１はリセットされる。次に、転送ゲートトランジスタ１２２をオンの状態に維持したまま、リセット信号ライン１３０にロー信号を供給してリセットトランジスタ１２４をオフにし、フォトダイオード１２１において生成された電荷をセンスノード１３１に蓄積出来るようにする。露光時間インターバルの最後の時点で、転送信号ライン１２９にロー信号が供給され、転送ゲートトランジスタ１２２はオフにされる。
【００１９】
転送ゲートトランジスタ１２２がオフにされ、すなわち閉じられた後、行読み出し信号ライン１２７にハイ信号が供給され、読み出し選択トランジスタ１２６はオンに切り替えられ、二重サンプリング増幅器１４２は、アナログ出力ライン１０８上のピクセル回路出力電圧をサンプリングする。次に、行読み出し信号ライン１２７にロー信号を供給し、読み出し選択トランジスタ１２６をオフにし、リセット信号ライン１３０、及び転送信号ライン１２９の両方にハイ信号を供給し、リセットトランジスタ１２４、及び転送ゲートトランジスタ１２２をオンに切り替えることにより、センスノード１３１をリセットする。センスノード１３１がリセット状態にあるときに、行読み出し信号ライン１２７にハイ信号が供給され、読み出し選択トランジスタ１２６はオンに切り替えられ、二重サンプリング増幅器１４２は、アナログ出力ライン１０８上のピクセル回路リセット電圧をサンプリングする。次に、二重サンプリング増幅器１４２は、補正されたピクセル回路出力電圧に到達するために、ピクセル回路出力電圧と、ピクセル回路リセット電圧との間の差を計算する。補正されたピクセル回路出力電圧は、二重サンプリング増幅器１４２からＡＤＣ回路１４４へ渡され、ＡＤＣ回路１４４は、補正されたピクセル回路出力電圧をデジタル信号に変換し、そのデジタル信号をデジタル画像プロセッサ１０３に渡す。
【００２０】
画像センサ回路１００において、ピクセルアレイ１０１内の所与の行にあるピクセル回路１１２は全て、同じ長さの時間にわたって電荷を蓄積する。そのため画像センサ回路１０１は、高いダイナミックレンジを有する画像を撮影する場合に、上記のような問題を生じる。なぜなら、実際の場面における光強度のばらつきは、ピクセル回路１１２のダイナミックレンジを上回ることがあるからである。このような問題は、画像センサ回路１００によって撮影された画像において物体、又はパターンを認識する妨げとなる場合がある。
【発明の概要】
【課題を解決するための手段】
【００２１】
［開示の概要］
本発明の種々の実施形態によれば、画像撮影処理におけるピクセルアレイの露光パターンを時間的に制御し、画像撮影処理においてピクセルアレイ内のピクセル回路を異なる長さの時間にわたって露光することが可能になる。種々の実施形態において、ピクセルアレイの露光パターンは、ピクセルアレイの少なくとも一部に蓄積された電荷を示す、ピクセルアレイから出力される信号に少なくとも一部基いて制御される。実施形態によっては、ピクセルアレイの露光パターンは、画像撮影の際にピクセルアレイに既に蓄積されている電荷に基いて、画像撮影の際に繰り返し更新される場合がある。
【００２２】
本発明の一実施形態による画像センサ回路は、ピクセルアレイ、及び１以上の回路を含む。ピクセルアレイは、複数のピクセル回路を含む。１以上の回路は、ピクセルアレイから出力される１以上の信号に少なくとも一部基いて、露光情報を更新するように構成され、かつ、その露光情報に基いてピクセルアレイの露光パターンを制御するように構成される。種々の実施形態において、１以上の回路は、ピクセルアレイから出力される１以上の信号、及び少なくとも１つの拡張ルールに少なくとも一部基いてピクセルアレイにより画像を撮影するとともに、露光情報を繰り返し更新するように構成される。実施形態によっては、少なくとも１つの拡張ルールは、少なくとも１つの構造化要素によって規定される場合がある。
【００２３】
種々の実施形態において、複数のピクセル回路は、画像撮影処理の少なくとも一部においてピクセルアレイのある行における少なくとも１つのピクセル回路は、ピクセル回路のセンスノードに電荷を集積することができるが、その行における少なくとも第２のピクセル回路は、第２のピクセル回路のセンスノードに電荷を蓄積することが出来ないように制御される場合がある。実施形態によっては、１以上の回路は、ピクセルアレイから出力される１以上の信号の値に少なくとも一部基いて露光情報を繰り返し更新するように構成される場合があり、その１以上の信号の値は、ピクセルアレイの少なくとも一部に蓄積された電荷を表す場合がある。
【００２４】
種々の実施形態において、１以上の回路は、ピクセルアレイの露光パターンを制御するために、露光情報に基いて複数のピクセル回路の露光状態を個別に制御するように構成される場合がある。なお、種々の実施形態において、複数のピクセル回路の各ピクセル回路についての露光状態には、ピクセル回路がそのピクセル回路のセンスノードに電荷を集積することが可能なオン状態と、ピクセル回路がセンスノードにそれ以上電荷を集積することが出来ないオフ状態とがある。
【００２５】
実施形態によっては、画像センサ回路は、ピクセル回路の露光状態の制御に使用される複数のピクセル回路の各ピクセル回路について少なくとも１つのビットを含む露光パターンデータのような露光情報を記憶するための１以上のメモリデバイスをさらに含む場合がある。さらに別の実施形態として、１以上の回路は、画像撮影処理の前に、１以上のメモリデバイスに記憶された露光パターンデータを初期パターンにリセットするように構成される場合がある。実施形態によっては、１以上の回路は、露光情報に基いてピクセルアレイにより画像を撮影しながら、ピクセルアレイの露光パターンを複数回にわたって変更するように構成される場合がある。
【００２６】
種々の実施形態において、複数のピクセル回路のうちの少なくとも１つのピクセル回路は、光検出素子、第１のトランジスタ、及び第２のトランジスタを含む。第１のトランジスタは、光検出素子に接続された端子を有する。第２のトランジスタは、露光制御信号ラインと、第１のトランジスタのゲートとの間に接続される。種々の実施形態において、１以上の回路は、露光情報に基いて露光制御信号ライン上の信号を制御するように構成される。実施形態によっては、少なくとも１つのピクセル回路は、第３のトランジスタ、及び第４のトランジスタをさらに含む場合がある。第３のトランジスタは、光検出素子に接続される。第４のトランジスタは、アンチブルーミング制御信号ラインと、第３のトランジスタのゲートとの間に接続される。１以上の回路は、露光情報に基いて、アンチブルーミング制御信号ライン上のアンチブルーミング信号を制御するように構成される。
【００２７】
種々の実施形態において、１以上の回路は、画像撮影処理の際に、アンチブルーミング制御信号ライン上のアンチブルーミング信号を、露光制御信号ライン上の露光制御信号とは反対の値になるように制御するように構成される。また、種々の実施形態において、光検出素子は、露光制御信号ラインの下に延びる第１の部分と、アンチブルーミング制御信号ラインの下に延びる第２の部分とを含む。一部の実施形態ににおいて、少なくとも１つのピクセル回路は、画像撮影処理の際に一定電圧に接続される１以上のダミー拡散領域をさらに有する場合がある。
【００２８】
実施形態によっては、少なくとも１つのピクセル回路は、リセットトランジスタをさらに含む場合がある。リセットトランジスタは、固定電圧と、センスノードとの間に接続され、センスノードの電圧が、出力信号を制御する。種々の実施形態において、１以上の回路は、リセットトランジスタのゲートに印加されるリセット信号を制御するように構成され、それによって画像撮影処理における出力信号の少なくとも２回の読み出しの際に、及びその読み出しの間にリセットトランジスタがオフの状態に維持され、センスノードへの電荷の蓄積に関して非破壊的な出力信号の少なくとも２回の読み出しが実施されるようにする場合がある。
【００２９】
種々の実施形態において、ピクセルアレイは、１以上の信号を提供するための複数の列読み出しラインをさらに含み、１以上の回路は、複数の列読み出しライン上の信号を、電圧信号、又は電流信号となるように選択的に制御するように構成される。実施形態によっては、１以上の信号は、画像撮影処理の際の少なくとも一部の時間においてアナログ電流信号である場合がある。種々の実施形態において、画像センサ回路は、複数のピクセル回路のうちのピクセルアレイの同じ列にある２以上のピクセル回路からピクセルアレイの列読み出しラインに出力されたアナログ信号を受信するように構成され、かつそのアナログ信号を対応するデジタル信号に変換するように構成された列アナログデジタル変換器回路をさらに含む。
【００３０】
種々の実施形態において、複数のピクセル回路は、複数の行、及び複数の列を成すように構成される。実施形態によっては、１以上の回路は、ピクセルアレイを選択的に制御し、２以上の行、及び２以上の列におけるピクセル回路から同時に出力を生成し、２以上の行からの出力が、ピクセルアレイの列読み出しライン上においてアナログ状態で結合されるようにする場合がある。
【００３１】
実施形態によっては、画像センサ回路は、抵抗グリッドをさらに含む場合がある。種々の実施形態において、抵抗グリッドは、複数の切替可能な抵抗器、及び複数のコンデンサを含む。実施形態によっては、複数のコンデンサは、ピクセルアレイから出力される１以上の信号に基く値を有する信号を受信するように接続され、複数の切替可能な抵抗器は、複数のコンデンサをコマンド信号に従って選択的に接続するように構成される場合がある。種々の実施形態において、１以上の回路は、複数の切替可能な抵抗器が複数のコンデンサを接続するように制御され、かつある時間が経過したときに、複数のコンデンサのうちの少なくとも１つに記憶された電圧をサンプリングするように構成される。また、種々の実施形態において、１以上の回路は、その電圧に基いて露光情報を更新するように構成される。
【００３２】
実施形態によっては、複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、複数の行のそれぞれが、閾値電流発生器をさらに含む場合がある。種々の実施形態において、１以上の回路は、複数の行のうちの特定の行における特定の閾値電流発生器の出力から導出される基準信号の電圧を、その特定の行における複数のピクセル回路のうちの特定のピクセル回路の出力から導出される信号の電圧と比較するように構成され、かつ、その比較結果に基いて露光情報を更新するように構成される。実施形態によっては、１以上の回路は、閾値と、露光情報から計算された数値との比較に基いて、ピクセルアレイにおける画像撮影処理を中止するように構成される場合がある。また、実施形態によっては、１以上の回路は、デジタル信号プロセッサを含む場合がある。種々の実施形態において、画像センサ回路は、複数のピクセル回路のうちの少なくとも１つのピクセル回路の少なくとも一部に配置された赤外線フィルタをさらに含む。実施形態によっては、画像センサ回路は、複数のピクセル回路のうちの少なくとも１つのピクセル回路の少なくとも一部に配置されたカラーフィルタをさらに含む場合がある。
【００３３】
本発明の一実施形態による画像センサ回路における方法は、（ａ）画像センサ回路のピクセルアレイの露光パターンに関連する情報を記憶するステップと、（ｂ）（ｉ）ピクセルアレイに記憶されている情報、及び（ｉｉ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて、ピクセルアレイの露光パターンを変更するステップとを含む。
【００３４】
本発明の一実施形態による画像センサ回路における方法は、（ａ）画像センサ回路のピクセルアレイの複数のピクセル回路のそれぞれにおいて電荷の蓄積を開始するステップと、（ｂ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路における電荷の蓄積を禁止するステップと、（ｃ）拡張ルールに少なくとも一部基いて、ピクセルアレイ内の複数のピクセル回路のうちの特定のピクセル回路に隣接する少なくとも１つのピクセル回路における電荷の集積を禁止するステップとを含む。
【００３５】
本発明の一実施形態によるピクセル回路は、感光素子と、第１のトランジスタと、第２のトランジスタとを含む。種々の実施形態において、感光素子は、フォトダイオード等からなる。第１のトランジスタは、感光素子と、センスノードとの間に接続される。第２のトランジスタは、露光制御信号ラインと、第１のトランジスタのゲートとの間に接続され、第２のトランジスタのゲートは、転送信号ラインに接続される。
【００３６】
本発明の一実施形態による画像処理システムは、画像センサ回路、及びプロセッサを含む。画像センサ回路は、ピクセルアレイを含み、また、ある種のシャッター動作を使用して画像を取得するように構成され、そのシャッター動作の際に、ピクセルアレイの露光パターンは、ピクセルアレイの少なくとも一部に蓄積された電荷に少なくとも一部基いて時間的に変化する露光情報に従ってセットされる。プロセッサは、画像内の１以上の物体を検出するように構成される。種々の実施形態において、露光情報はさらに、構造化要素により規定される拡散ルールにも基いて時間的に変化する。種々の実施形態において、画像センサ回路、及びプロセッサはいずれも、単一のチップ上に配置される。
【００３７】
本発明の種々の実施形態によれば、フィードバックを利用してピクセルアレイを制御することが可能となり、それによって画像撮影処理の際に、ピクセルアレイの少なくとも一部に既に蓄積されている電荷を示すピクセルアレイから出力される信号に少なくとも一部基いて、ピクセルアレイを制御することが可能となる。また、本発明の種々の実施形態によれば、個々のピクセル回路レベルで集積時間を制御することが可能となり、それによって画像撮影処理の際に、ピクセルアレイの同じ行にある複数のピクセル回路に、それぞれ異なる長さの時間にわたって電荷を集積させることが可能となる。種々の実施形態において、特定のシャッター動作によれば、実際の場面の明るいエリアについて電荷を集積しているピクセル回路に、その実際の場面の暗いエリアについて電荷を集積しているピクセル回路の蓄積時間に比べて短い集積時間だけ電荷を集積させることが可能となる。従って、本発明の種々の実施形態によれば、画像撮影処理の際にピクセル回路によって既に蓄積されている電荷に少なくとも一部基いて、画像撮影処理の際に個々のピクセル回路に許された電荷を蓄積することが可能な時間の長さを制御することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】従来技術による画像センサ回路を示す図である。
【図２】従来技術によるピクセル回路を示す図である。
【図３】従来技術による列アナログデジタル変換器（ＡＤＣ）を示す図である。
【図４】従来技術による画像センサ回路を示す図である。
【図５】本発明の一実施形態による画像処理システムを示す図である。
【図６】本発明の一実施形態による画像センサ回路を示す図である。
【図７】本発明の一実施形態によるピクセル回路を示す図である。
【図８】本発明の一実施形態による閾値電流発生器を示す図である。
【図９】本発明の一実施形態による列ＡＤＣ回路を示す図である。
【図１０】本発明の一実施形態による基準信号変換器を示す図である。
【図１１】本発明の一実施形態による画像センサ回路を示す図である。
【図１２】本発明の一実施形態による列ＡＤＣ回路を示す図である。
【図１３】本発明の一実施形態による画像センサ回路を示す図である。
【図１４】本発明の一実施形態によるピクセル回路のレイアウトを示す図である。
【図１５】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１６】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１７】本発明の一実施形態による画像センサ回路における方法を示すフロー図である。
【図１８Ａ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｂ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｃ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１８Ｄ】本発明の一実施形態による構造化要素によって規定される拡散ルールを示す図である。
【図１９Ａ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｂ】本発明の一実施形態による図１９Ａの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｃ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｄ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｅ】本発明の一実施形態による図１９Ｄの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｆ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｇ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｈ】本発明の一実施形態による図１９Ｇの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図１９Ｉ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｊ】本発明の一実施形態による露光パターンバッファの内容の一例を示す図である。
【図１９Ｋ】本発明の一実施形態による図１９Ｊの露光パターンバッファの内容に従ってセットされたピクセルアレイの露光パターンの一例を示す図である。
【図２０】本発明の一実施形態による画像センサ回路を示す図である。
【図２１】本発明の一実施形態による画像センサ回路を示す図である。
【図２２】本発明の一実施形態によるレイアウトを示す図である。
【発明を実施するための形態】
【００３９】
[例示的実施形態の詳細な説明]
図５は、本発明の一実施形態による画像処理システム７００を示すブロック図である。画像処理システム７００は、画像センサ回路２００、及びプロセッサ８００を含む。画像センサ回路２００は、ピクセルアレイ２４０、及び１以上の回路２９０を含む。種々の実施形態において、画像センサ回路２００、及びプロセッサ８００はいずれも単一のチップ上に配置される。種々の実施形態において、画像センサ回路２００は、実際の場面の画像を撮影することができ、プロセッサ８００は、画像センサ回路２００により撮影された画像を処理するように構成される。実施形態によっては、プロセッサ８００は、画像についてのデータを画像センサ回路２００から受信するように構成され、かつ、そのデータを処理し、画像中の１以上の物体を検出するように構成される場合がある。種々の実施形態において、画像処理システム７００は、マシンビジョン認識その他の自動パターン認識の用途に使用される場合がある。実施形態によっては、画像処理システム７００は、人間が見る画像を得るために使用される場合がある。
【００４０】
実施形態によっては、プロセッサ８００は、２００７年１１月３０日に出願された「Vision System on a Chip」と題する米国仮出願第６０／９９１，５４０号に開示されている回路のような、１以上の物体を検出するためのパターンマッチングを実施する回路を含む場合がある。この米国仮出願の内容は全て、参照により本明細書に援用される。実施形態によっては、プロセッサ８００は、１以上の特徴のモデルを使用し、画像の中から、物体を表す１以上の特徴をサーチするように構成される場合がある。また、そのような実施形態では、プロセッサ８００は、米国仮特許出願第６０／９９１，５４５号の図８のフロー図におけるステップ８０２〜０１０を含む方法のような、画像内の特徴を探索することによって物体を検出する方法を実施する場合がある。
【００４１】
図６は、本発明の一実施形態による画像センサ回路２００を示す図である。画像センサ回路２００は、ピクセルアレイ２４０、アナログデジタル変換器（ＡＤＣ）ブロック２４９、ピクセル制御信号発生器２１３、制御プロセッサ２１２、デジタル画像プロセッサ２１０、及び画像メモリバッファ２１１を含む。実施形態によっては、画像センサ回路２００は、露光パターンバッファ２９５をさらに含む場合がある。ピクセルアレイ２４０は、行、及び列を成すように構成された複数のピクセル回路２５０を含む。例えば、種々の実施形態において、ピクセルアレイ２４０は、ｎ、ｍを整数値として、「ｎ」行、及び「ｍ」列のピクセル回路２５０を含む場合がある。各ピクセル回路２５０は、撮影する場面の対応する部分の光強度をサンプリングするために、フォトダイオードのような光検出素子を含む。種々の実施形態において、ピクセルアレイ２４０は、列を成すように構成された複数の閾値電流発生器２６０をさらに含む。各閾値電流発生器２６０は、ピクセルアレイ２４０内のピクセル回路２５０の対応する行に関連する場合があり、さらに、その対応する行を信号比較に使用するために、基準信号を生成するように構成される場合がある。
【００４２】
ピクセルアレイ２４０は、行制御ライン２２３１、２２３２、・・・、２２３ｎを含み、各行制御ラインは、複数の制御ライン（図６には示されていない）を含む場合があり、ピクセルアレイ２４０は、列読み出しライン２３１１、２３１２、・・・、２３１ｍをさらに含む。ピクセル制御信号発生器２１３は、行制御ライン２２３１、２２３２、・・・、２２３ｎを介してピクセルアレイ２４０内のピクセル回路２５０に制御信号を供給し、ピクセル回路２５０の動作を制御するように構成される。種々の実施形態において、ピクセルアレイ２４０の第ｉ行のような、ピクセルアレイ２４０の同じ行にあるピクセル回路２５０は、共通の行制御ライン２２３ｉを介して、ピクセル制御信号発生器２１３からの共通の行制御信号を共用する。また、種々の実施形態において、ピクセルアレイ２４０の第ｊ番目の列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通の列読み出しライン２３１ｊを共用し、出力を生成することができる。種々の実施形態において、ピクセルアレイ２４０は基準信号線２３２をさらに含み、その基準信号線２３２を介して、複数の閾値電流発生器２６０のキャッシュは出力を生成することができる。
【００４３】
列読み出しライン２３１１、２３１２、・・・、２３１ｍを介してピクセルアレイ２４０から出力されるアナログ信号は、ＡＤＣブロック２４９に入力される。種々の実施形態において、ＡＤＣブロック２４９は、ピクセルアレイ２４０内のピクセル回路２５０の各列について、１以上の列ＡＤＣ回路２２０を含む。種々の実施形態において、列ＡＤＣ回路２２０は、列読み出しライン２３１１、２３１２、・・・、２３１ｍを介してピクセルアレイ２４０からそれぞれ受信したアナログ信号を、対応するデジタル出力ライン２４１１、２４１２、・・・、２４１ｍに出力されるデジタル信号に変換する。種々の実施形態において、ＡＤＣブロック２４９は、ピクセルアレイ２４０から延びる基準信号線２３２上の信号を受信し、基準電圧ライン２４３に基準信号を提供することにより、ＡＤＣブロック２４９の複数の列ＡＤＣ回路２２０のそれぞれに基準信号を供給する基準信号変換器２２１をさらに含む。種々の実施形態において、ＡＤＣブロック２４９は、１以上の制御ライン２４１を含み、制御ライン２４１を介して、制御プロセッサ２１２は、基準信号変換器２２１の動作を制御するための制御信号を供給する。また、種々の実施形態において、ＡＤＣブロック２４９は、１以上の制御ライン２４２を含み、制御ライン２４２を介して、制御プロセッサ２１２は、複数の列ＡＤＣ回路２２０の動作を制御するための制御信号を供給する。
【００４４】
種々の実施形態において、制御プロセッサ２１２は、ＡＤＣブロック２４９の動作を制御するように構成され、また、ピクセル制御信号発生器２１３の動作を制御するように構成される。種々の実施形態において、制御プロセッサ２１２は、１以上の制御ライン２４４を介してピクセル制御信号発生器２１３に制御信号を供給する。ＡＤＣブロック２４９からデジタル出力ライン２４６１、２４６２、・・・、２４６ｍへ出力されたデジタル信号は、デジタル画像信プロセッサ２１０に入力される。画像センサ回路２００は、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｎをさらに含み、各ピクセル制御信号ラインは、複数の制御ライン（図６には示されていない）を含む場合がある。デジタル画像プロセッサ２１０は、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｎを介して、ピクセルアレイ２４０内のピクセル回路２５０に制御信号を供給するように構成される。種々の実施形態において、ピクセルアレイ２４０の第ｊ列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通のピクセル制御信号ライン２２６ｊを共用し、ピクセル制御信号ライン２２６ｊを介して、制御信号はデジタル画像プロセッサ２１０から伝送される。
【００４５】
種々の実施形態において、デジタル画像プロセッサ２１０は、１以上の通信ライン２４５を介して制御プロセッサ２１２と通信する。また、種々の実施形態において、デジタル画像プロセッサ２１０は、読み出し／書き込みバス２４８を介して画像メモリバッファ２１１からデータを読み出し、画像メモリバッファ２１１にデータを書き込む。実施形態によっては、デジタル画像プロセッサ２１０から画像メモリバッファ２１１へデータを伝送することが可能な独立した書き込みバス２４７を設ける場合がある。種々の実施形態において、デジタル画像プロセッサ２１０は、デジタル出力ライン２４６１、２４６２、・・・、２４６ｍを介してＡＤＣブロック２４９から受信したデジタル信号を処理し、１以上の出力ライン２１９上に出力信号を生成するように構成される。種々の実施形態において、画像メモリバッファ２１１は、データの記憶、及び読み出しのために、ランダムアクセスメモリ（ＲＡＭ）等を含む。実施形態によっては、画像センサ回路２００は、露光パターンバッファ２９５を含み、デジタル画像プロセッサ２１０は、露光パターンバッファ２９５に対する読み出し、及び書き込みを行う機能を有する場合がある。種々の実施形態において、露光パターンバッファ２９５は、ＲＡＭ等を含む。
【００４６】
画像センサ回路２００の種々の実施形態は、（ｉ）列読み出しライン２３１１、２３１２、・・・、２３１ｍ上に出力される信号がアナログ電流信号である電流アナログモードと、（ｉｉ）列読み出しライン２３１１、２３１２、・・・、２３１ｍ上に出力される信号がアナログ電圧信号である電圧アナログモードとのいずれかを選択することができる。種々の実施形態において、画像センサ回路２００は、電圧源２３０、複数のバイアス電圧源２３４１、２３４２、・・・、２３４ｍ、及びアナログスイッチ等のような複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍをさらに含む。また、種々の実施形態において、ピクセルアレイ２４０は、複数の電圧源ライン２３５１、２３５２、・・・、２３５ｍをさらに含む。種々の実施形態において、ピクセルアレイ２４０の第ｊ列のような、ピクセルアレイ２４０の同じ列にあるピクセル回路２５０は、共通の電圧源ライン２３５ｊを共用し、また、その列の電圧源ライン２３５ｊは、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍのうちの対応する電圧源スイッチ２１７ｊに接続される。種々の実施形態において、制御プロセッサ２１２は、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍをそれぞれ制御し、電圧源２３０の端子と、バイアス電圧源２３４１、２３４２、・・・、２３４ｍのうちの対応するものの第１の端子との間を切り替えるように構成される。種々の実施形態において、各バイアス電圧源２３４１、２３４２、・・・、２３４ｍの第２の端子は、グラウンド２３３に接続される。
【００４７】
種々の実施形態において、ピクセルアレイ２４０は、複数の閾値電流発生器２６０のそれぞれに接続された電圧源ライン２３８をさらに含む。また、種々の実施形態において、画像センサ回路２００は、バイアス電圧源２８１、及び電圧源ライン２３８に接続された２３９をさらに含む。種々の実施形態において、制御プロセッサ２１２は、スイッチ２３９を制御し、バイアス電圧源２８１の第１の端子と、非接続状態との間を切り替えるように構成される。また、種々の実施形態において、バイアス電圧源２８１の第２の端子は、グラウンド２３３に接続される。種々の実施形態において、ピクセルアレイ２４０は、複数の閾値電流発生器２６０のそれぞれに接続された閾値電圧ライン２６８をさらに含む。また、種々の実施形態において、画像センサ回路２００は閾値電圧源２６７をさらに含み、閾値電圧源２６７の第１の端子は閾値電圧ライン２６８に接続され、第２の端子はグラウンドに接続される。
【００４８】
図５、及び図６を参照すると、種々の実施形態において、１以上の回路２９０は、デジタル画像プロセッサ２１０を含む。実施形態によっては、デジタル画像プロセッサ２１０は、プログラム可能なデジタル信号プロセッサ等を含む場合がある。実施形態によっては、１以上の回路２９０は、ピクセル制御信号発生器２１３をさらに含む場合がある。種々の実施形態において、１以上の回路２９０は、ＡＤＣブロック２４９をさらに含む。また、種々の実施形態において、１以上の回路２９０は、複数のバイアス電圧源２３４１、２３４２、・・・、２３４ｍ、複数の電圧源スイッチ２１７１、２１７２、・・・、２１７ｍ、バイアス電圧源２８１、スイッチ２３９、及び閾値電圧源２６７をさらに含む。
【００４９】
図７は、本発明の一実施形態によるピクセル回路２５０を示している。ピクセル回路２５０は、フォトダイオード２０１等のような光検出器、又は感光素子を含む。ピクセル回路２５０は、転送ゲートトランジスタ２０２、フローティング拡散ノードのようなセンスノード２０３、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、アンチブルーミングゲートトランジスタ２１６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５をさらに含む。種々の実施形態において、転送ゲートトランジスタ２０２、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、アンチブルーミングゲートトランジスタ２１６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５はそれぞれ、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタ等を含む場合がある。センスノード２０３は、特定の静電容量を有し、ある程度の電荷を蓄積することができる。
【００５０】
行制御ライン２２３１、２２３２、・・・、２２３ｎ（図６参照）の一例を、図７に、行制御ライン２２３として示す。種々の実施形態において、行制御ライン２２３は、行読み出し信号ライン２５４、転送信号ライン２５３、及びリセット信号ライン２５２を含む。種々の実施形態において、ピクセル回路２５０は、行読み出し信号ライン２５４、転送信号ライン２５３、及びリセット信号ライン２５２上の入力信号を受信する。ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍ（図６参照）の一例を、図７に、ピクセル制御信号ライン２２６として示す。種々の実施形態において、ピクセル制御信号ライン２２６は、露出制御信号ライン２２５、及びアンチブルーミング制御信号ライン２５６を含む。種々の実施形態において、ピクセル回路２５０は、露出制御信号ライン２５５、及びアンチブルーミング制御信号ライン２５６上の入力信号を受信する。電圧源ライン２３５１、２３５２、・・・、２３５ｍ（図６参照）の一例を、図７に、電圧源ライン２３５として示す。種々の実施形態において、ピクセル回路２５０は、電圧源ライン２３５を介して入力電圧信号を受信する。列読み出しライン２３１１、２３１２、・・・、２３１ｍ（図６参照）の一例を、図７に、列読み出しライン２３１として示す。種々の実施形態において、ピクセル回路２５０は、列読み出しライン２３１上に出力信号を生成する。
【００５１】
図７のピクセル回路２５０の一実施形態において示したように、フォトダイオード２０１のアノードは、グラウンド２３３に接続され、フォトダイオード２０１のカソードは、転送ゲートトランジスタ２０２の第１の端子に接続され、かつ、アンチブルーミングゲートトランジスタ２１６の第１の端子に接続される。転送ゲートトランジスタ２０２の第２の端子は、センスノード２０３に接続され、転送ゲートトランジスタ２０２のゲートは、第２の書き込み選択トランジスタ２１５の第１の端子に接続される。リセットトランジスタ２０４の第１の端子は、電圧源２５１に接続され、リセットトランジスタ２０４の第２の端子は、センスノード２０３に接続され、リセットトランジスタ２０４のゲートは、リセット信号ライン２５２に接続される。ドライブトランジスタ２０５の第１の端子は、電圧源ライン２３５に接続され、ドライブトランジスタ２０５の第２の端子は、読み出し選択トランジスタ２０６の第１の端子に接続され、ドライブトランジスタ２０５のゲートは、センスノード２０３に接続される。読み出し選択トランジスタ２０６の第２の端子は、行読み出しライン２３１に接続され、読み出し選択トランジスタ２０６のゲートは、行読み出し信号ライン２５４に接続される。
【００５２】
アンチブルーミングトランジスタ２１６の第２の端子は、電圧源２５１に接続され、アンチブルーミングトランジスタ２１６のゲートは、第１の書き込み選択トランジスタ２１４の第１の端子に接続される。第１の書き込み選択トランジスタ２１４の第２の端子は、アンチブルーミング制御信号ライン２５６に接続され、第１の書き込み選択トランジスタ２１４のゲートは、転送信号ライン２５３に接続される。第２の書き込み選択トランジスタ２１５の第２の端子は、露光制御信号ライン２５５に接続され、第２の書き込み選択トランジスタ２１５のゲートは、転送信号ライン２５３に接続される。
【００５３】
図８は、本発明の一実施形態による閾値電流発生器２６０を示している。閾値電流発生器２６０は、電流制御トランジスタ２６５、及び選択トランジスタ２６６を含む。種々の実施形態において、電流制御トランジスタ２６５、及び選択トランジスタ２６６はそれぞれ、ＮＭＯＳ電界効果トランジスタ等からなる。行制御ライン２２３１、２２３２、・・・、２２３ｎ（図６参照）の一例に関する行読み出し信号ライン２５４を、図８に、閾値電流発生器２６０に接続されるものとして示す。図８の閾値電流発生器２６０の一実施形態に示すように、電流制御トランジスタ２６５の第１の端子は、電圧源ライン２３８に接続される。電流制御トランジスタ２６５のゲートは、閾値電圧ライン２６８に接続され、電流制御トランジスタ２６５の第２の端子は、選択トランジスタ２６６の第１の端子に接続される。選択トランジスタ２６６のゲートは、行読み出し信号ライン２５４に接続され、選択トランジスタ２６６の第２の端子は、基準信号ライン２３２に接続される。
【００５４】
図９は、本発明の一実施形態による列ＡＤＣ回路２２０を示している。列ＡＤＣ回路２２０は、出力モードスイッチ２２７、二重サンプリング増幅器２０７、ソーストランジスタ２０８、ＡＤＣ回路２０９、電流電圧変換器２２２、差比較器２２５、及びデジタルマルチプレクサ２２８を含む。列読み出しライン２３１１、２３１２、・・・、２３１ｍ（図６参照）の一例を、図９に、列読み出しライン２３１として示す。デジタル出力ライン２４６１、２４６２、・・・、２４６ｍ（図６参照）の一例を、図９に、デジタル出力ライン２４６として示す。制御プロセッサ２１２（図６参照）からの１以上の制御ライン２４２は、列ＡＤＣ回路２２０に入力される。種々の実施形態において、制御プロセッサ２１２（図６参照）は、１以上の制御ライン２４２に制御信号を供給し、出力モードスイッチ２２７、二重サンプリング増幅器２０７、ソーストランジスタ２０８、電流電圧変換器２２２、ＡＤＣ回路２０９、差比較器２２５、及びデジタルマルチプレクサ２２８の動作を制御するように構成される。種々の実施形態において、１以上の制御ライン２４２は、制御プロセッサ２１２（図６参照）からデジタルマルチプレクサ２２８へ選択信号を伝送するための選択信号ライン２７４を含む。
【００５５】
図９の列ＡＤＣ回路２２０の一実施形態において示したように、出力モードスイッチ２２７は、列読み出しライン２３１を電流電圧変換器２２２の入力に接続し、又は二重サンプリング増幅器２０７の入力とソーストランジスタ２０８の第一の端子の両方に接続するように制御される。種々の実施形態において、出力モードスイッチ２２７は、１以上の制御ライン２４２を介して供給される制御信号により、制御プロセッサ（図６参照）によって制御することができる。種々の実施形態において、電流電圧変換器２２２は、アナログ電流信号を受信し、そのアナログ電流信号を電圧信号に変換し、電圧信号を出力するように構成される。電流電圧変換器２２２の出力は、差比較器２２５の第１の入力に接続される。差比較器２２５の第２の入力は、基準信号変換器２２１（図６参照）からの基準電圧信号を受信するために、基準電圧ライン２４３に接続される。種々の実施形態において、差比較器２２５は、電流電圧変換器２２２からの電圧信号出力と、基準電圧ライン２４３から受信した基準電圧信号との間の差を増幅し、その差に基いてデジタル出力を生成するように構成される。種々の実施形態において、差比較器２２５の出力は、デジタルマルチプレクサ２２８の第１の入力に供給される。
【００５６】
種々の実施形態において、ソ−ストランジスタ２０８の第１の端子は、二重サンプリング増幅器２０７の入力に接続される。また、種々の実施形態において、ソーストランジスタ２０８の第２の端子は、グラウンド２３３に接続され、ソーストランジスタ２０８のゲートは、電圧提供源２７３に接続される。種々の実施形態において、二重サンプリング増幅器２０７は、列読み出しライン２３１上のピクセル出力電圧をサンプリングするように構成され、また、別の時点において、列読み出しライン２３１上のリセット電圧をサンプリングするように構成され、さらに、そのピクセル出力電圧とリセット電圧との差を計算し、補正されたピクセル出力電圧を得るように構成される。種々の実施形態において、ＡＤＣ回路２０９は、その補正されたピクセル出力電圧を二重サンプリング増幅器２０７から受信するために、二重サンプリング増幅器２０７の出力に接続される。種々の実施形態において、ＡＤＣ回路２０９は、補正されたピクセル出力電圧を２値化し、２値化された補正されたピクセル出力電圧をデジタルマルチプレクサ２２８の第２の入力に供給する。種々の実施形態において、デジタルマルチプレクサ２２８は、選択信号ライン２７４に提供される制御信号に基いて、差比較器２２５の出力か、又はＡＤＣ回路の出力をデジタル出力ライン２４６に出力するように構成される。
【００５７】
図１０は、本発明の一実施形態による基準信号変換器２２１を示している。種々の実施形態において、基準信号変換器２２１は、スイッチ２８１、電流電圧変換器２２４、及び電圧駆動回路２２９を含む。種々の実施形態において、スイッチ２８１は、基準信号ライン２３２を電流電圧変換器２２４の入力に対して接続、又は切断するように制御される。種々の実施形態において、スイッチ２８１は、制御プロセッサ２１２（図６参照）からの１以上の制御ライン２４１に供給される制御信号によって制御される。種々の実施形態において、電流電圧変換器２２４は、基準信号ライン２３２上に提供される基準アナログ電流信号を対応する電圧信号に変換し、その対応する電圧信号を出力するように構成される。種々の実施形態において、電流電圧変換器２２４から出力される電圧信号は、電圧駆動回路２２９の第１の入力に供給される。種々の実施形態において、電圧駆動回路２２９の出力は、電圧駆動回路２２９の第２の入力へのフィードバックとして設けられ、電圧駆動回路２２９は、基準電圧ライン２４３に基準電圧信号を印加するように構成され、基準電圧信号は、電流電圧変換器２２４の出力に少なくとも一部基く。
【００５８】
図１１は、本発明の一実施形態による図６の画像センサ回路２０を示し、その中に、図７のピクセル回路２５０、図８の閾値電流発生器２６０、図９の列ＡＤＣ回路２２０、及び図１０の基準信号変換器２２１が示されている。電圧源スイッチ２１７１、２１７２、・・・、２１７ｍ（図６参照）の一例を、図１１に、電圧源スイッチ２１７として示す。バイアス電圧源２３４１、２３４２、・・・、２３４ｍ（図６参照）の一例を、図１１に、電圧バイアス源２３４として示す。種々の実施形態において、画像センサ回路２００は、電圧アナログモード、又は電流アナログモードのいずれかで動作するように制御される。種々の実施形態において、制御プロセッサ２１２は、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８を制御することにより、ピクセル回路２５０からの出力を、電圧アナログモード、又は電流アナログモードのいずれかにセットするように構成される。
【００５９】
電圧アナログモードにセットする場合、種々の実施形態において、制御プロセッサ２１２は、（ｉ）ドライブトランジスタ２０５の第１の端子が電圧源スイッチ２１７を通して電圧源２３０に接続されるように電圧源スイッチ２１７を制御し、（ｉｉ）読み出し選択トランジスタ２０６の第２の端子がソーストランジスタ２０８の第１の端子、及び二重サンプリング増幅器２０７の入力に接続されるように出力モードスイッチ２２７を制御し、（ｉｉｉ）デジタルマルチプレクサ２２８が出力としてＡＤＣ回路２０９の出力を提供するようにデジタルマルチプレクサ２２８を制御する。そのような実施形態における電圧アナログモードにおいて、ピクセル回路２５０は、列ＡＤＣ回路２２０に電圧信号を供給する機能を有し、電圧信号は、二重サンプリング増幅器２０７によってサンプリングされる。
【００６０】
電流アナログモードにセットする場合、種々の実施形態において、制御プロセッサ２１２は、（ｉ）ドライブトランジスタ２０５の第１の端子が電圧源スイッチ２１７を介してバイアス電圧源２３４に接続されるように電圧源スイッチ２１７を制御し、（ｉｉ）読み出し選択トランジスタ２０６の第２の端子が電流電圧変換器２２２の入力に接続されるように出力モードスイッチ２２７を制御し、（ｉｉｉ）電流制御トランジスタ２６５の第１の端子がスイッチ２３９を介してバイアス電圧源２８１に接続されるようにスイッチ２３９を制御し、（ｉｖ）デジタルマルチプレクサ２２８が出力として差比較器２２５の出力を提供するようにデジタルマルチプレクサ２２８を制御する。そのような実施形態における電流アナログモードにおいて、ピクセル回路２５０は、列ＡＤＣ回路２２０に１以上の電流信号を供給する機能を有し、電流信号は、電流電圧変換器２２２によって、対応する１以上の電圧信号に変換される。
【００６１】
次に、本発明の一実施形態による画像センサ回路２００の動作について、図６、図７、図８、図９、図１０、及び図１１を参照して説明する。画像撮影処理の前に、ピクセル制御信号発生器２１３からリセット信号ライン２５２にハイ信号を供給させ、かつ転送信号ライン２５３にハイ信号を供給させ、さらに、デジタル画像プロセッサ２１０から露光制御信号ライン２５５にハイ信号を供給させ、かつアンチブルーミング制御信号ライン２５６にロー信号を供給させることによって、フォトダイオード２０１、及びセンスノード２０３はリセットされる。そのような信号の組み合わせによって、リセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はいずれもオンになり、アンチブルーミングゲートトランジスタ２１６はオフになる。
【００６２】
種々の実施形態において、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、それぞれ寄生容量を有し、従ってアンチブルーミングゲートトランジスタ、及び転送ゲートトランジスタ２０２のゲートにそれぞれ書き込まれる値は、例えばそれらが新たな値によって上書きされるまで存続することができる。また、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２のゲートは、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５によってそれぞれ分離することができる。従って、リセット動作のために第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５のそれぞれの第２の端子に値が与えられ、転送信号ライン２５３にハイ信号が供給された後、転送信号ライン２５３上の信号はローに変化する場合があり、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、その寄生容量により、例えば新たな値が書き込まれるまで、その与えられた値を保持することになる。
【００６３】
種々の実施形態において、画像撮影処理を開始するときは、転送ゲートトランジスタ２０２をオンの状態に維持したまま、リセット信号ライン２５２にロー信号を供給し、リセットトランジスタ２０４をオフにし、フォトダイオード２０１において生成された電荷をセンスノード２０３に蓄積できるようにする。その状態にある間、フォトダイオード２０１からの電荷は、センスノード２０３に集積される。センスノード２０３における電荷の蓄積が開始された後、電圧源スイッチ２１７、出力モードスイッチ２２７、スイッチ２３９、及びデジタルマルチプレクサ２２８を電流アナログモード設定に従ってセットすることにより、アナログ電流読み出しを実施することができ、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替える。アナログ電流読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を出力する。
【００６４】
電流アナログモードにおいて読み出しのために、行読み出し信号ライン２５４にハイ信号を供給し、読み出し選択トランジスタ２０６をオンに切り替えると、列読み出しライン２３１上に、センスノード２０３の電圧レベルに比例した電流が生成される。電流電圧変換器２２２は、列読み出しライン２３１上の電流をピクセル出力電圧に変換する。基準電流は、閾値電圧源２６７により提供される閾値電圧に従って、閾値電流発生器２６０において生成される。電流電圧変換器２２４は、その基準電流を、電圧駆動回路２２９によって基準電圧ライン２４３に印加される基準電圧に変換する。差比較器２２５は、ピクセル出力電圧と、基準電圧との間の差を増幅し、デジタル出力を生成する。デジタル画像プロセッサ２１０は、マルチプレクサ２２８を通して差比較器２２５のデジタル出力を読み出す。
【００６５】
ピクセル回路２５０から列読み出しライン２３１への電流の読み出しは、非破壊的であり、従って、センスノード２０３に蓄積された電荷は、列読み出しライン２３１への電流の読み出しの後も、センスノード２０３に留まる。従って、種々の実施形態において、ピクセル回路２５０からの電流の読み出しは、画像撮影処理中にセンスノード２０３に蓄積された電荷を逃がすことなく、画像撮影中に複数回にわたって実施される場合がある。電圧源スイッチ２１７、出力モードスイッチ２２７、スイッチ２３９、及びデジタルマルチプレクサ２２８を電流アナログモード設定に従ってセットすることによって、画像撮影処理中に１以上のアナログ電流読み出しが実施される場合があり、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替える。アナログ電流読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を供給する場合がある。従って、画像撮影処理中に異なる回数の複数のアナログ電流読み出しを実施することにより、画像撮影中に、センスノード２０３に蓄積された電荷をモニタリングすることができ、その場合、各アナログ電流読み出しは、センスノード２０３に蓄積される電荷について非破壊的なものである。
【００６６】
種々の実施形態において、センスノード２０３における電荷の集積は、センスノード２０３に既に蓄積された電荷を維持したまま、撮影動作中に中止させることができる。センスノード２０３における電荷の集積を中止させるために、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、アンチブルーミング制御信号ライン２５６にハイ信号を供給する場合があり、ピクセル制御信号発生器２１３は、転送信号ライン２５３にハイ信号を供給する場合がある。そのような信号の組み合わせによって、転送ゲートトランジスタ２０２はオフになり、アンチブルーミングゲートトランジスタ２１６はオンになる。アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は特定の寄生ゲート容量を有し、それによって、それらのトランジスタは値を記憶することができ、その後、ピクセル制御信号発生器２１３は、転送信号ライン２５３にロー信号を供給し、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２は、新たな値が書き込まれるまで、それらの値を保持することになる。アンチブルーミングゲートトランジスタ２１６がオンになると、フォトダイオード２０１は使い果たされる。
【００６７】
アナログ電圧読み出しは、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサを電圧アナログモード設定に従ってセットし、その後、ピクセル制御信号発生器２１３から行読み出し信号ライン２５４にハイ信号を供給させ、読み出し選択トランジスタ２０６をオンに切り替えることによって実施される場合がある。電圧アナログモードにおける読み出しのために、行読み出し信号ライン２５４にハイ信号を供給し、読み出し選択トランジスタ２０６をオンにするとき、センスノード２０３の電圧レベルに比例するピクセル出力電圧が、ソーストランジスタ２０８の第１の端子において、列読み出しライン２３１に印加される。二重サンプリング増幅器２０７は、ピクセル回路２５０からの電圧読み出しの際に、ソーストランジスタ２０８の第１の端子におけるピクセル出力電圧をサンプリングする。アナログ電圧読み出しが実施された後、制御信号発生器２１３は、行読み出し信号ライン２５４にロー信号を供給する場合がある。センスノード２０３がリセット状態にあるとき、二重サンプリング増幅器２０７はさらに、ソーストランジスタ２０８の第１の端子におけるリセット電圧をサンプリングする。二重サンプリング増幅器２０７は、補正されたピクセル出力電圧に到達するために、ピクセル出力電圧と、リセット電圧との間の差を計算し、補正されたピクセル出力電圧は、ＡＤＣ回路２０９によって２値化される。アナログ電圧読み出しの場合、デジタル画像プロセッサ２１０は、マルチプレクサ２２８を通してＡＤＣ回路２０９のデジタル出力を読み出す。
【００６８】
センスノード２０３をリセット状態にするために、デジタル画像プロセッサ２１０から露光制御信号ライン２５５にハイ信号を供給させ、アンチブルーミング制御信号ライン２５６にハイ信号を供給させ、さらに、ピクセル制御信号発生器２１３から転送信号ライン２５３にハイ信号を供給させ、リセット信号ライン２５２にハイ信号を供給させることにより、ピクセル回路２５０をリセットする場合がある。そのような信号の組み合わせによって、リセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はいずれもオンになり、アンチブルーミングゲートトランジスタ２１６はオフになる。センスノード２０３がリセット状態にあるときに、ピクセル制御信号発生器２１３によって行読み出し信号ライン２５４にハイ信号が供給され、読み出し選択トランジスタ２０６がオンにされると、センスノード２０３のリセット電圧レベルに比例するリセット電圧が、ソーストランジスタ２０８の第１の端子に供給される。二重サンプリング増幅器２０７は、ピクセル回路２５０からの電圧アナログ読み出しの際に使用されるソーストランジスタ２０８の第１の端子におけるリセット電圧をサンプリングする場合がある。
【００６９】
ピクセル回路２５０からのアナログ電流読み出し、及びアナログ電圧読み出しを両方とも可能にする一つの利点は、各タイプの読み出しが、望ましいクオリティになることである。アナログ電流読み出しによれば、ピクセルアレイ２４０からの高速読み出しが可能となる。なぜなら、大きなピクセルアレイの場合に存在することがある列読み出しライン２３１の大きな静電容量は、アナログ電流出力の迅速な生成の妨げにならないからである。アナログ電圧読み出しによれば、ピクセルアレイ２４０からの低雑音の信号読み出しが可能になる場合がある。従って、種々の実施形態において、アナログ電流読み出しは、画像撮影処理においてピクセルアレイから複数回にわたって迅速に値を得るために使用される場合がある一方、アナログ電圧読み出しは、画像撮影処理の最後の時点で低雑音の最終的な値を得るために使用される場合がある。
【００７０】
アナログ電流読み出しのもう一つの利点は、アナログ電流読み出しによれば、ピクセルアレイ２４０内の複数行のピクセル回路２５０を同時に選択し、ピクセルアレイ２４０の各列について、ピクセルアレイ２４０の選択された行のピクセル回路２５０の出力電流の和に比例する出力電流を生成することができる点にある。そのような複数行読み出しによれば、垂直方向における出力画像の空間的平均化、又は平滑化が可能となる。特定の画像取得方法において、そのような局部的な画像平均化は、ピクセル回路の欠陥により一般的に生成される雑音や、異なるピクセル回路のドライブトランジスタ間の差によって生じる固定パターン雑音のようなある種の雑音をフィルタリングするのに有利な場合がある。なぜなら、局部的な平均化によれば、画像の垂直方向におけるローパスフィルタリング、及び、画像を行単位でサブサンプリングするときのアンチエイリアスフィルタリングが可能になるからである。
【００７１】
図１２は、本発明の一実施形態による列ＡＤＣ回路２２０の他の実施形態を示している。図１２の列ＡＤＣ回路２２０の実施形態の要素のうち、図９の列ＡＤＣ回路２２０の実施形態の要素と同じものには、同じ符号を付してある。図１２の列ＡＤＣ回路２２０の実施形態は、電流電圧変換器２２２、及び差比較器２２５が、電流比較器２２２ｂに置換されている点で、図９の列ＡＤＣ回路２２０の実施形態とは異なる。電流比較器２２２ｂは、電流比較器２２２ｂに入力される電流が正であるか負であるかを検出し、その検出結果を示す２値出力を生成する。スイッチ２２７が、列読み出しライン２３１を電流比較器２２２ｂの入力に接続するように制御される場合、電流比較器２２２ｂの入力は、列読み出しライン２３１に接続される。電流比較器２２２ｂの出力は、マルチプレクサ２２８の第１の入力に供給される。
【００７２】
図１３は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図１３の画像センサ回路２００の実施形態は、図９の列ＡＤＣ回路２２０の実施形態を含む替わりに、図１２の列ＡＤＣ回路２２０の実施形態を含む点で、図１１の画像センサ回路２００の実施形態とは異なる。また、図１３の画像センサ回路２００の実施形態は、基準信号変換器２２１（図６参照）を含まない。また、図１３の画像センサ回路２００の実施形態は、ピクセル回路の各列について、電流源２１８として一例が示されているような電流源をさらに含み、ピクセル回路の各列について、電流源スイッチ２８３として一例が示されているような電流源スイッチをさらに含む。図１３の画像センサ回路２００の実施形態の要素のうち、図１１の画像センサ回路２００の実施形態の要素と同じ他の要素には、同じ符号を付してある。
【００７３】
図１３の画像センサ回路２００の実施形態において、電流源２１８のような、ピクセル回路の各列についての各電流源は、基準信号ライン２３２に接続される。電流源２１８は、閾値電圧発生器２６０が、閾値電圧源２６７からのバイアス電圧によって励起されたときに閾値電流発生器２６０によって生成される電流をミラーリングすることによってセットされるバイアス電流を生成する。種々の実施形態において、電流源スイッチ２８３は、制御プロセッサ２１２によって制御され、切断状態にされ、又は列読み出しライン２３１に接続される。図１３の画像センサ回路２００の実施形態の場合、電圧アナログモードにおいて、制御プロセッサ２１２は電流源スイッチ２８３を制御し、切断状態にする。
【００７４】
図１３の画像センサ回路２００の実施形態の場合、電流アナログモードにおいて、制御プロセッサ２１２は、電流源スイッチ２８３を制御し、電流源２１８を列読み出しライン２３１に接続する。この状態において、ピクセル回路２５０により電流が生成された場合、電流比較器２２２ｂの入力部に到達する総電流は、ピクセル回路２５０によって生成される電流から、電流源２１８によって生成されるバイアス電流を差し引いたものに等しい。そのような実施形態において、電流アナログモードの場合、電流比較器２２２ｂは、到着した電流が正であるか負であるかを判定し、判定結果に基づく２値情報を出力としてデジタルマルチプレクサ２２８に供給する。種々の実施形態において、１以上の回路２９０（図５参照）は、ピクセルアレイ２４０（図６参照）のピクセル回路の各列について、電流源２１８のような電流源、及び電流源スイッチ２８３のような電流源スイッチをさらに含む。
【００７５】
図１４は、本発明の一実施形態による図７のピクセル回路２５０の例示的レイアウトを示している。図１４のピクセル回路２５０の例示的レイアウトにおける要素のうち、図７のピクセル回路２５０の要素と同じものには、同じ参照符号を付してある。種々の実施形態において、転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６は、フォトダイオード２０１の両側にそれぞれ配置される場合がある。実施形態によっては、転送ゲートトランジスタ２０２、センスノード２０３、リセットトランジスタ２０４、ドライブトランジスタ２０５、読み出し選択トランジスタ２０６、第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５はそれぞれ、フォトダイオード２０１の同じ側に配置される場合がある。
【００７６】
図１５は、本発明の一実施形態による方法を示すフロー図である。図６の画像センサ回路２００、及び図７のピクセル回路２５０を参照し、図１５の方法について説明する。本発明の一実施形態による方法の例示的動作を、図１９Ａ〜図１９Ｂに示す。図１９Ａ〜図１９Ｋに記載される例は、ピクセルアレイ２４０が７行、及び８列のピクセル回路を有するピクセルアレイ２４０の一実施形態に関するものである。ピクセルアレイ２４０のそのような実施形態は、単に例として提供するものであり、他の実施形態において、ピクセルアレイ２４０は、もっと多くの、又はもっと少ない数の行、及びもっと多くの、又はもっと少ない数の列を有するピクセル回路を有する場合がある。例えば、ピクセル回路２４０は、実施形態によっては、７行より多い行数、及び７列より多い列数のピクセル回路を有する場合がある。
【００７７】
図１５における一部のステップは、露光パターンバッファを参照する。種々の実施形態において、画像メモリバッファ２１１の一部は、露光パターンバッファとして使用される。種々の他の実施形態において、画像センサ回路２００は、画像メモリバッファ２１１から分離されたメモリとして、露光パターンバッファ２９５を有する場合がある。図１９Ａ〜図１９Ｋの例において、例として示した図面の一部は、露光パターンバッファ２９５の一実施形態の例示的内容を示す。この例における露光パターン２９５の実施形態のサイズは、単に例として提供するものであり、種々の他の実施形態において、露光パターンバッファ２９５は、この例に示したものよりも大きな容量、又は小さな容量を有する場合がある。
【００７８】
図１５の方法のステップ３０１において、露光パターンバッファ２９５は、デジタル画像プロセッサ２１０によって消去され、ピクセルアレイ２４０は、ピクセル制御信号発生器２１３、及びデジタル画像プロセッサ２１０によってリセットされる。種々の実施形態において、露光パターンバッファ２９５は、例えば、ピクセルアレイ２４０内の各ピクセル回路２５０について１以上のビットを有する露光パターンのような露光情報を記憶している。また、種々の実施形態において、露光パターンバッファ２９５は、露光パターンバッファ２９５内の記憶ビットをそれぞれ初期状態にセットすることによって消去される。図１９Ａは、露光パターンバッファ２９５を消去した後における、本発明の一実施形態による露光パターンバッファ２９５の例示的内容を示している。図１９Ａの例において、露光パターンバッファ２９５は、ピクセルアレイ２４０（図１９Ｂ参照）の一実施形態における各ピクセル回路について１ビットを含み、この例における露光パターンバッファ２９５は、全てのビットを「０」にセットし、メモリを初期化することによって消去される。
【００７９】
画像センサ回路２００の種々の実施形態において、ピクセルアレイ２４０は、ピクセル制御信号発生器２１３から、各行制御ライン２２３１、２２３２、・・・、２２３ｎのリセット信号ライン２５２、及び転送信号ライン２５３の両方にハイ信号を供給させ、デジタル画像プロセッサ２１０から、各ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍの露光制御信号ライン２５５にハイ信号を供給させ、かつアンチブルーミング制御信号ライン２５６にロー信号を供給させることによってリセットされる。このような信号の組み合わせにより、各ピクセル回路２５０のリセットトランジスタ２０４、及び転送ゲートトランジスタ２０２はオンになり、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６はオフになる。アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２が、それぞれのゲートに与えられた信号を受信すると、それらのゲートにおける寄生容量は、書き込まれた値に応じて変更され、すなわち放電される。その結果、各ピクセル回路の第１の書き込み選択トランジスタ２１４、及び第２の書き込み選択トランジスタ２１５が、対応する転送信号ライン２５３上のロー信号によってオフにされたときに、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２の状態を維持することが可能になる。実際これは、アンチブルーミングゲートトランジスタ２１６、及び転送ゲートトランジスタ２０２の状態を管理書き込み専用デジタルメモリの２つのビットを表す。その後、方法はＳ３０２へと続く。
【００８０】
Ｓ３０２において画像撮影処理は開始され、従って、ピクセルアレイ２４０における画像撮影が開始される。種々の実施形態において、ピクセルアレイ２４０における画像撮影は、ピクセル制御信号発生器２１３から、各行制御ライン２２３１、２２３２、・・・、２２３ｎのリセット信号ライン２５２にロー信号を供給させ、各ピクセル回路２５０のリセットトランジスタ２０４をオフにすることによって開始される。種々の実施形態において、各ピクセル回路２５０のフォトダイオード２０１は、ピクセル回路２５０の転送ゲート２０２がオンであるときは常に、光によって生成された電荷のピクセル回路２５０のフォトダイオード２０１からセンスノード２０３への自発的な移動が発生する電圧に固定される。ピクセル回路２５０の種々の実施形態において、リセットトランジスタ２０４をオンにすると、リセットトランジスタ２０４は、センスノード２０３をリセット電圧レベルに固定し、それによって、センスノード２０３における電荷の蓄積を実質的に防止する働きをする。一方、リセットトランジスタ２０４をオフにし、転送ゲートトランジスタ２０２をオンにした場合、電荷は、フォトダイオード２０１に入射する光エネルギーに比例する速度でセンスノード２０３に蓄積されることになる。
【００８１】
図１９Ｂは、画像撮影が開始された後のピクセルアレイ２４０の一実施形態の露光パターンの一例を示している。例示のために、図１９Ｂの例におけるピクセルアレイ２４０のピクセル回路のうち、それぞれのセンスノードに電荷を蓄積するように有効化されたものは、白いボックスとして示されている。図１９Ｂにおいて、画像撮影は開始されたばかりであるから、ピクセルアレイ２４０内の全てのピクセル回路が、白いボックスとして示されている。なぜなら、画像撮影処理の開始時点では、図１９Ｂの実施形態のピクセルアレイ２４０における全てのピクセル回路が、それぞれのセンスノードに電荷を蓄積するように有効化されるからである。ピクセルアレイ２４０における画像撮影が開始された後、方法はＳ３０３へと続く。
【００８２】
Ｓ３０３において、ピクセルアレイ２４０から、２値画像が読み出される。種々の実施形態において、Ｓ３０３におけるピクセル２４０からの読み出しは、電流アナログモードで実施され、従って、ピクセルアレイ２４０から列読み出しライン２３１１、２３１２、・・・、２３１ｍに出力される信号は、電流信号である。図１１の画像センサ回路２００の実施形態を使用する場合、ピクセル回路２５０の各列についての電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８、並びにスイッチ２３９は、上記のように電流アナログモードに従ってセットされる。図１３の画像センサ回路２００の実施形態を使用する場合、ピクセル回路２５０の各列についての電流源スイッチ２８３は、上記のような電流アナログモードに従ってさらにセットされる。
【００８３】
種々の実施形態において、電流アナログモードでは、現在撮影され、ピクセルアレイ２４０のピクセル回路２５０に記憶されている画像の２値表現を生成するために、各ピクセル回路２５０がサンプリングされ、それらの電流アナログ出力レベル（これは、リセットの終了後にピクセル回路のフォトダイオード２０１によって吸収された光子の数を表す）が基準レベルと比較される。種々の実施形態において、Ｓ３０３におけるピクセル回路読み出しプロセスの間、各ピクセル回路２５０のリセットトランジスタ２０４はオフの状態に留まり、それによって、ピクセル回路読み出しプロセスは、各ピクセル回路２５０のセンスノード２０３に蓄積された電荷に関して非破壊的なものとなる。
【００８４】
種々の実施形態において、Ｓ３０３における読み出しプロセスは、行単位で進められる。例えば、種々の実施形態において、ピクセルアレイ２４０内の１行のピクセル回路２５０が読み出された後、ピクセルアレイ２４０内の次の行のピクセル回路２５０が読み出され、これが、全ての行が読み出されるまで同様に繰り返される。各行の読み出しは、例えば、その行を読み出すときに、ピクセル制御信号発生器からその行の行制御ライン２２３の行読み出し信号ライン２５４にハイ信号を供給させ、その後、その行が読み出された後に、その行の行制御ライン２２３の読み出し信号ライン２５４にロー信号を供給させることによって行われる場合がある。実施形態によっては、読み出し時にピクセルアレイ２４０の２以上の行を一度にサブサンプリング、及び／又は選択することが可能な場合がある。電流アナログモードにおいて２以上の行が読み出しのために一度に選択される場合、ピクセルアレイ２４０の任意の所与の列についての列読み出しライン２３１は、その列についての出力を生成するために選択されたピクセル回路２５０の出力の合計を提供する。そのような技術は、例えば、画像センサ回路２００の電流アナログ領域において垂直画像平滑化処理を実施する際に使用されることがあり、その種のフィルタリングは、空間雑音低減に一般的に関連する利点を有し、特定の用途として、ピクセル回路の製造上の欠陥の影響をアンチエイリアス、又は軽減することが挙げられる。
【００８５】
Ｓ３０５では、Ｓ３０３で得られた２値画像データを処理する。例えば、２値画像データは、雑音を抑制するために、空間フィルタリングされる場合がある。２値画像データをフィルタリングする方法としては、あまりに小さ過ぎて、図１５の方法の目的として重要なものとはみなされない特徴を抑制するメジアンフィルタ、及び形態学的近似が挙げられる。Ｓ３０３の電流アナログ読み出しプロセスの一部として垂直方向における平滑化が既に適用されている場合、種々の実施形態においてＳ３０４の処理は、２値画像データの処理を水平方向における処理に制限することによって単純化することができる。図１５の方法の実施形態によっては、ステップＳ３０４は任意選択的なものであり、完全にバイパスされる場合もある。実施形態によっては、Ｓ３０４について上で説明したノイズフィルタリングの後、Ｓ３０４は、構造化要素による画像の拡張を含み、それによって、２値画像データから得られる初期ポイントの付近における露光制御信号パターンの伝搬を加速する場合がある。種々の実施形態において、Ｓ３０４における処理は、デジタル画像プロセッサ２１０によって実施される。その後、プロセスはＳ３０５へと続く。
【００８６】
ステップＳ３０４が実施された後、Ｓ３０５では、Ｓ３０４からのフィルタリングされた２値画像データが、露光パターンバッファ２９５に記憶されている露光パターンデータと結合される。ステップＳ３０４がバイパスされた場合は、Ｓ３０３からの２値画像データが、露光パターンバッファ２９５に記憶されている露光パターンデータと結合される。種々の実施形態において、デジタル画像プロセッサ２１０は、例えば、フィルタリングされた２値画像データと露光パターンデータとの間で論理演算「ＯＲ」を実施し、次いでその結果を露光パターンバッファ２９５へ書き戻すことによって、フィルタリングされた２値画像データを露光パターンバッファ２９５に記憶されている露光パターンデータと結合する。
【００８７】
図１９Ｃは、図１９Ａの露光パターンバッファ２９５の内容が、例示的なフィルタリングされた２値画像データと結合することによって更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例において、フィルタリングされた２値画像データは、ピクセルアレイ２４０の行５、列３にあるピクセル回路の出力に対応するビット「１」がある点を除き、図１９Ａの露光パターンバッファ２９５における露光パターンデータと同じであった。従って、図１９Ａの露光パターンデータが、フィルタリングされた２値画像データとＸＯＲ演算された後、図１９Ｃにおいて、結果得られた露光パターンバッファ２９５における行５、列３に、ビット「１」が存在する。ピクセルアレイ２４０の行５、列３にあるピクセル回路に対応する図１９Ｃにおけるビット「１」は、例えば、Ｓ３０３において電流信号を読み出したときに、ピクセル回路からの出力電流信号が閾値を超えたことを示す場合がある。そのような例では、行５、列３にあるピクセル回路は、撮影される場面の最も明るい部分から光をサンプリングしている場合があり、従って、そのピクセル回路のセンスノードに蓄積される電荷は、他のピクセル回路に蓄積される電荷がまだ特定の値に達していなくても、その特定の値を既に超えている場合がある。
【００８８】
種々の実施形態において、Ｓ３０５において露光パターンバッファ２９５が更新された後、方法はＳ３０６へ続く。Ｓ３０６において、露光パターンバッファ２９５の内容は、拡張ルールによる拡張を行うために、更新される場合がある。種々の実施形態において、拡張ルールは、１以上の構造化要素によって規定される。構造化要素は、例えば、露光パターンバッファ２９５の内容を拡張する方法を規定する場合がある。実施形態によっては、構造化要素は、露光パターンバッファ２９５内の論理値「１」を露光パターンバッファ２９５内における１以上の方向に特定の単位数だけ拡張する方法を規定する場合がある。本発明の実施形態による構造化要素により規定される拡張ルールの種々の例は、図１８Ａ〜図１８Ｄに示されている。図１８Ａ〜図１８Ｄに記載した構造化要素の例は、単なる例であり、図１５の方法において、任意の所望の構造化要素を使用することができると考えるべきである。
【００８９】
図１８Ａは、本発明の一実施形態による構造化要素により規定される拡張ルールの一例を示している。図１８Ａにおいて、黒いボックスは、露光パターンバッファにおける論理値「１」を有するエントリに相当する。論理値「１」を有するエントリは、ピクセルアレイにおける特定のピクセル回路に関連する。「ｘ」を有するボックスは、ピクセルアレイ中でその特定のピクセル回路の直ぐ右にあるピクセル回路に関連する露光パターンバッファ中のエントリも、論理値「１」にセットすべきことを意味する。従って、もし図１８Ａの構造化要素により規定される拡張ルールを使用して拡張された場合、露光パターンバッファ中の各論理値「１」は、右に１エントリ分だけ拡張されることになる。
【００９０】
図１８Ｂは、露光パターンバッファにおける論理値「１」を、その「１」を有するエントリの上に２エントリ分だけ拡張し、そのエントリの上の２つのエントリを論理値「１」にセットするような、構造化要素により規定される拡張ルールの一例を示している。図１８Ｃは、露光パターンバッファにおける論理値「１」を有する２つの隣接するエントリであって、２つの隣接するピクセル回路に関連するものを、それぞれそのエントリから上に１エントリ分だけ拡張するような、構造化要素により規定される拡張ルールの一例を示している。この例では、論理値「１」を有する隣接エントリを有しない論理値「１」の単一のエントリは、他のエントリへ拡張されない。図１８Ｄは、露光パターンバッファ内のあるエントリにおける論理値「１」を、露光パターン内の全ての方向において１エントリ分だけ拡張するような、構造化要素により規定される拡張ルールの一例を示している。
【００９１】
図１９Ｄは、図１９Ｃの露光パターンバッファ２９５の内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。図１９Ｄの例において、露光パターンバッファ２９５の行５、列３にある論理値「１」は、図１８Ｄの拡張ルールに従って全ての方向に拡張され、その結果、行５、列３のエントリを取り囲む全てのエントリが、論理値「１」にセットされている。このように、種々の実施形態において、ステップＳ３０６によれば、露光パターンバッファ２９５における露光パターンデータを形態学的に拡張することができ、それによって、露光パターンバッファ２９５内における特徴は、１以上の方向においてある数のピクセルユニットだけ拡大される。ピクセルアレイの読み出し速度に対する相対的な露光パターンデータの伝搬速度は、拡張パターンを規定する１以上の構造化要素のサイズ、及び形を変更することによって調節することができる。露光パターンバッファ２９５の内容が、１以上の構造化要素を使用して拡張により更新された後、図１５の方法は、Ｓ３０７へと続く。
【００９２】
図６、図７、及び図１５を参照すると、ステップＳ３０７において、ピクセルアレイ２４０の露光パターンを変更するために、露光パターンバッファ２９５からの更新された露光パターンデータは、ピクセルアレイ２４０に書き込まれる。種々の実施形態において、ピクセルアレイ２４０の露光パターンは、ピクセルアレイ２４０内のどのピクセル回路２５０が、それぞれのセンスノードにおいて更なる電荷を蓄積することができ、ピクセルアレイ２４０内のどのピクセル回路２５０が、それぞれのセンスノードにおいて更なる電荷の蓄積を禁止、又は中止されているかによって決まる。種々の実施形態において、ピクセルアレイ２４０の露光パターンは、露光パターンバッファ２９５からの露光パターンデータをピクセルアレイ２４０に書き込むことによって、露光パターンバッファ２９５の内容に再同期される。種々の実施形態において、露光パターンバッファ２９５内のあるエントリについての論理値「０」は、ピクセルアレイ２４０内の対応するピクセル回路２５０が、画像撮影処理の際にそのピクセル回路のセンスノード２０３に電荷を引き続き集積、又は蓄積出来るようにすべきであることを意味する一方、あるエントリについての論理値「１」は、ピクセルアレイ２４０内の対応するピクセル回路２５０が、そのピクセル回路のセンスノード２０３に更なる電荷を蓄積することを禁止、又は中止されるべきであり、かつそのセンスノード２０３に既に蓄積された電荷は維持すべきであることを意味する。
【００９３】
他にも可能性はあるが、図１５の方法におけるような種々の実施形態において、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６の状態が、常に、同じピクセル回路２５０の転送ゲートトランジスタ２０２の状態とは反対にされるものと仮定する。換言すれば、そのような実施形態では、ピクセル回路２５０の転送ゲートトランジスタ２０２が制御によりオンにされるとき、同じピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６は制御によりオフにされ、ピクセル回路２５０の転送ゲートトランジスタ２０２が制御によりオフにされるとき、同じピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６は制御によりオンにされる。
【００９４】
種々の実施形態において、露光パターンバッファ２９５の内容がピクセルアレイ２４０に書き込まれるとき、論理値「１」が割当てられた露光パターンバッファ２９５内のエントリに対応する各ピクセル回路２５０において、転送ゲートトランジスタ２０２はオフにされ、アンチブルーミングゲートトランジスタ２１６はオンにされる。そのようなピクセル回路２５０において、転送ゲートトランジスタ２０２がオフにされ、アンチブルーミングゲートトランジスタ２１６がオンにされると、対応するセンスノード２０３において光により生成される電荷のそれ以上の蓄積は防止、禁止、又は中止され、対応するフォトダイオード２０１によってその後生成される電荷は実質的に全て、アンチブルーミングゲートトランジスタ２１６を通して排出される。また、種々の実施形態において、露光パターンバッファ２９５の内容がピクセルアレイに書き込まれるとき、論理値「０」が割当てられた露光パターンバッファ２９５内のエントリに対応する各ピクセル回路２５０において、転送ゲートトランジスタ２０２はオンの状態に留まり、アンチブルーミングゲートトランジスタ２１６はオフの状態に留まる。そのようなピクセル回路２５０において、転送ゲートトランジスタ２０２をオンにし、アンチブルーミングゲートトランジスタ２１６をオフにすると、対応するフォトダイオード２０１からの光により生成される電荷を、対応するセンスノード２０３に引き続き蓄積することが可能になる。
【００９５】
種々の実施形態において、露光パターンバッファ２９５の内容は、一度に一行づつピクセルアレイ２４０に書き込まれる。種々の実施形態において、書き込まれるべきものとして選択された行におけるピクセル回路２５０に対応する露光パターンバッファ２９５内の各ビットは、ピクセル回路２５０に接続された対応するピクセル制御信号ライン２２６上の信号に変換される。種々の実施形態において、ピクセル回路２５０に対応する露光パターンバッファ２９５内のエントリが論理値「０」を有する場合、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にハイ信号を供給し、ピクセル回路２５０に接続されたピクセル制御信号ライン２２６のアンチブルーミング制御信号ライン２５６にロー信号を供給する。また、種々の実施形態において、ピクセル回路２５０に対応する露光パターンバッファ２９５内のエントリが論理値「１」を有する場合、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、ピクセル回路２５０に接続されたピクセル制御信号ライン２２６のアンチブルーミング制御信号ライン２５６にハイ信号を供給する。
【００９６】
従って、種々の実施形態において、デジタル画像プロセッサ２１０は、特定の行におけるピクセル回路２５０を制御するために、ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍのそれぞれに、露光パターンバッファ２９５の内容に基く信号を供給する。そして、そのような実施形態において、ピクセル制御信号発生器２１３は、その特定の行についての行制御ライン２２３にハイ信号を供給し、その特定の行における各ピクセル回路２５０の転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６が、対応する提供された信号に従って書き込まれるようにする場合がある。次に、ピクセル制御信号発生器２１３は、その特定の行についての行制御ライン２２３にロー信号を供給する場合があり、その特定の行における各ピクセル回路２５０の転送ゲートトランジスタ２０２、及びアンチブルーミングゲートトランジスタ２１６は、トランジスタの寄生ゲート容量によって、それらが有する値を保持する。種々の実施形態において、次に、露光パターンバッファ２９５の内容に従ったピクセルアレイ２４０に対するこの書き込み処理は、ピクセルアレイ２４０内の次の行に移り、以下同様に、全ての行が書き込まれるまで、この処理は繰り返される。実施形態によっては、ステップＳ３０３〜Ｓ３０７は、パイプライン方式で実施される場合があり、例えば少数の行が読み出された時点で、ピクセルアレイ２４０の第１行についての露光パターンデータをピクセル回路２５０の第１行の更新に使用することができ、従って、読み出し、及びステータスの更新を短い時間で実施することが可能な場合がある。
【００９７】
図１９Ｅは、図１９Ｄの露光パターンバッファ内の露光パターンデータに従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。ピクセルアレイ２４０の行４〜６のうちの１つにあり、かつ列２〜４のうちの１つにあるピクセル回路は、図１９Ｅにおけるピクセルアレイ２４０の露光パターンによれば、それぞれのセンスノードにおけるそれ以上の電荷の集積は、中止するように制御され、それぞれのセンスノードに既に蓄積された電荷は、全て維持するように制御された。これらのピクセル回路は、図１９Ｄの露光パターンバッファ２９５における論理値「１」を有するエントリに対応する。図１９Ｅのピクセルアレイ２４０における他のピクセル回路は、それぞれのセンスノードに引き続き電荷を集積、又は蓄積するように制御される。これらのピクセル回路は、図１９Ｄの露光パターンバッファ２９５における論理値「０」を有するエントリに対応する。図６、及び図１５を参照すると、Ｓ３０７において、ピクセルアレイ２４０の露光パターンを変更するために、露光パターンバッファ２９５からの更新された露光パターンデータが、ピクセルアレイ２４０に書き込まれた後、方法は、Ｓ３０８へと続く。
【００９８】
Ｓ３０８において、画像撮影処理の際にそれ以上の露光が中止されたピクセル回路２５０の総数は、論理値「１」が割り当てられた露光パターンバッファ２９５内のビットの和に等しく、その総数が、所定の閾値と比較される。露光パターンバッファ２９５中のビットの和が、閾値未満である場合、方法は、Ｓ３０３へ戻る。一方、露光パターンバッファ２９５内のビットの和が閾値よりも大きい場合、方法は、Ｓ３０９へ続く。露光パターンバッファ２９５のビットの和は、ステップＳ３０８における判断に使用可能な多数の画像特徴の一例に過ぎない。露光パターンバッファ２９５内のあるエントリについての論理値「１」は、そのエントリに対応するピクセル回路のセンスノードにおける電荷のそれ以上の蓄積の中止、防止、又は禁止に対応する。露光パターンバッファ２９５内の全てのビットが論理値「１」にセットされた後、ステップＳ３０３へ戻る利点はない。実施形態によっては、画像撮影処理のための時間の上限をさらに設ける場合がある。
【００９９】
図１９Ａ〜図１９Ｋの例において、図１５のステップＳ３０８において使用される閾値が、４５であるものと仮定する。当然ながら、この閾値は、単なる例として挙げたものであり、実施形態によっては、他の閾値が使用される場合もある。図１９Ｄの露光パターンバッファ２９５内のビットの和は９であり、この値は４５よりも大きくないから、この例では、ステップＳ３０３へ戻ることになる。図１９Ｆは、図１９Ｄの露光パターンバッファ２９５の内容が、例えばフィルタリングされた２値画像データと結合されることにより更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例では、フィルタリングされた２値画像データは、図１９Ｅのピクセルアレイ２４０の行２、列７にあるピクセル回路の出力に対応するビット「１」を含んでいた。なお、ピクセルアレイ２４０の種々の出力として、フィルタリングされた２値画像データは、複数のビット「１」を含む場合がある。図１９Ｇは、図１９Ｆの露光パターンバッファ２９５の内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。
【０１００】
図１９Ｈは、図１９Ｇの露光パターンバッファ２９５の内容に従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。図１９Ｈのピクセルアレイ２４０の露光パターンによれば、ピクセルアレイ２４０の行３〜７のうちの１つにあり、かつ列１〜５のうちの１つにあるピクセル回路、又は行１〜３のうちの１つにあり、かつ列６〜８のうちの１つにあるピクセル回路は、それぞれのセンスノードにおけるそれ以上の電荷の集積を中止するように制御され、それぞれのセンスノードに既に蓄積された電荷を全て維持するように制御された。これらのピクセル回路は、図１９Ｇの露光パターンバッファ２９５における論理値「１」を有するエントリに対応する。図１９Ｈのピクセルアレイ２４０内の他のピクセル回路は、対応するセンスノードにおける電荷の集積、又は蓄積を継続するように制御される。これらのピクセル回路は、図１９Ｇの露光パターンバッファ２９５における論理値「０」を有するエントリに対応する。図１９Ｇの露光パターンバッファ２９５内のビットの和は３４であり、この値は例示した閾値４５未満であるから、この例では、図１５のステップＳ３０３へ戻ることになる。
【０１０１】
図１９Ｉは、図１９Ｇの露光パターンバッファ２９５の内容が例示的な２値画像データと結合されることにより更新された後の、露光パターンバッファ２９５の内容の一例を示している。この例において、フィルタリングされた２値画像データは、図１９Ｈのピクセルアレイ２４０の行１、列１〜２にあるピクセル回路に対応するビット「１」を含んでいた。図１９Ｊは、図１９Ｉの露光パターンバッファの内容が図１８Ｄの構造化要素により規定される例示的な拡張ルールに従って拡張された後の、露光パターンバッファ２９５の内容の一例を示している。図１９Ｋは、図１９Ｊの露光パターンバッファ２９５の内容に従ってセットされたピクセルアレイ２４０の露光パターンの一例を示している。図１９Ｊの露光パターンバッファ２９５内のビットの和は４９であり、この値は例示した閾値４５より大きいから、この例では、処理は図１５のステップ３０９へと進む。
【０１０２】
図６、図７、及び図１５を再び参照すると、ステップＳ３０９において、ピクセルアレイ２４０における画像撮影は終了する。種々の実施形態において、ピクセルアレイ２４０における画像撮影は、センスノード２０３に電荷の蓄積を続けている残りのピクセル回路２５０の、対応するフォトダイオード２０１による露光を全て中止することによって終了する。種々の実施形態において、露光の中止は、各ピクセル回路２５０の転送ゲートトランジスタ２０２を強制的にオフの状態にし、各ピクセル回路２５０のアンチブルーミングゲートトランジスタ２１６を強制的にオンの状態にすることにより実施することができる。例えば、デジタル画像プロセッサ２１０は、露光制御信号ライン２５５にロー信号を供給し、各ピクセル制御信号ライン２２６１、２２６２、・・・、２２６ｍのアンチブルーミング制御信号ライン２５６にハイ信号を供給する場合があり、ピクセル制御信号発生器２１３は、各行制御ライン２２３１、２２３２、・・・、２２３ｎの転送信号ライン２５３にハイ信号を供給する場合がある。種々の実施形態において、ステップＳ３０９においてピクセルアレイ２４０における画像撮影が終了した場合、各ピクセル回路２５０のセンスノード２０３に既に蓄積されている電荷は、ピクセル回路２５０に維持される。次に、方法はＳ３１０へと続く。
【０１０３】
Ｓ３１０では、ピクセルアレイ２４０において撮影された画像が、ピクセルアレイ２４０から読み出される。種々の実施形態において、ステップＳ３１０における画像の読み出しは、電圧アナログモードを使用して実施される。図１１の画像センサ回路２００の実施形態と、図１３の画像センサ回路２００の実施形態とのいずれかが使用される場合、ピクセルアレイ２４０の各列について、電圧源スイッチ２１７、出力モードスイッチ２２７、及びデジタルマルチプレクサ２２８は、上記のような電圧アナログモードに従って制御される。種々の実施形態において、ピクセルアレイ２４０からの電圧アナログ読み出しは、ピクセルアレイ２４０からの電流アナログ読み出しよりも低速な場合があるが、ピクセルアレイ２４０からの電圧アナログ読み出しは、電流アナログ読み出しに比べて、優れた信号対雑音能力を有する場合がある。従って、種々の実施形態において、撮影画像を規定する最も優れたクオリティの信号をピクセルアレイ２４０から得るために、画像撮影処理の際にピクセルアレイ２４０からの最後の読み出しを電圧アナログ読み出しにすることは、有利な場合がある。種々の実施形態において、ステップＳ３１０における電圧アナログ読み出しは、各列ＡＤＣ回路２２０の二重サンプリング増幅器２０７を使用して実施され、例えば、補正された出力電圧は、ピクセル出力電圧とリセット電圧との間の差に基いて計算される場合がある。次に、方法はＳ３１１において終了する。本明細書において、図１５の方法による電子シャッターの動作は、場合によって「ウェーブシャッター」動作と呼ばれることがある。
【０１０４】
種々の実施形態において、ピクセルアレイは初期化される場合があり、ピクセルアレイにおける画像撮影は初期化される場合があり、画像強度に基く測定基準が閾値レベルを上回るところの空間的近傍に中心を置くピクセル回路、及び既に露光を中止したピクセル回路から伝搬する信号に遭遇したピクセル回路では、露光が中止される場合がある。また、種々の実施形態において、画像撮影処理の際にピクセルアレイ内の特定数のピクセル回路における露光が中止されたとき、ピクセルアレイにおける画像撮影は、完了する場合がある。種々の実施形態において、マシンビジョンプロセスに適した空間フィルタリングされたアナログ画像は、ピクセルアレイの露光が、ピクセルアレイが部分的に露光されたときにピクセルアレイのアナログデータ内容の非線形関数に従って群発的に拡大する多次元制御パターン、及び構造化要素によって決定されるような方法に従って撮影される。
【０１０５】
図１６は、本発明の一実施形態による方法を示すフロー図である。Ｓ６０１において、ピクセルアレイの露光パターンに関連する露光情報が記憶される。種々の実施形態において、露光情報は、ピクセルアレイ内の各ピクセル回路について１以上のビットを含む場合がある。種々の他の実施形態において、露光情報は、ピクセルアレイ内のピクセル回路の総数よりも少ない数のビットを含む場合がある。実施形態によっては、露光情報は、ピクセルアレイの露光パターンに関連する数値、又は他のインジケータを規定する場合がある。また、実施形態によっては、露光情報は、ピクセルアレイの露光パターンに関連するビットの１以上の組み合わせを含む場合がある。露光情報が記憶された後、方法はＳ６０２へ続く。
【０１０６】
Ｓ６０２において、ピクセルアレイの露光パターンは、（ｉ）記憶されている露光情報、及び（ｉｉ）ピクセルアレイから出力される１以上の信号に少なくとも一部基いて変更される。種々の実施形態において、記憶されている露光情報は、ピクセルアレイから出力される１以上の信号に基いて変更され、変更された露光情報は、ピクセルアレイの露光パターンにおける変化を制御するために使用される。実施形態によっては、記憶されている露光情報は、拡張ルールに従って変更され、変更された露光情報は、ピクセルアレイの露光パターンにおける変化を制御するために使用される場合がある。種々の実施形態において、ピクセルアレイ内における各ピクセル回路について生じ得る露光状態には、（ｉ）ピクセルが、そのピクセル回路のセンスノードに電荷を蓄積することが可能なオン状態と、（ｉｉ）ピクセル回路が、センスノードにおけるそれ以上の電荷の蓄積を防止、又は中止されたオフ状態とがある。また、種々の実施形態において、ピクセルアレイの露光パターンは、ピクセルアレイ内のどのピクセル回路がオン状態にあり、従って、依然としてそれらのセンスノードに電荷を蓄積しているか、及びピクセルアレイ内のどのピクセル回路がオフ状態にあり、従って、それらのセンスノードにそれ以上電荷を蓄積していないかによって決まる。Ｓ６０２においてピクセルアレイの露光パターンが変更された後、方法は、Ｓ６０３において終了する場合がある。
【０１０７】
図１７は、本発明の一実施形態による方法を示すフロー図である。Ｓ６５１において、電荷の蓄積は、ピクセルアレイの複数のピクセル回路のそれぞれにおいて開始され、方法はＳ６５２へ続く。Ｓ６５２において、ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路において、電荷の蓄積は防止される。次に、方法はＳ６５３へ続く。Ｓ６５３において、ピクセルアレイ内の複数のピクセル回路のうちの特定のピクセル回路に隣接する少なくとも１つのピクセル回路において、電荷の蓄積は、拡張ルールに少なくとも一部基いて防止される。種々の実施形態において、拡張ルールは、構造化要素により規定される。次に、方法はＳ６５４へ続く。
【０１０８】
図２０は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図２０の画像センサ回路２００の実施形態は、抵抗性グリッド４００を含む点で、図１１の画像センサ回路２００の実施形態とは異なる。図２０の画像センサ回路２００の実施形態の要素のうち図１１の画像センサ回路２００の実施形態の要素と同じものである一部の要素には、同じ参照符号を付してある。種々の実施形態において、抵抗性グリッド４００は、複数のプログラム可能な、又は切替可能な抵抗器４０１、及び複数のコンデンサ４０２を含む。種々の実施形態において、抵抗性グリッド４００は、ピクセル回路２５０の各列について、切替可能な抵抗器４０１、及びコンデンサ４０２を含む。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、対応する電流電圧変換器２２２の出力に接続され、かつ、１以上の隣接する切替可能な抵抗器４０１に接続される。また、種々の実施形態において、各コンデンサ４０２は、対応する電流電圧変換器２２２の出力と、グラウンドとの間に接続される。
【０１０９】
種々の実施形態において、抵抗性グリッド４００は、ある種の空間フィルタリングの実施に使用される場合があり、この空間フィルタリングは、例えば、図１５の方法のステップ３０４において使用される場合がある。種々の実施形態において、アナログ領域において抵抗性グリッド４００を使用して空間フィルタリングの実施した場合、その空間フィルタリングの速度は、例えばデジタル画像プロセッサ２１０によってデジタル領域において空間フィルタリングを実施する他の実施形態に比べて向上する場合がある。実施形態によっては、抵抗性グリッド４００は、画像についての信号の水平フィルタリングを実施するために使用される場合がある。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、制御プロセッサ２１２によって制御することができる。種々の実施形態において、図２０の画像センサ回路２００は、図１５に示した方法を実施するために使用される場合があり、ステップＳ３０４についての空間フィルタリングは、抵抗性グリッド４００を使用して実施される場合がある。
【０１１０】
種々の実施形態において、抵抗性グリッド４００を使用するための動作モードは、３つの機能ステップを含む。第１のステップとして、ピクセルアレイ２５０の各列についての各電流電圧変換器２２２は、対応するコンデンサ４０２を読み取り、同時に、切替可能な抵抗器４０１はそれぞれ、切断される。第２のステップとして、各電流電圧変換器２２２の出力は、高インピーダンスにセットされ、切替可能な抵抗器４０１が接続される。そのような状態において、各コンデンサ４０２の電圧値は、空間的にローパスフィルタリングされ、その際、空間フィルタリング帯域幅は、フィルタリングプロセスがアクティブな状態にある時間、並びに、各切替可能な抵抗器４０１の抵抗の値、及び各コンデンサ４０２の静電容量の値に関連する。第３のステップとして、各コンデンサ４０２に記憶された電圧値は、対応する差比較器２２５によって閾値と比較され、フィルタリングされた２値画像データが生成される。
【０１１１】
図２１は、本発明の一実施形態による画像センサ回路２００の他の実施形態を示している。図２１の画像センサ回路２００の実施形態は、抵抗性グリッド４００を含む点で、図１３の画像センサ回路２００の実施形態とは異なる。図２１の画像センサ回路２００の要素のうち図１３の画像センサ回路２００の実施形態の要素と同じものである一部の要素には、同じ参照符号を付してある。種々の実施形態において、抵抗性グリッド４００は、複数のプログラム可能な、又は切替可能な抵抗器４０１、複数のコンデンサ４０２、及び複数の電圧比較器４０３を含む。
【０１１２】
種々の実施形態において、抵抗性グリッド４００は、ピクセル回路２５０の各列について、切替可能な抵抗器４０１、コンデンサ４０２、及び電圧比較器４０３を含む。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、対応する電流比較器２２２ｂの出力に接続され、かつ、１以上の隣接する切替可能な抵抗器４０１に接続される。また、種々の実施形態において、各コンデンサ４０２は、対応する電流比較器２２２ｂの出力と、グラウンドとの間に接続される。種々の実施形態において、各電圧比較器４０３の入力は、対応するコンデンサ４０２に接続され、また、各電圧比較器４０３の出力は、対応するデジタルマルチプレクサ２２８に接続される。
【０１１３】
種々の実施形態において、抵抗性グリッド４００は、ある種の空間フィルタリングを実施するために使用され、この空間フィルタリングは、例えば、図１５の方法のステップＳ３０４において使用される場合がある。種々の実施形態において、アナログ領域において抵抗性グリッド４００を使用して空間フィルタリングを実施した場合、例えばデジタル画像プロセッサ２１０によってデジタル領域において空間フィルタリングを実施する他の実施形態に比べて、空間フィルタリングの速度は向上する場合がある。実施形態によっては、抵抗性グリッド４００は、画像についての信号を水平フィルタリングするために使用される場合がある。種々の実施形態において、切替可能な抵抗器４０１はそれぞれ、制御プロセッサ２１２によって制御することができる。種々の実施形態において、図２１の画像センサ回路２００は、図１５に示した方法を実施するために使用される場合があり、また、ステップＳ３０４についての空間フィルタリングは、抵抗性グリッド４００を使用して実施される場合がある。
【０１１４】
種々の実施形態において、図２１に示す抵抗性グリッド４００を使用するための動作モードは、３つの機能ステップを含む。第１のステップとして、ピクセル回路２５０の各列についての各電流比較器２２２ｂは、対応するコンデンサ４０２を読み取り、同時に、切替可能な抵抗器４０１はそれぞれ、切断される。第２のステップとして、各電流比較器２２２ｂの出力は、高インピーダンスにセットされ、切替可能な抵抗器４０１が接続される。そのような状態において、各コンデンサ４０２の電圧値は、空間的にローパスフィルタリングされ、その際、空間フィルタリング帯域幅は、フィルタリングプロセスがアクティブな状態にある時間、並びに、各切替可能な抵抗器４０１のオン抵抗の値、及び各コンデンサ４０２の静電容量の値に関連する。第３のステップとして、各コンデンサ４０２に記憶された電圧値は、対応する電圧比較器４０３によって２値化され、フィルタリングされた２値画像データが生成される。
【０１１５】
図６、及び図７を再度参照すると、種々の実施形態において、画像センサ回路２００は、ある種の電子シャッター動作を使用して画像を得るように構成され、その際に、ピクセルアレイ２４０の露光パターンは、ピクセルアレイ２４０の少なくとも一部に蓄積された電荷に少なくとも一部基いて時間によって変わる露光情報に従ってセットされる。例えば図１５の方法によるシャッター動作を使用する場合、画像撮影処理を完了するまでの最大許容時間は、ピクセル回路２５０のシャッター効率によって制限される場合がある。シャッター効率は、センスノード２０３におけるそれ以上の電荷の蓄積が禁止、又は防止された時点から、画像撮影処理のためにピクセルアレイ２４０から最後の画像が読み出される時点まで、画像撮影処理中に電荷をセンスノード３０３に正確に保持する各ピクセル回路２５０の能力を表す場合がある。そのような時間の間、センスノード２０３に記憶され、又は保持された電荷は、意図せずにセンスノード２０３に到達した光によって生成された電荷により、減衰させられる場合がある。そのような減衰の量は、ピクセル回路２５０に入射する光の強度、及び、ピクセルアレイ２４０から記憶された電荷が最終的に読み出されるまで、その電荷を保持しなければならない時間の長さに比例する場合がある。
【０１１６】
種々の実施形態において、自動シャッター手段によれば、光強度を使用して、画像センサ回路における個々のピクセル回路、又は一群のピクセル回路の露光時間を調節することが可能である。実施形態によっては、画像撮影処理において、明るい光を受け取るピクセル回路の露光は、あまり強くない光を受け取るピクセル回路の露光に比べて早い時期に中止される場合がある。種々の実施形態において、ピクセルアレイ内のあるピクセル回路において露光が終了した場合、ピクセル回路のセンスノードにおいて検出される値は、ピクセルアレイ内の他のピクセル回路における露光が終了し、画像についての最終的な信号がピクセルアレイから読み出されるまで、センスノードに保持しなければならない。シャッター効率は、ピクセルアレイのピクセル回路のフローティング拡散ノードのようなセンスノードに、知覚できる劣化を生じることなく、アナログ情報を記憶することが可能な最大限の時間の長さを意味する。
【０１１７】
図２２を参照し、次に、シャッター効率を向上させることが可能な種々の技術について説明する。図２２は、本発明の一実施形態によるレイアウト９００を示している。レイアウト９００は、ピクセル回路２５０を含む。図２２におけるピクセル回路２５０の実施形態の要素のうち図１４に示したピクセル回路２５０の実施形態の要素と同様のものには、同じ参照符号を付してある。
【０１１８】
種々の実施形態において、ピクセル回路２５０は、アンチブルーミングゲートトランジスタ２１６を含む。アンチブルーミングゲートトランジスタ２１６のピクセル回路２５０への組み込みは、ピクセル回路２５０の露光が中止された後、フォトダイオード２０１において光により生成された電荷が、ピクセル回路２５０のセンスノード２０３に到達することを防止する手段を提供する場合がある。アンチブルーミングゲートトランジスタのそのような使用は、飽和したピクセル回路の近傍にあるピクセル回路のフォトダイオードが、そのようなピクセル回路から余分な電荷を捕捉することを防止するためのアンチブルーミングゲートトランジスタの使用とは異なる場合がある。
【０１１９】
種々の実施形態において、フォトダイオード２０１のような光センサは拡大される。例えば、フォトダイオード２０１の面積は、１以上の拡張領域５０１を有するように増加される場合がある。実施形態によっては、フォトダイオード２０１は、ピン止めされたフォトダイオードである場合がある。また、実施形態によっては、フォトダイオード２０１の面積は、可能な限り拡大され、すなわち増加される場合がある。実施形態によっては、１以上の拡張領域５０１は、露光制御信号ライン２２５、アンチブルーミング制御信号ライン２５６、電圧源ライン２３５、又は列読み出しライン２３１のような１以上のラインの下にも延びる場合がある。種々の実施形態において、１以上のラインは、金属ラインからなる。実施形態によっては、１以上の拡張領域５０１は、ピクセル回路２５０の応答を改善しないかもしれないが、１以上の拡張領域５０１は、光により生成された電荷が吸収される面積を増加させ、従って、そのような電荷が、意図せずにセンスノード２０３に到達する可能性を低減する。従って、種々の実施形態において、１以上の拡張領域５０１によれば、シャッター効率を向上させることができる。
【０１２０】
種々の実施形態において、レイアウト９００は、１以上のダミー拡散部５０２をさらに含む。実施形態によっては、１以上のダミー拡散部５０２は、フォトダイオード２０１にも、トランジスタ２１４、２１５、２０４、２０５、２０６にも属さないピクセル回路２５０の空き領域に配置される場合がある。１以上のダミー拡散部５０２を使用せずに、空き領域に到達する幾らかの量の光により生成される電荷をセンスノード２０３に拡散させ、シャッター効率を向上させることが可能な場合がある。実施形態によっては、１以上のダミー拡散部５０２は、電圧源等のような定電圧源（図２２には示されていない）に接続され、１以上のダミー拡散部５０２を通る光により生成される電荷が、全て電圧源に吸収されるようにする場合がある。
【０１２１】
種々の実施形態において、シャッター効率の向上を助けるために、短波長の光を使用する場合がある。種々の実施形態において、短波長の光の使用は、シャッター効率の向上に役立つ。なぜなら、短波長の光子は、シリコン表面付近で吸収され、従って、フォトダイオード２０１によって捕捉することができるからである。光子の波長を長くするほど、光子は、基板内のより深くに到達することができ、フォトダイオード２０１の活性領域から飛び出すことがあり、その結果、光子がセンスノード２０３に到達する可能性は増加し、シャッター効率は低下する。
【０１２２】
種々の実施形態において、レイアウト９００は、ピクセル回路２５０の最上部に赤外線（ＩＲ）フィルタ５０３をさらに含む。赤外線光子は、ピクセル回路２５０の基板の非常に深いところにある磁界が存在しない場所まで貫通し、そこで、それらの光子から生じる電子は無作為に拡散し、センスノード２０３に到達し、センスノード２０３に記憶されたデータを劣化させることにより、問題を引き起こす場合がある。種々の実施形態において、ピクセル回路２５０の最上部にＩＲフィルタ５０３を使用することにより、ピクセル回路２５０の基板の深いところにおいて光により生成される電荷の量を減少させることができ、従って、シャッター効率を向上させることができる場合がある。実施形態によっては、レイアウト９００は、ピクセル回路２５０の最上部にカラーフィルタ（図２２には示されていない）を含む場合がある。可視スペクトルにおける長波長光子は、ＩＲ光子と同様の挙動を示す場合があり、ピクセル回路２５０の基板の非常に深いところまで貫通することにより、問題を引き起こすことがある。種々の実施形態において、カラーフィルタは、そのような光子が、ピクセル回路２５０の基板に到達することを防止するために使用される場合がある。実施形態によっては、ピクセル回路２５０は、可視スペクトルの光を検出するように構成される場合がある。実施形態によっては、ピクセル回路２５０は、可視スペクトルの外の光を検出するように構成される場合がある。
【０１２３】
種々の実施形態において、レイアウト９００は、金属保護手段５０４をさらに含む。種々の実施形態において、金属保護手段５０４は、センスノード２０３の少なくとも一部を覆う場合がある。実施形態によっては、センスノード２０３は金属保護手段によって保護され、それによって、センスノード２０３に記憶された電荷の光による劣化を低減する場合がある。
【０１２４】
図６を再度参照すると、種々の実施形態において、画像センサ回路２００は、１以上の特定の画像撮影処理に使用されるある種のシャッターモードを指定するコマンドを受信することができるように構成される場合がある。例えば、種々の実施形態において、画像センサ回路２００は、画像撮影処理に使用される（ｉ）グローバルシャッター動作、（ｉｉ）ローリングシャッター動作、（ｉｉｉ）ウェーブシャッター動作のうちの１つを選択するコマンドを受信するように構成される場合がある。そのような実施形態では、もしコマンドがグローバルシャッター動作を指定する場合、画像センサ回路２００は、グローバルシャッター動作を使用して画像を撮影する場合がある。また、そのような実施形態では、もしコマンドがローリングシャッター動作を指定する場合、画像センサ回路２００は、ローリングシャッター動作を使用して画像を撮影する場合がある。さらに、そのような実施形態では、もしコマンドがウェーブシャッター動作を指定する場合、画像センサ回路２００は、例えば、図１５の方法によるウェーブシャッター動作を使用して画像を撮影する場合がある。種々の実施形態において、画像センサ回路２００がウェーブシャッター動作を実施する場合、画像センサ回路２００は、そのウェーブシャッター動作において使用すべき１以上の構造化要素を指定する信号を受信する場合がある。実施形態によっては、画像センサ回路２００は、検出された光の状態に基いて、シャッター動作のタイプを自動的に選択するように構成される場合がある。
【０１２５】
画像センサ回路２００のような、画像センサ回路の種々の用途の例としては、例えば、製造自動化、製品組み立て、識別情報（ＩＤ）読み取り機、自動車制御、ジェスチャー認識、ビデオ監視、三次元（３Ｄ）モデリング、モーション分析、医療機器、軍事機器、地図作成システムなどが挙げられる。
【０１２６】
本明細書に開示する実施形態は、全て例示的なものとして捉えるべきであり、発明の制限として捉えてはならない。本発明が、上で説明した実施形態に制限されることは決してない。発明の思想、及び範囲から外れることなく、それらの実施形態に対し、種々の修正、及び変更を施すことが可能である。特許請求の範囲の均等の意味、及び範囲に含まれる種々の修正、及び変更は、本発明の範囲内に含めることを意図している。
【特許請求の範囲】
【請求項１】
複数のピクセル回路を含むピクセルアレイと、
前記ピクセルアレイから出力された１以上の信号に少なくとも一部基いて、露光情報を更新するように構成され、前記露光情報に基いて前記ピクセルアレイの露光パターンを制御するように構成される１以上の回路と、
を含む画像センサ回路。
【請求項２】
前記１以上の回路は、前記ピクセルアレイから出力される１以上の信号、及び少なくとも１つの拡張ルールに少なくとも一部基いて前記ピクセルアレイにより画像を撮影しながら、前記露光情報を繰り返し更新するように構成される、請求項１に記載の画像センサ回路。
【請求項３】
前記少なくとも１つの拡張ルールは、少なくとも１つの構造化要素により規定される、請求項２に記載の画像センサ回路。
【請求項４】
前記複数のピクセル回路は、前記ピクセルアレイのある行における少なくとも第２のピクセル回路が、画像撮影処理の少なくとも一部において前記第２のピクセル回路のセンスノードに電荷を蓄積することを防止しながら、前記行における少なくとも１つのピクセル回路が、該ピクセル回路のセンスノードに電荷を蓄積できるように制御される、請求項１に記載の画像センサ回路。
【請求項５】
前記１以上の回路は、前記ピクセルアレイから出力される１以上の信号の値に少なくとも一部基いて前記露光情報を繰り返し更新するように構成され、前記１以上の信号の値は、前記アレイの少なくとも一部に蓄積される電荷を示す、請求項１に記載の画像センサ回路。
【請求項６】
前記１以上の回路は、前記ピクセルアレイの露光パターンを制御するよために、前記露光情報に基いて、前記複数のピクセル回路の露光状態を個別に制御するように構成される、請求項１に記載の画像センサ回路。
【請求項７】
前記複数のピクセル回路の各ピクセル回路についての前記露光状態は、前記ピクセル回路が、該ピクセル回路のセンスノードに電荷を蓄積することが可能なオン状態と、前記ピクセル回路が、前記センスノードにそれ以上電荷を蓄積することが出来ないオフ状態とを含む、請求項６に記載の画像センサ回路。
【請求項８】
前記ピクセル回路の露光状態を制御するために使用される前記複数のピクセル回路の各ピクセル回路について少なくとも１ビットを含む露光パターンデータとして、前記露光情報を記憶する１以上のメモリデバイスをさらに含む、請求項１に記載の画像センサ回路。
【請求項９】
前記１以上の回路は、画像撮影処理の前に、前記１以上のメモリデバイスに記憶された前記露光パターンデータを初期パターンにリセットするように構成される、請求項８に記載の画像センサ回路。
【請求項１０】
前記１以上の回路は、前記露光情報に基いて前記ピクセルアレイにより画像を撮影しながら、前記ピクセルアレイの露光パターンを複数回変更するように構成される、請求項１に記載の画像センサ回路。
【請求項１１】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路は、
光検出素子と、
前記光検出素子に接続された端子を有する第１のトランジスタと、
露光制御信号ラインと、前記第１のトランジスタのゲートとの間に接続された第２のトランジスタと
を含み、
前記１以上の回路は、前記露光情報に基いて前記露光制御信号ライン上の信号を制御するように構成される、請求項１に記載の画像センサ回路。
【請求項１２】
前記少なくとも１つのピクセル回路は、
前記光検出素子に接続された第３のトランジスタと、
アンチブルーミング制御信号ラインと、前記第３のトランジスタのゲートとの間に接続された第４のトランジスタと
をさらに含み、
前記１以上の回路は、前記露光情報に基いて前記アンチブルーミング制御信号ライン上のアンチブルーミング信号を制御するように構成される、請求項１１に記載の画像センサ回路。
【請求項１３】
前記１以上の回路は、画像撮影処理の際に、前記アンチブルーミング制御信号ライン上の前記アンチブルーミング信号を、前記露光制御信号ライン上の露光制御信号とは反対の値になるように制御するように構成される、請求項１２に記載の画像センサ回路。
【請求項１４】
前記第１の検出素子は、前記露光制御信号ラインの下に延びる第１の部分と、前記アンチブルーミング制御信号ラインの下に延びる第２の部分とを有する、請求項１２に記載の画像センサ回路。
【請求項１５】
前記少なくとも１つのピクセル回路は、画像撮影処理の際に一定電圧に接続される１以上のダミー拡散部をさらに含む、請求項１１に記載の画像センサ回路。
【請求項１６】
前記少なくとも１つのピクセル回路は、固定電圧と、センスノードとの間に接続されたリセットトランジスタをさらに含み、前記センスノードの電圧が、出力信号を制御し、
前記１以上の回路は、前記リセットトランジスタのゲートに印加されるリセット信号を制御し、画像撮影処理における前記出力信号の少なくとも２回の読み出しの際、及び該読み出しの間において、前記リセットトランジスタをオフの状態に維持し、前記センスノードに蓄積される電荷に関して非破壊的な、前記出力信号の少なくとも２回の読み出しを実施するように構成される、請求項１１に記載の画像センサ回路。
【請求項１７】
前記ピクセルアレイは、前記１以上の信号を出力するための複数の列読み出しラインをさらに含み、
前記１以上の回路は、前記複数の列読み出しライン上の信号を選択的制御し、電圧信号、又は電流信号にするように構成される、請求項１に記載の画像センサ回路。
【請求項１８】
前記１以上の信号は、アナログ電流信号である、請求項１に記載の画像センサ回路。
【請求項１９】
前記ピクセルアレイの同じ列における前記複数のピクセル回路のうちの２以上のピクセル回路から前記ピクセルアレイの列読み出しライン上に出力されたアナログ信号を受信するように構成され、前記アナログ信号を対応するデジタル信号に変換するように構成された列アナログデジタル変換器回路をさらに含む、請求項１に記載の画像センサ回路。
【請求項２０】
前記複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、
前記１以上の回路は、前記ピクセルアレイを選択的に制御し、同時に２以上の行、及び２以上の列におけるピクセル回路から出力を生成するように構成され、前記２以上の行からの出力が、前記ピクセルアレイの列読み出しライン上においてアナログ形態で結合される、請求項１に記載の画像センサ回路。
【請求項２１】
複数の切替可能な抵抗器、及び複数のコンデンサを含む抵抗性グリッドであって、前記複数のコンデンサが、前記ピクセルアレイから出力される１以上の信号に基く値を有する信号を受信するように接続され、前記複数の切替可能な抵抗器は、コマンド信号に従って、前記複数のコンデンサを選択的に接続するように構成される、抵抗性グリッドをさらに含み、
前記１以上の回路は、前記複数の切替可能な抵抗器が、前記複数のコンデンサを接続するように制御され、時間が経過した場合に、前記複数のコンデンサのうちの少なくとも１つに記憶された電圧をサンプリングするように構成され、
前記１以上の回路は、前記電圧に基いて前記露光情報を更新するように構成される、請求項１に記載の画像センサ回路。
【請求項２２】
前記複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、前記複数の行のそれぞれが、閾値電流発生器をさらに含み、
前記１以上の回路は、前記複数の行のうちの特定の行における特定の閾値電流発生器の出力から導出された基準信号の電圧を、前記特定の行における前記複数のピクセル回路のうちの特定のピクセル回路の出力から導出された信号の電圧と比較するように構成され、さらに、前記比較の結果に基いて前記露光情報を更新するように構成される、請求項１に記載の画像センサ回路。
【請求項２３】
前記１以上の回路は、閾値数と、前記露光情報から計算された数との間の比較に基いて、前記ピクセルアレイにおける画像撮影処理を終了するように構成される、請求項１に記載の画像センサ回路。
【請求項２４】
前記１以上の回路は、デジタル信号プロセッサを含む、請求項１に記載の画像センサ回路。
【請求項２５】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路上に配置される赤外線フィルタをさらに含む、請求項１に記載の画像センサ回路。
【請求項２６】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路上に配置されるカラーフィルタをさらに含む、請求項１に記載の画像センサ回路。
【請求項２７】
画像センサ回路における方法であって、前記画像センサ回路が、複数のピクセル回路を有するピクセルアレイを含むものにおいて、
前記ピクセルアレイの露光パターンに関連する情報を記憶するステップと、
（ｉ）記憶された情報、及び（ｉｉ）前記ピクセルアレイから出力された１以上の情報に少なくとも一部基いて、前記ピクセルアレイの露光パターンを変更するステップと
を含む方法。
【請求項２８】
画像センサ回路における方法であって、前記画像センサ回路が、複数のピクセル回路を有するピクセルアレイを含むものにおいて、
前記複数のピクセル回路のそれぞれにおいて電荷の蓄積を開始するステップと、
前記ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された、前記複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路において、電荷の蓄積を禁止するステップと、
拡張ルールに少なくとも一部基いて、前記ピクセルアレイにおける前記特定のピクセル回路に隣接する、前記複数のピクセル回路のうちの少なくとも１つのピクセル回路において、電荷の蓄積を禁止するステップと
を含む方法。
【請求項２９】
フォトダイオードと、
前記フォトダイオードと、センスノードとの間に接続された第１のトランジスタと、
露光制御信号ラインと、前記第１のトランジスタの第１のゲートとの間に接続された第２のトランジスタであって、転送信号ラインに接続されたゲートを有する、第２のトランジスタと
を含むピクセル回路。
【請求項３０】
ピクセルアレイを含み、ある種類のシャッター動作を使用して画像を得るように構成された画像センサ回路であって、前記シャッター動作において、前記ピクセルアレイの露光パターンが、前記ピクセルアレイの少なくとも一部に蓄積された電荷に少なくとも一部基いて時間的に変化する露光情報に従ってセットされる、画像センサ回路と、
前記画像中の１以上の物体を検出するように構成されたプロセッサと
を含む画像処理システム。
【請求項１】
複数のピクセル回路を含むピクセルアレイと、
前記ピクセルアレイから出力された１以上の信号に少なくとも一部基いて、露光情報を更新するように構成され、前記露光情報に基いて前記ピクセルアレイの露光パターンを制御するように構成される１以上の回路と、
を含む画像センサ回路。
【請求項２】
前記１以上の回路は、前記ピクセルアレイから出力される１以上の信号、及び少なくとも１つの拡張ルールに少なくとも一部基いて前記ピクセルアレイにより画像を撮影しながら、前記露光情報を繰り返し更新するように構成される、請求項１に記載の画像センサ回路。
【請求項３】
前記少なくとも１つの拡張ルールは、少なくとも１つの構造化要素により規定される、請求項２に記載の画像センサ回路。
【請求項４】
前記複数のピクセル回路は、前記ピクセルアレイのある行における少なくとも第２のピクセル回路が、画像撮影処理の少なくとも一部において前記第２のピクセル回路のセンスノードに電荷を蓄積することを防止しながら、前記行における少なくとも１つのピクセル回路が、該ピクセル回路のセンスノードに電荷を蓄積できるように制御される、請求項１に記載の画像センサ回路。
【請求項５】
前記１以上の回路は、前記ピクセルアレイから出力される１以上の信号の値に少なくとも一部基いて前記露光情報を繰り返し更新するように構成され、前記１以上の信号の値は、前記アレイの少なくとも一部に蓄積される電荷を示す、請求項１に記載の画像センサ回路。
【請求項６】
前記１以上の回路は、前記ピクセルアレイの露光パターンを制御するよために、前記露光情報に基いて、前記複数のピクセル回路の露光状態を個別に制御するように構成される、請求項１に記載の画像センサ回路。
【請求項７】
前記複数のピクセル回路の各ピクセル回路についての前記露光状態は、前記ピクセル回路が、該ピクセル回路のセンスノードに電荷を蓄積することが可能なオン状態と、前記ピクセル回路が、前記センスノードにそれ以上電荷を蓄積することが出来ないオフ状態とを含む、請求項６に記載の画像センサ回路。
【請求項８】
前記ピクセル回路の露光状態を制御するために使用される前記複数のピクセル回路の各ピクセル回路について少なくとも１ビットを含む露光パターンデータとして、前記露光情報を記憶する１以上のメモリデバイスをさらに含む、請求項１に記載の画像センサ回路。
【請求項９】
前記１以上の回路は、画像撮影処理の前に、前記１以上のメモリデバイスに記憶された前記露光パターンデータを初期パターンにリセットするように構成される、請求項８に記載の画像センサ回路。
【請求項１０】
前記１以上の回路は、前記露光情報に基いて前記ピクセルアレイにより画像を撮影しながら、前記ピクセルアレイの露光パターンを複数回変更するように構成される、請求項１に記載の画像センサ回路。
【請求項１１】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路は、
光検出素子と、
前記光検出素子に接続された端子を有する第１のトランジスタと、
露光制御信号ラインと、前記第１のトランジスタのゲートとの間に接続された第２のトランジスタと
を含み、
前記１以上の回路は、前記露光情報に基いて前記露光制御信号ライン上の信号を制御するように構成される、請求項１に記載の画像センサ回路。
【請求項１２】
前記少なくとも１つのピクセル回路は、
前記光検出素子に接続された第３のトランジスタと、
アンチブルーミング制御信号ラインと、前記第３のトランジスタのゲートとの間に接続された第４のトランジスタと
をさらに含み、
前記１以上の回路は、前記露光情報に基いて前記アンチブルーミング制御信号ライン上のアンチブルーミング信号を制御するように構成される、請求項１１に記載の画像センサ回路。
【請求項１３】
前記１以上の回路は、画像撮影処理の際に、前記アンチブルーミング制御信号ライン上の前記アンチブルーミング信号を、前記露光制御信号ライン上の露光制御信号とは反対の値になるように制御するように構成される、請求項１２に記載の画像センサ回路。
【請求項１４】
前記第１の検出素子は、前記露光制御信号ラインの下に延びる第１の部分と、前記アンチブルーミング制御信号ラインの下に延びる第２の部分とを有する、請求項１２に記載の画像センサ回路。
【請求項１５】
前記少なくとも１つのピクセル回路は、画像撮影処理の際に一定電圧に接続される１以上のダミー拡散部をさらに含む、請求項１１に記載の画像センサ回路。
【請求項１６】
前記少なくとも１つのピクセル回路は、固定電圧と、センスノードとの間に接続されたリセットトランジスタをさらに含み、前記センスノードの電圧が、出力信号を制御し、
前記１以上の回路は、前記リセットトランジスタのゲートに印加されるリセット信号を制御し、画像撮影処理における前記出力信号の少なくとも２回の読み出しの際、及び該読み出しの間において、前記リセットトランジスタをオフの状態に維持し、前記センスノードに蓄積される電荷に関して非破壊的な、前記出力信号の少なくとも２回の読み出しを実施するように構成される、請求項１１に記載の画像センサ回路。
【請求項１７】
前記ピクセルアレイは、前記１以上の信号を出力するための複数の列読み出しラインをさらに含み、
前記１以上の回路は、前記複数の列読み出しライン上の信号を選択的制御し、電圧信号、又は電流信号にするように構成される、請求項１に記載の画像センサ回路。
【請求項１８】
前記１以上の信号は、アナログ電流信号である、請求項１に記載の画像センサ回路。
【請求項１９】
前記ピクセルアレイの同じ列における前記複数のピクセル回路のうちの２以上のピクセル回路から前記ピクセルアレイの列読み出しライン上に出力されたアナログ信号を受信するように構成され、前記アナログ信号を対応するデジタル信号に変換するように構成された列アナログデジタル変換器回路をさらに含む、請求項１に記載の画像センサ回路。
【請求項２０】
前記複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、
前記１以上の回路は、前記ピクセルアレイを選択的に制御し、同時に２以上の行、及び２以上の列におけるピクセル回路から出力を生成するように構成され、前記２以上の行からの出力が、前記ピクセルアレイの列読み出しライン上においてアナログ形態で結合される、請求項１に記載の画像センサ回路。
【請求項２１】
複数の切替可能な抵抗器、及び複数のコンデンサを含む抵抗性グリッドであって、前記複数のコンデンサが、前記ピクセルアレイから出力される１以上の信号に基く値を有する信号を受信するように接続され、前記複数の切替可能な抵抗器は、コマンド信号に従って、前記複数のコンデンサを選択的に接続するように構成される、抵抗性グリッドをさらに含み、
前記１以上の回路は、前記複数の切替可能な抵抗器が、前記複数のコンデンサを接続するように制御され、時間が経過した場合に、前記複数のコンデンサのうちの少なくとも１つに記憶された電圧をサンプリングするように構成され、
前記１以上の回路は、前記電圧に基いて前記露光情報を更新するように構成される、請求項１に記載の画像センサ回路。
【請求項２２】
前記複数のピクセル回路は、複数の行、及び複数の列を成すように構成され、前記複数の行のそれぞれが、閾値電流発生器をさらに含み、
前記１以上の回路は、前記複数の行のうちの特定の行における特定の閾値電流発生器の出力から導出された基準信号の電圧を、前記特定の行における前記複数のピクセル回路のうちの特定のピクセル回路の出力から導出された信号の電圧と比較するように構成され、さらに、前記比較の結果に基いて前記露光情報を更新するように構成される、請求項１に記載の画像センサ回路。
【請求項２３】
前記１以上の回路は、閾値数と、前記露光情報から計算された数との間の比較に基いて、前記ピクセルアレイにおける画像撮影処理を終了するように構成される、請求項１に記載の画像センサ回路。
【請求項２４】
前記１以上の回路は、デジタル信号プロセッサを含む、請求項１に記載の画像センサ回路。
【請求項２５】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路上に配置される赤外線フィルタをさらに含む、請求項１に記載の画像センサ回路。
【請求項２６】
前記複数のピクセル回路のうちの少なくとも１つのピクセル回路上に配置されるカラーフィルタをさらに含む、請求項１に記載の画像センサ回路。
【請求項２７】
画像センサ回路における方法であって、前記画像センサ回路が、複数のピクセル回路を有するピクセルアレイを含むものにおいて、
前記ピクセルアレイの露光パターンに関連する情報を記憶するステップと、
（ｉ）記憶された情報、及び（ｉｉ）前記ピクセルアレイから出力された１以上の情報に少なくとも一部基いて、前記ピクセルアレイの露光パターンを変更するステップと
を含む方法。
【請求項２８】
画像センサ回路における方法であって、前記画像センサ回路が、複数のピクセル回路を有するピクセルアレイを含むものにおいて、
前記複数のピクセル回路のそれぞれにおいて電荷の蓄積を開始するステップと、
前記ピクセルアレイから出力される１以上の信号に少なくとも一部基いて選択された、前記複数のピクセル回路のうちの少なくとも１つの特定のピクセル回路において、電荷の蓄積を禁止するステップと、
拡張ルールに少なくとも一部基いて、前記ピクセルアレイにおける前記特定のピクセル回路に隣接する、前記複数のピクセル回路のうちの少なくとも１つのピクセル回路において、電荷の蓄積を禁止するステップと
を含む方法。
【請求項２９】
フォトダイオードと、
前記フォトダイオードと、センスノードとの間に接続された第１のトランジスタと、
露光制御信号ラインと、前記第１のトランジスタの第１のゲートとの間に接続された第２のトランジスタであって、転送信号ラインに接続されたゲートを有する、第２のトランジスタと
を含むピクセル回路。
【請求項３０】
ピクセルアレイを含み、ある種類のシャッター動作を使用して画像を得るように構成された画像センサ回路であって、前記シャッター動作において、前記ピクセルアレイの露光パターンが、前記ピクセルアレイの少なくとも一部に蓄積された電荷に少なくとも一部基いて時間的に変化する露光情報に従ってセットされる、画像センサ回路と、
前記画像中の１以上の物体を検出するように構成されたプロセッサと
を含む画像処理システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１８Ｄ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図１９Ｄ】
【図１９Ｅ】
【図１９Ｆ】
【図１９Ｇ】
【図１９Ｈ】
【図１９Ｉ】
【図１９Ｊ】
【図１９Ｋ】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１８Ｄ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図１９Ｄ】
【図１９Ｅ】
【図１９Ｆ】
【図１９Ｇ】
【図１９Ｈ】
【図１９Ｉ】
【図１９Ｊ】
【図１９Ｋ】
【図２０】
【図２１】
【図２２】
【公表番号】特表２０１０−５３６２５２（Ｐ２０１０−５３６２５２Ａ）
【公表日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願番号】特願２０１０−５２０２２２（Ｐ２０１０−５２０２２２）
【出願日】平成２０年８月１日（２００８．８．１）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７１９１４
【国際公開番号】ＷＯ２００９／０３５７８５
【国際公開日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０４３８２６７１）コグネックス・コーポレイション (16)
【出願人】（５１００３１０９５）イノヴァシオネス ミクロエレクトロニカス ソシエタッド リミターダ (1)
【Ｆターム（参考）】
【公表日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願日】平成２０年８月１日（２００８．８．１）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７１９１４
【国際公開番号】ＷＯ２００９／０３５７８５
【国際公開日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０４３８２６７１）コグネックス・コーポレイション (16)
【出願人】（５１００３１０９５）イノヴァシオネス ミクロエレクトロニカス ソシエタッド リミターダ (1)
【Ｆターム（参考）】
[ Back to top ]