プログラマブルゲートアレイ並びにそのようなアレイの相互接続スイッチ及び論理ユニット
複数の入力部（Ｉ，Ｉ’）を一つのグループとする入力ポート及び複数の出力部（Ｏ，Ｏ’）を一つのグループとする出力ポートを有する、プログラマブルゲートアレイ用の相互接続スイッチ（２）であって、入力部及び出力部は、入力部から出力部に下る連結３構造に接続され、連結３構造は、単一経路によって全ての入力ポートの各入力部を各出力ポートの少なくとも一つの出力部に接続するために複数のレベルで構成されたルーティング素子（４，５，６）を備える。相互接続スイッチ、論理ユニット及びこれらの二つを有するプログラマブルゲートアレイは、ネットワークの二つのポイント間の単一経路を確立するために配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、（英語"Field Programmable Gate Array"「フィールドプログラマブルゲートアレイ」から）略語ＦＰＧＡで知られているようなプログラマブルゲートアレイ（その場で又はそのままでプログラム可能なゲートのネットワーク）並びにそのようなアレイの相互接続スイッチ及び論理ユニットに関する。
【背景技術】
【０００２】
プログラマブルゲートアレイは、このタイプの回路を含む装置の製造者によって又は意図するアプリケーションに回路を適合させるためにユーザによってプログラムすることができる集積回路である。したがって、そのようなプログラマブルゲートアレイは、特定のアプリケーションに対して特別に設計された複数の集積回路（又はＡＳＩＣ(Application Specific Integrated Circuit））に取って代わることができる。
【０００３】
プログラマブル（又はコンフィギュラブル）ゲートアレイは、プログラマブル論理ブロックと、プログラマブル相互接続スイッチによって形成されたノードを有する相互接続マトリックス構造と、を備える。論理ブロックは、隣接する相互接続スイッチの各対の間に配置された接続装置によって相互接続マトリックス構造に接続される。この種の構造によって、アレイの二つのポイント間に多数の情報循環経路が形成され、これらの経路は、アルゴリズムによって決定される。したがって、あるポイントから他のポイントに情報を搬送するのに要する時間を推定するのが困難である。さらに、これらの回路は、重要な面を有し、エネルギー消費が多くなる。したがって、このタイプの回路は、電源が電池であるときにはほとんど又は全く使用されない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、特にルーティング時間に関して比較的有効な小型かつ柔軟性のあるプログラマブルゲートアレイを取得する手段を提供することである。
【課題を解決するための手段】
【０００５】
このために、発明の対象は、複数の入力部を一つのグループとする入力ポート及び複数の出力部を一つのグループとする出力ポートを有する、プログラマブルゲートアレイ用の相互接続スイッチである。出力ポートは、隣接する相互接続スイッチに向かう出力ポート及び隣接する論理ユニットに向かう出力ポートを有し、入力ポートは、隣接する相互接続スイッチからの入力ポート及び隣接する論理ユニットからの入力ポートを有する。入力部及び出力部は、入力部から出力部に下る連結３構造に接続され、連結３構造は、隣接する相互接続スイッチから隣接する論理ユニットに向かう出力ポートの単一の出力部への入力ポートの入力部及び隣接する相互接続スイッチから隣接する相互接続スイッチに向かう出力ポートの単一の出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子を備える。
【０００６】
したがって、相互接続スイッチは、多数の接続の選択を許容し、したがって、高い柔軟性を示す。３構造及び単一ルーティングが存在することによって、ルーティング及びルーティング時間を良好に予測することができる。
【０００７】
好適には、本発明の相互接続スイッチにおいて、ルーティング素子は、隣接する相互スイッチからの入力ポートと隣接する相互接続スイッチに向かう出力ポートとの間に配置された第１のルーティング素子と、一方では論理ユニットからの入力ポート間に配置され、他方では第１のルーティング素子と第３のルーティング素子との間に配置された第２のルーティング素子と、一方では第１のルーティング素子と第２のルーティング素子との間に配置され、他方では論理ユニットに向かう出力ポート間に配置された第３の指定経路素子と、を備える。
【０００８】
特定の実施の形態において、
第１のルーティング素子は、隣接する相互接続スイッチからの各入力ポートの入力部にそれぞれ接続した入力部と、第２のルーティング素子の一つの出力部に接続した少なくとも一つの入力部と、隣接する相互接続スイッチに向かう各出力ポートの一つの出力部にそれぞれ接続した出力部と、第３のルーティング素子の一つの入力部にそれぞれ接続した出力部と、を有し、
第２のルーティング素子は、論理ユニットからの各入力ポートの入力部の一つにそれぞれ接続した入力部と、第１のルーティング素子の一部の対応する入力部及び第３のルーティング素子の一部の入力部の一つにそれぞれ接続した出力部を有し、
第３のルーティング素子は、第１のルーティング素子及び第２のルーティング素子の出力部に接続した入力部と、論理ユニットに向かう各出力ポートの出力部の一つにそれぞれ接続した出力部と、を有する。
【０００９】
さらに、発明の対象は、複数の入力部を一つのグループとする四つの入力ポート及び複数の出力部を一つのグループとする四つの出力ポートに接続した論理ブロックを備え、入力部、出力部及び論理ブロックを、入力ポートから論理ブロックに下り及び論理ブロックから出力ポートに上る連結３構造に接続され、連結３構造は、複数のレベルで構成された入力ルーティング素子及び出力ルーティング素子を備え、入力ルーティング素子は、単一経路によって全ての入力ポートの各入力部を各論理ブロックの単一の入力部に接続し、出力ルーティング素子は、単一経路によって論理ブロックの各出力部を各出力ポートの単一の出力部及び同一グループの入力ルーティング素子に接続する、プログラマブルゲートアレイの論理ユニットである。
【００１０】
したがって、好適には、各論理ユニットは、Ｌ階層レベルを有し、その各々は、少なくとも、
Ｒｎ入力部及びＳｎ出力部と、
各々がＲｎ−１入力部及びＳｎ−１出力部を有する階層レベルｎ−１に属するＱｎグループＧｎ−１と、
全てのＱｎグループＧｎ−１にそれぞれ接続したＲｎ−１入力ルーティング素子と、
全てのＱｎグループＧｎ−１及びこのグループの入力ルーティング素子の組に接続したＳｎ−１出力ルーティング素子と、
を一つのグループとする少なくとも一つのグループＧｎを備え、最低レベルの各グループが論理ブロックに対応する。
【００１１】
さらに、本発明は、リコンフィギュラブル相互接続スイッチ及びリコンフィギュラブル論理ユニットを備えたプログラマブルゲートアレイであって、リコンフィギュラブル論理ユニットは、
各相互接続スイッチは、四つの隣接する相互接続スイッチに直接接続され、
各論理ユニットは、八つの隣接する論理ユニットを有し、相互接続スイッチによって八つの隣接する論理ユニットの各々に接続され、
少なくとも一つの単一経路は、プログラマブルゲートアレイの二つのポイント間で規定されるように通信網を介して相互接続されるプログラマブルゲートアレイに関する。
【００１２】
本明細書中、二つの素子は、両方の素子間の導通が可能であるときに互いに「接続」され、このような導通は、最終的にプログラムされた形態で利用されるか否かに依存して行われたり行われなかったりする。その結果、論理ユニットを、隣接するスイッチの一つのみを利用することによって隣接する論理ユニットと直接通信するようプログラムすることができる。このようにして、ネットワークの二つのポイント間の経路の長さを減少することができる。さらに、これによって、論理ユニット及び相互接続スイッチの密度を増大することができる。
【００１３】
好適には、ネットワークは、上記タイプの相互接続スイッチ及び／又は論理ユニットを備える。
【００１４】
この構造は、相互接続スイッチの外側のネットワークアーキテクチャと、相互接続スイッチの内側の３構造と、両方のアーキテクチャの利点がもたらす利益を享受する論理ユニットと、を組み合わせる。
【００１５】
本発明の他の特徴及び利点は、本発明の限定されない特定の実施の形態の以下の記載を読むことによって明らかになる。
【図面の簡単な説明】
【００１６】
【図１】本発明によるアレイの部分外略図である。
【図２】図１のエリアＩＩの拡大外略図である。
【図３】このアレイのコンフィギュラブル論理ユニットの詳細な線形図である。
【図４】このアレイの相互接続スイッチの詳細な線形図である。
【発明を実施するための形態】
【００１７】
これまでの記載から、以下のことがわかる。
相互接続スイッチ。ルーティング部は、複数のチャネルの交差点に配置されるとともにあるチャネルから来た信号を他のチャネルの一つ以上に向かわせるようにプログラム可能である。この種のルーティング機構は、以下で規定するような複数のルーティング素子を備えることができる。
ルーティング素子。例えば「フル・クロスバー」タイプのプログラマブルルーティング素子は、相互接続スイッチ又は論理ユニット内で信号を向かわせて送信するために相互接続スイッチ又は論理ユニットに配置される。
論理ユニット。単一の論理ブロック又は複数の論理ブロックは、一つ以上の論理演算を実行するために、ルーティング素子によって、プロセッサ又はプログラム可能な他の任意の素子に接続される。
論理ブロック。論理演算を行うためのプログラム可能である又はプログラム可能でない素子。
【００１８】
図面を参照すると、一般的に１を付す本発明によるここで説明するプログラマブルゲートアレイは、ＦＰＧＡタイプであり、（一般的に英語"switch box"（スイッチボックス）で示される）リコンフィギュラブル（用語「リコンフィギュラブル」は、ここではプログラマブルを意味するために用いる。）相互接続スイッチ２と、リコンフィギュラブル論理ユニット３とを備え、リコンフィギュラブル論理ユニット３は、
各相互接続スイッチ２が、四つの隣接する相互接続スイッチ２に直接接続され、
各論理ユニット３が、八つの隣接する論理ユニット３を有し、相互接続スイッチ２によって八つの隣接する論理ユニット３の各々に接続されるように、通信網によって相互接続される。アレイの周辺に配置された相互接続スイッチ２は、アレイの外側と通信を行う部分に接続される。
【００１９】
各相互接続スイッチ２は、相互接続スイッチＩからの入力ポートと、相互接続スイッチＯに対する出力ポートと、論理ユニットＩ’からの入力ポートと、論理ユニットＯ’に向かう出力ポートと、を備える。したがって、各相互接続スイッチ２は、この場合、四つの隣接する相互接続スイッチ２及び四つの隣接する論理ユニット３と直接接続することができる八つの面、更に厳密には、インタフェースを備える。
【００２０】
相互接続スイッチＩからの各入力ポートは、Ｍ入力部を有し、相互接続スイッチＯに向かう各出力ポートは、Ｍ出力部を有し、論理ユニットＩ’からの各入力ポートは、Ｎ入力部を有し、論理ユニットＯ’に向かう各出力ポートは、Ｐ出力部を有する。
【００２１】
各相互接続スイッチ２は、これら四つの隣接する相互接続スイッチ２にそれぞれ接続した四つの入力ポートＩ１，Ｉ２，Ｉ３，Ｉ４と、これら四つの隣接する相互接続スイッチ２にそれぞれ接続した四つの出力ポートＯ１，Ｏ２，Ｏ３，Ｏ４と、を備える。Ｉポート及びＯポートは、複数の入力部及び出力部、この場合には３２個（ＩポートおよびＯポートの重複を回避するために全てを図示しない。）の入力部及び出力部をそれぞれ有し、ここでは８角形状で示す相互接続スイッチ２の対辺上に配置される。
【００２２】
各相互接続スイッチ２は、それを包囲する四つの論理ユニットに接続した入力ポートＩ’１，Ｉ’２，Ｉ’３，Ｉ’４及び出力ポートＯ’１，Ｏ’２，Ｏ’３，Ｏ’４も備える。Ｏ’ポート及びＩ’ポートはそれぞれ、複数の出力部及び入力部、この場合には４個の出力部及び１６個の入力部を備え、相互接続スイッチ２の対辺上に配置することができる。
【００２３】
各相互接続スイッチ２は、Ｍ個の第１のルーティング素子４と、Ｎ個の第２のルーティング素子５と、Ｐ個の第３のルーティング素子６と、を備える。
【００２４】
各入力ポートＩは、プログラマブルルーティング素子４によって全ての出力ポートＯに接続される。ルーティング素子４は、３２個であり、対になって分散し、各々は、ポートＩの入力部の一つにそれぞれ接続した４個の入力部及びポートＯの出力部の一つにそれぞれ接続した４個の出力部を有する。
【００２５】
各入力ポートＩ’は、プログラマブルルーティング素子６に接続したプログラマブルルーティング素子５によって全ての出力ポートＯ’に接続される。ルーティング素子５は、この場合には４個であり、４個の入力部及び４個の出力部を有する。ルーティング素子６は、この場合には１６個であり、４グループに分けられ、３個の入力部及び４個の出力部を有する。各ルーティング素子５の４個の入力部は、入力ポートＩ’の入力部の一つにそれぞれ接続され、各ルーティング素子５の４個の出力部は、一方では、一対のルーティング素子４の各々の一つの入力部にそれぞれ接続され、他方では、関連のグループのルーティング素子６の各々の３個の入力部の一つにそれぞれ接続される。ルーティング素子６のそれ以外の二つの入力部は、二つのルーティング素子４の出力部に接続され、ルーティング素子６の各々の出力部は、各出力ポートＯ’の入力部の一つにそれぞれ接続される。各入力ポートＩ’は、ルーティング素子４及びルーティング素子５によって全ての出力ポートＯに接続される。
【００２６】
したがって、各入力ポートＩは、ルーティング素子４及びルーティング素子６によって全ての出力ポートＯ’にも接続される。図２の参照番号４００，５００及び６００は、全てのルーティング素子４，ルーティング素子５及びルーティング素子６をそれぞれ示す。
相互接続スイッチ２は、ルーティング素子４を介して互いにやり取りを行い、ルーティング素子４及びルーティング素子６によって、隣接する論理ユニット３とやり取りを行い、
論理ユニット３は、隣接する相互接続スイッチのルーティング素子５及びルーティング素子６を介して、隣接する論理ユニットとやり取りを行う（論理ユニットの隣接する相互接続スイッチの各々は、他の相互接続スイッチを経由することなく、この論理ユニットを、この相互接続スイッチが接続された他の三つの論理ユニットに接続することができる。）ことが理解される。
【００２７】
このように規定された連結３構造は、入力部から出力部に下り、ルーティング素子４，５，６を有し、ルーティング素子４，５，６は、
ｋ１を入力ポートの入力部の個数に対する出力ポートの出力部の個数の比とした場合、二つのルーティング素子５，６を通じて、隣接する論理ユニットＩ’から隣接する論理ユニットＯ’に向かう出力ポートのｋ１出力部までの入力ポートの入力部と、
ｋ２を隣接する論理ユニットからの入力ポートの入力部の個数に対する隣接する相互接続スイッチからの入力ポートの入力部の個数の比とした場合、二つのルーティング素子４，５を通じて、隣接する論理ユニットＩ’から隣接する相互接続スイッチＯに向かう出力ポートのｋ２出力部までの入力ポートの入力部と、に接続するために、複数のレベルで構成される。
【００２８】
各論理ユニット３は、基本論理機能を実行するためにプログラム可能な論理ブロック７を備える。各論理ユニット３は、グループの重複によって生じる複数の階層レベルを有する階層構造を有する。この場合、第１レベルを指定する最低レベルのグループＧ１は、Ｒ１入力部及びＳ１出力部を備え、少なくとも、
各々がｉ個の入力部及びｊ個の出力部を有するＱ１論理ブロックと、
第１レベルルーティングセット又はアッセンブリと、を有する。
【００２９】
第１レベルルーティングセットは、
第１レベルグループの全ての論理ブロックにそれぞれ接続され、各々がこのグループのｙ１個の外部入力部を備えるｉ個の入力ルーティング素子８と、
第１レベルグループの全ての論理ブロック７及びこのグループの全ての入力ルーティング素子８に接続したｊ個のルーティング素子９と、を有する。
【００３０】
第２レベルグループＧ２は、ｘ個の第１レベルグループと、第２レベルルーティングセットと、を備える。第２レベルルーティングセットは、実際には第１レベルルーティングセットと同一タイプのｙ１個のルーティングサブセットから構成され、同数の入力ルーティング素子及び出力ルーティング素子を備える（第２レベルルーティングセットの入力ルーティング素子及び出力ルーティング素子に番号１０及び１１を付す。）。
【００３１】
したがって、第２階層レベルのルーティングセットは、
各第１レベルグループの第１レベル入力ルーティング素子８の一つ及び入力ポートの一つにそれぞれ接続したＲ１入力経路素子１０と、
各第１レベルグループＧ１の第１レベル出力ルーティング素子９の一つ、第２レベル入力ルーティング素子１０の一部及び出力ポートの一つにそれぞれ接続したＳ１出力ルーティング素子と、を備える。
【００３２】
したがって、階層レベルｎ＋１のグループＧｎ＋１が階層レベルｎのグループＧｎ及びレベルｎのルーティングセットに接続されるとともにレベルｎのルーティングセットと同一タイプのｙｎ個のルーティングサブセットを備えるレベルｎ＋１のルーティングセットを備えることがわかる。
【００３３】
この場合、論理ブロック７は、１６個であり、各々が６個の入力部及び２個の出力部を有する４個の論理ブロック７（又はクラスタ）の四つの第１レベルグループにグループ分けされる。各第１レベルグループは、
第１レベルグループの全ての論理ブロック７の一つの入力部にそれぞれ接続した４個の出力部を有する６個の第１レベル入力ルーティング素子８と、
第１レベルグループの論理ブロック７の各々の出力部にそれぞれ接続した４個の入力部及びこのグループの全ての第１レベル入力ルーティング素子８の一つの入力部にそれぞれ接続した３個の出力部を有する２個の第１レベル出力ルーティング素子９と、を備える。
【００３４】
第２レベルグループは、四つの第１レベルグループと、第１レベルルーティングセットに等しい三つのルーティングサブセットを備える第２レベルルーティングセットと、を有し、第１レベルルーティングセットの各々は、
各第１レベルグループの第１レベル入力ルーティング素子８の一つの入力部にそれぞれ接続した４個の出力部及び当該論理ユニット３に隣接する相互接続スイッチ２の出力ポートＯ’にそれぞれ接続した２個の外部入力部を有する６個の第２レベル入力ルーティング素子１０と、
各第１レベルグループの第１レベル出力ルーティング素子９の一つの出力部にそれぞれ接続した４個の入力部並びに一方では当該ルーティングセットの第２レベル入力ルーティング素子１０の各々の一つの入力部に接続されるとともに他方では隣接する相互接続スイッチ２の入力ポートＩ’に接続した３個の出力部を有する２個の第２レベル出力ルーティング素子１１と、を有する。
【００３５】
したがって、図３は、四つの第１レベルグループを備える第２レベルグループを表す。
【００３６】
したがって、相互接続スイッチ２及び論理ユニット３は、３構造を有し、アレイの二つのポイントを、３構造を上り又は下ることにより単一経路によって接続することができる。これによって、ルーティング時間の良好な予測可能性を可能にする。
【００３７】
プログラマブル論理アレイを形成する集積回路の製造方法は、本発明の対象ではない。このことは、本来知られているのでここでは説明しない論理ブロック７、ルーティングユニット４，５，６、ルーティング素子８，９，１０，１１及び相互接続スイッチ２のプログラミング原理に当てはまる。
【００３８】
当然、発明は、説明した実施の形態に限定されず、請求の範囲で規定したような発明の範囲内のあらゆる変形を含む。
【００３９】
説明した論理ユニットは、第１レベル（低レベル）グループ及び第２レベル（高レベル）グループを備える。論理ユニットにおいて２を超えるレベルを有することができ、例えば、低レベルグループと高レベルグループとの間に中間レベルグループを有することができる。
【００４０】
論理ユニットにメッシュアーキテクチャを有することができる。
【００４１】
ポート、ルーティングユニット及び論理ブロックの入力部及び出力部の個数並びに対又はグループの中の分布を変更することができる。その結果、説明した実施の形態では１６個である論理素子の個数ｎを、異なる個数にすることができ、例えば、８，１２，３２．．．に等しくすることができる。
【００４２】
効率が良いとはいえない変形例において、本発明によるアレイは、上述した構造と異なる構造を有する相互接続スイッチ及び／又は論理ユニットに基づいて構成される。
【００４３】
このアーキテクチャを、取付け（すなわち「内蔵型」）又は専用回路（すなわち「独立型」）ＦＰＧＡアプリケーションに対して実現することができる。
【００４４】
入力ポートＩ’の個数の倍数である出力ポートＯの個数に等しい複数の入力ポートＩと、
入力ポートＩの個数の倍数である出力ポートＯ’と、を備える、本発明による相互接続スイッチを製造することができる。
【技術分野】
【０００１】
本発明は、（英語"Field Programmable Gate Array"「フィールドプログラマブルゲートアレイ」から）略語ＦＰＧＡで知られているようなプログラマブルゲートアレイ（その場で又はそのままでプログラム可能なゲートのネットワーク）並びにそのようなアレイの相互接続スイッチ及び論理ユニットに関する。
【背景技術】
【０００２】
プログラマブルゲートアレイは、このタイプの回路を含む装置の製造者によって又は意図するアプリケーションに回路を適合させるためにユーザによってプログラムすることができる集積回路である。したがって、そのようなプログラマブルゲートアレイは、特定のアプリケーションに対して特別に設計された複数の集積回路（又はＡＳＩＣ(Application Specific Integrated Circuit））に取って代わることができる。
【０００３】
プログラマブル（又はコンフィギュラブル）ゲートアレイは、プログラマブル論理ブロックと、プログラマブル相互接続スイッチによって形成されたノードを有する相互接続マトリックス構造と、を備える。論理ブロックは、隣接する相互接続スイッチの各対の間に配置された接続装置によって相互接続マトリックス構造に接続される。この種の構造によって、アレイの二つのポイント間に多数の情報循環経路が形成され、これらの経路は、アルゴリズムによって決定される。したがって、あるポイントから他のポイントに情報を搬送するのに要する時間を推定するのが困難である。さらに、これらの回路は、重要な面を有し、エネルギー消費が多くなる。したがって、このタイプの回路は、電源が電池であるときにはほとんど又は全く使用されない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、特にルーティング時間に関して比較的有効な小型かつ柔軟性のあるプログラマブルゲートアレイを取得する手段を提供することである。
【課題を解決するための手段】
【０００５】
このために、発明の対象は、複数の入力部を一つのグループとする入力ポート及び複数の出力部を一つのグループとする出力ポートを有する、プログラマブルゲートアレイ用の相互接続スイッチである。出力ポートは、隣接する相互接続スイッチに向かう出力ポート及び隣接する論理ユニットに向かう出力ポートを有し、入力ポートは、隣接する相互接続スイッチからの入力ポート及び隣接する論理ユニットからの入力ポートを有する。入力部及び出力部は、入力部から出力部に下る連結３構造に接続され、連結３構造は、隣接する相互接続スイッチから隣接する論理ユニットに向かう出力ポートの単一の出力部への入力ポートの入力部及び隣接する相互接続スイッチから隣接する相互接続スイッチに向かう出力ポートの単一の出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子を備える。
【０００６】
したがって、相互接続スイッチは、多数の接続の選択を許容し、したがって、高い柔軟性を示す。３構造及び単一ルーティングが存在することによって、ルーティング及びルーティング時間を良好に予測することができる。
【０００７】
好適には、本発明の相互接続スイッチにおいて、ルーティング素子は、隣接する相互スイッチからの入力ポートと隣接する相互接続スイッチに向かう出力ポートとの間に配置された第１のルーティング素子と、一方では論理ユニットからの入力ポート間に配置され、他方では第１のルーティング素子と第３のルーティング素子との間に配置された第２のルーティング素子と、一方では第１のルーティング素子と第２のルーティング素子との間に配置され、他方では論理ユニットに向かう出力ポート間に配置された第３の指定経路素子と、を備える。
【０００８】
特定の実施の形態において、
第１のルーティング素子は、隣接する相互接続スイッチからの各入力ポートの入力部にそれぞれ接続した入力部と、第２のルーティング素子の一つの出力部に接続した少なくとも一つの入力部と、隣接する相互接続スイッチに向かう各出力ポートの一つの出力部にそれぞれ接続した出力部と、第３のルーティング素子の一つの入力部にそれぞれ接続した出力部と、を有し、
第２のルーティング素子は、論理ユニットからの各入力ポートの入力部の一つにそれぞれ接続した入力部と、第１のルーティング素子の一部の対応する入力部及び第３のルーティング素子の一部の入力部の一つにそれぞれ接続した出力部を有し、
第３のルーティング素子は、第１のルーティング素子及び第２のルーティング素子の出力部に接続した入力部と、論理ユニットに向かう各出力ポートの出力部の一つにそれぞれ接続した出力部と、を有する。
【０００９】
さらに、発明の対象は、複数の入力部を一つのグループとする四つの入力ポート及び複数の出力部を一つのグループとする四つの出力ポートに接続した論理ブロックを備え、入力部、出力部及び論理ブロックを、入力ポートから論理ブロックに下り及び論理ブロックから出力ポートに上る連結３構造に接続され、連結３構造は、複数のレベルで構成された入力ルーティング素子及び出力ルーティング素子を備え、入力ルーティング素子は、単一経路によって全ての入力ポートの各入力部を各論理ブロックの単一の入力部に接続し、出力ルーティング素子は、単一経路によって論理ブロックの各出力部を各出力ポートの単一の出力部及び同一グループの入力ルーティング素子に接続する、プログラマブルゲートアレイの論理ユニットである。
【００１０】
したがって、好適には、各論理ユニットは、Ｌ階層レベルを有し、その各々は、少なくとも、
Ｒｎ入力部及びＳｎ出力部と、
各々がＲｎ−１入力部及びＳｎ−１出力部を有する階層レベルｎ−１に属するＱｎグループＧｎ−１と、
全てのＱｎグループＧｎ−１にそれぞれ接続したＲｎ−１入力ルーティング素子と、
全てのＱｎグループＧｎ−１及びこのグループの入力ルーティング素子の組に接続したＳｎ−１出力ルーティング素子と、
を一つのグループとする少なくとも一つのグループＧｎを備え、最低レベルの各グループが論理ブロックに対応する。
【００１１】
さらに、本発明は、リコンフィギュラブル相互接続スイッチ及びリコンフィギュラブル論理ユニットを備えたプログラマブルゲートアレイであって、リコンフィギュラブル論理ユニットは、
各相互接続スイッチは、四つの隣接する相互接続スイッチに直接接続され、
各論理ユニットは、八つの隣接する論理ユニットを有し、相互接続スイッチによって八つの隣接する論理ユニットの各々に接続され、
少なくとも一つの単一経路は、プログラマブルゲートアレイの二つのポイント間で規定されるように通信網を介して相互接続されるプログラマブルゲートアレイに関する。
【００１２】
本明細書中、二つの素子は、両方の素子間の導通が可能であるときに互いに「接続」され、このような導通は、最終的にプログラムされた形態で利用されるか否かに依存して行われたり行われなかったりする。その結果、論理ユニットを、隣接するスイッチの一つのみを利用することによって隣接する論理ユニットと直接通信するようプログラムすることができる。このようにして、ネットワークの二つのポイント間の経路の長さを減少することができる。さらに、これによって、論理ユニット及び相互接続スイッチの密度を増大することができる。
【００１３】
好適には、ネットワークは、上記タイプの相互接続スイッチ及び／又は論理ユニットを備える。
【００１４】
この構造は、相互接続スイッチの外側のネットワークアーキテクチャと、相互接続スイッチの内側の３構造と、両方のアーキテクチャの利点がもたらす利益を享受する論理ユニットと、を組み合わせる。
【００１５】
本発明の他の特徴及び利点は、本発明の限定されない特定の実施の形態の以下の記載を読むことによって明らかになる。
【図面の簡単な説明】
【００１６】
【図１】本発明によるアレイの部分外略図である。
【図２】図１のエリアＩＩの拡大外略図である。
【図３】このアレイのコンフィギュラブル論理ユニットの詳細な線形図である。
【図４】このアレイの相互接続スイッチの詳細な線形図である。
【発明を実施するための形態】
【００１７】
これまでの記載から、以下のことがわかる。
相互接続スイッチ。ルーティング部は、複数のチャネルの交差点に配置されるとともにあるチャネルから来た信号を他のチャネルの一つ以上に向かわせるようにプログラム可能である。この種のルーティング機構は、以下で規定するような複数のルーティング素子を備えることができる。
ルーティング素子。例えば「フル・クロスバー」タイプのプログラマブルルーティング素子は、相互接続スイッチ又は論理ユニット内で信号を向かわせて送信するために相互接続スイッチ又は論理ユニットに配置される。
論理ユニット。単一の論理ブロック又は複数の論理ブロックは、一つ以上の論理演算を実行するために、ルーティング素子によって、プロセッサ又はプログラム可能な他の任意の素子に接続される。
論理ブロック。論理演算を行うためのプログラム可能である又はプログラム可能でない素子。
【００１８】
図面を参照すると、一般的に１を付す本発明によるここで説明するプログラマブルゲートアレイは、ＦＰＧＡタイプであり、（一般的に英語"switch box"（スイッチボックス）で示される）リコンフィギュラブル（用語「リコンフィギュラブル」は、ここではプログラマブルを意味するために用いる。）相互接続スイッチ２と、リコンフィギュラブル論理ユニット３とを備え、リコンフィギュラブル論理ユニット３は、
各相互接続スイッチ２が、四つの隣接する相互接続スイッチ２に直接接続され、
各論理ユニット３が、八つの隣接する論理ユニット３を有し、相互接続スイッチ２によって八つの隣接する論理ユニット３の各々に接続されるように、通信網によって相互接続される。アレイの周辺に配置された相互接続スイッチ２は、アレイの外側と通信を行う部分に接続される。
【００１９】
各相互接続スイッチ２は、相互接続スイッチＩからの入力ポートと、相互接続スイッチＯに対する出力ポートと、論理ユニットＩ’からの入力ポートと、論理ユニットＯ’に向かう出力ポートと、を備える。したがって、各相互接続スイッチ２は、この場合、四つの隣接する相互接続スイッチ２及び四つの隣接する論理ユニット３と直接接続することができる八つの面、更に厳密には、インタフェースを備える。
【００２０】
相互接続スイッチＩからの各入力ポートは、Ｍ入力部を有し、相互接続スイッチＯに向かう各出力ポートは、Ｍ出力部を有し、論理ユニットＩ’からの各入力ポートは、Ｎ入力部を有し、論理ユニットＯ’に向かう各出力ポートは、Ｐ出力部を有する。
【００２１】
各相互接続スイッチ２は、これら四つの隣接する相互接続スイッチ２にそれぞれ接続した四つの入力ポートＩ１，Ｉ２，Ｉ３，Ｉ４と、これら四つの隣接する相互接続スイッチ２にそれぞれ接続した四つの出力ポートＯ１，Ｏ２，Ｏ３，Ｏ４と、を備える。Ｉポート及びＯポートは、複数の入力部及び出力部、この場合には３２個（ＩポートおよびＯポートの重複を回避するために全てを図示しない。）の入力部及び出力部をそれぞれ有し、ここでは８角形状で示す相互接続スイッチ２の対辺上に配置される。
【００２２】
各相互接続スイッチ２は、それを包囲する四つの論理ユニットに接続した入力ポートＩ’１，Ｉ’２，Ｉ’３，Ｉ’４及び出力ポートＯ’１，Ｏ’２，Ｏ’３，Ｏ’４も備える。Ｏ’ポート及びＩ’ポートはそれぞれ、複数の出力部及び入力部、この場合には４個の出力部及び１６個の入力部を備え、相互接続スイッチ２の対辺上に配置することができる。
【００２３】
各相互接続スイッチ２は、Ｍ個の第１のルーティング素子４と、Ｎ個の第２のルーティング素子５と、Ｐ個の第３のルーティング素子６と、を備える。
【００２４】
各入力ポートＩは、プログラマブルルーティング素子４によって全ての出力ポートＯに接続される。ルーティング素子４は、３２個であり、対になって分散し、各々は、ポートＩの入力部の一つにそれぞれ接続した４個の入力部及びポートＯの出力部の一つにそれぞれ接続した４個の出力部を有する。
【００２５】
各入力ポートＩ’は、プログラマブルルーティング素子６に接続したプログラマブルルーティング素子５によって全ての出力ポートＯ’に接続される。ルーティング素子５は、この場合には４個であり、４個の入力部及び４個の出力部を有する。ルーティング素子６は、この場合には１６個であり、４グループに分けられ、３個の入力部及び４個の出力部を有する。各ルーティング素子５の４個の入力部は、入力ポートＩ’の入力部の一つにそれぞれ接続され、各ルーティング素子５の４個の出力部は、一方では、一対のルーティング素子４の各々の一つの入力部にそれぞれ接続され、他方では、関連のグループのルーティング素子６の各々の３個の入力部の一つにそれぞれ接続される。ルーティング素子６のそれ以外の二つの入力部は、二つのルーティング素子４の出力部に接続され、ルーティング素子６の各々の出力部は、各出力ポートＯ’の入力部の一つにそれぞれ接続される。各入力ポートＩ’は、ルーティング素子４及びルーティング素子５によって全ての出力ポートＯに接続される。
【００２６】
したがって、各入力ポートＩは、ルーティング素子４及びルーティング素子６によって全ての出力ポートＯ’にも接続される。図２の参照番号４００，５００及び６００は、全てのルーティング素子４，ルーティング素子５及びルーティング素子６をそれぞれ示す。
相互接続スイッチ２は、ルーティング素子４を介して互いにやり取りを行い、ルーティング素子４及びルーティング素子６によって、隣接する論理ユニット３とやり取りを行い、
論理ユニット３は、隣接する相互接続スイッチのルーティング素子５及びルーティング素子６を介して、隣接する論理ユニットとやり取りを行う（論理ユニットの隣接する相互接続スイッチの各々は、他の相互接続スイッチを経由することなく、この論理ユニットを、この相互接続スイッチが接続された他の三つの論理ユニットに接続することができる。）ことが理解される。
【００２７】
このように規定された連結３構造は、入力部から出力部に下り、ルーティング素子４，５，６を有し、ルーティング素子４，５，６は、
ｋ１を入力ポートの入力部の個数に対する出力ポートの出力部の個数の比とした場合、二つのルーティング素子５，６を通じて、隣接する論理ユニットＩ’から隣接する論理ユニットＯ’に向かう出力ポートのｋ１出力部までの入力ポートの入力部と、
ｋ２を隣接する論理ユニットからの入力ポートの入力部の個数に対する隣接する相互接続スイッチからの入力ポートの入力部の個数の比とした場合、二つのルーティング素子４，５を通じて、隣接する論理ユニットＩ’から隣接する相互接続スイッチＯに向かう出力ポートのｋ２出力部までの入力ポートの入力部と、に接続するために、複数のレベルで構成される。
【００２８】
各論理ユニット３は、基本論理機能を実行するためにプログラム可能な論理ブロック７を備える。各論理ユニット３は、グループの重複によって生じる複数の階層レベルを有する階層構造を有する。この場合、第１レベルを指定する最低レベルのグループＧ１は、Ｒ１入力部及びＳ１出力部を備え、少なくとも、
各々がｉ個の入力部及びｊ個の出力部を有するＱ１論理ブロックと、
第１レベルルーティングセット又はアッセンブリと、を有する。
【００２９】
第１レベルルーティングセットは、
第１レベルグループの全ての論理ブロックにそれぞれ接続され、各々がこのグループのｙ１個の外部入力部を備えるｉ個の入力ルーティング素子８と、
第１レベルグループの全ての論理ブロック７及びこのグループの全ての入力ルーティング素子８に接続したｊ個のルーティング素子９と、を有する。
【００３０】
第２レベルグループＧ２は、ｘ個の第１レベルグループと、第２レベルルーティングセットと、を備える。第２レベルルーティングセットは、実際には第１レベルルーティングセットと同一タイプのｙ１個のルーティングサブセットから構成され、同数の入力ルーティング素子及び出力ルーティング素子を備える（第２レベルルーティングセットの入力ルーティング素子及び出力ルーティング素子に番号１０及び１１を付す。）。
【００３１】
したがって、第２階層レベルのルーティングセットは、
各第１レベルグループの第１レベル入力ルーティング素子８の一つ及び入力ポートの一つにそれぞれ接続したＲ１入力経路素子１０と、
各第１レベルグループＧ１の第１レベル出力ルーティング素子９の一つ、第２レベル入力ルーティング素子１０の一部及び出力ポートの一つにそれぞれ接続したＳ１出力ルーティング素子と、を備える。
【００３２】
したがって、階層レベルｎ＋１のグループＧｎ＋１が階層レベルｎのグループＧｎ及びレベルｎのルーティングセットに接続されるとともにレベルｎのルーティングセットと同一タイプのｙｎ個のルーティングサブセットを備えるレベルｎ＋１のルーティングセットを備えることがわかる。
【００３３】
この場合、論理ブロック７は、１６個であり、各々が６個の入力部及び２個の出力部を有する４個の論理ブロック７（又はクラスタ）の四つの第１レベルグループにグループ分けされる。各第１レベルグループは、
第１レベルグループの全ての論理ブロック７の一つの入力部にそれぞれ接続した４個の出力部を有する６個の第１レベル入力ルーティング素子８と、
第１レベルグループの論理ブロック７の各々の出力部にそれぞれ接続した４個の入力部及びこのグループの全ての第１レベル入力ルーティング素子８の一つの入力部にそれぞれ接続した３個の出力部を有する２個の第１レベル出力ルーティング素子９と、を備える。
【００３４】
第２レベルグループは、四つの第１レベルグループと、第１レベルルーティングセットに等しい三つのルーティングサブセットを備える第２レベルルーティングセットと、を有し、第１レベルルーティングセットの各々は、
各第１レベルグループの第１レベル入力ルーティング素子８の一つの入力部にそれぞれ接続した４個の出力部及び当該論理ユニット３に隣接する相互接続スイッチ２の出力ポートＯ’にそれぞれ接続した２個の外部入力部を有する６個の第２レベル入力ルーティング素子１０と、
各第１レベルグループの第１レベル出力ルーティング素子９の一つの出力部にそれぞれ接続した４個の入力部並びに一方では当該ルーティングセットの第２レベル入力ルーティング素子１０の各々の一つの入力部に接続されるとともに他方では隣接する相互接続スイッチ２の入力ポートＩ’に接続した３個の出力部を有する２個の第２レベル出力ルーティング素子１１と、を有する。
【００３５】
したがって、図３は、四つの第１レベルグループを備える第２レベルグループを表す。
【００３６】
したがって、相互接続スイッチ２及び論理ユニット３は、３構造を有し、アレイの二つのポイントを、３構造を上り又は下ることにより単一経路によって接続することができる。これによって、ルーティング時間の良好な予測可能性を可能にする。
【００３７】
プログラマブル論理アレイを形成する集積回路の製造方法は、本発明の対象ではない。このことは、本来知られているのでここでは説明しない論理ブロック７、ルーティングユニット４，５，６、ルーティング素子８，９，１０，１１及び相互接続スイッチ２のプログラミング原理に当てはまる。
【００３８】
当然、発明は、説明した実施の形態に限定されず、請求の範囲で規定したような発明の範囲内のあらゆる変形を含む。
【００３９】
説明した論理ユニットは、第１レベル（低レベル）グループ及び第２レベル（高レベル）グループを備える。論理ユニットにおいて２を超えるレベルを有することができ、例えば、低レベルグループと高レベルグループとの間に中間レベルグループを有することができる。
【００４０】
論理ユニットにメッシュアーキテクチャを有することができる。
【００４１】
ポート、ルーティングユニット及び論理ブロックの入力部及び出力部の個数並びに対又はグループの中の分布を変更することができる。その結果、説明した実施の形態では１６個である論理素子の個数ｎを、異なる個数にすることができ、例えば、８，１２，３２．．．に等しくすることができる。
【００４２】
効率が良いとはいえない変形例において、本発明によるアレイは、上述した構造と異なる構造を有する相互接続スイッチ及び／又は論理ユニットに基づいて構成される。
【００４３】
このアーキテクチャを、取付け（すなわち「内蔵型」）又は専用回路（すなわち「独立型」）ＦＰＧＡアプリケーションに対して実現することができる。
【００４４】
入力ポートＩ’の個数の倍数である出力ポートＯの個数に等しい複数の入力ポートＩと、
入力ポートＩの個数の倍数である出力ポートＯ’と、を備える、本発明による相互接続スイッチを製造することができる。
【特許請求の範囲】
【請求項１】
複数の入力部（Ｉ，Ｉ’）を一つのグループとする入力ポート及び複数の出力部（Ｏ，Ｏ’）を一つのグループとする出力ポートを有する、プログラマブルゲートアレイ用の相互接続スイッチ（２）において、前記出力ポートは、隣接する相互接続スイッチ（Ｏ）に向かう出力ポート及び隣接する論理ユニット（Ｏ’）に向かう出力ポートを備え、前記入力ポートは、隣接する相互接続スイッチ（Ｉ）からの入力ポート及び隣接する論理ユニット（Ｉ’）からの入力ポートを有し、前記入力部及び前記出力部は、前記入力部から前記出力部に下る連結３構造に接続され、前記連結３構造は、隣接する相互接続スイッチ（Ｉ）から隣接する論理ユニット（Ｏ’）に向かう出力ポートの単一の出力部への入力ポートの入力部及び隣接する相互接続スイッチ（Ｉ）から隣接する相互接続スイッチ（Ｏ）に向かう出力ポートの単一の出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子（４，５，６）を備えることを特徴とする相互接続スイッチ（２）。
【請求項２】
前記ルーティング素子は、前記隣接する相互スイッチからの入力ポート間に配置された第１のルーティング素子（４）と、一方では前記論理ユニットからの入力ポート間に配置され、他方では前記第１のルーティング素子と第３の指定経路素子と間に配置された第２のルーティング素子（５）と、一方では前記第１のルーティング素子と前記第２のルーティング素子との間に配置され、他方では前記論理ユニットに向かう出力ポート間に配置された前記第３の指定経路素子（６）と、を備えた請求項１に記載の相互接続スイッチ（２）。
【請求項３】
前記第１のルーティング素子（４）は、前記隣接する相互接続スイッチ（Ｉ）からの各入力ポートの入力部にそれぞれ接続した入力部と、前記第２のルーティング素子（５）の一つの出力部に接続した少なくとも一つの入力部と、前記隣接する相互接続スイッチ（Ｏ）に向かう各出力ポートの出力部にそれぞれ接続した出力部と、前記第３のルーティング素子（６）の一つの入力部にそれぞれ接続した出力部と、を有し、
前記第２のルーティング素子（５）は、前記論理ユニット（Ｉ’）からの各入力ポートの入力部の一つにそれぞれ接続した入力部と、前記第１のルーティング素子の一部の対応する入力部及び前記第３のルーティング素子の一部の入力部の一つにそれぞれ接続した出力部を有し、
前記第３のルーティング素子（６）は、前記第１のルーティング素子及び前記第２のルーティング素子の出力部に接続した入力部と、前記論理ユニット（Ｏ’）に向かう各出力ポートの出力部の一つのそれぞれ接続した出力部と、を有する請求項２に記載の相互接続スイッチ。
【請求項４】
前記相互接続スイッチ（Ｉ）からの各入力ポートは、Ｍ入力部を有し、前記相互接続スイッチ（Ｏ）に向かう各出力ポートは、Ｍ出力部を有し、前記論理ユニット（Ｉ’）からの各入力ポートは、Ｎ入力部を有し、前記論理ユニット（Ｏ’）に向かう各出力ポートは、Ｐ出力部を有し、前記第１のルーティング素子（４）は、Ｍ個であり、前記第２のルーティング素子（５）は、Ｎ個であり、前記第３のルーティング素子（６）は、Ｐ個である請求項３に記載の相互接続スイッチ。
【請求項５】
前記入力部及び前記出力部は、前記入力部から前記出力部に下る連結３構造に接続され、前記連結３構造は、ｋ１を前記入力ポートの入力部の個数に対する前記出力ポートの出力部の個数の比とした場合の二つのルーティング素子（５，６）を通じた隣接する論理ユニット（Ｉ’）から隣接する論理ユニット（Ｏ’）に向かう出力ポートのｋ１出力部への入力部及びｋ２を隣接する論理ユニットからの前記入力ポートの入力部の個数に対する隣接する相互接続スイッチからの入力部の個数の比とした場合の二つのルーティング素子（４，５）を通じた隣接する論理ユニット（Ｉ’）から隣接する相互接続スイッチ（Ｏ）に向かう出力ポートのｋ２出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子（４，５，６）を備える請求項１に記載の相互接続スイッチ。
【請求項６】
複数の入力部を一つのグループとする四つの入力ポート及び複数の出力部を一つのグループとする四つの出力ポートに接続した論理ブロック（７）を備え、前記入力部、前記出力部及び前記論理ブロックを、前記入力ポートから前記論理ブロックに下り及び前記論理ブロックから前記出力ポートに上る連結３構造に接続され、前記連結３構造は、複数のレベルで構成された入力ルーティング素子（８，１０）及び出力ルーティング素子（９，１１）を備え、前記入力ルーティング素子は、単一経路によって全ての入力ポートの各入力部を各論理ブロックの単一の入力部に接続し、前記出力ルーティング素子は、単一経路によって論理ブロックの各出力部を各出力ポートの少なくとも一つの出力部及び同一グループの入力ルーティング素子に接続する、プログラマブルゲートアレイの論理ユニット（３）。
【請求項７】
各論理ユニット（３）は、Ｌ階層レベルを有し、その各々は、少なくとも、
Ｒｎ入力部及びＳｎ出力部と、
各々がＲｎ−１入力部及びＳｎ−１出力部を有する階層レベルｎ−１に属するＱｎグループＧｎ−１と、
各々が全ての前記ＱｎグループＧｎ−１に接続したＲｎ−１入力ルーティング素子（８）と、
全ての前記ＱｎグループＧｎ−１及びこのグループの入力ルーティング素子の組に接続したＳｎ−１出力ルーティング素子（９）と、
を一つのグループとする少なくとも一つのグループＧｎを備え、最低レベルの各グループが論理ブロックに対応する請求項６に記載の論理ユニット。
【請求項８】
リコンフィギュラブル相互接続スイッチ（２）及びリコンフィギュラブル論理ユニット（３）を備えたプログラマブルゲートアレイであって、前記リコンフィギュラブル論理ユニットは、
各相互接続スイッチは、四つの隣接する相互接続スイッチに直接接続され、
各論理ユニットは、八つの隣接する論理ユニットを有し、相互接続スイッチによって前記八つの隣接する論理ユニットの各々に接続され、
少なくとも一つの単一経路は、前記プログラマブルゲートアレイの二つのポイント間で規定されるように通信網を介して相互接続されるプログラマブルゲートアレイ。
【請求項９】
前記相互接続スイッチは請求項１から５によって実現される請求項８に記載のプログラマブルゲートアレイ。
【請求項１０】
前記論理ユニットは請求項６及び７のいずれかによって実現される請求項８又は９に記載のプログラマブルゲートアレイ。
【請求項１】
複数の入力部（Ｉ，Ｉ’）を一つのグループとする入力ポート及び複数の出力部（Ｏ，Ｏ’）を一つのグループとする出力ポートを有する、プログラマブルゲートアレイ用の相互接続スイッチ（２）において、前記出力ポートは、隣接する相互接続スイッチ（Ｏ）に向かう出力ポート及び隣接する論理ユニット（Ｏ’）に向かう出力ポートを備え、前記入力ポートは、隣接する相互接続スイッチ（Ｉ）からの入力ポート及び隣接する論理ユニット（Ｉ’）からの入力ポートを有し、前記入力部及び前記出力部は、前記入力部から前記出力部に下る連結３構造に接続され、前記連結３構造は、隣接する相互接続スイッチ（Ｉ）から隣接する論理ユニット（Ｏ’）に向かう出力ポートの単一の出力部への入力ポートの入力部及び隣接する相互接続スイッチ（Ｉ）から隣接する相互接続スイッチ（Ｏ）に向かう出力ポートの単一の出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子（４，５，６）を備えることを特徴とする相互接続スイッチ（２）。
【請求項２】
前記ルーティング素子は、前記隣接する相互スイッチからの入力ポート間に配置された第１のルーティング素子（４）と、一方では前記論理ユニットからの入力ポート間に配置され、他方では前記第１のルーティング素子と第３の指定経路素子と間に配置された第２のルーティング素子（５）と、一方では前記第１のルーティング素子と前記第２のルーティング素子との間に配置され、他方では前記論理ユニットに向かう出力ポート間に配置された前記第３の指定経路素子（６）と、を備えた請求項１に記載の相互接続スイッチ（２）。
【請求項３】
前記第１のルーティング素子（４）は、前記隣接する相互接続スイッチ（Ｉ）からの各入力ポートの入力部にそれぞれ接続した入力部と、前記第２のルーティング素子（５）の一つの出力部に接続した少なくとも一つの入力部と、前記隣接する相互接続スイッチ（Ｏ）に向かう各出力ポートの出力部にそれぞれ接続した出力部と、前記第３のルーティング素子（６）の一つの入力部にそれぞれ接続した出力部と、を有し、
前記第２のルーティング素子（５）は、前記論理ユニット（Ｉ’）からの各入力ポートの入力部の一つにそれぞれ接続した入力部と、前記第１のルーティング素子の一部の対応する入力部及び前記第３のルーティング素子の一部の入力部の一つにそれぞれ接続した出力部を有し、
前記第３のルーティング素子（６）は、前記第１のルーティング素子及び前記第２のルーティング素子の出力部に接続した入力部と、前記論理ユニット（Ｏ’）に向かう各出力ポートの出力部の一つのそれぞれ接続した出力部と、を有する請求項２に記載の相互接続スイッチ。
【請求項４】
前記相互接続スイッチ（Ｉ）からの各入力ポートは、Ｍ入力部を有し、前記相互接続スイッチ（Ｏ）に向かう各出力ポートは、Ｍ出力部を有し、前記論理ユニット（Ｉ’）からの各入力ポートは、Ｎ入力部を有し、前記論理ユニット（Ｏ’）に向かう各出力ポートは、Ｐ出力部を有し、前記第１のルーティング素子（４）は、Ｍ個であり、前記第２のルーティング素子（５）は、Ｎ個であり、前記第３のルーティング素子（６）は、Ｐ個である請求項３に記載の相互接続スイッチ。
【請求項５】
前記入力部及び前記出力部は、前記入力部から前記出力部に下る連結３構造に接続され、前記連結３構造は、ｋ１を前記入力ポートの入力部の個数に対する前記出力ポートの出力部の個数の比とした場合の二つのルーティング素子（５，６）を通じた隣接する論理ユニット（Ｉ’）から隣接する論理ユニット（Ｏ’）に向かう出力ポートのｋ１出力部への入力部及びｋ２を隣接する論理ユニットからの前記入力ポートの入力部の個数に対する隣接する相互接続スイッチからの入力部の個数の比とした場合の二つのルーティング素子（４，５）を通じた隣接する論理ユニット（Ｉ’）から隣接する相互接続スイッチ（Ｏ）に向かう出力ポートのｋ２出力部への入力ポートの入力部に接続するために複数のレベルで構成されたルーティング素子（４，５，６）を備える請求項１に記載の相互接続スイッチ。
【請求項６】
複数の入力部を一つのグループとする四つの入力ポート及び複数の出力部を一つのグループとする四つの出力ポートに接続した論理ブロック（７）を備え、前記入力部、前記出力部及び前記論理ブロックを、前記入力ポートから前記論理ブロックに下り及び前記論理ブロックから前記出力ポートに上る連結３構造に接続され、前記連結３構造は、複数のレベルで構成された入力ルーティング素子（８，１０）及び出力ルーティング素子（９，１１）を備え、前記入力ルーティング素子は、単一経路によって全ての入力ポートの各入力部を各論理ブロックの単一の入力部に接続し、前記出力ルーティング素子は、単一経路によって論理ブロックの各出力部を各出力ポートの少なくとも一つの出力部及び同一グループの入力ルーティング素子に接続する、プログラマブルゲートアレイの論理ユニット（３）。
【請求項７】
各論理ユニット（３）は、Ｌ階層レベルを有し、その各々は、少なくとも、
Ｒｎ入力部及びＳｎ出力部と、
各々がＲｎ−１入力部及びＳｎ−１出力部を有する階層レベルｎ−１に属するＱｎグループＧｎ−１と、
各々が全ての前記ＱｎグループＧｎ−１に接続したＲｎ−１入力ルーティング素子（８）と、
全ての前記ＱｎグループＧｎ−１及びこのグループの入力ルーティング素子の組に接続したＳｎ−１出力ルーティング素子（９）と、
を一つのグループとする少なくとも一つのグループＧｎを備え、最低レベルの各グループが論理ブロックに対応する請求項６に記載の論理ユニット。
【請求項８】
リコンフィギュラブル相互接続スイッチ（２）及びリコンフィギュラブル論理ユニット（３）を備えたプログラマブルゲートアレイであって、前記リコンフィギュラブル論理ユニットは、
各相互接続スイッチは、四つの隣接する相互接続スイッチに直接接続され、
各論理ユニットは、八つの隣接する論理ユニットを有し、相互接続スイッチによって前記八つの隣接する論理ユニットの各々に接続され、
少なくとも一つの単一経路は、前記プログラマブルゲートアレイの二つのポイント間で規定されるように通信網を介して相互接続されるプログラマブルゲートアレイ。
【請求項９】
前記相互接続スイッチは請求項１から５によって実現される請求項８に記載のプログラマブルゲートアレイ。
【請求項１０】
前記論理ユニットは請求項６及び７のいずれかによって実現される請求項８又は９に記載のプログラマブルゲートアレイ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２０１１−５２７５４３（Ｐ２０１１−５２７５４３Ａ）
【公表日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願番号】特願２０１１−５１７１９３（Ｐ２０１１−５１７１９３）
【出願日】平成２１年７月８日（２００９．７．８）
【国際出願番号】ＰＣＴ／ＦＲ２００９／０００８４５
【国際公開番号】ＷＯ２０１０／００４１４０
【国際公開日】平成２２年１月１４日（２０１０．１．１４）
【出願人】（５０４３１７７４３）ユニベルシテ ピエール エ マリー キュリー（パリ シズエム） (18)
【出願人】（５０１０８９８６３）サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） (173)
【Ｆターム（参考）】
【公表日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願日】平成２１年７月８日（２００９．７．８）
【国際出願番号】ＰＣＴ／ＦＲ２００９／０００８４５
【国際公開番号】ＷＯ２０１０／００４１４０
【国際公開日】平成２２年１月１４日（２０１０．１．１４）
【出願人】（５０４３１７７４３）ユニベルシテ ピエール エ マリー キュリー（パリ シズエム） (18)
【出願人】（５０１０８９８６３）サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） (173)
【Ｆターム（参考）】
[ Back to top ]