メモリアクセス
磁気論理装置は、電気回路用の一般的に平面的な第１基板と、前記第１基板上に積層された配置で形成される、磁気回路用の一般的に平面的な複数の第２基板とを有することができる。各々の第２基板は、その上に磁気回路が形成されており、各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有することができる。前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリアクセスに係り、特に限定されないが、磁気論理装置へのデータの書き込み及び磁気論理装置からのデータの読み取りに関する。
【背景技術】
【０００２】
広範なデータ記憶装置がこの数年利用可能になっており、それは、広い範囲の用途における多様な記憶媒体を使用している。様々なデータ記憶装置は、機能的に様々な記憶要求を目的としている。従って、データ記憶における様々な異なる技術が、静電容量、書き込み／再書き込み能力、安定性／整合性（電力あり又は電力なしで）、サイズ、構造安定性、携帯性等のようないくつかの多様な任意の特徴に適用されている。
【０００３】
周知のデータ記憶装置には、磁気テープ記憶、磁気ハードディスク記憶及び光学ディスク記憶が含まれる。それらの全ては、良好な記憶容量及び比較的速いデータアクセスの利点を提供し、それらの全ては、データの書き込み及び再書き込みに適応することができる。それらの全ては、電気機械的または光学的読み取り器（リーダー）の形態の部品を動かすことを必要とする。これは、このようなデータ記憶媒体を含む装置が小型化することができる程度を限定することがあり、高振動環境における装置の使用を限定し得る。各々の場合において表面媒体がデータ記憶の鍵になるが、関連する機構は、あらゆる支持基板の特性の注意深い制御をも要求する。従って、このような装置は、注意深く制御された構成でなければならない。さらに、それらの全ては、装置の表面にアクセスするための読み取り器を必要とし、それは、装置の設計自由度を制約する。
【０００４】
他の周知のデータ記憶装置には、フラッシュメモリなどの固体状態の電気的記憶装置が含まれる。これらは、典型的にはＥＥＰＲＯＭ（EEPROM：Electrically Erasable Programmable Read-Only Memory）の幾つかの形態である。しかしながら、これは、限定された書き込み耐久性及び書き込み待ち時間に関連する問題に苦しまされる。特に、フラッシュメモリは、信頼性及び性能の劣化が生じる前においては、約１０００回までの書き込み動作という寿命を有する。また、フラッシュメモリにおける書き込み待ち時間は、データ記憶における大きな静電容量を荷電することが必要であるために大きい。さらに、フラッシュメモリは、約４０Ｍｂｉｔ／ｍｍ２（約２５Ｇｂｉｔ／ｉｎ２）の記憶密度限界を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、従来のシステムの問題及び欠点を少なくとも部分的に考慮して行われている。
【課題を解決するための手段】
【０００６】
第１側面から見ると、本発明は、磁気記憶回路への直接的で物理的な接続を有しない電気回路から書き込まれたデータを格納することができる磁気記憶装置を提供する。
【０００７】
他の側面から見ると、本発明は、高密度の固体磁気記憶装置を提供する。
【０００８】
さらなる側面から見ると、本発明は、移動部品なしに磁気記憶装置を提供する。
【０００９】
他の側面から見ると、本発明は、磁気記憶装置に物理的に接続されない電気回路を用いた磁気記憶装置内にデータを書き込む方法を提供する。
【００１０】
さらなる側面から見ると、本発明は、磁気回路にデータを書き込むための遠隔電界発生器に応答する磁気回路素子を提供する。
【００１１】
他の側面から見ると、本発明は、遠隔磁界センサが磁気回路からデータを読み取ることを可能にするように動作する磁気回路素子を提供する。
【００１２】
磁気論理装置は、磁気回路用の一般的に平面的な第１基板と、前記第１基板上に積層された配置で形成される、磁気回路用の一般的に平面的な複数の第２基板とを有する。各々の前記第２基板は、その上に磁気回路が形成されており、各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する。前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当することができる。それによって、多層磁気論理装置は、前記磁気回路と関連する電気的読み取り及び書き込み回路との間の電気的接続なしに書き込まれ及び読み取られることができる。
【００１３】
ある実施形態では、前記磁気論理素子は、少なくとも１つのデータ記憶素子を有する。従って、磁気回路は、データ記憶用に使用されることができる。
【００１４】
ある実施形態では、前記複数の第２基板は、非強磁性層によって分離される。前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する。従って、異なる基板上の回路間の干渉は、避けられることができる。
【００１５】
ある実施形態では、前記第２基板の各々は、その上に複数の磁気回路が形成されている。従って、高密度の電気回路が達成されることができる。
【００１６】
ある実施形態では、前記磁気回路は、磁気材料のナノワイヤーで形成される。各々の論理素子は、ナノワイヤー間の結合部に形成され、その機能は、その結合部の形状によって定義される。従って、単一に磁気材料は、多様な回路素子を生成するために使用されることができ、各々は、素子の形状によって定義される機能を有する。
【００１７】
ある実施形態では、前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である。従って、小型の磁気回路が提供されることができる。
【００１８】
ある実施形態では、前記磁気論理装置は、前記磁気回路を駆動するための回転磁界を発生する磁界発生器をさらに有する。ある実施形態では、前記磁界発生器は、時計方向及び／又は反時計方向の磁界を発生することが可能でありえる。従って、磁気回路に保持されたデータは、回路内の容易なデータ位置合わせを可能にする通常の方式で伝播されることができる。
【００１９】
ある実施形態では、前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有することができる。ある実施形態では、前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する。近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される。従って、前記磁気回路全体は、変更された形状によって形成されるその機能を有して、単一の磁気材料で形成されることができる。
【００２０】
ある実施形態では、前記磁気回路は、消去部分を有することができる。前記削除部分は、前記第１基板のそれぞれの電気的削除部分の平面的な位置に相当する。従って、遠隔消去は、示された消去システムを用いて実行されることができる。
【００２１】
ある実施形態では、前記第１の第２基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２の第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている。従って、異なる磁気回路層の回路間の干渉は、避けることができる。
【００２２】
データ記憶装置は、上述のような磁気論理装置を含んで提供されることができる。
【００２３】
他の側面から見ると、本発明は、磁気回路装置を提供することができる。前記装置は、積層された配置で形成される、複数の一般的に平面的な基板であって、各々の前記基板が、その上に磁気回路が形成されるところの基板を有する。各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有することができる。前記各々の磁気回路のデータ書き込み素子は、それぞれの磁気電気的書き込み素子の予期される位置の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、それぞれの磁気電気的読み取り素子の予期される位置の平面的な位置に相当することができる。それによって、多層磁気回路装置は、磁気回路と関連する電気読み取り及び書き込み回路との間の電気的接続なしに書き込まれ及び読み取られることができる。
【００２４】
他の側面から見ると、本発明は、磁気論理装置を製造する方法を提供することができる。前記方法は、第１基板上に電気回路を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、前記第１基板上に積層された配置で複数の一般的に平面的な第２基板を形成する段階であって、各々の前記第２基板が、その上に磁気回路が形成されているところの段階と、を有する。各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する。前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当することができる。
【００２５】
他の側面から見ると、本発明は、磁気論理装置の製造方法を提供することができる。前記方法は、第１基板上に電気回路を有する第１装置部分を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、第３基板上に積層された配置で複数の一般的に平面的な第２基板を有する第２装置部分を形成する段階であって、各々の前記第２基板が、その上に形成される複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する磁気回路を有して形成されるところの段階と、前記第２基板が、前記第１及び第３基板の間に配置されるように、且つ、各々の磁気回路の前記データ書き込み素子が、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、各々の磁気回路の前記データ読み取り素子が、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当するように、前記第１及び第２装置部分を取り付ける段階と、を有することができる。
【００２６】
さらなる側面から見ると、本発明は、磁気回路にデータを書き込む方法を提供することができる。前記方法は、回転磁界中に磁気回路を位置させる段階と、少なくとも前記磁気回路のデータ書き込み素子の前記位置における前記回転磁界を変調する段階と、を有することができる。ある実施形態では、前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有することができる。ある実施形態では、前記磁気回路は、前記磁界変調のソースに電気的に接続されない。従って、磁気回路は、高い性能及びデータ密度を製造及び提供することが単純である電気的に単一な物理的な配置を用いて書き込まれることができる。
【００２７】
本発明の発明者は、データスイッチのためにトランジスタを使用せず非常に小さな加熱を示す‘磁壁論理’と呼ばれる磁気論理構築を開発した。磁壁は、対向して位置合わせされた磁化の領域間の移動界面である。パーマロイ（Ｎｉ８０Ｆｅ２０）などの軟磁性材料からなるある特定のサブミクロンの平面的なナノワイヤーは、磁壁において優れた導管を形成することを示している（２１−２３）。ナノワイヤーの高い形状異方性は、磁化がワイヤーの長軸に位置合わせされることを好むことを保証する。これらの２つの可能な方向は、変化信号の変化端部として作用する磁壁を用いた二進情報表示の基礎を形成する。磁壁は、外部から印加された磁界の動きの下でナノワイヤーの複雑なネットワークを介して伝播する。この磁界は、装置の平面で回転し、クロック及び電力供給器として作用する。以前の研究は、どのように先端形状の平面的なナノワイヤーが磁化の方向の変換に使用されることができるかを示している。構成された参照を提供するために、以下では、論理‘１’は、磁壁の伝播方向における磁化点として定義され、論理‘０’は、磁壁の伝播方向に対向する磁化として定義される。従って、先端は、作用的には論理ＮＯＴ動作を行う。それによって、データ記憶機能が影響されることができる。
【００２８】
任意の論理機能を実行するために、いくつかの追加の基礎機能を有することが必要である。ＮＯＴ機能を補完するためにＡＮＤまたはＯＲなどの少なくとも１つの２入力機能の追加は、あらゆるコンピューター上の計算が実行されることを可能にする。２つのルーティング機能は、入力信号の２つの等しいコピーを形成するファンアウト構造、及び、２つの信号が干渉なしに互いに通過することを可能にする交差構造という、最も複雑な論理回路において要求される。本磁気回路構成に照らして、共に動作する全ての異なる機能を有して単一の広範な回転磁界が回路全体に印加されることができるように、その機能の印加された磁界の要求が互いに互換的でなければならいということも必要である。これが、論理ＮＯＴ、論理ＡＮＤ、ファンアウト及び交差接点からなる構築において達成されることができるということが見られる。さらに、データを有する論理回路が動作することを提供するための磁界のアドレス可能なデータ入力素子は、開発されており、関連する電子回路の磁気回路からデータが書き込まれ及び読み取られることを可能にする上記の要素のリストに加えられている。
【００２９】
また、特定の及び好ましい側面及び実施形態は、添付された特許請求の範囲に組み立てられている。
【発明を実施するための最良の形態】
【００３０】
本発明の特定の実施形態は、添付の図面を参照して例示としてのみ記載されるだろう。
図１は、ＮＯＴゲートに相当する論理機能を提供する磁気回路要素の概略図を示す。図２は、磁気的なＮＯＴゲートを用いた磁壁の移動の概略図を示す。図３Ａ及び３Ｂは、様々な配置を有する磁気記憶回路の概略図を示す。図４Ａから４Ｇは、磁気記憶回路の書き込み素子の動作を示す。図５は、磁気記憶回路における書き込み素子を示す。図６Ａから６Ｆは、磁気記憶回路におけるデータ消去処理の動作を示す。図７は、多層磁気回路装置の概略図を示す。図８は、多層磁気回路装置の概略透視図を示す。図９は、多層磁気回路装置の概略平面図を示す。図１０は、回転磁界発生器の概略図を示し、図１１は、磁気記憶回路の概略図を示す。図１２は、磁気記憶回路の概略図を示す。図１３は、磁気的オープンシフトレジスタ回路の概略図を示す。図１４は、磁気記憶回路の概略図を示す。図１５Ａから１５Ｃは、多素子磁気回路の動作を示す。図１６Ａ及び１６Ｂは、多素子磁気回路の動作を示す。
【００３１】
本発明は、様々な修正及び代替の形態に変更されやすく、特定の実施形態は、図面内に例として示されて以下に詳細に記載される。しかしながら、それに加えて図面及び詳細な説明は、本発明を開示された特定の形態に限定するためのものではない。それどころか、本発明は、添付された特許請求の範囲によって定義される本発明の精神及び範囲内にある全ての修正物、等価物および代替案を包含するものである。
【００３２】
デジタルマイクロエレクトロニクスは、記憶及び論理の組み合わせである。論理積（ＡＮＤ）、否定（ＮＯＴ）、排他的論理和（ＸＯＲ）などの基本的なブール論理関数は、デジタルＩＣが、算術計算における記憶装置（メモリ）からの数を合わせることを可能にする。ＭＲＡＭは、ＣＭＯＳ互換性のある処理を用いて製造され、従って、高速で高密度の多量の不揮発性メモリが、半導体マイクロプロセッサに埋め込まれることを可能にすることによって、マイクロエレクトロニクス論理に間接的に影響を与えるだろう。磁気論理の新興分野は、強磁性の直接的な使用を行うために、最下部のレベルにおけるマイクロエレクトニクス論理の動作の原理を再設計しようとする。
【００３３】
ノートルダム大学（the University of Notre Dame）によって設計された単一電子トランジスタ構造（J． Amlani etal， Science 284， 289 (1999)）に基づく磁気論理を実施するための試みが行われている（R． P． Cowbum， M． E． Welland， Science 287， 1466 (2000)， G． Csaba， W． Porod， A． I． Csurgay， Int． J． Circ． Theor． Appl 31， 67 (2003)， and A． Imre， G． Csaba， V． Metlushko， G． H． Bernstein， W． Porod， Physica F 19， 240 (2003)を参照）。これらのスキームは、磁気セルラーオートマトンと呼ばれるが、静磁的に結合された磁気素子のネットワークを使用する。情報は、相互作用磁気素子の格子を横切る磁気ソリトンによって伝播し、論理機能は、閾値を切り替えるように良好に画定される節点（ノーダルドット）における漂遊磁界を加算することによって実行される。このようなスキームを用いた挑戦の１つは、強磁性素子間の静磁気相互作用磁界が、その素子内の反磁界よりも通常弱く、結果的に、磁気素子の形態のあらゆる物理的な欠陥は、情報の伝播を遮断する傾向にあり、この素子が、製造欠陥に対して過度に耐えられなくなるというものである。
【００３４】
多くのＭＴＪベースの磁気論理スキームが提案されている。これらのある分類（G． Reiss et al， Phys． Stat． Sol． A 291， 1628 (2004)， A． Ney， C． Pampuch， R． Koch， K． H． Ploog， Nature 425，485 (2003)， and R． Richter et al．， Solid- State Electron． 46， 639 (2002)を参照）では、情報は、複数のビットライン内の電流を介して論理ゲートに入る。ＭＴＪのいわゆる“自由層”は、結合された電流から正味の磁界の方向に回転し、効果的に非線形加算素子として作用する。これは、順に接点（ジャンクション）の抵抗を変化させ、その接点は、後続のビットラインの電流を制御するために使用されることができる。このようなスキームは、特に、この装置が既存のＭＴＪ技術に基づき、論理機能が磁気トンネル接合の参照層の磁化方向を変化させることによってプログラムされることができるという多くの利点を有する。このことによって、それらがフィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）における魅力となる（Z． Navabi， Digital Design and Implementation with Field Programmable Devices (Kluwer Academic Publishers， 2005)を参照）。ここで、多くの異なる用途が同一のハードウェアを使用し、正確なハードウェア機能が記憶素子の配置をプログラムすることによって画定される。機能画定磁気ハード層は、ナノ秒で反転することができ、ハードウェアが、制御した計算における最適化された構造（G． A． Prinz， Science 282， 1660 (1998)）に適合的に追跡することを可能にするので、おそらく、さらに魅力的なことは、オンザフライで再設定できることの可能性である。これらのスキームの利点は、データが変わる時はいつでも高電流密度がスイッチされなければならないということであり、それは、高い磁気抵抗比と大きなトランジスタを必要とする。このスキームの変化は、ＭＴＪが通常の電子論理ゲート（W． C． Black， B． Das， J． Appl． Phys． 87， 6674 (
2000)）にバイアスするために使用される際に存在する。この場合、ＭＴＪは、論理機能を画定するために使用されるだけであり、実際の計算は、伝統的なエレクトロニクスで完全に遂行される。
【００３５】
通常のマイクロエレクトロニクスの集積回路（ＩＣ）は、トランジスタスイッチを通した電子の流れを制御することによって動作する。デジタル信号は、電荷の存在または不存在によってＩＣ内に現れる。しかしながら、電子は、より多く提供する。電荷に加えて、電子は、スピンの量子力学特性も有する。しかしながら、電荷と異なって、スピンは、通常“上向き”及び“下向き”として知られる２つの方向を有することができ、二進数の代替表示を可能にする。例えば、小さな強磁性素子の磁化は、電子スピンの古典的限界であり、磁気記録における情報を格納するために長い間使用されている。この十年間に、多くの研究者は、電子の電荷と同様にスピンが、ビットを表しデータ処理を実行するためにマイクロエレクトロニクスのＩＣで使用される、スピントロニクスの新規な技術を構築している。これは、一般に、より低い電力で、より高い速度で、不揮発性な装置を有する次世代のコンピューティング技術を確立することを期待させる。
【００３６】
スピントロニクスの発展は、半導体及び磁性学会での様々なアプローチを歩んでいる。半導体アプローチには、スピン“上向き”またはスピン“下向き”として表される情報に関して、半導体ホスト内のスピン偏極電子を生成し操作することが含まれる。現在、光学プローブを用いた半導体のスピンの操作の理解において多くの進展がなされているが、適切な室温強磁性半導体の欠如は、機能装置の発展を制限している。
【００３７】
スピントロニクスに対する磁性アプローチは、異なる道を歩んでいる。金属強磁性／非磁性多層（M． N． Baibich et al， Phys． Rev． Lett． 61， 2472 (1988)を参照）によって示される巨大磁気抵抗の発見に続いて、研究者は、ニッケル、鉄及びコバルトなどの強磁性金属を用いることによって多くの室温装置を開発している。情報は、小さな強磁性素子の磁化方向によってこれらの装置内で表される。磁気トンネル接合（ＭＴＪ）と呼ばれるこのような素子の１つは、磁気ランダムアクセスメモリ（ＭＲＡＭ）、不揮発性で、高密度で、高速のメモリ技術（G． Grynkenich et al， MRS Bulletin 29， 818 (2004)を参照）の構成要素（building block）を形成する。さらに、スピンモーメントの移動効果の最近のデモンストレーション（J． C． Slonczewski， J． Magn． Magn． Mater． 159， Ll (1996)， L． Berger， Phys． Rev． B 54， 9353 (1996)， J． A． Katine， F． J． Albert， R． A． Buhrman， E． B． Myers， D． C． Ralph， Phys． Rev． Lett． 84， 3149 (2000)， S． J． Kiselev et al， Nature 425， 380 (2003)， and W． H． Rippard， M． R． Pufall， S． Kaka， S． E． Russek， T． J． Silva， Phys． Rev． Lett．を参照）は、磁化が、印加された電流によって直接的に操作されるが、電子及び磁性の領域間に新規な界面機構を提供することによってこの既に存在する磁界にさらなる加熱を加える。本発明の発明者は、実行可能な磁気論理技術において所望の素子を開発するために磁気的な不揮発性メモリを拡張する試みを行っている。
【００３８】
従って、スピントロニクスの分野は、電子のスピンと電荷の両方が論理及び記憶動作に使用されるが、伝統的な半導体エレクトロニクスの技術ベースとは異なる技術ベースを用いた論理装置を提供することができることは明らかである。これらの技術を用いると、幅が１マイクロメートル未満の平面的な磁気ワイヤーを用いて完全な論理構造が構成されることができる。論理否定（ＮＯＴ）、論理積（ＡＮＤ）、信号のファンアウト素子及び信号の交差素子（クロスオーバーエレメント）は、全て単純な幾何学設計を用いて構成することができ、単一の回路で共に使用することができる。データインプットにおける追加の素子は、情報が磁壁論理回路に書き込まれることを可能にする。
【００３９】
いわゆる磁気量子セルオートマン（ＭＱＣＡ）装置を形成するためにいわゆるナノ磁石を用いる技術は、Cowburn and Welland， Science VoI 287 pp 1466-1468で検討されている。このような技術、磁気回路素子及びこのような素子を使用する回路を使用することは、国際特許出願ＰＣＴ／ＧＢ０１／０５０７２（ＷＯ０２／４１４９２）及びＰＣＴ／ＧＢ０３／０１２６６（ＷＯ０３／０８３８７４）で検討されている。従って、これらの論文及び特許出願の開示に基づく磁気回路素子及びこれらの素子を使用する単純な回路の形成において既存の知識のベースがある。
【００４０】
本例に関して、磁気記憶回路に使用される回路素子の１つは、図１に示されるようにＮＯＴゲートである。本例のＮＯＴゲート１０は、磁気材料のナノメートルスケールのドットの鎖またはナノメートルスケールの平面的な磁気ワイヤーから構成することができる。図１に示される矢印は、ＮＯＴゲートを形成する材料の細いストリップ内の磁界の方向を表す。ＮＯＴゲート１０の動作の基本的な原理は、磁壁がトラックパターンを通過する際に磁化方向の反転を生じながら、入ってくる磁界の磁壁がゲートを通して伝播するというものである。従って、論理否定（ＮＯＴ）ゲートファウンテンは、磁界方向反転の物理的効果によって提供される。
【００４１】
使用中に、このゲートは、磁界内に配置され、そのベクトルは、時間の経過に伴ってこの装置の平面で回転する。磁気的形状異方性のため、ワイヤー内の磁化は、一般的にワイヤーの長軸に沿って横たわるように配置される。従って、ほとんどの場合、２つの磁化の可能性が存在し、データの伝統的な二進表示に影響を与えることを可能にする。ワイヤー内の磁化方向における電荷は、磁壁によって調整され、それは、印加磁界によってワイヤーに沿ってスイープされることができる。磁界が回転するという事実は、磁壁が角部の周囲に運ばれることができることを意味する。
【００４２】
ＮＯＴゲート１０の動作及び構成のさらなる詳細は、ＷＯ０３／０８３８７４（Cowburn）に表されており、その全内容は、参照することによってここに含まれ、従ってここでさらに議論しない。しかしながら、ＮＯＴゲートの動作の基本原理は、明らかである。
【００４３】
以下の例では、図１で示されるものと同様のＮＯＴゲートは、シングル又はマルチビットメモリ回路を構成するために使用されることができる。これらの回路で使用されるＮＯＴゲートは、サイクロイド形状である。ゲートは、シリコン基板上の５ｎｍの厚さのパーマロイ（Ｎｉ８０Ｆｅ２０）膜の焦点合わせされたイオンビームミリングによって形成されることができる。図２は、サイクロイドの反転動作の説明を提供し、２分の１サイクルの遅延が入力変化状態と出力変化状態との間でどのように生じるかを示す。
【００４４】
低磁界条件下において、サブミクロンの強磁性の平面的なワイヤー内の磁化方向は、強い磁気形状異方性のためにワイヤー長軸に沿って横たわる傾向にある。２つの対向する方向の磁化がワイヤー内で遭遇すると、一連の原子磁気モーメントの再編成が、突然ではなく、磁壁を形成するために所定の距離にわたって徐々に生じる。
【００４５】
ワイヤーに平行な磁界の印加によって磁壁が直線的なサブミクロンの磁気ワイヤーに沿って伝播することができることが、ここで知られている。本例では、磁界は、方向を変化させて角部を曲がる磁気ワイヤーに沿って磁壁を伝播するための試料平面内で時間に伴って回転するベクトルを用いて印加されることができる。時計方向または反時計方向の回転は、磁界キラリティを定義する。磁壁は、磁界と角部が同一のキラリティであることを提供する磁界ワイヤー角部の周囲に伝播すべきである。しかしながら、所定のキラリティの回転磁界内で、磁壁が１つ方向の所定の角部を通ることのみできるように、角部のキラリティは、磁壁伝播の方向に依存する。これは、信号フロー方向が存在しなければならないあらゆる論理システムの重要な要求を満たす。サブミクロンの磁気ワイヤー内の２つの安定な磁化方向は、２つのブール論理状態を表す自然な手段を提供し、このことは、回転磁界の印加を伴って、記憶装置の各々の論理ユニットの動作の基礎である。
【００４６】
図２に示されるサイクロイドは、反転機能を提供し、適切な回転磁界中にある場合にＮＯＴゲート機能を示す。磁界が反時計方向に回転すると仮定して下さい。印加される磁界が水平方向から垂直方向に回転する際に、接点のターミナル‘Ｐ’（図３Ｂを参照）に到達する磁壁２０は、接点の第１角部（図３Ｃを参照）の周囲でターミナル‘Ｑ’まで伝播する。‘Ｐ’と‘Ｑ’との間の磁化は、ここで連続的であろう（図３Ｄを参照）。次いで、磁界ベクトルが反対の水平方向に対して回転し続けると、磁壁２０は、接点の第２角部の周囲に伝播すべきであり（図３Ｅを参照）、ターミナル‘Ｒ’に出て‘Ｑ’と‘Ｒ’との間に継続的な磁化を復元する。接合の直後のワイヤーの磁化は、ここでは、接合の直前のワイヤーの磁化と比較して反転されるべきである。従って、接合は、２分の１の磁界サイクル伝播遅延を有して所望のＮＯＴ機能を実行しなければならない。この動作は、３点ターンを実行することによってその方向を反転する自動車に類似している。
【００４７】
従って、入力部に到達する磁壁と出力部から去る磁壁との間の２分の１サイクルの全体の遅延がある。以下の例では、この同期遅延に関連する記憶機能は、直列に多くの磁気的なＮＯＴゲートを共に結合し、次いで鎖の出力部を入力部の後ろに繋ぐ（パイピングする）ことによって使用される。
【００４８】
図３Ａに示されるように、多くのこれらのサイクロイド先端（カスプ）は、マルチ素子の機能的に円形なシフトレジスタ３０を形成するために共に結合されることができる。シフトレジスタ３０の全体に方向Ａの回転磁界を印加することによって、シフトレジスタ３０内の磁壁は、磁界の回転方向のシフトレジスタの周囲を回るだろう。従って、本例のシフトレジスタ３０には、ループ内で結合された多くのサイクロイド先端３２が含まれる。このシフトレジスタ３０は、データ入力素子３３及びデータ読み取り素子３４を有することができ、それらの各々は、以下で非常に詳細に検討されるだろう。
【００４９】
上述のように、データループは、磁界内に位置し、そのベクトルは、時間の経過につれてループの平面で回転する。本例では、この回転は、１Ｈｚから２００ＭＨｚの範囲の周波数を有する。磁界強度は、磁界が回転するにつれて一定でありえ、従って、磁界ベクトルに対して円形の軌跡を形成し、または、それは変化してもよく、従って、磁界ベクトルに対して楕円形の軌跡を形成する。これは、ループの下に電磁的なストリップラインを配置し、次いでこのストリップラインに交流を通過させることによって小さな面積の装置で達成することができる。より大きな面積の装置では、ループを保持する基板は、四極電磁石内に配置される。
【００５０】
磁界強度は、磁壁が各々のＮＯＴゲートを通してずっと押されることができることを保証するために十分に強くあるべきであるが、新たな磁壁がデータ入力機構の核とされることができるほど強くないべきである。
【００５１】
各々のＮＯＴゲートを通して磁壁を押すために要求される磁界は、ループの厚さ、ループの幅及びループを形成するために使用される磁気材料を変えることによって調整されることができる。この磁界は、この装置が漂遊の周囲磁界から消去を被らないように十分に大きくあるべきである。本発明は、漂遊磁界消去が問題である場合、ミューメタルを用いてシールドしてもよい。一セットの例では、５０から２００Ｏｅ（３９８０から１５９２０Ａ／ｍ）の範囲の最適な印加磁界強度が使用されてもよい。
【００５２】
シフトレジスタについてデータ入力素子３３及びデータ読み取り素子３４の相対的な位置の代替的な配置は、図３Ｂに示されている。回路素子の位置の背後にある統制原理がこれらの素子の対称性であるので、多くのこのような代替的な配置は、全てが単一の回転磁界内で共に動作するように作られることができる。
【００５３】
本例の回路では、１つのデータビットは、２つの回路素子によって格納される。各々の回路素子は、回路素子の出発点から回路素子の出力点まで磁壁を移動する際に２分の１のサイクル遅延を有する。このメモリ作用は、回路によるデータ記憶を可能にする。図３Ａ及び３Ｂに照らして、ＮＯＴゲート３２（データ書き込み素子３３を含む）の各々、読み取り素子３４におけるファンアウト接点及びそのファンアウト接点に対向する平面端部は、各々回路素子と見なされる。従って、図３Ａ及び３Ｂの各々に示される回路は、５ビット（１０の回路素子）シフトレジスタである。
【００５４】
奇数の回路素子を有するこのタイプの磁気回路を生成することが可能であり、実施できる。しかしながら、このような回路において、各々のデータビットは、回路の周辺のビットの各々の完全な回転によって反転される。従って、それは、ある用途では、その回路が、データの読み取り後に損失の破損を引き起こすデータ反転を避けるために所定の時間で“偶数”または“奇数”サイクルの何れかで動作するかを追跡（track）することが必要であり得る。偶数の回路素子に関して、このようなデータ反転が起こらないので、サイクル追跡は不必要である。
【００５５】
シフトレジスタの動作におけるより詳細な検討は、データ書き込み素子３４の動作を含むが、図４を参照してここに提供されるだろう。この図では、ナノメートルスケールで構成された単純な回路の例が与えられる。磁界成分の方向Ｈｘ及びＨｙ、磁界回転の方向（Ｒｏｔ）及びＭＯＫＥ測定（＊）の位置は、図に示される。
【００５６】
以下では、“水平”及び“垂直”という用語は、磁界振幅での使用に際しては、それぞれ示される図面上のｘ及びｙ方向における磁界強度を意味する。成功裏に使用されるために回路が特定の順序の配向で保持されるという要求はない。
【００５７】
当業者が理解するように、データ格納またはデータ処理を使用するために置かれる回路は、外界からデータを受けることができなければならない。図４Ａは、８つのＮＯＴゲート及びファンアウト接点を有する５ビットの磁気循環シフトレジスタ構造を示す。この回路では、ＮＯＴゲートの１つは、磁化反転を引き起こすための印加された磁界の必要な強度を減少させるために、ワイヤーの飽和保持力を低下させるための拡大された中心突出部領域を有し、従って、これをデータ入力素子３３にする。電流通過導電体からの漂遊磁界は、磁気データを直接的及び局所的に拡大された突出部に書き込むために使用される。しかしながら、本例では、突出部は、突出部にデータを書き込むために要求される磁界振幅が、ＮＯＴゲート及びファンアウト接点の動作範囲内にあるように設計される。従って、全体的に印加される回転磁界の振幅を変調することによってデータを書き込むことを可能にする。従って、回転磁界は、同時に電力供給器、クロック及びシリアルデータチャンネルとして作用する。
【００５８】
図４Ｂ−Ｅは、時計回りの回転磁界内におけるデータ入力素子の動作原理を示す。初期磁化状態（図４Ｂ）から、大きな振幅磁界Ｈｘｗｒｉｔｅは、ＮＯＴゲート接合を通って伝播し、入力／出力ワイヤーに沿って磁壁ＤＷ１及びＤＷ２に分割するこの素子内の磁壁を核とする（図４Ｃ）。磁壁ＤＷ１は、印加された磁界の回転と同様の対称性の角部の周囲を通り、シフトレジスタの周囲に伝播し続けるだろう（図４Ｄ）。対照的に、磁壁ＤＷ２は、初期には、印加された磁界の回転に対して反対の対称性の角部の周囲を通り、それから、磁界がさらに回転するにつれて、磁壁は、その方向を回転させなければならず、ＮＯＴゲートを通して後方へ通る（図４Ｄ）。ＮＯＴゲートにおいて、戻ってくる磁壁は、再び２つに分離しなければならない。一方の部分は、２分の１サイクル遅延を有する元の磁壁に続いて、ＮＯＴゲート接点（図３Ｅ）の出力アームに沿って伝播し、一方、他方の部分は、初期磁化状態を再格納するためにデータ入力素子の後方に沿って伝播するだろう（図４Ｅ）。潜在的に破壊的な発振条件を防止するために、素子３３は、この戻って来る磁壁がこの素子端部に達して消滅するように設計される。従って、単一の核生成事象に連続するこの磁界からのデータ入力素子３３の出力部は、一対の磁壁である。
【００５９】
図５に示されるように、図４Ａに示される例示の回路で使用されるような書き込み素子３３は、突出部端部に達する消滅する磁壁の所望の特徴に加えて、回路の残っている素子に対する反転磁界強度における所望の現象を引き起こすように選択される物理的な寸法を有する。この例では、全体の素子は、入力及び出力信号通路の接点から突出部端部までで約３マイクロメートルの全長を有する。これは、２２５ｎｍの長さ及び５００ｎｍの長さを有する初期部分に分割され、２００ｎｍの幅と３５０ｎｍの長さを有する狭められた部分が続き、１μｍの長さと３２５ｎｍの幅に達する広げられた部分が続く。次に、他の１μｍの長さの部分は、３２５ｎｍの幅を維持し、最終的に、突出部端部は、約３００ｎｍの長さの尖っていない点として形成される。これらの物理的な寸法は、磁気ワイヤーが２００ｎｍの幅を有し、全ての角部は、１μｍの曲率半径を有する、図４Ａに示される回路内で動作するように示される。
【００６０】
シフトレジスタからデータを読み取ることは、磁界センサをファンアウト読み取り素子３４に位置合わせする問題である。各々の磁壁が回転磁界によって回路の周囲を移動するので、磁壁は、ファンアウトを通過し、磁壁は、２つに分離し、一方は、回路の周囲に続き、他方は、読み取り素子３４内に通過する。この読み取り素子３４内の磁界方向は、その回路の対応する部分の磁界方向と同一である。書き込み素子３３と同様に、読み取り素子の突出部端部は、破壊的な共振条件が生じることを防止するために磁壁を消滅するように小片形状とされる。
【００６１】
シフトレジスタに対するデータの書き込みは、図４Ｆに示される印加された信号を用いることによって行われる。５ビットのシーケンスの例の書き込み磁界パターンは、データ書き込みを実施する点線間の部分のみを有してシフトレジスタを５ビットのデータで一旦満たすために印加される（最終的な磁界サイクルは、全ての磁壁が正確にシフトレジスタループに入ることを保証するために使用される。）。書き込み処理の前に、全ての磁壁は、小さい振幅の回転磁界を印加することによって消滅される。本例の回路に単一のデータビットを書き込むために、磁界の２分の１サイクルの振幅成分は、Ｈｘｗｒｉｔｅ＝１３８Ｏｅ（１０９８４．８Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）であり、上述のように磁気データ入力素子がスイッチすることを引き起こす。データを書き込まない磁界条件は、Ｈｘｎｏ−ｗｒｉｔｅ＝９０Ｏｅ（７１６４Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）である。初期化された配置におけるシフトレジスタのＨｘ０＝９０Ｏｅ（７１６４Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）を有するＭＯＫＥ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃ Ｋｅｒｒ Ｅｆｆｅｃｔ）測定は、磁壁が存在しないことを検証する（図３Ｇ、トレースＩ）。書き込み磁界パターンの単一の印加後に、シフトレジスタは、‘１１０１０’の二進データ流を表す幾つかの二磁壁パケットを含む（図３Ｇ、トレースＩＩ）。この場合、入力素子と読み出しワイヤーとの間の１８０°回転のために、低いＭＯＫＥ信号が、論理‘１’に相当することに留意すべきである。このデータ流は、書き込み磁界パターンのデータ流に相当し、上述のデータ入力素子動作の原理を確認する。
【００６２】
実験条件の下、書き込み及び読み取りの間の１時間の遅延は、正しいビットシーケンスを回復し、シフトレジスタの固有の不揮発性を示す。しかしながら、実際、究極の室温記憶時間は、１時間をかなり超し、書き込み幅及び厚さは、データ保持時間が１０年を超えることを保証するように設計される。全体のシフトレジスタ内の全ての情報は、Ｈｘ０＝２４３Ｏｅ（１９３４２．８Ａ／ｍ）の振幅及び１．８５ｍｓのパルス長の単一のバルク消去半正弦波磁界パルスの印加によって除去されることができ、初期磁化配置に関わりなく直ぐにシフトレジスタを１０個の磁壁（図４Ｇ、トレースＩＩＩ）で満たす。
【００６３】
従って、ここに完全に動作可能で使用可能な磁気回路シフトレジスタの例を記載し、それは、変更された磁気駆動信号の選択的な印加によってその中にデータの記憶用に書き込まれることができる。データは、提供された信号搬送素子と位置合わせされる磁界センサによって読み取られることができる。この回路は、あらゆる数のデータビットを保持するためのＮＯＴ機能の除去または追加によって縮小または拡張されることができる。これらの機能が、操作され間接的に検出されることができる磁界を用いて実施されるので、磁気記憶回路と読み取り及び書き込み回路（それは、一般的な電気回路である）との間のインターフェースは、直接的な物理的な接続を必要としない。
【００６４】
ある例では、データ読み取り素子３４におけるファンアウトに対向する不要なものがない端部（clear end）３５は、選択的なデータ削除部分において使用されることができる。図６Ａから６Ｆは、図４を参照して上述された例示のシフトレジスタに関する処理を示す。この例では、各々のデータ素子は、磁壁が予め組み込まれていると仮定する。選択的な削除を実施するために、水平磁界成分がゼロである位置から開始して（各々のＮＯＴゲート及びファンアウトがそれらの入力部に磁壁を有し、その不要なものがない端部に磁壁もあるように）、この回路における駆動磁界は、不要なものがない端部における磁壁が移動し、他の磁壁と衝突して消滅することを引き起こすように、１サイクルの最初の半分の間に変えられ、従って、それらが以前に保持している情報は消去される。変更された駆動磁界は、図６Ａに示されており、それは、最初の半期中に減少した水平磁界振幅を示す。この減少した振幅は、磁壁をワイヤー接点に伝播するために不十分であり、従って、ＮＯＴ下ゲート及びファンアウトにおける磁壁の全ては、ピン止めされて動けない。しかしながら、この振幅は、うまく通り抜けるワイヤー接点がない不要なものがない端部に沿って磁壁を伝播するために全く十分である。従って、この磁壁は、その期間の最初の半分の間に次の記憶素子に伝播する（移動する磁壁がたった１つの場合）。この期間の第２の半分の間に、同一の記憶素子内の２つの磁壁は、衝突して相互に消滅し、従ってデータを消失する。これは、図６Ｂに示され、ここで、１つのデータビットが消去されていることは明らかである。
【００６５】
この手順の継続する適用は、図６Ｃから６Ｆに示されており、ここで各々の一連の図において、もう１つの磁壁対は、消去されており、従って、シフトレジスタ内のデータは、一度に１ビットを選択的に消去している。理解されるように、いくつかのデータビットは、シフトレジスタの周囲のそれらの相対的な位置に関わらず、維持されることができ、他は消去されることができるように、この消去は、非連続的に適用されることができる。
【００６６】
磁壁消滅がシフトレジスタの一領域でのみ生じるので、消去される磁壁は、この領域内に移動されなければならない。ビットワイズ消去磁界パターンの第２の完全な磁界サイクルは、磁壁消滅を有しない２つの記憶素子によって全ての磁壁を伝播する。これは、消滅される次の磁壁対を“セットアップ”する。次いで、この次の対が消滅されなければ、“通常”の駆動信号は、その対が消去領域を通過するように移動させるために印加されることができる。
【００６７】
理解されるように、磁壁の消去は、水平駆動磁界の正確な信号上で開始されるべきである。正確な信号が使用されると、消滅した磁壁は、格納されたデータビットを記述するようなものであり、従って、そのレジスタのあらゆる他のデータに影響を与えることなく、データビットが消去されることを可能にする。しかしながら、次いで、水平磁界の信号が不正確である場合、消去された磁壁は、２つの格納されたデータビットの各々のうちの１つでありえ、従って、このようなビットの両方は、破損するが完全に消去しない。この状況を正すために、レジスタは、一掃されなければならず（すなわち、全てのデータが消去される）、再書込みされたデータまたは新規なデータは、シフトレジスタの影響された位置に書き込まれなければならない。
【００６８】
磁壁が回路内で静止したままになるように、この効果は、全体として回路における駆動磁界を停止することによって生成することもできる。次いで、局所的な方向の磁界は、不要なものがない端部に沿って単一の磁壁を移動するために、不要なものがない端部において生成される。その際には他の磁壁に動きがないので、移動された磁壁は、相互の磁壁消滅を引き起こし、それによってその磁壁対によって保持されるデータを消去する不要なものがない端部の他端にある磁壁と衝突する。この局所的な磁界の印加は、データ書き込み素子３３を用いたデータの書き込みにおけるのと同様の方法で遠隔磁界生成処理を用いて印加されることができる。
【００６９】
また、代替例では、上記のようなこの選択的なデータ消去処理は、その代わり書き込み処理において使用されることができる。このモードの動作では、回路は、全て“１”が予め組み込まれており、選択的な消去は、“０”を書き込むために使用されることができ、それは、ここで、回路を介してデータシーケンスを移動し、要求されるデータ位置に“０”の選択的な書き込みを実施するためのその磁界を停止することによって要求される。
【００７０】
通常の電気回路と同様に、複数の磁気回路は、単一の基板に隣り合って形成される。各々の回路は、上記検討のように個々に書き込まれて読み取られることができる。各々のループにおけるループの数とＮＯＴゲートの数との間の最適なバランスは、所定の用途において見出されるだろう。各々が多数のＮＯＴゲートを有する少数のループは、パッケージに集積することが非常に容易で安価であるが、単一のＮＯＴゲートが製造欠陥を通して故障する場合、全体の装置の故障をする傾向にある。１つが、読み取り位置を一周するための所定のデータブロックにおいて平均して多くのクロックサイクルを待たなければならないので、このような組み合わせは、長いデータアクセス時間も有する。各々が少数のＮＯＴゲートを有する多数のループは、個々のＮＯＴゲートの故障に対して非常に抵抗があり（故障したゲートを有するループは、全体の記憶容量を大幅に減少させることなく回路の外に取り出されることができる）、急速なアクセス時間を有するが、より多くポイントを読み取り及び書き込むことを含み（及び、従って、より高いコスト及び基板上におけるより低いデータ密度）、それは、単一の集積された回路パッケージ内に多数のループを集積することがより複雑であろう。この文献の図面の全ては、８個のゲートのループを示す。これは、純粋に実際の象徴的なものであり、各々のループは、ほんの数個から何千個のゲートのあらゆるゲート数を有してもよい。
【００７１】
単一層上に複数の回路（マルチプル回路）を配置することに加えて、上記で検討された磁気回路は、図７に示されるように多層膜で形成されることもできる。ここで、多くの基材層４０は、その上に１つ又は複数の磁気回路４２が形成されているが、高密度の磁気回路素子を生成するために製造されることができる。一例では、多層装置は、各々の基材層を堆積し、次の基材を堆積する前に順に各々の層における回路を生成することによって形成されることができる。材料層は、異なる層の磁気回路を分離するために回路ベアリング基材層間に配置されることができる。一例では、この材料間隔は、異なる層上の回路間で静磁結合を妨げるために約２０ｎｍの層間隔を提供する。複数の層を分離するための材料は、あらゆる非強磁性材料でありえる。適切な材料の例は、誘電材料、高分子材料及び非強磁性金属を含むことができる。ある例では、分離材料は、層ベースの製造処理間に容易に堆積することができる材料である。
【００７２】
ここで、図８を参照すると、電気回路システム（ＣＭＯＳ回路など）の単一層上に形成される多層磁気装置の例が示され、それは、この装置の層の全ての磁気回路に機能的に読み取り及び書き込みを提供する。
【００７３】
図９に示されるように、シリコン基板５０は、その上に多くの電気回路素子５１を形成することができる。これらは、基板５０の平面上に伸びる磁界を生成するように設計された素子と、この基板５０の平面の外側の磁界を検出することができるように設計された磁界センサとの形態を取ることができる。
【００７４】
他の回路に対する所定の回路書き込みにおける磁界発生器を避けるために、この発生器と異なる回路における対応するデータ書き込み素子とをオフセットする必要がある。同様に、磁界センサが、誤った回路のデータ読み出し素子からデータを読み取ることを防止するために、センサと異なる回路における対応するデータ読み出し素子とをオフセットすることが必要である。要求されるオフセットは、装置の層の数を含む要因の数に依存する。層間隔が２０ｎｍの５０層の装置の例において、電気回路から最上部の磁気回路までの距離は、約１μｍである。従って、発生器によって生成される磁界強度は、電気回路からこの距離において効果を有するために十分である必要がある。電子回路または電気回路によって生成される磁界があらゆる方向で等しく延長するというのが一般的なケースである。従って、異なる発生器及びセンサとそれらの対応する磁気回路ではない磁気回路との間の干渉を避けるために、少なくとも最大有効半径の約２倍に等しいオフセットが通常望ましい。状況次第では、各々の発生器／センサの電力が特にそれがデータを書き込み／読み取りしなければならないその層に合わせている場合、より小さいオフセットが達成されてもよい。５０層の装置のある例では、５から１０μｍの領域の空間は、非干渉と回路密度との間のバランスを提供するために使用されることができる。より大きいオフセットは、他の例で使用されてもよい。
【００７５】
多くの磁気回路層４０がシリコン基板５０上の層内に形成され、各々は、その中に１つ又は複数の磁気回路４２に形成されており、誘電層４１によって分離されている。各々の磁気回路４２は、書き込み素子３３及び読み取り素子３４を有する。この装置の各々の磁気回路において、書き込み素子３３及び読み取り素子３４は、電気回路層５０の磁界発生器及び磁界センサの上にそれぞれ直接位置される。各々の磁気回路が個々に書き込まれ及び読み取られることを可能にするために、各々の磁気回路は、あらゆる他の磁気回路の書き込み素子または読み取り素子の何れかに重畳しない書き込み素子３３及び読み取り素子３４を有する。
【００７６】
電気素子に対する磁気回路素子の相対的な位置合わせは、電気回路層５０上に磁気回路層４０を見通す装置の平面を表す図９にさらに示されている。図９から見られるように、第１磁気回路層上にある磁気回路４２ａ（実線で示される）は、電気回路の磁界発生器５２ａと位置合わせする書き込み素子３３ａと、電気回路の磁界センサ５３ａと位置合わせする読み取り素子３４ａとを有する。同様に、第２磁気回路層上にある磁気回路４２ｂ（点線で示される）は、電気回路の磁界発生器５２ｂと位置合わせする書き込み素子３３ｂと、電気回路の磁界センサ５３ｂと位置合わせする読み取り素子３４ｂとを有する。従って、磁気回路の読み取り及び書き込み部分が互いにオフセットされるという条件で、磁気回路の多層は、電気回路の同一領域上に配置されることができる。
【００７７】
それによって、電気回路の磁界発生器は、装置全体に印加される回転磁界を局所的に変更するために個々に活性化されることができる。このようにして、単一の回転磁界は、装置全体に印加されることができ、磁界の局所的な変更は、データが磁気回路４２の選択された１つに書き込まれることを可能にするように遂行されることができる。同様に、所定の磁気回路から情報を読み取ることが望まれる場合、その回路に対する読み取り素子３４に対応する磁界センサは、磁気回路から電気回路へのデータを読み取るために活性化されることができる。
【００７８】
図６を参照して上述された選択的な消去機能は、図７、８または９の何れかに示される装置のような多層装置に適用することもできる。これは、全ての回路に広範に適用されることができ、または、回路毎に又は回路ベースのグループ毎に局所的に遂行されることができる。複数の回路が共通の回転磁界によって駆動されるという状況で、装置内に全ての回路からデータを消去しなければならないことがないように、選択的消去に対する変更された駆動磁界は、局所的に影響されることができる。消去が望まれる場合、消去を引き起こすための駆動信号は、装置全体に対して印加される。しかしながら、消去されないことが要求される回路において、電気回路層上の適当な局所的な電気回路素子は、磁壁が回路の周囲に通常的に伝播することを保証するように、磁界を補給するために活性化されることができる。あるいは、このような消去は、磁壁を移動するために回路の不要なものがない端部に部分強度駆動信号を提供するために、駆動磁界を停止し、電気回路基板５０上に適切に位置合わせされた電気回路素子を用いることによって取り扱うことができる。
【００７９】
従って、多層の磁気記憶装置が単一の電気回路層を用いて書き込まれ、読み取られることを可能にする多層の磁気記憶装置の例がここに示されている。従って、各々の磁気回路層に対する直接的な電気接続を生成する必要がないので、この装置における製造コストは、低く維持されることができる。
【００８０】
各々が複数のデータ記憶回路を有し、複数の層を有するこのような作戦を採用することによって、非常に高い記憶密度が達成されることができる。例えば、上記の図４の例で使用された回路成分サイズを用いて、及び、この装置内に５０個の磁気回路層を仮定して、データ密度は１６Ｇｂｉｔ／ｉｎｃｈ２（１ｍｍ２＝０．００１５５ｉｎｃｈ２の変換を用いて、約２５．４Ｍｂｉｔ／ｍｍ２）までである。次いで、磁気回路トラックが９０ｎｍまで幅が減少すると（及び、曲率半径が対応して４５０ｎｍまで減少すると）、このデータ密度は、７７Ｇｂｉｔ／ｉｎｃｈ２（１２２Ｍｂｉｔ／ｍｍ２）まで増加することができる。非常に高い容量の記憶装置が小さな物理的装置を用いて形成することができることが見られる。
【００８１】
電子回路が既に形成されている基板上に磁気回路用の層を堆積することによって多層装置が製造されることができるということが上記されているが、他の製造技術が使用されることもできる。例えば、電子回路製造設備に磁気材料を導入する必要性を回避するために、電子回路基板及び複数の磁気回路層は、分離して製造され、単一の装置内に組み込まれることができる。従って、電子回路は、通常の方法と同様に、シリコン（または他の半導体）基板上に形成されることができる。分離製造処理では、磁気回路層は、上述のようなシリコン又は他の半導体基板のような基板上に製造されることができる。この処理において、基板に最も近い層は、結局は電子回路から最も遠い層に成り果てる。これらの２つの部分の製造に続いて、それらは、磁気回路層の基板が電子回路の末端部の基板であるように組み立てられることができる。２つの部分の組立は、あらゆる適切な固定方法を用いて達成することができる。ある例では、２つの基板が共に強制されることを引き起こす２つの基板に圧力を加える機械的固定方法が使用されることができる。もう１つの例では、２つの部分を吸引によって保持するためにそれらの間に真空を形成することに基づく固定方法が使用される。従って、多層磁気回路装置を形成するために多様な製造方法が使用されることができることが見られる。
【００８２】
ここで、図１０を参照して、回転磁界を生成するための構造物の例が示される。この構造物では、一対のコイル６１及び６３は、実質的に直角で交差するそれぞれのコイルのトラックを有して、交差配置で配置されている。従って、コイルに対して交流信号を印加することによって、回転磁界は、生成されることができる。本例では、“６２”における余弦波形状の信号Ｉｙを有する駆動コイル６１と、“６４”における正弦波形状の信号Ｉｘを有する駆動コイル６３は、コイルが交差する部分で回転磁界を生じるだろう。正弦波信号及び余弦波信号の相対的な段階（フェーズ）は、この磁界の回転の方向を決定する。従って、示される領域６５に垂直に体積中に配置された磁気回路は、生成された回転磁界によって駆動されるだろう。図９に示されるように、交差領域の部分を形成しないコイルの部分は、磁界生成回路の外形寸法を減少させるために空間的に圧縮される。
【００８３】
理解されるように、回転磁界の生成における代替方法が使用されることができる。ある代替オプションは、例えば、回転磁界を生成するために電子回路基板上にストリップラインを使用することである。これらは、上記検討のように正弦波及び余弦波を用いて駆動することができる。このようなストリップラインベースの信号生成は、装置全体における回転磁界を生成するために使用されることができる。他の例では、複数の磁界生成器配置は、装置の様々な領域における様々な回転磁界を生成するために使用されることができる。従って、この装置の異なる様々な領域は、様々な周波数で駆動され及び／又は非同期的に操作されることができる。様々な回転磁界生成器によって駆動されるこれらの領域は、各々の層に１つより多い回路、つまり各々の層に１回路または単一層に単一の回路のみを包含することができる。この最後の例では、回転磁界は、書き込みの磁界変調における分離した局所的な生成器を適用することによってよりも、回転磁界の直接変調によって回路へのデータの書き込みを実行するために使用されることができる。
【００８４】
図１０に示される回路によって生成されるような回転磁界内で多くの磁気回路を有する装置を実行することによって、及び、図７から９を参照して上記で検討されたように単一の電気回路から多くの層内の多くの磁気回路を駆動することによって、全ての熱生成素子が装置の周囲に位置され、装置のコア領域が非常に小さい廃熱を生成する装置を生成することが可能である。従って、これらの原理に従って生成された磁気回路装置は、不十分な冷却設備による過熱の危険性なしに動作することができる。ほとんどの用途において、この方式で製造された装置は、能動冷却に対するあらゆる必要性なしに継続して動作されることができる。
【００８５】
従って、ここで、遠隔的に駆動され、書き込まれ及び読み取られることができる磁気回路装置を生成するシステム、装置及び方法が記載されている。従って、高密度データ記憶装置は、装置における読み取り及び書き込み回路に対する直接的な電気的接続を有することなく磁気回路素子を用いて形成することができる。また、データは、消去回路と磁気回路との間の直接的な電気接続なしにこの装置から選択的に消去されることができる。従って、この装置における製造コストは、要求される電気接続がないために低く維持されることができる。また、この磁気回路を用いる装置は、小さく形成されることができ、依然として非常に多くの論理ゲートを提供することができる。
【００８６】
上述のような磁気装置の使用に相応しい磁気回路を形成するために使用されることができる代替の回路配置は、図１１から１４を参照してここに記述されるだろう。
【００８７】
図１１は、データ書き込み機能を提供するためのＮＯＴゲートの屈曲した突出部端部を用いた単純な（２ビット）シフトレジスタを示す。この配置は、時計方向及び反時計方向（逆時計方向）磁界回転の両方の使用を必要とする。理解されるように、駆動磁界の回転の方向を変化させることは、駆動信号の水平成分及び垂直成分の相対的な相を変更させることの問題である。この構造物において、読み取り操作は、読み取りのために磁壁をファンアウト素子３４に伝播するために時計方向の回転磁界を使用する。取り付けられたデータ入力素子３６を有するＮＯＴゲートに磁壁が達すると、それは、２つに分かれる。一部は、出力ワイヤーを通して伝播し、シフトレジスタを通して継続する。他の部分は、データ入力素子３６に達する前にＮＯＴゲートの中央突出部に沿ってその（時計方向）角部の周囲に伝播する。ここで、磁壁は、データ書き込み素子が磁壁ブラックホールとして機能するように、それが回路内に戻って伝播することを避けることができないので、突出部端部で消滅するか単に固まる。
【００８８】
反時計（逆時計）磁界の書き込みにおいて、データ書き込み素子３６の外側に、磁壁を、それが取り付けられたＮＯＴゲートに伝播することが使用される。データビットが書き込まれると、垂直磁界振幅は、完全磁界サイクルにおける“書き込み閾値”の値より上まで増加し、２つの磁壁の核となる。第１の磁壁がＮＯＴゲート接点に達すると、それは、ＮＯＴゲート入力部及び出力部ワイヤーに沿って分割するだろう。反時計方向の角部の周囲に伝播する磁壁は、シフトレジスタの周囲を移動し続ける。他の磁壁は、ＮＯＴゲートに戻って移動する前に第１の角部に移動し、それは時計方向の回転を有する。次いで、この磁壁は、第２の核形成磁壁に遭遇し、消滅する。第２の磁壁が形成されない場合、第１の磁壁の“回復”部分は、ＮＯＴゲートの中央突出部で振動し、シフトレジスタを磁壁で満たすだろう。
【００８９】
この配置（５ビット）のより複雑なバージョンは、図１２に示される。これは、図１１に示される単純な配置と同様の方法で動作する。これらの回路は、上記に図６Ａを参照して記載された選択的な消去機能を用いて使用されることができる。
【００９０】
従って、ここに双方向駆動磁界を使用する磁気的シフトレジスタ配置の例が記載される。この配置は、磁気回路に直接結合されない電気回路を用いて駆動され、書き込まれ、読み取られ及び消去されることができ、層毎に１つより多い磁気回路素子を有する多層装置内に生成することができる。
【００９１】
図１３を参照して、ここに７ゲートシリアルシフトレジスタの例が示されるだろう。データ入力素子３６がシフトレジスタの一部であるので、この例の装置は、５ビット装置である。複合ファンアウト部分３７は、この装置の破壊的なデータ読み出しに関わらず、一回より多く各々の磁壁が読み取られることを可能にする。示されるように、磁壁は、４つの部分で同時に読み取られることができる。これは、４倍（×４）の係数で効果的に出力増幅を提供する。従って、データ読み出しのノイズに対する信号の比は、増加されることができる。データ読み出しにおけるこのような複合ファンアウトは、破壊的なデータ読み出し回路の使用に限定されず、あらゆる磁気回路に適用されることができる。
【００９２】
この例のシフトレジスタがループ型ではなく開放型であるので、それは、原則的に遅延回路として動作し、読み出し部分３７における読み出し前に、５ビット期間によって書き込み素子３６に書き込まれるデータを遅延させる。
【００９３】
図１４は、データ入力がファンアウトを介して接続される例示のシフトレジスタを示す。ここで、データ入力素子３８は、ファンアウト素子を介して導入され、ＮＯＴゲートに取り付けられない。それは、‘水平’データ入力素子を有するこの例で示されるが、適切な角部は、‘垂直’等価部が使用されることを可能にする。この装置は、時計方向と反時計方向の両方の駆動磁界方向を使用する。読み取りモードでは、磁壁は、時計方向でループの周囲を伝播する。ファンアウト上の磁壁進入は、データ入力素子３８の端部で消滅する前に、２つに分かれ、一方は、ループの周囲に継続し、他方はファンアウトアーム（遠隔磁界センサによって読み取ることを可能にする）に沿って移動する。書き込みモードは、反時計磁界回転を使用する。データ入力素子３８からファンアウト接点に到達する磁壁は、分かれ、メインループ内の反対方向に初期的に移動するべきである（従って、ファンアウト接点は、ＮＯＴゲートとして効果的に作用する）。一方の磁壁は、ループの周囲に継続し、他方の磁壁は、時計回転角部に遭遇し、ファンアウト接点に戻る。それがファンアウトを通って伝播すると、一方の磁壁は、ループ内に継続し、装置に第２の２つの磁壁を生成し、他方の磁壁は、データ入力素子アームに沿って移動するだろう。“水平”素子において、この磁壁は消滅するだろう。“垂直”素子において、第２磁壁の核形成は、発振条件を避けるために図１１を参照して記載されるように必要となるだろう。
【００９４】
ＮＯＴゲートループ内の空間が入力素子を収容するために使用されないので、この配置は、装置密度における利点を提供する。入力素子自体が比較的小さい領域を占有する一方で、入力素子を収容するためのメインシフトレジスタループの幅におけるあらゆる増加は、ループの全長において継続されるに違いない。反対のＮＯＴゲートの相互嵌合（インターデジテーション）に関して、シフトレジスタループの中からデータ入力素子を取り除くことは、装置密度に対する２つの相違の要因を形成する。
【００９５】
従って、単一及び２方向駆動磁界を用いた磁気回路シフトレジスタにおける代替配置の例がここに記載されており、それらの全ては、磁気回路に対する直接的な電気接続なしに駆動され、書き込まれ及び読み取られることができる。ある例では、この回路は、磁気回路に対する電気的な接続なしに選択的に除去されることもできる。
【００９６】
上述されたような磁気装置における使用に相応しい磁気回路を形成するために使用されることができるさらなる回路素子及び配置の例は、図１５及び１６を参照して個々に記載されるだろう。
【００９７】
図１５Ａは、ＮＯＴゲート先端７１、ファンアウト接点７２及び交差接点７３を有する磁気論理回路を示す。回路全体は、回転磁界（この例では、時計回転方向）内に位置される。ＮＯＴゲートは、少なくとも１つの磁壁がループ内に存在するようなループ構造を有し、簡単な実験的テストを可能にする。しかしながら、本例の回路では、図１５Ａのループの周囲に伝播する磁壁は、図１５Ｂに概略的に示されるような交差構造部を通過しなければならない。測定前に単一の磁壁のよく定義された開始状態を得るために、近接する磁壁の対が小さい振幅の回転磁界を用いて消滅される前に、装置の磁化は、大きな磁界（＞２００Ｏｅ（１５９２０Ａ／ｍ））中で最初に飽和される。論理装置の同期特性のために、回路形状は、ＮＯＴゲート／ループの周囲の磁壁伝播時間を、各々の３６０°ループにおいてＮＯＴゲート及び１磁界サイクルを通って１／２磁界サイクルであると定義する。従って、単一の磁壁回転移動は、５／２磁界サイクルかかり、５磁界サイクル磁化スイッチング時間をもたらす。ファンアウト素子は、このループの部分を形成するが、磁壁回転移動時間に影響を与えない。一方のファンアウト出力は、ループにフィードバックし、他方は、読み取り素子がループ磁化の監視を可能にするように長いアームに延長する。
【００９８】
適切な反時計方向の回転磁界内で、図１５Ａの位置“＊”での磁気光学カー効果（ＭＯＫＥ）磁気測定は、５／２磁界サイクルのスイッチング時間を示し（図１５Ｃ）、ＮＯＴゲート、ファンアウト及び交差素子が正常に動作することを確認する。従って、図１５の回路は、単一ループ反転を提供し、同時に５／２サイクルにおける論理“１”及び“０”状態を交互に維持する。
【００９９】
４つの論理構造素子（ＮＯＴ、ＡＮＤ、ファンアウト及び交差（クロスオーバー））について、交差接点は、その動作が接点におけるナノワイヤー寸法に敏感でありえるので、達成するのが最も挑戦的である。
【０１００】
交差素子７３を横切るために、磁壁は、完全に接点を通って拡張しなければならず、出力ワイヤーに沿ってさらに伝播することができる前に、非常に費用のかかる処理である。しかしながら、磁壁は、直交するワイヤー方向に沿って伝播することを許されてはいけなく、さもないと、この構造物内のデジタル情報は、変更されるだろう。対照的に、出力ワイヤーが到達されると、２つの分離した磁壁に分かれる前に、その接点が広がるので、ファンアウト接点を通して伝播する磁壁は、徐々に入力ワイヤーから延長する。２００ｎｍの幅の磁気ワイヤーがトラックを形成するために使用される本例では、交差は、以下の寸法を有する。４方向全てにおける接点の各々の側における５００ｎｍの間隔において、トラックは、１８３ｎｍの幅まで狭められる。トラックは、接点がファンアウトではなく交差として機能することを保証するために、実質的に直交して遭遇する。交差接点がどのように形成されなければならないかというさらなる詳細は、ＷＯ０２／４１４９２に見られる。
【０１０１】
４つの論理素子全ての統合は、ＮＯＴゲート、ＡＮＤゲート、２つのファンアウト接点及び１つの交差接点からなる、図１６Ａに示されるナノワイヤーネットワークで完成される。前述の研究（C． C． Faulkner et ctl， IEEE Trans． Magn． 39， 2860 (2003) and WO02/41492）は、ＡＮＤゲート出力ワイヤーのスイッチング磁界が、進入磁壁の数が増加するにつれてスイッチング磁界が減少する入力ワイヤーの一方又は両方が磁壁を含むか否かに依存することが示している。ＡＮＤ論理機能を達成するために、ＡＮＤゲートは、ＤＣ磁界バイアスＨｘＤＣを有する楕円回転磁界内で動作される。これは、前述の擬似ＡＮＤ動作が他の単一層磁気システム（R． P． Cowbum， M． E． Welland， Science 287， 1466 (2000) and D． A． Allwood et al， Appl． Phys． Lett． 81， 4005 (2002)）でどのように達成されるかと同様である。図１６Ａの磁気回路の残りの部分は、２つの入力装置における全ての４つの可能な論理入力組み合わせを有するＡＮＤゲートを連続的に供給するように提供される。しかしながら、全てのワイヤー接点は、ＤＣ磁界バイアスが広範に印加されるので、ＤＣ磁界バイアスを許容することができなければならない。
【０１０２】
フィードバックループ内のＮＯＴゲート８１は、このネットワークの残りにおいて単一の生成器として使用される（ファンアウト８２を介して交互の論理“１”及び“０”信号）。このＮＯＴゲート８１は、ループの周囲に磁壁を伝播するために３サイクルが必要とされるので、３磁界サイクルスイッチング時間を有する。従って、このフィードバックループは、磁壁を、ループの外側で第２の連続するファンアウト素子８３に供給し、ここで、磁壁は、再び２つの通路に分割される。図１６Ａの位置ＩにおけるＭＯＫＥ測定は、３磁界サイクルのスイッチング時間を示し（図１６Ｂ、トレースＩ）、ＮＯＴゲート８１、連続的なファンアウト素子８２、８３が正常に動作することを確認する。これが、その回路部分を通る磁壁を伝播するために要求される完全なサイクルの量であるので、位置Ｉ及びＩＩ（図１６Ａ）の間に、磁壁は、１／２磁界サイクルだけ遅延される。しかしながら、第２のファンアウト接点から磁壁が位置ＩＩＩに達するために、それらは、この磁壁通路内の１つの磁界サイクルの伝播遅延を提供する交差接点８４の包含によって生成されるさらなるループを通過しなければならない。従って、位置ＩＩＩにおける磁化は、位置ＩＩ（図１６Ｂ、トレースＩＩＩ）における磁化と比較して１磁界サイクルだけ遅延されるだろう。位置ＩＩ及びＩＩＩにおける磁化方向は、ＡＮＤゲート８５の論理入力状態を決定する。ＡＮＤゲートの論理定義は、それが、両方の入力が‘１’である場合に‘１’の出力値を有し、全ての他の状態において‘０’の出力値を有するということである。磁気回路の位置ＩＶにおける測定（図１６Ｂ、トレースＩＶ）は、これがこの場合（高いＭＯＫＥ信号が論理‘１’を意味するというここでの取り決めを用いて）であることを示し、ＡＮＤゲートが他の３つの素子タイプと共に正常に動作することを示す。
【０１０３】
従って、複雑な論理機能を実行するために動作可能な磁気回路を生成するために様々な組み合わせで結合されることができる回路素子から作られる例示の回路がここに記載されている。図３、４及び５を参照して記載されたデータ書き込み素子は、能動データを論理回路内に入力することを可能にするこれらのより複雑な論理機能の何れかを用いて使用されることができる。従って、この複雑な論理機能は、磁気回路に電気的な接続を有しない電気回路を用いて駆動され、読み取られ、及び書き込まれる多層装置における磁気回路を用いて実行されることができる。
【０１０４】
各々の磁壁論理素子で消失されるエネルギーは、非常に一般的な熱力学的な根拠に基づいて、ゲート出力変化あたり２ＭｓＨａＶ未満であり、ここで、Ｍｓは、磁気材料の飽和磁化であり（パーマロイにおいて、８００ｅｍｕ・ｃｍ−３であり、ここで、１ｅｍｕ＝１０−３Ａｍ２）、Ｈａは、外部から印加される磁界の振幅であり、Ｖは、ゲートとその出力ワイヤーとをスイッチングする磁気材料の体積である。この論文に記載される実験的な装置において、２００ｎｍの最小特徴寸法における１０−２ｐＪのＣＭＯＳのゲート毎の典型的なエネルギーと比べて、動作毎のエネルギーにおける典型的な値は、１０−５ｐＪ（室温において、２０００ｋＢＴである。ここで、ｋＢはボルツマン定数であり、Ｔは温度である）である。これは、大きな３次元磁壁論理回路が過熱なしに動作することを可能にする。磁界を発生させる際にかなりの非効率がありえるので、磁壁論理が必ずしも低い電力消費技術ではないことは注意すべきである。絶対的な電力消費は、局所磁界発生器におけるストリップラインを有する小さい領域の磁壁ＣＭＯＳハイブリッド装置を用いることによって低く維持されてもよい。しかしながら、スピン移動による磁壁伝播は、究極的にはこれらの非効率を完全に克服するかもしれない。
【０１０５】
磁壁論理のさらなるスケーリング性能は、熱力学的安定性及び外部から印加された磁界の所望の振幅との間の相互作用に依存する。これらの両方は、論理素子を形成するナノワイヤーの幅である‘Ｆ’に依存する。ナノワイヤーの幅及び厚さが一緒にスケールされるとき、形状の異方性は変化しないままである。従って、一次的には、論理素子における製造上の端部の粗さ及び不連続性を克服するために要求される外部から印加された磁界の強度は、一定のままである。この場合、ゲート変化毎のエネルギーは、Ｆ３に比例して磁気材料の体積に伴って増減する。従って、Ｆ＝７０ｎｍにおいて、１．８ｎｍの厚さの磁気論理装置は、３×１０−７ｐＪ（室温において７０ｋＢＴである）ほど消滅させるべきであり、それは、熱力学的な安定性における下限値である。Ｆのさらなる減少において、この装置の厚さは、ゲート変化毎のエネルギーを変化させないように維持するために、Ｆ−１／２に伴って増減することによって増加するべきである。これは、形状異方性が増加することを引き起こし、従って、ワイヤーを通した磁壁伝播における所望の外部から印加された磁界とワイヤー接点に関連する構造的な不連続性とを引き起こす。ＭＲＡＭに関して、スケーリングの究極の限界は、所望の外部からの印加された磁界が実行不可能なほどに大きくなる場合である。
【０１０６】
上記のいくつかの例の特有の特徴は、回路の配置が２次元的な平面に限定されないということである。コンパクトディスク、磁気テープ及び磁気ハードディスク記憶と違って、機械的なアクセスは、回路の表面に対して要求されない。また、電子回路と違って、電気的なアクセスは、回路の表面に対して要求されない。基板は、３次元的な論理構造を形成するために互いの上部に位置されてもよい。これは、より高い回路密度が達成されることを可能にする利点を有する。従って、データ記憶回路の場合、非常に高いデータ記憶密度を達成することが可能である。必要であれば、構造体の基板の全ては、同一の印加された回転磁界を共有してもよく、従って、それらの層を互いに同期して維持し、装置の複雑性を減少させる。この回路は、単一の連続的なデータ流を入力／出力するために構成されてもよく、または、必要であれば、多ビット幅のデータワード流は、平行ないくつかのリングまたは層によって格納されてもよい。
【０１０７】
上記に記載のような磁気シフトレジスタに依存する記憶装置は、非常に多くの用途において使用されることができる。理解されるように、このような装置に格納されたデータへのアクセス時間は、各々のシフトレジスタのサイズ（すなわち、ビットアドレス待ち時間）及び回転駆動磁界のクロック速度に依存する。様々なアクセス時間のメモリは、様々な目的に対して適応されることができる。例えば、短いアクセス時間のメモリは、ハードディスクドライブに通常関連する機能を遂行することができ、従って、コンピューター内の多量のデータ及びプログラム記憶からの機械的な信頼性の問題を削除する。
【０１０８】
より速いアクセス時間のメモリは、例えば、ＭＰ３プレーヤーなどのポケットデジタルオーディオプレーヤにおけるデジタル音楽の一時的な記憶（この用途は、通常連続して繰り返される、低コストで不揮発性であるデジタル情報の再書込み記憶）、デジタルカメラのデジタル画像の一次的な記憶（この機能は、ＦＬＡＳＨ電子メモリによって現在達成されており、それは、高価であり限定された数の書き込みサイクルを有する）、形態電話、自己管理手帳、パームトップコンピューター及びスマートカードにおける不揮発性オフライン記憶装置において使用されることができる。
【０１０９】
上述の回路及び装置で使用されるような磁壁論理の１つの魅力的な特徴は、その際立った単純さである。論理ＮＡＮＤは、磁壁論理が２つの素子（ＮＯＴ及びＡＮＤ）を使用する一方で、３つのトランジスタを用いてＣＭＯＳで達成される。論理ＡＮＤ関数は、通常６つのＣＭＯＳトランジスタを必要とするが、２つの磁気ナノワイヤーを共に用いることによって簡単に達成することができる。シリコンＣＭＯＳ構造と異なって、磁壁交差接点がマルチレベルの金属化手段なしに単一の平面で達成されることができ、原理的には、極端に安いコストの装置が製造されることができるという事実がある。磁気論理のほとんどの用途は、シリコンベースのＣＭＯＳを含むハイブリッドのシステムオンチップを必要とするものであるが、生物医学のインプラントまたは身に付けられるようなコンピューターハードウェアなどの特定の用途は、例えば、フレキシブルなポリイミド基板上に装置を組み立てる性能の点で利点となる。３次元のニューラルネットワークまたは大いに３次元の不揮発性メモリへ構成されたナノワイヤーが想像できる。単一の外部の印加磁界をすべて介して電力、クロック、マスターリセット及びシリアルインプットを提供する性能は、図４に示されているが、３次元の場合に特に魅力的であり、ここで、信号アクセスが制限される。磁壁論理を、電気制御及び磁化の検出を可能とする新興の希釈な強磁性半導体と接続することにおける可能性もある。
【０１１０】
上記の実施形態は、考えられる具体例において記載されているが、多くの変更及び修正が、上記開示を完全に理解することで、当業者に理解されるだろう。添付の特許請求の範囲は、全てのこのような変更及び修正がそれらの等価物と同様に包含されるように解釈されるものとする。
【図面の簡単な説明】
【０１１１】
【図１】ＮＯＴゲートに相当する論理機能を提供する磁気回路要素の概略図を示す。
【図２】磁気的なＮＯＴゲートを用いて磁壁の移動の概略図を示す。
【図３Ａ】様々な配置を有する磁気記憶回路の概略図を示す。
【図３Ｂ】様々な配置を有する磁気記憶回路の概略図を示す。
【図４】磁気記憶回路の書き込み素子の動作を示す。
【図５】磁気記憶回路における書き込み素子を示す。
【図６】磁気記憶回路におけるデータ消去処理の動作を示す。
【図７】多層磁気回路装置の概略図を示す。
【図８】多層磁気回路装置の概略透視図を示す。
【図９】多層磁気回路装置の概略平面図を示す。
【図１０】回転磁界発生器の概略図を示す。
【図１１】回転磁界発生器の概略図を示す。
【図１２】磁気記憶回路の概略図を示す。
【図１３】磁気オープンシフトレジスタ回路の概略図を示す。
【図１４】磁気記憶回路の概略図を示す。
【図１５】多要素磁気回路の動作を示す。
【図１６】多要素磁気回路の動作を示す。
【符号の説明】
【０１１２】
１０ ＮＯＴゲート
２０ 磁壁
３０ シフトレジスタ
３２ サイクロイド先端
３３ データ入力素子
３３ａ 書き込み素子
３３ｂ 書き込み素子
３４ データ読み取り素子
３４ａ 読み取り素子
３４ｂ 読み取り素子
３５ 不要なものがない端部
３６ データ入力素子
３７ ファンアウト部分
３８ データ入力素子
４０ 磁気回路層
４１ 誘電層
４２ 磁気回路
４２ａ 磁気回路
４２ｂ 磁気回路
５０ 電気回路層
５１ 電気回路素子
５２ａ 磁界発生器
５２ｂ 磁界発生器
５３ａ 磁界センサ
５３ｂ 磁界センサ
６１ コイル
６３ コイル
７１ ＮＯＴゲート先端
７２ ファンアウト接点
７３ 交差接点
８１ ＮＯＴゲート８１
８２ ＮＯＴゲート８１
８３ ファンアウト素子８３
８４ 交差接点
【技術分野】
【０００１】
本発明は、メモリアクセスに係り、特に限定されないが、磁気論理装置へのデータの書き込み及び磁気論理装置からのデータの読み取りに関する。
【背景技術】
【０００２】
広範なデータ記憶装置がこの数年利用可能になっており、それは、広い範囲の用途における多様な記憶媒体を使用している。様々なデータ記憶装置は、機能的に様々な記憶要求を目的としている。従って、データ記憶における様々な異なる技術が、静電容量、書き込み／再書き込み能力、安定性／整合性（電力あり又は電力なしで）、サイズ、構造安定性、携帯性等のようないくつかの多様な任意の特徴に適用されている。
【０００３】
周知のデータ記憶装置には、磁気テープ記憶、磁気ハードディスク記憶及び光学ディスク記憶が含まれる。それらの全ては、良好な記憶容量及び比較的速いデータアクセスの利点を提供し、それらの全ては、データの書き込み及び再書き込みに適応することができる。それらの全ては、電気機械的または光学的読み取り器（リーダー）の形態の部品を動かすことを必要とする。これは、このようなデータ記憶媒体を含む装置が小型化することができる程度を限定することがあり、高振動環境における装置の使用を限定し得る。各々の場合において表面媒体がデータ記憶の鍵になるが、関連する機構は、あらゆる支持基板の特性の注意深い制御をも要求する。従って、このような装置は、注意深く制御された構成でなければならない。さらに、それらの全ては、装置の表面にアクセスするための読み取り器を必要とし、それは、装置の設計自由度を制約する。
【０００４】
他の周知のデータ記憶装置には、フラッシュメモリなどの固体状態の電気的記憶装置が含まれる。これらは、典型的にはＥＥＰＲＯＭ（EEPROM：Electrically Erasable Programmable Read-Only Memory）の幾つかの形態である。しかしながら、これは、限定された書き込み耐久性及び書き込み待ち時間に関連する問題に苦しまされる。特に、フラッシュメモリは、信頼性及び性能の劣化が生じる前においては、約１０００回までの書き込み動作という寿命を有する。また、フラッシュメモリにおける書き込み待ち時間は、データ記憶における大きな静電容量を荷電することが必要であるために大きい。さらに、フラッシュメモリは、約４０Ｍｂｉｔ／ｍｍ２（約２５Ｇｂｉｔ／ｉｎ２）の記憶密度限界を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、従来のシステムの問題及び欠点を少なくとも部分的に考慮して行われている。
【課題を解決するための手段】
【０００６】
第１側面から見ると、本発明は、磁気記憶回路への直接的で物理的な接続を有しない電気回路から書き込まれたデータを格納することができる磁気記憶装置を提供する。
【０００７】
他の側面から見ると、本発明は、高密度の固体磁気記憶装置を提供する。
【０００８】
さらなる側面から見ると、本発明は、移動部品なしに磁気記憶装置を提供する。
【０００９】
他の側面から見ると、本発明は、磁気記憶装置に物理的に接続されない電気回路を用いた磁気記憶装置内にデータを書き込む方法を提供する。
【００１０】
さらなる側面から見ると、本発明は、磁気回路にデータを書き込むための遠隔電界発生器に応答する磁気回路素子を提供する。
【００１１】
他の側面から見ると、本発明は、遠隔磁界センサが磁気回路からデータを読み取ることを可能にするように動作する磁気回路素子を提供する。
【００１２】
磁気論理装置は、磁気回路用の一般的に平面的な第１基板と、前記第１基板上に積層された配置で形成される、磁気回路用の一般的に平面的な複数の第２基板とを有する。各々の前記第２基板は、その上に磁気回路が形成されており、各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する。前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当することができる。それによって、多層磁気論理装置は、前記磁気回路と関連する電気的読み取り及び書き込み回路との間の電気的接続なしに書き込まれ及び読み取られることができる。
【００１３】
ある実施形態では、前記磁気論理素子は、少なくとも１つのデータ記憶素子を有する。従って、磁気回路は、データ記憶用に使用されることができる。
【００１４】
ある実施形態では、前記複数の第２基板は、非強磁性層によって分離される。前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する。従って、異なる基板上の回路間の干渉は、避けられることができる。
【００１５】
ある実施形態では、前記第２基板の各々は、その上に複数の磁気回路が形成されている。従って、高密度の電気回路が達成されることができる。
【００１６】
ある実施形態では、前記磁気回路は、磁気材料のナノワイヤーで形成される。各々の論理素子は、ナノワイヤー間の結合部に形成され、その機能は、その結合部の形状によって定義される。従って、単一に磁気材料は、多様な回路素子を生成するために使用されることができ、各々は、素子の形状によって定義される機能を有する。
【００１７】
ある実施形態では、前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である。従って、小型の磁気回路が提供されることができる。
【００１８】
ある実施形態では、前記磁気論理装置は、前記磁気回路を駆動するための回転磁界を発生する磁界発生器をさらに有する。ある実施形態では、前記磁界発生器は、時計方向及び／又は反時計方向の磁界を発生することが可能でありえる。従って、磁気回路に保持されたデータは、回路内の容易なデータ位置合わせを可能にする通常の方式で伝播されることができる。
【００１９】
ある実施形態では、前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有することができる。ある実施形態では、前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する。近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される。従って、前記磁気回路全体は、変更された形状によって形成されるその機能を有して、単一の磁気材料で形成されることができる。
【００２０】
ある実施形態では、前記磁気回路は、消去部分を有することができる。前記削除部分は、前記第１基板のそれぞれの電気的削除部分の平面的な位置に相当する。従って、遠隔消去は、示された消去システムを用いて実行されることができる。
【００２１】
ある実施形態では、前記第１の第２基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２の第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている。従って、異なる磁気回路層の回路間の干渉は、避けることができる。
【００２２】
データ記憶装置は、上述のような磁気論理装置を含んで提供されることができる。
【００２３】
他の側面から見ると、本発明は、磁気回路装置を提供することができる。前記装置は、積層された配置で形成される、複数の一般的に平面的な基板であって、各々の前記基板が、その上に磁気回路が形成されるところの基板を有する。各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有することができる。前記各々の磁気回路のデータ書き込み素子は、それぞれの磁気電気的書き込み素子の予期される位置の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、それぞれの磁気電気的読み取り素子の予期される位置の平面的な位置に相当することができる。それによって、多層磁気回路装置は、磁気回路と関連する電気読み取り及び書き込み回路との間の電気的接続なしに書き込まれ及び読み取られることができる。
【００２４】
他の側面から見ると、本発明は、磁気論理装置を製造する方法を提供することができる。前記方法は、第１基板上に電気回路を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、前記第１基板上に積層された配置で複数の一般的に平面的な第２基板を形成する段階であって、各々の前記第２基板が、その上に磁気回路が形成されているところの段階と、を有する。各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する。前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当することができ、前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当することができる。
【００２５】
他の側面から見ると、本発明は、磁気論理装置の製造方法を提供することができる。前記方法は、第１基板上に電気回路を有する第１装置部分を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、第３基板上に積層された配置で複数の一般的に平面的な第２基板を有する第２装置部分を形成する段階であって、各々の前記第２基板が、その上に形成される複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する磁気回路を有して形成されるところの段階と、前記第２基板が、前記第１及び第３基板の間に配置されるように、且つ、各々の磁気回路の前記データ書き込み素子が、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、各々の磁気回路の前記データ読み取り素子が、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当するように、前記第１及び第２装置部分を取り付ける段階と、を有することができる。
【００２６】
さらなる側面から見ると、本発明は、磁気回路にデータを書き込む方法を提供することができる。前記方法は、回転磁界中に磁気回路を位置させる段階と、少なくとも前記磁気回路のデータ書き込み素子の前記位置における前記回転磁界を変調する段階と、を有することができる。ある実施形態では、前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有することができる。ある実施形態では、前記磁気回路は、前記磁界変調のソースに電気的に接続されない。従って、磁気回路は、高い性能及びデータ密度を製造及び提供することが単純である電気的に単一な物理的な配置を用いて書き込まれることができる。
【００２７】
本発明の発明者は、データスイッチのためにトランジスタを使用せず非常に小さな加熱を示す‘磁壁論理’と呼ばれる磁気論理構築を開発した。磁壁は、対向して位置合わせされた磁化の領域間の移動界面である。パーマロイ（Ｎｉ８０Ｆｅ２０）などの軟磁性材料からなるある特定のサブミクロンの平面的なナノワイヤーは、磁壁において優れた導管を形成することを示している（２１−２３）。ナノワイヤーの高い形状異方性は、磁化がワイヤーの長軸に位置合わせされることを好むことを保証する。これらの２つの可能な方向は、変化信号の変化端部として作用する磁壁を用いた二進情報表示の基礎を形成する。磁壁は、外部から印加された磁界の動きの下でナノワイヤーの複雑なネットワークを介して伝播する。この磁界は、装置の平面で回転し、クロック及び電力供給器として作用する。以前の研究は、どのように先端形状の平面的なナノワイヤーが磁化の方向の変換に使用されることができるかを示している。構成された参照を提供するために、以下では、論理‘１’は、磁壁の伝播方向における磁化点として定義され、論理‘０’は、磁壁の伝播方向に対向する磁化として定義される。従って、先端は、作用的には論理ＮＯＴ動作を行う。それによって、データ記憶機能が影響されることができる。
【００２８】
任意の論理機能を実行するために、いくつかの追加の基礎機能を有することが必要である。ＮＯＴ機能を補完するためにＡＮＤまたはＯＲなどの少なくとも１つの２入力機能の追加は、あらゆるコンピューター上の計算が実行されることを可能にする。２つのルーティング機能は、入力信号の２つの等しいコピーを形成するファンアウト構造、及び、２つの信号が干渉なしに互いに通過することを可能にする交差構造という、最も複雑な論理回路において要求される。本磁気回路構成に照らして、共に動作する全ての異なる機能を有して単一の広範な回転磁界が回路全体に印加されることができるように、その機能の印加された磁界の要求が互いに互換的でなければならいということも必要である。これが、論理ＮＯＴ、論理ＡＮＤ、ファンアウト及び交差接点からなる構築において達成されることができるということが見られる。さらに、データを有する論理回路が動作することを提供するための磁界のアドレス可能なデータ入力素子は、開発されており、関連する電子回路の磁気回路からデータが書き込まれ及び読み取られることを可能にする上記の要素のリストに加えられている。
【００２９】
また、特定の及び好ましい側面及び実施形態は、添付された特許請求の範囲に組み立てられている。
【発明を実施するための最良の形態】
【００３０】
本発明の特定の実施形態は、添付の図面を参照して例示としてのみ記載されるだろう。
図１は、ＮＯＴゲートに相当する論理機能を提供する磁気回路要素の概略図を示す。図２は、磁気的なＮＯＴゲートを用いた磁壁の移動の概略図を示す。図３Ａ及び３Ｂは、様々な配置を有する磁気記憶回路の概略図を示す。図４Ａから４Ｇは、磁気記憶回路の書き込み素子の動作を示す。図５は、磁気記憶回路における書き込み素子を示す。図６Ａから６Ｆは、磁気記憶回路におけるデータ消去処理の動作を示す。図７は、多層磁気回路装置の概略図を示す。図８は、多層磁気回路装置の概略透視図を示す。図９は、多層磁気回路装置の概略平面図を示す。図１０は、回転磁界発生器の概略図を示し、図１１は、磁気記憶回路の概略図を示す。図１２は、磁気記憶回路の概略図を示す。図１３は、磁気的オープンシフトレジスタ回路の概略図を示す。図１４は、磁気記憶回路の概略図を示す。図１５Ａから１５Ｃは、多素子磁気回路の動作を示す。図１６Ａ及び１６Ｂは、多素子磁気回路の動作を示す。
【００３１】
本発明は、様々な修正及び代替の形態に変更されやすく、特定の実施形態は、図面内に例として示されて以下に詳細に記載される。しかしながら、それに加えて図面及び詳細な説明は、本発明を開示された特定の形態に限定するためのものではない。それどころか、本発明は、添付された特許請求の範囲によって定義される本発明の精神及び範囲内にある全ての修正物、等価物および代替案を包含するものである。
【００３２】
デジタルマイクロエレクトロニクスは、記憶及び論理の組み合わせである。論理積（ＡＮＤ）、否定（ＮＯＴ）、排他的論理和（ＸＯＲ）などの基本的なブール論理関数は、デジタルＩＣが、算術計算における記憶装置（メモリ）からの数を合わせることを可能にする。ＭＲＡＭは、ＣＭＯＳ互換性のある処理を用いて製造され、従って、高速で高密度の多量の不揮発性メモリが、半導体マイクロプロセッサに埋め込まれることを可能にすることによって、マイクロエレクトロニクス論理に間接的に影響を与えるだろう。磁気論理の新興分野は、強磁性の直接的な使用を行うために、最下部のレベルにおけるマイクロエレクトニクス論理の動作の原理を再設計しようとする。
【００３３】
ノートルダム大学（the University of Notre Dame）によって設計された単一電子トランジスタ構造（J． Amlani etal， Science 284， 289 (1999)）に基づく磁気論理を実施するための試みが行われている（R． P． Cowbum， M． E． Welland， Science 287， 1466 (2000)， G． Csaba， W． Porod， A． I． Csurgay， Int． J． Circ． Theor． Appl 31， 67 (2003)， and A． Imre， G． Csaba， V． Metlushko， G． H． Bernstein， W． Porod， Physica F 19， 240 (2003)を参照）。これらのスキームは、磁気セルラーオートマトンと呼ばれるが、静磁的に結合された磁気素子のネットワークを使用する。情報は、相互作用磁気素子の格子を横切る磁気ソリトンによって伝播し、論理機能は、閾値を切り替えるように良好に画定される節点（ノーダルドット）における漂遊磁界を加算することによって実行される。このようなスキームを用いた挑戦の１つは、強磁性素子間の静磁気相互作用磁界が、その素子内の反磁界よりも通常弱く、結果的に、磁気素子の形態のあらゆる物理的な欠陥は、情報の伝播を遮断する傾向にあり、この素子が、製造欠陥に対して過度に耐えられなくなるというものである。
【００３４】
多くのＭＴＪベースの磁気論理スキームが提案されている。これらのある分類（G． Reiss et al， Phys． Stat． Sol． A 291， 1628 (2004)， A． Ney， C． Pampuch， R． Koch， K． H． Ploog， Nature 425，485 (2003)， and R． Richter et al．， Solid- State Electron． 46， 639 (2002)を参照）では、情報は、複数のビットライン内の電流を介して論理ゲートに入る。ＭＴＪのいわゆる“自由層”は、結合された電流から正味の磁界の方向に回転し、効果的に非線形加算素子として作用する。これは、順に接点（ジャンクション）の抵抗を変化させ、その接点は、後続のビットラインの電流を制御するために使用されることができる。このようなスキームは、特に、この装置が既存のＭＴＪ技術に基づき、論理機能が磁気トンネル接合の参照層の磁化方向を変化させることによってプログラムされることができるという多くの利点を有する。このことによって、それらがフィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）における魅力となる（Z． Navabi， Digital Design and Implementation with Field Programmable Devices (Kluwer Academic Publishers， 2005)を参照）。ここで、多くの異なる用途が同一のハードウェアを使用し、正確なハードウェア機能が記憶素子の配置をプログラムすることによって画定される。機能画定磁気ハード層は、ナノ秒で反転することができ、ハードウェアが、制御した計算における最適化された構造（G． A． Prinz， Science 282， 1660 (1998)）に適合的に追跡することを可能にするので、おそらく、さらに魅力的なことは、オンザフライで再設定できることの可能性である。これらのスキームの利点は、データが変わる時はいつでも高電流密度がスイッチされなければならないということであり、それは、高い磁気抵抗比と大きなトランジスタを必要とする。このスキームの変化は、ＭＴＪが通常の電子論理ゲート（W． C． Black， B． Das， J． Appl． Phys． 87， 6674 (
2000)）にバイアスするために使用される際に存在する。この場合、ＭＴＪは、論理機能を画定するために使用されるだけであり、実際の計算は、伝統的なエレクトロニクスで完全に遂行される。
【００３５】
通常のマイクロエレクトロニクスの集積回路（ＩＣ）は、トランジスタスイッチを通した電子の流れを制御することによって動作する。デジタル信号は、電荷の存在または不存在によってＩＣ内に現れる。しかしながら、電子は、より多く提供する。電荷に加えて、電子は、スピンの量子力学特性も有する。しかしながら、電荷と異なって、スピンは、通常“上向き”及び“下向き”として知られる２つの方向を有することができ、二進数の代替表示を可能にする。例えば、小さな強磁性素子の磁化は、電子スピンの古典的限界であり、磁気記録における情報を格納するために長い間使用されている。この十年間に、多くの研究者は、電子の電荷と同様にスピンが、ビットを表しデータ処理を実行するためにマイクロエレクトロニクスのＩＣで使用される、スピントロニクスの新規な技術を構築している。これは、一般に、より低い電力で、より高い速度で、不揮発性な装置を有する次世代のコンピューティング技術を確立することを期待させる。
【００３６】
スピントロニクスの発展は、半導体及び磁性学会での様々なアプローチを歩んでいる。半導体アプローチには、スピン“上向き”またはスピン“下向き”として表される情報に関して、半導体ホスト内のスピン偏極電子を生成し操作することが含まれる。現在、光学プローブを用いた半導体のスピンの操作の理解において多くの進展がなされているが、適切な室温強磁性半導体の欠如は、機能装置の発展を制限している。
【００３７】
スピントロニクスに対する磁性アプローチは、異なる道を歩んでいる。金属強磁性／非磁性多層（M． N． Baibich et al， Phys． Rev． Lett． 61， 2472 (1988)を参照）によって示される巨大磁気抵抗の発見に続いて、研究者は、ニッケル、鉄及びコバルトなどの強磁性金属を用いることによって多くの室温装置を開発している。情報は、小さな強磁性素子の磁化方向によってこれらの装置内で表される。磁気トンネル接合（ＭＴＪ）と呼ばれるこのような素子の１つは、磁気ランダムアクセスメモリ（ＭＲＡＭ）、不揮発性で、高密度で、高速のメモリ技術（G． Grynkenich et al， MRS Bulletin 29， 818 (2004)を参照）の構成要素（building block）を形成する。さらに、スピンモーメントの移動効果の最近のデモンストレーション（J． C． Slonczewski， J． Magn． Magn． Mater． 159， Ll (1996)， L． Berger， Phys． Rev． B 54， 9353 (1996)， J． A． Katine， F． J． Albert， R． A． Buhrman， E． B． Myers， D． C． Ralph， Phys． Rev． Lett． 84， 3149 (2000)， S． J． Kiselev et al， Nature 425， 380 (2003)， and W． H． Rippard， M． R． Pufall， S． Kaka， S． E． Russek， T． J． Silva， Phys． Rev． Lett．を参照）は、磁化が、印加された電流によって直接的に操作されるが、電子及び磁性の領域間に新規な界面機構を提供することによってこの既に存在する磁界にさらなる加熱を加える。本発明の発明者は、実行可能な磁気論理技術において所望の素子を開発するために磁気的な不揮発性メモリを拡張する試みを行っている。
【００３８】
従って、スピントロニクスの分野は、電子のスピンと電荷の両方が論理及び記憶動作に使用されるが、伝統的な半導体エレクトロニクスの技術ベースとは異なる技術ベースを用いた論理装置を提供することができることは明らかである。これらの技術を用いると、幅が１マイクロメートル未満の平面的な磁気ワイヤーを用いて完全な論理構造が構成されることができる。論理否定（ＮＯＴ）、論理積（ＡＮＤ）、信号のファンアウト素子及び信号の交差素子（クロスオーバーエレメント）は、全て単純な幾何学設計を用いて構成することができ、単一の回路で共に使用することができる。データインプットにおける追加の素子は、情報が磁壁論理回路に書き込まれることを可能にする。
【００３９】
いわゆる磁気量子セルオートマン（ＭＱＣＡ）装置を形成するためにいわゆるナノ磁石を用いる技術は、Cowburn and Welland， Science VoI 287 pp 1466-1468で検討されている。このような技術、磁気回路素子及びこのような素子を使用する回路を使用することは、国際特許出願ＰＣＴ／ＧＢ０１／０５０７２（ＷＯ０２／４１４９２）及びＰＣＴ／ＧＢ０３／０１２６６（ＷＯ０３／０８３８７４）で検討されている。従って、これらの論文及び特許出願の開示に基づく磁気回路素子及びこれらの素子を使用する単純な回路の形成において既存の知識のベースがある。
【００４０】
本例に関して、磁気記憶回路に使用される回路素子の１つは、図１に示されるようにＮＯＴゲートである。本例のＮＯＴゲート１０は、磁気材料のナノメートルスケールのドットの鎖またはナノメートルスケールの平面的な磁気ワイヤーから構成することができる。図１に示される矢印は、ＮＯＴゲートを形成する材料の細いストリップ内の磁界の方向を表す。ＮＯＴゲート１０の動作の基本的な原理は、磁壁がトラックパターンを通過する際に磁化方向の反転を生じながら、入ってくる磁界の磁壁がゲートを通して伝播するというものである。従って、論理否定（ＮＯＴ）ゲートファウンテンは、磁界方向反転の物理的効果によって提供される。
【００４１】
使用中に、このゲートは、磁界内に配置され、そのベクトルは、時間の経過に伴ってこの装置の平面で回転する。磁気的形状異方性のため、ワイヤー内の磁化は、一般的にワイヤーの長軸に沿って横たわるように配置される。従って、ほとんどの場合、２つの磁化の可能性が存在し、データの伝統的な二進表示に影響を与えることを可能にする。ワイヤー内の磁化方向における電荷は、磁壁によって調整され、それは、印加磁界によってワイヤーに沿ってスイープされることができる。磁界が回転するという事実は、磁壁が角部の周囲に運ばれることができることを意味する。
【００４２】
ＮＯＴゲート１０の動作及び構成のさらなる詳細は、ＷＯ０３／０８３８７４（Cowburn）に表されており、その全内容は、参照することによってここに含まれ、従ってここでさらに議論しない。しかしながら、ＮＯＴゲートの動作の基本原理は、明らかである。
【００４３】
以下の例では、図１で示されるものと同様のＮＯＴゲートは、シングル又はマルチビットメモリ回路を構成するために使用されることができる。これらの回路で使用されるＮＯＴゲートは、サイクロイド形状である。ゲートは、シリコン基板上の５ｎｍの厚さのパーマロイ（Ｎｉ８０Ｆｅ２０）膜の焦点合わせされたイオンビームミリングによって形成されることができる。図２は、サイクロイドの反転動作の説明を提供し、２分の１サイクルの遅延が入力変化状態と出力変化状態との間でどのように生じるかを示す。
【００４４】
低磁界条件下において、サブミクロンの強磁性の平面的なワイヤー内の磁化方向は、強い磁気形状異方性のためにワイヤー長軸に沿って横たわる傾向にある。２つの対向する方向の磁化がワイヤー内で遭遇すると、一連の原子磁気モーメントの再編成が、突然ではなく、磁壁を形成するために所定の距離にわたって徐々に生じる。
【００４５】
ワイヤーに平行な磁界の印加によって磁壁が直線的なサブミクロンの磁気ワイヤーに沿って伝播することができることが、ここで知られている。本例では、磁界は、方向を変化させて角部を曲がる磁気ワイヤーに沿って磁壁を伝播するための試料平面内で時間に伴って回転するベクトルを用いて印加されることができる。時計方向または反時計方向の回転は、磁界キラリティを定義する。磁壁は、磁界と角部が同一のキラリティであることを提供する磁界ワイヤー角部の周囲に伝播すべきである。しかしながら、所定のキラリティの回転磁界内で、磁壁が１つ方向の所定の角部を通ることのみできるように、角部のキラリティは、磁壁伝播の方向に依存する。これは、信号フロー方向が存在しなければならないあらゆる論理システムの重要な要求を満たす。サブミクロンの磁気ワイヤー内の２つの安定な磁化方向は、２つのブール論理状態を表す自然な手段を提供し、このことは、回転磁界の印加を伴って、記憶装置の各々の論理ユニットの動作の基礎である。
【００４６】
図２に示されるサイクロイドは、反転機能を提供し、適切な回転磁界中にある場合にＮＯＴゲート機能を示す。磁界が反時計方向に回転すると仮定して下さい。印加される磁界が水平方向から垂直方向に回転する際に、接点のターミナル‘Ｐ’（図３Ｂを参照）に到達する磁壁２０は、接点の第１角部（図３Ｃを参照）の周囲でターミナル‘Ｑ’まで伝播する。‘Ｐ’と‘Ｑ’との間の磁化は、ここで連続的であろう（図３Ｄを参照）。次いで、磁界ベクトルが反対の水平方向に対して回転し続けると、磁壁２０は、接点の第２角部の周囲に伝播すべきであり（図３Ｅを参照）、ターミナル‘Ｒ’に出て‘Ｑ’と‘Ｒ’との間に継続的な磁化を復元する。接合の直後のワイヤーの磁化は、ここでは、接合の直前のワイヤーの磁化と比較して反転されるべきである。従って、接合は、２分の１の磁界サイクル伝播遅延を有して所望のＮＯＴ機能を実行しなければならない。この動作は、３点ターンを実行することによってその方向を反転する自動車に類似している。
【００４７】
従って、入力部に到達する磁壁と出力部から去る磁壁との間の２分の１サイクルの全体の遅延がある。以下の例では、この同期遅延に関連する記憶機能は、直列に多くの磁気的なＮＯＴゲートを共に結合し、次いで鎖の出力部を入力部の後ろに繋ぐ（パイピングする）ことによって使用される。
【００４８】
図３Ａに示されるように、多くのこれらのサイクロイド先端（カスプ）は、マルチ素子の機能的に円形なシフトレジスタ３０を形成するために共に結合されることができる。シフトレジスタ３０の全体に方向Ａの回転磁界を印加することによって、シフトレジスタ３０内の磁壁は、磁界の回転方向のシフトレジスタの周囲を回るだろう。従って、本例のシフトレジスタ３０には、ループ内で結合された多くのサイクロイド先端３２が含まれる。このシフトレジスタ３０は、データ入力素子３３及びデータ読み取り素子３４を有することができ、それらの各々は、以下で非常に詳細に検討されるだろう。
【００４９】
上述のように、データループは、磁界内に位置し、そのベクトルは、時間の経過につれてループの平面で回転する。本例では、この回転は、１Ｈｚから２００ＭＨｚの範囲の周波数を有する。磁界強度は、磁界が回転するにつれて一定でありえ、従って、磁界ベクトルに対して円形の軌跡を形成し、または、それは変化してもよく、従って、磁界ベクトルに対して楕円形の軌跡を形成する。これは、ループの下に電磁的なストリップラインを配置し、次いでこのストリップラインに交流を通過させることによって小さな面積の装置で達成することができる。より大きな面積の装置では、ループを保持する基板は、四極電磁石内に配置される。
【００５０】
磁界強度は、磁壁が各々のＮＯＴゲートを通してずっと押されることができることを保証するために十分に強くあるべきであるが、新たな磁壁がデータ入力機構の核とされることができるほど強くないべきである。
【００５１】
各々のＮＯＴゲートを通して磁壁を押すために要求される磁界は、ループの厚さ、ループの幅及びループを形成するために使用される磁気材料を変えることによって調整されることができる。この磁界は、この装置が漂遊の周囲磁界から消去を被らないように十分に大きくあるべきである。本発明は、漂遊磁界消去が問題である場合、ミューメタルを用いてシールドしてもよい。一セットの例では、５０から２００Ｏｅ（３９８０から１５９２０Ａ／ｍ）の範囲の最適な印加磁界強度が使用されてもよい。
【００５２】
シフトレジスタについてデータ入力素子３３及びデータ読み取り素子３４の相対的な位置の代替的な配置は、図３Ｂに示されている。回路素子の位置の背後にある統制原理がこれらの素子の対称性であるので、多くのこのような代替的な配置は、全てが単一の回転磁界内で共に動作するように作られることができる。
【００５３】
本例の回路では、１つのデータビットは、２つの回路素子によって格納される。各々の回路素子は、回路素子の出発点から回路素子の出力点まで磁壁を移動する際に２分の１のサイクル遅延を有する。このメモリ作用は、回路によるデータ記憶を可能にする。図３Ａ及び３Ｂに照らして、ＮＯＴゲート３２（データ書き込み素子３３を含む）の各々、読み取り素子３４におけるファンアウト接点及びそのファンアウト接点に対向する平面端部は、各々回路素子と見なされる。従って、図３Ａ及び３Ｂの各々に示される回路は、５ビット（１０の回路素子）シフトレジスタである。
【００５４】
奇数の回路素子を有するこのタイプの磁気回路を生成することが可能であり、実施できる。しかしながら、このような回路において、各々のデータビットは、回路の周辺のビットの各々の完全な回転によって反転される。従って、それは、ある用途では、その回路が、データの読み取り後に損失の破損を引き起こすデータ反転を避けるために所定の時間で“偶数”または“奇数”サイクルの何れかで動作するかを追跡（track）することが必要であり得る。偶数の回路素子に関して、このようなデータ反転が起こらないので、サイクル追跡は不必要である。
【００５５】
シフトレジスタの動作におけるより詳細な検討は、データ書き込み素子３４の動作を含むが、図４を参照してここに提供されるだろう。この図では、ナノメートルスケールで構成された単純な回路の例が与えられる。磁界成分の方向Ｈｘ及びＨｙ、磁界回転の方向（Ｒｏｔ）及びＭＯＫＥ測定（＊）の位置は、図に示される。
【００５６】
以下では、“水平”及び“垂直”という用語は、磁界振幅での使用に際しては、それぞれ示される図面上のｘ及びｙ方向における磁界強度を意味する。成功裏に使用されるために回路が特定の順序の配向で保持されるという要求はない。
【００５７】
当業者が理解するように、データ格納またはデータ処理を使用するために置かれる回路は、外界からデータを受けることができなければならない。図４Ａは、８つのＮＯＴゲート及びファンアウト接点を有する５ビットの磁気循環シフトレジスタ構造を示す。この回路では、ＮＯＴゲートの１つは、磁化反転を引き起こすための印加された磁界の必要な強度を減少させるために、ワイヤーの飽和保持力を低下させるための拡大された中心突出部領域を有し、従って、これをデータ入力素子３３にする。電流通過導電体からの漂遊磁界は、磁気データを直接的及び局所的に拡大された突出部に書き込むために使用される。しかしながら、本例では、突出部は、突出部にデータを書き込むために要求される磁界振幅が、ＮＯＴゲート及びファンアウト接点の動作範囲内にあるように設計される。従って、全体的に印加される回転磁界の振幅を変調することによってデータを書き込むことを可能にする。従って、回転磁界は、同時に電力供給器、クロック及びシリアルデータチャンネルとして作用する。
【００５８】
図４Ｂ−Ｅは、時計回りの回転磁界内におけるデータ入力素子の動作原理を示す。初期磁化状態（図４Ｂ）から、大きな振幅磁界Ｈｘｗｒｉｔｅは、ＮＯＴゲート接合を通って伝播し、入力／出力ワイヤーに沿って磁壁ＤＷ１及びＤＷ２に分割するこの素子内の磁壁を核とする（図４Ｃ）。磁壁ＤＷ１は、印加された磁界の回転と同様の対称性の角部の周囲を通り、シフトレジスタの周囲に伝播し続けるだろう（図４Ｄ）。対照的に、磁壁ＤＷ２は、初期には、印加された磁界の回転に対して反対の対称性の角部の周囲を通り、それから、磁界がさらに回転するにつれて、磁壁は、その方向を回転させなければならず、ＮＯＴゲートを通して後方へ通る（図４Ｄ）。ＮＯＴゲートにおいて、戻ってくる磁壁は、再び２つに分離しなければならない。一方の部分は、２分の１サイクル遅延を有する元の磁壁に続いて、ＮＯＴゲート接点（図３Ｅ）の出力アームに沿って伝播し、一方、他方の部分は、初期磁化状態を再格納するためにデータ入力素子の後方に沿って伝播するだろう（図４Ｅ）。潜在的に破壊的な発振条件を防止するために、素子３３は、この戻って来る磁壁がこの素子端部に達して消滅するように設計される。従って、単一の核生成事象に連続するこの磁界からのデータ入力素子３３の出力部は、一対の磁壁である。
【００５９】
図５に示されるように、図４Ａに示される例示の回路で使用されるような書き込み素子３３は、突出部端部に達する消滅する磁壁の所望の特徴に加えて、回路の残っている素子に対する反転磁界強度における所望の現象を引き起こすように選択される物理的な寸法を有する。この例では、全体の素子は、入力及び出力信号通路の接点から突出部端部までで約３マイクロメートルの全長を有する。これは、２２５ｎｍの長さ及び５００ｎｍの長さを有する初期部分に分割され、２００ｎｍの幅と３５０ｎｍの長さを有する狭められた部分が続き、１μｍの長さと３２５ｎｍの幅に達する広げられた部分が続く。次に、他の１μｍの長さの部分は、３２５ｎｍの幅を維持し、最終的に、突出部端部は、約３００ｎｍの長さの尖っていない点として形成される。これらの物理的な寸法は、磁気ワイヤーが２００ｎｍの幅を有し、全ての角部は、１μｍの曲率半径を有する、図４Ａに示される回路内で動作するように示される。
【００６０】
シフトレジスタからデータを読み取ることは、磁界センサをファンアウト読み取り素子３４に位置合わせする問題である。各々の磁壁が回転磁界によって回路の周囲を移動するので、磁壁は、ファンアウトを通過し、磁壁は、２つに分離し、一方は、回路の周囲に続き、他方は、読み取り素子３４内に通過する。この読み取り素子３４内の磁界方向は、その回路の対応する部分の磁界方向と同一である。書き込み素子３３と同様に、読み取り素子の突出部端部は、破壊的な共振条件が生じることを防止するために磁壁を消滅するように小片形状とされる。
【００６１】
シフトレジスタに対するデータの書き込みは、図４Ｆに示される印加された信号を用いることによって行われる。５ビットのシーケンスの例の書き込み磁界パターンは、データ書き込みを実施する点線間の部分のみを有してシフトレジスタを５ビットのデータで一旦満たすために印加される（最終的な磁界サイクルは、全ての磁壁が正確にシフトレジスタループに入ることを保証するために使用される。）。書き込み処理の前に、全ての磁壁は、小さい振幅の回転磁界を印加することによって消滅される。本例の回路に単一のデータビットを書き込むために、磁界の２分の１サイクルの振幅成分は、Ｈｘｗｒｉｔｅ＝１３８Ｏｅ（１０９８４．８Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）であり、上述のように磁気データ入力素子がスイッチすることを引き起こす。データを書き込まない磁界条件は、Ｈｘｎｏ−ｗｒｉｔｅ＝９０Ｏｅ（７１６４Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）である。初期化された配置におけるシフトレジスタのＨｘ０＝９０Ｏｅ（７１６４Ａ／ｍ）及びＨｙ０＝５０Ｏｅ（３９８０Ａ／ｍ）を有するＭＯＫＥ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃ Ｋｅｒｒ Ｅｆｆｅｃｔ）測定は、磁壁が存在しないことを検証する（図３Ｇ、トレースＩ）。書き込み磁界パターンの単一の印加後に、シフトレジスタは、‘１１０１０’の二進データ流を表す幾つかの二磁壁パケットを含む（図３Ｇ、トレースＩＩ）。この場合、入力素子と読み出しワイヤーとの間の１８０°回転のために、低いＭＯＫＥ信号が、論理‘１’に相当することに留意すべきである。このデータ流は、書き込み磁界パターンのデータ流に相当し、上述のデータ入力素子動作の原理を確認する。
【００６２】
実験条件の下、書き込み及び読み取りの間の１時間の遅延は、正しいビットシーケンスを回復し、シフトレジスタの固有の不揮発性を示す。しかしながら、実際、究極の室温記憶時間は、１時間をかなり超し、書き込み幅及び厚さは、データ保持時間が１０年を超えることを保証するように設計される。全体のシフトレジスタ内の全ての情報は、Ｈｘ０＝２４３Ｏｅ（１９３４２．８Ａ／ｍ）の振幅及び１．８５ｍｓのパルス長の単一のバルク消去半正弦波磁界パルスの印加によって除去されることができ、初期磁化配置に関わりなく直ぐにシフトレジスタを１０個の磁壁（図４Ｇ、トレースＩＩＩ）で満たす。
【００６３】
従って、ここに完全に動作可能で使用可能な磁気回路シフトレジスタの例を記載し、それは、変更された磁気駆動信号の選択的な印加によってその中にデータの記憶用に書き込まれることができる。データは、提供された信号搬送素子と位置合わせされる磁界センサによって読み取られることができる。この回路は、あらゆる数のデータビットを保持するためのＮＯＴ機能の除去または追加によって縮小または拡張されることができる。これらの機能が、操作され間接的に検出されることができる磁界を用いて実施されるので、磁気記憶回路と読み取り及び書き込み回路（それは、一般的な電気回路である）との間のインターフェースは、直接的な物理的な接続を必要としない。
【００６４】
ある例では、データ読み取り素子３４におけるファンアウトに対向する不要なものがない端部（clear end）３５は、選択的なデータ削除部分において使用されることができる。図６Ａから６Ｆは、図４を参照して上述された例示のシフトレジスタに関する処理を示す。この例では、各々のデータ素子は、磁壁が予め組み込まれていると仮定する。選択的な削除を実施するために、水平磁界成分がゼロである位置から開始して（各々のＮＯＴゲート及びファンアウトがそれらの入力部に磁壁を有し、その不要なものがない端部に磁壁もあるように）、この回路における駆動磁界は、不要なものがない端部における磁壁が移動し、他の磁壁と衝突して消滅することを引き起こすように、１サイクルの最初の半分の間に変えられ、従って、それらが以前に保持している情報は消去される。変更された駆動磁界は、図６Ａに示されており、それは、最初の半期中に減少した水平磁界振幅を示す。この減少した振幅は、磁壁をワイヤー接点に伝播するために不十分であり、従って、ＮＯＴ下ゲート及びファンアウトにおける磁壁の全ては、ピン止めされて動けない。しかしながら、この振幅は、うまく通り抜けるワイヤー接点がない不要なものがない端部に沿って磁壁を伝播するために全く十分である。従って、この磁壁は、その期間の最初の半分の間に次の記憶素子に伝播する（移動する磁壁がたった１つの場合）。この期間の第２の半分の間に、同一の記憶素子内の２つの磁壁は、衝突して相互に消滅し、従ってデータを消失する。これは、図６Ｂに示され、ここで、１つのデータビットが消去されていることは明らかである。
【００６５】
この手順の継続する適用は、図６Ｃから６Ｆに示されており、ここで各々の一連の図において、もう１つの磁壁対は、消去されており、従って、シフトレジスタ内のデータは、一度に１ビットを選択的に消去している。理解されるように、いくつかのデータビットは、シフトレジスタの周囲のそれらの相対的な位置に関わらず、維持されることができ、他は消去されることができるように、この消去は、非連続的に適用されることができる。
【００６６】
磁壁消滅がシフトレジスタの一領域でのみ生じるので、消去される磁壁は、この領域内に移動されなければならない。ビットワイズ消去磁界パターンの第２の完全な磁界サイクルは、磁壁消滅を有しない２つの記憶素子によって全ての磁壁を伝播する。これは、消滅される次の磁壁対を“セットアップ”する。次いで、この次の対が消滅されなければ、“通常”の駆動信号は、その対が消去領域を通過するように移動させるために印加されることができる。
【００６７】
理解されるように、磁壁の消去は、水平駆動磁界の正確な信号上で開始されるべきである。正確な信号が使用されると、消滅した磁壁は、格納されたデータビットを記述するようなものであり、従って、そのレジスタのあらゆる他のデータに影響を与えることなく、データビットが消去されることを可能にする。しかしながら、次いで、水平磁界の信号が不正確である場合、消去された磁壁は、２つの格納されたデータビットの各々のうちの１つでありえ、従って、このようなビットの両方は、破損するが完全に消去しない。この状況を正すために、レジスタは、一掃されなければならず（すなわち、全てのデータが消去される）、再書込みされたデータまたは新規なデータは、シフトレジスタの影響された位置に書き込まれなければならない。
【００６８】
磁壁が回路内で静止したままになるように、この効果は、全体として回路における駆動磁界を停止することによって生成することもできる。次いで、局所的な方向の磁界は、不要なものがない端部に沿って単一の磁壁を移動するために、不要なものがない端部において生成される。その際には他の磁壁に動きがないので、移動された磁壁は、相互の磁壁消滅を引き起こし、それによってその磁壁対によって保持されるデータを消去する不要なものがない端部の他端にある磁壁と衝突する。この局所的な磁界の印加は、データ書き込み素子３３を用いたデータの書き込みにおけるのと同様の方法で遠隔磁界生成処理を用いて印加されることができる。
【００６９】
また、代替例では、上記のようなこの選択的なデータ消去処理は、その代わり書き込み処理において使用されることができる。このモードの動作では、回路は、全て“１”が予め組み込まれており、選択的な消去は、“０”を書き込むために使用されることができ、それは、ここで、回路を介してデータシーケンスを移動し、要求されるデータ位置に“０”の選択的な書き込みを実施するためのその磁界を停止することによって要求される。
【００７０】
通常の電気回路と同様に、複数の磁気回路は、単一の基板に隣り合って形成される。各々の回路は、上記検討のように個々に書き込まれて読み取られることができる。各々のループにおけるループの数とＮＯＴゲートの数との間の最適なバランスは、所定の用途において見出されるだろう。各々が多数のＮＯＴゲートを有する少数のループは、パッケージに集積することが非常に容易で安価であるが、単一のＮＯＴゲートが製造欠陥を通して故障する場合、全体の装置の故障をする傾向にある。１つが、読み取り位置を一周するための所定のデータブロックにおいて平均して多くのクロックサイクルを待たなければならないので、このような組み合わせは、長いデータアクセス時間も有する。各々が少数のＮＯＴゲートを有する多数のループは、個々のＮＯＴゲートの故障に対して非常に抵抗があり（故障したゲートを有するループは、全体の記憶容量を大幅に減少させることなく回路の外に取り出されることができる）、急速なアクセス時間を有するが、より多くポイントを読み取り及び書き込むことを含み（及び、従って、より高いコスト及び基板上におけるより低いデータ密度）、それは、単一の集積された回路パッケージ内に多数のループを集積することがより複雑であろう。この文献の図面の全ては、８個のゲートのループを示す。これは、純粋に実際の象徴的なものであり、各々のループは、ほんの数個から何千個のゲートのあらゆるゲート数を有してもよい。
【００７１】
単一層上に複数の回路（マルチプル回路）を配置することに加えて、上記で検討された磁気回路は、図７に示されるように多層膜で形成されることもできる。ここで、多くの基材層４０は、その上に１つ又は複数の磁気回路４２が形成されているが、高密度の磁気回路素子を生成するために製造されることができる。一例では、多層装置は、各々の基材層を堆積し、次の基材を堆積する前に順に各々の層における回路を生成することによって形成されることができる。材料層は、異なる層の磁気回路を分離するために回路ベアリング基材層間に配置されることができる。一例では、この材料間隔は、異なる層上の回路間で静磁結合を妨げるために約２０ｎｍの層間隔を提供する。複数の層を分離するための材料は、あらゆる非強磁性材料でありえる。適切な材料の例は、誘電材料、高分子材料及び非強磁性金属を含むことができる。ある例では、分離材料は、層ベースの製造処理間に容易に堆積することができる材料である。
【００７２】
ここで、図８を参照すると、電気回路システム（ＣＭＯＳ回路など）の単一層上に形成される多層磁気装置の例が示され、それは、この装置の層の全ての磁気回路に機能的に読み取り及び書き込みを提供する。
【００７３】
図９に示されるように、シリコン基板５０は、その上に多くの電気回路素子５１を形成することができる。これらは、基板５０の平面上に伸びる磁界を生成するように設計された素子と、この基板５０の平面の外側の磁界を検出することができるように設計された磁界センサとの形態を取ることができる。
【００７４】
他の回路に対する所定の回路書き込みにおける磁界発生器を避けるために、この発生器と異なる回路における対応するデータ書き込み素子とをオフセットする必要がある。同様に、磁界センサが、誤った回路のデータ読み出し素子からデータを読み取ることを防止するために、センサと異なる回路における対応するデータ読み出し素子とをオフセットすることが必要である。要求されるオフセットは、装置の層の数を含む要因の数に依存する。層間隔が２０ｎｍの５０層の装置の例において、電気回路から最上部の磁気回路までの距離は、約１μｍである。従って、発生器によって生成される磁界強度は、電気回路からこの距離において効果を有するために十分である必要がある。電子回路または電気回路によって生成される磁界があらゆる方向で等しく延長するというのが一般的なケースである。従って、異なる発生器及びセンサとそれらの対応する磁気回路ではない磁気回路との間の干渉を避けるために、少なくとも最大有効半径の約２倍に等しいオフセットが通常望ましい。状況次第では、各々の発生器／センサの電力が特にそれがデータを書き込み／読み取りしなければならないその層に合わせている場合、より小さいオフセットが達成されてもよい。５０層の装置のある例では、５から１０μｍの領域の空間は、非干渉と回路密度との間のバランスを提供するために使用されることができる。より大きいオフセットは、他の例で使用されてもよい。
【００７５】
多くの磁気回路層４０がシリコン基板５０上の層内に形成され、各々は、その中に１つ又は複数の磁気回路４２に形成されており、誘電層４１によって分離されている。各々の磁気回路４２は、書き込み素子３３及び読み取り素子３４を有する。この装置の各々の磁気回路において、書き込み素子３３及び読み取り素子３４は、電気回路層５０の磁界発生器及び磁界センサの上にそれぞれ直接位置される。各々の磁気回路が個々に書き込まれ及び読み取られることを可能にするために、各々の磁気回路は、あらゆる他の磁気回路の書き込み素子または読み取り素子の何れかに重畳しない書き込み素子３３及び読み取り素子３４を有する。
【００７６】
電気素子に対する磁気回路素子の相対的な位置合わせは、電気回路層５０上に磁気回路層４０を見通す装置の平面を表す図９にさらに示されている。図９から見られるように、第１磁気回路層上にある磁気回路４２ａ（実線で示される）は、電気回路の磁界発生器５２ａと位置合わせする書き込み素子３３ａと、電気回路の磁界センサ５３ａと位置合わせする読み取り素子３４ａとを有する。同様に、第２磁気回路層上にある磁気回路４２ｂ（点線で示される）は、電気回路の磁界発生器５２ｂと位置合わせする書き込み素子３３ｂと、電気回路の磁界センサ５３ｂと位置合わせする読み取り素子３４ｂとを有する。従って、磁気回路の読み取り及び書き込み部分が互いにオフセットされるという条件で、磁気回路の多層は、電気回路の同一領域上に配置されることができる。
【００７７】
それによって、電気回路の磁界発生器は、装置全体に印加される回転磁界を局所的に変更するために個々に活性化されることができる。このようにして、単一の回転磁界は、装置全体に印加されることができ、磁界の局所的な変更は、データが磁気回路４２の選択された１つに書き込まれることを可能にするように遂行されることができる。同様に、所定の磁気回路から情報を読み取ることが望まれる場合、その回路に対する読み取り素子３４に対応する磁界センサは、磁気回路から電気回路へのデータを読み取るために活性化されることができる。
【００７８】
図６を参照して上述された選択的な消去機能は、図７、８または９の何れかに示される装置のような多層装置に適用することもできる。これは、全ての回路に広範に適用されることができ、または、回路毎に又は回路ベースのグループ毎に局所的に遂行されることができる。複数の回路が共通の回転磁界によって駆動されるという状況で、装置内に全ての回路からデータを消去しなければならないことがないように、選択的消去に対する変更された駆動磁界は、局所的に影響されることができる。消去が望まれる場合、消去を引き起こすための駆動信号は、装置全体に対して印加される。しかしながら、消去されないことが要求される回路において、電気回路層上の適当な局所的な電気回路素子は、磁壁が回路の周囲に通常的に伝播することを保証するように、磁界を補給するために活性化されることができる。あるいは、このような消去は、磁壁を移動するために回路の不要なものがない端部に部分強度駆動信号を提供するために、駆動磁界を停止し、電気回路基板５０上に適切に位置合わせされた電気回路素子を用いることによって取り扱うことができる。
【００７９】
従って、多層の磁気記憶装置が単一の電気回路層を用いて書き込まれ、読み取られることを可能にする多層の磁気記憶装置の例がここに示されている。従って、各々の磁気回路層に対する直接的な電気接続を生成する必要がないので、この装置における製造コストは、低く維持されることができる。
【００８０】
各々が複数のデータ記憶回路を有し、複数の層を有するこのような作戦を採用することによって、非常に高い記憶密度が達成されることができる。例えば、上記の図４の例で使用された回路成分サイズを用いて、及び、この装置内に５０個の磁気回路層を仮定して、データ密度は１６Ｇｂｉｔ／ｉｎｃｈ２（１ｍｍ２＝０．００１５５ｉｎｃｈ２の変換を用いて、約２５．４Ｍｂｉｔ／ｍｍ２）までである。次いで、磁気回路トラックが９０ｎｍまで幅が減少すると（及び、曲率半径が対応して４５０ｎｍまで減少すると）、このデータ密度は、７７Ｇｂｉｔ／ｉｎｃｈ２（１２２Ｍｂｉｔ／ｍｍ２）まで増加することができる。非常に高い容量の記憶装置が小さな物理的装置を用いて形成することができることが見られる。
【００８１】
電子回路が既に形成されている基板上に磁気回路用の層を堆積することによって多層装置が製造されることができるということが上記されているが、他の製造技術が使用されることもできる。例えば、電子回路製造設備に磁気材料を導入する必要性を回避するために、電子回路基板及び複数の磁気回路層は、分離して製造され、単一の装置内に組み込まれることができる。従って、電子回路は、通常の方法と同様に、シリコン（または他の半導体）基板上に形成されることができる。分離製造処理では、磁気回路層は、上述のようなシリコン又は他の半導体基板のような基板上に製造されることができる。この処理において、基板に最も近い層は、結局は電子回路から最も遠い層に成り果てる。これらの２つの部分の製造に続いて、それらは、磁気回路層の基板が電子回路の末端部の基板であるように組み立てられることができる。２つの部分の組立は、あらゆる適切な固定方法を用いて達成することができる。ある例では、２つの基板が共に強制されることを引き起こす２つの基板に圧力を加える機械的固定方法が使用されることができる。もう１つの例では、２つの部分を吸引によって保持するためにそれらの間に真空を形成することに基づく固定方法が使用される。従って、多層磁気回路装置を形成するために多様な製造方法が使用されることができることが見られる。
【００８２】
ここで、図１０を参照して、回転磁界を生成するための構造物の例が示される。この構造物では、一対のコイル６１及び６３は、実質的に直角で交差するそれぞれのコイルのトラックを有して、交差配置で配置されている。従って、コイルに対して交流信号を印加することによって、回転磁界は、生成されることができる。本例では、“６２”における余弦波形状の信号Ｉｙを有する駆動コイル６１と、“６４”における正弦波形状の信号Ｉｘを有する駆動コイル６３は、コイルが交差する部分で回転磁界を生じるだろう。正弦波信号及び余弦波信号の相対的な段階（フェーズ）は、この磁界の回転の方向を決定する。従って、示される領域６５に垂直に体積中に配置された磁気回路は、生成された回転磁界によって駆動されるだろう。図９に示されるように、交差領域の部分を形成しないコイルの部分は、磁界生成回路の外形寸法を減少させるために空間的に圧縮される。
【００８３】
理解されるように、回転磁界の生成における代替方法が使用されることができる。ある代替オプションは、例えば、回転磁界を生成するために電子回路基板上にストリップラインを使用することである。これらは、上記検討のように正弦波及び余弦波を用いて駆動することができる。このようなストリップラインベースの信号生成は、装置全体における回転磁界を生成するために使用されることができる。他の例では、複数の磁界生成器配置は、装置の様々な領域における様々な回転磁界を生成するために使用されることができる。従って、この装置の異なる様々な領域は、様々な周波数で駆動され及び／又は非同期的に操作されることができる。様々な回転磁界生成器によって駆動されるこれらの領域は、各々の層に１つより多い回路、つまり各々の層に１回路または単一層に単一の回路のみを包含することができる。この最後の例では、回転磁界は、書き込みの磁界変調における分離した局所的な生成器を適用することによってよりも、回転磁界の直接変調によって回路へのデータの書き込みを実行するために使用されることができる。
【００８４】
図１０に示される回路によって生成されるような回転磁界内で多くの磁気回路を有する装置を実行することによって、及び、図７から９を参照して上記で検討されたように単一の電気回路から多くの層内の多くの磁気回路を駆動することによって、全ての熱生成素子が装置の周囲に位置され、装置のコア領域が非常に小さい廃熱を生成する装置を生成することが可能である。従って、これらの原理に従って生成された磁気回路装置は、不十分な冷却設備による過熱の危険性なしに動作することができる。ほとんどの用途において、この方式で製造された装置は、能動冷却に対するあらゆる必要性なしに継続して動作されることができる。
【００８５】
従って、ここで、遠隔的に駆動され、書き込まれ及び読み取られることができる磁気回路装置を生成するシステム、装置及び方法が記載されている。従って、高密度データ記憶装置は、装置における読み取り及び書き込み回路に対する直接的な電気的接続を有することなく磁気回路素子を用いて形成することができる。また、データは、消去回路と磁気回路との間の直接的な電気接続なしにこの装置から選択的に消去されることができる。従って、この装置における製造コストは、要求される電気接続がないために低く維持されることができる。また、この磁気回路を用いる装置は、小さく形成されることができ、依然として非常に多くの論理ゲートを提供することができる。
【００８６】
上述のような磁気装置の使用に相応しい磁気回路を形成するために使用されることができる代替の回路配置は、図１１から１４を参照してここに記述されるだろう。
【００８７】
図１１は、データ書き込み機能を提供するためのＮＯＴゲートの屈曲した突出部端部を用いた単純な（２ビット）シフトレジスタを示す。この配置は、時計方向及び反時計方向（逆時計方向）磁界回転の両方の使用を必要とする。理解されるように、駆動磁界の回転の方向を変化させることは、駆動信号の水平成分及び垂直成分の相対的な相を変更させることの問題である。この構造物において、読み取り操作は、読み取りのために磁壁をファンアウト素子３４に伝播するために時計方向の回転磁界を使用する。取り付けられたデータ入力素子３６を有するＮＯＴゲートに磁壁が達すると、それは、２つに分かれる。一部は、出力ワイヤーを通して伝播し、シフトレジスタを通して継続する。他の部分は、データ入力素子３６に達する前にＮＯＴゲートの中央突出部に沿ってその（時計方向）角部の周囲に伝播する。ここで、磁壁は、データ書き込み素子が磁壁ブラックホールとして機能するように、それが回路内に戻って伝播することを避けることができないので、突出部端部で消滅するか単に固まる。
【００８８】
反時計（逆時計）磁界の書き込みにおいて、データ書き込み素子３６の外側に、磁壁を、それが取り付けられたＮＯＴゲートに伝播することが使用される。データビットが書き込まれると、垂直磁界振幅は、完全磁界サイクルにおける“書き込み閾値”の値より上まで増加し、２つの磁壁の核となる。第１の磁壁がＮＯＴゲート接点に達すると、それは、ＮＯＴゲート入力部及び出力部ワイヤーに沿って分割するだろう。反時計方向の角部の周囲に伝播する磁壁は、シフトレジスタの周囲を移動し続ける。他の磁壁は、ＮＯＴゲートに戻って移動する前に第１の角部に移動し、それは時計方向の回転を有する。次いで、この磁壁は、第２の核形成磁壁に遭遇し、消滅する。第２の磁壁が形成されない場合、第１の磁壁の“回復”部分は、ＮＯＴゲートの中央突出部で振動し、シフトレジスタを磁壁で満たすだろう。
【００８９】
この配置（５ビット）のより複雑なバージョンは、図１２に示される。これは、図１１に示される単純な配置と同様の方法で動作する。これらの回路は、上記に図６Ａを参照して記載された選択的な消去機能を用いて使用されることができる。
【００９０】
従って、ここに双方向駆動磁界を使用する磁気的シフトレジスタ配置の例が記載される。この配置は、磁気回路に直接結合されない電気回路を用いて駆動され、書き込まれ、読み取られ及び消去されることができ、層毎に１つより多い磁気回路素子を有する多層装置内に生成することができる。
【００９１】
図１３を参照して、ここに７ゲートシリアルシフトレジスタの例が示されるだろう。データ入力素子３６がシフトレジスタの一部であるので、この例の装置は、５ビット装置である。複合ファンアウト部分３７は、この装置の破壊的なデータ読み出しに関わらず、一回より多く各々の磁壁が読み取られることを可能にする。示されるように、磁壁は、４つの部分で同時に読み取られることができる。これは、４倍（×４）の係数で効果的に出力増幅を提供する。従って、データ読み出しのノイズに対する信号の比は、増加されることができる。データ読み出しにおけるこのような複合ファンアウトは、破壊的なデータ読み出し回路の使用に限定されず、あらゆる磁気回路に適用されることができる。
【００９２】
この例のシフトレジスタがループ型ではなく開放型であるので、それは、原則的に遅延回路として動作し、読み出し部分３７における読み出し前に、５ビット期間によって書き込み素子３６に書き込まれるデータを遅延させる。
【００９３】
図１４は、データ入力がファンアウトを介して接続される例示のシフトレジスタを示す。ここで、データ入力素子３８は、ファンアウト素子を介して導入され、ＮＯＴゲートに取り付けられない。それは、‘水平’データ入力素子を有するこの例で示されるが、適切な角部は、‘垂直’等価部が使用されることを可能にする。この装置は、時計方向と反時計方向の両方の駆動磁界方向を使用する。読み取りモードでは、磁壁は、時計方向でループの周囲を伝播する。ファンアウト上の磁壁進入は、データ入力素子３８の端部で消滅する前に、２つに分かれ、一方は、ループの周囲に継続し、他方はファンアウトアーム（遠隔磁界センサによって読み取ることを可能にする）に沿って移動する。書き込みモードは、反時計磁界回転を使用する。データ入力素子３８からファンアウト接点に到達する磁壁は、分かれ、メインループ内の反対方向に初期的に移動するべきである（従って、ファンアウト接点は、ＮＯＴゲートとして効果的に作用する）。一方の磁壁は、ループの周囲に継続し、他方の磁壁は、時計回転角部に遭遇し、ファンアウト接点に戻る。それがファンアウトを通って伝播すると、一方の磁壁は、ループ内に継続し、装置に第２の２つの磁壁を生成し、他方の磁壁は、データ入力素子アームに沿って移動するだろう。“水平”素子において、この磁壁は消滅するだろう。“垂直”素子において、第２磁壁の核形成は、発振条件を避けるために図１１を参照して記載されるように必要となるだろう。
【００９４】
ＮＯＴゲートループ内の空間が入力素子を収容するために使用されないので、この配置は、装置密度における利点を提供する。入力素子自体が比較的小さい領域を占有する一方で、入力素子を収容するためのメインシフトレジスタループの幅におけるあらゆる増加は、ループの全長において継続されるに違いない。反対のＮＯＴゲートの相互嵌合（インターデジテーション）に関して、シフトレジスタループの中からデータ入力素子を取り除くことは、装置密度に対する２つの相違の要因を形成する。
【００９５】
従って、単一及び２方向駆動磁界を用いた磁気回路シフトレジスタにおける代替配置の例がここに記載されており、それらの全ては、磁気回路に対する直接的な電気接続なしに駆動され、書き込まれ及び読み取られることができる。ある例では、この回路は、磁気回路に対する電気的な接続なしに選択的に除去されることもできる。
【００９６】
上述されたような磁気装置における使用に相応しい磁気回路を形成するために使用されることができるさらなる回路素子及び配置の例は、図１５及び１６を参照して個々に記載されるだろう。
【００９７】
図１５Ａは、ＮＯＴゲート先端７１、ファンアウト接点７２及び交差接点７３を有する磁気論理回路を示す。回路全体は、回転磁界（この例では、時計回転方向）内に位置される。ＮＯＴゲートは、少なくとも１つの磁壁がループ内に存在するようなループ構造を有し、簡単な実験的テストを可能にする。しかしながら、本例の回路では、図１５Ａのループの周囲に伝播する磁壁は、図１５Ｂに概略的に示されるような交差構造部を通過しなければならない。測定前に単一の磁壁のよく定義された開始状態を得るために、近接する磁壁の対が小さい振幅の回転磁界を用いて消滅される前に、装置の磁化は、大きな磁界（＞２００Ｏｅ（１５９２０Ａ／ｍ））中で最初に飽和される。論理装置の同期特性のために、回路形状は、ＮＯＴゲート／ループの周囲の磁壁伝播時間を、各々の３６０°ループにおいてＮＯＴゲート及び１磁界サイクルを通って１／２磁界サイクルであると定義する。従って、単一の磁壁回転移動は、５／２磁界サイクルかかり、５磁界サイクル磁化スイッチング時間をもたらす。ファンアウト素子は、このループの部分を形成するが、磁壁回転移動時間に影響を与えない。一方のファンアウト出力は、ループにフィードバックし、他方は、読み取り素子がループ磁化の監視を可能にするように長いアームに延長する。
【００９８】
適切な反時計方向の回転磁界内で、図１５Ａの位置“＊”での磁気光学カー効果（ＭＯＫＥ）磁気測定は、５／２磁界サイクルのスイッチング時間を示し（図１５Ｃ）、ＮＯＴゲート、ファンアウト及び交差素子が正常に動作することを確認する。従って、図１５の回路は、単一ループ反転を提供し、同時に５／２サイクルにおける論理“１”及び“０”状態を交互に維持する。
【００９９】
４つの論理構造素子（ＮＯＴ、ＡＮＤ、ファンアウト及び交差（クロスオーバー））について、交差接点は、その動作が接点におけるナノワイヤー寸法に敏感でありえるので、達成するのが最も挑戦的である。
【０１００】
交差素子７３を横切るために、磁壁は、完全に接点を通って拡張しなければならず、出力ワイヤーに沿ってさらに伝播することができる前に、非常に費用のかかる処理である。しかしながら、磁壁は、直交するワイヤー方向に沿って伝播することを許されてはいけなく、さもないと、この構造物内のデジタル情報は、変更されるだろう。対照的に、出力ワイヤーが到達されると、２つの分離した磁壁に分かれる前に、その接点が広がるので、ファンアウト接点を通して伝播する磁壁は、徐々に入力ワイヤーから延長する。２００ｎｍの幅の磁気ワイヤーがトラックを形成するために使用される本例では、交差は、以下の寸法を有する。４方向全てにおける接点の各々の側における５００ｎｍの間隔において、トラックは、１８３ｎｍの幅まで狭められる。トラックは、接点がファンアウトではなく交差として機能することを保証するために、実質的に直交して遭遇する。交差接点がどのように形成されなければならないかというさらなる詳細は、ＷＯ０２／４１４９２に見られる。
【０１０１】
４つの論理素子全ての統合は、ＮＯＴゲート、ＡＮＤゲート、２つのファンアウト接点及び１つの交差接点からなる、図１６Ａに示されるナノワイヤーネットワークで完成される。前述の研究（C． C． Faulkner et ctl， IEEE Trans． Magn． 39， 2860 (2003) and WO02/41492）は、ＡＮＤゲート出力ワイヤーのスイッチング磁界が、進入磁壁の数が増加するにつれてスイッチング磁界が減少する入力ワイヤーの一方又は両方が磁壁を含むか否かに依存することが示している。ＡＮＤ論理機能を達成するために、ＡＮＤゲートは、ＤＣ磁界バイアスＨｘＤＣを有する楕円回転磁界内で動作される。これは、前述の擬似ＡＮＤ動作が他の単一層磁気システム（R． P． Cowbum， M． E． Welland， Science 287， 1466 (2000) and D． A． Allwood et al， Appl． Phys． Lett． 81， 4005 (2002)）でどのように達成されるかと同様である。図１６Ａの磁気回路の残りの部分は、２つの入力装置における全ての４つの可能な論理入力組み合わせを有するＡＮＤゲートを連続的に供給するように提供される。しかしながら、全てのワイヤー接点は、ＤＣ磁界バイアスが広範に印加されるので、ＤＣ磁界バイアスを許容することができなければならない。
【０１０２】
フィードバックループ内のＮＯＴゲート８１は、このネットワークの残りにおいて単一の生成器として使用される（ファンアウト８２を介して交互の論理“１”及び“０”信号）。このＮＯＴゲート８１は、ループの周囲に磁壁を伝播するために３サイクルが必要とされるので、３磁界サイクルスイッチング時間を有する。従って、このフィードバックループは、磁壁を、ループの外側で第２の連続するファンアウト素子８３に供給し、ここで、磁壁は、再び２つの通路に分割される。図１６Ａの位置ＩにおけるＭＯＫＥ測定は、３磁界サイクルのスイッチング時間を示し（図１６Ｂ、トレースＩ）、ＮＯＴゲート８１、連続的なファンアウト素子８２、８３が正常に動作することを確認する。これが、その回路部分を通る磁壁を伝播するために要求される完全なサイクルの量であるので、位置Ｉ及びＩＩ（図１６Ａ）の間に、磁壁は、１／２磁界サイクルだけ遅延される。しかしながら、第２のファンアウト接点から磁壁が位置ＩＩＩに達するために、それらは、この磁壁通路内の１つの磁界サイクルの伝播遅延を提供する交差接点８４の包含によって生成されるさらなるループを通過しなければならない。従って、位置ＩＩＩにおける磁化は、位置ＩＩ（図１６Ｂ、トレースＩＩＩ）における磁化と比較して１磁界サイクルだけ遅延されるだろう。位置ＩＩ及びＩＩＩにおける磁化方向は、ＡＮＤゲート８５の論理入力状態を決定する。ＡＮＤゲートの論理定義は、それが、両方の入力が‘１’である場合に‘１’の出力値を有し、全ての他の状態において‘０’の出力値を有するということである。磁気回路の位置ＩＶにおける測定（図１６Ｂ、トレースＩＶ）は、これがこの場合（高いＭＯＫＥ信号が論理‘１’を意味するというここでの取り決めを用いて）であることを示し、ＡＮＤゲートが他の３つの素子タイプと共に正常に動作することを示す。
【０１０３】
従って、複雑な論理機能を実行するために動作可能な磁気回路を生成するために様々な組み合わせで結合されることができる回路素子から作られる例示の回路がここに記載されている。図３、４及び５を参照して記載されたデータ書き込み素子は、能動データを論理回路内に入力することを可能にするこれらのより複雑な論理機能の何れかを用いて使用されることができる。従って、この複雑な論理機能は、磁気回路に電気的な接続を有しない電気回路を用いて駆動され、読み取られ、及び書き込まれる多層装置における磁気回路を用いて実行されることができる。
【０１０４】
各々の磁壁論理素子で消失されるエネルギーは、非常に一般的な熱力学的な根拠に基づいて、ゲート出力変化あたり２ＭｓＨａＶ未満であり、ここで、Ｍｓは、磁気材料の飽和磁化であり（パーマロイにおいて、８００ｅｍｕ・ｃｍ−３であり、ここで、１ｅｍｕ＝１０−３Ａｍ２）、Ｈａは、外部から印加される磁界の振幅であり、Ｖは、ゲートとその出力ワイヤーとをスイッチングする磁気材料の体積である。この論文に記載される実験的な装置において、２００ｎｍの最小特徴寸法における１０−２ｐＪのＣＭＯＳのゲート毎の典型的なエネルギーと比べて、動作毎のエネルギーにおける典型的な値は、１０−５ｐＪ（室温において、２０００ｋＢＴである。ここで、ｋＢはボルツマン定数であり、Ｔは温度である）である。これは、大きな３次元磁壁論理回路が過熱なしに動作することを可能にする。磁界を発生させる際にかなりの非効率がありえるので、磁壁論理が必ずしも低い電力消費技術ではないことは注意すべきである。絶対的な電力消費は、局所磁界発生器におけるストリップラインを有する小さい領域の磁壁ＣＭＯＳハイブリッド装置を用いることによって低く維持されてもよい。しかしながら、スピン移動による磁壁伝播は、究極的にはこれらの非効率を完全に克服するかもしれない。
【０１０５】
磁壁論理のさらなるスケーリング性能は、熱力学的安定性及び外部から印加された磁界の所望の振幅との間の相互作用に依存する。これらの両方は、論理素子を形成するナノワイヤーの幅である‘Ｆ’に依存する。ナノワイヤーの幅及び厚さが一緒にスケールされるとき、形状の異方性は変化しないままである。従って、一次的には、論理素子における製造上の端部の粗さ及び不連続性を克服するために要求される外部から印加された磁界の強度は、一定のままである。この場合、ゲート変化毎のエネルギーは、Ｆ３に比例して磁気材料の体積に伴って増減する。従って、Ｆ＝７０ｎｍにおいて、１．８ｎｍの厚さの磁気論理装置は、３×１０−７ｐＪ（室温において７０ｋＢＴである）ほど消滅させるべきであり、それは、熱力学的な安定性における下限値である。Ｆのさらなる減少において、この装置の厚さは、ゲート変化毎のエネルギーを変化させないように維持するために、Ｆ−１／２に伴って増減することによって増加するべきである。これは、形状異方性が増加することを引き起こし、従って、ワイヤーを通した磁壁伝播における所望の外部から印加された磁界とワイヤー接点に関連する構造的な不連続性とを引き起こす。ＭＲＡＭに関して、スケーリングの究極の限界は、所望の外部からの印加された磁界が実行不可能なほどに大きくなる場合である。
【０１０６】
上記のいくつかの例の特有の特徴は、回路の配置が２次元的な平面に限定されないということである。コンパクトディスク、磁気テープ及び磁気ハードディスク記憶と違って、機械的なアクセスは、回路の表面に対して要求されない。また、電子回路と違って、電気的なアクセスは、回路の表面に対して要求されない。基板は、３次元的な論理構造を形成するために互いの上部に位置されてもよい。これは、より高い回路密度が達成されることを可能にする利点を有する。従って、データ記憶回路の場合、非常に高いデータ記憶密度を達成することが可能である。必要であれば、構造体の基板の全ては、同一の印加された回転磁界を共有してもよく、従って、それらの層を互いに同期して維持し、装置の複雑性を減少させる。この回路は、単一の連続的なデータ流を入力／出力するために構成されてもよく、または、必要であれば、多ビット幅のデータワード流は、平行ないくつかのリングまたは層によって格納されてもよい。
【０１０７】
上記に記載のような磁気シフトレジスタに依存する記憶装置は、非常に多くの用途において使用されることができる。理解されるように、このような装置に格納されたデータへのアクセス時間は、各々のシフトレジスタのサイズ（すなわち、ビットアドレス待ち時間）及び回転駆動磁界のクロック速度に依存する。様々なアクセス時間のメモリは、様々な目的に対して適応されることができる。例えば、短いアクセス時間のメモリは、ハードディスクドライブに通常関連する機能を遂行することができ、従って、コンピューター内の多量のデータ及びプログラム記憶からの機械的な信頼性の問題を削除する。
【０１０８】
より速いアクセス時間のメモリは、例えば、ＭＰ３プレーヤーなどのポケットデジタルオーディオプレーヤにおけるデジタル音楽の一時的な記憶（この用途は、通常連続して繰り返される、低コストで不揮発性であるデジタル情報の再書込み記憶）、デジタルカメラのデジタル画像の一次的な記憶（この機能は、ＦＬＡＳＨ電子メモリによって現在達成されており、それは、高価であり限定された数の書き込みサイクルを有する）、形態電話、自己管理手帳、パームトップコンピューター及びスマートカードにおける不揮発性オフライン記憶装置において使用されることができる。
【０１０９】
上述の回路及び装置で使用されるような磁壁論理の１つの魅力的な特徴は、その際立った単純さである。論理ＮＡＮＤは、磁壁論理が２つの素子（ＮＯＴ及びＡＮＤ）を使用する一方で、３つのトランジスタを用いてＣＭＯＳで達成される。論理ＡＮＤ関数は、通常６つのＣＭＯＳトランジスタを必要とするが、２つの磁気ナノワイヤーを共に用いることによって簡単に達成することができる。シリコンＣＭＯＳ構造と異なって、磁壁交差接点がマルチレベルの金属化手段なしに単一の平面で達成されることができ、原理的には、極端に安いコストの装置が製造されることができるという事実がある。磁気論理のほとんどの用途は、シリコンベースのＣＭＯＳを含むハイブリッドのシステムオンチップを必要とするものであるが、生物医学のインプラントまたは身に付けられるようなコンピューターハードウェアなどの特定の用途は、例えば、フレキシブルなポリイミド基板上に装置を組み立てる性能の点で利点となる。３次元のニューラルネットワークまたは大いに３次元の不揮発性メモリへ構成されたナノワイヤーが想像できる。単一の外部の印加磁界をすべて介して電力、クロック、マスターリセット及びシリアルインプットを提供する性能は、図４に示されているが、３次元の場合に特に魅力的であり、ここで、信号アクセスが制限される。磁壁論理を、電気制御及び磁化の検出を可能とする新興の希釈な強磁性半導体と接続することにおける可能性もある。
【０１１０】
上記の実施形態は、考えられる具体例において記載されているが、多くの変更及び修正が、上記開示を完全に理解することで、当業者に理解されるだろう。添付の特許請求の範囲は、全てのこのような変更及び修正がそれらの等価物と同様に包含されるように解釈されるものとする。
【図面の簡単な説明】
【０１１１】
【図１】ＮＯＴゲートに相当する論理機能を提供する磁気回路要素の概略図を示す。
【図２】磁気的なＮＯＴゲートを用いて磁壁の移動の概略図を示す。
【図３Ａ】様々な配置を有する磁気記憶回路の概略図を示す。
【図３Ｂ】様々な配置を有する磁気記憶回路の概略図を示す。
【図４】磁気記憶回路の書き込み素子の動作を示す。
【図５】磁気記憶回路における書き込み素子を示す。
【図６】磁気記憶回路におけるデータ消去処理の動作を示す。
【図７】多層磁気回路装置の概略図を示す。
【図８】多層磁気回路装置の概略透視図を示す。
【図９】多層磁気回路装置の概略平面図を示す。
【図１０】回転磁界発生器の概略図を示す。
【図１１】回転磁界発生器の概略図を示す。
【図１２】磁気記憶回路の概略図を示す。
【図１３】磁気オープンシフトレジスタ回路の概略図を示す。
【図１４】磁気記憶回路の概略図を示す。
【図１５】多要素磁気回路の動作を示す。
【図１６】多要素磁気回路の動作を示す。
【符号の説明】
【０１１２】
１０ ＮＯＴゲート
２０ 磁壁
３０ シフトレジスタ
３２ サイクロイド先端
３３ データ入力素子
３３ａ 書き込み素子
３３ｂ 書き込み素子
３４ データ読み取り素子
３４ａ 読み取り素子
３４ｂ 読み取り素子
３５ 不要なものがない端部
３６ データ入力素子
３７ ファンアウト部分
３８ データ入力素子
４０ 磁気回路層
４１ 誘電層
４２ 磁気回路
４２ａ 磁気回路
４２ｂ 磁気回路
５０ 電気回路層
５１ 電気回路素子
５２ａ 磁界発生器
５２ｂ 磁界発生器
５３ａ 磁界センサ
５３ｂ 磁界センサ
６１ コイル
６３ コイル
７１ ＮＯＴゲート先端
７２ ファンアウト接点
７３ 交差接点
８１ ＮＯＴゲート８１
８２ ＮＯＴゲート８１
８３ ファンアウト素子８３
８４ 交差接点
【特許請求の範囲】
【請求項１】
電気回路用の一般的に平面的な第１基板と、
前記第１基板上に積層された配置で形成される、磁気回路用の一般的に平面的な複数の第２基板と、を有する磁気論理素子であり、
各々の前記第２基板は、その上に磁気回路が形成されており、
各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有し、
前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当する、磁気論理装置。
【請求項２】
前記磁気論理素子は、少なくとも１つのデータ記憶素子を有する、請求項１に記載の磁気論理装置。
【請求項３】
前記複数の第２基板は、非強磁性層によって分離される、請求項１または２に記載の磁気論理装置。
【請求項４】
前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する、請求項３に記載の磁気論理装置。
【請求項５】
前記第２基板の各々は、その上に複数の磁気回路が形成されている、請求項１から４の何れか一項に記載の磁気論理装置。
【請求項６】
前記磁気回路は、磁気材料のナノワイヤーで形成される、請求項１から５の何れか一項に記載の磁気論理装置。
【請求項７】
各々の論理素子は、ナノワイヤー間の結合部に形成される、請求項５に記載の磁気論理装置。
【請求項８】
前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である、請求項１から７の何れか一項に記載の磁気論理装置。
【請求項９】
前記磁気回路を駆動するための回転磁界を発生する磁界発生器をさらに有する、請求項１から８の何れか一項に記載の磁気論理装置。
【請求項１０】
前記磁界発生器は、時計方向及び／又は反時計方向の磁界を発生することが可能である、請求項９に記載の磁気論理装置。
【請求項１１】
前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有する、請求項１から１０の何れか一項に記載の磁気論理装置。
【請求項１２】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項１から１１の何れか一項に記載の磁気論理装置。
【請求項１３】
近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される、請求項１２に記載の磁気論理装置。
【請求項１４】
前記磁気回路は、削除部分をさらに有する、請求項１から１３の何れか一項に記載の磁気論理装置。
【請求項１５】
前記削除部分は、前記第１基板のそれぞれの電気的削除部分の平面的な位置に相当する、請求項１４に記載の磁気論理装置。
【請求項１６】
前記第１の第２基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２の第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている、請求項１から１５の何れか一項に記載の磁気論理装置。
【請求項１７】
前記磁気回路の磁気特性は、前記回路の物理的な形状に依存する、請求項１から１６の何れか一項に記載の磁気論理装置。
【請求項１８】
請求項１から１７の何れか一項に記載の磁気論理装置を有するデータ記憶装置。
【請求項１９】
積層された配置で形成される、複数の一般的に平面的な基板であって、各々の前記基板が、その上に磁気回路が形成されるところの基板と、
複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する各々の磁気回路と、を有する磁気回路装置であり、
前記各々の磁気回路のデータ書き込み素子は、それぞれの磁気電気的書き込み素子の予期される位置の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、それぞれの磁気電気的読み取り素子の予期される位置の平面的な位置に相当する、磁気回路装置。
【請求項２０】
前記複数の第２基板は、非強磁性層によって分離される、請求項１９に記載の磁気回路装置。
【請求項２１】
前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する、請求項２０に記載の磁気回路装置。
【請求項２２】
前記第２基板の各々は、その上に磁気回路が形成されている、請求項１９から２１の何れか一項に記載の磁気回路装置。
【請求項２３】
前記磁気回路は、磁気材料のナノワイヤーで形成される、請求項１９から２２の何れか一項に記載の磁気回路装置。
【請求項２４】
前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である、請求項１９から２３の何れか一項に記載の磁気回路装置。
【請求項２５】
各々の磁気回路は、回転磁界によって駆動されるように動作可能である、請求項１９から２４の何れか一項に記載の磁気回路装置。
【請求項２６】
前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有する、請求項１９から２５の何れか一項に記載の磁気回路装置。
【請求項２７】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項１９から２６の何れか一項に記載の磁気回路装置。
【請求項２８】
近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される、請求項２７に記載の磁気論理装置。
【請求項２９】
前記磁気回路は、削除部分をさらに有する、請求項１９から２８の何れか一項に記載の磁気回路装置。
【請求項３０】
前記削除部分は、それぞれの磁気電気的削除素子の予期される位置の平面的な位置に相当する、請求項２９に記載の磁気回路装置。
【請求項３１】
前記第１基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている、請求項１９から３０の何れか一項に記載の磁気回路装置。
【請求項３２】
前記磁気回路の磁気特性は、前記回路の物理的な形状に依存する、請求項１９から３１の何れか一項に記載の磁気回路装置。
【請求項３３】
請求項１９から３２の何れか一項に記載の磁気回路装置を有するデータ記憶装置。
【請求項３４】
第１基板上に電気回路を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、
前記第１基板上に積層された配置で複数の一般的に平面的な第２基板を形成する段階であって、各々の前記第２基板が、その上に磁気回路が形成されているところの段階と、を有する磁気論理装置の製造方法であり、
各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有し、
前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当する、磁気論理装置の製造方法。
【請求項３５】
第１基板上に電気回路を有する第１装置部分を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、
第３基板上に積層された配置で複数の一般的に平面的な第２基板を有する第２装置部分を形成する段階であって、各々の前記第２基板が、その上に形成される複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する磁気回路を有して形成されるところの段階と、
前記第２基板が、前記第１及び第３基板の間に配置されるように、且つ、各々の磁気回路の前記データ書き込み素子が、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、各々の磁気回路の前記データ読み取り素子が、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当するように、前記第１及び第２装置部分を取り付ける段階と、を有する磁気論理装置の製造方法。
【請求項３６】
請求項２４または３５に記載の磁気論理装置を製造し、記憶装置に前記磁気論理装置を内蔵することを含む記憶装置の製造方法。
【請求項３７】
回転磁界中に磁気回路を位置させる段階と、
少なくとも前記磁気回路のデータ書き込み素子の前記位置における前記回転磁界を変調する段階と、を有する磁気回路に対するデータの書き込み方法。
【請求項３８】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項３７に記載の方法。
【請求項３９】
前記磁気回路は、前記磁界変調のソースに電気的に接続されない、請求項３７または３８に記載の方法。
【請求項４０】
図３から１６の何れか１つを参照して実質的に上述される磁気論理装置。
【請求項４１】
図３から１６の何れか１つを参照して実質的に上述される磁気回路。
【請求項４２】
図３から１６の何れか１つを参照して実質的に上述される記憶装置。
【請求項４３】
図３から１６の何れか１つを参照して実質的に上述される磁気論理装置の製造方法。
【請求項４４】
図３から１６の何れか１つを参照して実質的に上述される磁気回路に対するデータの書き込み方法。
【請求項１】
電気回路用の一般的に平面的な第１基板と、
前記第１基板上に積層された配置で形成される、磁気回路用の一般的に平面的な複数の第２基板と、を有する磁気論理素子であり、
各々の前記第２基板は、その上に磁気回路が形成されており、
各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有し、
前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当する、磁気論理装置。
【請求項２】
前記磁気論理素子は、少なくとも１つのデータ記憶素子を有する、請求項１に記載の磁気論理装置。
【請求項３】
前記複数の第２基板は、非強磁性層によって分離される、請求項１または２に記載の磁気論理装置。
【請求項４】
前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する、請求項３に記載の磁気論理装置。
【請求項５】
前記第２基板の各々は、その上に複数の磁気回路が形成されている、請求項１から４の何れか一項に記載の磁気論理装置。
【請求項６】
前記磁気回路は、磁気材料のナノワイヤーで形成される、請求項１から５の何れか一項に記載の磁気論理装置。
【請求項７】
各々の論理素子は、ナノワイヤー間の結合部に形成される、請求項５に記載の磁気論理装置。
【請求項８】
前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である、請求項１から７の何れか一項に記載の磁気論理装置。
【請求項９】
前記磁気回路を駆動するための回転磁界を発生する磁界発生器をさらに有する、請求項１から８の何れか一項に記載の磁気論理装置。
【請求項１０】
前記磁界発生器は、時計方向及び／又は反時計方向の磁界を発生することが可能である、請求項９に記載の磁気論理装置。
【請求項１１】
前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有する、請求項１から１０の何れか一項に記載の磁気論理装置。
【請求項１２】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項１から１１の何れか一項に記載の磁気論理装置。
【請求項１３】
近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される、請求項１２に記載の磁気論理装置。
【請求項１４】
前記磁気回路は、削除部分をさらに有する、請求項１から１３の何れか一項に記載の磁気論理装置。
【請求項１５】
前記削除部分は、前記第１基板のそれぞれの電気的削除部分の平面的な位置に相当する、請求項１４に記載の磁気論理装置。
【請求項１６】
前記第１の第２基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２の第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている、請求項１から１５の何れか一項に記載の磁気論理装置。
【請求項１７】
前記磁気回路の磁気特性は、前記回路の物理的な形状に依存する、請求項１から１６の何れか一項に記載の磁気論理装置。
【請求項１８】
請求項１から１７の何れか一項に記載の磁気論理装置を有するデータ記憶装置。
【請求項１９】
積層された配置で形成される、複数の一般的に平面的な基板であって、各々の前記基板が、その上に磁気回路が形成されるところの基板と、
複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する各々の磁気回路と、を有する磁気回路装置であり、
前記各々の磁気回路のデータ書き込み素子は、それぞれの磁気電気的書き込み素子の予期される位置の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、それぞれの磁気電気的読み取り素子の予期される位置の平面的な位置に相当する、磁気回路装置。
【請求項２０】
前記複数の第２基板は、非強磁性層によって分離される、請求項１９に記載の磁気回路装置。
【請求項２１】
前記非強磁性層は、誘電材料、高分子材料及び非強磁性金属材料を含む群から選択される材料を有する、請求項２０に記載の磁気回路装置。
【請求項２２】
前記第２基板の各々は、その上に磁気回路が形成されている、請求項１９から２１の何れか一項に記載の磁気回路装置。
【請求項２３】
前記磁気回路は、磁気材料のナノワイヤーで形成される、請求項１９から２２の何れか一項に記載の磁気回路装置。
【請求項２４】
前記データ書き込み素子及び前記データ読み取り素子は、物理的に単一の素子である、請求項１９から２３の何れか一項に記載の磁気回路装置。
【請求項２５】
各々の磁気回路は、回転磁界によって駆動されるように動作可能である、請求項１９から２４の何れか一項に記載の磁気回路装置。
【請求項２６】
前記データ書き込み素子は、論理ＮＯＴゲートの拡大した突出部端部を有する、請求項１９から２５の何れか一項に記載の磁気回路装置。
【請求項２７】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項１９から２６の何れか一項に記載の磁気回路装置。
【請求項２８】
近接する回路部分の飽和保持力より小さい飽和保持力を有する前記回路部分は、前記近接する回路部分に対して異なる形状を有して形成される、請求項２７に記載の磁気論理装置。
【請求項２９】
前記磁気回路は、削除部分をさらに有する、請求項１９から２８の何れか一項に記載の磁気回路装置。
【請求項３０】
前記削除部分は、それぞれの磁気電気的削除素子の予期される位置の平面的な位置に相当する、請求項２９に記載の磁気回路装置。
【請求項３１】
前記第１基板の磁気回路の前記書き込み部分と前記読み取り部分は、前記第２基板の磁気回路の前記書き込み部分と前記読み取り部分とオフセットされている、請求項１９から３０の何れか一項に記載の磁気回路装置。
【請求項３２】
前記磁気回路の磁気特性は、前記回路の物理的な形状に依存する、請求項１９から３１の何れか一項に記載の磁気回路装置。
【請求項３３】
請求項１９から３２の何れか一項に記載の磁気回路装置を有するデータ記憶装置。
【請求項３４】
第１基板上に電気回路を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、
前記第１基板上に積層された配置で複数の一般的に平面的な第２基板を形成する段階であって、各々の前記第２基板が、その上に磁気回路が形成されているところの段階と、を有する磁気論理装置の製造方法であり、
各々の磁気回路は、複数の論理素子、データ書き込み素子及びデータ読み取り素子を有し、
前記各々の磁気回路のデータ書き込み素子は、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、
前記各々の磁気回路のデータ読み取り素子は、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当する、磁気論理装置の製造方法。
【請求項３５】
第１基板上に電気回路を有する第１装置部分を形成する段階であって、前記電気回路が、複数の磁気電気的書き込み素子及び読み取り素子を有するところの段階と、
第３基板上に積層された配置で複数の一般的に平面的な第２基板を有する第２装置部分を形成する段階であって、各々の前記第２基板が、その上に形成される複数の論理素子、データ書き込み素子及びデータ読み取り素子を有する磁気回路を有して形成されるところの段階と、
前記第２基板が、前記第１及び第３基板の間に配置されるように、且つ、各々の磁気回路の前記データ書き込み素子が、前記第１基板のそれぞれの磁気電気的書き込み素子の平面的な位置に相当し、各々の磁気回路の前記データ読み取り素子が、前記第１基板のそれぞれの磁気電気的読み取り素子の平面的な位置に相当するように、前記第１及び第２装置部分を取り付ける段階と、を有する磁気論理装置の製造方法。
【請求項３６】
請求項２４または３５に記載の磁気論理装置を製造し、記憶装置に前記磁気論理装置を内蔵することを含む記憶装置の製造方法。
【請求項３７】
回転磁界中に磁気回路を位置させる段階と、
少なくとも前記磁気回路のデータ書き込み素子の前記位置における前記回転磁界を変調する段階と、を有する磁気回路に対するデータの書き込み方法。
【請求項３８】
前記データ書き込み素子は、近接する回路部分の飽和保持力より小さい飽和保持力を有する回路部分を有する、請求項３７に記載の方法。
【請求項３９】
前記磁気回路は、前記磁界変調のソースに電気的に接続されない、請求項３７または３８に記載の方法。
【請求項４０】
図３から１６の何れか１つを参照して実質的に上述される磁気論理装置。
【請求項４１】
図３から１６の何れか１つを参照して実質的に上述される磁気回路。
【請求項４２】
図３から１６の何れか１つを参照して実質的に上述される記憶装置。
【請求項４３】
図３から１６の何れか１つを参照して実質的に上述される磁気論理装置の製造方法。
【請求項４４】
図３から１６の何れか１つを参照して実質的に上述される磁気回路に対するデータの書き込み方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公表番号】特表２００９−５０３８８３（Ｐ２００９−５０３８８３Ａ）
【公表日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願番号】特願２００８−５２４５７２（Ｐ２００８−５２４５７２）
【出願日】平成１８年７月１９日（２００６．７．１９）
【国際出願番号】ＰＣＴ／ＧＢ２００６／００２６７６
【国際公開番号】ＷＯ２００７／０１５０５５
【国際公開日】平成１９年２月８日（２００７．２．８）
【出願人】（５０５０８６６７９）インゲニア・テクノロジー・リミテッド (16)
【Ｆターム（参考）】
【公表日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願日】平成１８年７月１９日（２００６．７．１９）
【国際出願番号】ＰＣＴ／ＧＢ２００６／００２６７６
【国際公開番号】ＷＯ２００７／０１５０５５
【国際公開日】平成１９年２月８日（２００７．２．８）
【出願人】（５０５０８６６７９）インゲニア・テクノロジー・リミテッド (16)
【Ｆターム（参考）】
[ Back to top ]