一体型本体短絡を有する上部ドレインＦＥＴ
【課題】実装密度の向上した上部ドレインＭＯＳを提供する。
【解決手段】上部ドレインＭＯＳゲートデバイスは、半導体ダイの最上部にドレイン１７を有し、ダイ基板の底部にソース２０を有する。間隔を空けた平行トレンチ３０，３１は、ダイ上面から、ドリフト領域１４、チャネル領域１３を介して延び、基板領域において終了する。各トレンチ３０，３１の底部は、基板ソースをチャネル領域に短絡させるためにシリサイド導体５０，５１を収容する。シリサイド導体５０，５１は、その後、その上面において絶縁され、ゲート電極３６，３７が、チャネル／ソース短絡部を収容するものと同じトレンチ３０，３１に配置される。
【解決手段】上部ドレインＭＯＳゲートデバイスは、半導体ダイの最上部にドレイン１７を有し、ダイ基板の底部にソース２０を有する。間隔を空けた平行トレンチ３０，３１は、ダイ上面から、ドリフト領域１４、チャネル領域１３を介して延び、基板領域において終了する。各トレンチ３０，３１の底部は、基板ソースをチャネル領域に短絡させるためにシリサイド導体５０，５１を収容する。シリサイド導体５０，５１は、その後、その上面において絶縁され、ゲート電極３６，３７が、チャネル／ソース短絡部を収容するものと同じトレンチ３０，３１に配置される。
【発明の詳細な説明】
【関連出願の説明】
【０００１】
本願は、出典を明示することによりその開示内容全体を本願明細書の一部とする２００４年１０月１日提出の米国仮出願第６０／６１５，４４７号の利益及び優先権を主張する。
【０００２】
本発明は、更に、出典を明示することによりその内容を本願明細書の一部とするＤａｎｉｅｌ Ｍ．Ｋｉｎｚｅｒ、Ｄａｖｉｄ Ｐａｕｌ Ｊｏｍｅｓ、及びＫｙｌｅ Ｓｐｒｉｎｇ名義で２００５年９月１日に提出された同時係属出願ＩＲ−２７５１「上部ドレインＭＯＳゲートデバイス及びその製造プロセス」米国出願番号第１１／２１７，８７０号に関連する。
【技術分野】
【０００３】
本発明は、パワーＭＯＳゲートデバイスに関し、特に、半導体ダイの接合受領面の上にドレインが存在するデバイスに関する。
【背景技術】
【０００４】
デバイスドレインが半導体ダイ又はウェーハの接合受領面の上に存在するパワーＭＯＳＦＥＴは、周知である。こうしたデバイスは、ダイの上面内に深く配置された本体接合部にソースを短絡させる手段を有する必要がある。この接合部を作成するのに利用可能な一方法は、本体接合部へ延び、その後、トレンチ底部において導電短絡を形成する専用のトレンチを形成することだった。これは、デバイスのセル（又はストライプ）毎に、ポリシリコンゲートトレンチと、間隔を空けた別個の短絡トレンチとを必要とすることから、ダイの面積を使用する。
【発明の開示】
【０００５】
本発明によれば、ソースと本体との短絡は、ゲートトレンチの底部において形成されるため、トレンチタイプのパワーＭＯＳゲートデバイスにおいて、高いゲートトレンチ密度が可能となる。好ましくは、短絡材料は、ゲートポリシリコンとドレインとの上にわたる断続シリサイド層の一部である、トレンチ底部の導電性シリサイドである。
【発明を実施するための最良の形態】
【０００６】
先ず図１を参照すると、二つの隣接する「セル」を断面により図示しており、「セル」は、半導体ダイ内で延長或いは封入してよく、本発明に従って構築し得るものであり、ソースと本体との接合部は、各ゲートトレンチの底部に存在する。
【０００７】
したがって、図１において、図示したデバイスは、薄いＮ+タイプの層１１を上に有したＮ++基板１０を有する。Ｐ+層１２は、層１１の上に形成され、Ｐチャネル層１３は、層１２の上に形成される。Ｎ-ドリフト領域１４は、層１３の上に形成され、Ｎ+ドレイン接触層１５は、層１４の上に形成される。導電シリサイド層１６は、層１５の上に配置され、前部ドレイン金属１７は、シリサイド層１６の上に、接触して配置される。後部ソース金属２０は、本体１０の底部に堆積させることに留意されたい。Ｎチャネルデバイスが図示されている。導電形式を反転し、Ｐチャネルデバイスを形成してもよい。
【０００８】
他の多数の同一のトレンチのうち、二つのゲートトレンチは、トレンチ３０及び３１として図示したように、ウェーハにおいて形成される。トレンチ３０及び３１は、それぞれ底部酸化物セグメント３２及び３３のような絶縁酸化物を収容し、それぞれゲート酸化物３４及び３５により内側を覆われる。それぞれポリシリコン等で構成された導電ゲート部３６及び３７は、トレンチ３０及び３１内に配置され、ゲート３６及び３７とドレイン１７との間に適切な電位を加えた時、ゲート酸化物３４及び３５に対向するチャネル領域を反転させ、上部ドレイン１７と底部ソース２０との間でデバイスをオンにする作用が可能である。
【０００９】
全てのゲート３６、３７は、任意の望ましい形で、共に適切に接続されることに留意されたい（図示せず）。更に、トレンチ３０及び３１は、ポリ部３６及び３７の上方において、酸化物充填キャップ４０及び４１によって充填されることに留意されたい。
【００１０】
Ｎ領域１４と、Ｐ領域１３と、Ｎ領域１０とによって構成される寄生的Ｎ／Ｐ／Ｎトランジスタは、このバイポーラデバイスがオンになるのを防止するために短絡させる必要がある。本発明によれば、この短絡は、各トレンチ３０及び３１の底部において提供される。そのため、導電シリサイド短絡５０及び５１が、それぞれトレンチ３０及び３１の底部において形成され、ソース領域１０及び１１を、チャネル領域１３からのＰ+チャネル延長部に電気的に接続させる。
【００１１】
この短絡は、それぞれＮ+及びＮ接触領域６０及び６１の提供によって改善される。
【００１２】
図２乃至図５は、デバイス製造のための新規のプロセスと共に、本発明の第二の実施形態を図示している。
【００１３】
先ず図２を参照すると、初期プロセスステップと共に開始Ｎ++基板１００が図示されている。図１の実施形態と同様に、基板１００は、上にＮ層１０１を有し、層１０１の上にＰ+層１０２が存在する。Ｐチャネル層１０３は、チャネル接触層１０２の上に存在し、Ｎ+タイプドリフト領域１０４は、層１０３の上に存在する。上記及び図１の様々な層の厚さは、図の右手余白にマイクロメートルの単位で記載され、上部余白にオングストロームの単位で記載されている。
【００１４】
ウェーハを準備するシーケンスの第一の主要なステップとして、図２に示したように、ダイ上面の上で酸化物１１０を生成し、フォトリソグラフィステップを実行し、最終的に、一定の深度でドリフト領域１０４内へ延びる、間隔の空いたトレンチ１１１及び１１２を発生させ、層１０４に酸化物被覆メサ１１３及び１１４を残す。
【００１５】
その後、図３に示したように、更なるトレンチエッチングを行い、トレンチ１２０及び１２１を形成し、Ｎタイプ本体短絡インプラント１２２及び１２３をトレンチ１２０及び１２１それぞれの底部に形成する。
【００１６】
次に、ゲート酸化物（４５０Å）１２４、１２５をトレンチ１２０及び１２１それぞれにおいて生成し、ポリシリコン部１２６及び１２７をトレンチ１２０及び１２１それぞれに充填する。これらのポリシリコン部１２６及び１２７は、その後、ドーピングして導電性とし、次に、中心長さに沿って、それぞれインプラント１２２、１２３までエッチングする。
【００１７】
次に、窒化物層１３１及び１３２（１５０Å）を、トレンチ１２０及び１２１内において、ポリシリコンゲート部１２６及び１２７の露出壁全体に堆積させる。この後、窒化物及び酸化物エッチングにより、インプラント１２２及び１２３が露出される。インプラント（リン）は、必要ならば、短絡駆動の前に、この時点で実施可能であることに留意されたい。
【００１８】
次に図４を参照すると、更なるトレンチエッチングを実施して、ポリシリコンゲート１２６及び１２７の高さを低減し、トレンチ１２０及び１２１の底部において、Ｎ層１０１に対する窓１４０、１４１を開く。
【００１９】
その後、図５に示したように、スペーサ窒化物層１３１、１３２を除去し、メサ酸化物エッチングを実施して、酸化物１１０をメサ１１３及び１１４のレベルまで同平面となるように除去する。その後、Ｎ+ドレインインプラント１５０、１５１を、Ｎドリフト領域１１３及び１１４の最上部に形成する
【００２０】
次に、チタン層１５５及び１５６をドレインインプラント１５０、１５１それぞれの上に堆積させ、同時に、チタン接触層１５７及び１５８をトレンチ１２０及び１２１の底部に堆積させ、同じトレンチにおいて、ポリシリコンゲートとの本体短絡部として機能させる。急速熱アニールプロセスを実施し、余分なチタンを取り去り、その後、更なる急速熱アニールを行う。
【００２１】
その後、トレンチ１２０及び１２１に、絶縁材（図示せず）を充填し、ドレイン接触部（図示せず）を、ダイ最上部に形成し、シリサイド１５５及び１５６に接触させ、更に、ドレイン接触部（図示せず）を、基板１００の底部に堆積させる。
【００２２】
以上、本発明をその特定の実施形態に関連して説明してきたが、その他の多数の変更及び変形並びにその他の用途は当業者には明らかであろう。したがって、本発明は本明細書での特定の開示により限定されないことが好ましい。
【図面の簡単な説明】
【００２３】
【図１】各ゲートトレンチの底部において、シリサイドコーティングがＰ／Ｐ+基部（又はチャネル）領域と底部Ｎ／Ｎ+ソースとを短絡させる二つの隣接したゲートトレンチを示す、本発明によるトレンチデバイスの僅かな部分の断面図。
【図２】本発明の第二の実施形態のための初期プロセスステップ後、及びトレンチエッチング及びＴＥＯＳ（酸化物）堆積後の開始ウェーハの僅かな部分を示す図。
【図３】第二のトレンチエッチングと、ポリ堆積及びポリドーピングと、窒化物堆積と、本体短絡インプラント及び駆動との後の図２の構造を示す図。
【図４】第三のトレンチエッチングと本体短絡酸化物及び駆動との後の図３の構造を示す図。
【図５】窒化物除去と、メサ酸化物エッチングと、ソースドレインインプラントと、Ｔｉ堆積及び急速温度アニールと、金属Ｔｉの除去との後、Ｎ＋ドレイン接触領域上で、ポリシリコンゲートに沿ってケイ化チタン層を残し、トレンチ底部においてＮ＋／Ｐ＋接合部を短絡させる、図４のデバイスを示す図。
【関連出願の説明】
【０００１】
本願は、出典を明示することによりその開示内容全体を本願明細書の一部とする２００４年１０月１日提出の米国仮出願第６０／６１５，４４７号の利益及び優先権を主張する。
【０００２】
本発明は、更に、出典を明示することによりその内容を本願明細書の一部とするＤａｎｉｅｌ Ｍ．Ｋｉｎｚｅｒ、Ｄａｖｉｄ Ｐａｕｌ Ｊｏｍｅｓ、及びＫｙｌｅ Ｓｐｒｉｎｇ名義で２００５年９月１日に提出された同時係属出願ＩＲ−２７５１「上部ドレインＭＯＳゲートデバイス及びその製造プロセス」米国出願番号第１１／２１７，８７０号に関連する。
【技術分野】
【０００３】
本発明は、パワーＭＯＳゲートデバイスに関し、特に、半導体ダイの接合受領面の上にドレインが存在するデバイスに関する。
【背景技術】
【０００４】
デバイスドレインが半導体ダイ又はウェーハの接合受領面の上に存在するパワーＭＯＳＦＥＴは、周知である。こうしたデバイスは、ダイの上面内に深く配置された本体接合部にソースを短絡させる手段を有する必要がある。この接合部を作成するのに利用可能な一方法は、本体接合部へ延び、その後、トレンチ底部において導電短絡を形成する専用のトレンチを形成することだった。これは、デバイスのセル（又はストライプ）毎に、ポリシリコンゲートトレンチと、間隔を空けた別個の短絡トレンチとを必要とすることから、ダイの面積を使用する。
【発明の開示】
【０００５】
本発明によれば、ソースと本体との短絡は、ゲートトレンチの底部において形成されるため、トレンチタイプのパワーＭＯＳゲートデバイスにおいて、高いゲートトレンチ密度が可能となる。好ましくは、短絡材料は、ゲートポリシリコンとドレインとの上にわたる断続シリサイド層の一部である、トレンチ底部の導電性シリサイドである。
【発明を実施するための最良の形態】
【０００６】
先ず図１を参照すると、二つの隣接する「セル」を断面により図示しており、「セル」は、半導体ダイ内で延長或いは封入してよく、本発明に従って構築し得るものであり、ソースと本体との接合部は、各ゲートトレンチの底部に存在する。
【０００７】
したがって、図１において、図示したデバイスは、薄いＮ+タイプの層１１を上に有したＮ++基板１０を有する。Ｐ+層１２は、層１１の上に形成され、Ｐチャネル層１３は、層１２の上に形成される。Ｎ-ドリフト領域１４は、層１３の上に形成され、Ｎ+ドレイン接触層１５は、層１４の上に形成される。導電シリサイド層１６は、層１５の上に配置され、前部ドレイン金属１７は、シリサイド層１６の上に、接触して配置される。後部ソース金属２０は、本体１０の底部に堆積させることに留意されたい。Ｎチャネルデバイスが図示されている。導電形式を反転し、Ｐチャネルデバイスを形成してもよい。
【０００８】
他の多数の同一のトレンチのうち、二つのゲートトレンチは、トレンチ３０及び３１として図示したように、ウェーハにおいて形成される。トレンチ３０及び３１は、それぞれ底部酸化物セグメント３２及び３３のような絶縁酸化物を収容し、それぞれゲート酸化物３４及び３５により内側を覆われる。それぞれポリシリコン等で構成された導電ゲート部３６及び３７は、トレンチ３０及び３１内に配置され、ゲート３６及び３７とドレイン１７との間に適切な電位を加えた時、ゲート酸化物３４及び３５に対向するチャネル領域を反転させ、上部ドレイン１７と底部ソース２０との間でデバイスをオンにする作用が可能である。
【０００９】
全てのゲート３６、３７は、任意の望ましい形で、共に適切に接続されることに留意されたい（図示せず）。更に、トレンチ３０及び３１は、ポリ部３６及び３７の上方において、酸化物充填キャップ４０及び４１によって充填されることに留意されたい。
【００１０】
Ｎ領域１４と、Ｐ領域１３と、Ｎ領域１０とによって構成される寄生的Ｎ／Ｐ／Ｎトランジスタは、このバイポーラデバイスがオンになるのを防止するために短絡させる必要がある。本発明によれば、この短絡は、各トレンチ３０及び３１の底部において提供される。そのため、導電シリサイド短絡５０及び５１が、それぞれトレンチ３０及び３１の底部において形成され、ソース領域１０及び１１を、チャネル領域１３からのＰ+チャネル延長部に電気的に接続させる。
【００１１】
この短絡は、それぞれＮ+及びＮ接触領域６０及び６１の提供によって改善される。
【００１２】
図２乃至図５は、デバイス製造のための新規のプロセスと共に、本発明の第二の実施形態を図示している。
【００１３】
先ず図２を参照すると、初期プロセスステップと共に開始Ｎ++基板１００が図示されている。図１の実施形態と同様に、基板１００は、上にＮ層１０１を有し、層１０１の上にＰ+層１０２が存在する。Ｐチャネル層１０３は、チャネル接触層１０２の上に存在し、Ｎ+タイプドリフト領域１０４は、層１０３の上に存在する。上記及び図１の様々な層の厚さは、図の右手余白にマイクロメートルの単位で記載され、上部余白にオングストロームの単位で記載されている。
【００１４】
ウェーハを準備するシーケンスの第一の主要なステップとして、図２に示したように、ダイ上面の上で酸化物１１０を生成し、フォトリソグラフィステップを実行し、最終的に、一定の深度でドリフト領域１０４内へ延びる、間隔の空いたトレンチ１１１及び１１２を発生させ、層１０４に酸化物被覆メサ１１３及び１１４を残す。
【００１５】
その後、図３に示したように、更なるトレンチエッチングを行い、トレンチ１２０及び１２１を形成し、Ｎタイプ本体短絡インプラント１２２及び１２３をトレンチ１２０及び１２１それぞれの底部に形成する。
【００１６】
次に、ゲート酸化物（４５０Å）１２４、１２５をトレンチ１２０及び１２１それぞれにおいて生成し、ポリシリコン部１２６及び１２７をトレンチ１２０及び１２１それぞれに充填する。これらのポリシリコン部１２６及び１２７は、その後、ドーピングして導電性とし、次に、中心長さに沿って、それぞれインプラント１２２、１２３までエッチングする。
【００１７】
次に、窒化物層１３１及び１３２（１５０Å）を、トレンチ１２０及び１２１内において、ポリシリコンゲート部１２６及び１２７の露出壁全体に堆積させる。この後、窒化物及び酸化物エッチングにより、インプラント１２２及び１２３が露出される。インプラント（リン）は、必要ならば、短絡駆動の前に、この時点で実施可能であることに留意されたい。
【００１８】
次に図４を参照すると、更なるトレンチエッチングを実施して、ポリシリコンゲート１２６及び１２７の高さを低減し、トレンチ１２０及び１２１の底部において、Ｎ層１０１に対する窓１４０、１４１を開く。
【００１９】
その後、図５に示したように、スペーサ窒化物層１３１、１３２を除去し、メサ酸化物エッチングを実施して、酸化物１１０をメサ１１３及び１１４のレベルまで同平面となるように除去する。その後、Ｎ+ドレインインプラント１５０、１５１を、Ｎドリフト領域１１３及び１１４の最上部に形成する
【００２０】
次に、チタン層１５５及び１５６をドレインインプラント１５０、１５１それぞれの上に堆積させ、同時に、チタン接触層１５７及び１５８をトレンチ１２０及び１２１の底部に堆積させ、同じトレンチにおいて、ポリシリコンゲートとの本体短絡部として機能させる。急速熱アニールプロセスを実施し、余分なチタンを取り去り、その後、更なる急速熱アニールを行う。
【００２１】
その後、トレンチ１２０及び１２１に、絶縁材（図示せず）を充填し、ドレイン接触部（図示せず）を、ダイ最上部に形成し、シリサイド１５５及び１５６に接触させ、更に、ドレイン接触部（図示せず）を、基板１００の底部に堆積させる。
【００２２】
以上、本発明をその特定の実施形態に関連して説明してきたが、その他の多数の変更及び変形並びにその他の用途は当業者には明らかであろう。したがって、本発明は本明細書での特定の開示により限定されないことが好ましい。
【図面の簡単な説明】
【００２３】
【図１】各ゲートトレンチの底部において、シリサイドコーティングがＰ／Ｐ+基部（又はチャネル）領域と底部Ｎ／Ｎ+ソースとを短絡させる二つの隣接したゲートトレンチを示す、本発明によるトレンチデバイスの僅かな部分の断面図。
【図２】本発明の第二の実施形態のための初期プロセスステップ後、及びトレンチエッチング及びＴＥＯＳ（酸化物）堆積後の開始ウェーハの僅かな部分を示す図。
【図３】第二のトレンチエッチングと、ポリ堆積及びポリドーピングと、窒化物堆積と、本体短絡インプラント及び駆動との後の図２の構造を示す図。
【図４】第三のトレンチエッチングと本体短絡酸化物及び駆動との後の図３の構造を示す図。
【図５】窒化物除去と、メサ酸化物エッチングと、ソースドレインインプラントと、Ｔｉ堆積及び急速温度アニールと、金属Ｔｉの除去との後、Ｎ＋ドレイン接触領域上で、ポリシリコンゲートに沿ってケイ化チタン層を残し、トレンチ底部においてＮ＋／Ｐ＋接合部を短絡させる、図４のデバイスを示す図。
【特許請求の範囲】
【請求項１】
上部ドレインＭＯＳゲートデバイスであって、組み合わせとして、
上面及び底面と、前記底面から延びる一導電タイプの基板と、前記基板上の第二の導電タイプのチャネル領域と、前記チャネル領域上の前記一導電タイプのドリフト領域と、を有する半導体ダイと、
前記上面から延びて前記ドリフト領域と前記チャネル領域とを貫通して前記基板領域で終端する、平行に離間した複数のトレンチであって、前記トレンチのそれぞれの底部は、前記基板領域を前記チャネル領域に接続する導電層をそれぞれ有する、複数のトレンチと、
前記トレンチのそれぞれの底部における底部絶縁部と、
少なくとも前記チャネル領域の深さの部分に隣接した、前記トレンチのそれぞれの壁を覆うゲート酸化物と、
前記トレンチのそれぞれの内部において、その底部では前記底部絶縁部によって境界され、その側部では前記ゲート酸化物ライナによって境界された導電ゲート部と、
前記導電ゲート部の上部の上方において、前記トレンチの上部を実質的に充填する上部絶縁部と、
前記上面に配置され、前記トレンチ間の前記ドリフト領域に接触した上部ドレイン電極と、
前記底面に接続された底部ソース電極と、
を備えるデバイス。
【請求項２】
前記一導電タイプは、Ｎタイプである、請求項１記載のデバイス。
【請求項３】
前記導電部は、導電性ポリシリコンである、請求項１記載のデバイス。
【請求項４】
前記トレンチの前記底部の前記導電層は、導電性シリサイドで形成されている、請求項１記載のデバイス。
【請求項５】
更に、前記ドリフト領域層上に、前記一タイプのキャリアの増加した濃度を有する接触拡散部を含む、請求項１記載のデバイス。
【請求項６】
更に、前記ドリフト領域上に導電性シリサイド層を含む、請求項１記載のデバイス。
【請求項７】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１記載のデバイス。
【請求項８】
更に、前記トレンチの前記壁に形成され、前記チャネル領域から前記基板へ延び、前記導電層の外側の壁に接触する前記一タイプの接触拡散部を含む、請求項１記載のデバイス。
【請求項９】
更に、前記ドリフト領域層上に、前記一タイプのキャリアの増加した濃度を有する接触拡散部を含む、請求項４記載のデバイス。
【請求項１０】
更に、前記ドリフト領域上に、導電性シリサイド層を含む、請求項１記載のデバイス。
【請求項１１】
更に、前記ドリフト領域上に、導電性シリサイド層を含む、請求項９記載のデバイス。
【請求項１２】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１０記載のデバイス。
【請求項１３】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１１記載のデバイス。
【請求項１４】
更に、前記トレンチの前記壁に形成され、前記チャネル領域から前記基板へ延び、前記導電層の外側の壁に接触する前記一タイプの接触拡散部を含む、請求項１３記載のデバイス。
【請求項１５】
前記導電性シリサイド層は、単一の堆積ステップにおいて形成される、請求項１０記載のデバイス。
【請求項１】
上部ドレインＭＯＳゲートデバイスであって、組み合わせとして、
上面及び底面と、前記底面から延びる一導電タイプの基板と、前記基板上の第二の導電タイプのチャネル領域と、前記チャネル領域上の前記一導電タイプのドリフト領域と、を有する半導体ダイと、
前記上面から延びて前記ドリフト領域と前記チャネル領域とを貫通して前記基板領域で終端する、平行に離間した複数のトレンチであって、前記トレンチのそれぞれの底部は、前記基板領域を前記チャネル領域に接続する導電層をそれぞれ有する、複数のトレンチと、
前記トレンチのそれぞれの底部における底部絶縁部と、
少なくとも前記チャネル領域の深さの部分に隣接した、前記トレンチのそれぞれの壁を覆うゲート酸化物と、
前記トレンチのそれぞれの内部において、その底部では前記底部絶縁部によって境界され、その側部では前記ゲート酸化物ライナによって境界された導電ゲート部と、
前記導電ゲート部の上部の上方において、前記トレンチの上部を実質的に充填する上部絶縁部と、
前記上面に配置され、前記トレンチ間の前記ドリフト領域に接触した上部ドレイン電極と、
前記底面に接続された底部ソース電極と、
を備えるデバイス。
【請求項２】
前記一導電タイプは、Ｎタイプである、請求項１記載のデバイス。
【請求項３】
前記導電部は、導電性ポリシリコンである、請求項１記載のデバイス。
【請求項４】
前記トレンチの前記底部の前記導電層は、導電性シリサイドで形成されている、請求項１記載のデバイス。
【請求項５】
更に、前記ドリフト領域層上に、前記一タイプのキャリアの増加した濃度を有する接触拡散部を含む、請求項１記載のデバイス。
【請求項６】
更に、前記ドリフト領域上に導電性シリサイド層を含む、請求項１記載のデバイス。
【請求項７】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１記載のデバイス。
【請求項８】
更に、前記トレンチの前記壁に形成され、前記チャネル領域から前記基板へ延び、前記導電層の外側の壁に接触する前記一タイプの接触拡散部を含む、請求項１記載のデバイス。
【請求項９】
更に、前記ドリフト領域層上に、前記一タイプのキャリアの増加した濃度を有する接触拡散部を含む、請求項４記載のデバイス。
【請求項１０】
更に、前記ドリフト領域上に、導電性シリサイド層を含む、請求項１記載のデバイス。
【請求項１１】
更に、前記ドリフト領域上に、導電性シリサイド層を含む、請求項９記載のデバイス。
【請求項１２】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１０記載のデバイス。
【請求項１３】
更に、前記第二の導電タイプの拡散部であって、前記チャネル層と前記基板との間に配置され、前記チャネル層よりも高濃度を有する拡散部を含む、請求項１１記載のデバイス。
【請求項１４】
更に、前記トレンチの前記壁に形成され、前記チャネル領域から前記基板へ延び、前記導電層の外側の壁に接触する前記一タイプの接触拡散部を含む、請求項１３記載のデバイス。
【請求項１５】
前記導電性シリサイド層は、単一の堆積ステップにおいて形成される、請求項１０記載のデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−３１０７３５（Ｐ２００６−３１０７３５Ａ）
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【外国語出願】
【出願番号】特願２００５−２８９９８０（Ｐ２００５−２８９９８０）
【出願日】平成１７年１０月３日（２００５．１０．３）
【出願人】（５０５３００６２３）インターナショナル・レクティファイヤ・コーポレーション (23)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＲＥＣＴＩＦＩＥＲ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願番号】特願２００５−２８９９８０（Ｐ２００５−２８９９８０）
【出願日】平成１７年１０月３日（２００５．１０．３）
【出願人】（５０５３００６２３）インターナショナル・レクティファイヤ・コーポレーション (23)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＲＥＣＴＩＦＩＥＲ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]