両面流体コンポーネント
本発明は、流体コンポーネントに関する。流体コンポーネントは、エッチング可能な材料からなる少なくとも１つの基板（３２）と、前記基板のためのエッチング停止層（３４）と、前記エッチング停止層の第１の側に設けられた、流体についての性質を検出するための、および／または、前記流体を活性化させるための手段（３８）と、前記基板において前記エッチング停止層の第２の側に設けられた、前記流体を収容するための手段（４０）と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にバイオ解析装置に適用される流体コンポーネントの分野に関する。
【０００２】
本発明は、第１には、ＡＰＳ−ＣＭＯＳ技術（ＡＰＳは能動画素センサを表す）が集積化された細管コンポーネントのような、ＭＥＭＳ機能およびマイクロエレクトロニクス機能に関連付けられた流体コンポーネントの製造を、第２には、そのようなコンポーネントの集積化およびパッケージングを、それぞれ改良して、実施、システム統合および使用を促進することができる。
【０００３】
本発明は特に、第１には深層構造（コンポーネントの貯留部、細管部および／または閉じ込め部）を有し第２には電極構造を有する流体コンポーネントに、適用することができる。
【背景技術】
【０００４】
ＣＭＯＳ技術において製造されるＡＰＳコンポーネントは、例えば"Biosensor and Bioelectronics"（Vol. 20, 2005, p. 1813-1820）において発行された、F. Mallard et al.の文献から知られている。
【０００５】
ＡＰＳチップは活性部を有し、活性部は、電子処理マイクロエレクトロニクス回路部により完全にまたは部分的に包囲されたマトリクス状の画素を有する。当該部分は、電気接触部により包囲される。
【０００６】
よって、これらの接触部はコンポーネントの（１つ、２つ、３つまたは４つの側において）エッジに局在する。画素は活性部（光検出器）と信号の前処理のための電子機能部とから構成される。よって、検出マトリクスの検出表面領域（光検出器の全表面領域の合計）は、１００％よりかなり低いフィルファクタを有する。
【０００７】
簡略化のために、以下このようなチップについて、換言すれば、画素の活性部、光検出器、および保護材料（ここではシリコン酸化物）の成膜を有する電気接触ピックアップ部について、最小限の説明をする。
【０００８】
図１は、関連技術の積層の断面図を示す。この図は、単一の検出器の構造を示すものであり、マトリクス状の検出器を示すものではない。
【０００９】
この図は、中央部２を示す。中央部２のエッジでは、接触部４は、保護（酸化物）層５で被覆された金属パッドから構成される。パッドにおける非保護部分（不図示）は、電気接触のピックアップを可能にする。中間部６は通常、中央検出器２からの信号を電子的に処理する機能から構成される。
【００１０】
この技術を流体コンポーネントに集積化するために、図２において説明した原理を採用することができる。
【００１１】
このチップは、ＰＣＢタイプのメモリフィルム支持部１２に結合される。メモリフィルム支持部１２は、２つの金属レベル部（各側に１つ）と２つの側を接触させ得るビアホールレベル部とを有する。
【００１２】
接触部１６を介するメモリフィルム１２との接続部は、チップの電気接触をピックアップするために形成される。保護樹脂１８は、コンポーネントの電気部すべて（チップ上の接触部、接続ワイヤおよびメモリフィルムの電気面）を保護するためにこの接続部全域にわたって成膜され、クロスリンクされる。
【００１３】
チップを装備したメモリフィルムは、コンポーネントに実装されるキャップ２０とともに組み立てられる。キャップ２０は、流体部空洞を形成する流体部構造を有する。
【００１４】
このようなアセンブリは、いくつかの問題を有する。
【００１５】
コンポーネントの流体部を考慮すると、保護樹脂１８の成膜部の制御が第１の問題である。
【００１６】
実際の目的は、樹脂がすべての金属表面を被覆することであるが、同時にチップ表面に最小限に分布させる必要があり、さもなければ活性部に侵入することとなる。
【００１７】
実際問題としては、少なくとも５００μｍのバッファ部を接触部とチップの活性部との間に設ける必要がある。これは、チップ上の空間に大きなロスがあることを意味する。
【００１８】
さらに、チップ−メモリフィルムアセンブリ１２の表面上の樹脂１８の厚さは、あまり再現可能ではないパラメータである。これは、コンポーネントの流体部の深さについてのさらなる制約となる。この制約により、流体部空洞の容積削減についての取り組みを制限する。
【００１９】
同様に、キャップ実装の実施は、キャップと検出チップ支持部との間に実装部１３が存在することを意味する。実装部は封止されなければならず、よって、チャンバの幅をさらに広げることとなる。
【００２０】
樹脂１８のクリープにより保護形状の特性を正確には再現できないため、コンポーネントにおける流体の流れを良好に制御することができず、コンポーネントの角部にデッドゾーンを生じさせる。
【００２１】
実際にはキャップ２０において構造化される深さ「ｐ」によって規定される流体部の体積は、再現困難である。さらに、数百μｍ（例えば３００μｍ）未満の深さ「ｐ」（図２参照）をキャップ内に形成するのは困難である。
【００２２】
これらすべて、すなわち、流れの摂動を含む流体環境の非再現性およびチップ上の流体部空洞の厚さの変動は、特に多数の機能部を有するバイオチップ上でのハイブリダイゼーションの均一化において不利である。
【００２３】
最後に、このアセンブリ構成によりバイオ反応チャンバに樹脂またはポリマが存在することとなるため、バイオプロトコルの開発においてその性質を考慮しなければならない。
【００２４】
組立前の機能化（例えばバイオプローブによる）も、問題となる。チップ表面に金属（例えば電気接触ピックアップパッド）が存在することにより、塩基および酸による酸化工程および還元工程を用いる生体機能化プロトコル自体を使用不可能にする。
【００２５】
A.M. Jorgensen et al.（Sensors and actuators, B, 90, 2003, 15-21）の文献には、前面上に流体部構造を有するシリコン基板の背面上に１つまたはいくつかの光検出器を形成することが、記載されている。さらに、コンポーネントの流体部接続に関しては、検出器の電気接触が形成される側で貫通エッチングが実行される。このエッチングにより、基板の前面において流体部へのアクセスが可能となる。よって、基板の背面上で、流体コンポーネントの入力および出力を形成する流体部のホールまたはビアとともに、検出器の接触パッドが見られる。
【００２６】
同文献では、コンポーネントの流体部は、厚さが３５０μｍで深さが７２μｍ±４μｍを超える基板上に形成される（６０分のエッチング）。したがって、流体部下方に２７８μｍ前後の厚さを有するシリコンが残ることとなる。
【００２７】
形成される検出器は、コンポーネントの流体部から光子を吸収することにより生成される電子正孔対を収集する。
【００２８】
シリコンが吸収すると仮定すると、これらの対は、流体部下方の厚さ１０μｍ前後の層において生成される。これらの対は、コンポーネントの背面において形成された接合部により収集される。よって、接合部に収集される前に非常に厚いシリコン（２６２μｍ）を通過しなければならない。
【００２９】
電子正孔対の再結合を回避するために、同文献では、高抵抗（＞５００Ω・ｃｍ）のシリコン基板の使用という手法を採る。さらに、基板内の通過距離が大きいと仮定すると、光検出器を自在に高密度化させることができない。例えば、同文献の図４には、９つの電気接触ピックアップ部を有する１×２ｃｍ２のチップが示されているが、これは、チップ上の検出器が最大で４つであることを意味する。
【００３０】
よって、同文献で用いられる光検出技術は特殊であり、一定の制約をもたらすコンポーネントしか形成できない。
【００３１】
よって、このような欠点を有しない装置を見出すという課題が生じる。
【００３２】
さらに、チップ切断前のＡＰＳチップ（一般にはＣＭＯＳ）形成の最終工程は通常、パッケージング工程を容易にするために基板を薄層化する工程からなる。基板は、例えば７００μｍと１００μｍとの間の厚さにまで薄層化される。
【００３３】
また、実装技術の実施、特に活性表面に対する流体部の位置合わせにより生じる問題が生じないような構成およびその形成を可能にする方法が求められる。
【発明の概要】
【００３４】
本発明は、
エッチング可能な材料からなる少なくとも１つの基板と、基板のための第１および第２の面を有するエッチング停止層と、
エッチング停止層の第１の側に形成された、流体についての少なくとも１つの性質を検出するための、および／または、流体を活性化させるための手段と、
を有するチップ、流体コンポーネントまたは解析装置に関する。
【００３５】
流体についての少なくとも１つの性質を検出するための、および／または、流体を動作させるための手段は、エッチング停止層の第１の側に形成される。この手段の一方および／または他方は、エッチング停止層内もしくはその層上に、またはエッチング停止層上に位置する層内もしくはその層上に、形成し得る。
【００３６】
流体の性質を検出する手段は、流体についての物理的および／または化学的性質（例えば、温度、光子活動、ｐＨ、塩分および／または電気化学ポテンシャルなど）を特定することを可能にする手段を意味する。
【００３７】
流体を活性化させる手段は、流体についての１つまたはいくつかの物理的および／または化学的性質を変化させることを可能にする手段（例えば、流体を加熱、攪拌および／または照明する手段）を意味する。
【００３８】
本発明によれば、停止層を有するコンポーネントにおける１つの面、例えばＡＰＳチップの背面は、基板の少なくとも一部に装置の流体部を形成するために用いられる。既知の技術では除去されるものである。流体部ならびに検出および／または活性化部は、停止層により分離される。停止層は、流体部と検出器および／または活性化部との間における流体の循環または連通をなくす。
【００３９】
本発明のコンポーネントは、流体部を閉じ込めるキャップをさらに有する。キャップは、好ましくは封止により取り付けられる。封止は、流体コンポーネントおよびキャップの組立の前に、スクリーン印刷によりエポキシ接着剤を堆積させることにより形成し得る。このような組立方法は、本出願人名義の国際公開第２００４／１１２９６１号パンフレットに記載されている。
【００４０】
本発明の代替例によれば、流体部に対向する、キャップおよび流体コンポーネントのアセンブリは、リバーシブルである。
【００４１】
本発明の別の代替例によれば、キャップは、流体部と外部流体要素との間における流体授受を可能にする流体連通手段を有する。このような流体連通手段は例えば、接続ソケットにより形成（surmount）されたスルーホールとすることができ、スルーホールは、流体コンポーネントをポンプまたは加圧貯留部に接続することを可能にする。
【００４２】
あるいは、キャップは、流体カード（例えば「カード上の研究室」タイプ）のように、より複雑な流体要素または超小型の流体コンポーネントにより構成することもできる。特に、超小型流体コンポーネントは、本発明の流体コンポーネントである。
【００４３】
さらに、表層を停止層上の検出および／または活性化のための手段の側に形成し得る。
【００４４】
特定の実施の形態によれば、検出および／または活性化のための手段は、表層において流体の停止層の側に形成される。この層は好ましくは半導体材料から構成される。停止層および基板は、ＳＯＩ（シリコンオンインシュレータ）基板の３つの層とし得る。
【００４５】
検出のための手段は、少なくとも部分的にこの表層内にまたはその層上に形成し得る。
【００４６】
よって、ＳＯＩ基板は、例えばＣＭＯＳタイプの技術において、本発明のチップ、流体コンポーネントまたは解析装置の検出器を形成するのに用い得る。
【００４７】
よって、流体部は、チップ内にまたはチップ下方に規定される。チップは例えばＣＭＯＳタイプの技術において形成される。
【００４８】
停止層（ＳＯＩ基板の場合は埋め込み酸化物）は、背面上の各エッチング停止層を形成して、支持部におけるコンポーネントの流体部の深さを規定する。支持部は、例えばシリコン、より一般的には半導体材料から形成される。
【００４９】
検出のための手段は、少なくとも１つの光検出器を有し得る。
【００５０】
本発明の装置は、保護硬化層をさらに有し得る。この層は、検出／活性化手段上または表層上に直接的に、シリコン酸化物により形成される。
【００５１】
流体の電気的性質を検出する手段は、少なくとも部分的にエッチング停止層内に形成し得る。
【００５２】
これらの手段の一部は流体部に接触する。
【００５３】
さらに、エレクトロウェッティングにより流体を活性化させるための手段は、必要に応じて、エレクトロウェッティングにより流体を活性化させるための手段を電子的に制御するための手段とともに形成することもできる。
【００５４】
流体の貯留部も、基板内に形成し得る。
【００５５】
好ましくは、停止層および必要に応じて停止層上の表層は、１０μｍ未満の厚さを有する。
【００５６】
本発明のコンポーネントにおいて、流体を収容することを可能にする流体部は、良好に制御された深さ（例えば３００μｍまたは１００μｍ未満）を有する。
【００５７】
検出および／または活性化のための手段は、エッチング停止層の第１の側に配置された非保護電極に接続され得る。
【００５８】
また、本発明は、高密度マトリクス状の検出器を形成することを可能にする。高密度マトリクス状の検出器は、前述の複数のコンポーネントを有し、１０μｍ未満の距離だけ互いに離間される。
【００５９】
よって、本発明によれば、流体部を形成する技術は、例えばＣＭＯＳタイプのようなマイクロエレクトロニクス技術を採用する。
【００６０】
支持部の半導体材料のディープエッチングは、流体からの光子の放出がコンポーネントにおける他方の面上に形成された検出のための手段を実現し得るように、実行される。
【００６１】
本発明のチップまたはコンポーネントは、硬化基板を有し得る。
【００６２】
さらに、例えば核酸プローブのようなバイオプローブによる機能化は、流体の収容を目的として実行され得る。
【００６３】
本発明は特に、上記引用した従来技術では不可能であった高密度マトリクス状の検出器（例えば１０μｍ未満の間隔で）の形成をＡＰＳ技術の使用により可能にすることができる点で有利である。
【００６４】
さらに、流体部における入力ビアホールは、使用される基板の支持部を通って形成されるものではない。したがって、コンポーネントの検出器上の有効な表面領域が失われない。これにより、集合的製造において、（基板における他の面に配置された検出のための手段の劣化を回避するために）基板における他の面にアクセスさせることなく流体部に対して積極的な化学工程を実行することができる。
【００６５】
本発明は、ＳＯＩ基板の使用および関連するＣＭＯＳ技術の活用を可能にする。さらに、流体部の有利な実施の形態を得ることができる。
【００６６】
また、本発明は、少なくとも１つの流体コンポーネントを形成する方法に関し、この方法は、
ａ）エッチング可能な材料からなり、材料のためのエッチング停止層が設けられた基板を選択する工程と、
ｂ）エッチング停止層の第１の側に、流体の性質を検出するための、および／または流体を活性化させるための手段を形成する工程と、
ｃ）エッチング停止層の第２の面から基板をエッチングしてエッチング停止層上でエッチングを停止させることにより、基板において流体を収容する流体部を形成する工程と、
を有する。
【００６７】
この方法の代替例によれば、この方法は、流体コンポーネントの集合的製造を実行することを可能にする。よって、本発明に係る複数の流体コンポーネントが形成され得る。そして、この方法は、流体コンポーネントを互いに独立させるために集合的に実行される、流体を分離させる最終工程を有する。
【００６８】
本発明は、バイオ解析を実行するための、上述のコンポーネントまたはマトリクスの使用に関する。
【図面の簡単な説明】
【００６９】
【図１】流体部を保護し規定するキャップを有しないＡＰＳ−ＣＭＯＳタイプの既知の装置を示す。
【図２】流体部を保護し規定するキャップを有するＡＰＳ−ＣＭＯＳタイプの既知の装置を示す。
【図３Ａ】本発明の流体コンポーネントを形成するのに用いられ得るコンポーネントまたは基板を示す。
【図３Ｂ】本発明の流体コンポーネントを形成するのに用いられ得るコンポーネントまたは基板を示す。
【図４Ａ】絶縁層上に半導体層を配置するタイプの基板へのＣＭＯＳコンポーネントの実装を概略的に示す。
【図４Ｂ】流体部の側にキャップを有する本発明の処理基板を示す。
【図５Ａ】コンポーネントの流体部に対向する金属電極および接触ピックアップ部を有する本発明の装置を示す。
【図５Ｂ】コンポーネントの流体部に対向する金属電極および接触ピックアップ部を有する本発明の装置を示す。
【図６】コンポーネントの流体部内の金属電極とＳＯＩ基板の酸化物層により流体部から絶縁されたＣＭＯＳ構造とを有する本発明の装置を示す。
【図７】エレクトロウェッティングによる変位の手段を有する本発明の装置を示す。
【図８】エレクトロウェッティングによる変位の手段を有する本発明の装置を示す。
【発明を実施するための形態】
【００７０】
本発明の説明を簡略化するために、以下、最小限のバージョン（例えば２つの実装部と２つの電気接触ピックアップ部とを有する単一の光検出器）を説明することにより、検出チップの簡略化バージョンのみを示す。
【００７１】
後述する複数の実施の形態では、停止層を用いて流体コンポーネントの流体部（または流体を収容するための手段）をエッチングするが、この停止層は例えば、半導体基板の表層の酸化により得られるものであってもよいし、ＳＯＩまたは絶縁層上に半導体層が配置されたタイプのコンポーネントにおける絶縁層であってもよい。
【００７２】
よって、図３Ａには、酸化により上部に表層７２が得られる基板７０が示される。あるいは、層７２はシリコン窒化物Ｓｉ３Ｎ４からなる層であってもよい。層７２および基板７０は単一の基板を形成する。
【００７３】
図３Ｂには、ＳＯＩ基板３０が示され、ＳＯＩ基板３０は典型的には、半導体材料からなる支持部３２と、絶縁材料からなる層３４と、半導体材料からなる表層３６と、を有する。
【００７４】
いずれの場合も、層７２内または半導体材料の表層３６内に、また必要に応じて層３４内に、電気的活性化、磁気的活性化、熱的活性化および／または他の活性化の手段および／またはＭＥＭＳタイプの手段を形成することができる。層７２または層３４は、基板７０内または支持部３２内の流体部のエッチングの工程中に停止層としての機能を果たす。これにより、流体部を容易に形成することができ、その深さ「ｄ」は、基板の部分的薄層化よりも薄い停止層下方に配置された基板または支持部の一部の厚さにより一意に決定される。
【００７５】
例えば、層７２（または２つの層３４、３６のアセンブリ）は、数μｍ（例えば１μｍと１０μｍとの間）の厚さ「ｅ」を有するが、層７０または支持部３２は、数百μｍ未満（例えば５００μｍ未満または１０μｍと５０μｍ、９０μｍもしくは３００μｍとの間）の厚さを有する。
【００７６】
本発明は、下記複数の実施の形態において説明するように、検出活性化部上で流体部の位置合わせを伴う実装技術を回避するのを可能にする。
【００７７】
図４Ａは、ＣＭＯＳチップの場合において、如何にしてこれが本発明の装置の範囲内でＳＯＩ基板上に形成され得るかを示す。
【００７８】
ここではＣＭＯＳ技術により形成されるコンポーネントに基づく検出器３８は、ＳＯＩ基板の表層半導体層３６内にまたはその層上に、停止層の第１の側に形成される。電極３７、３９は、検出器に確実に接触することを可能にする。このアセンブリは、ＳＯＩ基板の前面４１上に配置される。
【００７９】
チップまたは検出器３８を形成する方法は、ＳＯＩ基板に適用される既知の方法であってもよい。よって、既知のＣＭＯＳ技術が、チップまたは検出器の形成に用いられる。
【００８０】
図４Ｂは、ＳＯＩ基板の背面でのディープエッチングにより、チップ下方、停止層の第２の側の下方に直接的に、如何にしてコンポーネントの流体部またはチャンバ４０が配置され得るかを示す。支持体３２がエッチングされるとき、層３４がエッチング停止層となる。
【００８１】
保護層は、背面４３でのディープエッチングの実行前にチップの検出器の前面４１上に形成され得る。これは、ディープエッチングの工程後に除去される。硬化基板は、除去可能にまたは前面４１上でない位置にて組み立てられ、ディープエッチングの工程中に基板の脆弱化から保護する。
【００８２】
よって、本発明の装置の流体部は、良好に制御される。実際に、本発明の方法により、流体部を形成する工程は、マイクロ技術において用いられるような、正確な位置合わせおよび集合的製造を保証する位置合わせ方法を実行する。
【００８３】
流体部のディープエッチングにおける従来のソリューション（例えば、図２の装置の場合のようなアセンブリに実装されるキャップ）に比べて、本発明は、エッチング深度の精密な制御の工程を回避することができる。実際に、本発明では、これは停止層（ここでは、シリコン酸化物の層３４）上で停止する。
【００８４】
流体部の閉じ込めを実現するために、好ましくは平坦であるキャップ４９は、流体部とともに組み立てられる。キャップは、例えばガラス、シリコン、プラスチックまたは金属から形成される。
【００８５】
このようなコンポーネントは、基板を機能化する方法に適合可能である。
【００８６】
流体部またはチャンバが、基板の電気部３８を装備する面と反対の面上に形成されると、化学的機能化工程は、基板の一方の面４５上の流体部側で、他方の面に触れることなく実行され得る。
【００８７】
よって、これらの工程は、流体部４０の側で実行することができ、必要に応じてこの流体部の基部にバイオプローブを局在させる。
【００８８】
これにより、コンポーネントは、流体部内部にバイオプローブを配置する機能化化学反応（仏国特許出願公開第２８１８６６２号明細書に記載）に適合可能である。
【００８９】
本発明は、既知の技術では不要と考えられチップ製造後に基板薄層化により除去されることが多い半導体材料（ここではシリコン）からなる支持部３２を敢えて使用することを可能にする。
【００９０】
本発明は、基板の面４１上に接触ピックアップ電極３７、３９が配置されるため、接触ピックアップ電極３７、３９の保護を必要とするものではない。ここで、基板の面４１は、停止層の、検出用の側にあるものであり、停止層の他方の側にある流体部またはチャンバ４０が形成される面４３と反対の面である。さらに、構成上、２つの面４１、４３の間に、あるいは、チャンバ４０と検出器との間に、流体連通は形成されない。
【００９１】
流体部と停止層との間のインタフェース部３３について検討すると、実装をしたのではなく単一かつ同一の基板を２つの部分（第１には検出および／または活性化部、第２には流体部）のために用いたことを簡単に確かめることができる。
【００９２】
さらに本発明は、保護樹脂（例えば図２の樹脂１８）をクリープさせるために、または、（特に図２の場合においてキャップ２０の実装を可能にするような実装工程を理由として）コンポーネントの流体部の封止を実現するために、コンポーネント上に必要であった空間ロスを回避する。
【００９３】
そのコンポーネントがＣＭＯＳタイプなどであれば、各チップに対応するコンポーネントの流体部の集合的製造に適合可能である。半導体に基づく他の技術、例えばＮＭＯＳまたはＢｉＣＭＯＳも挙げられる。
【００９４】
本発明の流体コンポーネントは、シリコンチップのために開発された技術である「ピックアンドプレース」タイプの回路実装技術（マイクロビーズを介する接触など）に適合可能である。これは、完成コンポーネントを外部回路に実装することを含む。
【００９５】
本発明は、コンポーネントのパッケージングおよび実施を実際に簡略化することができる。
【００９６】
好ましくは、「ＩＣの下方に流体部」（ＩＣは集積回路を示す）を実行する限りでは、２つの機能（検出器と流体部）の実施のための寸法はほぼ等しい。
【００９７】
本発明は、上記と同一の利点を有する上記以外のアプリケーションを有し得る。例えばＣＭＯＳチップによる電気的検出器も、本発明の範囲内で形成され得る。
【００９８】
図５Ａに示すように、ＣＭＯＳチップの形成中に、支持部３２上の停止層を構成するＳＯＩ基板３０（図３Ｂの構成を参照）の前面のすべての表層半導体層をシリコン酸化物の層３４までエッチングすることにより、金属レベル部の１つを形成することができる。そして、最終的なコンポーネントにおいて流体部またはチャンバ４０に対向することとなる金属電極５０が形成される。
【００９９】
そして、前述の実施の形態と同様に、ＳＯＩの背面からコンポーネントの流体部４０のエッチングが可能であり、酸化物の層３４上で、また、チップの金属層上で、停止させる。電気的ビアホール５２は、層３４を通って形成され、層３４の、流体に曝されない面３５上に局在する保護接触ピックアップ部５６に電極５０を接続させる。流体部４０内に位置する流体に曝される電極５０は、この流体部の電気的性質を取得可能となる。
【０１００】
電気的検出を有する本実施の形態では、前面の表層半導体層３６は除去されなくてもよい。よって、図５Ｂでは、この表層半導体層３６の一部が残留している実施の形態が示されている。この場合、接触ピックアップ部５６を、この層３６の前面上に形成し得る。
【０１０１】
図５Ａのコンポーネントも、表面に停止層を有する基板７０を有する図３Ａに示すような初期基板から得ることができる。
【０１０２】
図６に示されているさらに他の実施の形態によれば、金属電極５０が、層３４を通過して最終コンポーネントにおいて流体部４０に接触するように形成され得る。ＣＭＯＳ構造６０は、層３６内に形成され、ＳＯＩ基板の酸化物の層３４によりコンポーネントの流体部から絶縁される。参照番号６５は、基板の前面４１上の保護層を示す。また、接触ピックアップ部６７、６９は、部分的に保護されずに前面上に形成される。
【０１０３】
また、図５Ａ〜図６の場合、インタフェース部３３を見れば、検出器上に流体部を実装した形跡がないことは十分に明らかである。
【０１０４】
また、例えば仏国特許出願公開第２８４１０６３号明細書またはM.G. Polack et al., "Electrowetting based actuation of droplets for integrated microfluidics", Lab Chip, 2002, 2, 96-101の論文から知られているエレクトロウェッティングによる滴または流体の変位および操作の技術を、本発明の装置の形成に用いることができる。
【０１０５】
それは、金属エレクトロウェッティング電極部の周囲に流体構造を設けるものである。エレクトロウェッティングによる流体の変位のためのこのようなコンポーネントを併用することにより、試薬を供給するための貯留部を形成したり、コンポーネントの活性部の閉じられた容積を規定したり、オイルの量を画定したりすることができる。
【０１０６】
また、本発明により、このようなコンポーネントのパッケージングおよび使用を容易にすることができる。
【０１０７】
これを行うために、マルチプレクサのような集積化制御電子装置のないマトリクス状電極だけが必要であれば、半導体基板７０を、図３Ａに示すような初期基板としてＳＯＩ基板の代わりに用いることができる（図７）。
【０１０８】
エレクトロウェッティング装置の絶縁機能を満足するために絶縁層７２の所望の厚さが得られるようこのシリコン基板７０を酸化することができる。そして、前面７９を保護する必要なしに、この酸化物７２の表面上に金属電極７４を形成する。そして、別の実施の形態のように、流体部または流体構造を、シリコン酸化物７２を停止層として用いることにより基板の背面まで形成することができる。エレクトロウェッティングの効果を促進するために、背面上に疎水性材料８０の成膜を行うことができる。
【０１０９】
図７は、エレクトロウェッティングにより流体変位可能なチップの技術を、背面上の流体構造とともに簡略化して断面で示す図である。コンポーネントの流体部をエッチングする方法は、反応体積の規定に無関係であるため（反応体積は、活性化されたエレクトロウェッティング電極の数により規定される）、簡略化することができる。
【０１１０】
流体部はいくつかの貯留部を有することができ、これらのうちの３つ、参照番号７１、７３、７５が図７に示されている。ある貯留部には特定の機能を割り当てることができる。例えば、貯留部７５は、反応および滴変位部とすることができ、滴は隣接する貯留部７１、７３から移行することができる。
【０１１１】
略および硬化酸化層７７は、基板の前面上に形成することができる。
【０１１２】
マトリクス状の電極を管理するための電子手段を形成することが望ましい場合には、図４Ａ〜図６のように、絶縁基板上の半導体の前面上においてＣＭＯＳ技術を用いることができる。よって、図８も、図４Ａおよび図４Ｂのように３つのレベル３２、３４、３６を有する絶縁基板上の半導体と、背面上の疎水性層８０を被覆する絶縁層３４の前面上に形成されたエレクトロウェッティング電極７４とを示す。
【０１１３】
例えばＣＭＯＳタイプの電子コンポーネント６０は、半導体層３６内に形成される。その他の参照番号は、図７における参照番号と同一のまたは同様の要素を指すものである。
【０１１４】
絶縁（ＳＯＩ）基板上の半導体が電極の形成に用いられる場合には、これらを金属とする代わりに、ドープされた半導体（例えばドープされたシリコン）から形成されたものとすることができる。
【０１１５】
本発明の実施の形態はいずれも、電気的および光学的な検出と組み合わせることができる。例えば、これらの検出技術のうちの一方および／または他方を、エレクトロウェッティングによる変位電極と組み合わせることができる。代替的には、あるいは光学的および／または電気的な機能と組み合わせて、あるいはエレクトロウェッティングによる変位機能と組み合わせて、任意のタイプの検出器および／またはアクチュエータを、例えばＣＭＯＳ技術から導出されたＭＥＭＳ技術において組み込むことができる。
【０１１６】
一般的にいうと、流体部は検出器の後に形成される。最も高度なトポロジを有する部分を最後に形成することが好ましいからである。しかし、逆の順番とすることもできる。
【０１１７】
流体部をエッチングするために、従来技術（特に前述のA.M. Jorgensen et al.）に記載されているものよりも速いエッチング方法を使用することができる（この既知の手法が１μｍ／ｍｉｎであるのに対して４μｍ／ｍｉｎ）。
【０１１８】
よって、支持部（例えばシリコン）について何も特定の基準（特にその抵抗性について）が課されず、それに対する変更が加えられない（標準的なＣＭＯＳの抵抗性）。しかし既知の手法では、そのような適合化が、適切な電子機能を形成するために必要である。
【０１１９】
本発明は特に、検出および／または活性化のための手段と、流体を収容する流体部を形成する流体手段として知られる手段と、を有する流体コンポーネントを形成することができ、流体コンポーネントは、
− 検出および／または活性化のための手段は、半導体材料の表層内もしくはその層上に、または絶縁層上に半導体層が配置されたタイプの基板の絶縁層内もしくはその層上に形成され、
− 流体部は、絶縁層状に半導体層が配置されたタイプの基板の支持部内に配置される、
ことを特徴とする。
【技術分野】
【０００１】
本発明は、特にバイオ解析装置に適用される流体コンポーネントの分野に関する。
【０００２】
本発明は、第１には、ＡＰＳ−ＣＭＯＳ技術（ＡＰＳは能動画素センサを表す）が集積化された細管コンポーネントのような、ＭＥＭＳ機能およびマイクロエレクトロニクス機能に関連付けられた流体コンポーネントの製造を、第２には、そのようなコンポーネントの集積化およびパッケージングを、それぞれ改良して、実施、システム統合および使用を促進することができる。
【０００３】
本発明は特に、第１には深層構造（コンポーネントの貯留部、細管部および／または閉じ込め部）を有し第２には電極構造を有する流体コンポーネントに、適用することができる。
【背景技術】
【０００４】
ＣＭＯＳ技術において製造されるＡＰＳコンポーネントは、例えば"Biosensor and Bioelectronics"（Vol. 20, 2005, p. 1813-1820）において発行された、F. Mallard et al.の文献から知られている。
【０００５】
ＡＰＳチップは活性部を有し、活性部は、電子処理マイクロエレクトロニクス回路部により完全にまたは部分的に包囲されたマトリクス状の画素を有する。当該部分は、電気接触部により包囲される。
【０００６】
よって、これらの接触部はコンポーネントの（１つ、２つ、３つまたは４つの側において）エッジに局在する。画素は活性部（光検出器）と信号の前処理のための電子機能部とから構成される。よって、検出マトリクスの検出表面領域（光検出器の全表面領域の合計）は、１００％よりかなり低いフィルファクタを有する。
【０００７】
簡略化のために、以下このようなチップについて、換言すれば、画素の活性部、光検出器、および保護材料（ここではシリコン酸化物）の成膜を有する電気接触ピックアップ部について、最小限の説明をする。
【０００８】
図１は、関連技術の積層の断面図を示す。この図は、単一の検出器の構造を示すものであり、マトリクス状の検出器を示すものではない。
【０００９】
この図は、中央部２を示す。中央部２のエッジでは、接触部４は、保護（酸化物）層５で被覆された金属パッドから構成される。パッドにおける非保護部分（不図示）は、電気接触のピックアップを可能にする。中間部６は通常、中央検出器２からの信号を電子的に処理する機能から構成される。
【００１０】
この技術を流体コンポーネントに集積化するために、図２において説明した原理を採用することができる。
【００１１】
このチップは、ＰＣＢタイプのメモリフィルム支持部１２に結合される。メモリフィルム支持部１２は、２つの金属レベル部（各側に１つ）と２つの側を接触させ得るビアホールレベル部とを有する。
【００１２】
接触部１６を介するメモリフィルム１２との接続部は、チップの電気接触をピックアップするために形成される。保護樹脂１８は、コンポーネントの電気部すべて（チップ上の接触部、接続ワイヤおよびメモリフィルムの電気面）を保護するためにこの接続部全域にわたって成膜され、クロスリンクされる。
【００１３】
チップを装備したメモリフィルムは、コンポーネントに実装されるキャップ２０とともに組み立てられる。キャップ２０は、流体部空洞を形成する流体部構造を有する。
【００１４】
このようなアセンブリは、いくつかの問題を有する。
【００１５】
コンポーネントの流体部を考慮すると、保護樹脂１８の成膜部の制御が第１の問題である。
【００１６】
実際の目的は、樹脂がすべての金属表面を被覆することであるが、同時にチップ表面に最小限に分布させる必要があり、さもなければ活性部に侵入することとなる。
【００１７】
実際問題としては、少なくとも５００μｍのバッファ部を接触部とチップの活性部との間に設ける必要がある。これは、チップ上の空間に大きなロスがあることを意味する。
【００１８】
さらに、チップ−メモリフィルムアセンブリ１２の表面上の樹脂１８の厚さは、あまり再現可能ではないパラメータである。これは、コンポーネントの流体部の深さについてのさらなる制約となる。この制約により、流体部空洞の容積削減についての取り組みを制限する。
【００１９】
同様に、キャップ実装の実施は、キャップと検出チップ支持部との間に実装部１３が存在することを意味する。実装部は封止されなければならず、よって、チャンバの幅をさらに広げることとなる。
【００２０】
樹脂１８のクリープにより保護形状の特性を正確には再現できないため、コンポーネントにおける流体の流れを良好に制御することができず、コンポーネントの角部にデッドゾーンを生じさせる。
【００２１】
実際にはキャップ２０において構造化される深さ「ｐ」によって規定される流体部の体積は、再現困難である。さらに、数百μｍ（例えば３００μｍ）未満の深さ「ｐ」（図２参照）をキャップ内に形成するのは困難である。
【００２２】
これらすべて、すなわち、流れの摂動を含む流体環境の非再現性およびチップ上の流体部空洞の厚さの変動は、特に多数の機能部を有するバイオチップ上でのハイブリダイゼーションの均一化において不利である。
【００２３】
最後に、このアセンブリ構成によりバイオ反応チャンバに樹脂またはポリマが存在することとなるため、バイオプロトコルの開発においてその性質を考慮しなければならない。
【００２４】
組立前の機能化（例えばバイオプローブによる）も、問題となる。チップ表面に金属（例えば電気接触ピックアップパッド）が存在することにより、塩基および酸による酸化工程および還元工程を用いる生体機能化プロトコル自体を使用不可能にする。
【００２５】
A.M. Jorgensen et al.（Sensors and actuators, B, 90, 2003, 15-21）の文献には、前面上に流体部構造を有するシリコン基板の背面上に１つまたはいくつかの光検出器を形成することが、記載されている。さらに、コンポーネントの流体部接続に関しては、検出器の電気接触が形成される側で貫通エッチングが実行される。このエッチングにより、基板の前面において流体部へのアクセスが可能となる。よって、基板の背面上で、流体コンポーネントの入力および出力を形成する流体部のホールまたはビアとともに、検出器の接触パッドが見られる。
【００２６】
同文献では、コンポーネントの流体部は、厚さが３５０μｍで深さが７２μｍ±４μｍを超える基板上に形成される（６０分のエッチング）。したがって、流体部下方に２７８μｍ前後の厚さを有するシリコンが残ることとなる。
【００２７】
形成される検出器は、コンポーネントの流体部から光子を吸収することにより生成される電子正孔対を収集する。
【００２８】
シリコンが吸収すると仮定すると、これらの対は、流体部下方の厚さ１０μｍ前後の層において生成される。これらの対は、コンポーネントの背面において形成された接合部により収集される。よって、接合部に収集される前に非常に厚いシリコン（２６２μｍ）を通過しなければならない。
【００２９】
電子正孔対の再結合を回避するために、同文献では、高抵抗（＞５００Ω・ｃｍ）のシリコン基板の使用という手法を採る。さらに、基板内の通過距離が大きいと仮定すると、光検出器を自在に高密度化させることができない。例えば、同文献の図４には、９つの電気接触ピックアップ部を有する１×２ｃｍ２のチップが示されているが、これは、チップ上の検出器が最大で４つであることを意味する。
【００３０】
よって、同文献で用いられる光検出技術は特殊であり、一定の制約をもたらすコンポーネントしか形成できない。
【００３１】
よって、このような欠点を有しない装置を見出すという課題が生じる。
【００３２】
さらに、チップ切断前のＡＰＳチップ（一般にはＣＭＯＳ）形成の最終工程は通常、パッケージング工程を容易にするために基板を薄層化する工程からなる。基板は、例えば７００μｍと１００μｍとの間の厚さにまで薄層化される。
【００３３】
また、実装技術の実施、特に活性表面に対する流体部の位置合わせにより生じる問題が生じないような構成およびその形成を可能にする方法が求められる。
【発明の概要】
【００３４】
本発明は、
エッチング可能な材料からなる少なくとも１つの基板と、基板のための第１および第２の面を有するエッチング停止層と、
エッチング停止層の第１の側に形成された、流体についての少なくとも１つの性質を検出するための、および／または、流体を活性化させるための手段と、
を有するチップ、流体コンポーネントまたは解析装置に関する。
【００３５】
流体についての少なくとも１つの性質を検出するための、および／または、流体を動作させるための手段は、エッチング停止層の第１の側に形成される。この手段の一方および／または他方は、エッチング停止層内もしくはその層上に、またはエッチング停止層上に位置する層内もしくはその層上に、形成し得る。
【００３６】
流体の性質を検出する手段は、流体についての物理的および／または化学的性質（例えば、温度、光子活動、ｐＨ、塩分および／または電気化学ポテンシャルなど）を特定することを可能にする手段を意味する。
【００３７】
流体を活性化させる手段は、流体についての１つまたはいくつかの物理的および／または化学的性質を変化させることを可能にする手段（例えば、流体を加熱、攪拌および／または照明する手段）を意味する。
【００３８】
本発明によれば、停止層を有するコンポーネントにおける１つの面、例えばＡＰＳチップの背面は、基板の少なくとも一部に装置の流体部を形成するために用いられる。既知の技術では除去されるものである。流体部ならびに検出および／または活性化部は、停止層により分離される。停止層は、流体部と検出器および／または活性化部との間における流体の循環または連通をなくす。
【００３９】
本発明のコンポーネントは、流体部を閉じ込めるキャップをさらに有する。キャップは、好ましくは封止により取り付けられる。封止は、流体コンポーネントおよびキャップの組立の前に、スクリーン印刷によりエポキシ接着剤を堆積させることにより形成し得る。このような組立方法は、本出願人名義の国際公開第２００４／１１２９６１号パンフレットに記載されている。
【００４０】
本発明の代替例によれば、流体部に対向する、キャップおよび流体コンポーネントのアセンブリは、リバーシブルである。
【００４１】
本発明の別の代替例によれば、キャップは、流体部と外部流体要素との間における流体授受を可能にする流体連通手段を有する。このような流体連通手段は例えば、接続ソケットにより形成（surmount）されたスルーホールとすることができ、スルーホールは、流体コンポーネントをポンプまたは加圧貯留部に接続することを可能にする。
【００４２】
あるいは、キャップは、流体カード（例えば「カード上の研究室」タイプ）のように、より複雑な流体要素または超小型の流体コンポーネントにより構成することもできる。特に、超小型流体コンポーネントは、本発明の流体コンポーネントである。
【００４３】
さらに、表層を停止層上の検出および／または活性化のための手段の側に形成し得る。
【００４４】
特定の実施の形態によれば、検出および／または活性化のための手段は、表層において流体の停止層の側に形成される。この層は好ましくは半導体材料から構成される。停止層および基板は、ＳＯＩ（シリコンオンインシュレータ）基板の３つの層とし得る。
【００４５】
検出のための手段は、少なくとも部分的にこの表層内にまたはその層上に形成し得る。
【００４６】
よって、ＳＯＩ基板は、例えばＣＭＯＳタイプの技術において、本発明のチップ、流体コンポーネントまたは解析装置の検出器を形成するのに用い得る。
【００４７】
よって、流体部は、チップ内にまたはチップ下方に規定される。チップは例えばＣＭＯＳタイプの技術において形成される。
【００４８】
停止層（ＳＯＩ基板の場合は埋め込み酸化物）は、背面上の各エッチング停止層を形成して、支持部におけるコンポーネントの流体部の深さを規定する。支持部は、例えばシリコン、より一般的には半導体材料から形成される。
【００４９】
検出のための手段は、少なくとも１つの光検出器を有し得る。
【００５０】
本発明の装置は、保護硬化層をさらに有し得る。この層は、検出／活性化手段上または表層上に直接的に、シリコン酸化物により形成される。
【００５１】
流体の電気的性質を検出する手段は、少なくとも部分的にエッチング停止層内に形成し得る。
【００５２】
これらの手段の一部は流体部に接触する。
【００５３】
さらに、エレクトロウェッティングにより流体を活性化させるための手段は、必要に応じて、エレクトロウェッティングにより流体を活性化させるための手段を電子的に制御するための手段とともに形成することもできる。
【００５４】
流体の貯留部も、基板内に形成し得る。
【００５５】
好ましくは、停止層および必要に応じて停止層上の表層は、１０μｍ未満の厚さを有する。
【００５６】
本発明のコンポーネントにおいて、流体を収容することを可能にする流体部は、良好に制御された深さ（例えば３００μｍまたは１００μｍ未満）を有する。
【００５７】
検出および／または活性化のための手段は、エッチング停止層の第１の側に配置された非保護電極に接続され得る。
【００５８】
また、本発明は、高密度マトリクス状の検出器を形成することを可能にする。高密度マトリクス状の検出器は、前述の複数のコンポーネントを有し、１０μｍ未満の距離だけ互いに離間される。
【００５９】
よって、本発明によれば、流体部を形成する技術は、例えばＣＭＯＳタイプのようなマイクロエレクトロニクス技術を採用する。
【００６０】
支持部の半導体材料のディープエッチングは、流体からの光子の放出がコンポーネントにおける他方の面上に形成された検出のための手段を実現し得るように、実行される。
【００６１】
本発明のチップまたはコンポーネントは、硬化基板を有し得る。
【００６２】
さらに、例えば核酸プローブのようなバイオプローブによる機能化は、流体の収容を目的として実行され得る。
【００６３】
本発明は特に、上記引用した従来技術では不可能であった高密度マトリクス状の検出器（例えば１０μｍ未満の間隔で）の形成をＡＰＳ技術の使用により可能にすることができる点で有利である。
【００６４】
さらに、流体部における入力ビアホールは、使用される基板の支持部を通って形成されるものではない。したがって、コンポーネントの検出器上の有効な表面領域が失われない。これにより、集合的製造において、（基板における他の面に配置された検出のための手段の劣化を回避するために）基板における他の面にアクセスさせることなく流体部に対して積極的な化学工程を実行することができる。
【００６５】
本発明は、ＳＯＩ基板の使用および関連するＣＭＯＳ技術の活用を可能にする。さらに、流体部の有利な実施の形態を得ることができる。
【００６６】
また、本発明は、少なくとも１つの流体コンポーネントを形成する方法に関し、この方法は、
ａ）エッチング可能な材料からなり、材料のためのエッチング停止層が設けられた基板を選択する工程と、
ｂ）エッチング停止層の第１の側に、流体の性質を検出するための、および／または流体を活性化させるための手段を形成する工程と、
ｃ）エッチング停止層の第２の面から基板をエッチングしてエッチング停止層上でエッチングを停止させることにより、基板において流体を収容する流体部を形成する工程と、
を有する。
【００６７】
この方法の代替例によれば、この方法は、流体コンポーネントの集合的製造を実行することを可能にする。よって、本発明に係る複数の流体コンポーネントが形成され得る。そして、この方法は、流体コンポーネントを互いに独立させるために集合的に実行される、流体を分離させる最終工程を有する。
【００６８】
本発明は、バイオ解析を実行するための、上述のコンポーネントまたはマトリクスの使用に関する。
【図面の簡単な説明】
【００６９】
【図１】流体部を保護し規定するキャップを有しないＡＰＳ−ＣＭＯＳタイプの既知の装置を示す。
【図２】流体部を保護し規定するキャップを有するＡＰＳ−ＣＭＯＳタイプの既知の装置を示す。
【図３Ａ】本発明の流体コンポーネントを形成するのに用いられ得るコンポーネントまたは基板を示す。
【図３Ｂ】本発明の流体コンポーネントを形成するのに用いられ得るコンポーネントまたは基板を示す。
【図４Ａ】絶縁層上に半導体層を配置するタイプの基板へのＣＭＯＳコンポーネントの実装を概略的に示す。
【図４Ｂ】流体部の側にキャップを有する本発明の処理基板を示す。
【図５Ａ】コンポーネントの流体部に対向する金属電極および接触ピックアップ部を有する本発明の装置を示す。
【図５Ｂ】コンポーネントの流体部に対向する金属電極および接触ピックアップ部を有する本発明の装置を示す。
【図６】コンポーネントの流体部内の金属電極とＳＯＩ基板の酸化物層により流体部から絶縁されたＣＭＯＳ構造とを有する本発明の装置を示す。
【図７】エレクトロウェッティングによる変位の手段を有する本発明の装置を示す。
【図８】エレクトロウェッティングによる変位の手段を有する本発明の装置を示す。
【発明を実施するための形態】
【００７０】
本発明の説明を簡略化するために、以下、最小限のバージョン（例えば２つの実装部と２つの電気接触ピックアップ部とを有する単一の光検出器）を説明することにより、検出チップの簡略化バージョンのみを示す。
【００７１】
後述する複数の実施の形態では、停止層を用いて流体コンポーネントの流体部（または流体を収容するための手段）をエッチングするが、この停止層は例えば、半導体基板の表層の酸化により得られるものであってもよいし、ＳＯＩまたは絶縁層上に半導体層が配置されたタイプのコンポーネントにおける絶縁層であってもよい。
【００７２】
よって、図３Ａには、酸化により上部に表層７２が得られる基板７０が示される。あるいは、層７２はシリコン窒化物Ｓｉ３Ｎ４からなる層であってもよい。層７２および基板７０は単一の基板を形成する。
【００７３】
図３Ｂには、ＳＯＩ基板３０が示され、ＳＯＩ基板３０は典型的には、半導体材料からなる支持部３２と、絶縁材料からなる層３４と、半導体材料からなる表層３６と、を有する。
【００７４】
いずれの場合も、層７２内または半導体材料の表層３６内に、また必要に応じて層３４内に、電気的活性化、磁気的活性化、熱的活性化および／または他の活性化の手段および／またはＭＥＭＳタイプの手段を形成することができる。層７２または層３４は、基板７０内または支持部３２内の流体部のエッチングの工程中に停止層としての機能を果たす。これにより、流体部を容易に形成することができ、その深さ「ｄ」は、基板の部分的薄層化よりも薄い停止層下方に配置された基板または支持部の一部の厚さにより一意に決定される。
【００７５】
例えば、層７２（または２つの層３４、３６のアセンブリ）は、数μｍ（例えば１μｍと１０μｍとの間）の厚さ「ｅ」を有するが、層７０または支持部３２は、数百μｍ未満（例えば５００μｍ未満または１０μｍと５０μｍ、９０μｍもしくは３００μｍとの間）の厚さを有する。
【００７６】
本発明は、下記複数の実施の形態において説明するように、検出活性化部上で流体部の位置合わせを伴う実装技術を回避するのを可能にする。
【００７７】
図４Ａは、ＣＭＯＳチップの場合において、如何にしてこれが本発明の装置の範囲内でＳＯＩ基板上に形成され得るかを示す。
【００７８】
ここではＣＭＯＳ技術により形成されるコンポーネントに基づく検出器３８は、ＳＯＩ基板の表層半導体層３６内にまたはその層上に、停止層の第１の側に形成される。電極３７、３９は、検出器に確実に接触することを可能にする。このアセンブリは、ＳＯＩ基板の前面４１上に配置される。
【００７９】
チップまたは検出器３８を形成する方法は、ＳＯＩ基板に適用される既知の方法であってもよい。よって、既知のＣＭＯＳ技術が、チップまたは検出器の形成に用いられる。
【００８０】
図４Ｂは、ＳＯＩ基板の背面でのディープエッチングにより、チップ下方、停止層の第２の側の下方に直接的に、如何にしてコンポーネントの流体部またはチャンバ４０が配置され得るかを示す。支持体３２がエッチングされるとき、層３４がエッチング停止層となる。
【００８１】
保護層は、背面４３でのディープエッチングの実行前にチップの検出器の前面４１上に形成され得る。これは、ディープエッチングの工程後に除去される。硬化基板は、除去可能にまたは前面４１上でない位置にて組み立てられ、ディープエッチングの工程中に基板の脆弱化から保護する。
【００８２】
よって、本発明の装置の流体部は、良好に制御される。実際に、本発明の方法により、流体部を形成する工程は、マイクロ技術において用いられるような、正確な位置合わせおよび集合的製造を保証する位置合わせ方法を実行する。
【００８３】
流体部のディープエッチングにおける従来のソリューション（例えば、図２の装置の場合のようなアセンブリに実装されるキャップ）に比べて、本発明は、エッチング深度の精密な制御の工程を回避することができる。実際に、本発明では、これは停止層（ここでは、シリコン酸化物の層３４）上で停止する。
【００８４】
流体部の閉じ込めを実現するために、好ましくは平坦であるキャップ４９は、流体部とともに組み立てられる。キャップは、例えばガラス、シリコン、プラスチックまたは金属から形成される。
【００８５】
このようなコンポーネントは、基板を機能化する方法に適合可能である。
【００８６】
流体部またはチャンバが、基板の電気部３８を装備する面と反対の面上に形成されると、化学的機能化工程は、基板の一方の面４５上の流体部側で、他方の面に触れることなく実行され得る。
【００８７】
よって、これらの工程は、流体部４０の側で実行することができ、必要に応じてこの流体部の基部にバイオプローブを局在させる。
【００８８】
これにより、コンポーネントは、流体部内部にバイオプローブを配置する機能化化学反応（仏国特許出願公開第２８１８６６２号明細書に記載）に適合可能である。
【００８９】
本発明は、既知の技術では不要と考えられチップ製造後に基板薄層化により除去されることが多い半導体材料（ここではシリコン）からなる支持部３２を敢えて使用することを可能にする。
【００９０】
本発明は、基板の面４１上に接触ピックアップ電極３７、３９が配置されるため、接触ピックアップ電極３７、３９の保護を必要とするものではない。ここで、基板の面４１は、停止層の、検出用の側にあるものであり、停止層の他方の側にある流体部またはチャンバ４０が形成される面４３と反対の面である。さらに、構成上、２つの面４１、４３の間に、あるいは、チャンバ４０と検出器との間に、流体連通は形成されない。
【００９１】
流体部と停止層との間のインタフェース部３３について検討すると、実装をしたのではなく単一かつ同一の基板を２つの部分（第１には検出および／または活性化部、第２には流体部）のために用いたことを簡単に確かめることができる。
【００９２】
さらに本発明は、保護樹脂（例えば図２の樹脂１８）をクリープさせるために、または、（特に図２の場合においてキャップ２０の実装を可能にするような実装工程を理由として）コンポーネントの流体部の封止を実現するために、コンポーネント上に必要であった空間ロスを回避する。
【００９３】
そのコンポーネントがＣＭＯＳタイプなどであれば、各チップに対応するコンポーネントの流体部の集合的製造に適合可能である。半導体に基づく他の技術、例えばＮＭＯＳまたはＢｉＣＭＯＳも挙げられる。
【００９４】
本発明の流体コンポーネントは、シリコンチップのために開発された技術である「ピックアンドプレース」タイプの回路実装技術（マイクロビーズを介する接触など）に適合可能である。これは、完成コンポーネントを外部回路に実装することを含む。
【００９５】
本発明は、コンポーネントのパッケージングおよび実施を実際に簡略化することができる。
【００９６】
好ましくは、「ＩＣの下方に流体部」（ＩＣは集積回路を示す）を実行する限りでは、２つの機能（検出器と流体部）の実施のための寸法はほぼ等しい。
【００９７】
本発明は、上記と同一の利点を有する上記以外のアプリケーションを有し得る。例えばＣＭＯＳチップによる電気的検出器も、本発明の範囲内で形成され得る。
【００９８】
図５Ａに示すように、ＣＭＯＳチップの形成中に、支持部３２上の停止層を構成するＳＯＩ基板３０（図３Ｂの構成を参照）の前面のすべての表層半導体層をシリコン酸化物の層３４までエッチングすることにより、金属レベル部の１つを形成することができる。そして、最終的なコンポーネントにおいて流体部またはチャンバ４０に対向することとなる金属電極５０が形成される。
【００９９】
そして、前述の実施の形態と同様に、ＳＯＩの背面からコンポーネントの流体部４０のエッチングが可能であり、酸化物の層３４上で、また、チップの金属層上で、停止させる。電気的ビアホール５２は、層３４を通って形成され、層３４の、流体に曝されない面３５上に局在する保護接触ピックアップ部５６に電極５０を接続させる。流体部４０内に位置する流体に曝される電極５０は、この流体部の電気的性質を取得可能となる。
【０１００】
電気的検出を有する本実施の形態では、前面の表層半導体層３６は除去されなくてもよい。よって、図５Ｂでは、この表層半導体層３６の一部が残留している実施の形態が示されている。この場合、接触ピックアップ部５６を、この層３６の前面上に形成し得る。
【０１０１】
図５Ａのコンポーネントも、表面に停止層を有する基板７０を有する図３Ａに示すような初期基板から得ることができる。
【０１０２】
図６に示されているさらに他の実施の形態によれば、金属電極５０が、層３４を通過して最終コンポーネントにおいて流体部４０に接触するように形成され得る。ＣＭＯＳ構造６０は、層３６内に形成され、ＳＯＩ基板の酸化物の層３４によりコンポーネントの流体部から絶縁される。参照番号６５は、基板の前面４１上の保護層を示す。また、接触ピックアップ部６７、６９は、部分的に保護されずに前面上に形成される。
【０１０３】
また、図５Ａ〜図６の場合、インタフェース部３３を見れば、検出器上に流体部を実装した形跡がないことは十分に明らかである。
【０１０４】
また、例えば仏国特許出願公開第２８４１０６３号明細書またはM.G. Polack et al., "Electrowetting based actuation of droplets for integrated microfluidics", Lab Chip, 2002, 2, 96-101の論文から知られているエレクトロウェッティングによる滴または流体の変位および操作の技術を、本発明の装置の形成に用いることができる。
【０１０５】
それは、金属エレクトロウェッティング電極部の周囲に流体構造を設けるものである。エレクトロウェッティングによる流体の変位のためのこのようなコンポーネントを併用することにより、試薬を供給するための貯留部を形成したり、コンポーネントの活性部の閉じられた容積を規定したり、オイルの量を画定したりすることができる。
【０１０６】
また、本発明により、このようなコンポーネントのパッケージングおよび使用を容易にすることができる。
【０１０７】
これを行うために、マルチプレクサのような集積化制御電子装置のないマトリクス状電極だけが必要であれば、半導体基板７０を、図３Ａに示すような初期基板としてＳＯＩ基板の代わりに用いることができる（図７）。
【０１０８】
エレクトロウェッティング装置の絶縁機能を満足するために絶縁層７２の所望の厚さが得られるようこのシリコン基板７０を酸化することができる。そして、前面７９を保護する必要なしに、この酸化物７２の表面上に金属電極７４を形成する。そして、別の実施の形態のように、流体部または流体構造を、シリコン酸化物７２を停止層として用いることにより基板の背面まで形成することができる。エレクトロウェッティングの効果を促進するために、背面上に疎水性材料８０の成膜を行うことができる。
【０１０９】
図７は、エレクトロウェッティングにより流体変位可能なチップの技術を、背面上の流体構造とともに簡略化して断面で示す図である。コンポーネントの流体部をエッチングする方法は、反応体積の規定に無関係であるため（反応体積は、活性化されたエレクトロウェッティング電極の数により規定される）、簡略化することができる。
【０１１０】
流体部はいくつかの貯留部を有することができ、これらのうちの３つ、参照番号７１、７３、７５が図７に示されている。ある貯留部には特定の機能を割り当てることができる。例えば、貯留部７５は、反応および滴変位部とすることができ、滴は隣接する貯留部７１、７３から移行することができる。
【０１１１】
略および硬化酸化層７７は、基板の前面上に形成することができる。
【０１１２】
マトリクス状の電極を管理するための電子手段を形成することが望ましい場合には、図４Ａ〜図６のように、絶縁基板上の半導体の前面上においてＣＭＯＳ技術を用いることができる。よって、図８も、図４Ａおよび図４Ｂのように３つのレベル３２、３４、３６を有する絶縁基板上の半導体と、背面上の疎水性層８０を被覆する絶縁層３４の前面上に形成されたエレクトロウェッティング電極７４とを示す。
【０１１３】
例えばＣＭＯＳタイプの電子コンポーネント６０は、半導体層３６内に形成される。その他の参照番号は、図７における参照番号と同一のまたは同様の要素を指すものである。
【０１１４】
絶縁（ＳＯＩ）基板上の半導体が電極の形成に用いられる場合には、これらを金属とする代わりに、ドープされた半導体（例えばドープされたシリコン）から形成されたものとすることができる。
【０１１５】
本発明の実施の形態はいずれも、電気的および光学的な検出と組み合わせることができる。例えば、これらの検出技術のうちの一方および／または他方を、エレクトロウェッティングによる変位電極と組み合わせることができる。代替的には、あるいは光学的および／または電気的な機能と組み合わせて、あるいはエレクトロウェッティングによる変位機能と組み合わせて、任意のタイプの検出器および／またはアクチュエータを、例えばＣＭＯＳ技術から導出されたＭＥＭＳ技術において組み込むことができる。
【０１１６】
一般的にいうと、流体部は検出器の後に形成される。最も高度なトポロジを有する部分を最後に形成することが好ましいからである。しかし、逆の順番とすることもできる。
【０１１７】
流体部をエッチングするために、従来技術（特に前述のA.M. Jorgensen et al.）に記載されているものよりも速いエッチング方法を使用することができる（この既知の手法が１μｍ／ｍｉｎであるのに対して４μｍ／ｍｉｎ）。
【０１１８】
よって、支持部（例えばシリコン）について何も特定の基準（特にその抵抗性について）が課されず、それに対する変更が加えられない（標準的なＣＭＯＳの抵抗性）。しかし既知の手法では、そのような適合化が、適切な電子機能を形成するために必要である。
【０１１９】
本発明は特に、検出および／または活性化のための手段と、流体を収容する流体部を形成する流体手段として知られる手段と、を有する流体コンポーネントを形成することができ、流体コンポーネントは、
− 検出および／または活性化のための手段は、半導体材料の表層内もしくはその層上に、または絶縁層上に半導体層が配置されたタイプの基板の絶縁層内もしくはその層上に形成され、
− 流体部は、絶縁層状に半導体層が配置されたタイプの基板の支持部内に配置される、
ことを特徴とする。
【特許請求の範囲】
【請求項１】
エッチング可能な材料からなる少なくとも１つの基板（３２、７０）と、前記材料のエッチングのためのエッチング停止層（３４、７２）と、
前記エッチング停止層の第１の側に形成された、流体についての性質を検出しおよび／または前記流体を活性化させる手段（３８、５０、５２、５６）と、
前記基板において前記エッチング停止層の第２の側に形成された、前記流体を収容する流体部（４０）と、
を有する流体コンポーネント。
【請求項２】
前記流体部を閉じ込めるキャップ（４９）をさらに有する、
請求項１記載のコンポーネント。
【請求項３】
前記キャップは、前記流体部と外部流体要素との間における流体の授受を可能にする流体連通手段を有する、
請求項２記載のコンポーネント。
【請求項４】
前記性質を検出しおよび／または前記流体を活性化させる前記手段は、前記エッチング停止層上の表層（３６）において形成される、
請求項１から請求項３のいずれかに記載のコンポーネント。
【請求項５】
前記表層、前記エッチング停止層および前記基板は、ＳＯＩ基板を構成する、
請求項４記載のコンポーネント。
【請求項６】
少なくとも部分的に前記表層において形成された、検出のための手段を有する、
請求項４または請求項５記載のコンポーネント。
【請求項７】
検出のための前記手段は、少なくとも１つの光検出器を有する、
請求項１から請求項６のいずれかに記載のコンポーネント。
【請求項８】
検出のための前記手段は、ＣＭＯＳタイプである、
請求項６または請求項７記載のコンポーネント。
【請求項９】
前記エッチング停止層（７２）は、シリコン窒化物またはシリコン酸化物から形成される、
請求項１から請求項８のいずれかに記載のコンポーネント。
【請求項１０】
保護硬化層（７７）をさらに有する、
請求項１から請求項９のいずれかに記載のコンポーネント。
【請求項１１】
流体についての少なくとも１つの電気的性質を検出する手段（５０）を有する、
請求項１から請求項１０のいずれかに記載のコンポーネント。
【請求項１２】
少なくとも１つの電気的性質を検出する前記手段は、前記流体部（４０）に接触する、
請求項１１記載のコンポーネント。
【請求項１３】
検出する電気的な前記手段は、少なくとも部分的に前記エッチング停止層において形成される、
請求項１２記載のコンポーネント。
【請求項１４】
エレクトロウェッティングにより流体を活性化させる手段（６０、７４、８０）を有する、
請求項１から請求項１３のいずれかに記載のコンポーネント。
【請求項１５】
エレクトロウェッティングにより流体を活性化させる前記手段（６０、７４、８０）を制御するための電気的な手段（６０）をさらに有する、
請求項１４記載のコンポーネント。
【請求項１６】
前記基板において形成された、流体の貯留部（７１、７３、７５）をさらに有する、
請求項１５記載のコンポーネント。
【請求項１７】
前記エッチング停止層および必要に応じて前記エッチング停止層上に形成された表層（３６）は、１０μｍ未満の厚さを有する、
請求項１から請求項１６のいずれかに記載のコンポーネント。
【請求項１８】
前記流体部（４０）は、３００μｍ未満の深さを有する、
請求項１から請求項１７記載のコンポーネント。
【請求項１９】
検出しおよび／または活性化させる前記手段は、前記エッチング停止層の前記第１の側に配置された非保護電極に接続される、
請求項１から請求項１８のいずれかに記載のコンポーネント。
【請求項２０】
補足的な硬化基板をさらに有する、
請求項１から請求項１９のいずれかに記載のコンポーネント。
【請求項２１】
核酸プローブのようなバイオプローブを有する機能化部をさらに有する、
請求項１から請求項２０のいずれかに記載のコンポーネント。
【請求項２２】
請求項１から請求項２１のいずれかに記載のコンポーネントを複数有し、１０μｍ未満の距離だけ互いに離間される、
高密度マトリクス状検出器。
【請求項２３】
バイオ解析を実施するための、請求項１から請求項２１のいずれかに記載のコンポーネントまたは請求項２２記載の高密度マトリクス状検出器の使用。
【請求項２４】
ａ）エッチング可能な材料からなり、一体的に形成されたエッチング停止層を有する基板（３２、７０）を選択する工程と、
ｂ）前記エッチング停止層の第１の側に、流体についての性質を検出しおよび／または前記流体を活性化させる手段（３８、５０、５２、５６）を形成する工程と、
ｃ）前記基板を前記エッチング停止層の第２の側からエッチングして前記エッチング停止層にてエッチングを停止させることにより、前記基板において、前記流体を収容する流体部（４０）を形成する工程と、
ｄ）前記流体部を閉じ込めるキャップの実装および封止を行う工程と、
を有する、少なくとも１つの流体コンポーネントを形成する方法。
【請求項２５】
前記工程ａ）に続いて、前記工程ｂ）の実行前に保護層を形成する工程を行う、
請求項２４記載の方法。
【請求項２６】
前記流体部の機能化を行う工程をさらに有する、
請求項２４または請求項２５記載の方法。
【請求項２７】
複数の流体コンポーネントを形成するために、前記複数の流体コンポーネントを分離する最終工程を有する、
請求項２４から請求項２６のいずれかに記載の方法。
【請求項１】
エッチング可能な材料からなる少なくとも１つの基板（３２、７０）と、前記材料のエッチングのためのエッチング停止層（３４、７２）と、
前記エッチング停止層の第１の側に形成された、流体についての性質を検出しおよび／または前記流体を活性化させる手段（３８、５０、５２、５６）と、
前記基板において前記エッチング停止層の第２の側に形成された、前記流体を収容する流体部（４０）と、
を有する流体コンポーネント。
【請求項２】
前記流体部を閉じ込めるキャップ（４９）をさらに有する、
請求項１記載のコンポーネント。
【請求項３】
前記キャップは、前記流体部と外部流体要素との間における流体の授受を可能にする流体連通手段を有する、
請求項２記載のコンポーネント。
【請求項４】
前記性質を検出しおよび／または前記流体を活性化させる前記手段は、前記エッチング停止層上の表層（３６）において形成される、
請求項１から請求項３のいずれかに記載のコンポーネント。
【請求項５】
前記表層、前記エッチング停止層および前記基板は、ＳＯＩ基板を構成する、
請求項４記載のコンポーネント。
【請求項６】
少なくとも部分的に前記表層において形成された、検出のための手段を有する、
請求項４または請求項５記載のコンポーネント。
【請求項７】
検出のための前記手段は、少なくとも１つの光検出器を有する、
請求項１から請求項６のいずれかに記載のコンポーネント。
【請求項８】
検出のための前記手段は、ＣＭＯＳタイプである、
請求項６または請求項７記載のコンポーネント。
【請求項９】
前記エッチング停止層（７２）は、シリコン窒化物またはシリコン酸化物から形成される、
請求項１から請求項８のいずれかに記載のコンポーネント。
【請求項１０】
保護硬化層（７７）をさらに有する、
請求項１から請求項９のいずれかに記載のコンポーネント。
【請求項１１】
流体についての少なくとも１つの電気的性質を検出する手段（５０）を有する、
請求項１から請求項１０のいずれかに記載のコンポーネント。
【請求項１２】
少なくとも１つの電気的性質を検出する前記手段は、前記流体部（４０）に接触する、
請求項１１記載のコンポーネント。
【請求項１３】
検出する電気的な前記手段は、少なくとも部分的に前記エッチング停止層において形成される、
請求項１２記載のコンポーネント。
【請求項１４】
エレクトロウェッティングにより流体を活性化させる手段（６０、７４、８０）を有する、
請求項１から請求項１３のいずれかに記載のコンポーネント。
【請求項１５】
エレクトロウェッティングにより流体を活性化させる前記手段（６０、７４、８０）を制御するための電気的な手段（６０）をさらに有する、
請求項１４記載のコンポーネント。
【請求項１６】
前記基板において形成された、流体の貯留部（７１、７３、７５）をさらに有する、
請求項１５記載のコンポーネント。
【請求項１７】
前記エッチング停止層および必要に応じて前記エッチング停止層上に形成された表層（３６）は、１０μｍ未満の厚さを有する、
請求項１から請求項１６のいずれかに記載のコンポーネント。
【請求項１８】
前記流体部（４０）は、３００μｍ未満の深さを有する、
請求項１から請求項１７記載のコンポーネント。
【請求項１９】
検出しおよび／または活性化させる前記手段は、前記エッチング停止層の前記第１の側に配置された非保護電極に接続される、
請求項１から請求項１８のいずれかに記載のコンポーネント。
【請求項２０】
補足的な硬化基板をさらに有する、
請求項１から請求項１９のいずれかに記載のコンポーネント。
【請求項２１】
核酸プローブのようなバイオプローブを有する機能化部をさらに有する、
請求項１から請求項２０のいずれかに記載のコンポーネント。
【請求項２２】
請求項１から請求項２１のいずれかに記載のコンポーネントを複数有し、１０μｍ未満の距離だけ互いに離間される、
高密度マトリクス状検出器。
【請求項２３】
バイオ解析を実施するための、請求項１から請求項２１のいずれかに記載のコンポーネントまたは請求項２２記載の高密度マトリクス状検出器の使用。
【請求項２４】
ａ）エッチング可能な材料からなり、一体的に形成されたエッチング停止層を有する基板（３２、７０）を選択する工程と、
ｂ）前記エッチング停止層の第１の側に、流体についての性質を検出しおよび／または前記流体を活性化させる手段（３８、５０、５２、５６）を形成する工程と、
ｃ）前記基板を前記エッチング停止層の第２の側からエッチングして前記エッチング停止層にてエッチングを停止させることにより、前記基板において、前記流体を収容する流体部（４０）を形成する工程と、
ｄ）前記流体部を閉じ込めるキャップの実装および封止を行う工程と、
を有する、少なくとも１つの流体コンポーネントを形成する方法。
【請求項２５】
前記工程ａ）に続いて、前記工程ｂ）の実行前に保護層を形成する工程を行う、
請求項２４記載の方法。
【請求項２６】
前記流体部の機能化を行う工程をさらに有する、
請求項２４または請求項２５記載の方法。
【請求項２７】
複数の流体コンポーネントを形成するために、前記複数の流体コンポーネントを分離する最終工程を有する、
請求項２４から請求項２６のいずれかに記載の方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５０４５１０（Ｐ２０１０−５０４５１０Ａ）
【公表日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願番号】特願２００９−５２８７２４（Ｐ２００９−５２８７２４）
【出願日】平成１９年９月２０日（２００７．９．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５９９５４
【国際公開番号】ＷＯ２００８／０３４８７１
【国際公開日】平成２０年３月２７日（２００８．３．２７）
【出願人】（５０２１４２３２３）コミサリア、ア、レネルジ、アトミク (195)
【氏名又は名称原語表記】ＣＯＭＭＩＳＳＡＲＩＡＴ Ａ Ｌ’ＥＮＥＲＧＩＥ ＡＴＯＭＩＱＵＥ
【出願人】（５０４２３８３０１）ビオメリュー (74)
【Ｆターム（参考）】
【公表日】平成２２年２月１２日（２０１０．２．１２）
【国際特許分類】
【出願日】平成１９年９月２０日（２００７．９．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０５９９５４
【国際公開番号】ＷＯ２００８／０３４８７１
【国際公開日】平成２０年３月２７日（２００８．３．２７）
【出願人】（５０２１４２３２３）コミサリア、ア、レネルジ、アトミク (195)
【氏名又は名称原語表記】ＣＯＭＭＩＳＳＡＲＩＡＴ Ａ Ｌ’ＥＮＥＲＧＩＥ ＡＴＯＭＩＱＵＥ
【出願人】（５０４２３８３０１）ビオメリュー (74)
【Ｆターム（参考）】
[ Back to top ]