信号伝達回路
【課題】新たな構成で複数種類の入力信号を１つのトランスを介して入力側から出力側へ伝達することが可能な信号伝達回路を提供することを目的とする。
【解決手段】温度入力信号が立ち上がると、トランス４の１次側コイルに第１のパルス電圧を発生させ、温度入力信号が立ち下がると、１次側コイルに第２のパルス電圧を発生させる１次側回路２と、トランス４の２次側コイルに第１のパルス電圧に対応するパルス電圧が発生すると、温度出力信号を立ち上がらせ、２次側コイルに第２のパルス電圧に対応するパルス電圧が発生すると、温度出力信号を立ち下がらせる２次側回路３とを有して信号伝達回路１を構成し、ＦＡＩＬ入力信号が立ち上がると、１次側コイルに第３又は第４のパルス電圧を発生させ、２次側コイルに第３又は第４のパルス電圧に対応するパルス電圧が発生すると、ＦＡＩＬ出力信号を立ち上がらせる。
【解決手段】温度入力信号が立ち上がると、トランス４の１次側コイルに第１のパルス電圧を発生させ、温度入力信号が立ち下がると、１次側コイルに第２のパルス電圧を発生させる１次側回路２と、トランス４の２次側コイルに第１のパルス電圧に対応するパルス電圧が発生すると、温度出力信号を立ち上がらせ、２次側コイルに第２のパルス電圧に対応するパルス電圧が発生すると、温度出力信号を立ち下がらせる２次側回路３とを有して信号伝達回路１を構成し、ＦＡＩＬ入力信号が立ち上がると、１次側コイルに第３又は第４のパルス電圧を発生させ、２次側コイルに第３又は第４のパルス電圧に対応するパルス電圧が発生すると、ＦＡＩＬ出力信号を立ち上がらせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力側と出力側との間に掛かる直流電圧を電気的に絶縁した状態で、信号を入力側から出力側に伝達する信号伝達回路に関する。
【背景技術】
【０００２】
信号伝達回路として、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラを用いるものがある。
しかしながら、フォトカプラは入出力間の伝送遅延が大きいため、上述の信号伝達回路では、デジタル信号の伝送遅延が大きくなってしまうという問題がある。また、フォトカプラは、１００℃以上の環境下で使用できないため、上述の信号伝達回路では、１００℃以上の環境下で使用できないという問題もある。
【０００３】
これらの問題を解決するために、例えば、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラの代わりにトランスを用いることが考えられる。
図１１は、入力側と出力側とを電気的に絶縁状態にする部分としてトランスを用いた信号伝達回路を示す図である。
【０００４】
図１１に示す信号伝達回路１１０は、信号（入力信号）が入力される１次側回路１１１と、信号（出力信号）を出力する２次側回路１１２と、１次側回路１１１から２次側回路１１２へ信号を電気的に絶縁して伝達するトランス１１３とを備えて構成されている。
【０００５】
上記トランス１１３は、１次側コイルと２次側コイルとを備えている。
上記信号伝達回路１１０では、例えば、不図示の温度検出回路から出力される温度を示す温度入力信号及び不図示の異常検出回路から出力される異常を示すＦＡＩＬ入力信号がそれぞれ１次側回路１１１に入力されると、それら温度入力信号及びＦＡＩＬ入力信号がトランス１１３を介して２次側回路１１２へ伝達され、温度入力信号に対応する温度出力信号及びＦＡＩＬ入力信号に対応するＦＡＩＬ出力信号が２次側回路１１２から出力される。
【０００６】
ところで、このような信号伝達回路において、例えば、トランスの１次側コイルに常に一定周期のパルス電圧をかけておき、入力信号のハイレベル期間、その１次側コイルにかかるパルス電圧を低下させ、トランスの２次側コイルにかかるパルス電圧の低下期間、出力信号をハイレベルにするものがある（例えば、特許文献１参照）。このように構成される信号伝達回路において、上述のように、２種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する場合、入力信号の種類に応じて、１次側コイルにかけるパルス電圧のレベルを変え、トランスの２次側コイルにかかるパルス電圧のレベルに応じて、出力信号を出力することが考えられる。
【特許文献１】特開２００６−２８０１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、複数種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する信号伝達回路の構成としては様々な構成が考えられる。
そこで、本発明では、新たな構成で複数種類の入力信号を１つのトランスを介して入力側から出力側へ伝達することが可能な信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の信号伝達回路は、１次側コイルと２次側コイルとを有するトランスと、第１の入力信号が立ち上がると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と逆極性の第２のパルス電圧を発生させる１次側回路と、前記２次側コイルに前記第１のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第２のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせる２次側回路とを有する信号伝達回路であって、前記１次側回路は、前記第１の入力信号が立ち上がっているとき、第２の入力信号が立ち上がると、前記１次側コイルに前記第１のパルス電圧と同極性の第３のパルス電圧を発生させ、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち上がると、前記１次側コイルに前記第２のパルス電圧と同極性の第４のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第３に対応するパルス電圧又は第４のパルス電圧に対応するパルス電圧が発生すると、第２の出力信号を立ち上がらせる。
【０００９】
これにより、新たな構成で第１及び第２の入力信号のそれぞれの立ち上がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記１次側コイルに前記第３のパルス電圧または前記第４のパルス電圧を一定周期で発生させ、前記２次側回路は、前記２次側コイルに前記第３のパルス電圧に対応するパルス電圧および前記第４のパルス電圧に対応するパルス電圧が発生しなくなると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１０】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１の入力信号が立ち上がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と同極性の第５のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第５のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１１】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第２のパルス電圧と同極性の第６のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第６のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１２】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１のパルス電圧又は前記第２のパルス電圧を２以上発生させるように構成してもよい。
【００１３】
これにより、より確実に第１の入力信号を２次側回路へ伝達することができる。
【発明の効果】
【００１４】
本発明によれば、入力側と出力側の間に掛かる直流電圧を電気的に絶縁した状態で、入力信号を入力側から出力側に伝達する信号伝達回路において、新たな構成で複数種類の入力信号を入力側から出力側へ伝達することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の第１の実施形態の信号伝達回路を示す図である。
図１に示す信号伝達回路１は、１次側回路２と、２次側回路３と、トランス４とを備えて構成されている。
【００１６】
上記１次側回路２は、電源部５、６と、電源駆動部７とを備えて構成されている。
上記電源部５、６は、それぞれ、ｎｐｎバイポーラトランジスタ８と、ＮチャネルのＭＯＳＦＥＴ９、１０と、ダイオード１１と、定電流源１２とを備えて構成されている。
【００１７】
すなわち、ｎｐｎバイポーラトランジスタ８のコレクタ端子は電圧ＶＤＤの電源及びダイオード１１のカソード端子に接続されているとともに定電流源１２を介してＭＯＳＦＥＴ１０のドレイン端子及びｎｐｎバイポーラトランジスタ８のベース端子に接続され、ｎｐｎバイポーラトランジスタ８のエミッタ端子はＭＯＳＦＥＴ９のドレイン端子及びダイオード１１のアノード端子に接続されている。ＭＯＳＦＥＴ９、１０のそれぞれのゲート端子は互いに接続され、ＭＯＳＦＥＴ９のソース端子及びＭＯＳＦＥＴ１０のソース端子はそれぞれグランドに接続されている。電源部５においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの一方端に接続され、電源部６においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの他方端に接続されている。
【００１８】
なお、トランス４の１次側コイルの一方端（電源部５に接続される点）をＡ点とし、トランス４の１次側コイルの他方端（電源部６に接続される点）をＢ点とする。
上記２次側回路３は、抵抗１３と、ダイオード１４〜１７と、コンパレータ１８、１９と、ＲＳ型のフリップフロップ回路２０と、復元回路２１とを備えて構成されている。
【００１９】
すなわち、コンパレータ１８のプラスの入力端子はトランス４の２次側コイルの一方端及びコンパレータ１９のマイナスの入力端子に接続され、コンパレータ１８の出力端子はフリップフロップ回路２０の入力端子Ｓ及び復元回路２１の一方の入力端子に接続されている。コンパレータ１９のプラスの入力端子はトランス４の２次側コイルの他方端及びコンパレータ１８のマイナスの入力端子に接続され、コンパレータ１９の出力端子はフリップフロップ回路２０のリセット端子Ｒ及び復元回路２１の他方の入力端子に接続されている。ダイオード１４のアノード端子はコンパレータ１８のプラスの入力端子及びダイオード１５のカソード端子に接続され、ダイオード１４のカソード端子はダイオード１６のカソード端子及び抵抗１３の一方端に接続され、ダイオード１６のアノード端子はコンパレータ１９のプラスの入力端子及びダイオード１７のカソード端子に接続され、ダイオード１７のアノード端子はダイオード１５のアノード端子、抵抗１３の他方端、及びグランドに接続されている。
【００２０】
第１の実施形態の信号伝達回路１では、電源駆動部７に入力される温度入力信号（第１の入力信号）に対応する温度出力信号（第１の出力信号）がフリップフロップ回路２０の出力端子Ｑから出力され、電源駆動部７に入力されるＦＡＩＬ入力信号（第２の入力信号）に対応するＦＡＩＬ出力信号（第２の出力信号）が復元回路２１から出力される。
【００２１】
なお、トランス４の２次側コイルの一方端（コンパレータ１８のプラスの入力端子に接続される点）をＣ点とし、トランス４の２次側コイルの他方端（コンパレータ１９のプラスの入力端子に接続される点）をＤ点とする。
【００２２】
図２は、電源駆動部７を示す図である。
図２に示すように、電源駆動部７は、パルスカウント回路２２、２３と、ＯＲ回路２４〜２６と、発振器２７と、パルス発生回路２８と、ＡＮＤ回路２９〜３１と、駆動部３２とを備えて構成されている。
【００２３】
上記駆動部３２は、駆動回路３３、３４と、インバータ３５とを備えて構成されている。
上記パルスカウント回路２２、２３は、それぞれ、インバータ３６と、Ｔ型のフリップフロップ回路３７、３８とを備えて構成されている。なお、フリップフロップ回路３７、３８において、入力端子Ｔに入力される信号は正論理で処理され、入力反転端子Ｔ＿及びリセット解除端子Ｒ＿にそれぞれ入力される信号は負論理で処理されるものとする。
【００２４】
上記パルス発生回路２８は、立上り遅延回路３９と、インバータ４０と、バッファ４１と、ＡＮＤ回路４２とを備えて構成されている。
図３は、復元回路２１を示す図である。
【００２５】
図３に示すように、復元回路２１は、パルスカウント回路４３、４４と、インバータ４５〜４７と、ＡＮＤ回路４８〜５１と、ＯＲ回路５２〜５４と、Ｔ型のフリップフロップ回路５５、５６と、リセット回路５７とを備えて構成されている。
【００２６】
なお、パルスカウント回路４３、４４は、上記パルスカウント回路２２と同様に、インバータ３６と、フリップフロップ回路３７、３８とを備え、コンパレータ１８から出力される信号がパルスカウント回路４３のフリップフロップ回路３７の入力端子Ｔ及びインバータ３６に入力され、ＯＲ回路５２から出力される信号がパルスカウント回路４３のフリップフロップ回路３７のリセット端子Ｒ及びフリップフロップ回路３８のリセット端子Ｒに入力され、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑから出力される信号がフリップフロップ回路５５のリセット解除端子Ｒ＿に入力されるものとする。また、コンパレータ１９から出力される信号がパルスカウント回路４４のフリップフロップ回路３７の入力端子Ｔ及びインバータ３６に入力され、ＯＲ回路５３から出力される信号がパルスカウント回路４４のフリップフロップ回路３７のリセット端子Ｒ及びフリップフロップ回路３８のリセット端子Ｒに入力され、パルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑから出力される信号がフリップフロップ回路５６のリセット解除端子Ｒ＿に入力されるものとする。
【００２７】
上記リセット回路５７は、コンデンサ５８と、定電流源５９と、ＮチャネルのＭＯＳＦＥＴ６０と、コンパレータ６１と、定電圧源６２と、インバータ６３と、ＯＲ回路６４とを備えて構成されている。
【００２８】
すなわち、コンデンサ５８の一方端は、定電流源５９、コンパレータ６１のプラスの入力端子、及びＭＯＳＦＥＴ６０のドレイン端子に接続され、コンデンサ５８の他方端は、グランドに接続されている。コンパレータ６１のマイナスの入力端子は、定電圧源６２のプラス端子に接続され、コンパレータ６１の出力端子は、ＯＲ回路５２、５３のそれぞれの一方端に接続されている。インバータ６３の入力端子は、ＯＲ回路５４の出力端子に接続され、インバータ６３の出力端子は、ＯＲ回路６４の入力端子に接続されている。ＭＯＳＦＥＴ６０のゲート端子は、ＯＲ回路６４の出力端子に接続され、ＭＯＳＦＥＴ６０のソース端子は、グランドに接続されている。
【００２９】
図４は、第１の実施形態の信号伝達回路１内の各回路の出力タイミングチャートを示す図である。なお、温度入力信号及びＦＡＩＬ入力信号のハイレベル期間やローレベル期間は、電源部５のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ４及び電源部６のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ３のそれぞれのハイレベルのパルス幅よりも十分に長いものとする。また、ｎｐｎバイポーラトランジスタ８のベース−エミッタ間電圧をＶｂｅ、ダイオード１１が動作する際の閾値電圧をＶＦとする。
【００３０】
まず、温度入力信号の立ち上がりタイミングにおいて、駆動回路３４から出力される駆動信号Ｍ１がローレベルからハイレベルになる（例えば、温度入力信号の立ち上がりタイミングにおいて、駆動信号Ｍ１の連続するハイレベルの２つのパルス電圧のうち１つ目のパルス電圧が立ち上がる）。このとき、駆動信号Ｍ２はローレベルである。ハイレベルの駆動信号Ｍ１は、ＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力され、ローレベルの駆動信号Ｍ２は、ＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力される。
【００３１】
すると、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオン、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオフとなり、１次側回路２のＢ点がグランドに繋がり、１次側回路２のＡ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間（トランス４の１次側コイル）にプラス極性の電圧（ＶＤＤ−Ｖｂｅ）（第１のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間（トランス４の２次側コイル）にＡ点−Ｂ点間に発生したプラス極性の電圧に対応するプラス極性の電圧が発生する。このプラス極性の電圧は、コンパレータ１８で設定される閾値（第１の閾値）以上の電圧であり、コンパレータ１８に入力されるとコンパレータ１８からハイレベルの電圧が出力される。
【００３２】
そして、コンパレータ１８からフリップフロップ回路２０の入力端子Ｓにハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号が立ち上がる。
【００３３】
一方、温度入力信号の立ち下がりタイミングにおいて、駆動回路３３から出力される駆動信号Ｍ２がローレベルからハイレベルになる（例えば、温度入力信号の立ち下がりタイミングにおいて、駆動信号Ｍ２の連続するハイレベルの２つのパルス電圧のうち１つ目のパルス電圧が立ち上がる）。このとき、駆動信号Ｍ１はローレベルである。ハイレベルの駆動信号Ｍ２は、ＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力され、ローレベルの駆動信号Ｍ１は、ＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力される。
【００３４】
すると、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオン、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオフとなり、１次側回路２のＡ点がグランドと繋がり、１次側回路２のＢ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間にマイナス極性の電圧（−（ＶＤＤ−Ｖｂｅ））（第２のパルス電圧）が発生し、トランス４を介しＣ点−Ｄ点間にマイナス極性の電圧が発生する。このマイナス極性の電圧は、コンパレータ１９で設定される閾値（第２の閾値）以上の電圧であり、コンパレータ１９に入力されるとコンパレータ１９からハイレベルの電圧が出力される。
【００３５】
そして、コンパレータ１９からフリップフロップ回路２０のリセット端子Ｒにハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される電圧が立ち下がる。
【００３６】
なお、コンパレータ１８、１９は、Ｃ点―Ｄ点間電圧が（ＶＤＤ−Ｖｂｅ）と（Ｖｂｅ＋ＶＦ）との間に閾値を持つように設定されているものとする。但し、（ＶＤＤ−Ｖｂｅ）＞（Ｖｂｅ＋ＶＦ）とする。
【００３７】
このように、第１の実施形態の信号伝達回路１は、温度入力信号と同じ立ち上がりタイミング及び立ち下がりタイミングの温度出力信号をトランス４を介して出力する。
次に、ＦＡＩＬ入力信号の立ち上がりタイミング及び立ち下がりタイミングにおける信号伝達回路１の動作について説明する。
【００３８】
なお、温度入力信号がハイレベルの期間、パルスカウント回路２２におけるフリップフロップ回路３７、３８のそれぞれのリセット解除端子Ｒ＿には、ハイレベルの温度入力信号がインバータ７９により反転されたローレベルの信号が入力されるため、パルスカウント回路２２におけるフリップフロップ回路３７、３８のそれぞれの出力端子Ｑから出力される信号がローレベルとなり、温度入力信号がローレベルの期間、パルスカウント回路２３におけるフリップフロップ回路３７、３８のそれぞれのリセット解除端子Ｒ＿には、ローレベルの信号が入力されるため、パルスカウント部４におけるパルスカウント回路２３におけるフリップフロップ回路３７、３８のそれぞれの出力端子Ｑから出力される信号がローレベルになる。
【００３９】
また、発振器２７から出力されるパルス信号の周期は調整可能とする。
また、パルス発生回路２８から出力される一定周期のパルス電圧の各パルス幅は、トランス４のリーケージインダクタンスに基づいて調整されていてもよい。
【００４０】
まず、温度入力信号が立ち上がると、そのタイミングで、駆動回路３４から１つ目のパルス電圧が出力され、パルスカウント回路２３におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ出力される信号がハイレベルからローレベルに変わり、フリップフロップ回路３８の出力端子Ｑから出力される信号はローレベルのままである。
【００４１】
次に、駆動回路３４から２つ目のパルス電圧が出力され、パルスカウント回路２３におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ入力される信号がローレベルからハイレベルに変わり、フリップフロップ回路３８の出力端子ＱからＯＲ回路２４を介してＡＮＤ回路２９の一方の入力端子へ出力される信号がローレベルからハイレベルに変わる。
【００４２】
このパルスカウント回路２３のフリップフロップ回路３８からのハイレベルの信号がＡＮＤ回路２９の一方の入力端子に入力されると、ＡＮＤ回路２９の他方の入力端子にはハイレベルの信号が入力されているため、ＡＮＤ回路２９から発振器２７へ出力される信号がハイレベルになり、発振器２７からパルス発生回路２８へ一定周期のパルス信号が出力される。
【００４３】
そして、パルス発生回路２８に入力されるパルス信号は、立上り遅延回路３９により立ち上がりタイミングが遅延された後、インバータ４０により反転されＡＮＤ回路４２の一方の入力端子に入力されるとともにバッファ４１を介してＡＮＤ回路４２の他方の入力端子に入力される。これにより、ＡＮＤ回路４２からＡＮＤ回路３１の一方の入力端子へ出力されるパルス信号は、発振器２７から出力されるパルス信号と同じ周期で、かつ、立上り遅延回路３９の遅延時間と同じハイレベル期間のパルス信号になる。
【００４４】
なお、このとき、ＡＮＤ回路３１の他方の入力端子にハイレベルの温度入力信号が入力されているため、ＡＮＤ回路３１から出力される信号はパルス発生回路２８から出力されるパルス信号と同じパルス信号になり、そのパルス信号がＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力される。このとき、ＡＮＤ回路３０から出力される信号はローレベルであるため、ＯＲ回路２５から電源部５へ駆動信号Ｍ４として出力される信号もローレベルである。
【００４５】
これにより、温度入力信号のハイレベル期間において、１次側回路２のＡ点−Ｂ点間に連続する２つのプラス極性のパルス電圧が発生した後、ＦＡＩＬ入力信号がハイレベルになると、１次側回路２のＡ点−Ｂ点間に一定周期（Ｔ１）のプラス極性のパルス電圧（第３のパルス電圧）が発生する。
【００４６】
一方、温度入力信号が立ち下がると、そのタイミングで、駆動回路３３から１つ目のパルス電圧が出力され、パルスカウント回路２２におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ出力される信号がハイレベルからローレベルに変わる。フリップフロップ回路３８の出力端子Ｑから出力される信号はローレベルのままである。
【００４７】
次に、駆動回路３３から２つ目のパルス電圧が出力され、パルスカウント回路２２におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ入力される信号がローレベルからハイレベルに変わり、フリップフロップ回路３８の出力端子ＱからＯＲ回路２４を介してＡＮＤ回路２９の一方の入力端子へ出力される信号がローレベルからハイレベルに変わる。
【００４８】
このパルスカウント回路２２のフリップフロップ回路３８からのハイレベルの信号がＡＮＤ回路２９の一方の入力端子に入力されると、ＡＮＤ回路２９の他方の入力端子にはハイレベルの信号が入力されているため、ＡＮＤ回路２９から発振器２７へ出力される信号がハイレベルになり、発振器２７からパルス発生回路２８へ一定周期のパルス信号が出力される。
【００４９】
そして、パルス発生回路２８に入力されるパルス信号は、立上り遅延回路３９により立ち上がりタイミングが遅延された後、インバータ４０により反転されＡＮＤ回路４２の一方の入力端子に入力されるとともに、バッファ４１を介してＡＮＤ回路４２の他方の入力端子に入力される。これにより、ＡＮＤ回路４２からＡＮＤ回路３０の一方の入力端子へ出力されるパルス信号は、発振器２７から出力されるパルス信号と同じ周期で、かつ、立上り遅延回路３９の遅延時間と同じハイレベル期間のパルス信号になる。このとき、ＡＮＤ回路３０の他方の入力端子にハイレベルの温度入力信号が入力されているため、ＡＮＤ回路３０から出力される信号はパルス発生回路２８から出力されるパルス信号と同じになり、そのパルス信号がＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力される。
【００５０】
なお、このとき、ＡＮＤ回路３１から出力される信号はローレベルであるため、ＯＲ回路２６から電源部６へ駆動信号Ｍ３として出力される信号もローレベルである。
これにより、温度入力信号のローレベル期間において、１次側回路２のＡ点−Ｂ点間に連続する２つのマイナス極性のパルス電圧が発生した後、ＦＡＩＬ入力信号がハイレベルであると、１次側回路２のＡ点−Ｂ点間に一定周期（Ｔ１）のマイナス極性のパルス電圧（第４のパルス電圧）が発生する。
【００５１】
また、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ入力信号がローレベルになると、ＡＮＤ回路２９から出力される信号がハイレベルからローレベルになり、発振器２７から一定周期（Ｔ１）のパルス信号が出力されなくなる。
【００５２】
このように、第１の実施形態の信号伝達回路１では、温度入力信号とＦＡＩＬ入力信号が共にハイレベルの場合、１次側回路２のＡ点−Ｂ点間に連続する２つのプラス極性のパルス電圧が発生した後、１次側回路２のＡ点−Ｂ点間に一定周期のプラス極性のパルス電圧を発生させるとともに、温度入力信号がローレベルでＦＡＩＬ入力信号がハイレベルの場合、１次側回路２のＡ点−Ｂ点間に連続する２つのマイナス極性のパルス電圧が発生した後、１次側回路２のＡ点−Ｂ点間に一定周期のマイナス極性のパルス電圧を発生させる。そして、ＦＡＩＬ入力信号がローレベルになると、発振器２７から一定周期（Ｔ１）のパルス信号が出力されないようにしている。
【００５３】
次に、復元回路２１の動作について説明する。
なお、パルスカウント回路４３、４４におけるフリップフロップ回路３７、３８は、それぞれ、リセット端子Ｒにハイレベルの信号が入力されると、ローレベルの信号を出力するものとする。また、フリップフロップ回路５５、５６は、それぞれ、リセット解除端子Ｒ＿にローレベルの信号が入力されると、ローレベルの信号を出力するものとする。まず、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号が立ち上がると、２次側回路３のＣ点−Ｄ点間に発生する１つ目のプラス極性のパルス電圧により、コンパレータ１８から復元回路２１のＡＮＤ回路５０の一方の入力端子へ出力される信号がハイレベルになる。このとき、すでに、温度入力信号の立ち上がり時に２次側回路３のＣ点−Ｄ点間に連続して発生する２つのプラス極性のパルス電圧により、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５５のリセット解除端子Ｒ＿へハイレベルの信号が出力され、フリップフロップ回路５５の出力端子Ｑからインバータ４６へローレベルの信号が出力され、インバータ４６からＡＮＤ回路５０の他方の入力端子へハイレベルの信号が出力されている。そのため、ＡＮＤ回路５０からフリップフロップ回路５５の入力端子Ｔへ出力される信号がハイレベルになり、フリップフロップ回路５５の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルからハイレベルになる。
【００５４】
また、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号が立ち上がると、２次側回路３のＣ点−Ｄ点間に発生する１つ目のマイナス極性のパルス電圧により、コンパレータ１９から復元回路２１のＡＮＤ回路５１の一方の入力端子へ出力される信号がハイレベルになる。このとき、すでに、温度入力信号の立ち下がり時に２次側回路３のＣ点−Ｄ点間に連続して発生する２つのマイナス極性のパルス電圧により、パルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５６のリセット解除端子Ｒ＿へハイレベルの信号が出力され、フリップフロップ回路５６の出力端子Ｑからインバータ４７へローレベルの信号が出力され、インバータ４７からＡＮＤ回路５１の他方の入力端子へハイレベルの信号が出力されている。そのため、ＡＮＤ回路５１からフリップフロップ回路５６の入力端子Ｔへ出力される信号がハイレベルになり、フリップフロップ回路５６の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルからハイレベルになる。
【００５５】
また、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ出力信号が立ち上がると、インバータ６３からＯＲ回路６４を介してＭＯＳＦＥＴ６０のゲート端子へ出力される信号がローレベルになり、ＭＯＳＦＥＴ６０がオフし、定電流源５９によりコンデンサ５８の両端電圧が上昇していく。このコンデンサ５８の両端電圧は、２次側回路３のＣ点−Ｄ点間にパルス電圧が発生すると、コンパレータ１８またはコンパレータ１９からパルス電圧が出力され、ＭＯＳＦＥＴ６０がオンし、グランドの電圧に低下する。
【００５６】
そして、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ入力信号が立下がり、２次側回路３のＣ点−Ｄ点間に一定周期のパルス電圧が発生しなくなると、コンパレータ１８またはコンパレータ１９からパルス電圧が出力されなくなり、ＭＯＳＦＥＴ６０がオフし続ける。その後、コンデンサ５８の両端電圧がコンパレータ６１のマイナスの入力端子に入力される電圧Ｖ１よりも高くなると、コンパレータ６１から出力される信号がハイレベルになり、そのハイレベルの信号がＯＲ回路５２を介してパルスカウント回路４３のフリップフロップ回路３８のリセット端子Ｒに入力されるとともにＯＲ回路５３を介してパルスカウント回路４４のフリップフロップ回路３８のリセット端子Ｒに入力される。すると、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５５のリセット解除端子Ｒ＿へ出力される信号がローレベルになるとともにパルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５６のリセット解除端子Ｒ＿へ出力される信号がローレベルになり、フリップフロップ回路５５またはフリップフロップ回路５６の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルになる。
【００５７】
このように、本実施形態の信号伝達回路１では、温度入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達し温度出力信号として出力することができるとともにＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００５８】
次に、本発明の第２の実施形態の信号伝達回路を説明する。
図５は、第２の実施形態の信号伝達回路の電源駆動部を示す図である。
図５に示す電源駆動部６５は、インバータ６６、６７と、駆動回路６８〜７１と、ＯＲ回路７２、７３と、ＡＮＤ回路７４、７５とを備えて構成されている。
【００５９】
なお、駆動回路６８、７０は、それぞれ、ハイレベルの信号が入力されると、連続する２つのパルス電圧を出力し、駆動回路６９、７１は、それぞれ、ハイレベルの信号が入力されると、１つのパルス電圧を出力するものとする。
【００６０】
図６は、第２の実施形態の信号伝達回路の復元回路を示す図である。
図６に示す復元回路７６は、パルスカウント回路７７、７８と、ＡＮＤ回路７９、８０と、ＯＲ回路８１と、Ｔ型のフリップフロップ回路８２と、立上り遅延回路８３、８４とを備えて構成されている。
【００６１】
なお、パルスカウント回路７７、７８は、上記パルスカウント回路２２、２３と同様に、インバータ３６と、フリップフロップ回路３７、３８とを備え、コンパレータ１８から出力される信号がパルスカウント回路７７のフリップフロップ回路３７のＴ端子及びインバータ３６に出力され、コンパレータ１９から出力される信号がパルスカウント回路７７のフリップフロップ回路３７のリセット解除端子Ｒ＿及びフリップフロップ回路３８のリセット解除端子Ｒ＿に出力され、パルスカウント回路７７のフリップフロップ回路３８の出力端子Ｑから出力される信号が立上り遅延回路８３を通してＡＮＤ回路７９の一方の入力端子に出力されるものとする。また、コンパレータ１９から出力される信号がパルスカウント回路７８のフリップフロップ回路３７のＴ端子及びインバータ３６に出力され、コンパレータ１８から出力される信号がパルスカウント回路７８のフリップフロップ回路３７のリセット解除端子Ｒ＿及びフリップフロップ回路３８のリセット解除端子Ｒ＿に入力され、パルスカウント回路７８のフリップフロップ回路３８の出力端子Ｑから出力される信号が立上り遅延回路８４を通してＡＮＤ回路８０の一方の入力端子に出力されるものとする。
【００６２】
なお、第２の実施形態の信号伝達回路における電源駆動部６５及び復元回路７６以外の構成は、図１に示す第１の実施形態の信号伝達回路１の構成と同様とする。
図７は、本発明の第２の実施形態の信号伝達回路内の各回路の出力タイミングチャートを示す図である。
【００６３】
また、立上り遅延回路８３、８４の遅延時間はパルスの幅より長くなるように設定されている。
次に、第２の実施形態の信号伝達回路の動作について図５〜図７を参照して説明する。
【００６４】
まず、温度入力信号がローレベルからハイレベルになると、駆動回路７０から連続する２つのパルス電圧が出力され、その連続する２つのパルス電圧がＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子に出力される。このとき、ＡＮＤ回路７５の他方の入力端子には、ハイレベルの温度入力信号が入力されているので、連続する２つのパルス電圧がＡＮＤ回路７５から電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子へ駆動信号Ｍ３として出力される。このとき、駆動信号Ｍ４はローレベルである。以降の第２の実施形態の信号伝達回路における電源部５、６の動作は、図１に示す第１の実施形態の信号伝達回路１の電源部５、６の動作と同様であり、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に連続して発生する２つのプラス極性のパルス電圧によりコンパレータ１８からフリップフロップ回路２０の入力端子Ｓへ出力される信号がハイレベルになると、フリップフロップ回路２０から出力される温度出力信号がローレベルからハイレベルになる。
【００６５】
一方、温度入力信号がハイレベルからローレベルになると、その温度入力信号がインバータ６７により反転され駆動回路６８へ出力される。すると、駆動回路６８から連続する２つのパルス電圧がＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子に出力される。このとき、ＡＮＤ回路７４の他方の入力端子には、インバータ６７から出力されるハイレベルの信号が入力されているので、連続する２つのパルス電圧がＡＮＤ回路７４から電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子へ駆動信号Ｍ４として出力される。このとき、駆動信号Ｍ３はローレベルである。以降の第２の実施形態の信号伝達回路における電源部５、６の動作は、図１に示す第１の実施形態の信号伝達回路１の電源部５、６の動作と同様であり、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に連続して発生する２つのマイナス極性のパルス電圧によりコンパレータ１９からフリップフロップ回路２０のリセット端子Ｒに出力される信号がハイレベルになると、フリップフロップ回路２０から出力される温度入力信号がハイレベルからローレベルになる。
【００６６】
次に、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号がローレベルからハイレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はハイレベルになっているため、復元回路７６のパルスカウント回路７７には、すでに連続する２つのパルス電圧が入力されており、パルスカウント回路７７からＡＮＤ回路７９の一方の入力端子へはハイレベルの信号が入力されているものとする。
【００６７】
まず、ＦＡＩＬ入力信号がハイレベルになり、電源駆動部６５の駆動回路７１からＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子へ１つのパルス電圧が出力されると（このとき、ＡＮＤ回路７５の他方の入力端子には、ハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７５から駆動信号Ｍ３として出力される。そして、この駆動信号Ｍ３が電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ４はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのプラス極性のパルス電圧（第３のパルス電圧）が発生し、コンパレータ１８から復元回路７６のＡＮＤ回路７９の他方の入力端子へハイレベルの信号が出力される。そして、パルスカウント回路７７から出力されるハイレベルの信号が立ち上がり遅延回路８３を介してＡＮＤ回路７９の一方の入力端子に入力されると、ＡＮＤ回路７９からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルになる。
【００６８】
次に、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号がローレベルからハイレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにローレベルになっているため、復元回路７６のパルスカウント回路７８には連続する２つのパルス電圧が入力されており、パルスカウント回路７８からＡＮＤ回路８０の一方の入力端子へハイレベルの信号が入力されているものとする。
【００６９】
まず、ＦＡＩＬ入力信号がハイレベルになり、電源駆動部６５の駆動回路７１からＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７４の他方の入力端子にはインバータ６７により反転されたハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７４から駆動信号Ｍ４として出力される。そして、この駆動信号Ｍ４が電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ３はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのマイナス極性のパルス電圧（第４のパルス電圧）が発生し、コンパレータ１９から復元回路７６のＡＮＤ回路８０の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７８から出力されるハイレベルの信号が立ち上がり遅延回路８４を介してＡＮＤ回路８０の一方の入力端子に入力されると、ＡＮＤ回路８０からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルになる。
【００７０】
次に、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号がハイレベルからローレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにハイレベルになっているため、復元回路７６のパルスカウント回路７７には連続する２つのパルス電圧が入力されており、パルスカウント回路７７からＡＮＤ回路７９の一方の入力端子へハイレベルの信号が入力されているものとする。
【００７１】
まず、ＦＡＩＬ入力信号がローレベルになり、電源駆動部６５の駆動回路６９からＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７５の他方の入力端子にはハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７５から駆動信号Ｍ３として出力される。そして、この駆動信号Ｍ３が電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ４はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのプラス極性のパルス電圧（第５のパルス電圧）が発生し、コンパレータ１８から復元回路７６のＡＮＤ回路７９の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７７から出力されるハイレベルの信号が立ち上がり遅延回路８３を介してＡＮＤ回路７９の一方の入力端子に入力されると、ＡＮＤ回路７９からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルからローレベルになる。
【００７２】
次に、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号がハイレベルからローレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにローレベルになっているため、復元回路７６のパルスカウント回路７８には連続する２つのパルス電圧が入力されており、パルスカウント回路７８からＡＮＤ回路８０の一方の入力端子へハイレベルの信号が入力されているものとする。
【００７３】
まず、ＦＡＩＬ入力信号がローレベルになり、電源駆動部６５の駆動回路６９からＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７４の他方の入力端子にはインバータ６７により反転されたハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７４から駆動信号Ｍ４として出力される。そして、この駆動信号Ｍ４が電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ３はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのマイナス極性のパルス電圧（第６のパルス電圧）が発生し、コンパレータ１９から復元回路７６のＡＮＤ回路８０の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７８から出力されるハイレベルの信号が立ち上がり遅延回路８４を介してＡＮＤ回路８０の一方の入力端子に入力されると、ＡＮＤ回路８０からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルからローレベルになる。
【００７４】
このように、本発明の第２の実施形態の信号伝達回路においても、温度入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達し温度出力信号として出力することができるとともにＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００７５】
次に、Ａ点−Ｂ点間に発生するプラス極性のパルス電圧（例えば、温度入力信号の立ち上がりタイミングに発生するプラス極性のパルス電圧やＦＡＩＬ入力信号の立ち上がりタイミングに発生するプラス極性のパルス電圧）が立ち下がった後の第１の実施形態の信号伝達回路１又は第２の実施形態の信号伝達回路の動作について説明する。
【００７６】
図８に示すように、まず、Ａ点−Ｂ点間に発生するプラス極性のパルス電圧が立ち下がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のｎｐｎバイポーラトランジスタ８を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のダイオード１１を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））が発生するとともに、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のＭＯＳＦＥＴ９、電源部６のグランドの順に流れていた電流が、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のダイオード１１、電源部６の電源（ＶＤＤ）の順に流れるため、トランス4に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００７７】
なお、このときＡ点−Ｂ点間に発生するマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））はコンパレータ１９からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、マイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））は上記第２の閾値未満の電圧とする。
【００７８】
次に、Ａ点−Ｂ点間に発生するマイナス極性のパルス電圧（例えば、温度入力信号の立ち下がりタイミングに発生するマイナス極性のパルス電圧やＦＡＩＬ入力信号の立ち下がりタイミングに発生するマイナス極性のパルス電圧）が立ち上がった後の第１の実施形態の信号伝達回路１又は第２の実施形態の信号伝達回路の動作について説明する。
【００７９】
図８に示すように、まず、Ａ点−Ｂ点間に発生するマイナス極性のパルス電圧が立ち上がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のダイオード１１を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のｎｐｎバイポーラトランジスタ８を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にプラス極性の電圧（ＶＦ＋Ｖｂｅ）が発生するとともに、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のＭＯＳＦＥＴ９、電源部５のグランドの順に流れていた電流が、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のダイオード１１、電源部５の電源（ＶＤＤ）の順に流れるため、トランス4に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００８０】
なお、このときＡ点−Ｂ点間に発生するプラス極性の電圧（ＶＦ＋Ｖｂｅ）はコンパレータ１８からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、プラス極性の電圧（ＶＦ＋Ｖｂｅ）は上記第１の閾値未満の電圧とする。
【００８１】
従って、第１の実施形態の信号伝達回路１や第２の実施形態の信号伝達回路は、トランス４の結合係数が悪くても、入力信号の立ち上がりタイミング後や立ち下がりタイミング後において、トランス４のリーケージインダクタンスとＣ点、Ｄ点の容量成分とによりＬＣ発振を抑えることができ、フリップフロップ回路２０の誤動作を防止できる。
【００８２】
次に、上記駆動回路３３、３４の構成について説明する。
図９は、駆動回路３３を示す図である。なお、駆動回路３４の回路構成は、駆動回路３３の回路構成と同様であるため説明を省略する。
【００８３】
図９に示す駆動回路３３は、インバータ８９、９０と、立上り遅延回路９１〜９３と、バッファ９４、９５と、ＡＮＤ回路９６、９７と、ＯＲ回路９８とを備えて構成されている。
【００８４】
図１０は、駆動回路３３、３４内の各回路から出力される信号のタイミングチャートを示す図である。なお、駆動回路３３の立上り遅延回路９１、９３及び駆動回路３４の立上り遅延回路９１、９３のそれぞれの遅延時間は同じものとし、駆動回路３３の立上り遅延回路９２及び駆動回路３４の立上り遅延回路９２のそれぞれの遅延時間は同じものとする。また、駆動回路３３、３４において、立上り遅延回路９１の遅延時間：立上り遅延回路９２の遅延時間＝（ＶＦ＋Ｖｂｅ）：（ＶＤＤ−Ｖｂｅ）を目安とする。
【００８５】
まず、立ち上がりタイミング時の温度入力信号は、駆動回路３４において、バッファ９４を介してＡＮＤ回路９６の一方の入力端子に入力されるとともに、立上り遅延回路９１により所定時間遅延され、インバータ８９により反転され、ＡＮＤ回路９６の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２６へ出力される。また、立ち上がりタイミング時の温度入力信号は、駆動回路３４において、立上り遅延回路９１、９２により所定時間遅延され、バッファ９５を介してＡＮＤ回路９７の一方の入力端子に入力されるとともに、立上り遅延回路９１〜９３により所定時間遅延され、インバータ９０により反転され、ＡＮＤ回路９７の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２６へ出力された後、さらにＡＮＤ回路９７からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２５へ出力される。
【００８６】
また、立ち下がりタイミング時の温度入力信号は、インバータ３５により反転された後、駆動回路３３において、バッファ９４を介してＡＮＤ回路９６の一方の入力端子に入力されるとともに、立上り遅延回路９１により所定時間遅延され、インバータ８９により反転され、ＡＮＤ回路９６の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力される。また、立ち下がりタイミング時の温度入力信号は、インバータ３５により反転された後、駆動回路３３において、立上り遅延回路９１、９２により所定時間遅延され、バッファ９５を介してＡＮＤ回路９７の一方の入力端子に入力されるとともに、立上り遅延回路９１〜９３により所定時間遅延され、インバータ９０により反転され、ＡＮＤ回路９７の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力された後、さらにＡＮＤ回路９７からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力される。
【００８７】
なお、上記第２の実施形態の信号伝達回路における駆動回路６８、７０のそれぞれの構成は、駆動回路３３の構成と同じであるため、説明を省略する。
また、上記第２の実施形態の信号伝達回路における駆動回路６９、７１は、それぞれ、駆動回路３３におけるインバータ８９と、立上り遅延回路９１と、バッファ９４と、ＡＮＤ回路９６とで構成され、ＡＮＤ回路９６から出力される信号が駆動回路６９、７１のそれぞれの出力信号となる。
【００８８】
また、上記実施形態では、温度入力信号及びＦＡＩＬ入力信号がトランス４を介して１次側回路２から２次側回路３へ伝達され２次側回路３から温度出力信号及びＦＡＩＬ出力信号として出力される構成であるが、トランス４を介して１次側回路２から２次側回路３へ伝達する信号は特に限定されない。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施形態の信号伝達回路を示す図である。
【図２】本発明の実施形態の信号伝達回路内の駆動部を示す図である。
【図３】本発明の実施形態の信号伝達回路内の復元回路を示す図である。
【図４】本発明の実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図５】本発明の第２の実施形態の信号伝達回路内の駆動部を示す図である。
【図６】本発明の第２の実施形態の信号伝達回路内の復元回路を示す図である。
【図７】本発明の第２の実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図８】第１の実施形態の信号伝達回路又は第２の実施形態の実施形態の信号伝達回路における１次側回路のＡ点−Ｂ点間にかかる電圧を示す図である。
【図９】本実施形態の信号伝達回路における駆動回路を示す図である。
【図１０】駆動回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図１１】従来の信号伝達回路を示す図である。
【符号の説明】
【００９０】
１ 信号伝達回路
２ １次側回路
３ ２次側回路
４ トランス
５、６ 電源部
７ 電源駆動部
８ ｎｐｎバイポーラトランジスタ
９、１０ ＭＯＳＦＥＴ
１１ ダイオード
１２ 定電流源
１３ 抵抗
１４〜１７ ダイオード
１８、１９ コンパレータ
２０ フリップフロップ回路
２１ 復元回路
２２、２３ パルスカウント回路
２４〜２６ ＯＲ回路
２７ 発振器
２８ パルス発生回路
２９〜３１ ＡＮＤ回路
３２ 駆動部
３３ 駆動回路
３４ 駆動回路
３５ インバータ
３６ インバータ
３７ フリップフロップ回路
３８ フリップフロップ回路
３９ 立上り遅延回路
４０ インバータ
４１ バッファ
４２ ＡＮＤ回路
【技術分野】
【０００１】
本発明は、入力側と出力側との間に掛かる直流電圧を電気的に絶縁した状態で、信号を入力側から出力側に伝達する信号伝達回路に関する。
【背景技術】
【０００２】
信号伝達回路として、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラを用いるものがある。
しかしながら、フォトカプラは入出力間の伝送遅延が大きいため、上述の信号伝達回路では、デジタル信号の伝送遅延が大きくなってしまうという問題がある。また、フォトカプラは、１００℃以上の環境下で使用できないため、上述の信号伝達回路では、１００℃以上の環境下で使用できないという問題もある。
【０００３】
これらの問題を解決するために、例えば、入力側と出力側とを電気的に絶縁状態にする部分にフォトカプラの代わりにトランスを用いることが考えられる。
図１１は、入力側と出力側とを電気的に絶縁状態にする部分としてトランスを用いた信号伝達回路を示す図である。
【０００４】
図１１に示す信号伝達回路１１０は、信号（入力信号）が入力される１次側回路１１１と、信号（出力信号）を出力する２次側回路１１２と、１次側回路１１１から２次側回路１１２へ信号を電気的に絶縁して伝達するトランス１１３とを備えて構成されている。
【０００５】
上記トランス１１３は、１次側コイルと２次側コイルとを備えている。
上記信号伝達回路１１０では、例えば、不図示の温度検出回路から出力される温度を示す温度入力信号及び不図示の異常検出回路から出力される異常を示すＦＡＩＬ入力信号がそれぞれ１次側回路１１１に入力されると、それら温度入力信号及びＦＡＩＬ入力信号がトランス１１３を介して２次側回路１１２へ伝達され、温度入力信号に対応する温度出力信号及びＦＡＩＬ入力信号に対応するＦＡＩＬ出力信号が２次側回路１１２から出力される。
【０００６】
ところで、このような信号伝達回路において、例えば、トランスの１次側コイルに常に一定周期のパルス電圧をかけておき、入力信号のハイレベル期間、その１次側コイルにかかるパルス電圧を低下させ、トランスの２次側コイルにかかるパルス電圧の低下期間、出力信号をハイレベルにするものがある（例えば、特許文献１参照）。このように構成される信号伝達回路において、上述のように、２種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する場合、入力信号の種類に応じて、１次側コイルにかけるパルス電圧のレベルを変え、トランスの２次側コイルにかかるパルス電圧のレベルに応じて、出力信号を出力することが考えられる。
【特許文献１】特開２００６−２８０１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、複数種類の入力信号を１つのトランスを介して１次側回路から２次側回路へ伝達する信号伝達回路の構成としては様々な構成が考えられる。
そこで、本発明では、新たな構成で複数種類の入力信号を１つのトランスを介して入力側から出力側へ伝達することが可能な信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の信号伝達回路は、１次側コイルと２次側コイルとを有するトランスと、第１の入力信号が立ち上がると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と逆極性の第２のパルス電圧を発生させる１次側回路と、前記２次側コイルに前記第１のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第２のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせる２次側回路とを有する信号伝達回路であって、前記１次側回路は、前記第１の入力信号が立ち上がっているとき、第２の入力信号が立ち上がると、前記１次側コイルに前記第１のパルス電圧と同極性の第３のパルス電圧を発生させ、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち上がると、前記１次側コイルに前記第２のパルス電圧と同極性の第４のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第３に対応するパルス電圧又は第４のパルス電圧に対応するパルス電圧が発生すると、第２の出力信号を立ち上がらせる。
【０００９】
これにより、新たな構成で第１及び第２の入力信号のそれぞれの立ち上がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記１次側コイルに前記第３のパルス電圧または前記第４のパルス電圧を一定周期で発生させ、前記２次側回路は、前記２次側コイルに前記第３のパルス電圧に対応するパルス電圧および前記第４のパルス電圧に対応するパルス電圧が発生しなくなると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１０】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１の入力信号が立ち上がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と同極性の第５のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第５のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１１】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第２のパルス電圧と同極性の第６のパルス電圧を発生させ、前記２次側回路は、前記２次側コイルに前記第６のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせるように構成してもよい。
【００１２】
これにより、第１及び第２の入力信号のそれぞれの立ち下がりタイミングを１つのトランスを介して入力側から出力側へ伝達することができる。
また、前記１次側回路は、前記第１のパルス電圧又は前記第２のパルス電圧を２以上発生させるように構成してもよい。
【００１３】
これにより、より確実に第１の入力信号を２次側回路へ伝達することができる。
【発明の効果】
【００１４】
本発明によれば、入力側と出力側の間に掛かる直流電圧を電気的に絶縁した状態で、入力信号を入力側から出力側に伝達する信号伝達回路において、新たな構成で複数種類の入力信号を入力側から出力側へ伝達することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の第１の実施形態の信号伝達回路を示す図である。
図１に示す信号伝達回路１は、１次側回路２と、２次側回路３と、トランス４とを備えて構成されている。
【００１６】
上記１次側回路２は、電源部５、６と、電源駆動部７とを備えて構成されている。
上記電源部５、６は、それぞれ、ｎｐｎバイポーラトランジスタ８と、ＮチャネルのＭＯＳＦＥＴ９、１０と、ダイオード１１と、定電流源１２とを備えて構成されている。
【００１７】
すなわち、ｎｐｎバイポーラトランジスタ８のコレクタ端子は電圧ＶＤＤの電源及びダイオード１１のカソード端子に接続されているとともに定電流源１２を介してＭＯＳＦＥＴ１０のドレイン端子及びｎｐｎバイポーラトランジスタ８のベース端子に接続され、ｎｐｎバイポーラトランジスタ８のエミッタ端子はＭＯＳＦＥＴ９のドレイン端子及びダイオード１１のアノード端子に接続されている。ＭＯＳＦＥＴ９、１０のそれぞれのゲート端子は互いに接続され、ＭＯＳＦＥＴ９のソース端子及びＭＯＳＦＥＴ１０のソース端子はそれぞれグランドに接続されている。電源部５においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの一方端に接続され、電源部６においてｎｐｎバイポーラトランジスタ８とＭＯＳＦＥＴ９との接続点はトランス４の１次側コイルの他方端に接続されている。
【００１８】
なお、トランス４の１次側コイルの一方端（電源部５に接続される点）をＡ点とし、トランス４の１次側コイルの他方端（電源部６に接続される点）をＢ点とする。
上記２次側回路３は、抵抗１３と、ダイオード１４〜１７と、コンパレータ１８、１９と、ＲＳ型のフリップフロップ回路２０と、復元回路２１とを備えて構成されている。
【００１９】
すなわち、コンパレータ１８のプラスの入力端子はトランス４の２次側コイルの一方端及びコンパレータ１９のマイナスの入力端子に接続され、コンパレータ１８の出力端子はフリップフロップ回路２０の入力端子Ｓ及び復元回路２１の一方の入力端子に接続されている。コンパレータ１９のプラスの入力端子はトランス４の２次側コイルの他方端及びコンパレータ１８のマイナスの入力端子に接続され、コンパレータ１９の出力端子はフリップフロップ回路２０のリセット端子Ｒ及び復元回路２１の他方の入力端子に接続されている。ダイオード１４のアノード端子はコンパレータ１８のプラスの入力端子及びダイオード１５のカソード端子に接続され、ダイオード１４のカソード端子はダイオード１６のカソード端子及び抵抗１３の一方端に接続され、ダイオード１６のアノード端子はコンパレータ１９のプラスの入力端子及びダイオード１７のカソード端子に接続され、ダイオード１７のアノード端子はダイオード１５のアノード端子、抵抗１３の他方端、及びグランドに接続されている。
【００２０】
第１の実施形態の信号伝達回路１では、電源駆動部７に入力される温度入力信号（第１の入力信号）に対応する温度出力信号（第１の出力信号）がフリップフロップ回路２０の出力端子Ｑから出力され、電源駆動部７に入力されるＦＡＩＬ入力信号（第２の入力信号）に対応するＦＡＩＬ出力信号（第２の出力信号）が復元回路２１から出力される。
【００２１】
なお、トランス４の２次側コイルの一方端（コンパレータ１８のプラスの入力端子に接続される点）をＣ点とし、トランス４の２次側コイルの他方端（コンパレータ１９のプラスの入力端子に接続される点）をＤ点とする。
【００２２】
図２は、電源駆動部７を示す図である。
図２に示すように、電源駆動部７は、パルスカウント回路２２、２３と、ＯＲ回路２４〜２６と、発振器２７と、パルス発生回路２８と、ＡＮＤ回路２９〜３１と、駆動部３２とを備えて構成されている。
【００２３】
上記駆動部３２は、駆動回路３３、３４と、インバータ３５とを備えて構成されている。
上記パルスカウント回路２２、２３は、それぞれ、インバータ３６と、Ｔ型のフリップフロップ回路３７、３８とを備えて構成されている。なお、フリップフロップ回路３７、３８において、入力端子Ｔに入力される信号は正論理で処理され、入力反転端子Ｔ＿及びリセット解除端子Ｒ＿にそれぞれ入力される信号は負論理で処理されるものとする。
【００２４】
上記パルス発生回路２８は、立上り遅延回路３９と、インバータ４０と、バッファ４１と、ＡＮＤ回路４２とを備えて構成されている。
図３は、復元回路２１を示す図である。
【００２５】
図３に示すように、復元回路２１は、パルスカウント回路４３、４４と、インバータ４５〜４７と、ＡＮＤ回路４８〜５１と、ＯＲ回路５２〜５４と、Ｔ型のフリップフロップ回路５５、５６と、リセット回路５７とを備えて構成されている。
【００２６】
なお、パルスカウント回路４３、４４は、上記パルスカウント回路２２と同様に、インバータ３６と、フリップフロップ回路３７、３８とを備え、コンパレータ１８から出力される信号がパルスカウント回路４３のフリップフロップ回路３７の入力端子Ｔ及びインバータ３６に入力され、ＯＲ回路５２から出力される信号がパルスカウント回路４３のフリップフロップ回路３７のリセット端子Ｒ及びフリップフロップ回路３８のリセット端子Ｒに入力され、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑから出力される信号がフリップフロップ回路５５のリセット解除端子Ｒ＿に入力されるものとする。また、コンパレータ１９から出力される信号がパルスカウント回路４４のフリップフロップ回路３７の入力端子Ｔ及びインバータ３６に入力され、ＯＲ回路５３から出力される信号がパルスカウント回路４４のフリップフロップ回路３７のリセット端子Ｒ及びフリップフロップ回路３８のリセット端子Ｒに入力され、パルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑから出力される信号がフリップフロップ回路５６のリセット解除端子Ｒ＿に入力されるものとする。
【００２７】
上記リセット回路５７は、コンデンサ５８と、定電流源５９と、ＮチャネルのＭＯＳＦＥＴ６０と、コンパレータ６１と、定電圧源６２と、インバータ６３と、ＯＲ回路６４とを備えて構成されている。
【００２８】
すなわち、コンデンサ５８の一方端は、定電流源５９、コンパレータ６１のプラスの入力端子、及びＭＯＳＦＥＴ６０のドレイン端子に接続され、コンデンサ５８の他方端は、グランドに接続されている。コンパレータ６１のマイナスの入力端子は、定電圧源６２のプラス端子に接続され、コンパレータ６１の出力端子は、ＯＲ回路５２、５３のそれぞれの一方端に接続されている。インバータ６３の入力端子は、ＯＲ回路５４の出力端子に接続され、インバータ６３の出力端子は、ＯＲ回路６４の入力端子に接続されている。ＭＯＳＦＥＴ６０のゲート端子は、ＯＲ回路６４の出力端子に接続され、ＭＯＳＦＥＴ６０のソース端子は、グランドに接続されている。
【００２９】
図４は、第１の実施形態の信号伝達回路１内の各回路の出力タイミングチャートを示す図である。なお、温度入力信号及びＦＡＩＬ入力信号のハイレベル期間やローレベル期間は、電源部５のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ４及び電源部６のＭＯＳＦＥＴ９、１０を駆動するための駆動信号Ｍ３のそれぞれのハイレベルのパルス幅よりも十分に長いものとする。また、ｎｐｎバイポーラトランジスタ８のベース−エミッタ間電圧をＶｂｅ、ダイオード１１が動作する際の閾値電圧をＶＦとする。
【００３０】
まず、温度入力信号の立ち上がりタイミングにおいて、駆動回路３４から出力される駆動信号Ｍ１がローレベルからハイレベルになる（例えば、温度入力信号の立ち上がりタイミングにおいて、駆動信号Ｍ１の連続するハイレベルの２つのパルス電圧のうち１つ目のパルス電圧が立ち上がる）。このとき、駆動信号Ｍ２はローレベルである。ハイレベルの駆動信号Ｍ１は、ＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力され、ローレベルの駆動信号Ｍ２は、ＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力される。
【００３１】
すると、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオン、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオフとなり、１次側回路２のＢ点がグランドに繋がり、１次側回路２のＡ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間（トランス４の１次側コイル）にプラス極性の電圧（ＶＤＤ−Ｖｂｅ）（第１のパルス電圧）が発生し、トランス４を介して２次側回路３のＣ点−Ｄ点間（トランス４の２次側コイル）にＡ点−Ｂ点間に発生したプラス極性の電圧に対応するプラス極性の電圧が発生する。このプラス極性の電圧は、コンパレータ１８で設定される閾値（第１の閾値）以上の電圧であり、コンパレータ１８に入力されるとコンパレータ１８からハイレベルの電圧が出力される。
【００３２】
そして、コンパレータ１８からフリップフロップ回路２０の入力端子Ｓにハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される温度出力信号が立ち上がる。
【００３３】
一方、温度入力信号の立ち下がりタイミングにおいて、駆動回路３３から出力される駆動信号Ｍ２がローレベルからハイレベルになる（例えば、温度入力信号の立ち下がりタイミングにおいて、駆動信号Ｍ２の連続するハイレベルの２つのパルス電圧のうち１つ目のパルス電圧が立ち上がる）。このとき、駆動信号Ｍ１はローレベルである。ハイレベルの駆動信号Ｍ２は、ＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力され、ローレベルの駆動信号Ｍ１は、ＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力される。
【００３４】
すると、電源部５のＭＯＳＦＥＴ９と電源部６のｎｐｎバイポーラトランジスタ８とがオン、電源部５のｎｐｎバイポーラトランジスタ８と電源部６のＭＯＳＦＥＴ９とがオフとなり、１次側回路２のＡ点がグランドと繋がり、１次側回路２のＢ点が電源電圧ＶＤＤから電圧Ｖｂｅ降下した分の電圧（ＶＤＤ−Ｖｂｅ）となる。したがって、１次側回路２のＡ点−Ｂ点間にマイナス極性の電圧（−（ＶＤＤ−Ｖｂｅ））（第２のパルス電圧）が発生し、トランス４を介しＣ点−Ｄ点間にマイナス極性の電圧が発生する。このマイナス極性の電圧は、コンパレータ１９で設定される閾値（第２の閾値）以上の電圧であり、コンパレータ１９に入力されるとコンパレータ１９からハイレベルの電圧が出力される。
【００３５】
そして、コンパレータ１９からフリップフロップ回路２０のリセット端子Ｒにハイレベルの電圧が出力されると、フリップフロップ回路２０の出力端子Ｑから出力される電圧が立ち下がる。
【００３６】
なお、コンパレータ１８、１９は、Ｃ点―Ｄ点間電圧が（ＶＤＤ−Ｖｂｅ）と（Ｖｂｅ＋ＶＦ）との間に閾値を持つように設定されているものとする。但し、（ＶＤＤ−Ｖｂｅ）＞（Ｖｂｅ＋ＶＦ）とする。
【００３７】
このように、第１の実施形態の信号伝達回路１は、温度入力信号と同じ立ち上がりタイミング及び立ち下がりタイミングの温度出力信号をトランス４を介して出力する。
次に、ＦＡＩＬ入力信号の立ち上がりタイミング及び立ち下がりタイミングにおける信号伝達回路１の動作について説明する。
【００３８】
なお、温度入力信号がハイレベルの期間、パルスカウント回路２２におけるフリップフロップ回路３７、３８のそれぞれのリセット解除端子Ｒ＿には、ハイレベルの温度入力信号がインバータ７９により反転されたローレベルの信号が入力されるため、パルスカウント回路２２におけるフリップフロップ回路３７、３８のそれぞれの出力端子Ｑから出力される信号がローレベルとなり、温度入力信号がローレベルの期間、パルスカウント回路２３におけるフリップフロップ回路３７、３８のそれぞれのリセット解除端子Ｒ＿には、ローレベルの信号が入力されるため、パルスカウント部４におけるパルスカウント回路２３におけるフリップフロップ回路３７、３８のそれぞれの出力端子Ｑから出力される信号がローレベルになる。
【００３９】
また、発振器２７から出力されるパルス信号の周期は調整可能とする。
また、パルス発生回路２８から出力される一定周期のパルス電圧の各パルス幅は、トランス４のリーケージインダクタンスに基づいて調整されていてもよい。
【００４０】
まず、温度入力信号が立ち上がると、そのタイミングで、駆動回路３４から１つ目のパルス電圧が出力され、パルスカウント回路２３におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ出力される信号がハイレベルからローレベルに変わり、フリップフロップ回路３８の出力端子Ｑから出力される信号はローレベルのままである。
【００４１】
次に、駆動回路３４から２つ目のパルス電圧が出力され、パルスカウント回路２３におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ入力される信号がローレベルからハイレベルに変わり、フリップフロップ回路３８の出力端子ＱからＯＲ回路２４を介してＡＮＤ回路２９の一方の入力端子へ出力される信号がローレベルからハイレベルに変わる。
【００４２】
このパルスカウント回路２３のフリップフロップ回路３８からのハイレベルの信号がＡＮＤ回路２９の一方の入力端子に入力されると、ＡＮＤ回路２９の他方の入力端子にはハイレベルの信号が入力されているため、ＡＮＤ回路２９から発振器２７へ出力される信号がハイレベルになり、発振器２７からパルス発生回路２８へ一定周期のパルス信号が出力される。
【００４３】
そして、パルス発生回路２８に入力されるパルス信号は、立上り遅延回路３９により立ち上がりタイミングが遅延された後、インバータ４０により反転されＡＮＤ回路４２の一方の入力端子に入力されるとともにバッファ４１を介してＡＮＤ回路４２の他方の入力端子に入力される。これにより、ＡＮＤ回路４２からＡＮＤ回路３１の一方の入力端子へ出力されるパルス信号は、発振器２７から出力されるパルス信号と同じ周期で、かつ、立上り遅延回路３９の遅延時間と同じハイレベル期間のパルス信号になる。
【００４４】
なお、このとき、ＡＮＤ回路３１の他方の入力端子にハイレベルの温度入力信号が入力されているため、ＡＮＤ回路３１から出力される信号はパルス発生回路２８から出力されるパルス信号と同じパルス信号になり、そのパルス信号がＯＲ回路２６を介して電源部６へ駆動信号Ｍ３として出力される。このとき、ＡＮＤ回路３０から出力される信号はローレベルであるため、ＯＲ回路２５から電源部５へ駆動信号Ｍ４として出力される信号もローレベルである。
【００４５】
これにより、温度入力信号のハイレベル期間において、１次側回路２のＡ点−Ｂ点間に連続する２つのプラス極性のパルス電圧が発生した後、ＦＡＩＬ入力信号がハイレベルになると、１次側回路２のＡ点−Ｂ点間に一定周期（Ｔ１）のプラス極性のパルス電圧（第３のパルス電圧）が発生する。
【００４６】
一方、温度入力信号が立ち下がると、そのタイミングで、駆動回路３３から１つ目のパルス電圧が出力され、パルスカウント回路２２におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ出力される信号がハイレベルからローレベルに変わる。フリップフロップ回路３８の出力端子Ｑから出力される信号はローレベルのままである。
【００４７】
次に、駆動回路３３から２つ目のパルス電圧が出力され、パルスカウント回路２２におけるフリップフロップ回路３７の入力端子Ｔに入力される。すると、フリップフロップ回路３７の出力反転端子Ｑ＿からフリップフロップ回路３８の入力端子Ｔへ入力される信号がローレベルからハイレベルに変わり、フリップフロップ回路３８の出力端子ＱからＯＲ回路２４を介してＡＮＤ回路２９の一方の入力端子へ出力される信号がローレベルからハイレベルに変わる。
【００４８】
このパルスカウント回路２２のフリップフロップ回路３８からのハイレベルの信号がＡＮＤ回路２９の一方の入力端子に入力されると、ＡＮＤ回路２９の他方の入力端子にはハイレベルの信号が入力されているため、ＡＮＤ回路２９から発振器２７へ出力される信号がハイレベルになり、発振器２７からパルス発生回路２８へ一定周期のパルス信号が出力される。
【００４９】
そして、パルス発生回路２８に入力されるパルス信号は、立上り遅延回路３９により立ち上がりタイミングが遅延された後、インバータ４０により反転されＡＮＤ回路４２の一方の入力端子に入力されるとともに、バッファ４１を介してＡＮＤ回路４２の他方の入力端子に入力される。これにより、ＡＮＤ回路４２からＡＮＤ回路３０の一方の入力端子へ出力されるパルス信号は、発振器２７から出力されるパルス信号と同じ周期で、かつ、立上り遅延回路３９の遅延時間と同じハイレベル期間のパルス信号になる。このとき、ＡＮＤ回路３０の他方の入力端子にハイレベルの温度入力信号が入力されているため、ＡＮＤ回路３０から出力される信号はパルス発生回路２８から出力されるパルス信号と同じになり、そのパルス信号がＯＲ回路２５を介して電源部５へ駆動信号Ｍ４として出力される。
【００５０】
なお、このとき、ＡＮＤ回路３１から出力される信号はローレベルであるため、ＯＲ回路２６から電源部６へ駆動信号Ｍ３として出力される信号もローレベルである。
これにより、温度入力信号のローレベル期間において、１次側回路２のＡ点−Ｂ点間に連続する２つのマイナス極性のパルス電圧が発生した後、ＦＡＩＬ入力信号がハイレベルであると、１次側回路２のＡ点−Ｂ点間に一定周期（Ｔ１）のマイナス極性のパルス電圧（第４のパルス電圧）が発生する。
【００５１】
また、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ入力信号がローレベルになると、ＡＮＤ回路２９から出力される信号がハイレベルからローレベルになり、発振器２７から一定周期（Ｔ１）のパルス信号が出力されなくなる。
【００５２】
このように、第１の実施形態の信号伝達回路１では、温度入力信号とＦＡＩＬ入力信号が共にハイレベルの場合、１次側回路２のＡ点−Ｂ点間に連続する２つのプラス極性のパルス電圧が発生した後、１次側回路２のＡ点−Ｂ点間に一定周期のプラス極性のパルス電圧を発生させるとともに、温度入力信号がローレベルでＦＡＩＬ入力信号がハイレベルの場合、１次側回路２のＡ点−Ｂ点間に連続する２つのマイナス極性のパルス電圧が発生した後、１次側回路２のＡ点−Ｂ点間に一定周期のマイナス極性のパルス電圧を発生させる。そして、ＦＡＩＬ入力信号がローレベルになると、発振器２７から一定周期（Ｔ１）のパルス信号が出力されないようにしている。
【００５３】
次に、復元回路２１の動作について説明する。
なお、パルスカウント回路４３、４４におけるフリップフロップ回路３７、３８は、それぞれ、リセット端子Ｒにハイレベルの信号が入力されると、ローレベルの信号を出力するものとする。また、フリップフロップ回路５５、５６は、それぞれ、リセット解除端子Ｒ＿にローレベルの信号が入力されると、ローレベルの信号を出力するものとする。まず、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号が立ち上がると、２次側回路３のＣ点−Ｄ点間に発生する１つ目のプラス極性のパルス電圧により、コンパレータ１８から復元回路２１のＡＮＤ回路５０の一方の入力端子へ出力される信号がハイレベルになる。このとき、すでに、温度入力信号の立ち上がり時に２次側回路３のＣ点−Ｄ点間に連続して発生する２つのプラス極性のパルス電圧により、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５５のリセット解除端子Ｒ＿へハイレベルの信号が出力され、フリップフロップ回路５５の出力端子Ｑからインバータ４６へローレベルの信号が出力され、インバータ４６からＡＮＤ回路５０の他方の入力端子へハイレベルの信号が出力されている。そのため、ＡＮＤ回路５０からフリップフロップ回路５５の入力端子Ｔへ出力される信号がハイレベルになり、フリップフロップ回路５５の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルからハイレベルになる。
【００５４】
また、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号が立ち上がると、２次側回路３のＣ点−Ｄ点間に発生する１つ目のマイナス極性のパルス電圧により、コンパレータ１９から復元回路２１のＡＮＤ回路５１の一方の入力端子へ出力される信号がハイレベルになる。このとき、すでに、温度入力信号の立ち下がり時に２次側回路３のＣ点−Ｄ点間に連続して発生する２つのマイナス極性のパルス電圧により、パルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５６のリセット解除端子Ｒ＿へハイレベルの信号が出力され、フリップフロップ回路５６の出力端子Ｑからインバータ４７へローレベルの信号が出力され、インバータ４７からＡＮＤ回路５１の他方の入力端子へハイレベルの信号が出力されている。そのため、ＡＮＤ回路５１からフリップフロップ回路５６の入力端子Ｔへ出力される信号がハイレベルになり、フリップフロップ回路５６の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルからハイレベルになる。
【００５５】
また、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ出力信号が立ち上がると、インバータ６３からＯＲ回路６４を介してＭＯＳＦＥＴ６０のゲート端子へ出力される信号がローレベルになり、ＭＯＳＦＥＴ６０がオフし、定電流源５９によりコンデンサ５８の両端電圧が上昇していく。このコンデンサ５８の両端電圧は、２次側回路３のＣ点−Ｄ点間にパルス電圧が発生すると、コンパレータ１８またはコンパレータ１９からパルス電圧が出力され、ＭＯＳＦＥＴ６０がオンし、グランドの電圧に低下する。
【００５６】
そして、温度入力信号のハイレベル期間又はローレベル期間において、ＦＡＩＬ入力信号が立下がり、２次側回路３のＣ点−Ｄ点間に一定周期のパルス電圧が発生しなくなると、コンパレータ１８またはコンパレータ１９からパルス電圧が出力されなくなり、ＭＯＳＦＥＴ６０がオフし続ける。その後、コンデンサ５８の両端電圧がコンパレータ６１のマイナスの入力端子に入力される電圧Ｖ１よりも高くなると、コンパレータ６１から出力される信号がハイレベルになり、そのハイレベルの信号がＯＲ回路５２を介してパルスカウント回路４３のフリップフロップ回路３８のリセット端子Ｒに入力されるとともにＯＲ回路５３を介してパルスカウント回路４４のフリップフロップ回路３８のリセット端子Ｒに入力される。すると、パルスカウント回路４３のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５５のリセット解除端子Ｒ＿へ出力される信号がローレベルになるとともにパルスカウント回路４４のフリップフロップ回路３８の出力端子Ｑからフリップフロップ回路５６のリセット解除端子Ｒ＿へ出力される信号がローレベルになり、フリップフロップ回路５５またはフリップフロップ回路５６の出力端子ＱからＯＲ回路５４を介して出力されるＦＡＩＬ出力信号がローレベルになる。
【００５７】
このように、本実施形態の信号伝達回路１では、温度入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達し温度出力信号として出力することができるとともにＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００５８】
次に、本発明の第２の実施形態の信号伝達回路を説明する。
図５は、第２の実施形態の信号伝達回路の電源駆動部を示す図である。
図５に示す電源駆動部６５は、インバータ６６、６７と、駆動回路６８〜７１と、ＯＲ回路７２、７３と、ＡＮＤ回路７４、７５とを備えて構成されている。
【００５９】
なお、駆動回路６８、７０は、それぞれ、ハイレベルの信号が入力されると、連続する２つのパルス電圧を出力し、駆動回路６９、７１は、それぞれ、ハイレベルの信号が入力されると、１つのパルス電圧を出力するものとする。
【００６０】
図６は、第２の実施形態の信号伝達回路の復元回路を示す図である。
図６に示す復元回路７６は、パルスカウント回路７７、７８と、ＡＮＤ回路７９、８０と、ＯＲ回路８１と、Ｔ型のフリップフロップ回路８２と、立上り遅延回路８３、８４とを備えて構成されている。
【００６１】
なお、パルスカウント回路７７、７８は、上記パルスカウント回路２２、２３と同様に、インバータ３６と、フリップフロップ回路３７、３８とを備え、コンパレータ１８から出力される信号がパルスカウント回路７７のフリップフロップ回路３７のＴ端子及びインバータ３６に出力され、コンパレータ１９から出力される信号がパルスカウント回路７７のフリップフロップ回路３７のリセット解除端子Ｒ＿及びフリップフロップ回路３８のリセット解除端子Ｒ＿に出力され、パルスカウント回路７７のフリップフロップ回路３８の出力端子Ｑから出力される信号が立上り遅延回路８３を通してＡＮＤ回路７９の一方の入力端子に出力されるものとする。また、コンパレータ１９から出力される信号がパルスカウント回路７８のフリップフロップ回路３７のＴ端子及びインバータ３６に出力され、コンパレータ１８から出力される信号がパルスカウント回路７８のフリップフロップ回路３７のリセット解除端子Ｒ＿及びフリップフロップ回路３８のリセット解除端子Ｒ＿に入力され、パルスカウント回路７８のフリップフロップ回路３８の出力端子Ｑから出力される信号が立上り遅延回路８４を通してＡＮＤ回路８０の一方の入力端子に出力されるものとする。
【００６２】
なお、第２の実施形態の信号伝達回路における電源駆動部６５及び復元回路７６以外の構成は、図１に示す第１の実施形態の信号伝達回路１の構成と同様とする。
図７は、本発明の第２の実施形態の信号伝達回路内の各回路の出力タイミングチャートを示す図である。
【００６３】
また、立上り遅延回路８３、８４の遅延時間はパルスの幅より長くなるように設定されている。
次に、第２の実施形態の信号伝達回路の動作について図５〜図７を参照して説明する。
【００６４】
まず、温度入力信号がローレベルからハイレベルになると、駆動回路７０から連続する２つのパルス電圧が出力され、その連続する２つのパルス電圧がＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子に出力される。このとき、ＡＮＤ回路７５の他方の入力端子には、ハイレベルの温度入力信号が入力されているので、連続する２つのパルス電圧がＡＮＤ回路７５から電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子へ駆動信号Ｍ３として出力される。このとき、駆動信号Ｍ４はローレベルである。以降の第２の実施形態の信号伝達回路における電源部５、６の動作は、図１に示す第１の実施形態の信号伝達回路１の電源部５、６の動作と同様であり、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に連続して発生する２つのプラス極性のパルス電圧によりコンパレータ１８からフリップフロップ回路２０の入力端子Ｓへ出力される信号がハイレベルになると、フリップフロップ回路２０から出力される温度出力信号がローレベルからハイレベルになる。
【００６５】
一方、温度入力信号がハイレベルからローレベルになると、その温度入力信号がインバータ６７により反転され駆動回路６８へ出力される。すると、駆動回路６８から連続する２つのパルス電圧がＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子に出力される。このとき、ＡＮＤ回路７４の他方の入力端子には、インバータ６７から出力されるハイレベルの信号が入力されているので、連続する２つのパルス電圧がＡＮＤ回路７４から電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子へ駆動信号Ｍ４として出力される。このとき、駆動信号Ｍ３はローレベルである。以降の第２の実施形態の信号伝達回路における電源部５、６の動作は、図１に示す第１の実施形態の信号伝達回路１の電源部５、６の動作と同様であり、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に連続して発生する２つのマイナス極性のパルス電圧によりコンパレータ１９からフリップフロップ回路２０のリセット端子Ｒに出力される信号がハイレベルになると、フリップフロップ回路２０から出力される温度入力信号がハイレベルからローレベルになる。
【００６６】
次に、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号がローレベルからハイレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はハイレベルになっているため、復元回路７６のパルスカウント回路７７には、すでに連続する２つのパルス電圧が入力されており、パルスカウント回路７７からＡＮＤ回路７９の一方の入力端子へはハイレベルの信号が入力されているものとする。
【００６７】
まず、ＦＡＩＬ入力信号がハイレベルになり、電源駆動部６５の駆動回路７１からＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子へ１つのパルス電圧が出力されると（このとき、ＡＮＤ回路７５の他方の入力端子には、ハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７５から駆動信号Ｍ３として出力される。そして、この駆動信号Ｍ３が電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ４はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのプラス極性のパルス電圧（第３のパルス電圧）が発生し、コンパレータ１８から復元回路７６のＡＮＤ回路７９の他方の入力端子へハイレベルの信号が出力される。そして、パルスカウント回路７７から出力されるハイレベルの信号が立ち上がり遅延回路８３を介してＡＮＤ回路７９の一方の入力端子に入力されると、ＡＮＤ回路７９からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルになる。
【００６８】
次に、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号がローレベルからハイレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにローレベルになっているため、復元回路７６のパルスカウント回路７８には連続する２つのパルス電圧が入力されており、パルスカウント回路７８からＡＮＤ回路８０の一方の入力端子へハイレベルの信号が入力されているものとする。
【００６９】
まず、ＦＡＩＬ入力信号がハイレベルになり、電源駆動部６５の駆動回路７１からＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７４の他方の入力端子にはインバータ６７により反転されたハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７４から駆動信号Ｍ４として出力される。そして、この駆動信号Ｍ４が電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ３はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのマイナス極性のパルス電圧（第４のパルス電圧）が発生し、コンパレータ１９から復元回路７６のＡＮＤ回路８０の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７８から出力されるハイレベルの信号が立ち上がり遅延回路８４を介してＡＮＤ回路８０の一方の入力端子に入力されると、ＡＮＤ回路８０からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルになる。
【００７０】
次に、温度入力信号のハイレベル期間において、ＦＡＩＬ入力信号がハイレベルからローレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにハイレベルになっているため、復元回路７６のパルスカウント回路７７には連続する２つのパルス電圧が入力されており、パルスカウント回路７７からＡＮＤ回路７９の一方の入力端子へハイレベルの信号が入力されているものとする。
【００７１】
まず、ＦＡＩＬ入力信号がローレベルになり、電源駆動部６５の駆動回路６９からＯＲ回路７３を介してＡＮＤ回路７５の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７５の他方の入力端子にはハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７５から駆動信号Ｍ３として出力される。そして、この駆動信号Ｍ３が電源部６のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ４はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのプラス極性のパルス電圧（第５のパルス電圧）が発生し、コンパレータ１８から復元回路７６のＡＮＤ回路７９の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７７から出力されるハイレベルの信号が立ち上がり遅延回路８３を介してＡＮＤ回路７９の一方の入力端子に入力されると、ＡＮＤ回路７９からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルからローレベルになる。
【００７２】
次に、温度入力信号のローレベル期間において、ＦＡＩＬ入力信号がハイレベルからローレベルになるときの第２の実施形態の信号伝達回路の動作について説明する。なお、温度入力信号はすでにローレベルになっているため、復元回路７６のパルスカウント回路７８には連続する２つのパルス電圧が入力されており、パルスカウント回路７８からＡＮＤ回路８０の一方の入力端子へハイレベルの信号が入力されているものとする。
【００７３】
まず、ＦＡＩＬ入力信号がローレベルになり、電源駆動部６５の駆動回路６９からＯＲ回路７２を介してＡＮＤ回路７４の一方の入力端子へ１つのパルス電圧が入力されると（このとき、ＡＮＤ回路７４の他方の入力端子にはインバータ６７により反転されたハイレベルの温度入力信号が入力されている）、１つのパルス電圧がＡＮＤ回路７４から駆動信号Ｍ４として出力される。そして、この駆動信号Ｍ４が電源部５のＭＯＳＦＥＴ９、１０のそれぞれのゲート端子に入力されると（このとき、駆動信号Ｍ３はローレベルである）、１次側回路２のＡ点−Ｂ点間及び２次側回路３のＣ点−Ｄ点間に１つのマイナス極性のパルス電圧（第６のパルス電圧）が発生し、コンパレータ１９から復元回路７６のＡＮＤ回路８０の他方の入力端子へ出力される信号がハイレベルになる。そして、パルスカウント回路７８から出力されるハイレベルの信号が立ち上がり遅延回路８４を介してＡＮＤ回路８０の一方の入力端子に入力されると、ＡＮＤ回路８０からＯＲ回路８１を介してフリップフロップ回路８２の入力端子Ｔに出力される信号がハイレベルになり、フリップフロップ回路８２の出力端子Ｑから出力されるＦＡＩＬ出力信号がハイレベルからローレベルになる。
【００７４】
このように、本発明の第２の実施形態の信号伝達回路においても、温度入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達し温度出力信号として出力することができるとともにＦＡＩＬ入力信号をトランス４を介して１次側回路２から２次側回路３へ伝達しＦＡＩＬ出力信号として出力することができる。
【００７５】
次に、Ａ点−Ｂ点間に発生するプラス極性のパルス電圧（例えば、温度入力信号の立ち上がりタイミングに発生するプラス極性のパルス電圧やＦＡＩＬ入力信号の立ち上がりタイミングに発生するプラス極性のパルス電圧）が立ち下がった後の第１の実施形態の信号伝達回路１又は第２の実施形態の信号伝達回路の動作について説明する。
【００７６】
図８に示すように、まず、Ａ点−Ｂ点間に発生するプラス極性のパルス電圧が立ち下がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のｎｐｎバイポーラトランジスタ８を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のダイオード１１を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））が発生するとともに、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のＭＯＳＦＥＴ９、電源部６のグランドの順に流れていた電流が、電源部５の電源（ＶＤＤ）、電源部５のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部６のダイオード１１、電源部６の電源（ＶＤＤ）の順に流れるため、トランス4に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００７７】
なお、このときＡ点−Ｂ点間に発生するマイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））はコンパレータ１９からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、マイナス極性の電圧（−（ＶＦ＋Ｖｂｅ））は上記第２の閾値未満の電圧とする。
【００７８】
次に、Ａ点−Ｂ点間に発生するマイナス極性のパルス電圧（例えば、温度入力信号の立ち下がりタイミングに発生するマイナス極性のパルス電圧やＦＡＩＬ入力信号の立ち下がりタイミングに発生するマイナス極性のパルス電圧）が立ち上がった後の第１の実施形態の信号伝達回路１又は第２の実施形態の信号伝達回路の動作について説明する。
【００７９】
図８に示すように、まず、Ａ点−Ｂ点間に発生するマイナス極性のパルス電圧が立ち上がると、トランス４の１次側コイルの一端（Ａ点）が電源部５のダイオード１１を介して電源部５の電源（ＶＤＤ）に接続され、１次側コイルの他方端（Ｂ点）が電源部６のｎｐｎバイポーラトランジスタ８を介して電源部６の電源（ＶＤＤ）に接続されるため、Ａ点−Ｂ点間にプラス極性の電圧（ＶＦ＋Ｖｂｅ）が発生するとともに、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のＭＯＳＦＥＴ９、電源部５のグランドの順に流れていた電流が、電源部６の電源（ＶＤＤ）、電源部６のｎｐｎバイポーラトランジスタ８、トランス４の１次側コイル、電源部５のダイオード１１、電源部５の電源（ＶＤＤ）の順に流れるため、トランス4に蓄積されたエネルギーがリセットされる。そして、トランス４に蓄積されたエネルギーがリセットされると、トランス４に流れる電流はゼロになり、Ａ点、Ｂ点の電圧はそれぞれ電源電圧ＶＤＤになる。
【００８０】
なお、このときＡ点−Ｂ点間に発生するプラス極性の電圧（ＶＦ＋Ｖｂｅ）はコンパレータ１８からハイレベルの電圧が出力されない大きさの電圧とする。すなわち、プラス極性の電圧（ＶＦ＋Ｖｂｅ）は上記第１の閾値未満の電圧とする。
【００８１】
従って、第１の実施形態の信号伝達回路１や第２の実施形態の信号伝達回路は、トランス４の結合係数が悪くても、入力信号の立ち上がりタイミング後や立ち下がりタイミング後において、トランス４のリーケージインダクタンスとＣ点、Ｄ点の容量成分とによりＬＣ発振を抑えることができ、フリップフロップ回路２０の誤動作を防止できる。
【００８２】
次に、上記駆動回路３３、３４の構成について説明する。
図９は、駆動回路３３を示す図である。なお、駆動回路３４の回路構成は、駆動回路３３の回路構成と同様であるため説明を省略する。
【００８３】
図９に示す駆動回路３３は、インバータ８９、９０と、立上り遅延回路９１〜９３と、バッファ９４、９５と、ＡＮＤ回路９６、９７と、ＯＲ回路９８とを備えて構成されている。
【００８４】
図１０は、駆動回路３３、３４内の各回路から出力される信号のタイミングチャートを示す図である。なお、駆動回路３３の立上り遅延回路９１、９３及び駆動回路３４の立上り遅延回路９１、９３のそれぞれの遅延時間は同じものとし、駆動回路３３の立上り遅延回路９２及び駆動回路３４の立上り遅延回路９２のそれぞれの遅延時間は同じものとする。また、駆動回路３３、３４において、立上り遅延回路９１の遅延時間：立上り遅延回路９２の遅延時間＝（ＶＦ＋Ｖｂｅ）：（ＶＤＤ−Ｖｂｅ）を目安とする。
【００８５】
まず、立ち上がりタイミング時の温度入力信号は、駆動回路３４において、バッファ９４を介してＡＮＤ回路９６の一方の入力端子に入力されるとともに、立上り遅延回路９１により所定時間遅延され、インバータ８９により反転され、ＡＮＤ回路９６の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２６へ出力される。また、立ち上がりタイミング時の温度入力信号は、駆動回路３４において、立上り遅延回路９１、９２により所定時間遅延され、バッファ９５を介してＡＮＤ回路９７の一方の入力端子に入力されるとともに、立上り遅延回路９１〜９３により所定時間遅延され、インバータ９０により反転され、ＡＮＤ回路９７の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２６へ出力された後、さらにＡＮＤ回路９７からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ１としてＯＲ回路２５へ出力される。
【００８６】
また、立ち下がりタイミング時の温度入力信号は、インバータ３５により反転された後、駆動回路３３において、バッファ９４を介してＡＮＤ回路９６の一方の入力端子に入力されるとともに、立上り遅延回路９１により所定時間遅延され、インバータ８９により反転され、ＡＮＤ回路９６の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力される。また、立ち下がりタイミング時の温度入力信号は、インバータ３５により反転された後、駆動回路３３において、立上り遅延回路９１、９２により所定時間遅延され、バッファ９５を介してＡＮＤ回路９７の一方の入力端子に入力されるとともに、立上り遅延回路９１〜９３により所定時間遅延され、インバータ９０により反転され、ＡＮＤ回路９７の他方の入力端子に入力される。これにより、ＡＮＤ回路９６からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力された後、さらにＡＮＤ回路９７からＯＲ回路９８を介してハイレベルのパルス電圧が駆動信号Ｍ２としてＯＲ回路２５へ出力される。
【００８７】
なお、上記第２の実施形態の信号伝達回路における駆動回路６８、７０のそれぞれの構成は、駆動回路３３の構成と同じであるため、説明を省略する。
また、上記第２の実施形態の信号伝達回路における駆動回路６９、７１は、それぞれ、駆動回路３３におけるインバータ８９と、立上り遅延回路９１と、バッファ９４と、ＡＮＤ回路９６とで構成され、ＡＮＤ回路９６から出力される信号が駆動回路６９、７１のそれぞれの出力信号となる。
【００８８】
また、上記実施形態では、温度入力信号及びＦＡＩＬ入力信号がトランス４を介して１次側回路２から２次側回路３へ伝達され２次側回路３から温度出力信号及びＦＡＩＬ出力信号として出力される構成であるが、トランス４を介して１次側回路２から２次側回路３へ伝達する信号は特に限定されない。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施形態の信号伝達回路を示す図である。
【図２】本発明の実施形態の信号伝達回路内の駆動部を示す図である。
【図３】本発明の実施形態の信号伝達回路内の復元回路を示す図である。
【図４】本発明の実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図５】本発明の第２の実施形態の信号伝達回路内の駆動部を示す図である。
【図６】本発明の第２の実施形態の信号伝達回路内の復元回路を示す図である。
【図７】本発明の第２の実施形態の信号伝達回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図８】第１の実施形態の信号伝達回路又は第２の実施形態の実施形態の信号伝達回路における１次側回路のＡ点−Ｂ点間にかかる電圧を示す図である。
【図９】本実施形態の信号伝達回路における駆動回路を示す図である。
【図１０】駆動回路内の各回路から出力される信号のタイミングチャートを示す図である。
【図１１】従来の信号伝達回路を示す図である。
【符号の説明】
【００９０】
１ 信号伝達回路
２ １次側回路
３ ２次側回路
４ トランス
５、６ 電源部
７ 電源駆動部
８ ｎｐｎバイポーラトランジスタ
９、１０ ＭＯＳＦＥＴ
１１ ダイオード
１２ 定電流源
１３ 抵抗
１４〜１７ ダイオード
１８、１９ コンパレータ
２０ フリップフロップ回路
２１ 復元回路
２２、２３ パルスカウント回路
２４〜２６ ＯＲ回路
２７ 発振器
２８ パルス発生回路
２９〜３１ ＡＮＤ回路
３２ 駆動部
３３ 駆動回路
３４ 駆動回路
３５ インバータ
３６ インバータ
３７ フリップフロップ回路
３８ フリップフロップ回路
３９ 立上り遅延回路
４０ インバータ
４１ バッファ
４２ ＡＮＤ回路
【特許請求の範囲】
【請求項１】
１次側コイルと２次側コイルとを有するトランスと、
第１の入力信号が立ち上がると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と逆極性の第２のパルス電圧を発生させる１次側回路と、
前記２次側コイルに前記第１のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第２のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせる２次側回路と、
を有する信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち上がっているとき、第２の入力信号が立ち上がると、前記１次側コイルに前記第１のパルス電圧と同極性の第３のパルス電圧を発生させ、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち上がると、前記１次側コイルに前記第２のパルス電圧と同極性の第４のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第３に対応するパルス電圧又は第４のパルス電圧に対応するパルス電圧が発生すると、第２の出力信号を立ち上がらせる
ことを特徴とする信号伝達回路。
【請求項２】
請求項１に記載の信号伝達回路であって、
前記１次側回路は、前記１次側コイルに前記第３のパルス電圧または前記第４のパルス電圧を一定周期で発生させ、
前記２次側回路は、前記２次側コイルに前記第３のパルス電圧に対応するパルス電圧および前記第４のパルス電圧に対応するパルス電圧が発生しなくなると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項３】
請求項１に記載の信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち上がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と同極性の第５のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第５のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項４】
請求項１又は請求項３に記載の信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第２のパルス電圧と同極性の第６のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第６のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項５】
請求項１〜４の何れか１項に記載の信号伝達回路であって、
前記１次側回路は、前記第１のパルス電圧又は前記第２のパルス電圧を２以上発生させる
ことを特徴とする信号伝達回路。
【請求項１】
１次側コイルと２次側コイルとを有するトランスと、
第１の入力信号が立ち上がると、前記１次側コイルに第１のパルス電圧を発生させ、前記第１の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と逆極性の第２のパルス電圧を発生させる１次側回路と、
前記２次側コイルに前記第１のパルス電圧に対応するパルス電圧が発生すると、第１の出力信号を立ち上がらせ、前記２次側コイルに前記第２のパルス電圧に対応するパルス電圧が発生すると、前記第１の出力信号を立ち下がらせる２次側回路と、
を有する信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち上がっているとき、第２の入力信号が立ち上がると、前記１次側コイルに前記第１のパルス電圧と同極性の第３のパルス電圧を発生させ、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち上がると、前記１次側コイルに前記第２のパルス電圧と同極性の第４のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第３に対応するパルス電圧又は第４のパルス電圧に対応するパルス電圧が発生すると、第２の出力信号を立ち上がらせる
ことを特徴とする信号伝達回路。
【請求項２】
請求項１に記載の信号伝達回路であって、
前記１次側回路は、前記１次側コイルに前記第３のパルス電圧または前記第４のパルス電圧を一定周期で発生させ、
前記２次側回路は、前記２次側コイルに前記第３のパルス電圧に対応するパルス電圧および前記第４のパルス電圧に対応するパルス電圧が発生しなくなると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項３】
請求項１に記載の信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち上がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第１のパルス電圧と同極性の第５のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第５のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項４】
請求項１又は請求項３に記載の信号伝達回路であって、
前記１次側回路は、前記第１の入力信号が立ち下がっているとき、前記第２の入力信号が立ち下がると、前記１次側コイルに前記第２のパルス電圧と同極性の第６のパルス電圧を発生させ、
前記２次側回路は、前記２次側コイルに前記第６のパルス電圧に対応するパルス電圧が発生すると、前記第２の出力信号を立ち下がらせる
ことを特徴とする信号伝達回路。
【請求項５】
請求項１〜４の何れか１項に記載の信号伝達回路であって、
前記１次側回路は、前記第１のパルス電圧又は前記第２のパルス電圧を２以上発生させる
ことを特徴とする信号伝達回路。
【図１１】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−１４７５６４（Ｐ２００９−１４７５６４Ａ）
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願番号】特願２００７−３２１３７６（Ｐ２００７−３２１３７６）
【出願日】平成１９年１２月１２日（２００７．１２．１２）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願日】平成１９年１２月１２日（２００７．１２．１２）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
[ Back to top ]