半導体発光素子とその製造法
【課題】製造プロセスが簡易化された、光取り出し効率が良い発光素子及びその製造法を提供する。
【解決手段】基板上に形成されたｐ型半導体層と、ｐ型半導体層上に形成された活性層と、１面を導波構造配置面として形成し、他面を活性層上に形成したｎ型半導体層と、それぞれｎ型半導体層及び基板に電気的に接続された第１の電極と第２の電極と、導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、ｎ型半導体層の導波構造配置面に形成された導波構造と、を有する。
【解決手段】基板上に形成されたｐ型半導体層と、ｐ型半導体層上に形成された活性層と、１面を導波構造配置面として形成し、他面を活性層上に形成したｎ型半導体層と、それぞれｎ型半導体層及び基板に電気的に接続された第１の電極と第２の電極と、導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、ｎ型半導体層の導波構造配置面に形成された導波構造と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造法に関し、特に複数のナノロッドをｎ型半導体層に形成した導波構造を有する半導体発光素子及びその製造法に関する。
【背景技術】
【０００２】
現在、ＵＶ光、青色、緑色の波長帯の光を出力する発光ダイオード（ＬＥＤ）や半導体レーザなどの発光素子が実用化されているが、基板上に形成されたｎ型層や、活性層、ｐ型クラッド層などの積層構造によって発光素子の光取り出し効率が決まることが知られている。光取り出し効率とは、ＬＥＤにおいて、活性層で発生した光のうちＬＥＤから空気中に発する割合である。従来のＬＥＤにおいては、半導体の屈折率が空気より大きく、半導体と空気の界面での全反射により活性層からの光がＬＥＤ内部に閉じ込められるので、光取り出し効率が低い。そこで、ＬＥＤの積層構造の表面に凹凸を形成することにより光取り出し効率を向上しようとする考えが出て来ている。しかし、このような構造では、なおも光の取り出し効率が十分とは言えない。即ち、ｐ型クラッド層は抵抗率が高いため、高効率に発光させるためには、ｐ型クラッド層の層厚を２００ｎｍ程度に薄くしなければならないが、上記凹凸構造を設けるには層厚を大きくする必要があり、ＬＥＤの電気的性質にも好ましくない影響を及ぼす問題がある。
【０００３】
この問題に対する解決策として、ｎ型厚膜層上に積層構造を形成した複数のナノロッドが形成された発光素子が提案されている（特許文献２を参照）。
【特許文献１】米国特許第６８２５０５６号明細書
【特許文献２】米国特許第７１３２６７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記発光素子では、厚膜のｎ型半導体層上にそれぞれが、ｎ型半導体層、活性層、ｐ型半導体層を積層してなるナノロッドを突出形成させて光の取り出し効率を向上しようとするが、製造工程が煩雑で、製造コストが高くつく。
【０００５】
本発明は、上記問題点を考慮してなされたものであり、製造が簡単で、光の取り出し効率が良い発光素子及びその製造法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、１つの観点によれば、本発明は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子において、基板と、基板上に形成されたｐ型半導体層と、ｐ型半導体層上に形成された活性層と、１面を導波構造配置面として形成し、他面を活性層上に形成したｎ型半導体層と、それぞれｎ型半導体層及び基板に電気的に接続された第１の電極と第２の電極と、導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、ｎ型半導体層の導波構造配置面に形成された導波構造と、を有することを特徴とする。
【０００７】
なお、前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することが好ましい。
【０００８】
さらに、前記ナノロッドのそれぞれは、円柱状に形成され、高さが２００ｎｍ以上であることが好ましい。
【０００９】
また、前記発光素子では、ｎ型半導体層の上に形成された保護層をさらに有してもよく、該保護層は好ましくは、空気以上、ｎ型半導体層以下の屈折率を有する。
【００１０】
また、前記発光素子は、好ましくは、ｎ型半導体層の上に導波構造を囲んで形成された保護層を有してもよく、該保護層は好ましくは、空気以上ｎ型半導体層以下の屈折率を有する。
【００１１】
また、前記保護層は、透明であることが好ましい。
【００１２】
また、前記保護層は、絶縁体、具体的にはＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されることが好ましい。
【００１３】
また、前記発光素子では、基板が、導電性材料、具体的にはＳｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることが好ましい。
【００１４】
前記発光素子ではさらに、基板とｐ型半導体層との間に反射層が形成され、反射層とｐ型半導体層との間に電流拡散層が形成されてもよい。
【００１５】
なお、前記反射層は、金属からなることが好ましい。
【００１６】
さらに、前記電流拡散層は、透明であることが好ましい。
【００１７】
本発明の他の観点によれば、本発明は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子の製造法において、第１の基板と第２の基板を用意し、第１の基板上にｎ型半導体層と活性層とｐ型半導体層を上へ順に形成し、第１の基板を、一番上になるように第２の基板の上に設け、ｎ型半導体層が露出するよう第１の基板をｎ型半導体層から分離し、ｎ型半導体層をエッチングして、互いに間隔をおいてｎ型半導体層から突出した複数のナノロッドにより構成される導波構造を形成することにより、導波構造をそなえた半導体発光素子を製造することを特徴とする。
【００１８】
なお、前記製造法では、ｐ型半導体層が、２００ｎｍ以下の厚さを有することが好ましい。
【００１９】
さらに、前記製造法では、それぞれのナノロッドが、第２の基板に対して直角に突出して、２００ｎｍ以上の高さを有するように形成されることが好ましい。
【００２０】
また、前記製造法において、好ましくは、マスクとして粒子含有材料を用いたドライエッチング法によって、ｎ型半導体層をパターン化し導波構造を形成する。
【００２１】
なお、前記ドライエッチング法として好ましくは、誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いる。
【００２２】
また、前記粒子含有材料には、直径８００ｎｍ以下の粒子が含まれることが好ましい。
【００２３】
さらに、前記粒子として、無機酸化化合物例えば、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３の中から１又は２以上の組合せを用いることが好ましい。
【００２４】
さらに、前記製造法では、好ましくは、ｐ型半導体層、第２の基板上にそれぞれさらに第１、第２の合金層を形成し、金属接合法により、第１の基板が一番上になるように第１と第２の合金層を接合し、さらにまた、レーザ除去法を用い、第１の基板をｎ型半導体層から分離する。
【発明の効果】
【００２５】
本発明の発光素子及びその製造法によれば、簡単にｎ型半導体層から複数のナノロッドにより構成される導波構造を形成することができるので、製造プロセスが簡易化された、光の取り出し効率が良い発光素子及びその製造法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態を図面に基づいて説明する。
【００２７】
図１は、本発明の実施の形態にかかる発光素子の例の一部を示す側面図である。この実施の形態にかかる発光素子は、ＵＶ光、青光、緑光などの波長が３００〜５５０ｎｍの光を発する構成をする。
【００２８】
この発光素子は、基板２１（第１の基板）、基板２１上に形成されたｐ型半導体層１４と、ｐ型半導体層１４上に形成された活性層１３と、１面を導波構造配置面１８とし、他面を活性層１３と接触するように活性層１３上に形成したｎ型半導体層１２と、ｎ型半導体層１２に電気的に接続され、ｎ型半導体層１２上に形成され、動作電圧を印加する第１の電極６１と、基板２１に電気的に接続され、基板２１下に形成され、動作電圧を印加する第２の電極６２とから構成されている。ｎ型半導体層１２の導波構造配置面１８をパターン化して導波構造４を形成する。導波構造４としては、導波構造配置面１８から複数のナノロッド４１が突出て形成され、これらのナノロッド４１は互いにある間隔をおいて導波構造配置面１８に直立している。この実施の形態では、各ナノロッド４１は、好ましくは２００ｎｍ以上の長さを有する。ｐ型半導体層１４は、２００ｎｍ以下の層厚を有する。
【００２９】
この実施の形態では、それぞれのナノロッド４１は、導波構造配置面１８に連続的に垂直に突出して形成された周面４３と導波構造配置面１８から離れて該周面４３に連続的に形成された自由端部４２を有する。この例では、ナノロッド４１を、好ましくは円柱体形状に形成する。
【００３０】
前記発光素子では、好ましくは、ｎ型半導体層１２の上に導波構造４を囲んで形成された保護層８１をさらに有し、保護層８１は好ましくは、空気以上（ｎ＝１以上）、ｎ型半導体層１２以下（ｎ＝２．４〜２．５以上）の屈折率（ｎ）を有する。保護層８１を有することにより、半導体と空気の界面での全反射により活性層からの光がＬＥＤ内部に閉じ込められることが低下できるので、光取り出し効率が高くなる。
【００３１】
また、保護層８１は、透明であることが好ましい。保護層８１は、絶縁体、具体的にはＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されることが好ましい。
【００３２】
また、前記発光素子では、基板２１が、導電性材料、具体的にはＳｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることが好ましい。この例では、基板２１は、Ｓｉを用いて形成される。
【００３３】
前記発光素子ではさらに、基板２１とｐ型半導体層１４との間に反射層１６が形成され、反射層１６とｐ型半導体層１４との間に電流拡散層１５が形成されてもよい。これにより、光の取り出し効率が良くなる。
【００３４】
また、活性層１３は、ほぼ４５０ｎｍの波長の光を発することができる。反射層１６は、金属からなることが好ましい。電流拡散層１５は、透明であることが好ましい。ｎ型半導体層１２及びｐ型半導体層１４は、ＧａＮ、ＡｌＮ、ＩｎＮからなることが好ましい。
【００３５】
図２〜図８は、図１の発光素子の製造法を示す側面図である。
【００３６】
本発明の製造法により製造される半導体発光素子は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる。まず、第１の基板１１と第２の基板２１を用意する。第１の基板１１上にｎ型半導体層１２と活性層１３とｐ型半導体層１４と電流拡散層１５と反射層１６と第１のＡｕ−Ｓｎ合金層１７とをこの順に形成する。（図２参照）。他方、第２の基板２１上に第２のＡｕ−Ｓｎ合金層２２を積層する（図３参照）。第１のＡｕ−Ｓｎ合金層１７と第２のＡｕ−Ｓｎ合金層２２を例えば３５０℃にて共晶接合することによってこの合金接合層を介して多層構造を有する第１の基板１１が一番上になるように第２の基板２１に設ける（図４参照）。ｎ型半導体層１２を露出させるように第１の基板１１を分離する（図５参照）。ｎ型半導体層１２にパターンマスク３を設け（図６参照）、ｎ型半導体層１２をエッチングしてパターン化し、複数のナノロッド４１が互いに間隔をおいてｎ型半導体層１２から突出して導波構造４を形成する（図７及び図８参照）。
【００３７】
この例では、好ましくは、ｐ型半導体層１４は、２００ｎｍ以下の厚さを有する。
【００３８】
この例では、好ましくは、ナノロッド４１のそれぞれは、第２の基板２１に対して直角に突出して、２００ｎｍ以上の高さを有するように形成される。
【００３９】
この例では、パターン化するためのマスクとしては好ましくは、粒子含有材料を用いるドライエッチング法を用いる。
【００４０】
この例では、ドライエッチング法としては、例えば誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いることができる。
【００４１】
前記粒子含有材料には、直径０．８μｍ以下の粒子３０、３０、…が含まれることが好ましい。また、粒子３０、３０、…としては、無機酸化化合物例えば、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３から１又は２以上の組合せを用いることが好ましい。この例では、粒子３０として、ＴｉＯ材料を用いる。
【００４２】
この例では、ｎ型半導体層１２とｐ型半導体層１４と活性層１３は、好ましくは、エピタキシャル成長法により形成される。
【００４３】
この例では好ましくは、金属接合法により、第１の基板１１が一番上になるように第１と第２の合金層１７、２２を接合し、またレーザ除去法を用い、第１の基板１１をｎ型半導体層１２から分離する。
【００４４】
保護層８１を、例えばプラズマ増強化学気相堆積（ＰＥＣＶＤ）法或いはスピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ，ＳＯＧ）コーティング法によりパターン化されたｎ型半導体層１２上に形成する。
【００４５】
電流拡散層１５及び反射層１６は、蒸着により形成される。
【００４６】
― 実施例 ―
以下、上記製造法の実施の形態にかかる実施例及び比較例について説明する。
【００４７】
〈実施例１〉
まず、サファイア（Ａｌ２Ｏ３）基板（第１の基板）１１上に、金属気相エピタキシャル成長法（ＭＯＶＰＥ）により、ｎ型ＧａＮ半導体層１２と、ＩｎＧａＮ／ＧａＮを１０回繰り返し規則的に積層された活性層１３とｐ型ＧａＮ半導体層１４（層厚が約１００ｎｍ）とを成長させた。このサファイア基板は直径が約２インチで、層厚が５００μｍである。この成長は、ＭＯＶＰＥ法のみならず、ＭＢＥやハイドライド気相エピタキシャル法を用いてもよい。
【００４８】
次いで、ｐ型ＧａＮ半導体層１４上に電子ビーム蒸着装置により膜厚が約２００ｎｍのＩＴＯからなる電流拡散層１５を形成する。電流拡散層１５の上に、電子ビーム蒸着装置により膜厚が約５００ｎｍのＡｌ金属層を反射層１６として堆積させる。反射層１６の上に蒸着により膜厚が約２μｍの第１のＡｕ−Ｓｎ合金層１７が形成される。
【００４９】
一方、図３に示すように、２インチ径、５００μｍ厚のシリコン基板（第２の基板）２１の上に蒸着により層厚が約２μｍの第２のＡｕ−Ｓｎ合金層２２が形成される。
【００５０】
図４に示すように、第１と第２のＡｕ−Ｓｎ合金層１７、２２は、例えば３５０℃にて共晶接合により接合され、第１の基板１１が一番上になるようにシリコン基板１２に設けられる。波長が２４８ｎｍ（パルス周期：２５×１０−９ｓ、レーザスポットサイズ：１．２ｍｍ×１．２ｍｍ）のレーザ装置を用い、サファイア基板１１とｎ型ＧａＮ半導体層１２の境界に向けて発光させることにより、当該境界における接合を破壊し、ｎ型ＧａＮ半導体層１２を露出させるようにサファイア基板１１を除去する（図５参照）。塩酸液を用いてサファイア基板１１上の残留物を除去すると共に、ＩＣＰＲＩＥ法によりｎ型半導体層１２上の残留物を除去してｎ型半導体層１２全体を露出させる。
【００５１】
ＴｉＯを用いて形成された径０．８μｍ以下の複数の半球状粒子３０、３０、…をアルコール溶剤に分散させ、マスクとする粒子含有液を調製する。回転速度が６０００ｒｐｓのスピンコーディング装置により、ｎ型ＧａＮ半導体層１２に塗布する。溶剤が蒸発した後、半球状粒子３０、３０、…がマスク３としてｎ型ＧａＮ半導体層１２上に粘着される。なお、この例では、粒子３０の、分散密度が３×１０９個（ｐａｒｔｉｃｌｅｓ）／ｃｍ２である。
【００５２】
ｎ型ＧａＮ半導体層１２に対して、ＩＣＰＲＩＥ法により複数の半球状粒子３０、３０、…を有するマスク３を介してほぼ２分間エッチングをし、図７に示すように、複数の粒子３０を載せたナノロッド４１が所定の間隔をおいて形成される。この例では、ナノロッド４１は、約２００ｎｍの長さを有する。次いで、ＨＦ酸を用いてナノロッド４１上の粒子３０を除去する（図８参照）。図９は、ｎ型ＧａＮ半導体層１２上に形成されたナノロッド４１、４１、…の２００００倍率で撮ったＳＥＭ電子写真である。
【００５３】
マスク３のスピンコーディングの前に、ｎ型ＧａＮ半導体層１２の一部に約３０００Å厚のＳｉＯ２層５を形成する。エッチングにより、図７を示すように、粒子３０を載せたナノロッド４１、４１、…を形成すると共に、ＳｉＯ２層５を載せた突起６０を形成する。ＨＦ酸により粒子３０とＳｉＯ２層５を除去する。次いで、突起６０及びシリコン基板２１の上にそれぞれ第１の電極６１、第２の電極６２を形成する。この例では、第１の電極６１として、Ｔｉ−Ａｌ−Ｐｔ−Ａｕ合金を用いて蒸着によりｎ型電極を形成され、第２の電極６２として、Ｔｉ−Ａｕ合金を用いてｐ型電極を形成する。
【００５４】
〈実施例２〉
実施例２の発光素子は、実施例１の発光素子と同様に製造されるが、エッチング時間は５分間である。この例によるナノロッド４１は約１０００ｎｍの長さを有する。
【００５５】
〈比較例１〉
比較例１の発光素子は、実施例１の発光素子と同様に製造されるが、ｎ型ＧａＮ半導体層１２上に複数のナノロッド４１が形成されていない。
【００５６】
図１０は、実施例１、２及び比較例１のパワー出力を示すグラフである。図１０に示すように、実施例１と実施例２の発光素子の発光パワー出力は比較例１の発光素子よりも高い。とりわけ例えば、電流が２０ｍＡのとき、実施例２の発光パワー出力が２２．３ｍＷであり、実施例１の発光パワー出力が１７．５ｍＷであるように実施例２の発光パワー出力は実施例１よりも高いことが分かる。
【００５７】
このように、ｎ型ＧａＮ半導体層１２上にナノロッド４１、４１、…が２００ｎｍ以上形成されたことにより、発光パワー出力を高めることができる。
【００５８】
図１１は、実施例１、実施例２及び比較例１の発光素子のファーフィールドパターンを示す。実施例１と実施例２については破線で示し、比較例１について実線で描いた。図１１の結果より、実施例１と実施例２は９０度方向において比較例１よりも強度が高く、光取り出し効率が高いことが分かる。
【００５９】
前記発光実験により、ｎ型ＧａＮ半導体層１２上に形成されたナノロッド４１が長いほど、光取り出し効率を良くすることができる。
【００６０】
―シミュレーション例（ＳＥ）―
保護層８１の形成について図１２から１４を参照しながら説明する。
【００６１】
半導体発光素子の光取り出し効率については、Ｂｒｅａｕｌｔ Ｒｅｓｅａｒｃｈ Ｏｒｇａｎｉｚａｔｉｏｎにより開発されたソフトウェアＡＳＡＰ（登録商標）によるシミュレーション装置を用いて解析を行う。
【００６２】
〈ＳＥ１〉
保護層８１は、ナノロッド４１の自由端を覆うように膜厚が２μｍになるまで積層される。シミュレーション実験において、図１２に示す構造を有する発光素子についてのパラメータは、半導体材料がＧａＮ、ｐ型半導体層１４の層厚が２００ｎｍ、活性層１３の層厚がナノロッド４１の高さ２００ｎｍを含めて２μｍである。
【００６３】
〈ＳＥ２〉
ＳＥ１とほぼ同様であるが、保護層８１が、図１３のようにナノロッド４１の自由端部４２と同一高さに形成される。
【００６４】
〈ＳＥ３〉
保護層８１が、ＳＥ１とＳＥ２と違って、図１４に示すように、ナノロッド４１の自由端部４２の上に載置するように設けられる。
【００６５】
〈ＳＥ４〉
図示しないが、保護層８１を形成していない半導体発光素子を用意する。
【００６６】
〈ＳＣＥ１（比較用）〉
図示しないが、ナノロッド４１及び保護層８１を形成していない半導体発光素子を用意する。
【００６７】
表１は、ＳＥ１〜４及びＳＣＥ１の発光強度についてのシミュレーション結果を示す
【００６８】
なお、改善度は下式により算出できる。
改善度（Ｉｍｐｒｏｖｅｍｅｎｔ）＝［（ＶＳＥ−ＶＳＣＥ）／ＶＳＣＥ］×１００％
ただし、ＶＳＥは、シミュレーションによるＳＥの強度（ｉｎｔｅｎｓｉｔｙ）の計算値、ＶＳＣＥは、シミュレーションによるＳＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｃｏｍｐａｒａｔｉｖｅ Ｅｘａｍｐｌｅ）の強度の計算値である。
【００６９】
【表１】
【００７０】
表１から、保護層８１を形成したＳＥ１〜ＳＥ３は保護層８１を形成しないＳＥ４よりも強度が高く改善度もよいことが分かる。とりわけ図１２の保護層８１がナノロッド４１を含めて厚くされた発光素子は光取り出し効率が良いことが分かる。このように、保護層８１が形成されても半導体発光素子の光取り出し効率に悪い影響を与えないことが分かる。
【００７１】
本発明の半導体発光素子によれば、ｎ型半導体層１２をバッファ層としてその上に導波構造として複数のナノロッド４１を形成し且つ保護層８１をナノロッド４１を含めて厚く積層させたことにより、発光素子と空気との屈折率の差を小さくすることができ、光取り出し効率を向上させることができる。
【産業上の利用可能性】
【００７２】
本発明の半導体発光素子は、高発光効率の光源として有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態にかかる発光素子例の一部を示す側面図である。
【図２】図１の発光素子の製造法を示す側面図である。
【図３】図１の発光素子の製造法を示す側面図である。
【図４】図１の発光素子の製造法を示す側面図である。
【図５】図１の発光素子の製造法を示す側面図である。
【図６】図１の発光素子の製造法を示す側面図である。
【図７】図１の発光素子の製造法を示す側面図である。
【図８】図１の発光素子の製造法を示す側面図である。
【図９】図１の発光素子におけるｎ型半導体層上に形成された複数のナノロッドを示す電子写真である。
【図１０】図１の発光素子にかかる実施例１と２、比較例１の出力パワー／電流を示すグラフ図である。
【図１１】図１の発光素子にかかる実施例１と２、比較例１のファーフィールドパターンを示すグラフ図である。
【図１２】本発明のＳＥ１による発光素子を示す側面図である。
【図１３】本発明のＳＥ２による発光素子を示す側面図である。
【図１４】本発明のＳＥ３による発光素子を示す側面図である。
【符号の説明】
【００７４】
１１ 第１の基板（サファイア基板）
１２ ｎ型半導体層
１３ 活性層
１４ ｐ型半導体層
１５ 電流拡散層
１６ 反射層
１７、２２ 合金層
１８ 導波構造配置面
２１ 第２の基板（シリコン基板）
３ マスク
３０ 粒子
４ 導波構造
４１ ナノロッド
４２ 自由端部
５ ＳｉＯ２層
６０ 突起
６１ 第１の電極（ｎ型）
６２ 第２の電極（ｐ型）
８１ 保護層
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造法に関し、特に複数のナノロッドをｎ型半導体層に形成した導波構造を有する半導体発光素子及びその製造法に関する。
【背景技術】
【０００２】
現在、ＵＶ光、青色、緑色の波長帯の光を出力する発光ダイオード（ＬＥＤ）や半導体レーザなどの発光素子が実用化されているが、基板上に形成されたｎ型層や、活性層、ｐ型クラッド層などの積層構造によって発光素子の光取り出し効率が決まることが知られている。光取り出し効率とは、ＬＥＤにおいて、活性層で発生した光のうちＬＥＤから空気中に発する割合である。従来のＬＥＤにおいては、半導体の屈折率が空気より大きく、半導体と空気の界面での全反射により活性層からの光がＬＥＤ内部に閉じ込められるので、光取り出し効率が低い。そこで、ＬＥＤの積層構造の表面に凹凸を形成することにより光取り出し効率を向上しようとする考えが出て来ている。しかし、このような構造では、なおも光の取り出し効率が十分とは言えない。即ち、ｐ型クラッド層は抵抗率が高いため、高効率に発光させるためには、ｐ型クラッド層の層厚を２００ｎｍ程度に薄くしなければならないが、上記凹凸構造を設けるには層厚を大きくする必要があり、ＬＥＤの電気的性質にも好ましくない影響を及ぼす問題がある。
【０００３】
この問題に対する解決策として、ｎ型厚膜層上に積層構造を形成した複数のナノロッドが形成された発光素子が提案されている（特許文献２を参照）。
【特許文献１】米国特許第６８２５０５６号明細書
【特許文献２】米国特許第７１３２６７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記発光素子では、厚膜のｎ型半導体層上にそれぞれが、ｎ型半導体層、活性層、ｐ型半導体層を積層してなるナノロッドを突出形成させて光の取り出し効率を向上しようとするが、製造工程が煩雑で、製造コストが高くつく。
【０００５】
本発明は、上記問題点を考慮してなされたものであり、製造が簡単で、光の取り出し効率が良い発光素子及びその製造法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、１つの観点によれば、本発明は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子において、基板と、基板上に形成されたｐ型半導体層と、ｐ型半導体層上に形成された活性層と、１面を導波構造配置面として形成し、他面を活性層上に形成したｎ型半導体層と、それぞれｎ型半導体層及び基板に電気的に接続された第１の電極と第２の電極と、導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、ｎ型半導体層の導波構造配置面に形成された導波構造と、を有することを特徴とする。
【０００７】
なお、前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することが好ましい。
【０００８】
さらに、前記ナノロッドのそれぞれは、円柱状に形成され、高さが２００ｎｍ以上であることが好ましい。
【０００９】
また、前記発光素子では、ｎ型半導体層の上に形成された保護層をさらに有してもよく、該保護層は好ましくは、空気以上、ｎ型半導体層以下の屈折率を有する。
【００１０】
また、前記発光素子は、好ましくは、ｎ型半導体層の上に導波構造を囲んで形成された保護層を有してもよく、該保護層は好ましくは、空気以上ｎ型半導体層以下の屈折率を有する。
【００１１】
また、前記保護層は、透明であることが好ましい。
【００１２】
また、前記保護層は、絶縁体、具体的にはＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されることが好ましい。
【００１３】
また、前記発光素子では、基板が、導電性材料、具体的にはＳｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることが好ましい。
【００１４】
前記発光素子ではさらに、基板とｐ型半導体層との間に反射層が形成され、反射層とｐ型半導体層との間に電流拡散層が形成されてもよい。
【００１５】
なお、前記反射層は、金属からなることが好ましい。
【００１６】
さらに、前記電流拡散層は、透明であることが好ましい。
【００１７】
本発明の他の観点によれば、本発明は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子の製造法において、第１の基板と第２の基板を用意し、第１の基板上にｎ型半導体層と活性層とｐ型半導体層を上へ順に形成し、第１の基板を、一番上になるように第２の基板の上に設け、ｎ型半導体層が露出するよう第１の基板をｎ型半導体層から分離し、ｎ型半導体層をエッチングして、互いに間隔をおいてｎ型半導体層から突出した複数のナノロッドにより構成される導波構造を形成することにより、導波構造をそなえた半導体発光素子を製造することを特徴とする。
【００１８】
なお、前記製造法では、ｐ型半導体層が、２００ｎｍ以下の厚さを有することが好ましい。
【００１９】
さらに、前記製造法では、それぞれのナノロッドが、第２の基板に対して直角に突出して、２００ｎｍ以上の高さを有するように形成されることが好ましい。
【００２０】
また、前記製造法において、好ましくは、マスクとして粒子含有材料を用いたドライエッチング法によって、ｎ型半導体層をパターン化し導波構造を形成する。
【００２１】
なお、前記ドライエッチング法として好ましくは、誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いる。
【００２２】
また、前記粒子含有材料には、直径８００ｎｍ以下の粒子が含まれることが好ましい。
【００２３】
さらに、前記粒子として、無機酸化化合物例えば、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３の中から１又は２以上の組合せを用いることが好ましい。
【００２４】
さらに、前記製造法では、好ましくは、ｐ型半導体層、第２の基板上にそれぞれさらに第１、第２の合金層を形成し、金属接合法により、第１の基板が一番上になるように第１と第２の合金層を接合し、さらにまた、レーザ除去法を用い、第１の基板をｎ型半導体層から分離する。
【発明の効果】
【００２５】
本発明の発光素子及びその製造法によれば、簡単にｎ型半導体層から複数のナノロッドにより構成される導波構造を形成することができるので、製造プロセスが簡易化された、光の取り出し効率が良い発光素子及びその製造法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態を図面に基づいて説明する。
【００２７】
図１は、本発明の実施の形態にかかる発光素子の例の一部を示す側面図である。この実施の形態にかかる発光素子は、ＵＶ光、青光、緑光などの波長が３００〜５５０ｎｍの光を発する構成をする。
【００２８】
この発光素子は、基板２１（第１の基板）、基板２１上に形成されたｐ型半導体層１４と、ｐ型半導体層１４上に形成された活性層１３と、１面を導波構造配置面１８とし、他面を活性層１３と接触するように活性層１３上に形成したｎ型半導体層１２と、ｎ型半導体層１２に電気的に接続され、ｎ型半導体層１２上に形成され、動作電圧を印加する第１の電極６１と、基板２１に電気的に接続され、基板２１下に形成され、動作電圧を印加する第２の電極６２とから構成されている。ｎ型半導体層１２の導波構造配置面１８をパターン化して導波構造４を形成する。導波構造４としては、導波構造配置面１８から複数のナノロッド４１が突出て形成され、これらのナノロッド４１は互いにある間隔をおいて導波構造配置面１８に直立している。この実施の形態では、各ナノロッド４１は、好ましくは２００ｎｍ以上の長さを有する。ｐ型半導体層１４は、２００ｎｍ以下の層厚を有する。
【００２９】
この実施の形態では、それぞれのナノロッド４１は、導波構造配置面１８に連続的に垂直に突出して形成された周面４３と導波構造配置面１８から離れて該周面４３に連続的に形成された自由端部４２を有する。この例では、ナノロッド４１を、好ましくは円柱体形状に形成する。
【００３０】
前記発光素子では、好ましくは、ｎ型半導体層１２の上に導波構造４を囲んで形成された保護層８１をさらに有し、保護層８１は好ましくは、空気以上（ｎ＝１以上）、ｎ型半導体層１２以下（ｎ＝２．４〜２．５以上）の屈折率（ｎ）を有する。保護層８１を有することにより、半導体と空気の界面での全反射により活性層からの光がＬＥＤ内部に閉じ込められることが低下できるので、光取り出し効率が高くなる。
【００３１】
また、保護層８１は、透明であることが好ましい。保護層８１は、絶縁体、具体的にはＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されることが好ましい。
【００３２】
また、前記発光素子では、基板２１が、導電性材料、具体的にはＳｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることが好ましい。この例では、基板２１は、Ｓｉを用いて形成される。
【００３３】
前記発光素子ではさらに、基板２１とｐ型半導体層１４との間に反射層１６が形成され、反射層１６とｐ型半導体層１４との間に電流拡散層１５が形成されてもよい。これにより、光の取り出し効率が良くなる。
【００３４】
また、活性層１３は、ほぼ４５０ｎｍの波長の光を発することができる。反射層１６は、金属からなることが好ましい。電流拡散層１５は、透明であることが好ましい。ｎ型半導体層１２及びｐ型半導体層１４は、ＧａＮ、ＡｌＮ、ＩｎＮからなることが好ましい。
【００３５】
図２〜図８は、図１の発光素子の製造法を示す側面図である。
【００３６】
本発明の製造法により製造される半導体発光素子は、３００ｎｍ〜５５０ｎｍの波長の光を発することができる。まず、第１の基板１１と第２の基板２１を用意する。第１の基板１１上にｎ型半導体層１２と活性層１３とｐ型半導体層１４と電流拡散層１５と反射層１６と第１のＡｕ−Ｓｎ合金層１７とをこの順に形成する。（図２参照）。他方、第２の基板２１上に第２のＡｕ−Ｓｎ合金層２２を積層する（図３参照）。第１のＡｕ−Ｓｎ合金層１７と第２のＡｕ−Ｓｎ合金層２２を例えば３５０℃にて共晶接合することによってこの合金接合層を介して多層構造を有する第１の基板１１が一番上になるように第２の基板２１に設ける（図４参照）。ｎ型半導体層１２を露出させるように第１の基板１１を分離する（図５参照）。ｎ型半導体層１２にパターンマスク３を設け（図６参照）、ｎ型半導体層１２をエッチングしてパターン化し、複数のナノロッド４１が互いに間隔をおいてｎ型半導体層１２から突出して導波構造４を形成する（図７及び図８参照）。
【００３７】
この例では、好ましくは、ｐ型半導体層１４は、２００ｎｍ以下の厚さを有する。
【００３８】
この例では、好ましくは、ナノロッド４１のそれぞれは、第２の基板２１に対して直角に突出して、２００ｎｍ以上の高さを有するように形成される。
【００３９】
この例では、パターン化するためのマスクとしては好ましくは、粒子含有材料を用いるドライエッチング法を用いる。
【００４０】
この例では、ドライエッチング法としては、例えば誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いることができる。
【００４１】
前記粒子含有材料には、直径０．８μｍ以下の粒子３０、３０、…が含まれることが好ましい。また、粒子３０、３０、…としては、無機酸化化合物例えば、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３から１又は２以上の組合せを用いることが好ましい。この例では、粒子３０として、ＴｉＯ材料を用いる。
【００４２】
この例では、ｎ型半導体層１２とｐ型半導体層１４と活性層１３は、好ましくは、エピタキシャル成長法により形成される。
【００４３】
この例では好ましくは、金属接合法により、第１の基板１１が一番上になるように第１と第２の合金層１７、２２を接合し、またレーザ除去法を用い、第１の基板１１をｎ型半導体層１２から分離する。
【００４４】
保護層８１を、例えばプラズマ増強化学気相堆積（ＰＥＣＶＤ）法或いはスピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ，ＳＯＧ）コーティング法によりパターン化されたｎ型半導体層１２上に形成する。
【００４５】
電流拡散層１５及び反射層１６は、蒸着により形成される。
【００４６】
― 実施例 ―
以下、上記製造法の実施の形態にかかる実施例及び比較例について説明する。
【００４７】
〈実施例１〉
まず、サファイア（Ａｌ２Ｏ３）基板（第１の基板）１１上に、金属気相エピタキシャル成長法（ＭＯＶＰＥ）により、ｎ型ＧａＮ半導体層１２と、ＩｎＧａＮ／ＧａＮを１０回繰り返し規則的に積層された活性層１３とｐ型ＧａＮ半導体層１４（層厚が約１００ｎｍ）とを成長させた。このサファイア基板は直径が約２インチで、層厚が５００μｍである。この成長は、ＭＯＶＰＥ法のみならず、ＭＢＥやハイドライド気相エピタキシャル法を用いてもよい。
【００４８】
次いで、ｐ型ＧａＮ半導体層１４上に電子ビーム蒸着装置により膜厚が約２００ｎｍのＩＴＯからなる電流拡散層１５を形成する。電流拡散層１５の上に、電子ビーム蒸着装置により膜厚が約５００ｎｍのＡｌ金属層を反射層１６として堆積させる。反射層１６の上に蒸着により膜厚が約２μｍの第１のＡｕ−Ｓｎ合金層１７が形成される。
【００４９】
一方、図３に示すように、２インチ径、５００μｍ厚のシリコン基板（第２の基板）２１の上に蒸着により層厚が約２μｍの第２のＡｕ−Ｓｎ合金層２２が形成される。
【００５０】
図４に示すように、第１と第２のＡｕ−Ｓｎ合金層１７、２２は、例えば３５０℃にて共晶接合により接合され、第１の基板１１が一番上になるようにシリコン基板１２に設けられる。波長が２４８ｎｍ（パルス周期：２５×１０−９ｓ、レーザスポットサイズ：１．２ｍｍ×１．２ｍｍ）のレーザ装置を用い、サファイア基板１１とｎ型ＧａＮ半導体層１２の境界に向けて発光させることにより、当該境界における接合を破壊し、ｎ型ＧａＮ半導体層１２を露出させるようにサファイア基板１１を除去する（図５参照）。塩酸液を用いてサファイア基板１１上の残留物を除去すると共に、ＩＣＰＲＩＥ法によりｎ型半導体層１２上の残留物を除去してｎ型半導体層１２全体を露出させる。
【００５１】
ＴｉＯを用いて形成された径０．８μｍ以下の複数の半球状粒子３０、３０、…をアルコール溶剤に分散させ、マスクとする粒子含有液を調製する。回転速度が６０００ｒｐｓのスピンコーディング装置により、ｎ型ＧａＮ半導体層１２に塗布する。溶剤が蒸発した後、半球状粒子３０、３０、…がマスク３としてｎ型ＧａＮ半導体層１２上に粘着される。なお、この例では、粒子３０の、分散密度が３×１０９個（ｐａｒｔｉｃｌｅｓ）／ｃｍ２である。
【００５２】
ｎ型ＧａＮ半導体層１２に対して、ＩＣＰＲＩＥ法により複数の半球状粒子３０、３０、…を有するマスク３を介してほぼ２分間エッチングをし、図７に示すように、複数の粒子３０を載せたナノロッド４１が所定の間隔をおいて形成される。この例では、ナノロッド４１は、約２００ｎｍの長さを有する。次いで、ＨＦ酸を用いてナノロッド４１上の粒子３０を除去する（図８参照）。図９は、ｎ型ＧａＮ半導体層１２上に形成されたナノロッド４１、４１、…の２００００倍率で撮ったＳＥＭ電子写真である。
【００５３】
マスク３のスピンコーディングの前に、ｎ型ＧａＮ半導体層１２の一部に約３０００Å厚のＳｉＯ２層５を形成する。エッチングにより、図７を示すように、粒子３０を載せたナノロッド４１、４１、…を形成すると共に、ＳｉＯ２層５を載せた突起６０を形成する。ＨＦ酸により粒子３０とＳｉＯ２層５を除去する。次いで、突起６０及びシリコン基板２１の上にそれぞれ第１の電極６１、第２の電極６２を形成する。この例では、第１の電極６１として、Ｔｉ−Ａｌ−Ｐｔ−Ａｕ合金を用いて蒸着によりｎ型電極を形成され、第２の電極６２として、Ｔｉ−Ａｕ合金を用いてｐ型電極を形成する。
【００５４】
〈実施例２〉
実施例２の発光素子は、実施例１の発光素子と同様に製造されるが、エッチング時間は５分間である。この例によるナノロッド４１は約１０００ｎｍの長さを有する。
【００５５】
〈比較例１〉
比較例１の発光素子は、実施例１の発光素子と同様に製造されるが、ｎ型ＧａＮ半導体層１２上に複数のナノロッド４１が形成されていない。
【００５６】
図１０は、実施例１、２及び比較例１のパワー出力を示すグラフである。図１０に示すように、実施例１と実施例２の発光素子の発光パワー出力は比較例１の発光素子よりも高い。とりわけ例えば、電流が２０ｍＡのとき、実施例２の発光パワー出力が２２．３ｍＷであり、実施例１の発光パワー出力が１７．５ｍＷであるように実施例２の発光パワー出力は実施例１よりも高いことが分かる。
【００５７】
このように、ｎ型ＧａＮ半導体層１２上にナノロッド４１、４１、…が２００ｎｍ以上形成されたことにより、発光パワー出力を高めることができる。
【００５８】
図１１は、実施例１、実施例２及び比較例１の発光素子のファーフィールドパターンを示す。実施例１と実施例２については破線で示し、比較例１について実線で描いた。図１１の結果より、実施例１と実施例２は９０度方向において比較例１よりも強度が高く、光取り出し効率が高いことが分かる。
【００５９】
前記発光実験により、ｎ型ＧａＮ半導体層１２上に形成されたナノロッド４１が長いほど、光取り出し効率を良くすることができる。
【００６０】
―シミュレーション例（ＳＥ）―
保護層８１の形成について図１２から１４を参照しながら説明する。
【００６１】
半導体発光素子の光取り出し効率については、Ｂｒｅａｕｌｔ Ｒｅｓｅａｒｃｈ Ｏｒｇａｎｉｚａｔｉｏｎにより開発されたソフトウェアＡＳＡＰ（登録商標）によるシミュレーション装置を用いて解析を行う。
【００６２】
〈ＳＥ１〉
保護層８１は、ナノロッド４１の自由端を覆うように膜厚が２μｍになるまで積層される。シミュレーション実験において、図１２に示す構造を有する発光素子についてのパラメータは、半導体材料がＧａＮ、ｐ型半導体層１４の層厚が２００ｎｍ、活性層１３の層厚がナノロッド４１の高さ２００ｎｍを含めて２μｍである。
【００６３】
〈ＳＥ２〉
ＳＥ１とほぼ同様であるが、保護層８１が、図１３のようにナノロッド４１の自由端部４２と同一高さに形成される。
【００６４】
〈ＳＥ３〉
保護層８１が、ＳＥ１とＳＥ２と違って、図１４に示すように、ナノロッド４１の自由端部４２の上に載置するように設けられる。
【００６５】
〈ＳＥ４〉
図示しないが、保護層８１を形成していない半導体発光素子を用意する。
【００６６】
〈ＳＣＥ１（比較用）〉
図示しないが、ナノロッド４１及び保護層８１を形成していない半導体発光素子を用意する。
【００６７】
表１は、ＳＥ１〜４及びＳＣＥ１の発光強度についてのシミュレーション結果を示す
【００６８】
なお、改善度は下式により算出できる。
改善度（Ｉｍｐｒｏｖｅｍｅｎｔ）＝［（ＶＳＥ−ＶＳＣＥ）／ＶＳＣＥ］×１００％
ただし、ＶＳＥは、シミュレーションによるＳＥの強度（ｉｎｔｅｎｓｉｔｙ）の計算値、ＶＳＣＥは、シミュレーションによるＳＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｃｏｍｐａｒａｔｉｖｅ Ｅｘａｍｐｌｅ）の強度の計算値である。
【００６９】
【表１】
【００７０】
表１から、保護層８１を形成したＳＥ１〜ＳＥ３は保護層８１を形成しないＳＥ４よりも強度が高く改善度もよいことが分かる。とりわけ図１２の保護層８１がナノロッド４１を含めて厚くされた発光素子は光取り出し効率が良いことが分かる。このように、保護層８１が形成されても半導体発光素子の光取り出し効率に悪い影響を与えないことが分かる。
【００７１】
本発明の半導体発光素子によれば、ｎ型半導体層１２をバッファ層としてその上に導波構造として複数のナノロッド４１を形成し且つ保護層８１をナノロッド４１を含めて厚く積層させたことにより、発光素子と空気との屈折率の差を小さくすることができ、光取り出し効率を向上させることができる。
【産業上の利用可能性】
【００７２】
本発明の半導体発光素子は、高発光効率の光源として有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態にかかる発光素子例の一部を示す側面図である。
【図２】図１の発光素子の製造法を示す側面図である。
【図３】図１の発光素子の製造法を示す側面図である。
【図４】図１の発光素子の製造法を示す側面図である。
【図５】図１の発光素子の製造法を示す側面図である。
【図６】図１の発光素子の製造法を示す側面図である。
【図７】図１の発光素子の製造法を示す側面図である。
【図８】図１の発光素子の製造法を示す側面図である。
【図９】図１の発光素子におけるｎ型半導体層上に形成された複数のナノロッドを示す電子写真である。
【図１０】図１の発光素子にかかる実施例１と２、比較例１の出力パワー／電流を示すグラフ図である。
【図１１】図１の発光素子にかかる実施例１と２、比較例１のファーフィールドパターンを示すグラフ図である。
【図１２】本発明のＳＥ１による発光素子を示す側面図である。
【図１３】本発明のＳＥ２による発光素子を示す側面図である。
【図１４】本発明のＳＥ３による発光素子を示す側面図である。
【符号の説明】
【００７４】
１１ 第１の基板（サファイア基板）
１２ ｎ型半導体層
１３ 活性層
１４ ｐ型半導体層
１５ 電流拡散層
１６ 反射層
１７、２２ 合金層
１８ 導波構造配置面
２１ 第２の基板（シリコン基板）
３ マスク
３０ 粒子
４ 導波構造
４１ ナノロッド
４２ 自由端部
５ ＳｉＯ２層
６０ 突起
６１ 第１の電極（ｎ型）
６２ 第２の電極（ｐ型）
８１ 保護層
【特許請求の範囲】
【請求項１】
３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子であって、
基板と、
前記基板上に形成されたｐ型半導体層と、
前記ｐ型半導体層上に形成された活性層と、
１面を導波構造配置面として形成し、他面を前記活性層上に形成したｎ型半導体層と、
それぞれ前記ｎ型半導体層及び前記基板に電気的に接続された第１の電極と第２の電極と、
前記導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、前記ｎ型半導体層の導波構造配置面に形成された導波構造と、
を有することを特徴とする半導体発光素子。
【請求項２】
前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記ナノロッドのそれぞれは、高さが２００ｎｍ以上であることを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記ナノロッドのそれぞれは、円柱状に形成されたことを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記ｎ型半導体層の上に形成された保護層をさらに有し、該保護層は空気以上、ｎ型半導体層以下の屈折率を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項６】
前記ｎ型半導体層の上に前記導波構造を囲んで形成された保護層をさらに有し、該保護層は空気以上、ｎ型半導体層以下の屈折率を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項７】
前記保護層は、透明であることを特徴とする請求項６に記載の半導体発光素子。
【請求項８】
前記保護層は、絶縁体を用いて形成されたことを特徴とする請求項６に記載の半導体発光素子。
【請求項９】
前記保護層は、ＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されたことを特徴とする請求項６に記載の半導体発光素子。
【請求項１０】
前記基板は、導電性材料からなることを特徴とする請求項１に記載の半導体発光素子。
【請求項１１】
前記基板は、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることを特徴とする請求項１０に記載の半導体発光素子。
【請求項１２】
前記基板と前記ｐ型半導体層との間に反射層がさらに形成され、前記反射層と前記ｐ型半導体層との間に電流拡散層がさらに形成されたことを特徴とする請求項１に記載の半導体発光素子。
【請求項１３】
前記反射層は、金属からなることを特徴とする請求項１２に記載の半導体発光素子。
【請求項１４】
前記電流拡散層は、透明であることを特徴とする請求項１２に記載の半導体発光素子。
【請求項１５】
３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子の製造法であって、
第１の基板と第２の基板を用意し、
前記第１の基板上にｎ型半導体層と活性層とｐ型半導体層を上へ順に形成し多層構造を積層し、
前記第１の基板を、一番上になるように前記第２の基板の上に設け、前記ｎ型半導体層が露出するよう前記第１の基板を前記ｎ型半導体層から分離し、
前記ｎ型半導体層をエッチングして、互いに間隔をおいて前記ｎ型半導体層から突出した複数のナノロッドにより構成される導波構造を形成することにより
導波構造をそなえた半導体発光素子を製造することを特徴とする半導体発光素子の製造法。
【請求項１６】
前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することを特徴とする請求項１５に記載の製造法。
【請求項１７】
それぞれの前記ナノロッドは、前記第２の基板に対して直角に突出して、２００ｎｍ以上の高さを有するように形成されることを特徴とする請求項１５に記載の製造法。
【請求項１８】
マスクとして粒子含有材料を用いたドライエッチング法によって、前記ｎ型半導体層をパターン化し前記導波構造を形成することを特徴とする請求項１５に記載の製造法。
【請求項１９】
前記ドライエッチング法として、誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いることを特徴とする請求項１８に記載の製造法。
【請求項２０】
前記粒子含有材料には、直径８００ｎｍ以下の粒子が含まれることを特徴とする請求項１８に記載の製造法。
【請求項２１】
前記粒子として、無機酸化化合物を用いることを特徴とする請求項２０に記載の製造法。
【請求項２２】
前記粒子としては、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３の中から１又は２以上の組合せを用いることを特徴とする請求項２１に記載の製造法。
【請求項２３】
前記ｐ型半導体層、前記第２の基板上にそれぞれさらに第１、第２の合金層を形成し、金属接合法により、前記第１の基板が一番上になるように前記第１と第２の合金層を接合し、
また、レーザ除去法を用い、前記第１の基板を前記ｎ型半導体層から分離することを特徴とする請求項１５に記載の製造法。
【請求項１】
３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子であって、
基板と、
前記基板上に形成されたｐ型半導体層と、
前記ｐ型半導体層上に形成された活性層と、
１面を導波構造配置面として形成し、他面を前記活性層上に形成したｎ型半導体層と、
それぞれ前記ｎ型半導体層及び前記基板に電気的に接続された第１の電極と第２の電極と、
前記導波構造配置面から延伸して形成された互いにある間隔をおいた複数のナノロッドを有し、前記ｎ型半導体層の導波構造配置面に形成された導波構造と、
を有することを特徴とする半導体発光素子。
【請求項２】
前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記ナノロッドのそれぞれは、高さが２００ｎｍ以上であることを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記ナノロッドのそれぞれは、円柱状に形成されたことを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記ｎ型半導体層の上に形成された保護層をさらに有し、該保護層は空気以上、ｎ型半導体層以下の屈折率を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項６】
前記ｎ型半導体層の上に前記導波構造を囲んで形成された保護層をさらに有し、該保護層は空気以上、ｎ型半導体層以下の屈折率を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項７】
前記保護層は、透明であることを特徴とする請求項６に記載の半導体発光素子。
【請求項８】
前記保護層は、絶縁体を用いて形成されたことを特徴とする請求項６に記載の半導体発光素子。
【請求項９】
前記保護層は、ＳｉＯ２又はＳｉｘＮＹ系化合物を用いて形成されたことを特徴とする請求項６に記載の半導体発光素子。
【請求項１０】
前記基板は、導電性材料からなることを特徴とする請求項１に記載の半導体発光素子。
【請求項１１】
前記基板は、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＭｇＯ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＩｎＮ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ａｕ、Ｚｎ、Ｓｎから選ばれた１又は２以上の組合せからなることを特徴とする請求項１０に記載の半導体発光素子。
【請求項１２】
前記基板と前記ｐ型半導体層との間に反射層がさらに形成され、前記反射層と前記ｐ型半導体層との間に電流拡散層がさらに形成されたことを特徴とする請求項１に記載の半導体発光素子。
【請求項１３】
前記反射層は、金属からなることを特徴とする請求項１２に記載の半導体発光素子。
【請求項１４】
前記電流拡散層は、透明であることを特徴とする請求項１２に記載の半導体発光素子。
【請求項１５】
３００ｎｍ〜５５０ｎｍの波長の光を発することができる半導体発光素子の製造法であって、
第１の基板と第２の基板を用意し、
前記第１の基板上にｎ型半導体層と活性層とｐ型半導体層を上へ順に形成し多層構造を積層し、
前記第１の基板を、一番上になるように前記第２の基板の上に設け、前記ｎ型半導体層が露出するよう前記第１の基板を前記ｎ型半導体層から分離し、
前記ｎ型半導体層をエッチングして、互いに間隔をおいて前記ｎ型半導体層から突出した複数のナノロッドにより構成される導波構造を形成することにより
導波構造をそなえた半導体発光素子を製造することを特徴とする半導体発光素子の製造法。
【請求項１６】
前記ｐ型半導体層は、２００ｎｍ以下の厚さを有することを特徴とする請求項１５に記載の製造法。
【請求項１７】
それぞれの前記ナノロッドは、前記第２の基板に対して直角に突出して、２００ｎｍ以上の高さを有するように形成されることを特徴とする請求項１５に記載の製造法。
【請求項１８】
マスクとして粒子含有材料を用いたドライエッチング法によって、前記ｎ型半導体層をパターン化し前記導波構造を形成することを特徴とする請求項１５に記載の製造法。
【請求項１９】
前記ドライエッチング法として、誘導結合プラズマ反応性イオンエッチング（ＩＣＰＲＩＥ）技術を用いることを特徴とする請求項１８に記載の製造法。
【請求項２０】
前記粒子含有材料には、直径８００ｎｍ以下の粒子が含まれることを特徴とする請求項１８に記載の製造法。
【請求項２１】
前記粒子として、無機酸化化合物を用いることを特徴とする請求項２０に記載の製造法。
【請求項２２】
前記粒子としては、ＴｉＯ、ＳｉＯ２、Ａｌ２Ｏ３の中から１又は２以上の組合せを用いることを特徴とする請求項２１に記載の製造法。
【請求項２３】
前記ｐ型半導体層、前記第２の基板上にそれぞれさらに第１、第２の合金層を形成し、金属接合法により、前記第１の基板が一番上になるように前記第１と第２の合金層を接合し、
また、レーザ除去法を用い、前記第１の基板を前記ｎ型半導体層から分離することを特徴とする請求項１５に記載の製造法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図９】
【公開番号】特開２００９−２７１２８（Ｐ２００９−２７１２８Ａ）
【公開日】平成２１年２月５日（２００９．２．５）
【国際特許分類】
【出願番号】特願２００８−３６５４（Ｐ２００８−３６５４）
【出願日】平成２０年１月１０日（２００８．１．１０）
【出願人】（５０３４４３５９９）光寶科技股▲ふん▼有限公司 (20)
【出願人】（５９８１３９７４８）國立交通大學 (92)
【Ｆターム（参考）】
【公開日】平成２１年２月５日（２００９．２．５）
【国際特許分類】
【出願日】平成２０年１月１０日（２００８．１．１０）
【出願人】（５０３４４３５９９）光寶科技股▲ふん▼有限公司 (20)
【出願人】（５９８１３９７４８）國立交通大學 (92)
【Ｆターム（参考）】
[ Back to top ]