半導体素子の製造方法
【課題】 半導体層のエッチング時間の短縮化が望まれている。
【解決手段】 第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する。マスクパターンをエッチングマスクとして、半導体膜をエッチングすることにより、凹部を形成するとともに、凹部の底面の一部の領域に第１の膜が露出し、他の領域には、半導体膜の残渣が残っている状態でエッチングを停止させる。凹部の底面に露出した第１の膜を厚さ方向及び横方向にエッチングすることにより、残渣の下に空洞を形成する。積層基板を浸漬させた液体に超音波を印加することにより、空洞の上に残留している残渣を積層基板から脱離させる。
【解決手段】 第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する。マスクパターンをエッチングマスクとして、半導体膜をエッチングすることにより、凹部を形成するとともに、凹部の底面の一部の領域に第１の膜が露出し、他の領域には、半導体膜の残渣が残っている状態でエッチングを停止させる。凹部の底面に露出した第１の膜を厚さ方向及び横方向にエッチングすることにより、残渣の下に空洞を形成する。積層基板を浸漬させた液体に超音波を印加することにより、空洞の上に残留している残渣を積層基板から脱離させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜をエッチングして凹部を形成し、凹部の底面に下地表面を露出させる工程を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
青色ＬＥＤ等に窒化物半導体が用いられている。ウエハ上に形成された窒化物半導体層のストリート領域に、チップごとに分離するための溝が形成される。この溝の形成に、例えば、ドライエッチングが適用される（特許文献１）。また、ドライエッチング後に、電極膜として用いているＡｇのウィスカ等を、超音波洗浄によって除去する方法が提案されている（特許文献２）。窒化物半導体層を電解液を用いてウェットエッチングする際に、超音波を印加しながらエッチングする方法が提案されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−６６７０４号公報
【特許文献２】特開２００８−１３０７９９号公報
【特許文献３】特開２００６−８０２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体層のストリート領域に溝を形成するためのエッチング工程が長時間を要している。特に、ＧａＮの−ｃ極性の面（Ｎ面）をエッチングすると、六角錘状の残渣が残りやすい。この残渣が残らないようにするために、エッチング時間を十分長くする必要がある。
【０００５】
半導体層のエッチング時間の短縮化が望まれている。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記半導体膜をエッチングすることにより、凹部を形成するとともに、前記凹部の底面の一部の領域に前記第１の膜が露出し、他の領域には、前記半導体膜の残渣が残っている状態でエッチングを停止させる工程と、
前記凹部の底面に露出した前記第１の膜を厚さ方向及び横方向にエッチングすることにより、前記残渣の下に空洞を形成する工程と、
前記積層基板を浸漬させた液体に超音波を印加することにより、前記空洞の上に残留している前記残渣を前記積層基板から除去する工程と
を有する半導体素子の製造方法が提供される。
【発明の効果】
【０００７】
半導体膜に凹部を形成する際に、凹部の底面に半導体膜の残渣が残っている状態でエッチングを停止させるため、エッチング時間を短縮することができる。
【図面の簡単な説明】
【０００８】
【図１−１】実施例１による半導体素子の製造方法の製造途中段階における断面図である。
【図１−２】実施例１による半導体素子の製造方法の製造途中段階における断面図である。
【図２−１】実施例２による半導体素子の製造方法の製造途中段階における断面図である。
【図２−２】実施例２による半導体素子の製造方法の製造途中段階における断面図である。
【図３−１】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−２】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−３】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−４】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−５】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図４−１】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図４−２】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図４−３】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図５】実施例３による方法で製造される半導体素子の製造途中段階における平面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施例１〜実施例３について説明する。
【実施例１】
【００１０】
図１Ａ〜図１Ｅを参照して、実施例による半導体素子の製造方法について説明する。
【００１１】
図１Ａに示すように、支持基板１１の上に、第１の膜１２及び半導体膜１３が形成された積層基板１０を準備する。第１の膜１２は、基板１１及び半導体膜１３のいずれともエッチング耐性の異なる材料、例えば金属で形成される。半導体膜１３は、例えば窒化物半導体で形成される。半導体膜１３は、単層構造でもよいし、ｐｎ接合、ｐｉｎ接合、ヘテロｐｎ接合、またはヘテロｐｉｎ接合を含む積層構造としてもよい。
【００１２】
半導体膜１３の上に、マスクパターン１４を形成する。マスクパターン１４は、例えば行列状に分布する複数の長方形パターンを含む。
【００１３】
図１Ｂに示すように、マスクパターン１４をエッチングマスクとして、半導体膜１３をエッチングすることにより、マスクパターン１４が形成されていない領域に凹部１５を形成する。マスクパターン１４が行列状に分布する複数の長方形パターンを含む場合、凹部１５の平面形状は、正方格子模様となる。凹部１５の底面のうち一部の領域に第１の膜１２が露出し、他の領域には半導体膜１３の残渣１３ａが残っている状態で、半導体膜１３のエッチングを停止する。マスクパターン１４で覆われている領域に、半導体膜１３からなる凸部１３ｂが残る。
【００１４】
図１Ｃに示すように、第１の膜１２及びマスクパターン１４をエッチングするためのエッチャント２０に、積層基板１０を浸漬させる。エッチャント２０を収容しているエッチング容器２１を超音波処理容器２２内の液体、例えば水に接触させる。水を介して、エッチャント２０に超音波２３を印加する。
【００１５】
凹部１５の底面に露出している第１の膜１２がエッチングされる。このエッチングは、横方向（基板の面内方向）にも進むため、残渣１３ａの先端近傍の部分と基板１１との間に空洞１６が形成される。この空洞内にエッチャント２０が侵入し、さらに横方向のエッチングが進む。横方向のエッチングによる侵入長が、ある長さまで達すると、それ以上のエッチングは殆ど進まなくなる。これは、エッチングの最前面である第１の膜１２の端面に接するエッチャントの循環が不十分になるためである。一例として、エッチングが殆ど進まなくなる侵入長は、第１の膜１２の厚さの３０倍程度である。また、マスクパターン１４もエッチングされて薄くなる。
【００１６】
図１Ｄに示すように、第１の膜１２の端部から横方向に張り出した残渣１３ａが、超音波２３の物理的作用によって、積層基板１０から脱離する。
【００１７】
残渣１３ａの張り出し部分が除去されると、第１の膜１２の端部に接するエッチャント２０が循環するため、横方向のエッチングが再開する。横方向のエッチングと、残渣１３ａの張り出し部分の脱離とが繰り返されることにより、残渣１３ａがほぼ全て積層基板１０から除去される。
【００１８】
図１Ｅに示すように、最終的には、凸部１３ｂの端面よりも内側まで第１の膜１２の横方向のエッチングが進む。凸部１３ｂの上面を覆っていたマスクパターン１４（図１Ｂ）は全てエッチングされ、凸部１３ｂの上面が露出する。凸部１３ｂは残渣１３ａに比べて厚いため、超音波２３の物理的作用を受けても、積層基板１０から脱離することはない。
【００１９】
実施例１においては、図１Ｂに示した工程で半導体膜１３の残渣１３ａが残った状態でエッチングを停止させている。このため、凹部１５の底面に残渣が残らないようにエッチングする場合に比べて、エッチング時間を短縮することができる。
【実施例２】
【００２０】
図２Ａ〜図２Ｄを参照して、実施例２による半導体素子の製造方法について説明する。実施例１による方法の図１Ｂに示した状態までの工程は、実施例２による方法と共通である。
【００２１】
図２Ａに示すように、半導体膜１３の凸部１３ｂ及び残渣１３ａが形成された積層基板１０をエッチャント２０に浸漬させる。実施例１の場合と異なり、エッチャント２０に超音波は印加しない。第１の膜１２の横方向へのエッチングが進み、残渣１３ａの先端近傍の部分と基板１１との間に空洞１６が形成される。また、マスクパターン１４もエッチングされて薄くなる。
【００２２】
図２Ｂに示すように、積層基板１０をエッチャント２０から取り出し、超音波処理容器２２内の液体２５に浸漬させる。超音波処理用の液体２５には、例えば水、アルコール等が用いられる。超音波処理により、残渣１３ａのうち、第１の膜１２の端部から突き出ていた部分が積層基板１０から脱離する。
【００２３】
図２Ｃに示すように、積層基板１０を、再度エッチャント２０に浸漬させる。第１の膜１２の横方向へのエッチングがさらに進む。同時に、マスクパターン１４がさらに薄くなる。
【００２４】
図２Ｄに示すように、積層基板１０をエッチャント２０から取り出し、超音波処理容器２２内の液体２５に浸漬させ、超音波処理を行う。残渣１３ａのうち、第１の膜１２の端部から突き出ていた部分が積層基板１０から脱離する。
【００２５】
図２Ｃに示した第１の膜１２のエッチングと、図２Ｄに示した超音波処理とを、交互に繰り返すことにより、残渣１３ａをほぼ全て取り除くことができる。
【００２６】
実施例２においても、実施例１と同様に、半導体膜１３のエッチング時間を短縮することができる。
【実施例３】
【００２７】
図３Ａ〜図５を参照して、実施例３による半導体発光素子の製造方法について説明する。
【００２８】
図３Ａに示すように、ｃ面サファイアからなる成長用基板４１の上に、ＧａＮからなるバッファ層４２を形成する。バッファ層４２のｃ軸は、厚さ方向と平行になり、バッファ層４２の表面は、＋ｃ極性の面（Ｇａ面）となる。バッファ層４２の厚さは、例えば３０ｎｍである。バッファ層４２の上に、ｎ型ＧａＮからなるｎ型半導体層４３を形成する。ｎ型半導体層４３の厚さは例えば６μｍである。ｎ型ドーパントとしてＳｉが用いられ、Ｓｉ濃度は、例えば５×１０１８ｃｍ−３である。ｎ型半導体層４３の上に発光層４４を形成する。
【００２９】
図３Ｂに、発光層４３の積層構造を示す。厚さ１４ｎｍのＧａＮ層４４ａと厚さ２．２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎ層４４ｂとが交互に積層されて発光層４４が形成される。積層構造の繰り返し回数は、例えば５回である。なお、発光層４４として、単層の半導体層を用いてもよい。
【００３０】
図３Ａに戻って説明を続ける。発光層４４の上に、ｐ型Ａｌ０．２Ｇａ０．８Ｎからなるｐ型中間層４５を形成する。ｐ型中間層４５の厚さは、例えば４０ｎｍである。ｐ型ドーパントとしてＭｇが用いられ、Ｍｇ濃度は２×１０２０ｃｍ−３である。
【００３１】
ｐ型中間層４５の上に、ｐ型ＧａＮからなるｐ型半導体層４６を形成する。ｐ型半導体層４６は、Ｍｇ濃度５×１０１９ｃｍ−３、厚さ１００ｎｍの層を、Ｍｇ濃度２×１０２０ｃｍ−３、厚さ２０ｎｍの層で挟んだ構造を有する。ｐ型半導体層４６の合計の厚さは１４０ｎｍである。
【００３２】
バッファ層４２からｐ型半導体層４６までの各層の形成には、例えば有機金属化学気相成長（ＭＯＣＶＤ）が用いられる。ｎ型半導体層４３からｐ型半導体層４６までの各層も、バッファ層４２と同様に、ｃ軸配向し、＋ｃ極性の面（Ｇａ面）が現れる。
【００３３】
ｐ型半導体層４６を形成した後、例えば窒素雰囲気中において、温度９００℃で１分間のアニールを行う。
【００３４】
図３Ｃに示すように、ｐ型半導体層４６の上に、ｐ側電極４７を形成する。ｐ側電極４７は、例えば成長用基板４１側に配置される厚さ１ｎｍのＰｔ層と、その上に配置される厚さ３００ｎｍのＡｇ層とを含む。ｐ側電極４７の形成には、例えば電子ビーム蒸着が用いられる。この構成により、発光層４４で発生した光に対する反射率が８０％以上になり、ｐ型半導体層４６とｐ側電極４７との接触抵抗が１×１０−３Ωｃｍ２程度になる。
【００３５】
ｐ側電極４７として、Ｎｉ層とＡｇ層との積層、Ｔｉ層とＡｇ層との積層、ＩＴＯ（インジウム錫酸化物）層とＡｇ層との積層、ＩＴＯ層とＮｉ層とＡｇ層との積層、またはＩＴＯ層とＴｉ層とＡｇ層との積層を用いてもよい。また、Ａｇの代わりに、Ａｇを含む合金、例えばＡｇＣｕＰｄ合金を用いてもよい。
【００３６】
ｐ側電極４７の上に、バリア層４８及び接合層４９を形成する。バリア層４８は、例えば成長用基板４１側に配置された厚さ１００ｎｍのＴｉ層、及びその上に配置された厚さ２００ｎｍのＰｔ層を含む。接合層４９にはＡｕが用いられ、その厚さは例えば２００ｎｍである。Ｔｉ層は、Ｐｔ層の密着強度を高める機能を持つ。Ｐｔ層は、接合時にＡｕと共晶を形成するＳｎの拡散を防止する機能を持つ。これらの層の形成には、例えば電子ビーム蒸着が用いられる。
【００３７】
図３Ｄに示すように、ｐ型Ｓｉからなる支持基板６０の上に、バリア層６１及び接合層６２を形成する。バリア層６１は、例えば支持基板６０側から順番に積層された厚さ２００ｎｍのＰｔ層、厚さ１５０ｎｍのＴｉ層、厚さ５０ｎｍのＮｉ層、厚さ１００ｎｍのＡｕ層、及び厚さ１００ｎｍのＰｔ層を含む。接合層６２は、たとえば厚さ９０ｎｍのＡｕ層と、その上に形成されたＡｕ層とＳｎ層との交互積層構造を含む。交互積層構造内のＡｕ層及びＳｎ層の厚さは、例えばそれぞれ９０ｎｍ及び１４０ｎｍであり、積層の繰り返し回数は４回である。
【００３８】
支持基板６０の背面に、Ｐｔ等のコンタクト層６３を形成する。コンタクト層６３は、支持基板６０に低抵抗でオーミックにコンタクトする。バリア層６１、接合層６２、及びコンタクト層６３の形成には、例えば電子ビーム蒸着が用いられる。
【００３９】
図３Ｅに示すように、成長用基板４１上の接合層４９と、支持基板６０上の接合層６２とを密着させて、熱圧着を行う。これにより、ＡｕＳｎ合金が形成されて、接合層４９と接合層６２とが一体化する。熱圧着の際には、例えば真空中、窒素雰囲気中、または不活性ガス雰囲気中において接合層同士を密着させ、両者に１．２ｋＮ／ｃｍ２の圧力を印加した状態で、３３０℃まで加熱する。このとき、バリア層６１及び４８が、Ｓｎの拡散を防止する。なお、圧力及び温度の条件は、ＡｕＳｎ共晶に適したその他の条件としてもよい。
【００４０】
支持基板６０として、Ｓｉ基板の他に、Ｇｅ基板やダイヤモンド基板を用いてもよい。また、図３Ｃに示したｐ側電極４７の上に銅をめっきすることにより、十分な物理的支持力を有するめっき膜を形成してもよい。このめっき膜を支持基板として用いることができる。
【００４１】
図３Ｆに示すように、バッファ層４２から成長用基板４１を剥離する。成長用基板４１の剥離には、例えばレーザリフトオフ法を適用することができる。なお、成長用基板４１とバッファ層４２との間に部分的に金属または酸化シリコンの剥離層、または空洞を含む剥離層を配置してもよい。金属や酸化シリコン等の剥離層を配置した場合には、これらのエッチャントで剥離層をエッチングして空洞を形成しておき、熱圧着を行った後に成長用基板４１を剥離することができる。また、熱圧着を行った後に、エッチャントで剥離層をエッチングすることにより、成長用基板４１を剥離してもよい。空洞を含む剥離層を配置した場合には、熱圧着後に熱膨張係数の違いによって成長用基板４１がバッファ層４２から剥離する。
【００４２】
図３Ｇに示すように、ｎ型半導体層４３が露出するまで、バッファ層４２（図３Ｆ）及びｎ型半導体層４３の表面を研磨する。露出したｎ型半導体層４３の表面には、−ｃ極性の面（Ｎ面）が現れる。
【００４３】
図３Ｈに示すように、ｎ型半導体層４３の上に、マスクパターン７０を形成する。マスクパターン７０は、例えば厚さ１ｎｍのＮｉ層と、その上に堆積した厚さ３００ｎｍのＡｇ層とを含む。Ｎｉ層及びＡｇ層の形成には、例えば電子ビーム蒸着が用いられる。また、マスクパターン７０のパターニングには、例えばリフトオフ法が用いられる。
【００４４】
図５に示すように、マスクパターン７０は、平面視において行列状に分布する複数の長方形パターンを含む。長方形パターンの間に、チップ同士を分離するストリート領域７１が画定される。各長方形パターンの短辺の長さＷ１及び長辺の長さＷ２は、例えばそれぞれ３３０μｍ及び５４０μｍである。ストリート領域７１の幅Ｗ３は、例えば６０μｍである。
【００４５】
図３Ｉに示すように、マスクパターン７０をエッチングマスクとして、ｎ型半導体層４３、発光層４４、ｐ型中間層４５、及びｐ型半導体層４６をエッチングする。このエッチングには、例えば８５℃に加熱したテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）が用いられる。これにより、ストリート領域７１に対応する正方格子状の凹部（溝）７３が形成される。マスクパターン７０の下に、ｐ型半導体層４６からｎ型半導体層４３までの各層を含む凸部７６が残る。凸部７６の側面は基板面に対して傾斜する。エッチャントとして、ＴＭＡＨ以外に、熱リン酸、加熱した水酸化カリウム水溶液（ＫＯＨ）、加熱した水酸化ナトリウム水溶液（ＮａＯＨ）、またはこれらの水溶液を含む薬液を用いてもよい。
【００４６】
このエッチングは、凹部７３の底面の一部にｐ側電極４７が露出し、他の領域には、ｐ型半導体層４６からｎ型半導体層４３までの各層の残渣７５が残っている状態で停止させる。この状態は、実施例１の図１Ｂに示した状態に相当する。残渣７５は、｛１０−１１｝面を斜面とする六角錘状の多数の突起を含む。各突起の平面視における寸法は、０．５μｍ〜３μｍ程度である。
【００４７】
図５に示すように、ストリート領域７１内に、残渣７５が残っている。残渣７５は、凸部７６に連続し、凸部７６を取り囲むように分布する。また、残渣７５は、凸部７６から切り離されてストリート領域７１内に孤立する場合もある。大部分の領域では、残渣７５は相互に隣り合う凸部７６の一方から他方まで連続することはない。ただし、一部において、領域８０に示すように、残渣７６が、相互に隣り合う凸部７６の一方から他方まで連続していてもよい。
【００４８】
図３Ｊに示すように、凸部７６をエッチングマスクとしてｐ側電極４７をエッチングする。ｐ側電極４７のエッチャントとして、例えば硝酸、硝酸と塩酸との混合液等を用いることができる。このエッチングは、実施例１の図１Ｃ〜図１Ｄに示したように、エッチャントに超音波を印加した状態で行う。これにより、ｐ側電極４７の横方向のエッチングが進むとともに、残渣７５が物理的に除去される。
【００４９】
ｎ型半導体層４３からｐ型半導体層４６までのエッチングにドライエッチングを適用すると、ドライエッチング時にｐ側電極４７から飛散した金属が発光層４４の端面等に再付着する。再付着した金属は、リーク電流増加の要因になる。実施例３では、ｎ型半導体層４３からｐ型半導体層４６までのエッチングにウェットエッチングを適用している。このため、金属の再付着に起因するリーク電流の増加を防止することができる。
【００５０】
ｐ側電極４７のエッチングと同時に、マスクパターン７０（図３Ｉ）もエッチングされる。マスクパターン７０の材料として、ｐ側電極４７用のエッチャントでエッチングされるものを選択することにより、マスクパターン７０を除去するための専用の工程を省略することができる。
【００５１】
図４Ａ〜図４Ｅに、ｐ側電極４７がエッチングされる経過を示す。ストリート領域７１の幅Ｗ３が６０μｍであり、ｐ側電極４７の厚さが約３００ｎｍであるため、両者の比は、約２００：１になる。図３Ｉは、厚さ方向の寸法を、横方向の寸法に比べて著しく拡大して描かれている。厚さ方向の寸法と横方向の寸法との比は、図４Ａの方が図３Ｉよりも実際の比に近い。
【００５２】
図４Ａに示すように、凹部７３の底面の一部にｐ側電極４７が露出し、他の領域に残渣７５が残っている。
【００５３】
図４Ｂに示すように、露出したｐ側電極４７がエッチングされる。このエッチングは横方向にも進む。このため、残渣７５の先端近傍の部分の下に、空洞７８が形成される。横方向へのエッチングの侵入長は、約１０μｍである。エッチングの侵入長が１０μｍに達すると、それ以上の横方向のエッチングが殆ど生じなくなる。残渣７５は薄いため、図４Ｃに示すように、超音波の物理的な作用によって、残渣７５のうちｐ側電極４７の縁から横方向に張り出した部分７５ａが脱離する。
【００５４】
実施例３においては、残渣７５が、六角錘状の多数を突起で構成されている。突起の頂部と頂部との間には、谷部が画定される。残渣７５は、この谷の部分で切断され易い。
【００５５】
残渣７５の一部７５ａが脱離すると、図４Ｄに示すように、ｐ側電極４７の横方向へのエッチングが再開する。残渣７５のうち、エッチングが進んだｐ側電極４７の縁から横方向に張り出した部分７５ｂが脱離する。ｐ側電極４７の横方向へのエッチングと、残渣７５の一部の脱離が繰り返すことにより、ほぼ全ての残渣７５が除去される。
【００５６】
図４Ｅに示すように、凸部７６は残渣７５（図４Ａ）に比べて十分厚いため、凸部７６は超音波による物理的作用を受けても基板から脱離しない。ｐ側電極４７のエッチングは、凸部７６の縁から横方向へ１０μｍ程度進んだ時点で停止する。
【００５７】
図５の領域８０に現れているように、残渣７５がストリート領域７１一方の縁から他方の縁まで、幅方向に繋がっている場合には、ｐ側電極４７の横方向エッチングがストリート領域７１の長手方向に進む。これにより、ストリート領域７１の一方の縁から他方の縁まで、幅方向に繋がっている残渣７５が除去される。
【００５８】
図４Ａ〜図４Ｅでは、ｐ側電極４７のエッチングと、超音波処理とを同時に行ったが、図２Ａ〜図２Ｄに示した実施例２による方法のように、ｐ側電極４７のエッチングと、超音波処理とを交互に繰り返してもよい。
【００５９】
図３Ｋに示すように、凸部７６及びバリア層４８を、保護膜８５で覆う。保護膜８５には、凸部７６の上面、及びストリート領域７１に対応した開口が形成されている。保護膜８５は、例えば酸化シリコンで形成され、その厚さは３００ｎｍである。保護膜８５の形成には、例えばスパッタリングが適用される。開口の形成には、例えばリフトオフ法が適用される。なお、保護膜８５の形成に、熱ＣＶＤや電子ビーム蒸着を適用してもよい。
【００６０】
保護膜８５の開口内の凸部７６の上面に、ｎ側電極８６を形成する。ｎ側電極８６は、例えば基板側から順番に積層された厚さ２５ｎｍのＴｉ層、厚さ８００ｎｍのＡｌ層、厚さ１００ｎｍのＴｉ層、及び厚さ２００ｎｍのＡｕ層を含む。ｎ側電極８６の形成には、例えば電子ビーム蒸着が適用され、そのパターニングには、例えばリフトオフ法が適用される。
【００６１】
ｎ側電極８６として、Ａｌ層とＲｈ層との積層、Ａｌ層とＩｒ層との積層、Ａｌ層とＰｔ層との積層、Ａｌ層とＰｄ層との積層、またはＴｉ層とＰｔ層との積層を用いてもよい。
【００６２】
図３Ｌに示すように、ストリート領域７１に沿って支持基板６０をダイシングすることにより、チップごとに分離する。
【００６３】
発光層４４で発生した光は、ｎ型半導体層４３を通って、またはｐ側電極４７で反射された後ｎ型半導体層４３を通って外部に放射される。
【００６４】
光の取り出し効率を高めるために、ｎ型半導体層４３の上面を粗面化しておいてもよい。粗面化の処理は、例えば図３Ｇに示した研磨後に行ってもよいし、図３Ｋに示した保護膜８５の形成後に行ってもよい。この粗面化処理は、Ｃｌ２ガスを用いた反応性エッチング、ＫＯＨやＴＭＡＨ等のアルカリを用いたウェット処理により行うことができる。
【００６５】
実施例３では、図３Ｉに示した工程で、残渣７５が残っている状態でエッチングを停止させた。このため、残渣７５を全てエッチングで除去する場合に比べて、エッチング時間を短縮することができる。
【００６６】
実施例３では、ストリート領域７１の幅Ｗ３を６０μｍとした。この幅Ｗ３を狭くしすぎると、ダイシング時の歩留まりが低下してしまう。逆に、幅Ｗ３を広くすると、１枚のウエハから製造することができるチップ数が減少してしまう。これらの観点から、ストリート領域７１の幅Ｗ３は、４０μｍ〜２００μｍの範囲内とすることが好ましい。
【００６７】
図４Ａに示した残渣７５が厚すぎると、図４Ｂ〜図４Ｄに示した工程で、超音波の物理的作用によって除去することが困難になる。このため、残渣７５の谷の部分の厚さのうち最も厚い部分が３μｍ以下になるまで、エッチングを行っておくことが好ましい。
【００６８】
図３Ｉに示したエッチング工程後にストリート領域７１内に露出するｐ側電極４７の面積が小さすぎると、ｐ側電極４７の横方向エッチングによる残渣７５の除去が困難になる。このため、ｐ側電極４７の露出した部分の面積を、ストリート領域７１の面積の２０％以上にしておくことが好ましい。ウエハ内でｎ型半導体層４３の厚さにマクロなばらつきがあると、ｐ側電極４７の露出した部分の面積の割合が平均で２０％以上になっても、局所的にはｐ側電極４７が殆ど露出していない状況が生じ得る。このため、ｐ側電極４７の露出した部分の面積の割合の評価は、マスクパターン７０の各々の各辺に対応するストリート領域７１ごとに行うことが好ましい。
【００６９】
ｐ側電極４７の露出した部分の面積の割合は、顕微鏡で観察することにより行うことができる。なお、量産時には、ｐ側電極４７の露出した部分の面積の割合が２０％以上になるエッチング条件、例えばエッチング温度、時間等を予め決定しておき、この条件で処理を行えばよい。
【００７０】
上記実施例３では、ｎ型半導体層４３、発光層４４、ｐ型半導体層４６等に窒化物半導体を用いたが、他の半導体材料を用いてもよい。例えば、ＡｌＧａＩｎＰ系の半導体材料を用いてもよい。この場合、これらの層のウェットエッチングには、例えばＨＢｒを用いることができる。ＡｌＧａＩｎＰ系の半導体材料は酸と反応しやすいため、ストリート領域のｐ側電極のエッチングには、アルカリ溶液、例えばＫＯＨ、ＮａＯＨ、ＴＭＡＨ等を用いることが好ましい。従って、ストリート領域のｐ側電極には、アルカリに溶解する金属、例えばＡｌやＺｎ等を用いることが好ましい。
【００７１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７２】
１０ 積層基板
１１ 基板
１２ 第１の膜
１３ 半導体膜
１３ａ 残渣
１３ｂ 凸部
１４ マスクパターン
１５ 凹部
１６ 空洞
２０ エッチャント
２１ エッチング容器
２２ 超音波処理容器
２３ 超音波
２５ 超音波処理用液体
４１ 成長用基板
４２ バッファ層
４３ ｎ型半導体層
４４ 発光層
４５ ｐ型中間層
４６ ｐ型半導体層
４７ ｐ側電極
４８ バリア層
４９ 接合層
６０ 支持基板
６１ バリア層
６２ 接合層
７０ マスクパターン
７１ ストリート領域
７３ 凹部
７５ 残渣
７６ 凸部
７８ 空洞
８０ 残渣が繋がった領域
８５ 保護膜
８６ ｎ側電極
【技術分野】
【０００１】
本発明は、半導体膜をエッチングして凹部を形成し、凹部の底面に下地表面を露出させる工程を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
青色ＬＥＤ等に窒化物半導体が用いられている。ウエハ上に形成された窒化物半導体層のストリート領域に、チップごとに分離するための溝が形成される。この溝の形成に、例えば、ドライエッチングが適用される（特許文献１）。また、ドライエッチング後に、電極膜として用いているＡｇのウィスカ等を、超音波洗浄によって除去する方法が提案されている（特許文献２）。窒化物半導体層を電解液を用いてウェットエッチングする際に、超音波を印加しながらエッチングする方法が提案されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−６６７０４号公報
【特許文献２】特開２００８−１３０７９９号公報
【特許文献３】特開２００６−８０２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体層のストリート領域に溝を形成するためのエッチング工程が長時間を要している。特に、ＧａＮの−ｃ極性の面（Ｎ面）をエッチングすると、六角錘状の残渣が残りやすい。この残渣が残らないようにするために、エッチング時間を十分長くする必要がある。
【０００５】
半導体層のエッチング時間の短縮化が望まれている。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記半導体膜をエッチングすることにより、凹部を形成するとともに、前記凹部の底面の一部の領域に前記第１の膜が露出し、他の領域には、前記半導体膜の残渣が残っている状態でエッチングを停止させる工程と、
前記凹部の底面に露出した前記第１の膜を厚さ方向及び横方向にエッチングすることにより、前記残渣の下に空洞を形成する工程と、
前記積層基板を浸漬させた液体に超音波を印加することにより、前記空洞の上に残留している前記残渣を前記積層基板から除去する工程と
を有する半導体素子の製造方法が提供される。
【発明の効果】
【０００７】
半導体膜に凹部を形成する際に、凹部の底面に半導体膜の残渣が残っている状態でエッチングを停止させるため、エッチング時間を短縮することができる。
【図面の簡単な説明】
【０００８】
【図１−１】実施例１による半導体素子の製造方法の製造途中段階における断面図である。
【図１−２】実施例１による半導体素子の製造方法の製造途中段階における断面図である。
【図２−１】実施例２による半導体素子の製造方法の製造途中段階における断面図である。
【図２−２】実施例２による半導体素子の製造方法の製造途中段階における断面図である。
【図３−１】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−２】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−３】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−４】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図３−５】実施例３による半導体素子の製造方法の製造途中段階における断面図である。
【図４−１】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図４−２】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図４−３】実施例３による半導体素子の製造方法のｐ側電極のエッチング過程を示す断面図である。
【図５】実施例３による方法で製造される半導体素子の製造途中段階における平面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施例１〜実施例３について説明する。
【実施例１】
【００１０】
図１Ａ〜図１Ｅを参照して、実施例による半導体素子の製造方法について説明する。
【００１１】
図１Ａに示すように、支持基板１１の上に、第１の膜１２及び半導体膜１３が形成された積層基板１０を準備する。第１の膜１２は、基板１１及び半導体膜１３のいずれともエッチング耐性の異なる材料、例えば金属で形成される。半導体膜１３は、例えば窒化物半導体で形成される。半導体膜１３は、単層構造でもよいし、ｐｎ接合、ｐｉｎ接合、ヘテロｐｎ接合、またはヘテロｐｉｎ接合を含む積層構造としてもよい。
【００１２】
半導体膜１３の上に、マスクパターン１４を形成する。マスクパターン１４は、例えば行列状に分布する複数の長方形パターンを含む。
【００１３】
図１Ｂに示すように、マスクパターン１４をエッチングマスクとして、半導体膜１３をエッチングすることにより、マスクパターン１４が形成されていない領域に凹部１５を形成する。マスクパターン１４が行列状に分布する複数の長方形パターンを含む場合、凹部１５の平面形状は、正方格子模様となる。凹部１５の底面のうち一部の領域に第１の膜１２が露出し、他の領域には半導体膜１３の残渣１３ａが残っている状態で、半導体膜１３のエッチングを停止する。マスクパターン１４で覆われている領域に、半導体膜１３からなる凸部１３ｂが残る。
【００１４】
図１Ｃに示すように、第１の膜１２及びマスクパターン１４をエッチングするためのエッチャント２０に、積層基板１０を浸漬させる。エッチャント２０を収容しているエッチング容器２１を超音波処理容器２２内の液体、例えば水に接触させる。水を介して、エッチャント２０に超音波２３を印加する。
【００１５】
凹部１５の底面に露出している第１の膜１２がエッチングされる。このエッチングは、横方向（基板の面内方向）にも進むため、残渣１３ａの先端近傍の部分と基板１１との間に空洞１６が形成される。この空洞内にエッチャント２０が侵入し、さらに横方向のエッチングが進む。横方向のエッチングによる侵入長が、ある長さまで達すると、それ以上のエッチングは殆ど進まなくなる。これは、エッチングの最前面である第１の膜１２の端面に接するエッチャントの循環が不十分になるためである。一例として、エッチングが殆ど進まなくなる侵入長は、第１の膜１２の厚さの３０倍程度である。また、マスクパターン１４もエッチングされて薄くなる。
【００１６】
図１Ｄに示すように、第１の膜１２の端部から横方向に張り出した残渣１３ａが、超音波２３の物理的作用によって、積層基板１０から脱離する。
【００１７】
残渣１３ａの張り出し部分が除去されると、第１の膜１２の端部に接するエッチャント２０が循環するため、横方向のエッチングが再開する。横方向のエッチングと、残渣１３ａの張り出し部分の脱離とが繰り返されることにより、残渣１３ａがほぼ全て積層基板１０から除去される。
【００１８】
図１Ｅに示すように、最終的には、凸部１３ｂの端面よりも内側まで第１の膜１２の横方向のエッチングが進む。凸部１３ｂの上面を覆っていたマスクパターン１４（図１Ｂ）は全てエッチングされ、凸部１３ｂの上面が露出する。凸部１３ｂは残渣１３ａに比べて厚いため、超音波２３の物理的作用を受けても、積層基板１０から脱離することはない。
【００１９】
実施例１においては、図１Ｂに示した工程で半導体膜１３の残渣１３ａが残った状態でエッチングを停止させている。このため、凹部１５の底面に残渣が残らないようにエッチングする場合に比べて、エッチング時間を短縮することができる。
【実施例２】
【００２０】
図２Ａ〜図２Ｄを参照して、実施例２による半導体素子の製造方法について説明する。実施例１による方法の図１Ｂに示した状態までの工程は、実施例２による方法と共通である。
【００２１】
図２Ａに示すように、半導体膜１３の凸部１３ｂ及び残渣１３ａが形成された積層基板１０をエッチャント２０に浸漬させる。実施例１の場合と異なり、エッチャント２０に超音波は印加しない。第１の膜１２の横方向へのエッチングが進み、残渣１３ａの先端近傍の部分と基板１１との間に空洞１６が形成される。また、マスクパターン１４もエッチングされて薄くなる。
【００２２】
図２Ｂに示すように、積層基板１０をエッチャント２０から取り出し、超音波処理容器２２内の液体２５に浸漬させる。超音波処理用の液体２５には、例えば水、アルコール等が用いられる。超音波処理により、残渣１３ａのうち、第１の膜１２の端部から突き出ていた部分が積層基板１０から脱離する。
【００２３】
図２Ｃに示すように、積層基板１０を、再度エッチャント２０に浸漬させる。第１の膜１２の横方向へのエッチングがさらに進む。同時に、マスクパターン１４がさらに薄くなる。
【００２４】
図２Ｄに示すように、積層基板１０をエッチャント２０から取り出し、超音波処理容器２２内の液体２５に浸漬させ、超音波処理を行う。残渣１３ａのうち、第１の膜１２の端部から突き出ていた部分が積層基板１０から脱離する。
【００２５】
図２Ｃに示した第１の膜１２のエッチングと、図２Ｄに示した超音波処理とを、交互に繰り返すことにより、残渣１３ａをほぼ全て取り除くことができる。
【００２６】
実施例２においても、実施例１と同様に、半導体膜１３のエッチング時間を短縮することができる。
【実施例３】
【００２７】
図３Ａ〜図５を参照して、実施例３による半導体発光素子の製造方法について説明する。
【００２８】
図３Ａに示すように、ｃ面サファイアからなる成長用基板４１の上に、ＧａＮからなるバッファ層４２を形成する。バッファ層４２のｃ軸は、厚さ方向と平行になり、バッファ層４２の表面は、＋ｃ極性の面（Ｇａ面）となる。バッファ層４２の厚さは、例えば３０ｎｍである。バッファ層４２の上に、ｎ型ＧａＮからなるｎ型半導体層４３を形成する。ｎ型半導体層４３の厚さは例えば６μｍである。ｎ型ドーパントとしてＳｉが用いられ、Ｓｉ濃度は、例えば５×１０１８ｃｍ−３である。ｎ型半導体層４３の上に発光層４４を形成する。
【００２９】
図３Ｂに、発光層４３の積層構造を示す。厚さ１４ｎｍのＧａＮ層４４ａと厚さ２．２ｎｍのＩｎ０．３５Ｇａ０．６５Ｎ層４４ｂとが交互に積層されて発光層４４が形成される。積層構造の繰り返し回数は、例えば５回である。なお、発光層４４として、単層の半導体層を用いてもよい。
【００３０】
図３Ａに戻って説明を続ける。発光層４４の上に、ｐ型Ａｌ０．２Ｇａ０．８Ｎからなるｐ型中間層４５を形成する。ｐ型中間層４５の厚さは、例えば４０ｎｍである。ｐ型ドーパントとしてＭｇが用いられ、Ｍｇ濃度は２×１０２０ｃｍ−３である。
【００３１】
ｐ型中間層４５の上に、ｐ型ＧａＮからなるｐ型半導体層４６を形成する。ｐ型半導体層４６は、Ｍｇ濃度５×１０１９ｃｍ−３、厚さ１００ｎｍの層を、Ｍｇ濃度２×１０２０ｃｍ−３、厚さ２０ｎｍの層で挟んだ構造を有する。ｐ型半導体層４６の合計の厚さは１４０ｎｍである。
【００３２】
バッファ層４２からｐ型半導体層４６までの各層の形成には、例えば有機金属化学気相成長（ＭＯＣＶＤ）が用いられる。ｎ型半導体層４３からｐ型半導体層４６までの各層も、バッファ層４２と同様に、ｃ軸配向し、＋ｃ極性の面（Ｇａ面）が現れる。
【００３３】
ｐ型半導体層４６を形成した後、例えば窒素雰囲気中において、温度９００℃で１分間のアニールを行う。
【００３４】
図３Ｃに示すように、ｐ型半導体層４６の上に、ｐ側電極４７を形成する。ｐ側電極４７は、例えば成長用基板４１側に配置される厚さ１ｎｍのＰｔ層と、その上に配置される厚さ３００ｎｍのＡｇ層とを含む。ｐ側電極４７の形成には、例えば電子ビーム蒸着が用いられる。この構成により、発光層４４で発生した光に対する反射率が８０％以上になり、ｐ型半導体層４６とｐ側電極４７との接触抵抗が１×１０−３Ωｃｍ２程度になる。
【００３５】
ｐ側電極４７として、Ｎｉ層とＡｇ層との積層、Ｔｉ層とＡｇ層との積層、ＩＴＯ（インジウム錫酸化物）層とＡｇ層との積層、ＩＴＯ層とＮｉ層とＡｇ層との積層、またはＩＴＯ層とＴｉ層とＡｇ層との積層を用いてもよい。また、Ａｇの代わりに、Ａｇを含む合金、例えばＡｇＣｕＰｄ合金を用いてもよい。
【００３６】
ｐ側電極４７の上に、バリア層４８及び接合層４９を形成する。バリア層４８は、例えば成長用基板４１側に配置された厚さ１００ｎｍのＴｉ層、及びその上に配置された厚さ２００ｎｍのＰｔ層を含む。接合層４９にはＡｕが用いられ、その厚さは例えば２００ｎｍである。Ｔｉ層は、Ｐｔ層の密着強度を高める機能を持つ。Ｐｔ層は、接合時にＡｕと共晶を形成するＳｎの拡散を防止する機能を持つ。これらの層の形成には、例えば電子ビーム蒸着が用いられる。
【００３７】
図３Ｄに示すように、ｐ型Ｓｉからなる支持基板６０の上に、バリア層６１及び接合層６２を形成する。バリア層６１は、例えば支持基板６０側から順番に積層された厚さ２００ｎｍのＰｔ層、厚さ１５０ｎｍのＴｉ層、厚さ５０ｎｍのＮｉ層、厚さ１００ｎｍのＡｕ層、及び厚さ１００ｎｍのＰｔ層を含む。接合層６２は、たとえば厚さ９０ｎｍのＡｕ層と、その上に形成されたＡｕ層とＳｎ層との交互積層構造を含む。交互積層構造内のＡｕ層及びＳｎ層の厚さは、例えばそれぞれ９０ｎｍ及び１４０ｎｍであり、積層の繰り返し回数は４回である。
【００３８】
支持基板６０の背面に、Ｐｔ等のコンタクト層６３を形成する。コンタクト層６３は、支持基板６０に低抵抗でオーミックにコンタクトする。バリア層６１、接合層６２、及びコンタクト層６３の形成には、例えば電子ビーム蒸着が用いられる。
【００３９】
図３Ｅに示すように、成長用基板４１上の接合層４９と、支持基板６０上の接合層６２とを密着させて、熱圧着を行う。これにより、ＡｕＳｎ合金が形成されて、接合層４９と接合層６２とが一体化する。熱圧着の際には、例えば真空中、窒素雰囲気中、または不活性ガス雰囲気中において接合層同士を密着させ、両者に１．２ｋＮ／ｃｍ２の圧力を印加した状態で、３３０℃まで加熱する。このとき、バリア層６１及び４８が、Ｓｎの拡散を防止する。なお、圧力及び温度の条件は、ＡｕＳｎ共晶に適したその他の条件としてもよい。
【００４０】
支持基板６０として、Ｓｉ基板の他に、Ｇｅ基板やダイヤモンド基板を用いてもよい。また、図３Ｃに示したｐ側電極４７の上に銅をめっきすることにより、十分な物理的支持力を有するめっき膜を形成してもよい。このめっき膜を支持基板として用いることができる。
【００４１】
図３Ｆに示すように、バッファ層４２から成長用基板４１を剥離する。成長用基板４１の剥離には、例えばレーザリフトオフ法を適用することができる。なお、成長用基板４１とバッファ層４２との間に部分的に金属または酸化シリコンの剥離層、または空洞を含む剥離層を配置してもよい。金属や酸化シリコン等の剥離層を配置した場合には、これらのエッチャントで剥離層をエッチングして空洞を形成しておき、熱圧着を行った後に成長用基板４１を剥離することができる。また、熱圧着を行った後に、エッチャントで剥離層をエッチングすることにより、成長用基板４１を剥離してもよい。空洞を含む剥離層を配置した場合には、熱圧着後に熱膨張係数の違いによって成長用基板４１がバッファ層４２から剥離する。
【００４２】
図３Ｇに示すように、ｎ型半導体層４３が露出するまで、バッファ層４２（図３Ｆ）及びｎ型半導体層４３の表面を研磨する。露出したｎ型半導体層４３の表面には、−ｃ極性の面（Ｎ面）が現れる。
【００４３】
図３Ｈに示すように、ｎ型半導体層４３の上に、マスクパターン７０を形成する。マスクパターン７０は、例えば厚さ１ｎｍのＮｉ層と、その上に堆積した厚さ３００ｎｍのＡｇ層とを含む。Ｎｉ層及びＡｇ層の形成には、例えば電子ビーム蒸着が用いられる。また、マスクパターン７０のパターニングには、例えばリフトオフ法が用いられる。
【００４４】
図５に示すように、マスクパターン７０は、平面視において行列状に分布する複数の長方形パターンを含む。長方形パターンの間に、チップ同士を分離するストリート領域７１が画定される。各長方形パターンの短辺の長さＷ１及び長辺の長さＷ２は、例えばそれぞれ３３０μｍ及び５４０μｍである。ストリート領域７１の幅Ｗ３は、例えば６０μｍである。
【００４５】
図３Ｉに示すように、マスクパターン７０をエッチングマスクとして、ｎ型半導体層４３、発光層４４、ｐ型中間層４５、及びｐ型半導体層４６をエッチングする。このエッチングには、例えば８５℃に加熱したテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）が用いられる。これにより、ストリート領域７１に対応する正方格子状の凹部（溝）７３が形成される。マスクパターン７０の下に、ｐ型半導体層４６からｎ型半導体層４３までの各層を含む凸部７６が残る。凸部７６の側面は基板面に対して傾斜する。エッチャントとして、ＴＭＡＨ以外に、熱リン酸、加熱した水酸化カリウム水溶液（ＫＯＨ）、加熱した水酸化ナトリウム水溶液（ＮａＯＨ）、またはこれらの水溶液を含む薬液を用いてもよい。
【００４６】
このエッチングは、凹部７３の底面の一部にｐ側電極４７が露出し、他の領域には、ｐ型半導体層４６からｎ型半導体層４３までの各層の残渣７５が残っている状態で停止させる。この状態は、実施例１の図１Ｂに示した状態に相当する。残渣７５は、｛１０−１１｝面を斜面とする六角錘状の多数の突起を含む。各突起の平面視における寸法は、０．５μｍ〜３μｍ程度である。
【００４７】
図５に示すように、ストリート領域７１内に、残渣７５が残っている。残渣７５は、凸部７６に連続し、凸部７６を取り囲むように分布する。また、残渣７５は、凸部７６から切り離されてストリート領域７１内に孤立する場合もある。大部分の領域では、残渣７５は相互に隣り合う凸部７６の一方から他方まで連続することはない。ただし、一部において、領域８０に示すように、残渣７６が、相互に隣り合う凸部７６の一方から他方まで連続していてもよい。
【００４８】
図３Ｊに示すように、凸部７６をエッチングマスクとしてｐ側電極４７をエッチングする。ｐ側電極４７のエッチャントとして、例えば硝酸、硝酸と塩酸との混合液等を用いることができる。このエッチングは、実施例１の図１Ｃ〜図１Ｄに示したように、エッチャントに超音波を印加した状態で行う。これにより、ｐ側電極４７の横方向のエッチングが進むとともに、残渣７５が物理的に除去される。
【００４９】
ｎ型半導体層４３からｐ型半導体層４６までのエッチングにドライエッチングを適用すると、ドライエッチング時にｐ側電極４７から飛散した金属が発光層４４の端面等に再付着する。再付着した金属は、リーク電流増加の要因になる。実施例３では、ｎ型半導体層４３からｐ型半導体層４６までのエッチングにウェットエッチングを適用している。このため、金属の再付着に起因するリーク電流の増加を防止することができる。
【００５０】
ｐ側電極４７のエッチングと同時に、マスクパターン７０（図３Ｉ）もエッチングされる。マスクパターン７０の材料として、ｐ側電極４７用のエッチャントでエッチングされるものを選択することにより、マスクパターン７０を除去するための専用の工程を省略することができる。
【００５１】
図４Ａ〜図４Ｅに、ｐ側電極４７がエッチングされる経過を示す。ストリート領域７１の幅Ｗ３が６０μｍであり、ｐ側電極４７の厚さが約３００ｎｍであるため、両者の比は、約２００：１になる。図３Ｉは、厚さ方向の寸法を、横方向の寸法に比べて著しく拡大して描かれている。厚さ方向の寸法と横方向の寸法との比は、図４Ａの方が図３Ｉよりも実際の比に近い。
【００５２】
図４Ａに示すように、凹部７３の底面の一部にｐ側電極４７が露出し、他の領域に残渣７５が残っている。
【００５３】
図４Ｂに示すように、露出したｐ側電極４７がエッチングされる。このエッチングは横方向にも進む。このため、残渣７５の先端近傍の部分の下に、空洞７８が形成される。横方向へのエッチングの侵入長は、約１０μｍである。エッチングの侵入長が１０μｍに達すると、それ以上の横方向のエッチングが殆ど生じなくなる。残渣７５は薄いため、図４Ｃに示すように、超音波の物理的な作用によって、残渣７５のうちｐ側電極４７の縁から横方向に張り出した部分７５ａが脱離する。
【００５４】
実施例３においては、残渣７５が、六角錘状の多数を突起で構成されている。突起の頂部と頂部との間には、谷部が画定される。残渣７５は、この谷の部分で切断され易い。
【００５５】
残渣７５の一部７５ａが脱離すると、図４Ｄに示すように、ｐ側電極４７の横方向へのエッチングが再開する。残渣７５のうち、エッチングが進んだｐ側電極４７の縁から横方向に張り出した部分７５ｂが脱離する。ｐ側電極４７の横方向へのエッチングと、残渣７５の一部の脱離が繰り返すことにより、ほぼ全ての残渣７５が除去される。
【００５６】
図４Ｅに示すように、凸部７６は残渣７５（図４Ａ）に比べて十分厚いため、凸部７６は超音波による物理的作用を受けても基板から脱離しない。ｐ側電極４７のエッチングは、凸部７６の縁から横方向へ１０μｍ程度進んだ時点で停止する。
【００５７】
図５の領域８０に現れているように、残渣７５がストリート領域７１一方の縁から他方の縁まで、幅方向に繋がっている場合には、ｐ側電極４７の横方向エッチングがストリート領域７１の長手方向に進む。これにより、ストリート領域７１の一方の縁から他方の縁まで、幅方向に繋がっている残渣７５が除去される。
【００５８】
図４Ａ〜図４Ｅでは、ｐ側電極４７のエッチングと、超音波処理とを同時に行ったが、図２Ａ〜図２Ｄに示した実施例２による方法のように、ｐ側電極４７のエッチングと、超音波処理とを交互に繰り返してもよい。
【００５９】
図３Ｋに示すように、凸部７６及びバリア層４８を、保護膜８５で覆う。保護膜８５には、凸部７６の上面、及びストリート領域７１に対応した開口が形成されている。保護膜８５は、例えば酸化シリコンで形成され、その厚さは３００ｎｍである。保護膜８５の形成には、例えばスパッタリングが適用される。開口の形成には、例えばリフトオフ法が適用される。なお、保護膜８５の形成に、熱ＣＶＤや電子ビーム蒸着を適用してもよい。
【００６０】
保護膜８５の開口内の凸部７６の上面に、ｎ側電極８６を形成する。ｎ側電極８６は、例えば基板側から順番に積層された厚さ２５ｎｍのＴｉ層、厚さ８００ｎｍのＡｌ層、厚さ１００ｎｍのＴｉ層、及び厚さ２００ｎｍのＡｕ層を含む。ｎ側電極８６の形成には、例えば電子ビーム蒸着が適用され、そのパターニングには、例えばリフトオフ法が適用される。
【００６１】
ｎ側電極８６として、Ａｌ層とＲｈ層との積層、Ａｌ層とＩｒ層との積層、Ａｌ層とＰｔ層との積層、Ａｌ層とＰｄ層との積層、またはＴｉ層とＰｔ層との積層を用いてもよい。
【００６２】
図３Ｌに示すように、ストリート領域７１に沿って支持基板６０をダイシングすることにより、チップごとに分離する。
【００６３】
発光層４４で発生した光は、ｎ型半導体層４３を通って、またはｐ側電極４７で反射された後ｎ型半導体層４３を通って外部に放射される。
【００６４】
光の取り出し効率を高めるために、ｎ型半導体層４３の上面を粗面化しておいてもよい。粗面化の処理は、例えば図３Ｇに示した研磨後に行ってもよいし、図３Ｋに示した保護膜８５の形成後に行ってもよい。この粗面化処理は、Ｃｌ２ガスを用いた反応性エッチング、ＫＯＨやＴＭＡＨ等のアルカリを用いたウェット処理により行うことができる。
【００６５】
実施例３では、図３Ｉに示した工程で、残渣７５が残っている状態でエッチングを停止させた。このため、残渣７５を全てエッチングで除去する場合に比べて、エッチング時間を短縮することができる。
【００６６】
実施例３では、ストリート領域７１の幅Ｗ３を６０μｍとした。この幅Ｗ３を狭くしすぎると、ダイシング時の歩留まりが低下してしまう。逆に、幅Ｗ３を広くすると、１枚のウエハから製造することができるチップ数が減少してしまう。これらの観点から、ストリート領域７１の幅Ｗ３は、４０μｍ〜２００μｍの範囲内とすることが好ましい。
【００６７】
図４Ａに示した残渣７５が厚すぎると、図４Ｂ〜図４Ｄに示した工程で、超音波の物理的作用によって除去することが困難になる。このため、残渣７５の谷の部分の厚さのうち最も厚い部分が３μｍ以下になるまで、エッチングを行っておくことが好ましい。
【００６８】
図３Ｉに示したエッチング工程後にストリート領域７１内に露出するｐ側電極４７の面積が小さすぎると、ｐ側電極４７の横方向エッチングによる残渣７５の除去が困難になる。このため、ｐ側電極４７の露出した部分の面積を、ストリート領域７１の面積の２０％以上にしておくことが好ましい。ウエハ内でｎ型半導体層４３の厚さにマクロなばらつきがあると、ｐ側電極４７の露出した部分の面積の割合が平均で２０％以上になっても、局所的にはｐ側電極４７が殆ど露出していない状況が生じ得る。このため、ｐ側電極４７の露出した部分の面積の割合の評価は、マスクパターン７０の各々の各辺に対応するストリート領域７１ごとに行うことが好ましい。
【００６９】
ｐ側電極４７の露出した部分の面積の割合は、顕微鏡で観察することにより行うことができる。なお、量産時には、ｐ側電極４７の露出した部分の面積の割合が２０％以上になるエッチング条件、例えばエッチング温度、時間等を予め決定しておき、この条件で処理を行えばよい。
【００７０】
上記実施例３では、ｎ型半導体層４３、発光層４４、ｐ型半導体層４６等に窒化物半導体を用いたが、他の半導体材料を用いてもよい。例えば、ＡｌＧａＩｎＰ系の半導体材料を用いてもよい。この場合、これらの層のウェットエッチングには、例えばＨＢｒを用いることができる。ＡｌＧａＩｎＰ系の半導体材料は酸と反応しやすいため、ストリート領域のｐ側電極のエッチングには、アルカリ溶液、例えばＫＯＨ、ＮａＯＨ、ＴＭＡＨ等を用いることが好ましい。従って、ストリート領域のｐ側電極には、アルカリに溶解する金属、例えばＡｌやＺｎ等を用いることが好ましい。
【００７１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７２】
１０ 積層基板
１１ 基板
１２ 第１の膜
１３ 半導体膜
１３ａ 残渣
１３ｂ 凸部
１４ マスクパターン
１５ 凹部
１６ 空洞
２０ エッチャント
２１ エッチング容器
２２ 超音波処理容器
２３ 超音波
２５ 超音波処理用液体
４１ 成長用基板
４２ バッファ層
４３ ｎ型半導体層
４４ 発光層
４５ ｐ型中間層
４６ ｐ型半導体層
４７ ｐ側電極
４８ バリア層
４９ 接合層
６０ 支持基板
６１ バリア層
６２ 接合層
７０ マスクパターン
７１ ストリート領域
７３ 凹部
７５ 残渣
７６ 凸部
７８ 空洞
８０ 残渣が繋がった領域
８５ 保護膜
８６ ｎ側電極
【特許請求の範囲】
【請求項１】
第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記半導体膜をエッチングすることにより、凹部を形成するとともに、前記凹部の底面の一部の領域に前記第１の膜が露出し、他の領域には、前記半導体膜の残渣が残っている状態でエッチングを停止させる工程と、
前記凹部の底面に露出した前記第１の膜を厚さ方向及び横方向にエッチングすることにより、前記残渣の下に空洞を形成する工程と、
前記積層基板を浸漬させた液体に超音波を印加することにより、前記空洞の上に残留している前記残渣を前記積層基板から除去する工程と
を有する半導体素子の製造方法。
【請求項２】
前記第１の膜をエッチングする工程、及び前記積層基板に液体中で超音波を印加する工程が、前記第１の膜のエッチャントに前記積層基板を浸漬させた状態で、前記エッチャントに超音波を印加することにより、同時に進行する請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第１の膜をエッチングする工程と、前記超音波を印加する工程とを少なくとも２サイクル交互に繰り返す請求項１に記載の半導体素子の製造方法。
【請求項４】
前記第１の膜が金属、または導電性を持つ金属酸化物で形成されており、前記半導体膜が、ｎ型半導体膜と、ｐ型半導体膜と、両者の間に配置された発光層とを含む発光構造を有する請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記マスクパターンを形成する工程の前に、さらに、
成長用基板の上に、前記半導体膜を形成する工程と、
前記半導体膜の上に、電極膜として前記第１の膜を形成する工程と、
支持基板と前記成長用基板との間に前記第１の膜が挟まれる向きで、前記成長用基板を前記支持基板に貼り合わせる工程と、
前記成長用基板を除去することにより、前記支持基板、前記第１の膜、及び前記半導体膜を含む前記積層基板を得る工程と
を有する請求項４に記載の半導体素子の製造方法。
【請求項６】
前記半導体膜はｃ軸を厚さ方向と平行にする窒化物半導体で形成されており、前記半導体膜をエッチングする際に、窒化物半導体の−ｃ極性の表面が露出している請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
【請求項１】
第１の膜及び半導体膜がこの順番に形成された積層基板の前記半導体膜の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記半導体膜をエッチングすることにより、凹部を形成するとともに、前記凹部の底面の一部の領域に前記第１の膜が露出し、他の領域には、前記半導体膜の残渣が残っている状態でエッチングを停止させる工程と、
前記凹部の底面に露出した前記第１の膜を厚さ方向及び横方向にエッチングすることにより、前記残渣の下に空洞を形成する工程と、
前記積層基板を浸漬させた液体に超音波を印加することにより、前記空洞の上に残留している前記残渣を前記積層基板から除去する工程と
を有する半導体素子の製造方法。
【請求項２】
前記第１の膜をエッチングする工程、及び前記積層基板に液体中で超音波を印加する工程が、前記第１の膜のエッチャントに前記積層基板を浸漬させた状態で、前記エッチャントに超音波を印加することにより、同時に進行する請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第１の膜をエッチングする工程と、前記超音波を印加する工程とを少なくとも２サイクル交互に繰り返す請求項１に記載の半導体素子の製造方法。
【請求項４】
前記第１の膜が金属、または導電性を持つ金属酸化物で形成されており、前記半導体膜が、ｎ型半導体膜と、ｐ型半導体膜と、両者の間に配置された発光層とを含む発光構造を有する請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記マスクパターンを形成する工程の前に、さらに、
成長用基板の上に、前記半導体膜を形成する工程と、
前記半導体膜の上に、電極膜として前記第１の膜を形成する工程と、
支持基板と前記成長用基板との間に前記第１の膜が挟まれる向きで、前記成長用基板を前記支持基板に貼り合わせる工程と、
前記成長用基板を除去することにより、前記支持基板、前記第１の膜、及び前記半導体膜を含む前記積層基板を得る工程と
を有する請求項４に記載の半導体素子の製造方法。
【請求項６】
前記半導体膜はｃ軸を厚さ方向と平行にする窒化物半導体で形成されており、前記半導体膜をエッチングする際に、窒化物半導体の−ｃ極性の表面が露出している請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
【図１−１】
【図１−２】
【図２−１】
【図２−２】
【図３−１】
【図３−２】
【図３−３】
【図３−４】
【図３−５】
【図４−１】
【図４−２】
【図４−３】
【図５】
【図１−２】
【図２−１】
【図２−２】
【図３−１】
【図３−２】
【図３−３】
【図３−４】
【図３−５】
【図４−１】
【図４−２】
【図４−３】
【図５】
【公開番号】特開２０１１−９６７０７（Ｐ２０１１−９６７０７Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２００９−２４６２２４（Ｐ２００９−２４６２２４）
【出願日】平成２１年１０月２７日（２００９．１０．２７）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２１年１０月２７日（２００９．１０．２７）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]