半導体装置と配線基板との実装体
【課題】 Ｐｂを用いず、且つ不良発生を低減することができる半導体装置の配線基板への実装方法及び実装配線基板を提供する。
【解決手段】 半導体パッケージ１００は、Ｓｎ，Ａｇ，Ｃｕを含むはんだボール１１４を有している。配線基板２００は、はんだボール１１４を接続するための接続端子２０８を有し、この接続端子２０８にＡｕ層２１２及びＮｉ層２１０を有している。半導体パッケージ１００を配線基板２００に実装する工程において、はんだボール１１４を接続端子２０８に加熱固定する際に、Ａｕ層２１２のＡｕがはんだボール１１４中に拡散する。はんだボール１１４がＡｕを含むため、高い接合強度が得られ、不良の発生が低減する。
【解決手段】 半導体パッケージ１００は、Ｓｎ，Ａｇ，Ｃｕを含むはんだボール１１４を有している。配線基板２００は、はんだボール１１４を接続するための接続端子２０８を有し、この接続端子２０８にＡｕ層２１２及びＮｉ層２１０を有している。半導体パッケージ１００を配線基板２００に実装する工程において、はんだボール１１４を接続端子２０８に加熱固定する際に、Ａｕ層２１２のＡｕがはんだボール１１４中に拡散する。はんだボール１１４がＡｕを含むため、高い接合強度が得られ、不良の発生が低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ等の半導体装置を配線基板に実装した半導体装置と配線基板との実装体に関する。
【背景技術】
【０００２】
近年、半導体パッケージの小型化及び多ピン化のため、外部接続端子としてはんだボールを用いるＢＧＡ（Ball Grid Array）構造が注目を集めている。ＢＧＡ構造の半導体パッケージでは、半導体チップを搭載するための絶縁基板の裏面（半導体チップを搭載する主面とは反対の面）に、はんだボールが装着されている。一般に、はんだボールの材料としては、Ｓｎ及びＰｂ（鉛）を含む合金が用いられている。半導体パッケージを配線基板に実装する際には、このはんだボールを配線基板の接続端子にはんだ付けすることにより、半導体チップと配線基板との電気的な接続を確保するようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体チップが作動時に熱を発生すると、半導体パッケージと配線基板との熱膨張差のためはんだボールに応力が加わり、はんだボールの破損を生じる場合がある。はんだボールの破損は、実装配線基板における接続不良につながる。そのため、このような不良発生を抑制するための対策が望まれている。加えて、近年、環境保護の観点から、Ｐｂを使用しないようにすることも求められている。
【０００４】
従って本発明は、Ｐｂを不要にし、且つ不良発生を低減することができる半導体装置と配線基板との実装体を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る半導体装置と配線基板との実装体は、半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板とを有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、上記外部接続端子がＳｎ（錫）、Ａｇ（銀）、Ｃｕ（銅）及びＡｕ（金）を含有する。
【０００６】
また、本発明においては、上記配線基板の接続端子部がＡｕを含む層を有することが好ましい。
【０００７】
更に、本発明においては、上記半導体装置の装着部がＡｕを含む層を有することが好ましい。
【０００８】
更に、本発明においては、上記Ａｕを含む層がＮｉを含む層上に形成されていることが好ましい。
【０００９】
加えて、上記外部接続端子におけるＡｕの含有率が０．１重量％以上１２．０重量％以下であることが好ましい。
【００１０】
また、本発明においては、上記外部接続端子におけるＡｇの含有率が１．０重量％以上３．５重量％以下であることが好ましい。
【００１１】
更に、上記外部接続端子におけるＣｕの含有率が０．５重量％以上１．０重量％以下であることが好ましい。
【００１２】
加えて、上記半導体装置の上記配線基板への実装時に使用する導電性ペーストがＳｎ、Ａｇ及びＣｕを含有することが好ましい。
【発明の効果】
【００１３】
以上の如く本発明によれば、導電性ボールがＳｎ，Ａｇ及びＣｕを含む導電性ボールを用いると共に、この導電性ボール、半導体装置の装着部及び配線基板の接続端子の少なくとも一つにＡｕを含ませるようにしたので、実装工程を経た後の導電性ボールがＡｕを含むようにすることができ、導電性ボールの接合強度を向上して疲労寿命を改善し、導電性ボールの破損等に伴う不良を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図示した一実施形態に基いて本発明を詳細に説明する。図１は、本発明を適用した半導体パッケージの全体構造を示す一部切り欠き斜視図である。図１に示したように、本実施の形態における半導体パッケージ（半導体装置）１００は、半導体チップ１０２を、絶縁基板１０４の主面にダイペースト１０６を用いて固定し、封止材１０８により封止したものである。半導体チップ１０２は、シリコン基板の一方の面（図中上側の面）に図示しない集積回路を形成したものである。半導体チップ１０２の集積回路側の面の外周には、その集積回路から引き出された多数の電極パッド１１０が配列されている。
【００１５】
絶縁基板１０４は、ポリイミド又はセラミックス製等の基板である。絶縁基板１０４の主面には、Ｃｕからなる導体パターン１１２が形成されており、絶縁基板１０４の裏面には外部接続端子であるはんだボール（導電性ボール）１１４が設けられる。導体パターン１１２は、半導体チップ１０２の電極パッド１１０に導体ワイヤ１１６を介して接続されると共に、絶縁基板１０４に穿孔されたビアホール１１８を介してはんだボール１１４に接続される。
【００１６】
はんだボール１１４は、直径約０．２５ｍｍの球形状を有しており、Ｓｎ、Ａｇ及びＣｕを含む合金で構成されており、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このはんだボール１１４は、半導体パッケージ１００を配線基板などの配線基板２００（図２）に実装する際に、配線基板側の接続端子２０８に接続されるものである。
【００１７】
図２は、半導体パッケージ１００を配線基板２００に実装した状態を拡大して示す断面図である。配線基板２００は、樹脂からなる絶縁基板２０２の表面にＣｕからなる導電層２０４を形成し、その導電層２０４の表面を絶縁層２０６で覆ったものである。絶縁層２０６は、導電層２０４において接続端子２０８となる部分だけを露出させるように形成されている。絶縁基板２０２の厚さは０．４ｍｍ〜３．０ｍｍであり、導電層２０４の厚さは１０μｍ〜５０μｍである。又、絶縁層２０６の厚さは、３μｍ〜５０μｍである。
【００１８】
接続端子２０８において導電層２０４の表面には、Ｎｉ（ニッケル）めっきによりＮｉ層２１０が形成されている。このＮｉ層２１０の表面には、ＡｕめっきによりＡｕ層２１２が形成されている。Ｎｉ層２１０の厚さは、１μｍ〜１０μｍである。Ａｕ層２１２は、そのＡｕ原子が後述するようにはんだボール１１４中に拡散した際に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるような厚さに形成される。
【００１９】
接続端子２０８のＡｕ層２１２の表面には、はんだペースト（導電性ペースト）２１４を介して、上述したはんだボール１１４が固定される。はんだペースト２１４は、はんだボール１１４と同様の組成を有することが好ましいが、他の組成（例えば、Ｓｎ及びＰｂからなる合金）を有していてもよい。
【００２０】
半導体パッケージ１００の絶縁基板１０４には、上述したビアホール１１８が穿孔されている。このビアホール１１８において、導体パターン１１２の図中下面にはＮｉ層２２０が形成され、そのＮｉ層２２０の図中下面にはＡｕ層２２２が形成されている。絶縁基板１０４の厚さは７５μｍ〜１００μｍである。又、Ｎｉ層２２０の厚さは１μｍ〜１０μｍであり、Ａｕ層２２２の厚さは０．１μｍ〜２．０μｍである。ビアホール１１８、Ｎｉ層２２０及びＡｕ層２２０は、図示しないはんだペーストを介してはんだボール１１４を装着するための装着部となる。
【００２１】
本実施の形態において、はんだボール１１４に接する位置にＡｕ層２１２，２２２を設けたのは、はんだボール１１４を加熱して接続端子２０８に接続する際に、Ａｕ層２１２，２２２のＡｕ原子をはんだボール１１４中に拡散させるためである。Ａｕがはんだボール１１４中に拡散すると、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕ，Ａｕを含む組成となり、接続強度を高くして疲労寿命を改善することができるからである。
【００２２】
又、はんだボール１１４が主成分のＳｎのほかに、Ａｇ及びＣｕを含むようにしたのは、Ｐｂを用いることなく強度を確保し、耐クリープ性を向上することができるからである。
【００２３】
次に、半導体パッケージ１００を配線基板２００に実装する実装方法について説明する。図３に、半導体パッケージ１００の製造方法の概略を示す。まず、図３（Ａ）に示したように、絶縁基板１０４に、フォトリソグラフィー法又は打ち抜き加工によりビアホール１１８を形成する。次いで、図３（Ｂ）に示したように、ビアホール１１８を形成した絶縁基板１０４の主面に、フォトリソグラフィー法を用いて導体パターン１１２を形成する。続いて、図３（Ｃ）に示したように、絶縁基板１０４上のチップ搭載領域にエポキシ系樹脂からなるダイペースト１０６を滴下する。更に、図３（Ｄ）に示したように、別の工程で製造した半導体チップ１０２をダイペースト１０６に押し付け、ヒータ等により雰囲気温度を上げてダイペースト１０６を硬化させ、絶縁基板１０４上に半導体チップ１０２を固定する。
【００２４】
半導体チップ１０２を絶縁基板１０４に固定したのち、図３（Ｅ）に示したように、半導体チップ１０２の電極パッド１１０とワイヤ接続ランド１２０とを導体ワイヤ１１６でボンディングする。ボンディングが完了した後、モールド樹脂からなる封止材１０８で半導体チップ１０２を封止する。続いて、図３（Ｆ）に示したように、絶縁基板１０２のビアホール１１８内において、導体パターン１１２の上に、Ｎｉ層２２０及びＡｕ層２２２を順次形成したのち、スキージ等を用いてはんだペーストを充填し、そのはんだペーストを介してはんだボール１１４を取り付ける。以上の工程を経て、半導体パッケージ１００が完成する。
【００２５】
図４（Ａ）、（Ｂ）は、配線基板２００の製造工程の概略を示す。まず、図４（Ａ）に示したように、絶縁基板２０２の表面に、Ｃｕからなる導電層２０４を形成する。次に、図４（Ｂ）に示したように、導電層２０４の表面に、Ｎｉ層２１０及びＡｕ層２１２をそれぞれめっき法により順次形成し、接続端子２０８に対応する部分を除いて絶縁層２０６で覆う。
【００２６】
続いて、図４（Ｃ）に示したように、半導体パッケージ１００を配線基板２００に実装する。すなわち、配線基板２００の接続端子２０８のＡｕ層２１２の表面に予めはんだペースト（図４では省略）を塗布し、半導体パッケージ１００のはんだボール１１４を接触させ、約２２０℃〜２５０℃の加熱処理を行う。これにより、半導体パッケージ１００のはんだボール１１４と配線基板２００の接続端子２０８とが接続される。これにより、半導体パッケージ１００を配線基板２００に実装してなる、実装配線基板（半導体実装済み配線基板）が得られる。はんだボール１１４を接続端子２０８に固定する際、Ａｕ層２１２，２２２のＡｕ原子がはんだボール１１４中に拡散するため、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕに加えてＡｕを含むこととなり、高い接続強度及び疲労寿命が得られる。
【００２７】
以上説明したように、本実施の形態では、Ｓｎ、Ａｇ、Ｃｕを含む組成のはんだボール１１４を用いると共に、半導体パッケージ１００を配線基板２００に実装する際にはんだボール１１４内にＡｕが拡散するようにし、これにより、接続強度を高くして疲労寿命を改善するようにした。従って、Ｐｂを不要にし、且つ、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００２８】
特に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるようにすることにより、はんだボール１１４の高い引っ張り強度及びせん断強度を得ることができる。
【００２９】
更に、はんだボール１１４の組成において、Ａｇの含有率を１〜３．５重量％とし、Ｃｕの含有率を０．５〜１．０重量％とすることにより、耐クリープ性を向上することができる。
【００３０】
尚、配線基板２００の接続端子２０８にＡｕ層２１２，２２２を形成する代わりに、はんだボール１１４内に最初からＡｕを含有させておいてもよい。この場合、はんだボール１１４は、Ｓｎ、Ａｇ、Ｃｕ及びＡｕを含む合金で構成される。Ａｕの含有率は０．１〜１２重量％である。又、上述した実施の形態と同様、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このようにしても、はんだボール１１４がＡｕを含むため、接合強度及び疲労寿命が改善され、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００３１】
次に、上述した実施の形態による効果を、具体的な数値実施例に基づいて説明する。まず、はんだ材料の粘弾性についての試験結果を説明する。ここでは、Ｓｎ，Ａｇ，Ｃｕからなる２通りの組成からなるはんだ材料によりそれぞれ試験片を作成した。組成１は、Ａｇを３．５重量％、Ｃｕを０．７５重量％含むものであり、組成２は、Ａｇを１．０重量％、Ｃｕを０．５重量％含むものである。試験片は、図５（Ａ）に示したように、長さＬ１が１４０ｍｍ、外径Ｄ１が１５ｍｍの円柱であって、長さ方向中央域の外径を細くした形状を有している。外径の細い部分は、長さＬ２が５０ｍｍ、外径Ｄ２が１０ｍｍとなっている。各試験片につき、３通りの温度（−２５℃、＋２５℃、＋１２５℃）で引っ張り試験を行い、歪み速度と降伏応力との関係を調べた。この結果を、図５（Ｂ），（Ｃ）にそれぞれ示す。また、図６には、従来のＰｂを含むはんだ材料（すなわちＳｎを６３重量％含み、Ｐｂを３７重量％含むはんだ材料）について、同様の試験を行った結果を示す。図５及び図６では、縦軸がひずみ速度を表し、横軸が応力を表す。
【００３２】
図５及び図６から、組成１，２では、従来のはんだ材料に比べ、特に低応力下で歪み速度の影響を受けにくいという性質を持つこと、すなわち耐クリープ性に優れていることが分かった。
【００３３】
次に、はんだ材料の接合強度についての試験結果について説明する。図７（Ａ）に示したように２枚の銅板６００の端面同士を組成１，２のはんだ材料６０２を用いてそれぞれ接合した。各銅板６００は、長さＬが５９ｍｍ、幅Ｗが１５ｍｍ、厚さｔが０．９ｍｍである。このとき、接合端面に予めＮｉめっき（厚さ３μｍ）を施したものと、Ｎｉめっき（厚さ３μｍ）の上にさらにＡｕめっき（厚さ０．６μｍ）を施したものと、全くめっきを施していないもののそれぞれについて、引っ張り試験を行った。図７（Ｂ）には組成１についての試験結果を示し、図７（Ｃ）には組成２についての試験結果を示す。図７（Ｂ）及び図７（Ｃ）から、組成１及び組成２のいずれについても、Ｎｉめっき上にＡｕめっきをしたものが、最も高い接合強度を示していることが分かる。これは、はんだ付けの際にＡｕがはんだ材料に拡散したためと考えられる。
【００３４】
次に、Ｓｎ，Ａｇ，Ｃｕ，Ａｕからなる組成における、Ａｕの含有率と強度との関係についての試験結果を説明する。ここでは、Ａｇを１．０重量％、Ｃｕを０．５重量％と固定して、Ａｕの含有率を変化させてそれぞれ試験片を作成し、各試験片につき引っ張り強度及びせん断強度を測定した。図８に、その測定結果を示す。図８から、Ａｕの含有率が０．１〜１２．０重量％の場合には特に高い引っ張り強度が得られ、Ａｕの含有率が０．１〜９．０重量％の場合には特に高いせん断強度が得られることが分かった。
【００３５】
次に、上述した半導体パッケージ１００を配線基板２００に実装して温度サイクル試験を行った結果について説明する。ここでは、実施例として、９ｍｍ×６ｍｍのサイズの半導体パッケージ１００であって、１０３個のボール（配設ピッチ０．５ｍｍ）を搭載するタイプのものを用いた。半導体チップ１０２のサイズは５ｍｍ×３ｍｍ×０．２８ｍｍとした。はんだボール１１４の直径は０．２５ｍｍとし、組成は上述の組成１とした。はんだペースト２１４の組成は上述の組成２とした。配線基板２００の厚さは０．８ｍｍとし、接続端子２０８の内径は０．３ｍｍとした。この接続端子２０８には、厚さ３μｍのＮｉ層２１０と、厚さ０．６μｍのＡｕ層２１２とを形成した。又、はんだボール１１４にＡｕが拡散した状態で、Ａｕの含有率が６．９重量％になるようにした。
【００３６】
温度サイクル試験は、温度を−４０℃と１２５℃とで交互に変化させるようにし、それぞれの温度の持続時間を１０分とした。又、昇温・降温にかける時間は５分とした。このような温度サイクル試験において、はんだ接合部にクラックが生ずるか否かを調べた。又、比較例として、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を形成せずに実装を行ったものについて、同様に試験を行った。試験結果を図９に示す。図９において、横軸はサイクル数であり、縦軸は不良発生率である。
【００３７】
図９から、比較例では９００サイクルで初期不良が現れたのに対し、本実施例では１０００サイクルまで初期不良が現れず、不良発生の抑制効果が見られた。すなわち、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を設けてはんだボール１１４の接合強度及び疲労寿命を改善することにより、不良発生を低減できることが分かった。
【００３８】
尚、図示は省略するが、はんだペースト２１４の組成をＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）とし、はんだボール１１４の組成を上記組成２のＳｎＡｇＣｕ（Ａｇが１．０重量％、Ｃｕが０．５重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、９００サイクルで初期不良が現れた。一方、はんだペースト２１４及びはんだボール１１４の組成を、いずれもＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、５００サイクルで初期不良が現れた。このことから、はんだペーストの組成に関わらず、ＳｎＡｇＣｕの組成を有するはんだボールにＡｕを拡散することにより、不良発生を低減できることが分かった。
【００３９】
以上、本発明の実施形態を図面に沿って説明した。しかしながら本発明は前記実施形態に示した事項に限定されず、特許請求の範囲の記載に基いてその変更、改良等が可能であることは明らかである。例えば、半導体装置の外部接続端子として、上述した実施例においてははんだボールを示したが、はんだボールに代えてはんだランド等を用いてもよいことは当業者には明らかであろう。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施の形態に係る半導体パッケージの構造を示す一部切り欠き斜視図である。
【図２】図１に示した半導体パッケージを配線基板に実装した状態を示す断面図である。
【図３】図１に示した半導体パッケージの製造プロセスを示す工程ごとの断面図である。
【図４】図１に示した半導体パッケージを配線基板に実装するプロセスを示す工程ごとの断面図である。
【図５】本実施の形態におけるはんだ材料の粘弾性を示す図である。
【図６】従来のはんだ材料の粘弾性を示す図である。
【図７】Ｎｉ層及びＡｕ層の有無と接合強度との関係を示す図である。
【図８】Ａｕの含有率と引っ張り強度及びせん断強度との関係を示す図である。
【図９】半導体パッケージ１００を配線基板２００に実装し、温度サイクル試験を行った結果を示す図である。
【符号の説明】
【００４１】
１００：半導体装置 １０２：半導体チップ
１０４：絶縁基板 １０６：ダイペースト
１０８：封止材 １１２：導体パターン
１１４：はんだボール １１８：ビアホール
２００：配線基板 ２０２：導電層
２０８：接続端子 ２１０，２２１：Ｎｉ層
２１２，２２２：Ａｕ層 ２１４：はんだペースト
【技術分野】
【０００１】
本発明は、半導体パッケージ等の半導体装置を配線基板に実装した半導体装置と配線基板との実装体に関する。
【背景技術】
【０００２】
近年、半導体パッケージの小型化及び多ピン化のため、外部接続端子としてはんだボールを用いるＢＧＡ（Ball Grid Array）構造が注目を集めている。ＢＧＡ構造の半導体パッケージでは、半導体チップを搭載するための絶縁基板の裏面（半導体チップを搭載する主面とは反対の面）に、はんだボールが装着されている。一般に、はんだボールの材料としては、Ｓｎ及びＰｂ（鉛）を含む合金が用いられている。半導体パッケージを配線基板に実装する際には、このはんだボールを配線基板の接続端子にはんだ付けすることにより、半導体チップと配線基板との電気的な接続を確保するようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体チップが作動時に熱を発生すると、半導体パッケージと配線基板との熱膨張差のためはんだボールに応力が加わり、はんだボールの破損を生じる場合がある。はんだボールの破損は、実装配線基板における接続不良につながる。そのため、このような不良発生を抑制するための対策が望まれている。加えて、近年、環境保護の観点から、Ｐｂを使用しないようにすることも求められている。
【０００４】
従って本発明は、Ｐｂを不要にし、且つ不良発生を低減することができる半導体装置と配線基板との実装体を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る半導体装置と配線基板との実装体は、半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板とを有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、上記外部接続端子がＳｎ（錫）、Ａｇ（銀）、Ｃｕ（銅）及びＡｕ（金）を含有する。
【０００６】
また、本発明においては、上記配線基板の接続端子部がＡｕを含む層を有することが好ましい。
【０００７】
更に、本発明においては、上記半導体装置の装着部がＡｕを含む層を有することが好ましい。
【０００８】
更に、本発明においては、上記Ａｕを含む層がＮｉを含む層上に形成されていることが好ましい。
【０００９】
加えて、上記外部接続端子におけるＡｕの含有率が０．１重量％以上１２．０重量％以下であることが好ましい。
【００１０】
また、本発明においては、上記外部接続端子におけるＡｇの含有率が１．０重量％以上３．５重量％以下であることが好ましい。
【００１１】
更に、上記外部接続端子におけるＣｕの含有率が０．５重量％以上１．０重量％以下であることが好ましい。
【００１２】
加えて、上記半導体装置の上記配線基板への実装時に使用する導電性ペーストがＳｎ、Ａｇ及びＣｕを含有することが好ましい。
【発明の効果】
【００１３】
以上の如く本発明によれば、導電性ボールがＳｎ，Ａｇ及びＣｕを含む導電性ボールを用いると共に、この導電性ボール、半導体装置の装着部及び配線基板の接続端子の少なくとも一つにＡｕを含ませるようにしたので、実装工程を経た後の導電性ボールがＡｕを含むようにすることができ、導電性ボールの接合強度を向上して疲労寿命を改善し、導電性ボールの破損等に伴う不良を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図示した一実施形態に基いて本発明を詳細に説明する。図１は、本発明を適用した半導体パッケージの全体構造を示す一部切り欠き斜視図である。図１に示したように、本実施の形態における半導体パッケージ（半導体装置）１００は、半導体チップ１０２を、絶縁基板１０４の主面にダイペースト１０６を用いて固定し、封止材１０８により封止したものである。半導体チップ１０２は、シリコン基板の一方の面（図中上側の面）に図示しない集積回路を形成したものである。半導体チップ１０２の集積回路側の面の外周には、その集積回路から引き出された多数の電極パッド１１０が配列されている。
【００１５】
絶縁基板１０４は、ポリイミド又はセラミックス製等の基板である。絶縁基板１０４の主面には、Ｃｕからなる導体パターン１１２が形成されており、絶縁基板１０４の裏面には外部接続端子であるはんだボール（導電性ボール）１１４が設けられる。導体パターン１１２は、半導体チップ１０２の電極パッド１１０に導体ワイヤ１１６を介して接続されると共に、絶縁基板１０４に穿孔されたビアホール１１８を介してはんだボール１１４に接続される。
【００１６】
はんだボール１１４は、直径約０．２５ｍｍの球形状を有しており、Ｓｎ、Ａｇ及びＣｕを含む合金で構成されており、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このはんだボール１１４は、半導体パッケージ１００を配線基板などの配線基板２００（図２）に実装する際に、配線基板側の接続端子２０８に接続されるものである。
【００１７】
図２は、半導体パッケージ１００を配線基板２００に実装した状態を拡大して示す断面図である。配線基板２００は、樹脂からなる絶縁基板２０２の表面にＣｕからなる導電層２０４を形成し、その導電層２０４の表面を絶縁層２０６で覆ったものである。絶縁層２０６は、導電層２０４において接続端子２０８となる部分だけを露出させるように形成されている。絶縁基板２０２の厚さは０．４ｍｍ〜３．０ｍｍであり、導電層２０４の厚さは１０μｍ〜５０μｍである。又、絶縁層２０６の厚さは、３μｍ〜５０μｍである。
【００１８】
接続端子２０８において導電層２０４の表面には、Ｎｉ（ニッケル）めっきによりＮｉ層２１０が形成されている。このＮｉ層２１０の表面には、ＡｕめっきによりＡｕ層２１２が形成されている。Ｎｉ層２１０の厚さは、１μｍ〜１０μｍである。Ａｕ層２１２は、そのＡｕ原子が後述するようにはんだボール１１４中に拡散した際に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるような厚さに形成される。
【００１９】
接続端子２０８のＡｕ層２１２の表面には、はんだペースト（導電性ペースト）２１４を介して、上述したはんだボール１１４が固定される。はんだペースト２１４は、はんだボール１１４と同様の組成を有することが好ましいが、他の組成（例えば、Ｓｎ及びＰｂからなる合金）を有していてもよい。
【００２０】
半導体パッケージ１００の絶縁基板１０４には、上述したビアホール１１８が穿孔されている。このビアホール１１８において、導体パターン１１２の図中下面にはＮｉ層２２０が形成され、そのＮｉ層２２０の図中下面にはＡｕ層２２２が形成されている。絶縁基板１０４の厚さは７５μｍ〜１００μｍである。又、Ｎｉ層２２０の厚さは１μｍ〜１０μｍであり、Ａｕ層２２２の厚さは０．１μｍ〜２．０μｍである。ビアホール１１８、Ｎｉ層２２０及びＡｕ層２２０は、図示しないはんだペーストを介してはんだボール１１４を装着するための装着部となる。
【００２１】
本実施の形態において、はんだボール１１４に接する位置にＡｕ層２１２，２２２を設けたのは、はんだボール１１４を加熱して接続端子２０８に接続する際に、Ａｕ層２１２，２２２のＡｕ原子をはんだボール１１４中に拡散させるためである。Ａｕがはんだボール１１４中に拡散すると、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕ，Ａｕを含む組成となり、接続強度を高くして疲労寿命を改善することができるからである。
【００２２】
又、はんだボール１１４が主成分のＳｎのほかに、Ａｇ及びＣｕを含むようにしたのは、Ｐｂを用いることなく強度を確保し、耐クリープ性を向上することができるからである。
【００２３】
次に、半導体パッケージ１００を配線基板２００に実装する実装方法について説明する。図３に、半導体パッケージ１００の製造方法の概略を示す。まず、図３（Ａ）に示したように、絶縁基板１０４に、フォトリソグラフィー法又は打ち抜き加工によりビアホール１１８を形成する。次いで、図３（Ｂ）に示したように、ビアホール１１８を形成した絶縁基板１０４の主面に、フォトリソグラフィー法を用いて導体パターン１１２を形成する。続いて、図３（Ｃ）に示したように、絶縁基板１０４上のチップ搭載領域にエポキシ系樹脂からなるダイペースト１０６を滴下する。更に、図３（Ｄ）に示したように、別の工程で製造した半導体チップ１０２をダイペースト１０６に押し付け、ヒータ等により雰囲気温度を上げてダイペースト１０６を硬化させ、絶縁基板１０４上に半導体チップ１０２を固定する。
【００２４】
半導体チップ１０２を絶縁基板１０４に固定したのち、図３（Ｅ）に示したように、半導体チップ１０２の電極パッド１１０とワイヤ接続ランド１２０とを導体ワイヤ１１６でボンディングする。ボンディングが完了した後、モールド樹脂からなる封止材１０８で半導体チップ１０２を封止する。続いて、図３（Ｆ）に示したように、絶縁基板１０２のビアホール１１８内において、導体パターン１１２の上に、Ｎｉ層２２０及びＡｕ層２２２を順次形成したのち、スキージ等を用いてはんだペーストを充填し、そのはんだペーストを介してはんだボール１１４を取り付ける。以上の工程を経て、半導体パッケージ１００が完成する。
【００２５】
図４（Ａ）、（Ｂ）は、配線基板２００の製造工程の概略を示す。まず、図４（Ａ）に示したように、絶縁基板２０２の表面に、Ｃｕからなる導電層２０４を形成する。次に、図４（Ｂ）に示したように、導電層２０４の表面に、Ｎｉ層２１０及びＡｕ層２１２をそれぞれめっき法により順次形成し、接続端子２０８に対応する部分を除いて絶縁層２０６で覆う。
【００２６】
続いて、図４（Ｃ）に示したように、半導体パッケージ１００を配線基板２００に実装する。すなわち、配線基板２００の接続端子２０８のＡｕ層２１２の表面に予めはんだペースト（図４では省略）を塗布し、半導体パッケージ１００のはんだボール１１４を接触させ、約２２０℃〜２５０℃の加熱処理を行う。これにより、半導体パッケージ１００のはんだボール１１４と配線基板２００の接続端子２０８とが接続される。これにより、半導体パッケージ１００を配線基板２００に実装してなる、実装配線基板（半導体実装済み配線基板）が得られる。はんだボール１１４を接続端子２０８に固定する際、Ａｕ層２１２，２２２のＡｕ原子がはんだボール１１４中に拡散するため、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕに加えてＡｕを含むこととなり、高い接続強度及び疲労寿命が得られる。
【００２７】
以上説明したように、本実施の形態では、Ｓｎ、Ａｇ、Ｃｕを含む組成のはんだボール１１４を用いると共に、半導体パッケージ１００を配線基板２００に実装する際にはんだボール１１４内にＡｕが拡散するようにし、これにより、接続強度を高くして疲労寿命を改善するようにした。従って、Ｐｂを不要にし、且つ、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００２８】
特に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるようにすることにより、はんだボール１１４の高い引っ張り強度及びせん断強度を得ることができる。
【００２９】
更に、はんだボール１１４の組成において、Ａｇの含有率を１〜３．５重量％とし、Ｃｕの含有率を０．５〜１．０重量％とすることにより、耐クリープ性を向上することができる。
【００３０】
尚、配線基板２００の接続端子２０８にＡｕ層２１２，２２２を形成する代わりに、はんだボール１１４内に最初からＡｕを含有させておいてもよい。この場合、はんだボール１１４は、Ｓｎ、Ａｇ、Ｃｕ及びＡｕを含む合金で構成される。Ａｕの含有率は０．１〜１２重量％である。又、上述した実施の形態と同様、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このようにしても、はんだボール１１４がＡｕを含むため、接合強度及び疲労寿命が改善され、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００３１】
次に、上述した実施の形態による効果を、具体的な数値実施例に基づいて説明する。まず、はんだ材料の粘弾性についての試験結果を説明する。ここでは、Ｓｎ，Ａｇ，Ｃｕからなる２通りの組成からなるはんだ材料によりそれぞれ試験片を作成した。組成１は、Ａｇを３．５重量％、Ｃｕを０．７５重量％含むものであり、組成２は、Ａｇを１．０重量％、Ｃｕを０．５重量％含むものである。試験片は、図５（Ａ）に示したように、長さＬ１が１４０ｍｍ、外径Ｄ１が１５ｍｍの円柱であって、長さ方向中央域の外径を細くした形状を有している。外径の細い部分は、長さＬ２が５０ｍｍ、外径Ｄ２が１０ｍｍとなっている。各試験片につき、３通りの温度（−２５℃、＋２５℃、＋１２５℃）で引っ張り試験を行い、歪み速度と降伏応力との関係を調べた。この結果を、図５（Ｂ），（Ｃ）にそれぞれ示す。また、図６には、従来のＰｂを含むはんだ材料（すなわちＳｎを６３重量％含み、Ｐｂを３７重量％含むはんだ材料）について、同様の試験を行った結果を示す。図５及び図６では、縦軸がひずみ速度を表し、横軸が応力を表す。
【００３２】
図５及び図６から、組成１，２では、従来のはんだ材料に比べ、特に低応力下で歪み速度の影響を受けにくいという性質を持つこと、すなわち耐クリープ性に優れていることが分かった。
【００３３】
次に、はんだ材料の接合強度についての試験結果について説明する。図７（Ａ）に示したように２枚の銅板６００の端面同士を組成１，２のはんだ材料６０２を用いてそれぞれ接合した。各銅板６００は、長さＬが５９ｍｍ、幅Ｗが１５ｍｍ、厚さｔが０．９ｍｍである。このとき、接合端面に予めＮｉめっき（厚さ３μｍ）を施したものと、Ｎｉめっき（厚さ３μｍ）の上にさらにＡｕめっき（厚さ０．６μｍ）を施したものと、全くめっきを施していないもののそれぞれについて、引っ張り試験を行った。図７（Ｂ）には組成１についての試験結果を示し、図７（Ｃ）には組成２についての試験結果を示す。図７（Ｂ）及び図７（Ｃ）から、組成１及び組成２のいずれについても、Ｎｉめっき上にＡｕめっきをしたものが、最も高い接合強度を示していることが分かる。これは、はんだ付けの際にＡｕがはんだ材料に拡散したためと考えられる。
【００３４】
次に、Ｓｎ，Ａｇ，Ｃｕ，Ａｕからなる組成における、Ａｕの含有率と強度との関係についての試験結果を説明する。ここでは、Ａｇを１．０重量％、Ｃｕを０．５重量％と固定して、Ａｕの含有率を変化させてそれぞれ試験片を作成し、各試験片につき引っ張り強度及びせん断強度を測定した。図８に、その測定結果を示す。図８から、Ａｕの含有率が０．１〜１２．０重量％の場合には特に高い引っ張り強度が得られ、Ａｕの含有率が０．１〜９．０重量％の場合には特に高いせん断強度が得られることが分かった。
【００３５】
次に、上述した半導体パッケージ１００を配線基板２００に実装して温度サイクル試験を行った結果について説明する。ここでは、実施例として、９ｍｍ×６ｍｍのサイズの半導体パッケージ１００であって、１０３個のボール（配設ピッチ０．５ｍｍ）を搭載するタイプのものを用いた。半導体チップ１０２のサイズは５ｍｍ×３ｍｍ×０．２８ｍｍとした。はんだボール１１４の直径は０．２５ｍｍとし、組成は上述の組成１とした。はんだペースト２１４の組成は上述の組成２とした。配線基板２００の厚さは０．８ｍｍとし、接続端子２０８の内径は０．３ｍｍとした。この接続端子２０８には、厚さ３μｍのＮｉ層２１０と、厚さ０．６μｍのＡｕ層２１２とを形成した。又、はんだボール１１４にＡｕが拡散した状態で、Ａｕの含有率が６．９重量％になるようにした。
【００３６】
温度サイクル試験は、温度を−４０℃と１２５℃とで交互に変化させるようにし、それぞれの温度の持続時間を１０分とした。又、昇温・降温にかける時間は５分とした。このような温度サイクル試験において、はんだ接合部にクラックが生ずるか否かを調べた。又、比較例として、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を形成せずに実装を行ったものについて、同様に試験を行った。試験結果を図９に示す。図９において、横軸はサイクル数であり、縦軸は不良発生率である。
【００３７】
図９から、比較例では９００サイクルで初期不良が現れたのに対し、本実施例では１０００サイクルまで初期不良が現れず、不良発生の抑制効果が見られた。すなわち、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を設けてはんだボール１１４の接合強度及び疲労寿命を改善することにより、不良発生を低減できることが分かった。
【００３８】
尚、図示は省略するが、はんだペースト２１４の組成をＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）とし、はんだボール１１４の組成を上記組成２のＳｎＡｇＣｕ（Ａｇが１．０重量％、Ｃｕが０．５重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、９００サイクルで初期不良が現れた。一方、はんだペースト２１４及びはんだボール１１４の組成を、いずれもＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、５００サイクルで初期不良が現れた。このことから、はんだペーストの組成に関わらず、ＳｎＡｇＣｕの組成を有するはんだボールにＡｕを拡散することにより、不良発生を低減できることが分かった。
【００３９】
以上、本発明の実施形態を図面に沿って説明した。しかしながら本発明は前記実施形態に示した事項に限定されず、特許請求の範囲の記載に基いてその変更、改良等が可能であることは明らかである。例えば、半導体装置の外部接続端子として、上述した実施例においてははんだボールを示したが、はんだボールに代えてはんだランド等を用いてもよいことは当業者には明らかであろう。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施の形態に係る半導体パッケージの構造を示す一部切り欠き斜視図である。
【図２】図１に示した半導体パッケージを配線基板に実装した状態を示す断面図である。
【図３】図１に示した半導体パッケージの製造プロセスを示す工程ごとの断面図である。
【図４】図１に示した半導体パッケージを配線基板に実装するプロセスを示す工程ごとの断面図である。
【図５】本実施の形態におけるはんだ材料の粘弾性を示す図である。
【図６】従来のはんだ材料の粘弾性を示す図である。
【図７】Ｎｉ層及びＡｕ層の有無と接合強度との関係を示す図である。
【図８】Ａｕの含有率と引っ張り強度及びせん断強度との関係を示す図である。
【図９】半導体パッケージ１００を配線基板２００に実装し、温度サイクル試験を行った結果を示す図である。
【符号の説明】
【００４１】
１００：半導体装置 １０２：半導体チップ
１０４：絶縁基板 １０６：ダイペースト
１０８：封止材 １１２：導体パターン
１１４：はんだボール １１８：ビアホール
２００：配線基板 ２０２：導電層
２０８：接続端子 ２１０，２２１：Ｎｉ層
２１２，２２２：Ａｕ層 ２１４：はんだペースト
【特許請求の範囲】
【請求項１】
半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、
絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板と、
を有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、
上記外部接続端子がＳｎ（錫）、Ａｇ（銀）、Ｃｕ（銅）及びＡｕ（金）を含有し、当該Ａｕの含有率が０．１重量％以上１２．０重量％以下であり、
上記外部接続端子を接続する際の加熱処理により、上記配線基板の接続端子部又は上記半導体装置の装着部に設けられたＡｕを含む層からＡｕが上記外部接続端子に拡散して上記Ａｕの含有率となる半導体装置と配線基板との実装体。
【請求項２】
上記Ａｕの含有率が０．１重量％以上９．０重量％以下である請求項１に記載の半導体装置と配線基板との実装体。
【請求項３】
上記配線基板の接続端子部及び上記半導体装置の装着部がＡｕを含む層をそれぞれ有する請求項１又は２に記載の半導体装置と配線基板との実装体。
【請求項４】
上記Ａｕを含む層がＮｉを含む層上に形成されている請求項１、２又は３に記載の半導体装置と配線基板との実装体。
【請求項５】
上記外部接続端子におけるＡｇの含有率が１．０重量％以上３．５重量％以下である請求項１、２、３又は４に記載の半導体装置と配線基板との実装体。
【請求項６】
上記外部接続端子におけるＣｕの含有率が０．５重量％以上１．０重量％以下である請求項１、２、３、４又は５に記載の半導体装置と配線基板との実装体。
【請求項７】
上記半導体装置の上記配線基板への実装時に使用する導電性ペーストがＳｎ、Ａｇ及びＣｕを含有する請求項１、２、３、４、５又は６に記載の半導体装置と配線基板との実装体。
【請求項１】
半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、
絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板と、
を有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、
上記外部接続端子がＳｎ（錫）、Ａｇ（銀）、Ｃｕ（銅）及びＡｕ（金）を含有し、当該Ａｕの含有率が０．１重量％以上１２．０重量％以下であり、
上記外部接続端子を接続する際の加熱処理により、上記配線基板の接続端子部又は上記半導体装置の装着部に設けられたＡｕを含む層からＡｕが上記外部接続端子に拡散して上記Ａｕの含有率となる半導体装置と配線基板との実装体。
【請求項２】
上記Ａｕの含有率が０．１重量％以上９．０重量％以下である請求項１に記載の半導体装置と配線基板との実装体。
【請求項３】
上記配線基板の接続端子部及び上記半導体装置の装着部がＡｕを含む層をそれぞれ有する請求項１又は２に記載の半導体装置と配線基板との実装体。
【請求項４】
上記Ａｕを含む層がＮｉを含む層上に形成されている請求項１、２又は３に記載の半導体装置と配線基板との実装体。
【請求項５】
上記外部接続端子におけるＡｇの含有率が１．０重量％以上３．５重量％以下である請求項１、２、３又は４に記載の半導体装置と配線基板との実装体。
【請求項６】
上記外部接続端子におけるＣｕの含有率が０．５重量％以上１．０重量％以下である請求項１、２、３、４又は５に記載の半導体装置と配線基板との実装体。
【請求項７】
上記半導体装置の上記配線基板への実装時に使用する導電性ペーストがＳｎ、Ａｇ及びＣｕを含有する請求項１、２、３、４、５又は６に記載の半導体装置と配線基板との実装体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−５３４０９（Ｐ２００７−５３４０９Ａ）
【公開日】平成１９年３月１日（２００７．３．１）
【国際特許分類】
【出願番号】特願２００６−３１２５０４（Ｐ２００６−３１２５０４）
【出願日】平成１８年１１月２０日（２００６．１１．２０）
【分割の表示】特願２００２−２８３（Ｐ２００２−２８３）の分割
【原出願日】平成１４年１月７日（２００２．１．７）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
【公開日】平成１９年３月１日（２００７．３．１）
【国際特許分類】
【出願日】平成１８年１１月２０日（２００６．１１．２０）
【分割の表示】特願２００２−２８３（Ｐ２００２−２８３）の分割
【原出願日】平成１４年１月７日（２００２．１．７）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
[ Back to top ]