半導体装置の製造方法および半導体装置
【課題】 デュアルダマシン法を用いる配線形成方法で、特に最上層の配線を含む上層配線を形成する場合、接続孔の周囲に生ずるクラウンフェンスを容易に除去して信頼性の高い半導体装置を提供する。
【解決手段】 接続孔１９ａ、１９ｂ上に形成された開口を有するマスク層２１をマスクとして、第３絶縁膜１７および第３絶縁膜１７より密度の小さい、あるいは比誘電率が小さい第２絶縁膜１６をエッチングして配線溝２２を形成すると、接続孔１９ｂに埋め込まれた有機性材料２０の突出部と同時に、第２絶縁膜１６の構成材料を主成分とするクラウンフェンス２３が生ずる。これに対しマスク層２１の除去工程を兼ねるなどの処理において、少なくとも配線溝２２の内部にプラズマ処理を施した後、第２絶縁膜１６を溶解可能な処理液で処理し上記のプラズマ処理で変質したクラウンフェンス２５を選択的に除去する。
【解決手段】 接続孔１９ａ、１９ｂ上に形成された開口を有するマスク層２１をマスクとして、第３絶縁膜１７および第３絶縁膜１７より密度の小さい、あるいは比誘電率が小さい第２絶縁膜１６をエッチングして配線溝２２を形成すると、接続孔１９ｂに埋め込まれた有機性材料２０の突出部と同時に、第２絶縁膜１６の構成材料を主成分とするクラウンフェンス２３が生ずる。これに対しマスク層２１の除去工程を兼ねるなどの処理において、少なくとも配線溝２２の内部にプラズマ処理を施した後、第２絶縁膜１６を溶解可能な処理液で処理し上記のプラズマ処理で変質したクラウンフェンス２５を選択的に除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の配線構造の製造方法、特にデュアルダマシン法を用いて配線構造を安定に形成するための製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路装置の高集積化のために、半導体素子パターンの微細加工精度に対する要求はますます厳しいものとなってきている。特に多層配線の採用が進み、８層ないし９層の配線構造がとられている近年のシステムＬＳＩなどのデバイスにおいては、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法をはじめとした、絶縁膜の溝に配線を埋め込む埋め込み配線技術が採用されている。デュアルダマシン法とは上層と下層の配線層間を電気的に結ぶための接続孔および配線を埋め込む配線溝を層間絶縁膜に形成した後、これら双方に同時に配線材料を埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で接続孔および配線溝の外側に存在する余分な配線材料を削り、表面が平坦化された配線および配線接続用プラグを同時に形成する技術である。デュアルダマシン配線技術によると、配線とプラグとを１回の工程で形成することができるので、大幅なプロセスコストの低減を図ることができる。
【０００３】
特許文献１には、このようなデュアルダマシンプロセスにより形状よく配線構造を形成する工程の例が開示されている。図７は、特許文献１に記載されたデュアルダマシン構造を形成する場合のプロセスフローを示す断面図である。まず図７（ａ）に示すように、平坦化した下地層３０上に厚さ５０ｎｍのＳｉ3Ｎ4膜３１を形成する。その上に厚さ８００ｎｍの有機ＳＯＧ層３２と厚さ５０ｎｍのｐ−ＴＥＯＳ層（ＴＥＯＳを原料ガスとしたプラズマＣＶＤ法で形成されるＳｉＯ2を主体とした絶縁膜）３３を形成する。
【０００４】
さらにその上に微細なホールパターンを形成したレジスト３４を形成する。この後、図７（ｂ）に示すようにレジスト３４をマスクとしてｐ−ＴＥＯＳ３３と有機ＳＯＧをエッチングし、ホール３５を形成する。次にレジスト３４を除去した後、図７（ｃ）に示すように再び微細な溝用パターンが形成されたレジスト３６を形成する。
【０００５】
次いでこのレジスト３６をマスクとしてｐ−ＴＥＯＳ層３３と有機ＳＯＧ層３２をエッチングし溝３７を形成する（図７（ｄ））。さらに図７（ｅ）に示すようにレジスト３６を除去した後、ｐ−ＴＥＯＳ３３および有機ＳＯＧ層３２に対し選択比の高い条件でＳｉ3Ｎ4膜３１をエッチングし、これによってデュアルダマシン構造が形成される。そしてこの構造における溝３７およびホール３５にはＣｕなどの配線材料が埋め込まれることになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１０２４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細パターンを有すると共に半導体素子の集積度が高い最近のシステムＬＳＩなど半導体集積回路の多層配線は、ほとんどの場合配線層数が３層以上（標準８〜９層）である。そして最下層から最上層に至るまで配線材料として銅（Ｃｕ）が用いられ、またデュアルダマシン法で形成される。こうした多層配線では上層の配線になるほどその厚さを厚く、また寸法を大きく形成するのが一般的であり、最上層の配線を含む上層配線をデュアルダマシン法で形成する場合、上に説明した図７（ｄ）によれば、有機ＳＯＧ層３２などからなる絶縁膜をより深く長時間エッチングする必要がある。
【０００８】
一方図７（ｃ）の工程において、レジスト３６の塗布直後は一旦ホール３５にレジスト材料が完全に埋まるが、レジストに溝用パターンを現像するとホール３５内部のレジストも一部が現像で溶解除去されて図７（ｃ）に示すように膜厚が薄くなる。従って上層の厚い配線形成のために特許文献１に記載の方法を適用すると、場合によっては図7（ｄ）における溝３７の深いエッチングによりホール３５内のレジストが除去され、さらにＳｉ3Ｎ4膜３１もエッチング除去される可能性がある。ホール３５直下の下地層３０にもし下層銅配線が埋め込み形成されているならば、その表面が露出し、溝３７形成後のレジスト３６除去に用いる酸素プラズマアッシングによって酸化被膜が形成されコンタクト不良の原因となる。
【０００９】
このような不具合を解消し、少なくとも下地層３０の露出を確実に防止するために、図７（ｃ）の工程においてまずホール３５の上端までレジストなどの流動性材料を埋め込み、その後溝用パターンを有するレジスト３６を形成することが望ましく、これによってレジスト３６を現像してもホール３５内の材料がほとんど除去されないようにできると本発明者は考えるが、この方法には以下のような問題点があった。図６はこの方法を採用した時の問題を示す、配線構造形成途中の断面図である。
【００１０】
図６(ａ)に示すように、ホール３５内部にレジスト３６ａを埋め込んだ後、レジスト３６をマスクとしてエッチングにより溝３７を形成すると、溝３７が深くなると共にホール３５内のレジスト３６ａもエッチングされ厚さが減少してゆく。しかしながらエッチング前のレジスト３６ａはホール３５のほぼ上端まで埋め込まれているので、レジスト３６ａに対する絶縁膜３３および３２のエッチング速度選択比を通常の１以上に高くすると、溝３７の底面からレジスト３６ａが上方に突出した突出部を形成する。
【００１１】
この突出部の側壁周囲にはそれを取り囲んで絶縁膜３２を主成分とするクラウンフェンス３８と呼ばれるエッチング残渣が生じる。これはエッチングガスとレジスト材料、絶縁膜材料との反応生成物３９が、一旦できたクラウンフェンス３８の表面に堆積し保護被膜となるために、クラウンフェンス３８をそれ以上エッチングすることが非常に困難になるからであると考えられる。反応生成物３９はレジスト３６、３６ａの酸素プラズマアッシングおよびウェット洗浄処理で除去されるが、クラウンフェンス３８は残留する。
【００１２】
こうした状態でデュアルダマシン工程では図６（ｂ）に示すようにバリアメタル４０および４１を堆積し、さらにその上にＣｕ膜４２を堆積してホール３５および溝３７を埋め込むことになる。しかし図に示すように、クラウンフェンス３８が残留していること、またホール３５の側壁と溝３７の側壁とのマージンが通常は狭く設計されることにより、バリアメタル４０や４１はクラウンフェンス３８近傍で不連続膜として堆積され、さらにＣｕ膜４２もクラウンフェンス３８近傍で完全に埋め込みできずボイド４３を発生させる。このようにして多層配線構造に関する製造歩留まり低下や信頼性の劣化を招く。
【００１３】
本発明は上記課題を解決するものであり、デュアルダマシン法を用いる配線形成工程、特に最上層の配線を含む上層配線の形成工程において、クラウンフェンスを容易に除去して安定して配線構造を形成できる半導体装置の製造方法、およびその方法で製造された信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記従来の課題を解決するための本発明に係る半導体装置の製造方法は、層間絶縁膜上、および前記層間絶縁膜に形成された下層配線上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第３絶縁膜、前記第２絶縁膜、前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜から前記第１絶縁膜まで貫通し、前記下層配線の直上に位置する接続孔を形成する工程と、前記接続孔に有機性材料を埋め込む工程と、前記有機性材料を埋め込む工程の後、前記接続孔上に開口を有するマスク層を形成する工程と、前記マスク層をマスクとして、前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングし、配線溝を形成する工程と、前記配線溝の形成後、少なくとも前記配線溝の内部にプラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程と、前記プラズマ処理の後、前記第２絶縁膜を溶解可能な処理液で処理する工程とを含む。前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜である。
【００１５】
この製造方法では、前記プラズマ処理を施す工程において、前記配線溝の内部に露出する前記第２絶縁膜の表面に変質層が形成され得る。また、前記第２絶縁膜を溶解可能な処理液で処理する工程において、前記変質層が除去され得る。
【００１６】
上記半導体装置の製造方法は、前記下層配線が、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものである場合にも適用され、この時に特に特に有効である。
【００１７】
また上記半導体装置の製造方法では、前記配線溝の形成を、前記配線溝の底面から前記有機性材料が上方へ突出した突出部を形成するように行う。さらに前記第２絶縁膜を、該第２絶縁膜の上面が前記突出部の上面より高くなるような膜厚に形成することが望ましい。
【００１８】
特に前記第２絶縁膜の膜厚に対する、前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比が３〜５であることが望ましい。また実用的な特定の半導体装置に対しては、前記第２絶縁膜の膜厚と前記第３絶縁膜の膜厚の和が３μｍ〜１０μｍであり、前記第２絶縁膜の膜厚が０．６μｍ〜２μｍであることが望ましい。
【００１９】
上記半導体装置の製造方法では、前記プラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程とを同時に行うことができる。あるいは、前記プラズマ処理を施す工程と、前記配線溝を形成する工程とを同時に行うこともできる。
【００２０】
また前記第２絶縁膜として、前記第１絶縁膜および前記第３絶縁膜より低比誘電率である膜を選択する一方、前記有機性材料および前記マスク層がレジストからなり、前記プラズマ処理を酸素を含むプラズマで行う場合に半導体装置の製造が容易になる。この場合、前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜、または内部に複数の空孔を含む多孔質絶縁膜であることが好ましい。
【００２１】
次に、上記課題を解決するための本発明に係る半導体装置は、層間絶縁膜上、および前記層間絶縁膜に設けられた下層配線上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された第３絶縁膜と、前記第１絶縁膜に形成され、前記下層配線に達する接続孔と、前記第３絶縁膜の上面から前記第２絶縁膜にかけて形成されると共に前記接続孔に達し、その内側に露出する前記第３絶縁膜および前記第２絶縁膜のうち、前記第２絶縁膜の側壁が前記第３絶縁膜の側壁より横方向に後退している配線溝と、前記配線溝および前記接続孔に導電膜を埋め込むことによって形成された上層配線とを備えた構成を有する。そして前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜からなる。
【００２２】
上記半導体装置は、前記下層配線が、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものである時に特に有効であり、このような場合の前記上層配線は最上層の配線を含む。
【００２３】
上記半導体装置における前記第２絶縁膜が前記第１絶縁膜および前記第３絶縁膜より低比誘電率の絶縁膜の場合、その膜として内部に複数の空孔を含む多孔質絶縁膜を採用することができる。また、前記第２絶縁膜の膜厚に対する前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比を３〜５とする構成により、問題を発生させずに半導体装置を得ることができる。
【００２４】
上記半導体装置において、前記第２絶縁膜が前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さい膜である場合、具体的に記第３絶縁膜を比誘電率が３．９〜４．０の酸化シリコン系の絶縁膜とし、前記第２絶縁膜を比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜とし、前記導電膜は銅膜とする構成にできる。
【発明の効果】
【００２５】
本発明によれば、配線溝を形成するための絶縁膜として上層に第３絶縁膜を、下層に第２絶縁膜として、第１絶縁膜および第３絶縁膜より密度の小さい膜、または比誘電率の小さい膜、またはプラズマに対する耐性の小さい膜を用い、形成された配線溝内部にプラズマ処理を施し、さらにプラズマ処理後、第２絶縁膜を溶解可能な処理液で処理する。第３絶縁膜および第２絶縁膜を選択的にエッチングして配線溝を形成すると、接続孔の上部開口周囲に第２絶縁膜材料を主成分とするクラウンフェンスが生成される。しかしクラウンフェンスはプラズマ処理によるダメージを受けて変質するため、第２絶縁膜を溶解可能な処理液により容易に除去することができる。このようにして本発明はデュアルダマシン法を用いた多層配線の製造歩留まりを向上させ、信頼性の高い多層配線構造を得ることができる。
【００２６】
また本発明に係る製造方法を用いて製造される半導体装置の配線構造は上記の通りの構造を有している。配線溝が第３絶縁膜から第２絶縁膜にわたって形成されることから、その形成時にクラウンフェンスが生じる時は第２絶縁膜材料を主成分として生じることを示している。また配線溝の内側に露出する第２絶縁膜の側壁が後退している形状は、第２絶縁膜の密度、または比誘電率、またはプラズマに対する耐性が第３絶縁膜より小さいことに起因して第２絶縁膜が優先的にエッチングされる処理がされ、そのエッチングによりクラウンフェンスが除去されたことを反映している。このように本発明に係る半導体装置の構成はクラウンフェンスが容易に除去され、信頼性の高い半導体装置を得ることができる構成である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図２】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図３】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図４】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図５】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図６】デュアルダマシン法を用いる配線構造形成の問題を説明するための図。
【図７】デュアルダマシン構造を形成する従来のプロセスフロー図。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態に係る半導体装置の配線構造の製造方法について図面を参照しながら説明する。図１〜図５は、本発明の実施形態による多層配線構造の製造方法を示す工程断面図である。図１〜図５の中央部を縦断する切断帯の右側の領域は比較的幅の狭い配線の形成領域であり下層配線とは１個の接続孔（または接続プラグ)で接続される。これに対して切断帯の左側の領域は広幅の配線の形成領域であり下層配線とは密集した複数の接続孔で接続される。このような同一層に広幅の配線を含む配線層は特に上層の配線に多く、例えば半導体基板に形成された多数の半導体素子に同時に電流を供給しなければならない電源線が該当する。図１〜図５に示す配線層も最上層の電源線を含む上層配線部分とする。
【００２９】
図１（ａ）は下層配線の形成までの工程を示しており、シリコンなどの半導体基板（図示省略）上に各種半導体素子（図示省略）が形成され、その半導体素子上に数層にわたって順次配線層が形成されている。図１(ａ)はそのうちの最新に形成された下層配線を示す。まず、酸化シリコン系の材料からなる層間絶縁膜１０および層間絶縁膜１０に埋め込まれた銅からなる下層配線１１および１２形成して下層配線層を完成させる。
【００３０】
これらの下層配線１１、１２はデュアルダマシン法を用いて形成され、層間絶縁膜１０は主として、一般にＳｉＯＣＨと表記され、比誘電率が４．０より低い低誘電率の絶縁膜や、やはり一般にＳｉＯＣと表記される多孔質の低誘電率膜で形成されている。また層間絶縁膜１０および下層配線１１、１２の表面は同一高さとなるように平坦化されている。
【００３１】
次に図１（ｂ）に示すように、層間絶縁膜１０および下層配線１１、１２上の全面を覆うように例えばシリコン窒化膜（ＳｉＮ膜）からなる第１エッチングストッパー膜１３を、例えばプラズマＣＶＤ法で堆積する。次に第１エッチングストッパー膜１３上に、例えば減圧ＣＶＤ法によりテトラエトキソオキソシラン（ＴＥＯＳ）を原料ガスとして酸化シリコン系の絶縁膜（ＴＥＯＳ膜：比誘電率３．９〜４．０）１４を例えば１０００ｎｍ程度の厚さに形成する。続いて絶縁膜１４上に例えばシリコン窒化膜（ＳｉＮ膜）からなる中間の第２エッチングストッパー膜１５を例えばプラズマＣＶＤ法で５００ｎｍ程度の厚さに堆積する。
【００３２】
さらに第２エッチングストッパー膜１５の上に、例えば直鎖型分子構造を有するトリメチルシランやテトラメチルシランを原料として低誘電率絶縁膜１６をプラズマＣＶＤ法により、例えば１０００ｎｍ程度形成する。この低誘電率絶縁膜１６はＳｉＣｗＨｘＯｙ（ｗ＞０、ｘ≧０、ｙ＞０）（以下必要に応じてＳｉＯＣＨという）という組成を有する酸化シリコン系の膜あるいは有機・無機ハイブリッド膜と称せられ、その比誘電率は少なくともＴＥＯＳ膜（実質的にＳｉＯ2膜：比誘電率３．９〜４．０）より小さく普通２．８〜３．５である。
【００３３】
次に低誘電率絶縁膜１６上に、例えば減圧ＣＶＤ法によりテトラエトキソオキソシラン（ＴＥＯＳ）を原料として酸化シリコン系の絶縁膜１７（ＴＥＯＳ膜：比誘電率３．９〜４．０）を例えば４０００ｎｍ程度の厚さに形成する。この後、絶縁膜１７上にリソグラフィ技術により接続孔となる開口パターンを備えたレジスト膜１８を形成する。次いで図１（ｃ）に示すように、レジスト膜１８をマスクとし、絶縁膜１７、低誘電率絶縁膜１６、第２エッチングストッパー膜１５、および絶縁膜１４を第１エッチングストッパー膜１３の表面が露出するまで順次異方性ドライエッチングし、絶縁膜１７の上面から絶縁膜１４の底面までを貫通し、ほぼ垂直で凹凸のない一様な側壁面を有する接続孔１９ａ、１９ｂを開口する。こうして得られる接続孔の開口径は、約２．５μｍである。
【００３４】
上記ドライエッチングは、例えば平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、ＣＨＦ3流量：５０ｍｌ／ｍｉｎ．（標準状態）、ＣＦ4流量：１５０ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：５Ｐａ、上部電極の印加電力：２０００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：３０００Ｗ（２ＭＨｚ）、下部電極温度：３０℃、エッチング時間：３０ｍｉｎ．の条件で行うことができる。次に酸素プラズマアッシングおよびウェット洗浄処理によりレジスト膜１８を除去する。
【００３５】
次に図２（ａ）に示すように、接続孔１９ａ、１９ｂを含む全面にレジスト２０などの有機性材料を塗布する。レジスト２０は単一接続孔１９ｂが形成された領域では絶縁膜１７上に一定の厚さをもって塗布されるが、複数の接続孔１９ａが密集状態で形成された領域とその近傍ではレジスト膜厚が薄く、特に複数の接続孔１９ａにおいては絶縁膜１７の上面よりも低くなる。これは複数の接続孔１９ａが存在する領域では多くのレジスト材料が複数の接続孔１９ａ内を埋めるのに消費されるためと考えられる。
【００３６】
次に図２（ｂ）に示すように、酸素を含むエッチングガスを用いたプラズマでエッチバックを行い、単一接続孔１９ｂの形成領域の絶縁膜１７上の余分なレジスト２０を除去して単一接続孔１９ｂに埋め込まれたレジスト２０の上面が絶縁膜１７の表面高さにほぼ一致するように平坦化する。この処理によって複数の接続孔１９ａの形成領域においては接続孔１９ａ内に埋め込まれたレジスト２０の上面が絶縁膜１７の表面よりさらに低くなる。
【００３７】
次に図３（ａ）に示すように、絶縁膜１７上にリソグラフィ技術を用いて配線溝となる開口パターンを備えたレジスト膜２１を形成する。そしてレジスト膜２１をマスクとして絶縁膜１７および低誘電率絶縁膜１６を順次エッチングし、第２エッチングストッパー膜１５の表面が露出した時点でエッチングを停止させる。こうして単一接続孔１９ｂが形成された領域に約３μｍ幅の配線溝２２が形成される。同じように複数の接続孔の密集領域にも配線溝２２が形成され、これら配線溝２２は絶縁膜１７の上面から低誘電率絶縁膜１６の底面まで貫通して接続孔１９ａに達し連通する。
【００３８】
このときのエッチングは、平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、ＣＦ4流量：１５０ｍｌ／ｍｉｎ．（標準状態）、ＣＨＦ3流量：５０ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：５Ｐａ、上部電極の印加電力：２０００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：２０００Ｗ（２ＭＨｚ）、下部電極の温度：３０℃、エッチング時間：１５ｍｉｎ．の条件で行うことができる。またエッチング停止はプラズマ放射光の光強度変化をモニターする公知のＥＰＤ（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｏｒ）を用い、低誘電率膜１６のエッチング終点検出を行うことによって制御可能である。具体的には、エッチング処理中のプラズマ放射光のうち、低誘電率膜１６が除去されて第２エッチングストッパー膜１５を構成するシリコン窒化膜が露出した際に光強度が変化するような特定波長（例えばＣＮの波長３８０ｎｍ）の光を常時計測し、当該光の強度に変化が生じたことを検出することで精度良くエッチングを第２エッチングストッパー膜１５上で停止させることができる。
【００３９】
配線溝２２の形成に伴い、配線溝２２の底面から上方へ突出する突出部が単一接続孔１９ｂに埋め込まれたレジスト２０に生ずる。また配線溝２２のエッチング形成中には、レジスト２０の突出部側壁を一周にわたって取り囲み、低誘電率膜１６の構成材料を主成分とするクラウンフェンス（エッチング残渣）２３が形成される。クラウンフェンス２３は、接続孔１９ｂの平面形状が円形または円形に近いときはリング状の形状となる。
【００４０】
クラウンフェンス２３は、すでに述べたように配線溝２２形成用エッチングガスとレジスト２０の材料、絶縁膜１７や低誘電率絶縁膜１６の材料との反応生成物２４が一旦できたクラウンフェンス２３の表面に堆積し保護被膜となるために、それ以降クラウンフェンス２３をエッチングすることが非常に困難になることによって残留すると考えられる。クラウンフェンスの高さhは一例では８００ｎｍ程度に達する。この高さは配線溝２２を形成するための絶縁膜１７および１６のエッチング条件によっても変化するが、平均して配線溝２２の深さの１／５〜１／３程度であった。
【００４１】
次に図３（ｂ）に示すように、例えば酸素ガスを含むプラズマを用いたプラズマアッシング処理によりレジスト膜２１と接続孔１９ａ、１９ｂに埋め込まれたレジスト２０を除去する。このプラズマアッシング処理には、例えば平行平板電極が搭載されたＲＩＥ方式のプラズマアッシング装置を用いて、Ｏ2流量：３００ｍｌ／ｍｉｎ．（標準状態）、酸素ガス圧力：３０Ｐａ〜３５Ｐａ、被処理基板が載置された下部電極の印加電力：３００Ｗ〜４００Ｗ、アッシング時間：１００ｓｅｃの条件で行うことができる。またこの処理に用いるプラズマによって低誘電率絶縁膜１６の構成材料を主体とするクラウンフェンス２３と配線溝２２下部の内部側壁面に露出する低誘電率絶縁膜１６の表層部とが変質し、変質クラウンフェンス２５とプラズマ変質層２６とが形成される。これらの変質部はプラズマによる酸化部というべきものである。
【００４２】
プラズマ変質層２６や変質クラウンフェンス２５は微視的に見れば以下のように形成されると考えられる。すなわち、低誘電率絶縁膜１６はＳｉＣｗＨｘＯｙ（ｗ＞０、ｘ≧０、ｙ＞０）で表されるが、立体的に見ればＳｉ−Ｏのネットワークからなる分子骨格を主体とし部分的にＳｉ−ＣＨ3結合を有する構成になっている。プラズマアッシング処理ではこのような構造のうち炭素や水素にプラズマ中の酸素ラジカルＯ*が反応し、反応式
ＳｉＣｗＨｘＯｙ＋Ｏ*→ＳｉＯｖ（ｖ＝１〜２）＋ＣＯ2↑＋Ｈ2Ｏ↑
で表される反応過程を経る。Ｏ*の作用によって低誘電率絶縁膜１６の構成材料中にはＳｉ−Ｏ結合が増加すると共に、特にＳｉ−ＣＨ3結合が切断されＳｉのダングリングボンドが多数生成される。このダングリングボンドの一部は新たにＳｉ−ＯＨ結合となるが多数のダングリングボンドがそのまま保持され、アッシングプラズマのダメージを受けた状態となる。
【００４３】
これに対してＴＥＯＳなどを原料として堆積される絶縁膜１７はほぼＳｉ−Ｏ結合のネットワークだけから構成され、ＳｉＯ2に近い密な分子構造を有しているので低誘電率絶縁膜１６と比較してアッシングプラズマによるダメージ、膜の変質をほとんど受けることがない。
【００４４】
次に図４（ａ）に示すように、低誘電率絶縁膜１６を溶解可能な、例えば純水希釈のフッ化水素酸（ＨＦ）処理液に接触させて洗浄処理を行い、前記の変質クラウンフェンス２５を除去する。クラウンフェンス２５はダングリングボンドが多い状態になっているためにＨＦ希釈液中のＦ-と結合し易く、変質を受ける前より溶解速度が速くなる。従って酸化シリコン系の絶縁膜１４および１７をほとんどエッチングすることなく選択的に容易に除去することができる。変質クラウンフェンス２５の除去と同時に、配線溝２２の内部側壁面に形成されたプラズマ変質層２６も同時に除去されるので、低誘電率絶縁膜１６の側壁面が絶縁膜１７の内部側壁面より横方向に後退し絶縁膜１７の側壁との間に段差が形成されるが、狭い方の配線溝の幅であっても約３μｍと十分に大きいため、この段差は配線構造の電気的特性に影響する程度にまで達しない。
【００４５】
次に図４（ｂ）に示すように、接続孔１９ａ、１９ｂのパターンをマスクとして下層配線１１および１２を被覆していた第１エッチングストッパー膜１３を下層配線１１および１２の表面が露出するまでエッチングする。このときのエッチングは、平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、Ｃ4Ｆ8流量：１０ｍｌ／ｍｉｎ．（標準状態）、ＣＦ4流量：１００ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：２０Ｐａ、上部電極の印加電力：５００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：３００Ｗ（２ＭＨｚ）、下部電極の温度：２０℃、エッチング時間：１ｍｉｎ．の条件で行うことができる。
【００４６】
次に図５（ａ）に示すように、接続孔１９ａ、１９ｂおよび配線溝２２の内部を含み、接続孔１９ａ、１９ｂの側壁において５ｎｍ程度、その底部において２０ｎｍ程度、配線溝２２の側壁およびその底部において５ｎｍ程度の膜厚となるように窒化タンタルからなる導電性のバリアメタル膜２７をスパッタリング法を用いて堆積する。次にＡｒガスのような希ガスまたは不活性ガスを用いてスパッタエッチングにより接続孔１９ａ、１９ｂ底部のバリアメタル膜２７を１０ｎｍ程度残存するようにエッチングを行う。次に薄い導電膜として銅膜からなる電解メッキ用のシード膜２８をスパッタリング法により堆積した後、電解メッキ法によりシード膜２８上に配線用導電膜として銅膜２９を形成する。
【００４７】
次に図５（ｂ）に示すように、配線溝２２の外部に形成されていた銅膜２９、シード膜２８、バリアメタル膜２７、および絶縁膜１７の表層部を例えばＣＭＰ法を用いて研磨除去することにより、銅膜２９、シード膜２８およびバリアメタル膜２７からなり、配線溝２２に埋め込まれた上層配線と、この上層配線と下層配線１１、１２とを接続する接続孔１９ａ、１９ｂに埋め込まれたプラグを形成し上層配線構造が完成する。
【００４８】
以上のように本発明によるデュアルダマシン法を用いた多層配線形成方法では、配線溝２２を形成するための絶縁膜として下層が低誘電率絶縁膜１６、上層が通常の酸化シリコン系の絶縁膜１７の積層膜を用いる。この構成により、図３（ａ）の工程においてレジスト２０の突出部の周囲に生じるクラウンフェンス２３を、絶縁膜１７と比較してプラズマによるダメージを生じて極めて変質を受けやすい低誘電率絶縁膜１６の材料からなるものとすることができる。このため、例えばフッ素を含む溶液を用い、配線溝２２や接続孔１９ａ、１９ｂの断面形状に何等の望ましくない変化を及ぼすことなくクラウンフェンスを選択的に除去することが可能となる。従って多層配線の製造歩留まりが向上し、信頼性の高い多層配線構造を得ることができる。
【００４９】
低誘電率膜１６の膜厚はレジスト２０の突出部の高さｈ（図３（ａ）参照）以上に設定することが望ましい。配線溝２２形成時のエッチング機構から考えてクラウンフェンス２３は図３（ａ）に示すようにレジスト２０の突出部の高さｈとほぼ同一の高さに形成される。従ってもし低誘電率絶縁膜１６の膜厚が高さｈより小さければクラウンフェンス２３の下部は低誘電率絶縁膜１６の構成材料となるが上部は絶縁膜１７の構成材料となる。後者の構成材料はプラズマによる変質をほとんど受けないので、フッ素を含む処理液（または洗浄液）などを用いてクラウンフェンスの除去処理を行った時、その下部は容易に処理液に溶解するのに対して上部は完全に溶解せずに処理液中に浮遊し、それが被処理基板上に再付着してパーティクルとなる可能性がある。またこのクラウンフェンスを完全に処理液に溶解しようとすると、処理時間が長くなるので配線溝などの断面形状が変形する可能性がある。
【００５０】
既に説明したように（図３（ａ）の工程）、形成されるクラウンフェンス２３の高さが配線溝２２の深さの１／５〜１／３程度であるから、実際の工程では、低誘電率絶縁膜１６の膜厚を、（低誘電率絶縁膜１６の膜厚＋絶縁膜１７の膜厚）／低誘電率絶縁膜１６の膜厚＝３〜５程度となるとなるように設定すればよい。膜１６と膜１７の合計膜厚が３〜１０μｍの範囲では、余裕を見て低誘電率絶縁膜１６の膜厚範囲は０．６μｍ〜２μｍとすることが望ましい。
【００５１】
上記本発明の実施形態に係る半導体装置の製造方法は、種々の変更が可能である。上記実施形態では低誘電率絶縁膜１６として、トリメチルシランやテトラメチルシランを原料として堆積され、比誘電率２．８〜３．５の膜を用いたが、これに代えて比誘電率が例えば２．２以上で且つ２．８より小さく、内部に空孔を多数有する酸化シリコン系の多孔質低誘電率絶縁膜（多孔質ＳｉＯＣＨ膜）を用いてもよい。
【００５２】
この多孔質低誘電率絶縁膜は、まずトリメチルシランまたはテトラメチルシランと、ポロジェンと呼ばれる前記空孔の形成材料との混合ガスを原料として、プラズマＣＶＤ法により堆積する。ポロジェンは例えばＳｉ−Ｏ結合を含み環状分子構造を持つ有機化合物であり、例えば環状型シロキサンなどが挙げられ、堆積膜中にほぼ粒子状に取り込まれている。その後例えば堆積膜に紫外線を照射し、膜中のポロジェンを分解脱離させて複数の空孔を含む多孔質低誘電率絶縁膜に変化させる。多孔質低誘電率膜の比誘電率は、比誘電率が真空に近い空孔を含むため、平均して低誘電率絶縁膜１６より低くなる。
【００５３】
多孔質低誘電率絶縁膜を用いた場合、配線溝２２の形成後多孔質低誘電率絶縁膜材料からなるクラウンフェンスが形成され（図３（ａ）の工程）、その表面には空孔が多数露出しているために表面積が大きくなっている上に空孔がクラウンフェンス内部まで存在する。このため、例えば図３（ｂ）の工程において酸素を含むプラズマアッシングを実施した場合、酸素ラジカルが深部まで容易に侵入し、上に説明した低誘電率絶縁膜１６に対する機構と同様な機構で低誘電率絶縁膜１６より大きいダメージを与えクラウンフェンスを変質させる。このように変質の大きいクラウンフェンスは、フッ素を含む処理液などで絶縁膜１４や１７に対して一層容易に選択的に除去することができる。
【００５４】
また本発明の実施形態では、絶縁膜１６を絶縁膜１４または１７より比誘電率の低い絶縁膜として採用した（図１（ｂ））。酸化シリコン系の膜である絶縁膜１４や１７はほとんどＳｉＯ2に近いほぼ一様な密度の分子構造を有する膜である。しかし低誘電率膜１６は、サイズの大きいＣＨ3−基を部分的に含むことでＳｉ−Ｏ結合によるネットワーク形成を阻害し、ＣＨ3−の周辺にＳｉ−Ｏからなる環状構造、すなわち空孔状の領域を形成している。多孔質低誘電率絶縁膜は当然のことながら明確な空孔を含む。このことからこれら低誘電率絶縁膜は実質的に低密度の膜である。従って膜１６として絶縁膜１４または１７より密度の小さい絶縁膜を用いることができる。さらに上の議論に基づけば、膜１６として絶縁膜１４または１７よりプラズマに対する耐性の小さい絶縁膜を用いることができる。
【００５５】
次に、本発明の実施形態ではクラウンフェンス２３の変質にレジスト２１（図３（ａ））の酸素を含むプラズマアッシング工程を兼用したが、配線溝２２を形成するためのドライエッチングガスとして酸素を含む混合ガスを用い、このエッチングプラズマを兼用してもよい。またこれらの工程とは独立した、酸素を含むプラズマによるクラウンフェンス変質処理工程を設けてもよい。
【００５６】
本発明は、最上層の配線を含め、接続孔径、配線幅および厚さの大きい上層の配線構造の製造において特に利点を有するものである。上層配線は初めに述べたように、幅の狭い配線と共に広幅の配線（電源線など）も同時に形成され、広幅の配線は１箇所に複数の接続孔を密集して設けて下層の配線と電気的に接続される。このような配線では配線溝形成後は図３（ａ）のような形状となる。配線溝を形成すべき絶縁膜を通常の比誘電率の高い絶縁膜（例えば絶縁膜１７）のみとする従来の製造方法ではクラウンフェンスを効率的に除去できない。このため単一接続孔にレジストの突出部を形成しないように、例えば図２（ｂ）の工程において接続孔１９ｂに埋め込むレジスト２０の高さを絶縁膜１７の表面より低くしておくと、広幅の配線を形成する領域にある接続孔１９ａ内のレジスト２０の高さはさらに低くなる。この状態で配線溝形成用エッチングを行うと、広幅配線形成領域の接続孔１９ａ内のレジスト２０が速やかに失われ、その下の第１エッチングストッパー膜１３もエッチングされて下層配線１２の表面が露出する可能性がある。
【００５７】
これを回避するには例えば図２(ａ)の工程の後再度レジスト塗布し、レジストエッチバックを行って幅の狭い配線形成領域と広幅配線形成領域でのレジスト高さが近づくようにすればよいが、工程が煩雑となり製造コストが上昇する。これに対して本発明によればそのような問題を解消することができる。
【００５８】
本発明が対象とする配線構造は、実施の形態のように接続孔の径が約２．５μｍ、幅の狭い配線幅が約３μｍ、配線溝が形成される絶縁膜の厚さが５μｍといった構造に限らず、接続孔の径が０．５μｍ〜３μｍ、幅の狭い配線幅が１μｍ〜５μｍ、配線溝が形成される絶縁膜の厚さが３μｍ〜１０μｍの範囲の構造に適用して有効である。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明はデュアルダマシン法を用いる配線構造、特に多層配線の最上層配線を含む上層配線構造を形成場合に特に適すると共に、上層配線でなくともその製造過程でクラウンフェンスが発生するような配線構造の形成に適用して有効である。
【符号の説明】
【００６０】
１０ 層間絶縁膜
１１、１２ 下層配線
１３ 第１エッチングストッパー膜
１４、１７ 絶縁膜
１５ 第２エッチングストッパー膜
１６ 低誘電率絶縁膜
１８、２１ レジスト膜
１９ａ、１９ｂ 接続孔
２０、３４、３６、３６ａ レジスト
２２ 配線溝
２３、３８ クラウンフェンス
２４、３９ 反応生成物
２５ 変質クラウンフェンス
２６ プラズマ変質層
２７ バリアメタル膜
２８ シード膜
２９ 銅膜
３０ 下地層
３１ Ｓｉ3Ｎ4膜
３２ 有機ＳＯＧ層
３３ ｐ−ＴＥＯＳ層
３５ ホール
３７ 溝
４０、４１ バリアメタル
４２ Ｃｕ膜
４３ ボイド
【技術分野】
【０００１】
本発明は半導体装置の配線構造の製造方法、特にデュアルダマシン法を用いて配線構造を安定に形成するための製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路装置の高集積化のために、半導体素子パターンの微細加工精度に対する要求はますます厳しいものとなってきている。特に多層配線の採用が進み、８層ないし９層の配線構造がとられている近年のシステムＬＳＩなどのデバイスにおいては、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法をはじめとした、絶縁膜の溝に配線を埋め込む埋め込み配線技術が採用されている。デュアルダマシン法とは上層と下層の配線層間を電気的に結ぶための接続孔および配線を埋め込む配線溝を層間絶縁膜に形成した後、これら双方に同時に配線材料を埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で接続孔および配線溝の外側に存在する余分な配線材料を削り、表面が平坦化された配線および配線接続用プラグを同時に形成する技術である。デュアルダマシン配線技術によると、配線とプラグとを１回の工程で形成することができるので、大幅なプロセスコストの低減を図ることができる。
【０００３】
特許文献１には、このようなデュアルダマシンプロセスにより形状よく配線構造を形成する工程の例が開示されている。図７は、特許文献１に記載されたデュアルダマシン構造を形成する場合のプロセスフローを示す断面図である。まず図７（ａ）に示すように、平坦化した下地層３０上に厚さ５０ｎｍのＳｉ3Ｎ4膜３１を形成する。その上に厚さ８００ｎｍの有機ＳＯＧ層３２と厚さ５０ｎｍのｐ−ＴＥＯＳ層（ＴＥＯＳを原料ガスとしたプラズマＣＶＤ法で形成されるＳｉＯ2を主体とした絶縁膜）３３を形成する。
【０００４】
さらにその上に微細なホールパターンを形成したレジスト３４を形成する。この後、図７（ｂ）に示すようにレジスト３４をマスクとしてｐ−ＴＥＯＳ３３と有機ＳＯＧをエッチングし、ホール３５を形成する。次にレジスト３４を除去した後、図７（ｃ）に示すように再び微細な溝用パターンが形成されたレジスト３６を形成する。
【０００５】
次いでこのレジスト３６をマスクとしてｐ−ＴＥＯＳ層３３と有機ＳＯＧ層３２をエッチングし溝３７を形成する（図７（ｄ））。さらに図７（ｅ）に示すようにレジスト３６を除去した後、ｐ−ＴＥＯＳ３３および有機ＳＯＧ層３２に対し選択比の高い条件でＳｉ3Ｎ4膜３１をエッチングし、これによってデュアルダマシン構造が形成される。そしてこの構造における溝３７およびホール３５にはＣｕなどの配線材料が埋め込まれることになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１０２４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細パターンを有すると共に半導体素子の集積度が高い最近のシステムＬＳＩなど半導体集積回路の多層配線は、ほとんどの場合配線層数が３層以上（標準８〜９層）である。そして最下層から最上層に至るまで配線材料として銅（Ｃｕ）が用いられ、またデュアルダマシン法で形成される。こうした多層配線では上層の配線になるほどその厚さを厚く、また寸法を大きく形成するのが一般的であり、最上層の配線を含む上層配線をデュアルダマシン法で形成する場合、上に説明した図７（ｄ）によれば、有機ＳＯＧ層３２などからなる絶縁膜をより深く長時間エッチングする必要がある。
【０００８】
一方図７（ｃ）の工程において、レジスト３６の塗布直後は一旦ホール３５にレジスト材料が完全に埋まるが、レジストに溝用パターンを現像するとホール３５内部のレジストも一部が現像で溶解除去されて図７（ｃ）に示すように膜厚が薄くなる。従って上層の厚い配線形成のために特許文献１に記載の方法を適用すると、場合によっては図7（ｄ）における溝３７の深いエッチングによりホール３５内のレジストが除去され、さらにＳｉ3Ｎ4膜３１もエッチング除去される可能性がある。ホール３５直下の下地層３０にもし下層銅配線が埋め込み形成されているならば、その表面が露出し、溝３７形成後のレジスト３６除去に用いる酸素プラズマアッシングによって酸化被膜が形成されコンタクト不良の原因となる。
【０００９】
このような不具合を解消し、少なくとも下地層３０の露出を確実に防止するために、図７（ｃ）の工程においてまずホール３５の上端までレジストなどの流動性材料を埋め込み、その後溝用パターンを有するレジスト３６を形成することが望ましく、これによってレジスト３６を現像してもホール３５内の材料がほとんど除去されないようにできると本発明者は考えるが、この方法には以下のような問題点があった。図６はこの方法を採用した時の問題を示す、配線構造形成途中の断面図である。
【００１０】
図６(ａ)に示すように、ホール３５内部にレジスト３６ａを埋め込んだ後、レジスト３６をマスクとしてエッチングにより溝３７を形成すると、溝３７が深くなると共にホール３５内のレジスト３６ａもエッチングされ厚さが減少してゆく。しかしながらエッチング前のレジスト３６ａはホール３５のほぼ上端まで埋め込まれているので、レジスト３６ａに対する絶縁膜３３および３２のエッチング速度選択比を通常の１以上に高くすると、溝３７の底面からレジスト３６ａが上方に突出した突出部を形成する。
【００１１】
この突出部の側壁周囲にはそれを取り囲んで絶縁膜３２を主成分とするクラウンフェンス３８と呼ばれるエッチング残渣が生じる。これはエッチングガスとレジスト材料、絶縁膜材料との反応生成物３９が、一旦できたクラウンフェンス３８の表面に堆積し保護被膜となるために、クラウンフェンス３８をそれ以上エッチングすることが非常に困難になるからであると考えられる。反応生成物３９はレジスト３６、３６ａの酸素プラズマアッシングおよびウェット洗浄処理で除去されるが、クラウンフェンス３８は残留する。
【００１２】
こうした状態でデュアルダマシン工程では図６（ｂ）に示すようにバリアメタル４０および４１を堆積し、さらにその上にＣｕ膜４２を堆積してホール３５および溝３７を埋め込むことになる。しかし図に示すように、クラウンフェンス３８が残留していること、またホール３５の側壁と溝３７の側壁とのマージンが通常は狭く設計されることにより、バリアメタル４０や４１はクラウンフェンス３８近傍で不連続膜として堆積され、さらにＣｕ膜４２もクラウンフェンス３８近傍で完全に埋め込みできずボイド４３を発生させる。このようにして多層配線構造に関する製造歩留まり低下や信頼性の劣化を招く。
【００１３】
本発明は上記課題を解決するものであり、デュアルダマシン法を用いる配線形成工程、特に最上層の配線を含む上層配線の形成工程において、クラウンフェンスを容易に除去して安定して配線構造を形成できる半導体装置の製造方法、およびその方法で製造された信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記従来の課題を解決するための本発明に係る半導体装置の製造方法は、層間絶縁膜上、および前記層間絶縁膜に形成された下層配線上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を形成する工程と、前記第３絶縁膜、前記第２絶縁膜、前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜から前記第１絶縁膜まで貫通し、前記下層配線の直上に位置する接続孔を形成する工程と、前記接続孔に有機性材料を埋め込む工程と、前記有機性材料を埋め込む工程の後、前記接続孔上に開口を有するマスク層を形成する工程と、前記マスク層をマスクとして、前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングし、配線溝を形成する工程と、前記配線溝の形成後、少なくとも前記配線溝の内部にプラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程と、前記プラズマ処理の後、前記第２絶縁膜を溶解可能な処理液で処理する工程とを含む。前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜である。
【００１５】
この製造方法では、前記プラズマ処理を施す工程において、前記配線溝の内部に露出する前記第２絶縁膜の表面に変質層が形成され得る。また、前記第２絶縁膜を溶解可能な処理液で処理する工程において、前記変質層が除去され得る。
【００１６】
上記半導体装置の製造方法は、前記下層配線が、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものである場合にも適用され、この時に特に特に有効である。
【００１７】
また上記半導体装置の製造方法では、前記配線溝の形成を、前記配線溝の底面から前記有機性材料が上方へ突出した突出部を形成するように行う。さらに前記第２絶縁膜を、該第２絶縁膜の上面が前記突出部の上面より高くなるような膜厚に形成することが望ましい。
【００１８】
特に前記第２絶縁膜の膜厚に対する、前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比が３〜５であることが望ましい。また実用的な特定の半導体装置に対しては、前記第２絶縁膜の膜厚と前記第３絶縁膜の膜厚の和が３μｍ〜１０μｍであり、前記第２絶縁膜の膜厚が０．６μｍ〜２μｍであることが望ましい。
【００１９】
上記半導体装置の製造方法では、前記プラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程とを同時に行うことができる。あるいは、前記プラズマ処理を施す工程と、前記配線溝を形成する工程とを同時に行うこともできる。
【００２０】
また前記第２絶縁膜として、前記第１絶縁膜および前記第３絶縁膜より低比誘電率である膜を選択する一方、前記有機性材料および前記マスク層がレジストからなり、前記プラズマ処理を酸素を含むプラズマで行う場合に半導体装置の製造が容易になる。この場合、前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜、または内部に複数の空孔を含む多孔質絶縁膜であることが好ましい。
【００２１】
次に、上記課題を解決するための本発明に係る半導体装置は、層間絶縁膜上、および前記層間絶縁膜に設けられた下層配線上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された第３絶縁膜と、前記第１絶縁膜に形成され、前記下層配線に達する接続孔と、前記第３絶縁膜の上面から前記第２絶縁膜にかけて形成されると共に前記接続孔に達し、その内側に露出する前記第３絶縁膜および前記第２絶縁膜のうち、前記第２絶縁膜の側壁が前記第３絶縁膜の側壁より横方向に後退している配線溝と、前記配線溝および前記接続孔に導電膜を埋め込むことによって形成された上層配線とを備えた構成を有する。そして前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜からなる。
【００２２】
上記半導体装置は、前記下層配線が、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものである時に特に有効であり、このような場合の前記上層配線は最上層の配線を含む。
【００２３】
上記半導体装置における前記第２絶縁膜が前記第１絶縁膜および前記第３絶縁膜より低比誘電率の絶縁膜の場合、その膜として内部に複数の空孔を含む多孔質絶縁膜を採用することができる。また、前記第２絶縁膜の膜厚に対する前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比を３〜５とする構成により、問題を発生させずに半導体装置を得ることができる。
【００２４】
上記半導体装置において、前記第２絶縁膜が前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さい膜である場合、具体的に記第３絶縁膜を比誘電率が３．９〜４．０の酸化シリコン系の絶縁膜とし、前記第２絶縁膜を比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜とし、前記導電膜は銅膜とする構成にできる。
【発明の効果】
【００２５】
本発明によれば、配線溝を形成するための絶縁膜として上層に第３絶縁膜を、下層に第２絶縁膜として、第１絶縁膜および第３絶縁膜より密度の小さい膜、または比誘電率の小さい膜、またはプラズマに対する耐性の小さい膜を用い、形成された配線溝内部にプラズマ処理を施し、さらにプラズマ処理後、第２絶縁膜を溶解可能な処理液で処理する。第３絶縁膜および第２絶縁膜を選択的にエッチングして配線溝を形成すると、接続孔の上部開口周囲に第２絶縁膜材料を主成分とするクラウンフェンスが生成される。しかしクラウンフェンスはプラズマ処理によるダメージを受けて変質するため、第２絶縁膜を溶解可能な処理液により容易に除去することができる。このようにして本発明はデュアルダマシン法を用いた多層配線の製造歩留まりを向上させ、信頼性の高い多層配線構造を得ることができる。
【００２６】
また本発明に係る製造方法を用いて製造される半導体装置の配線構造は上記の通りの構造を有している。配線溝が第３絶縁膜から第２絶縁膜にわたって形成されることから、その形成時にクラウンフェンスが生じる時は第２絶縁膜材料を主成分として生じることを示している。また配線溝の内側に露出する第２絶縁膜の側壁が後退している形状は、第２絶縁膜の密度、または比誘電率、またはプラズマに対する耐性が第３絶縁膜より小さいことに起因して第２絶縁膜が優先的にエッチングされる処理がされ、そのエッチングによりクラウンフェンスが除去されたことを反映している。このように本発明に係る半導体装置の構成はクラウンフェンスが容易に除去され、信頼性の高い半導体装置を得ることができる構成である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図２】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図３】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図４】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図５】本発明の実施形態に係る配線構造の製造方法を示す工程断面図。
【図６】デュアルダマシン法を用いる配線構造形成の問題を説明するための図。
【図７】デュアルダマシン構造を形成する従来のプロセスフロー図。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態に係る半導体装置の配線構造の製造方法について図面を参照しながら説明する。図１〜図５は、本発明の実施形態による多層配線構造の製造方法を示す工程断面図である。図１〜図５の中央部を縦断する切断帯の右側の領域は比較的幅の狭い配線の形成領域であり下層配線とは１個の接続孔（または接続プラグ)で接続される。これに対して切断帯の左側の領域は広幅の配線の形成領域であり下層配線とは密集した複数の接続孔で接続される。このような同一層に広幅の配線を含む配線層は特に上層の配線に多く、例えば半導体基板に形成された多数の半導体素子に同時に電流を供給しなければならない電源線が該当する。図１〜図５に示す配線層も最上層の電源線を含む上層配線部分とする。
【００２９】
図１（ａ）は下層配線の形成までの工程を示しており、シリコンなどの半導体基板（図示省略）上に各種半導体素子（図示省略）が形成され、その半導体素子上に数層にわたって順次配線層が形成されている。図１(ａ)はそのうちの最新に形成された下層配線を示す。まず、酸化シリコン系の材料からなる層間絶縁膜１０および層間絶縁膜１０に埋め込まれた銅からなる下層配線１１および１２形成して下層配線層を完成させる。
【００３０】
これらの下層配線１１、１２はデュアルダマシン法を用いて形成され、層間絶縁膜１０は主として、一般にＳｉＯＣＨと表記され、比誘電率が４．０より低い低誘電率の絶縁膜や、やはり一般にＳｉＯＣと表記される多孔質の低誘電率膜で形成されている。また層間絶縁膜１０および下層配線１１、１２の表面は同一高さとなるように平坦化されている。
【００３１】
次に図１（ｂ）に示すように、層間絶縁膜１０および下層配線１１、１２上の全面を覆うように例えばシリコン窒化膜（ＳｉＮ膜）からなる第１エッチングストッパー膜１３を、例えばプラズマＣＶＤ法で堆積する。次に第１エッチングストッパー膜１３上に、例えば減圧ＣＶＤ法によりテトラエトキソオキソシラン（ＴＥＯＳ）を原料ガスとして酸化シリコン系の絶縁膜（ＴＥＯＳ膜：比誘電率３．９〜４．０）１４を例えば１０００ｎｍ程度の厚さに形成する。続いて絶縁膜１４上に例えばシリコン窒化膜（ＳｉＮ膜）からなる中間の第２エッチングストッパー膜１５を例えばプラズマＣＶＤ法で５００ｎｍ程度の厚さに堆積する。
【００３２】
さらに第２エッチングストッパー膜１５の上に、例えば直鎖型分子構造を有するトリメチルシランやテトラメチルシランを原料として低誘電率絶縁膜１６をプラズマＣＶＤ法により、例えば１０００ｎｍ程度形成する。この低誘電率絶縁膜１６はＳｉＣｗＨｘＯｙ（ｗ＞０、ｘ≧０、ｙ＞０）（以下必要に応じてＳｉＯＣＨという）という組成を有する酸化シリコン系の膜あるいは有機・無機ハイブリッド膜と称せられ、その比誘電率は少なくともＴＥＯＳ膜（実質的にＳｉＯ2膜：比誘電率３．９〜４．０）より小さく普通２．８〜３．５である。
【００３３】
次に低誘電率絶縁膜１６上に、例えば減圧ＣＶＤ法によりテトラエトキソオキソシラン（ＴＥＯＳ）を原料として酸化シリコン系の絶縁膜１７（ＴＥＯＳ膜：比誘電率３．９〜４．０）を例えば４０００ｎｍ程度の厚さに形成する。この後、絶縁膜１７上にリソグラフィ技術により接続孔となる開口パターンを備えたレジスト膜１８を形成する。次いで図１（ｃ）に示すように、レジスト膜１８をマスクとし、絶縁膜１７、低誘電率絶縁膜１６、第２エッチングストッパー膜１５、および絶縁膜１４を第１エッチングストッパー膜１３の表面が露出するまで順次異方性ドライエッチングし、絶縁膜１７の上面から絶縁膜１４の底面までを貫通し、ほぼ垂直で凹凸のない一様な側壁面を有する接続孔１９ａ、１９ｂを開口する。こうして得られる接続孔の開口径は、約２．５μｍである。
【００３４】
上記ドライエッチングは、例えば平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、ＣＨＦ3流量：５０ｍｌ／ｍｉｎ．（標準状態）、ＣＦ4流量：１５０ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：５Ｐａ、上部電極の印加電力：２０００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：３０００Ｗ（２ＭＨｚ）、下部電極温度：３０℃、エッチング時間：３０ｍｉｎ．の条件で行うことができる。次に酸素プラズマアッシングおよびウェット洗浄処理によりレジスト膜１８を除去する。
【００３５】
次に図２（ａ）に示すように、接続孔１９ａ、１９ｂを含む全面にレジスト２０などの有機性材料を塗布する。レジスト２０は単一接続孔１９ｂが形成された領域では絶縁膜１７上に一定の厚さをもって塗布されるが、複数の接続孔１９ａが密集状態で形成された領域とその近傍ではレジスト膜厚が薄く、特に複数の接続孔１９ａにおいては絶縁膜１７の上面よりも低くなる。これは複数の接続孔１９ａが存在する領域では多くのレジスト材料が複数の接続孔１９ａ内を埋めるのに消費されるためと考えられる。
【００３６】
次に図２（ｂ）に示すように、酸素を含むエッチングガスを用いたプラズマでエッチバックを行い、単一接続孔１９ｂの形成領域の絶縁膜１７上の余分なレジスト２０を除去して単一接続孔１９ｂに埋め込まれたレジスト２０の上面が絶縁膜１７の表面高さにほぼ一致するように平坦化する。この処理によって複数の接続孔１９ａの形成領域においては接続孔１９ａ内に埋め込まれたレジスト２０の上面が絶縁膜１７の表面よりさらに低くなる。
【００３７】
次に図３（ａ）に示すように、絶縁膜１７上にリソグラフィ技術を用いて配線溝となる開口パターンを備えたレジスト膜２１を形成する。そしてレジスト膜２１をマスクとして絶縁膜１７および低誘電率絶縁膜１６を順次エッチングし、第２エッチングストッパー膜１５の表面が露出した時点でエッチングを停止させる。こうして単一接続孔１９ｂが形成された領域に約３μｍ幅の配線溝２２が形成される。同じように複数の接続孔の密集領域にも配線溝２２が形成され、これら配線溝２２は絶縁膜１７の上面から低誘電率絶縁膜１６の底面まで貫通して接続孔１９ａに達し連通する。
【００３８】
このときのエッチングは、平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、ＣＦ4流量：１５０ｍｌ／ｍｉｎ．（標準状態）、ＣＨＦ3流量：５０ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：５Ｐａ、上部電極の印加電力：２０００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：２０００Ｗ（２ＭＨｚ）、下部電極の温度：３０℃、エッチング時間：１５ｍｉｎ．の条件で行うことができる。またエッチング停止はプラズマ放射光の光強度変化をモニターする公知のＥＰＤ（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｏｒ）を用い、低誘電率膜１６のエッチング終点検出を行うことによって制御可能である。具体的には、エッチング処理中のプラズマ放射光のうち、低誘電率膜１６が除去されて第２エッチングストッパー膜１５を構成するシリコン窒化膜が露出した際に光強度が変化するような特定波長（例えばＣＮの波長３８０ｎｍ）の光を常時計測し、当該光の強度に変化が生じたことを検出することで精度良くエッチングを第２エッチングストッパー膜１５上で停止させることができる。
【００３９】
配線溝２２の形成に伴い、配線溝２２の底面から上方へ突出する突出部が単一接続孔１９ｂに埋め込まれたレジスト２０に生ずる。また配線溝２２のエッチング形成中には、レジスト２０の突出部側壁を一周にわたって取り囲み、低誘電率膜１６の構成材料を主成分とするクラウンフェンス（エッチング残渣）２３が形成される。クラウンフェンス２３は、接続孔１９ｂの平面形状が円形または円形に近いときはリング状の形状となる。
【００４０】
クラウンフェンス２３は、すでに述べたように配線溝２２形成用エッチングガスとレジスト２０の材料、絶縁膜１７や低誘電率絶縁膜１６の材料との反応生成物２４が一旦できたクラウンフェンス２３の表面に堆積し保護被膜となるために、それ以降クラウンフェンス２３をエッチングすることが非常に困難になることによって残留すると考えられる。クラウンフェンスの高さhは一例では８００ｎｍ程度に達する。この高さは配線溝２２を形成するための絶縁膜１７および１６のエッチング条件によっても変化するが、平均して配線溝２２の深さの１／５〜１／３程度であった。
【００４１】
次に図３（ｂ）に示すように、例えば酸素ガスを含むプラズマを用いたプラズマアッシング処理によりレジスト膜２１と接続孔１９ａ、１９ｂに埋め込まれたレジスト２０を除去する。このプラズマアッシング処理には、例えば平行平板電極が搭載されたＲＩＥ方式のプラズマアッシング装置を用いて、Ｏ2流量：３００ｍｌ／ｍｉｎ．（標準状態）、酸素ガス圧力：３０Ｐａ〜３５Ｐａ、被処理基板が載置された下部電極の印加電力：３００Ｗ〜４００Ｗ、アッシング時間：１００ｓｅｃの条件で行うことができる。またこの処理に用いるプラズマによって低誘電率絶縁膜１６の構成材料を主体とするクラウンフェンス２３と配線溝２２下部の内部側壁面に露出する低誘電率絶縁膜１６の表層部とが変質し、変質クラウンフェンス２５とプラズマ変質層２６とが形成される。これらの変質部はプラズマによる酸化部というべきものである。
【００４２】
プラズマ変質層２６や変質クラウンフェンス２５は微視的に見れば以下のように形成されると考えられる。すなわち、低誘電率絶縁膜１６はＳｉＣｗＨｘＯｙ（ｗ＞０、ｘ≧０、ｙ＞０）で表されるが、立体的に見ればＳｉ−Ｏのネットワークからなる分子骨格を主体とし部分的にＳｉ−ＣＨ3結合を有する構成になっている。プラズマアッシング処理ではこのような構造のうち炭素や水素にプラズマ中の酸素ラジカルＯ*が反応し、反応式
ＳｉＣｗＨｘＯｙ＋Ｏ*→ＳｉＯｖ（ｖ＝１〜２）＋ＣＯ2↑＋Ｈ2Ｏ↑
で表される反応過程を経る。Ｏ*の作用によって低誘電率絶縁膜１６の構成材料中にはＳｉ−Ｏ結合が増加すると共に、特にＳｉ−ＣＨ3結合が切断されＳｉのダングリングボンドが多数生成される。このダングリングボンドの一部は新たにＳｉ−ＯＨ結合となるが多数のダングリングボンドがそのまま保持され、アッシングプラズマのダメージを受けた状態となる。
【００４３】
これに対してＴＥＯＳなどを原料として堆積される絶縁膜１７はほぼＳｉ−Ｏ結合のネットワークだけから構成され、ＳｉＯ2に近い密な分子構造を有しているので低誘電率絶縁膜１６と比較してアッシングプラズマによるダメージ、膜の変質をほとんど受けることがない。
【００４４】
次に図４（ａ）に示すように、低誘電率絶縁膜１６を溶解可能な、例えば純水希釈のフッ化水素酸（ＨＦ）処理液に接触させて洗浄処理を行い、前記の変質クラウンフェンス２５を除去する。クラウンフェンス２５はダングリングボンドが多い状態になっているためにＨＦ希釈液中のＦ-と結合し易く、変質を受ける前より溶解速度が速くなる。従って酸化シリコン系の絶縁膜１４および１７をほとんどエッチングすることなく選択的に容易に除去することができる。変質クラウンフェンス２５の除去と同時に、配線溝２２の内部側壁面に形成されたプラズマ変質層２６も同時に除去されるので、低誘電率絶縁膜１６の側壁面が絶縁膜１７の内部側壁面より横方向に後退し絶縁膜１７の側壁との間に段差が形成されるが、狭い方の配線溝の幅であっても約３μｍと十分に大きいため、この段差は配線構造の電気的特性に影響する程度にまで達しない。
【００４５】
次に図４（ｂ）に示すように、接続孔１９ａ、１９ｂのパターンをマスクとして下層配線１１および１２を被覆していた第１エッチングストッパー膜１３を下層配線１１および１２の表面が露出するまでエッチングする。このときのエッチングは、平行平板電極を搭載したＲＩＥ方式プラズマエッチング装置を用い、Ｃ4Ｆ8流量：１０ｍｌ／ｍｉｎ．（標準状態）、ＣＦ4流量：１００ｍｌ／ｍｉｎ．（標準状態）、トータルガス圧力：２０Ｐａ、上部電極の印加電力：５００Ｗ（６０ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：３００Ｗ（２ＭＨｚ）、下部電極の温度：２０℃、エッチング時間：１ｍｉｎ．の条件で行うことができる。
【００４６】
次に図５（ａ）に示すように、接続孔１９ａ、１９ｂおよび配線溝２２の内部を含み、接続孔１９ａ、１９ｂの側壁において５ｎｍ程度、その底部において２０ｎｍ程度、配線溝２２の側壁およびその底部において５ｎｍ程度の膜厚となるように窒化タンタルからなる導電性のバリアメタル膜２７をスパッタリング法を用いて堆積する。次にＡｒガスのような希ガスまたは不活性ガスを用いてスパッタエッチングにより接続孔１９ａ、１９ｂ底部のバリアメタル膜２７を１０ｎｍ程度残存するようにエッチングを行う。次に薄い導電膜として銅膜からなる電解メッキ用のシード膜２８をスパッタリング法により堆積した後、電解メッキ法によりシード膜２８上に配線用導電膜として銅膜２９を形成する。
【００４７】
次に図５（ｂ）に示すように、配線溝２２の外部に形成されていた銅膜２９、シード膜２８、バリアメタル膜２７、および絶縁膜１７の表層部を例えばＣＭＰ法を用いて研磨除去することにより、銅膜２９、シード膜２８およびバリアメタル膜２７からなり、配線溝２２に埋め込まれた上層配線と、この上層配線と下層配線１１、１２とを接続する接続孔１９ａ、１９ｂに埋め込まれたプラグを形成し上層配線構造が完成する。
【００４８】
以上のように本発明によるデュアルダマシン法を用いた多層配線形成方法では、配線溝２２を形成するための絶縁膜として下層が低誘電率絶縁膜１６、上層が通常の酸化シリコン系の絶縁膜１７の積層膜を用いる。この構成により、図３（ａ）の工程においてレジスト２０の突出部の周囲に生じるクラウンフェンス２３を、絶縁膜１７と比較してプラズマによるダメージを生じて極めて変質を受けやすい低誘電率絶縁膜１６の材料からなるものとすることができる。このため、例えばフッ素を含む溶液を用い、配線溝２２や接続孔１９ａ、１９ｂの断面形状に何等の望ましくない変化を及ぼすことなくクラウンフェンスを選択的に除去することが可能となる。従って多層配線の製造歩留まりが向上し、信頼性の高い多層配線構造を得ることができる。
【００４９】
低誘電率膜１６の膜厚はレジスト２０の突出部の高さｈ（図３（ａ）参照）以上に設定することが望ましい。配線溝２２形成時のエッチング機構から考えてクラウンフェンス２３は図３（ａ）に示すようにレジスト２０の突出部の高さｈとほぼ同一の高さに形成される。従ってもし低誘電率絶縁膜１６の膜厚が高さｈより小さければクラウンフェンス２３の下部は低誘電率絶縁膜１６の構成材料となるが上部は絶縁膜１７の構成材料となる。後者の構成材料はプラズマによる変質をほとんど受けないので、フッ素を含む処理液（または洗浄液）などを用いてクラウンフェンスの除去処理を行った時、その下部は容易に処理液に溶解するのに対して上部は完全に溶解せずに処理液中に浮遊し、それが被処理基板上に再付着してパーティクルとなる可能性がある。またこのクラウンフェンスを完全に処理液に溶解しようとすると、処理時間が長くなるので配線溝などの断面形状が変形する可能性がある。
【００５０】
既に説明したように（図３（ａ）の工程）、形成されるクラウンフェンス２３の高さが配線溝２２の深さの１／５〜１／３程度であるから、実際の工程では、低誘電率絶縁膜１６の膜厚を、（低誘電率絶縁膜１６の膜厚＋絶縁膜１７の膜厚）／低誘電率絶縁膜１６の膜厚＝３〜５程度となるとなるように設定すればよい。膜１６と膜１７の合計膜厚が３〜１０μｍの範囲では、余裕を見て低誘電率絶縁膜１６の膜厚範囲は０．６μｍ〜２μｍとすることが望ましい。
【００５１】
上記本発明の実施形態に係る半導体装置の製造方法は、種々の変更が可能である。上記実施形態では低誘電率絶縁膜１６として、トリメチルシランやテトラメチルシランを原料として堆積され、比誘電率２．８〜３．５の膜を用いたが、これに代えて比誘電率が例えば２．２以上で且つ２．８より小さく、内部に空孔を多数有する酸化シリコン系の多孔質低誘電率絶縁膜（多孔質ＳｉＯＣＨ膜）を用いてもよい。
【００５２】
この多孔質低誘電率絶縁膜は、まずトリメチルシランまたはテトラメチルシランと、ポロジェンと呼ばれる前記空孔の形成材料との混合ガスを原料として、プラズマＣＶＤ法により堆積する。ポロジェンは例えばＳｉ−Ｏ結合を含み環状分子構造を持つ有機化合物であり、例えば環状型シロキサンなどが挙げられ、堆積膜中にほぼ粒子状に取り込まれている。その後例えば堆積膜に紫外線を照射し、膜中のポロジェンを分解脱離させて複数の空孔を含む多孔質低誘電率絶縁膜に変化させる。多孔質低誘電率膜の比誘電率は、比誘電率が真空に近い空孔を含むため、平均して低誘電率絶縁膜１６より低くなる。
【００５３】
多孔質低誘電率絶縁膜を用いた場合、配線溝２２の形成後多孔質低誘電率絶縁膜材料からなるクラウンフェンスが形成され（図３（ａ）の工程）、その表面には空孔が多数露出しているために表面積が大きくなっている上に空孔がクラウンフェンス内部まで存在する。このため、例えば図３（ｂ）の工程において酸素を含むプラズマアッシングを実施した場合、酸素ラジカルが深部まで容易に侵入し、上に説明した低誘電率絶縁膜１６に対する機構と同様な機構で低誘電率絶縁膜１６より大きいダメージを与えクラウンフェンスを変質させる。このように変質の大きいクラウンフェンスは、フッ素を含む処理液などで絶縁膜１４や１７に対して一層容易に選択的に除去することができる。
【００５４】
また本発明の実施形態では、絶縁膜１６を絶縁膜１４または１７より比誘電率の低い絶縁膜として採用した（図１（ｂ））。酸化シリコン系の膜である絶縁膜１４や１７はほとんどＳｉＯ2に近いほぼ一様な密度の分子構造を有する膜である。しかし低誘電率膜１６は、サイズの大きいＣＨ3−基を部分的に含むことでＳｉ−Ｏ結合によるネットワーク形成を阻害し、ＣＨ3−の周辺にＳｉ−Ｏからなる環状構造、すなわち空孔状の領域を形成している。多孔質低誘電率絶縁膜は当然のことながら明確な空孔を含む。このことからこれら低誘電率絶縁膜は実質的に低密度の膜である。従って膜１６として絶縁膜１４または１７より密度の小さい絶縁膜を用いることができる。さらに上の議論に基づけば、膜１６として絶縁膜１４または１７よりプラズマに対する耐性の小さい絶縁膜を用いることができる。
【００５５】
次に、本発明の実施形態ではクラウンフェンス２３の変質にレジスト２１（図３（ａ））の酸素を含むプラズマアッシング工程を兼用したが、配線溝２２を形成するためのドライエッチングガスとして酸素を含む混合ガスを用い、このエッチングプラズマを兼用してもよい。またこれらの工程とは独立した、酸素を含むプラズマによるクラウンフェンス変質処理工程を設けてもよい。
【００５６】
本発明は、最上層の配線を含め、接続孔径、配線幅および厚さの大きい上層の配線構造の製造において特に利点を有するものである。上層配線は初めに述べたように、幅の狭い配線と共に広幅の配線（電源線など）も同時に形成され、広幅の配線は１箇所に複数の接続孔を密集して設けて下層の配線と電気的に接続される。このような配線では配線溝形成後は図３（ａ）のような形状となる。配線溝を形成すべき絶縁膜を通常の比誘電率の高い絶縁膜（例えば絶縁膜１７）のみとする従来の製造方法ではクラウンフェンスを効率的に除去できない。このため単一接続孔にレジストの突出部を形成しないように、例えば図２（ｂ）の工程において接続孔１９ｂに埋め込むレジスト２０の高さを絶縁膜１７の表面より低くしておくと、広幅の配線を形成する領域にある接続孔１９ａ内のレジスト２０の高さはさらに低くなる。この状態で配線溝形成用エッチングを行うと、広幅配線形成領域の接続孔１９ａ内のレジスト２０が速やかに失われ、その下の第１エッチングストッパー膜１３もエッチングされて下層配線１２の表面が露出する可能性がある。
【００５７】
これを回避するには例えば図２(ａ)の工程の後再度レジスト塗布し、レジストエッチバックを行って幅の狭い配線形成領域と広幅配線形成領域でのレジスト高さが近づくようにすればよいが、工程が煩雑となり製造コストが上昇する。これに対して本発明によればそのような問題を解消することができる。
【００５８】
本発明が対象とする配線構造は、実施の形態のように接続孔の径が約２．５μｍ、幅の狭い配線幅が約３μｍ、配線溝が形成される絶縁膜の厚さが５μｍといった構造に限らず、接続孔の径が０．５μｍ〜３μｍ、幅の狭い配線幅が１μｍ〜５μｍ、配線溝が形成される絶縁膜の厚さが３μｍ〜１０μｍの範囲の構造に適用して有効である。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明はデュアルダマシン法を用いる配線構造、特に多層配線の最上層配線を含む上層配線構造を形成場合に特に適すると共に、上層配線でなくともその製造過程でクラウンフェンスが発生するような配線構造の形成に適用して有効である。
【符号の説明】
【００６０】
１０ 層間絶縁膜
１１、１２ 下層配線
１３ 第１エッチングストッパー膜
１４、１７ 絶縁膜
１５ 第２エッチングストッパー膜
１６ 低誘電率絶縁膜
１８、２１ レジスト膜
１９ａ、１９ｂ 接続孔
２０、３４、３６、３６ａ レジスト
２２ 配線溝
２３、３８ クラウンフェンス
２４、３９ 反応生成物
２５ 変質クラウンフェンス
２６ プラズマ変質層
２７ バリアメタル膜
２８ シード膜
２９ 銅膜
３０ 下地層
３１ Ｓｉ3Ｎ4膜
３２ 有機ＳＯＧ層
３３ ｐ−ＴＥＯＳ層
３５ ホール
３７ 溝
４０、４１ バリアメタル
４２ Ｃｕ膜
４３ ボイド
【特許請求の範囲】
【請求項１】
層間絶縁膜上、および前記層間絶縁膜に形成された下層配線上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を形成すると共に、前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜とする工程と、
前記第３絶縁膜、前記第２絶縁膜、前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜から前記第１絶縁膜まで貫通し、前記下層配線の直上に位置する接続孔を形成する工程と、
前記接続孔に有機性材料を埋め込む工程と、
前記有機性材料を埋め込む工程の後、前記接続孔上に開口を有するマスク層を形成する工程と、
前記マスク層をマスクとして、前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングし、配線溝を形成する工程と、
前記配線溝の形成後、少なくとも前記配線溝の内部にプラズマ処理を施す工程と、
前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程と、
前記プラズマ処理の後、前記第２絶縁膜を溶解可能な処理液で処理する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記プラズマ処理を施す工程において、前記配線溝の内部に露出する前記第２絶縁膜の表面に変質層が形成され、
前記第２絶縁膜を溶解可能な処理液で処理する工程において、前記変質層が除去されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記下層配線は、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記配線溝の形成は、前記配線溝の底面から前記有機性材料が上方へ突出した突出部を形成するように行うことを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２絶縁膜は、該第２絶縁膜の上面が、前記配線溝の形成時に該配線溝の底面上に突出する前記突出部の上面より高くなるような膜厚に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁膜の膜厚に対する、前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比は３〜５であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２絶縁膜の膜厚と前記第３絶縁膜の膜厚の和は３μｍ〜１０μｍであり、前記第２絶縁膜の膜厚は０．６μｍ〜２μｍであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記プラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程とを同時に行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記プラズマ処理を施す工程と、前記配線溝を形成する工程とを同時に行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第２絶縁膜は前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜であり、前記有機性材料および前記マスク層はレジストからなり、前記プラズマ処理は酸素を含むプラズマで行うことを特徴とする請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜、または内部に複数の空孔を含む多孔質絶縁膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
層間絶縁膜上、および前記層間絶縁膜に設けられた下層配線上に、第１絶縁膜が形成され、
前記第１絶縁膜上に第２絶縁膜が形成され、さらに前記第２絶縁膜上に第３絶縁膜が形成されると共に、前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜からなり、
前記第１絶縁膜には前記下層配線に達する接続孔が形成され、
前記第３絶縁膜の上面から前記第２絶縁膜にかけて形成されると共に前記接続孔に達し、その内側に露出する前記第３絶縁膜および前記第２絶縁膜のうち、前記第２絶縁膜の側壁が前記第３絶縁膜の側壁より横方向に後退している配線溝が形成され、
前記配線溝および前記接続孔に導電膜を埋め込むことによって上層配線が形成された
ことを特徴とする半導体装置。
【請求項１３】
前記下層配線は、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものであることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さく、内部に複数の空孔を含む多孔質絶縁膜であることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項１５】
前記第２絶縁膜の膜厚に対する前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比は３〜５であることを特徴とする請求項１２〜１４のいずれかに記載の半導体装置。
【請求項１６】
前記上層配線は最上層の配線であることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さく、前記第３絶縁膜は比誘電率が３．９〜４．０の酸化シリコン系の絶縁膜であり、前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜であり、前記導電膜は銅膜であることを特徴とする請求項１３、１５または１６のいずれかに記載の半導体装置。
【請求項１】
層間絶縁膜上、および前記層間絶縁膜に形成された下層配線上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜上に第３絶縁膜を形成すると共に、前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜とする工程と、
前記第３絶縁膜、前記第２絶縁膜、前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜から前記第１絶縁膜まで貫通し、前記下層配線の直上に位置する接続孔を形成する工程と、
前記接続孔に有機性材料を埋め込む工程と、
前記有機性材料を埋め込む工程の後、前記接続孔上に開口を有するマスク層を形成する工程と、
前記マスク層をマスクとして、前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングし、配線溝を形成する工程と、
前記配線溝の形成後、少なくとも前記配線溝の内部にプラズマ処理を施す工程と、
前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程と、
前記プラズマ処理の後、前記第２絶縁膜を溶解可能な処理液で処理する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記プラズマ処理を施す工程において、前記配線溝の内部に露出する前記第２絶縁膜の表面に変質層が形成され、
前記第２絶縁膜を溶解可能な処理液で処理する工程において、前記変質層が除去されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記下層配線は、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記配線溝の形成は、前記配線溝の底面から前記有機性材料が上方へ突出した突出部を形成するように行うことを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２絶縁膜は、該第２絶縁膜の上面が、前記配線溝の形成時に該配線溝の底面上に突出する前記突出部の上面より高くなるような膜厚に形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁膜の膜厚に対する、前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比は３〜５であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２絶縁膜の膜厚と前記第３絶縁膜の膜厚の和は３μｍ〜１０μｍであり、前記第２絶縁膜の膜厚は０．６μｍ〜２μｍであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記プラズマ処理を施す工程と、前記マスク層および前記接続孔に埋め込まれた有機性材料を除去する工程とを同時に行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記プラズマ処理を施す工程と、前記配線溝を形成する工程とを同時に行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第２絶縁膜は前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜であり、前記有機性材料および前記マスク層はレジストからなり、前記プラズマ処理は酸素を含むプラズマで行うことを特徴とする請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜、または内部に複数の空孔を含む多孔質絶縁膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
層間絶縁膜上、および前記層間絶縁膜に設けられた下層配線上に、第１絶縁膜が形成され、
前記第１絶縁膜上に第２絶縁膜が形成され、さらに前記第２絶縁膜上に第３絶縁膜が形成されると共に、前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より密度の小さい膜、または前記第１絶縁膜および前記第３絶縁膜より比誘電率の小さい膜、または前記第１絶縁膜および前記第３絶縁膜よりプラズマに対する耐性の小さい膜からなり、
前記第１絶縁膜には前記下層配線に達する接続孔が形成され、
前記第３絶縁膜の上面から前記第２絶縁膜にかけて形成されると共に前記接続孔に達し、その内側に露出する前記第３絶縁膜および前記第２絶縁膜のうち、前記第２絶縁膜の側壁が前記第３絶縁膜の側壁より横方向に後退している配線溝が形成され、
前記配線溝および前記接続孔に導電膜を埋め込むことによって上層配線が形成された
ことを特徴とする半導体装置。
【請求項１３】
前記下層配線は、幅の狭い第１配線と、前記第１配線より幅の広い第２配線を含み、前記第１配線の直上に位置する前記接続孔は単一の接続孔であり、前記第２配線の直上に位置する前記接続孔は複数の接続孔が密集して形成されたものであることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さく、内部に複数の空孔を含む多孔質絶縁膜であることを特徴とする請求項１２または１３に記載の半導体装置。
【請求項１５】
前記第２絶縁膜の膜厚に対する前記第３絶縁膜および前記第２絶縁膜の膜厚の和の比は３〜５であることを特徴とする請求項１２〜１４のいずれかに記載の半導体装置。
【請求項１６】
前記上層配線は最上層の配線であることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜より比誘電率が小さく、前記第３絶縁膜は比誘電率が３．９〜４．０の酸化シリコン系の絶縁膜であり、前記第２絶縁膜は比誘電率が２．８〜３．５の炭素を含む酸化シリコン系の絶縁膜であり、前記導電膜は銅膜であることを特徴とする請求項１３、１５または１６のいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１０４６６７（Ｐ２０１２−１０４６６７Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１０−２５２１１４（Ｐ２０１０−２５２１１４）
【出願日】平成２２年１１月１０日（２０１０．１１．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２２年１１月１０日（２０１０．１１．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]