半導体装置の製造方法
【課題】パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法を提供する。
【解決手段】第１基板１１の第１主面１１ａ上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層２１を形成し、前記第１層が形成された前記第１主面に対向して設けられた探針３０と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法が提供される。
【解決手段】第１基板１１の第１主面１１ａ上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層２１を形成し、前記第１層が形成された前記第１主面に対向して設けられた探針３０と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置における微細化、積層化及び新材料の導入などに伴い、金属や有機物などによるウェーハの汚染が歩留まりの低下に与える影響が大きくなる。
【０００３】
このような汚染を確実に除去するために、例えば過剰な処理条件を用いると、装置の処理能力の低下や間接材料コストの上昇など、生産性が低下し、また、サイドエッチングなどの副作用が発生する場合がある。
【０００４】
特許文献１には、処理装置の雰囲気中の汚染物質の濃度を赤外線によって測定し、汚染除去手段にフィードバックさせる半導体製造装置が開示されているが、実際のウェーハ上の汚染を測定する方法ではないので、測定結果とウェーハ上の汚染の程度とは必ずしも一致しない。
【０００５】
ウェーハ上の有機物汚染については、ＴＯＦ−ＳＩＭＳ（Time of Flight Secondary Ion Mass Spectrometer）などの各種の分析手法が知られており、また、ウェーハ上の金属汚染については、ＶＰＤ／ＩＣＰ−ＭＳ（Vapor Phase Decomposition / Inductively Coupled Mass Spectrometry）などの各種の分析手法が知られているが、これらの従来の手法においては、パターン付きウェーハの全面を非破壊かつ短時間で測定することはできず、実用的には課題がある。
【０００６】
非特許文献１には、ウェーハの表面電位の分布を測定することで、ウェーハ上に付着した金属や有機物等の汚染を検出する方法が開示されているが、パターン付きウェーハに関しての汚染の検出と、ウェーハのパターン加工プロセスへのフィードバックに関しては開示されておらず、改良の余地がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１６８７７６号公報
【非特許文献】
【０００８】
【非特許文献１】C.Yang, J.Hawthorne, B.Steele, R.Bryant, D.Sowell, D.Maloney and K.Ip, "Inspecting wafers using a potential difference imaging sensor method", Micro magazine, 2005年, Vol.25
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、第１基板の第１主面上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層を形成し、前記第１層が形成された前記第１主面に対向して設けられた探針と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
【図２】第１の実施形態に係る半導体装置の製造方法の一部を例示する模式図である。
【図３】第１の実施形態に係る半導体装置の製造方法における汚染を例示する模式図である。
【図４】第１の実施形態に係る半導体装置の製造方法における電気信号を例示する模式図である。
【図５】第１の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
【図６】第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
【図７】第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
【図８】第１の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図９】第２の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図１０】第３の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図１１】第２の実施形態に係る半導体装置の製造方法が適用される基板を例示する模式図である。
【図１２】第２の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１４】
（第１の実施の形態）
図１は、第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図２は、第１の実施形態に係る半導体装置の製造方法の一部を例示する模式図である。 すなわち、図２（ａ）は斜視図であり、図２（ｂ）は図２（ａ）のＡ−Ａ’線断面図である。
図３は、第１の実施形態に係る半導体装置の製造方法における汚染を例示する模式図である。
図４は、第１の実施形態に係る半導体装置の製造方法における電気信号を例示する模式図である。
【００１５】
図１及び図２に表したように、本実施形態に係る半導体装置の製造方法においては、第１基板１１の第１主面１１ａ上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層２１を形成する（ステップＳ１１０）。
【００１６】
そして、第１層２１が形成された第１主面１１ａに対向して設けられた探針３０と、第１基板１１と、の間の相対位置を第１主面１１ａに平行な平面内で変化させ、探針３０に発生する電気信号を検出する（ステップＳ１２０）。
【００１７】
そして、検出された電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成する（ステップＳ１３０）。すなわち、検出された電気信号に基づいて第２基板の形成のための条件を設定する（ステップＳ１３１）。そして、設定された条件を用いて、第２パターンを有する第２層を第２基板の第２主面上に形成する（ステップＳ１３２）。
【００１８】
本実施形態に係る製造方法が適用される半導体装置は、各種のメモリや、各種のロジック回路装置や、各種の増幅回路装置や受発光装置や、さらにはＭＥＭＳ（Micro Electro Mechanical Systems）などであり、その形態は任意である。
【００１９】
第１基板１１は、半導体装置の任意の製造工程におけるパターン層（第１層２１）が形成される基板である。同様に、第２基板は、半導体装置の任意の製造工程におけるパターン層（第２層）が形成される基板である。
【００２０】
第１基板１１は、例えば、半導体装置の製造における任意のロットに属する例えば半導体のウェーハである。
【００２１】
第２基板は、半導体装置の製造における任意のロットに属する例えば半導体のウェーハである。ただし、第２基板への第２層の形成は、第１基板１１に第１層２１が形成される時よりも後に実施される。すなわち、本実施形態に係る製造方法が適用される工程において、第２基板は、第１基板１１が属するロットよりも後に処理されるロットに属するか、または、第１基板が属するロットと同じロットに属し、第１基板１１よりも後に処理される基板である。
【００２２】
以下では、一例として、第２基板は、第１基板１１とは異なるロットの基板であり、第２基板が、第１基板１１よりも後に処理されるロットの基板である場合として説明する。なお、この場合に、第１基板１１が属するロットと、第２基板が属するロットと、は必ずしも連続していなくても良い。なお、同様に、第２基板が、第１基板１１と同じロットに属する基板である場合には、第２基板は、第１基板１１よりも後に処理される基板であるが、第１基板１１の処理の順番と第２基板の処理の順番とは、必ずしも連続していなくても良い。
【００２３】
第１層２１及び第２層は、導電膜及び誘電膜の少なくともいずれかを含む。すなわち、第１層２１及び第２層は、それぞれ第１パターン及び第２パターンで形成された導電膜及び誘電膜の少なくともいずれかを含む。第１パターン及び第２パターンは、半導体装置に含まれる各種の配線や、各種の層間絶縁膜や、トランジスタや発光層等の半導体層を含む各種の素子や、各種の可動部などのパターンである。第１パターンと第２パターンとは、同じパターン形状を有することができる。
【００２４】
すなわち、本実施形態に係る製造方法においては、ステップＳ１１０で、第１基板１１の主面１１ａに所定のパターン層を形成した後に、ステップＳ１２０で、電気信号を検出することにより、その基板の主面１１ａに存在する金属や有機物などの汚染を検出する。そして、その結果に基づいて、ステップＳ１３０では、後続の第２基板の加工条件を設定して、第２基板の第２主面にパターン層を形成する。
【００２５】
ここで、第１基板１１（及び第２基板）における汚染は、各種の種類の汚染を含む。
すなわち、図３（ａ）に表したように、第１基板１１の第１層２１の側壁及び第１層２１どうしの間の第１基板１１の表面に、例えば、各種の金属や金属化合物や、各種の有機物などの残渣６１が残る場合がある。この残渣６１は、例えば、第１層２１の加工の際に発生するもので、残渣６１は、例えば、第１層２１に含まれる材料を含む。
【００２６】
また、図３（ｂ）に表したように、第１基板１１の第１層２１の側壁及び第１層２１どうしの間の第１基板１１の表面に、例えば、各種の金属や金属化合物や、各種の有機物などの付着物６２が付着している場合がある。この付着物６２は、例えば、第１層２１の加工の際に用いられる各種の材料が付着したもので、第１基板１１の各種の処理の際に用いられる各種の材料に含まれる元素を含む。
【００２７】
このような残渣６１及び付着物６２の厚さ、面積及び形状などは多様であり、例えば、単原子層や単分子層のこともある。また、第１層２１の形状によっては、残渣６１及び付着物６２に含まれる物質が、ガスの状態で、第１層２１のパターンどうしの間に存在している場合もあり、このようなガスの状態の物質も残渣６１及び付着物６２に含まれる。
【００２８】
また、図３（ｃ）に表したように、第１層２１の上面に、上記の残渣６１や付着物６２が存在している場合もある。
【００２９】
また、例えば第１基板１１及び第１層２１などが、例えば互いに異なる材料の積層膜を含む場合などにおいて、積層膜のいずれかの膜に含まれる材料の残渣が、その膜とは異なる膜に付着する場合もあり、これも、付着物に含まれる。
【００３０】
また、図３（ｄ）に表したように、上記の残渣６１や付着物６２に含まれる物質が、第１基板１１及び第１層２１の少なくともいずれかの表面に侵入し、汚染領域６３となる場合もある。
【００３１】
このように、本実施形態に係る製造方法において対象とされる汚染には、各種の形態がある。すなわち、汚染物は、上記の残渣６１、付着物６２及び汚染領域６３などを含み、汚染の検出とは、上記の汚染物の有無、並びに、汚染物の量、濃度及び分布の少なくともいずれかに関する検出を含む。なお、この時の検出は、絶対値の検出の他、相対的な検出を含み、後述する各種の基準値と比較され得る値の導出を含む。
【００３２】
以下では、ステップＳ１２０における汚染の検出について説明する。
図２（ａ）及び（ｂ）に例示したように、第１基板１１の主面１１ａには、ステップＳ１１０で形成された第１パターンの第１層２１が設けられている。そして、探針３０が、第１主面１１ａに対向して設置されている。なお、第１基板１１は、例えばステージ５の上に載置される。
そして、探針３０と第１基板１１との間の相対位置が、第１主面１１ａに平行な平面内で変化させられる。
【００３３】
ここで、主面１１ａに垂直な方向をＺ軸方向とし、Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とし、Ｚ軸方向とＸ軸方向とに垂直な方向をＹ軸方向とする。
【００３４】
すなわち、探針３０と第１基板１１との間の相対位置は、Ｘ−Ｙ平面内で変化させられる。この時、探針３０の位置が変化しても良く、第１基板１１の位置が変化しても良く、探針３０及び第１基板１１の両方の位置が変化しても良い。また、これらの間の相対的な位置の変化は、例えばＸ軸方向に沿って変化しても良く、また、Ｙ軸方向に沿って変化しても良く、この場合は、探針３０と第１基板１１との相対位置は、１次元で変化させられる。
【００３５】
また、これらの間の相対的な位置の変化は、例えばＸ軸方向及びＹ軸方向の両方において変化させられても良く、この場合は、探針３０と第１基板１１との相対位置は、２次元で変化させられる。
【００３６】
また、２次元の変化においては、例えば第１基板１１がＺ軸を軸にして回転し、探針３０が例えばＸ軸に沿って移動し、探針３０と第１基板１１との間の相対位置がＸ−Ｙ平面内で渦巻き状に変化させられても良い。このように、探針３０と第１基板１１との間の相対位置の変化のさせ方は任意である。
【００３７】
以下では、説明を簡単にするために、まず、第１基板１１の位置が固定されており、探針３０が、Ｘ軸方向に沿って移動する場合として説明する。
【００３８】
なお、探針３０と、第１基板１１の主面１１ａと、の間には間隙３０ｇが設けられている。この間隙３０ｇにより、探針３０は、第１基板１１と接触せず、探針３０によって第１基板１１の主面１１ａに傷が発生することがない。すなわち、第１基板１１の汚染が、以下のように、非接触で、非破壊で検出される。
【００３９】
ステップＳ１２０では、上記のように、探針３０と第１基板１１との間の相対位置をＸ軸に沿って（Ｘ−Ｙ平面内で）で変化させ、探針３０に発生する電気信号を検出する。
【００４０】
すなわち、探針３０には、探針３０に発生する電気信号を検出する信号検出部４０が接続される。
探針３０に発生する電気信号は、例えば探針３０に流れる電流である。すなわち、信号検出部４０は、例えば、探針３０と第１基板１１との間に流れる電流を検出する。このとき、例えば、第１基板１１はアース電位（基準電位）に設定され、信号検出部４０は、探針３０とアース電位の端子との間に流れる電流を検出しても良い。
【００４１】
本実施形態に係る製造方法においては、探針３０と第１基板１１とを相対的に移動させることにより、第１基板１１の主面１１ａに存在する物質の表面電位と、探針３０の表面電位と、の差、及び、第１基板１１の主面１１ａと、探針３０と、の間の間隙３０ｇと、に基づく電流が、探針３０に発生する。
【００４２】
すなわち、主面１１ａに存在する各種の金属や各種の有機物など対象物のそれぞれに固有の仕事関数と、探針３０の先端部分に用いられる物質に固有の仕事関数と、の差に基づいて、探針３０には電流が流れる。この仕事関数の差に基づく電位差が表面電位差であり、探針３０には、表面電位差に基づく表面電位差電流が流れる。
表面電位差電流は、探針３０と対象物との仕事関数の差に基づくため、主面１１ａに存在する対象物が金属などや有機物などである場合を含めて、探針３０と対象物とで仕事関数の差に基づく表面電位差電流が発生し、この表面電位差電流は検出可能である。
【００４３】
また、第１基板１１の主面１１ａと、探針３０と、の間にはキャパシタンスが形成されるが、第１基板１１の主面１１ａと、探針３０と、の間の間隙３０ｇが変わると、このキャパシタンスの電気容量が変化するので、これによっても探針３０に電流が流れる。このように、探針３０には、電気容量の変化に基づく容量変化電流が流れる。
【００４４】
このように、探針３０には、表面電位差電流及び容量変化電流の合計の電流が流れる。 なお、この電流の大きさは、探針３０と基板１１との間の相対位置の時間変化（すなわち、例えば探針３０の基板１１に対する移動速度）にも依存する。
【００４５】
探針３０に流れるこのような電流を、信号検出部４０は検出する。この時、この電流を直接検出しても良いし、電流を電圧に変換した電気信号を検出しても良い。すなわち、信号検出部４０は、探針３０に流れる電流に基づく電気信号を検出する。
【００４６】
なお、探針３０は単数でも良く、複数でも良い。複数の探針３０を用いると、第１基板１１の主面１１ａの全面に渡っての電気信号の検出が短時間で実行できる。この場合、複数の探針３０で得られた電気信号は、適正にデータ処理され、第１基板１１の主面１１ａの全面に渡っての電気信号のデータに変換される。
以下では、説明を簡単にするために、探針３０が１つの場合として説明する。
【００４７】
図４（ａ）は、パターン層（第１層２１）を有し、表面に汚染などがない第１基板１１を例示しており、図４（ｂ）は、このような第１基板１１において、探針３０に発生する電気信号Ｓ１を例示しており、図４（ｃ）は、参照信号ＳＲを例示しており、図４（ｄ）は、上記の電気信号Ｓ１と参照信号ＳＲとの差分の相対信号Ｓ２を例示している。図４（ｂ）〜（ｄ）の横軸は、Ｘ軸方向における位置ｘ１を表している。
【００４８】
図４（ｂ）に表したように、探針３０に発生する電気信号Ｓ１は、位置ｘ１の変化と供に変動する。この変動は、第１基板１１の主面１１ａの第１層２１の形状と位置（第１パターンの形状と位置）に連動している。このように、パターンを有する第１層２１の形状や用いられる材料によって、表面電位電流及び容量変化電流の合計の電流（電気信号Ｓ１）が探針３０に流れる。
【００４９】
すなわち、図４（ａ）に例示したように、表面に汚染がない正常な第１基板１１の場合であっても、図４（ｂ）に例示したように、探針３０には、第１パターンの第１層２１の形状及びその材料に対応した電気信号Ｓ１が発生する。
【００５０】
この時、図４（ｃ）に例示した参照信号ＳＲが用意される。
参照信号ＳＲには、例えば、表面に汚染がないことが確認された基板において探針３０で得られる電気信号を用いることができる。また、表面に汚染がないことが確認された複数の基板における電気信号を重畳して、ノイズ成分を除去した電気信号を用いることもできる。また、過去に処理された基板において得られた電気信号から汚染に基づく信号成分を除去した信号を用いることもできる。また、例えば、第１層２１の形状及び用いられる材料等に関する設計データに基づいてシミュレーションによって求められた信号などを用いてもよい。
【００５１】
図４（ｄ）に表したように、このような参照信号ＳＲと、図４（ｂ）に例示した検出された電気信号Ｓ１と、の差分である相対信号Ｓ２を求めると、相対信号Ｓ２は、基準レベルＳＳ０の一定の値であり、変化しない信号となる。
【００５２】
なお、相対信号Ｓ２の導出に関しては、例えば、電気信号Ｓ１と参照信号ＳＲとの差分を差動増幅器などの電気回路によって導出してもよく、また、例えば、電気信号Ｓ１に基づくデジタルデータと、参照信号ＳＲに基づくデジタルデータと、の差分を、コンピュータによって導出しても良い。このように、参照信号ＳＲは、アナログ電気信号として用意されても良く、デジタルデータとして用意されても良い。
【００５３】
このように、実際に得られた電気信号Ｓ１と、予め用意され参照信号ＳＲと、を比較することで、その時に測定した第１基板１１には汚染がないことが分かる。
【００５４】
図４（ｅ）は、パターン層（第１層２１ｃ）を有し、表面に汚染がある別の第１基板１１ｃを例示しており、図４（ｆ）は、このような第１基板１１ｃにおいて、探針３０に発生する電気信号Ｓ１を例示しており、図４（ｇ）は、上記の電気信号Ｓ１と参照信号ＳＲとの差分の相対信号Ｓ２を例示している。図４（ｆ）及び（ｇ）の横軸は、Ｘ軸方向における位置ｘ１を表している。
【００５５】
図４（ｅ）に表したように、別の第１基板１１ｃにおいては、例えば、各種の金属残渣や有機物残渣や各種の付着物などの第１汚染物５１、第２汚染物５２、及び第３汚染物５３が存在している。このような、第１〜第３汚染物５１、５２及び５３などが、第１基板１１ｃの汚染である。このような汚染物は、第１基板１１ｃへの第１層２１ｃの形成における、または、それよりも前の工程における、例えば、レジスト残渣やエッチング残りや各種の付着物や汚染領域などに起因したものであり、半導体装置の性能や歩留まりに悪影響を与える。
【００５６】
図４（ｆ）に表したように、このような第１基板１１ｃにおいては、電気信号Ｓ１は、第１層２１ｃの形状と用いられる材料に基づく信号の他に、上記の第１〜第３汚染物５１、５２及び５３に基づく信号を含む。
【００５７】
そして、図４（ｇ）に表したように、検出された電気信号Ｓ１と、上記の参照信号ＳＲと、の差分である相対信号Ｓ２を求めると、上記の第１〜第３汚染物５１、５２及び５３にそれぞれ基づく第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓが検出される。
【００５８】
本具体例では、第１汚染物５１に起因した第１汚染起因信号５１ｓ、及び、第２汚染物５２に起因した第２汚染起因信号５２ｓは、基準レベルＳＳ０よりも高い値の信号である。そして、本具体例では、第２汚染起因信号５２ｓは、第１汚染起因信号５１ｓよりも高い値である。一方、この場合の第３汚染物５３に起因した第３汚染起因信号５３ｓは、基準レベルＳＳ０よりも低い値の信号である。汚染起因信号は、その汚染物の仕事関数と、探針３０の先端部分に用いられる材料の仕事関数と、の差によって、その値と極性が異なる。このように、汚染起因信号は、基準レベルＳＳ０に対して正極性及び負極性のいずれかの信号を含む。なお、この基準レベルＳＳ０は、例えば、探針３０の先端に用いられる材料が第１基板１１に設けられており、その場合に得られる電気信号の値に相当するものとすることができる。
【００５９】
このように、この製造方法においては、検出された電気信号Ｓ１に処理が加えられた相対信号Ｓ２を用いることで、汚染が容易に検出できる。
【００６０】
このように、本実施形態に係る製造方法においては、探針３０に発生する電気信号が検出され、その電気信号に基づいて汚染（汚染起因信号）が検出される。すなわち、電気信号Ｓ１は、第１パターン以外のパターンで変化し、第１基板１１の第１主面１１ａに存在する有機物及び無機物の少なくともいずれかを含む汚染物に起因した汚染起因信号（例えば上記の第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓ）を含む。なお、この無機物は、各種の金属や、各種の金属元素を含む各種の化合物を含む。
【００６１】
なお、上記においては、説明を簡単にするために、参照信号ＳＲを用いる場合について説明したが、本発明はこれには限らない。検出された電気信号Ｓ１のデータに処理を施すことによって、汚染起因信号の成分のみを抽出することも可能である。
例えば、検出された電気信号Ｓ１のデータから、第１基板１１の第１パターンの周期などの位置関連値を用いて、その位置関連値との連動の程度が低い値を汚染起因信号として抽出することができる。すなわち、第１層２１は、第１基板１１に形成される複数の半導体チップなどに対応した繰り返しパターンを有している場合があり、この場合において、検出された電気信号Ｓ１のうち、繰り返しパターンの周期に連動しない信号成分を抽出し、これを汚染起因信号とすることもできる。
【００６２】
このように、本製造方法では、検出された電気信号に基づいて汚染（汚染起因信号）が検出されるが、探針３０に発生する電気信号に所定の処理が施された信号も含めて、電気信号と見なすことができ、例えば、探針３０に発生するアナログの電気信号をデジタル信号に変換した信号、すなわち、デジタルデータも、検出された電気信号に含まれる。
【００６３】
そして、「探針３０に発生する電気信号に基づく」とは、例えば、「検出された電気信号Ｓ１に各種のデータ処理を施したものに基づく」ことを含み、例えば、「検出された電気信号Ｓ１と、上記の参照信号ＳＲと、に基づいて求められた相対信号Ｓ２に基づく」ことを含む。
【００６４】
そして、得られた電気信号（例えば電気信号Ｓ１及び相対信号Ｓ２など）に含まれる汚染起因信号に関して、各種の基準値を設定し、汚染を判定することができる。すなわち、例えば、汚染起因信号は種々の振幅を有しているので、適切な基準値に基づいて、汚染の有無を判定し、その結果をこの後の処理（第２基板の加工や第１基板１１の汚染物除去処理）に反映させる。以下では、説明を簡単にするために、相対信号Ｓ２に含まれる汚染起因信号に関して基準値が設けられる場合について説明する。
【００６５】
図５は、第１の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
すなわち、同図（ａ）は、最大基準値ＶＨ１及び最小基準値ＶＬ１を例示している。同図（ｂ）は、平均値が大きい場合の電気信号を例示しており、同図（ｃ）は、電気信号の平均に関する基準値（平均最大基準値ＶＡＨ１及び平均最小基準値ＶＡＬ１）を例示している。同図（ｄ）は、電気信号のＸ軸方向における変化率に関する基準値（微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１）を例示している。
【００６６】
例えば、図５（ａ）に例示したように、相対信号Ｓ２に関して、最大値に関する最大基準値ＶＨ１と、最小値に関する最小基準値ＶＬ１と、を設定することができる。すなわち、既に説明したように、相対信号Ｓ２のうち、最大基準値ＶＨ１を超える成分と、最小基準値ＶＬ１を下回る成分と、が汚染と判定される。
【００６７】
本具体例では、第２汚染起因信号５２ｓは最大基準値ＶＨ１を超え、また、第３汚染起因信号５３ｓは、最小基準値ＶＬ１を下回っている。この場合には、第２汚染起因信号５２ｓと第３汚染起因信号５３ｓに相当する位置ｘ１に、検出されるべき汚染が発生していると判断される。
【００６８】
一方、本具体例では、第１汚染起因信号５１ｓは、最大基準値ＶＨ１と最小基準値ＶＬ１との間の値であり、この場合、汚染起因信号５１ｓに相当する位置ｘ１には、汚染に似た異常が検出されるが、その異常は製造している半導体装置の仕様上許容できる程度の異常であると判定される。
【００６９】
すなわち、このような例においては、第２汚染起因信号５２ｓ及び第３汚染起因信号５３ｓに相当する位置ｘ１に、汚染があり、汚染起因信号５１ｓに相当する位置ｘ１には汚染がないとされる。このように、最大基準値ＶＨ１及び最小基準値ＶＬ１を設定することにより、得られた電気信号に含まれる汚染起因信号から、検出されるべき汚染を効率的に抽出することができる。
【００７０】
図５（ｂ）は、平均値が大きい（例えば基準レベルＳＳ０からの差が大きい）場合の電気信号を例示している。すなわち、図５（ｂ）に例示したように、別の第１基板１１ｄにおいては、電気信号（この例では、相対信号Ｓ２）は、最大基準値ＶＨ１と最小基準値ＶＬ１との間の信号であるが、基準レベルＳＳ０から外れている領域の位置ｘ１の長さが長い。すなわち、本具体例では、ブロードな形状の第４汚染起因信号５４ｓが検出されている。
【００７１】
このような場合には、例えば、第１基板１１ｄの主面１１ａには、汚染の程度が弱い（例えば汚染物の濃度が低い）ものの、広い面積で汚染物が付着しており、この場合も、半導体装置の製造上問題になることがある。すなわち、上記の最大基準値ＶＨ１及び最小基準値ＶＬ１によって定められた電気信号（この場合は相対信号Ｓ２）に関する許容範囲を満足していても、問題となる場合がある。このような場合には、電気信号（この場合は相対信号Ｓ２）の平均値に関する平均基準値を採用することができる。
【００７２】
例えば、図５（ｃ）に例示したように、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した平均信号Ｓ３を求め、その平均信号Ｓ３に関しての大きい側の平均最大基準値ＶＡＨ１、及び、小さい側の平均最小基準値ＶＡＬ１、を採用する。そして、これらの基準値と、平均信号Ｓ３と、の比較に基づいて、検出すべき汚染を抽出する。なお、電気信号の平均に関する位置ｘ１の範囲は、本製造方法が適用される半導体装置の仕様やウェーハの大きさなどによって適切に定められる。
【００７３】
なお、上記においては、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した平均信号Ｓ３を求める場合に関して説明したが、この平均信号Ｓ３は、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して積分した値と見なすこともできる。
【００７４】
また、電気信号（例えば相対信号Ｓ２）のＸ軸方向の変化率に関する基準値を採用しても良い。
例えば、図５（ａ）に例示した電気信号（この場合は相対信号Ｓ２）のＸ軸方向に沿った変化率（電気信号の位置ｘ１に関する微分値）を求めると、図５（ｄ）に示す微分信号Ｓ４が得られる。この微分信号Ｓ４においては、第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓにそれぞれ対応して、第１〜第３微分汚染起因信号５１ｄ、５２ｄ及び５３ｄが求められる。
【００７５】
すなわち、例えば、第１基板１１に形成されている第１層２１の第１パターンによっては、汚染に起因した信号と、例えば第１パターンに起因した電流による信号と、の分離が困難な場合があり、このような場合において、上記の微分信号Ｓ４を用いることで両者の分離が容易になり、汚染の検出がより容易になる。
【００７６】
この時、図５（ｄ）に例示したように、電気信号（この場合は相対信号Ｓ２）のＸ軸方向の変化率（微分信号Ｓ４）に関する基準値である微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１を設定することができる。そして、これらの基準値と、微分信号Ｓ４と、の比較に基づいて、検出すべき汚染を抽出する。すなわち、微分信号Ｓ４が微分最大基準値ＶＤＨ１を超える、または、微分最小基準値ＶＤＬ１を下回るときに、その分部に汚染があると判定される。
【００７７】
なお、上記の各種の基準値は、例えば、管理すべき濃度で予め汚染させた基準ウェーハにおける電気信号の検出結果に基づいて設定されることもでき、また、蓄積された過去のデータに基づいて適切に設定されることもでき、その設定の方法は任意である。
【００７８】
また、上記の基準値（第１基準値）は、第１基板１１の第１パターンに含まれる第１領域に対して定められれば良い。すなわち、例えば、第１パターンに含まれる特定の領域に対して、基準値を定めても良く、また、第１パターンに含まれる領域にかかわらず、第１基板１１の全面にわたって同じ値の基準を定めても良い。また、後述するように、第１パターンに含まれる異なる領域ごとに異なる基準値（例えば第１基準値及び第２基準値）を定めても良い。
【００７９】
なお、図４及び図５においては、電気信号のＸ軸に沿った変化について説明したが電気信号のＸ−Ｙ平面における変化（分布）に関して上記と同様の特性を検出し、そして、上記と同様の基準値を定め、第１基板１１の主面１１ａの汚染の２次元的な分布を検出することができる。
【００８０】
すなわち、探針３０に生じる電気信号の検出は、電気信号の主面１１ａに平行な平面内における面内分布の検出を含む。そして、例えば上記の基準値に基づいて、第１基板１１の主面１１ａの汚染の２次元的な分布が検出される。
【００８１】
そして、このようにして検出された汚染に基づいて、既に説明したように、ステップＳ１３０では、後続の第２基板の加工条件を設定して、第２基板の第２主面にパターン層である第２層を形成する。
【００８２】
なお、上記の各種の基準値に基づいた汚染の検出は、ステップＳ１２０に含まれるものとしても良く、また、ステップＳ１３０に含まれるものとしても良い。
【００８３】
すなわち、第２基板の加工条件の設定は、第１基板１１に関して検出された電気信号に関する最大値、最小値、平均値（例えば積分値）、及び、平面内における変化率（例えば微分値）、の少なくともいずれかに関する基準値（第１基準値）と、検出された電気信号の値と、の関係に基づいて実施される。
【００８４】
例えば、上記の最大基準値ＶＨ１、最小基準値ＶＬ１、平均最大基準値ＶＡＨ１、平均最小基準値ＶＡＬ１、微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１の少なくともいずれかに基づいて、第２基板の加工条件が設定される。
【００８５】
例えば、検出された電気信号がこれらの基準値によって定められる範囲の外にある場合は、第２基板への第２層の形成の際の条件を、第１基板１１への第１層２１の形成の条件とは異ならせることができる。そして、検出された電気信号が、これらの基準値の範囲内のときは、第２基板への第２層の形成の際の条件を、第１基板１１への第１層２１の形成の条件と同じに設定することができる。なお、第２基板への第２層の形成の条件を、第１基板１１への第１層２１と異ならせる（変更する）場合も、同じにする（変更しない）場合も、「第２基板の加工条件は、検出された電気信号に基づいて設定される」、とされる。
【００８６】
これにより、第１基板１１の汚染の検出結果に基づいて、第１基板１１よりも後に加工される第２基板の加工条件が適宜変更され、例えば最適条件に調整される。
【００８７】
そして、この最適条件を用いて、第２基板の第２パターンを有する第２層が形成される。このため、第２基板においては、汚染の発生が抑制され、また、処理条件が最適化されているため、装置の処理能力の低下や間接材料コストの上昇などの生産性の低下が抑制され、また、サイドエッチングなどの副作用の発生も抑制される。
【００８８】
このように、本実施形態に係る製造方法によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法が提供できる。
【００８９】
なお、第１基板１１の汚染の検出結果によって設定される第２基板への第２層の形成のための条件は、第２基板に関する前洗浄、成膜、リソグラフィを含むレジスト形成、エッチング、レジスト剥離、後洗浄、各種の不純物注入、熱処理等の各種の処理条件、搬送及び保管などの条件、用いる原料などの直接材料や間接材料、処理装置の保守や清掃、並びに、使用するフォトマスなどの仕様など、デバイスの設計仕様を含めた製造条件の全てを含む。
【００９０】
図６は、第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
図６に表したように、本実施形態に係る半導体装置の製造方法の変形例においては、まず、第１基板１１の第１主面１１ａ上に、第１層２１となる第１膜を成膜する（ステップＳ１０１）。第１膜は、導電膜及び誘電膜の少なくともいずれかを含み、単層膜でも良く、また、これらの膜の積層膜でも良い。
【００９１】
そして。第１膜を第１パターンとなるように加工する。例えば、第１膜の上にマスク（レジストマスク及びハート゛マスクの少なくともいずれか）を、例えばフォトリソグラフィによって形成し、これをマスクにして、エッチング（ドライエッチング及びウエットエッチングの少なくともいずれか）を実施して、第１膜を加工して、第１パターンを有する第１層２１を形成する（ステップＳ１１１）。
【００９２】
図１に例示したステップＳ１１０は、上記のステップＳ１１１を含む。ステップＳ１１０は、さらに、上記のステップＳ１０１を含んでも良い。
【００９３】
そして、図１と同様に、第１基板１１に関して、探針３０に発生する電気信号を検出する（ステップＳ１２０）。すなわち、第１基板１１の主面１１ａの汚染に起因した信号を検出して、汚染を検出する。
【００９４】
そして、例えば上記の各種の基準値を用いて、検出された電気信号に基づいて第２基板の形成のための条件を設定する（ステップＳ１３１）。
そして、設定された条件を用いて、第２パターンを有する第２層を第２基板の第２主面上に形成する（ステップＳ１３２）。上記のステップＳ１３１及びステップＳ１３２が、図１に例示したステップＳ１３０に含まれる。
【００９５】
そして、本具体例では、第１基板１１の汚染物の除去がさらに実施される（ステップＳ１４０）。すなわち、第１基板１１に関して検出された電気信号の値に基づいて、第１基板１１の汚染物を除去する。この時、例えば、得られた電気信号（例えば相対信号Ｓ２）に関する最大値及び最小値、得られた電気信号の平均値（積分値）に関する最大値及び最小値、得られた電気信号の変化率（微分値）に関する最大値及び最小値、並びに、これらの面内分布に基づいて、第１基板１１の汚染物の除去処理の実施の有無の判断、及び、除去処理の条件の設定、並びに、その除去処理の条件を用いた除去処理、が実施される。
【００９６】
第１基板１１の汚染物の除去処理は、例えば、各種の薬液による処理を含む他、アッシングなどの気相における各種の処理、及び、各種の熱処理なども含む。
【００９７】
なお、汚染物の除去には、既に説明した残渣６１及び付着物６２の除去の他に、既に説明した汚染領域６３の除去も含まれ、この場合には、汚染領域６３からの汚染原因物質を選択的に除去することの他に、汚染領域６３を汚染されていない領域から分離して汚染領域６３を除去することも含む。
【００９８】
なお、上記の第１基板１１の汚染物の除去に関する各種の基準値は、第２基板の加工条件を設定するための基準値（例えば、上記の最大基準値ＶＨ１、最小基準値ＶＬ１、平均最大基準値ＶＡＨ１、平均最小基準値ＶＡＬ１、微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１など）と同じでも良く、また異なっていても良い。
【００９９】
このように、第１基板１１に関する電気信号の検出（すなわち、汚染の検出）の結果に基づいて、第１基板１１の汚染物の除去を実施することで、第１基板１１の汚染物を除去でき、半導体装置の製造の歩留まりが向上する。
【０１００】
このように、本実施形態に係る製造方法によれば、先行する第１基板１１の汚染状態を後続する第２基板の加工条件にフォードバックして、第２基板を加工することで、第２基板の製造における不良を未然に回避でき歩留まりが向上できると供に、汚染が評価された第１基板１１の汚染物の除去処理条件を適正に設定してその汚染物を除去することで、第１基板１１の不良の発生を抑制できる。
【０１０１】
なお、上記の第１基板１１の汚染物の除去のステップＳ１４０は、ステップＳ１２０よりも後に行われれば良く、ステップ１４０は、ステップＳ１３１及びステップＳ１３２の少なくともいずれかの前に実施されても良い。
【０１０２】
また、上記の汚染物の除去（ステップＳ１４０）の後に、再度第１基板１１に関する電気信号の検出（ステップＳ１２０）を行い、汚染物の除去が適正に行われたかどうかの判定を行っても良い。
【０１０３】
また、例えば、汚染物の除去処理によって他の必要な膜が過剰にエッチングされるなどの副作用が起こる場合には、比較的弱い条件で汚染物の除去処理（ステップＳ１４０）を実施し、再度第１基板１１に関する電気信号の検出（ステップＳ１２０）を行い、汚染の検出を行い、これらの工程を繰り返して実施して、副作用が抑制された状態で、汚染物の除去を行うこともできる。
【０１０４】
第１基板１１と第２基板との２枚の基板の組み合わせを対象とする、上記のステップＳ１１０〜Ｓ１３０または、ステップＳ１１０〜Ｓ１４０は、３枚以上の基板に関しても拡張して適用でき、同様の効果を得ることができる。
【０１０５】
図７は、第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
図７に表したように、変形例の製造方法は、本実施形態を任意の複数の基板に適用した場合の製造方法であり、まず、Ｎ番目の基板へのＮ番目の膜の形成を行う（ステップＳ２０１）。なお、Ｎは１以上の整数である。そして、Ｎ番目の基板において、Ｎ番目の加工を行い、パターンを有するＮ番目の層を形成する（ステップＳ２１１）。
【０１０６】
そして、Ｎ番目の基板での探針３０に発生する電気信号を検出する（ステップＳ２２０）。
【０１０７】
そして、検出された電気信号に基づいて後続の基板のための条件を設定し（ステップＳ２３１）、その条件を用いて、後続の基板の層を形成する（ステップＳ２３２）。
この時、例えば、後続の基板は、（Ｎ＋Ｍ）番目の基板とされる。ここで、Ｍは１以上の整数である。すなわち、設定された条件を用いて、導電膜及び誘電膜の少なくともいずれかを含みパターンを有する（Ｎ＋Ｍ）番目の層を、（Ｎ＋Ｍ）番目の基板の主面上に形成する。
【０１０８】
そして、さらに、Ｎ番目の基板の汚染物の除去を実施する（ステップＳ２４０）。なお、この場合も、ステップＳ２４０は、ステップＳ２３１及びステップＳ２３２の少なくともいずれかの前に実施されても良い。また、既に説明したように、ステップＳ２４０の後にステップＳ１２０を再度実施しても良く、また、ステップＳ２４０とステップＳ１２０とを繰り返して実施しても良い。
【０１０９】
そして、Ｎが所定の数Ａ０を超えるまで、上記の工程が繰り返される。なお、上記のＭは一定である必要はなく、Ｎの値によってＭは変化しても良い。すなわち、先行する基板の汚染の検出結果がフィードバックされる後続の基板は、任意の順番の基板とすることができる。
【０１１０】
なお、ステップＳ２２０（電気信号の検出）及びステップＳ２３１（条件の設定）に要する時間が短ければ、第１基板１１と第２基板とは、互いに近接した順番の基板とすることができ、例えば、第１基板１１と第２基板は、同じロットに属することもでき、また、例えば、第２基板の処理の順番は、第１基板１１の処理の順番に連続させることもできる。
【０１１１】
また、第１基板１１を用いた汚染の検出が実施される頻度は任意であり、例えば、１つにロットについて１枚の第１基板１１を選んでも良く、例えば、複数のロットに対して、１枚の第１基板１１を選んでも良く、また、１つのロットにおいて、複数の第１基板１１を選んでも良い。
【０１１２】
例えば、１つのロットのカセットの上部と中部と下部の３枚の基板を、汚染を検出する第１基板１１とすることもできる。なお、基板の汚染は、連続または近接して処理された複数の基板において、同じような分布を示すことがあるので、複数の基板における汚染の検出結果（電気信号の検出結果）を合計して重ね合わせることで、汚染の発生をより正確に検出することができる。
【０１１３】
（第１の実施例）
図８は、第１の実施例に係る半導体装置の製造方法を例示するフローチャート図である。図８に例示したように、第１の実施形態に係る第１の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハの表面に、ＣＶＤ（Chemical Vapor Deposition）などの手法により、高誘電膜（第１膜）を成膜する（ステップＳ３０１）。このウェーハは、例えば先行ロットのウェーハ（第１基板１１）である。また、高誘電膜は、例えば、酸化ハフニウムである。
【０１１４】
そして、高誘電膜の上にシリコン酸化膜を形成する（ステップＳ３０２）。そして、リソグラフィにより、所定形状のレジストマスクを形成する（ステップＳ３０３）。そして、そのレジストマスクをマスクとして、シリコン酸化膜を、例えばＲＩＥ（Reactive Ion Etching）法で加工して、高誘電膜の一部を露出させる（ステップＳ３０４）。そして、シリコン酸化膜から露出した高誘電膜をＲＩＥ法によりエッチングして、高誘電膜を加工する（ステップＳ３０５）。なお、この後、必要に応じて上記のシリコン酸化膜を除去する。
【０１１５】
このようにして、先行ロットの複数のウェーハの主面に、所定の形状を有する高誘電膜（第１層２１）が形成される。
【０１１６】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ３２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
【０１１７】
これにより、例えば、上記の高誘電膜に含まれる金属元素のウェーハ上への残留を検出することができる。
【０１１８】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の処理条件を設定し（ステップＳ３３１）、その条件を用いて、後続ロットのウェーハへのパターン層（第２層）を形成する（ステップＳ３３２）。
【０１１９】
この時、後続ロットに関するウェーハの加工工程（ステップＳ３３２）は、先行ロットに関する上記のステップＳ３０１（高誘電膜の形成）、ステップＳ３０２（シリコン酸化膜の形成）、ステップＳ３０３（レジストマスクの形成）、ステップＳ３０４（高誘電膜の一部の露出）、及び、ステップＳ３０５（高誘電膜の加工）、並びに、これらの工程に付属する任意の工程、の少なくともいずれかに相当する工程を含むことができ、上記の後続ロットのウェーハの処理条件の設定は、これらの工程の条件の設定である。
【０１２０】
すなわち、先行ロットの少なくとも一部の工程と、後続ロットの少なくとも一部の工程と、は、同様の種類の工程である。そして、例えば、同様の種類の工程に関して、先行ロットの汚染の検出結果（電気信号の検出結果であり、例えば、電気信号に含まれる汚染信号の検出結果）が、後続ロットの条件に反映されれば良い。
【０１２１】
例えば、先行ロットと後続ロットとにおいて、ステップＳ３０１〜ステップＳ３０４までは、同じ条件で連続して実施され、その後、先行ロットのステップＳ３０５の工程が実施され、先行ロットの汚染が検出され、その検出結果に基づいて、後続ロットのステップＳ３０５に相当する工程の処理条件が設定され、その工程が実施されても良い。また、先行ロットに関して、上記のステップＳ３０１〜ステップＳ３０５が実施され、その後、先行ロットの汚染が検出され、その検出結果に基づいて、後続ロットのステップＳ３０１〜ステップＳ３０５に相当する工程が実施されるようにしても良い。このように、後続ロットに関する処理条件の設定及び実施の仕方は、任意である。
【０１２２】
この時、先行ロットで検出された汚染に基づいて、後続ロットに関して条件を設定される工程は、適切に選択される。例えば、ウェーハ上の特定の位置に偏った汚染（残渣など）が認められる場合には、ステップＳ３０１（高誘電膜の形成）及びステップＳ３０２（シリコン酸化膜の形成）の少なくともいずれかの工程の条件が不適切であったと推定され、これらの工程の条件が適切に設定される。
【０１２３】
なお、既に説明したように、ステップＳ３２０における電気信号の検出においては、金属による汚染の他、陰イオン及び有機物による汚染も検出され、この場合も同様にして、後続ロットの処理条件を設定して、後続ロットの処理を実施する。
【０１２４】
これにより、後続ウェーハにおいて、例えば金属元素の汚染が抑制されたパターンが形成できる。
【０１２５】
そして、先行ロットのウェーハの汚染の検出結果に基づいて、先行ロットのウェーハの汚染物の除去を行う（ステップＳ３４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１２６】
例えば、汚染の検出結果が、基準値以下の場合は、ステップＳ３４０は省略される。そして、基準値を超える場合には、その汚染の種類に適合する方法を用いて、その汚染物の除去処理を行う。
【０１２７】
例えば、本具体例の場合、高誘電膜のパターン形成工程であるので、残留している汚染は、高誘電膜に含有されるＨｆ等に起因した金属残渣であることが推定され、例えば、塩酸とオゾン溶解水との混合液を用いた残留金属除去処理が実施される。
【０１２８】
また、残留している汚染がレジスト等の有機物である場合には、例えば、硫酸、塩酸、及びアンモニアなどの強アルカリと、過酸化水素水と、の混合液による処理、オゾン溶解水等による処理、オゾンガスによる処理、ＵＶ（紫外線）照射処理、加熱昇温処理、減圧処理、並びに、プラズマ処理、の少なくともいずれかを実施することができる。
【０１２９】
また、その後、再度ステップＳ３２０を実施して汚染物の除去の確認を行うこともでき、また、ステップＳ３２０とステップＳ３４０とを繰り返して実施しも良い。
【０１３０】
（第２の実施例）
図９は、第２の実施例に係る半導体装置の製造方法を例示するフローチャート図である。図９に例示したように、第１の実施形態に係る第２の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハの表面に、レジスト膜を形成する（ステップＳ４０１）。このウェーハは、例えば先行ロットのウェーハ（第１基板１１）である。
【０１３１】
そして、リソグラフィにより、有機溶剤によってレジスト膜を加工して、所定の形状のレジスト層を形成する（ステップＳ４１１）。このようにして、先行ロットの複数のウェーハの主面に、所定のパターン形状を有するレジスト層（第１層２１）が形成される。
【０１３２】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ４２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
これにより、例えば、上記の有機溶剤のウェーハ上への残留を検出することができる。
【０１３３】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の、レジスト膜の形成及び有機溶剤による加工（ステップＳ４０１及びステップＳ４１１に相当する工程）の条件を設定する（ステップＳ４３１）。
【０１３４】
そして、その条件を用いて、後続ロットのウェーハ（第２基板）に関して、レジスト膜の形成及び有機溶剤による加工を実施し、所定のパターンを有するレジスト層（第２層）を形成する（ステップＳ４３２）。
これにより、後続ウェーハにおいて、有機溶剤の残留が抑制されたレジスト層が形成できる。
【０１３５】
そして、先行ロットのウェーハの有機溶剤に関する汚染の検出結果に基づいて、先行ロットのウェーハにおける有機溶剤の残留（有機汚染物）の除去を行う（ステップＳ４４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１３６】
例えば、硫酸、塩酸、及びアンモニアなどの強アルカリと、過酸化水素水と、の混合液による処理、オゾン溶解水等による処理、オゾンガスによる処理、ＵＶ（紫外線）照射処理、加熱昇温処理、減圧処理、並びに、プラズマ処理、の少なくともいずれかを実施することができる。
【０１３７】
なお、汚染の検出（ステップＳ４２０）における電気信号の検出においては、有機物の汚染でなく、金属元素に基づく汚染も検出できるので、例えば、有機溶剤に含まれる各種の陰イオン及び金属不純物による汚染も検出でき、必要に応じて、これらの汚染物を除去する処理を行うこともできる。
【０１３８】
（第３の実施例）
図１０は、第３の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
図１０に例示したように、第１の実施形態に係る第３の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハ（第１基板１１）の表面に形成されたポリシリコン膜をＲＩＥ法によって加工して、パターンを有するポリシリコン層を形成（ステップＳ５１０）。なお、この時、ポリシリコン膜の上に所定のレジストが形成され、ＲＩＥ法による加工が行われ、その後、レジストは除去しても良く、またレジストは残したまま、次の処理を行っても良い。
【０１３９】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ５２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
これにより、例えば、ウェーハ上へのポリシリコン膜の残渣が検出される。
【０１４０】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の、ポリシリコン膜の加工条件を設定し（ステップＳ５３１）、その条件を用いて、後続ロットのウェーハに関して、ポリシリコン膜を加工してパターンを有するポリシリコン層（第２層）を形成する（ステップＳ５３２）。
これにより、後続ウェーハにおいて、残渣が抑制され所定形状を有するポリシリコン層が形成できる。
【０１４１】
そして、先行ロットのウェーハのポリシリコン膜の残渣の汚染の検出結果に基づいて、先行ロットのウェーハにおける残渣（汚染物）の除去を行う（ステップＳ５４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１４２】
この残渣の除去としては、例えば、ステップＳ５１０のＲＩＥ処理をさらに行っても良く、また、ＲＩＥの処理条件を変えて実施しても良い。
【０１４３】
なお、例えば、既に説明したように、後続ロットに関する条件の設定（ステップＳ５３１）及び加工（ステップＳ５３２）と、先行ロットの汚染物の除去（ステップＳ５４０）と、の順序は入れ換えても良い。この場合には、ＲＩＥ処理装置に、探針３０の電気信号を検出する検出部（探針３０、信号検出部４０及びステージ５など）を組み込んでも良い。この場合には、この検出部は、処理のエンドポイントモニタの機能を果たす。
【０１４４】
従来のＲＩＥ処理においては、被加工膜の厚さや、用いるガス種、出力、処理時間などのＲＩＥ加工条件などを変更した場合には、残渣の量が変わるため、そのＲＩＥ加工条件、及び、その後に行われる加工残渣除去処理条件が適正であることを確認する作業が必要だったが、本実施例に係る製造方法によれば、ロット毎に残渣の量を確認することができ、過不足のない加工残渣除去処理が可能となる。
【０１４５】
このように、探針３０の電気信号を検出する検出部が、各種の処理装置に組み込まれる場合には、この検出部は、処理のエンドポイントモニタの機能を果たす。そして、この形態においては、先行基板の電気信号の検出と、先行基板における汚染物の除去と、後続基板の加工と、が、連続して実施されることも可能になるので、第１基板１１と第２基板とは、同じロットに属する連続した順番で処理が行われる基板とすることもでき、より精度が高くより生産性の高い製造が実施できる。
【０１４６】
（第２の実施の形態）
本発明の第２の実施形態に係る半導体装置の製造方法は、第１基板１１の第１パターンに含まれる異なる領域ごとに、異なる基準値が定められる例である。
【０１４７】
図１１は、第２の実施形態に係る半導体装置の製造方法が適用される基板を例示する模式図である。
すなわち、同図（ａ）は平面図であり、同図（ｂ）は同図（ａ）のＢ部を拡大した平面図であり、同図（ｃ）は、同図（ｂ）のＣ−Ｃ’線断面図である。
【０１４８】
図１１（ａ）に表したように、本実施形態に係る製造方法が適用される半導体装置のウェーハ（第１基板１１）は、それぞれ半導体チップとなる複数の領域１３を有している。
【０１４９】
そして、図１１（ｂ）に表したように、１つの半導体チップ（領域１３）は、半導体チップに内蔵される各種の機能によって複数の領域にさらに分かれる。ここでは、説明を簡単にするために、１つの半導体チップ（領域１３）は、第１領域７１と第２領域７２とを有する場合として説明する。
【０１５０】
そして、図１１（ｃ）に表したように、第１領域７１と第２領域７２のそれぞれにおいて、第１領域層２１ａと第２領域層２１ｂとが設けられている。なお、第１領域層２１ａと第２領域層２１ｂとは、第１層２１に含まれる。
【０１５１】
そして、このような構成を有する半導体チップ（領域１３）が、第１基板１１であるウェーハの主面１１ａにおいて、繰り返し複数設けられている。
【０１５２】
図１２は、第２の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
すなわち、同図（ａ）は、最大基準値及び最小基準値を例示しており、同図（ｂ）は、電気信号の平均に関する基準値を例示しており、同図（ｃ）は、電気信号のＸ軸方向の変化率に関する基準値を例示している。
【０１５３】
図１２（ａ）〜（ｃ）に表したように、本実施形態においては、検出された電気信号に関する各基準値として、上記の第１領域７１と第２領域７２とで異なる値が用いられている。
【０１５４】
例えば、図１２（ａ）に例示したように、電気信号（この場合は相対信号Ｓ２）に関して、第１領域７１においては、最大値に関する第１最大基準値ＶＨ１と、最小値に関する第１最小基準値ＶＬ１と、が設定され、第２領域７２においては、最大値に関する第２最大基準値ＶＨ２と、最小値に関する第２最小基準値ＶＬ２と、が設定される。そして、第２最大基準値ＶＨ２及び第２最小基準値ＶＬ２の少なくともいずれかは、それぞれ、第１最大基準値ＶＨ１及び第１最小基準値ＶＬ１とは異なる値に設定され得る。
【０１５５】
本具体例では、第２最大基準値ＶＨ２と第２最小基準値ＶＬ２との差は、第１最大基準値ＶＨ１と第１最小基準値ＶＬ１との差よりも小さく設定されている。
【０１５６】
すなわち、本具体例では、第１領域７１よりも第２領域７２の方が、精密に管理された製造が必要な領域とされており、これに対応させて、第２領域７２に関する管理値が第１領域７１よりも厳しく設定されている。これにより、第１領域７１及び第２領域７２のそれぞれに必要とされる要求を満足した上で、製造の許容幅を最大に緩和し、最適化された製造を実施することができる。
【０１５７】
例えば、１つの半導体チップが、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）が形成され、相対的に高い精度の製造が必要な領域と、それ以外の部分が形成され、相対的に低い精度の製造が許容される領域と、を有する場合などにおいて、上記のように異なる領域ごとに基準値を変える方法が好適に適用される。
【０１５８】
同様に、図１２（ｂ）に例示したように、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した（積分した）平均信号Ｓ３を求め、その平均値に関して、領域ごとに、異なる管理値が設定される。すなわち、第１領域７１においては、大きい側の第１平均最大基準値ＶＡＨ１、及び、小さい側の第１平均最小基準値ＶＡＬ１、が設定され、第２領域７２においては、大きい側の第２平均最大基準値ＶＡＨ２、及び、小さい側の第２平均最小基準値ＶＡＬ２、が設定される。第２平均最大基準値ＶＡＨ２及び第２平均最小基準値ＶＡＬ２の少なくともいずれかは、それぞれ、第１平均最大基準値ＶＡＨ１及び第１平均最小基準値ＶＡＬ１とは異なる値に設定され得る。
【０１５９】
また、同様に、図１２（ｃ）に例示したように、電気信号（この場合は相対信号Ｓ２）のＸ軸方向の変化率（微分信号Ｓ４）に関する基準値として、第１領域７１においては、第１微分最大基準値ＶＤＨ１及び第１微分最小基準値ＶＤＬ１が設定され、第２領域７２においては、第２微分最大基準値ＶＤＨ２及び第２微分最小基準値ＶＤＬ２が設定される。第２微分最大基準値ＶＤＨ２及び第２微分最小基準値ＶＤＬ２の少なくともいずれかは、それぞれ、第１微分最大基準値ＶＤＨ１及び第１微分最小基準値ＶＤＬ１とは異なる値に設定され得る。
【０１６０】
このように、本実施形態においては、第１基板１１における電気信号の検出結果に基づいて、第２基板の第２層の形成のための条件の設定する際に、その条件の設定は、第１パターンに含まれ、第１領域とは異なる第２領域に対して定められ、電気信号に関する最大値、最小値、平均値、及び、主面１１ａに平行な平面内における変化率、の少なくともいずれかに関し、第１基準値とは異なる第２基準値と、検出された電気信号の値と、の関係にさらに基づいて行われる。
このように、第１パターンに含まれる異なる領域ごとに異なる基準値を定めることで、それぞれの領域に最も適した製造を実施することができる。
【０１６１】
例えば、第２基準値における電気信号（例えば相対信号Ｓ２であり、以下同様）に関する最大値（第２最大基準値ＶＨ２）と最小値（第２最小基準値ＶＬ２）との差は、第１基準値における電気信号に関する最大値（第１最大基準値ＶＨ１）と最小値（第２最小基準値ＶＬ２）との差よりも小さい、第２基準値における電気信号に関する平均値の最大値（第２平均最大基準値ＶＡＨ２）と最小値（第２平均最小基準値ＶＡＬ２）との差は、第１基準値における電気信号に関する平均値の最大値（第１平均最大基準値ＶＡＨ１）と最小値（第１平均最小基準値ＶＡＬ１）との差よりも小さい、及び、第２基準値における電気信号に関する変化率の最大値（第２微分最大基準値ＶＤＨ２）と最小値（第２微分最小基準値ＶＤＬ２）との差は、第１基準値における電気信号に関する変化率の最大値（第１微分最大基準値ＶＤＨ１）と最小値（第１微分最小基準値ＶＤＬ１）との差よりも小さい、の少なくともいずれかに設定することができる。
【０１６２】
なお、領域ごとに定められる各種の基準値は、領域ごとの仕様に適合するように、例えば、管理すべき濃度で予め汚染させた基準ウェーハの測定値、及び、蓄積された過去のデータに基づく値などに基づいて設定することができる。
【０１６３】
本実施形態に係る製造方法によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、異なる領域ごとに定められた基準値を用いることで、処理条件の適正化をより高め、後続のウェーハの処理をより高い生産性で実施することができる。
【０１６４】
また、本発明の実施形態に係る半導体装置の製造方法によれば、パターン付きウェーハ表面の汚染を直接的に、また、面内分布も含めて、非破壊かつ短時間で測定することにより、汚染物の除去工程前に汚染量を把握し、最適な汚染物の除去条件を適用でき、除去不足や過剰な処理による副作用が防止できる。
【０１６５】
また、汚染物の除去工程後に汚染物の除去の程度を確認し、必要に応じて追加処理を行うことができる。また、汚染の影響が大きい工程の前に、汚染の検出（電気信号の検出であり、例えば電気信号に含まれる汚染信号の検出）を行い、突発的な異常を検知してトラブルを防止することもできる。そして、生産性を最大化した状態で、金属及び有機物などの各種の汚染の管理を行うことで、汚染状態の変化や突発的な異常を検出して、後続工程への影響を排除し、開発時および量産時のトラブルを防止することができる。
【０１６６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置の製造方法が適用される半導体装置を構成する基板、ウェーハ、各種の層、膜等、各要素の具体的な構成、並びに、製造方法に用いられる装置を構成する探針、信号検出部、ステージ等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１６７】
その他、本発明の実施の形態として上述した半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１６８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【符号の説明】
【０１６９】
５…ステージ、 １１、１１ｃ、１１ｄ…第１基板、 １１ａ…主面、 １３…領域、 ２１、２１ｃ…第１層、 ２１ａ…第１領域層、 ２１ｂ…第２領域層、 ３０…探針、 ３０ｇ…間隙、 ４０…信号検出部、 ５１〜５３…第１〜第３汚染物、 ５１ｄ、５２ｄ、５３ｄ…第１〜第３微分汚染起因信号、 ５１ｓ、５２ｓ、５３ｓ、５４ｓ…第１〜第４汚染起因信号、 ６１…残渣、 ６２…付着物、 ６３…汚染領域、 ７１…第１領域、 ７２…第２領域、 Ｓ１…電気信号、 Ｓ２…相対信号、 Ｓ３…平均信号、 Ｓ４…微分信号、 ＳＲ…参照信号、 ＳＳ０…基準レベル、 ＶＡＨ１…第１平均最大基準値（平均最大基準値）、 ＶＡＨ２…第２平均最大基準値、 ＶＡＬ１…第１平均最小基準値（平均最小基準値）、 ＶＡＬ２…第２平均最小基準値、 ＶＤＨ１…第１微分最大基準値（微分最大基準値）、 ＶＤＨ２…第２微分最大基準値、 ＶＤＬ１…第１微分最小基準値（微分最小基準値）、 ＶＤＬ２…第２微分最小基準値、 ＶＨ１…第１最大基準値（最大基準値）、 ＶＨ２…第２最大基準値、 ＶＬ１…第１最小基準値（最小基準値）、 ＶＬ２…第２最小基準値
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置における微細化、積層化及び新材料の導入などに伴い、金属や有機物などによるウェーハの汚染が歩留まりの低下に与える影響が大きくなる。
【０００３】
このような汚染を確実に除去するために、例えば過剰な処理条件を用いると、装置の処理能力の低下や間接材料コストの上昇など、生産性が低下し、また、サイドエッチングなどの副作用が発生する場合がある。
【０００４】
特許文献１には、処理装置の雰囲気中の汚染物質の濃度を赤外線によって測定し、汚染除去手段にフィードバックさせる半導体製造装置が開示されているが、実際のウェーハ上の汚染を測定する方法ではないので、測定結果とウェーハ上の汚染の程度とは必ずしも一致しない。
【０００５】
ウェーハ上の有機物汚染については、ＴＯＦ−ＳＩＭＳ（Time of Flight Secondary Ion Mass Spectrometer）などの各種の分析手法が知られており、また、ウェーハ上の金属汚染については、ＶＰＤ／ＩＣＰ−ＭＳ（Vapor Phase Decomposition / Inductively Coupled Mass Spectrometry）などの各種の分析手法が知られているが、これらの従来の手法においては、パターン付きウェーハの全面を非破壊かつ短時間で測定することはできず、実用的には課題がある。
【０００６】
非特許文献１には、ウェーハの表面電位の分布を測定することで、ウェーハ上に付着した金属や有機物等の汚染を検出する方法が開示されているが、パターン付きウェーハに関しての汚染の検出と、ウェーハのパターン加工プロセスへのフィードバックに関しては開示されておらず、改良の余地がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１６８７７６号公報
【非特許文献】
【０００８】
【非特許文献１】C.Yang, J.Hawthorne, B.Steele, R.Bryant, D.Sowell, D.Maloney and K.Ip, "Inspecting wafers using a potential difference imaging sensor method", Micro magazine, 2005年, Vol.25
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、第１基板の第１主面上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層を形成し、前記第１層が形成された前記第１主面に対向して設けられた探針と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
【図２】第１の実施形態に係る半導体装置の製造方法の一部を例示する模式図である。
【図３】第１の実施形態に係る半導体装置の製造方法における汚染を例示する模式図である。
【図４】第１の実施形態に係る半導体装置の製造方法における電気信号を例示する模式図である。
【図５】第１の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
【図６】第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
【図７】第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
【図８】第１の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図９】第２の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図１０】第３の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
【図１１】第２の実施形態に係る半導体装置の製造方法が適用される基板を例示する模式図である。
【図１２】第２の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１４】
（第１の実施の形態）
図１は、第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図２は、第１の実施形態に係る半導体装置の製造方法の一部を例示する模式図である。 すなわち、図２（ａ）は斜視図であり、図２（ｂ）は図２（ａ）のＡ−Ａ’線断面図である。
図３は、第１の実施形態に係る半導体装置の製造方法における汚染を例示する模式図である。
図４は、第１の実施形態に係る半導体装置の製造方法における電気信号を例示する模式図である。
【００１５】
図１及び図２に表したように、本実施形態に係る半導体装置の製造方法においては、第１基板１１の第１主面１１ａ上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層２１を形成する（ステップＳ１１０）。
【００１６】
そして、第１層２１が形成された第１主面１１ａに対向して設けられた探針３０と、第１基板１１と、の間の相対位置を第１主面１１ａに平行な平面内で変化させ、探針３０に発生する電気信号を検出する（ステップＳ１２０）。
【００１７】
そして、検出された電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成する（ステップＳ１３０）。すなわち、検出された電気信号に基づいて第２基板の形成のための条件を設定する（ステップＳ１３１）。そして、設定された条件を用いて、第２パターンを有する第２層を第２基板の第２主面上に形成する（ステップＳ１３２）。
【００１８】
本実施形態に係る製造方法が適用される半導体装置は、各種のメモリや、各種のロジック回路装置や、各種の増幅回路装置や受発光装置や、さらにはＭＥＭＳ（Micro Electro Mechanical Systems）などであり、その形態は任意である。
【００１９】
第１基板１１は、半導体装置の任意の製造工程におけるパターン層（第１層２１）が形成される基板である。同様に、第２基板は、半導体装置の任意の製造工程におけるパターン層（第２層）が形成される基板である。
【００２０】
第１基板１１は、例えば、半導体装置の製造における任意のロットに属する例えば半導体のウェーハである。
【００２１】
第２基板は、半導体装置の製造における任意のロットに属する例えば半導体のウェーハである。ただし、第２基板への第２層の形成は、第１基板１１に第１層２１が形成される時よりも後に実施される。すなわち、本実施形態に係る製造方法が適用される工程において、第２基板は、第１基板１１が属するロットよりも後に処理されるロットに属するか、または、第１基板が属するロットと同じロットに属し、第１基板１１よりも後に処理される基板である。
【００２２】
以下では、一例として、第２基板は、第１基板１１とは異なるロットの基板であり、第２基板が、第１基板１１よりも後に処理されるロットの基板である場合として説明する。なお、この場合に、第１基板１１が属するロットと、第２基板が属するロットと、は必ずしも連続していなくても良い。なお、同様に、第２基板が、第１基板１１と同じロットに属する基板である場合には、第２基板は、第１基板１１よりも後に処理される基板であるが、第１基板１１の処理の順番と第２基板の処理の順番とは、必ずしも連続していなくても良い。
【００２３】
第１層２１及び第２層は、導電膜及び誘電膜の少なくともいずれかを含む。すなわち、第１層２１及び第２層は、それぞれ第１パターン及び第２パターンで形成された導電膜及び誘電膜の少なくともいずれかを含む。第１パターン及び第２パターンは、半導体装置に含まれる各種の配線や、各種の層間絶縁膜や、トランジスタや発光層等の半導体層を含む各種の素子や、各種の可動部などのパターンである。第１パターンと第２パターンとは、同じパターン形状を有することができる。
【００２４】
すなわち、本実施形態に係る製造方法においては、ステップＳ１１０で、第１基板１１の主面１１ａに所定のパターン層を形成した後に、ステップＳ１２０で、電気信号を検出することにより、その基板の主面１１ａに存在する金属や有機物などの汚染を検出する。そして、その結果に基づいて、ステップＳ１３０では、後続の第２基板の加工条件を設定して、第２基板の第２主面にパターン層を形成する。
【００２５】
ここで、第１基板１１（及び第２基板）における汚染は、各種の種類の汚染を含む。
すなわち、図３（ａ）に表したように、第１基板１１の第１層２１の側壁及び第１層２１どうしの間の第１基板１１の表面に、例えば、各種の金属や金属化合物や、各種の有機物などの残渣６１が残る場合がある。この残渣６１は、例えば、第１層２１の加工の際に発生するもので、残渣６１は、例えば、第１層２１に含まれる材料を含む。
【００２６】
また、図３（ｂ）に表したように、第１基板１１の第１層２１の側壁及び第１層２１どうしの間の第１基板１１の表面に、例えば、各種の金属や金属化合物や、各種の有機物などの付着物６２が付着している場合がある。この付着物６２は、例えば、第１層２１の加工の際に用いられる各種の材料が付着したもので、第１基板１１の各種の処理の際に用いられる各種の材料に含まれる元素を含む。
【００２７】
このような残渣６１及び付着物６２の厚さ、面積及び形状などは多様であり、例えば、単原子層や単分子層のこともある。また、第１層２１の形状によっては、残渣６１及び付着物６２に含まれる物質が、ガスの状態で、第１層２１のパターンどうしの間に存在している場合もあり、このようなガスの状態の物質も残渣６１及び付着物６２に含まれる。
【００２８】
また、図３（ｃ）に表したように、第１層２１の上面に、上記の残渣６１や付着物６２が存在している場合もある。
【００２９】
また、例えば第１基板１１及び第１層２１などが、例えば互いに異なる材料の積層膜を含む場合などにおいて、積層膜のいずれかの膜に含まれる材料の残渣が、その膜とは異なる膜に付着する場合もあり、これも、付着物に含まれる。
【００３０】
また、図３（ｄ）に表したように、上記の残渣６１や付着物６２に含まれる物質が、第１基板１１及び第１層２１の少なくともいずれかの表面に侵入し、汚染領域６３となる場合もある。
【００３１】
このように、本実施形態に係る製造方法において対象とされる汚染には、各種の形態がある。すなわち、汚染物は、上記の残渣６１、付着物６２及び汚染領域６３などを含み、汚染の検出とは、上記の汚染物の有無、並びに、汚染物の量、濃度及び分布の少なくともいずれかに関する検出を含む。なお、この時の検出は、絶対値の検出の他、相対的な検出を含み、後述する各種の基準値と比較され得る値の導出を含む。
【００３２】
以下では、ステップＳ１２０における汚染の検出について説明する。
図２（ａ）及び（ｂ）に例示したように、第１基板１１の主面１１ａには、ステップＳ１１０で形成された第１パターンの第１層２１が設けられている。そして、探針３０が、第１主面１１ａに対向して設置されている。なお、第１基板１１は、例えばステージ５の上に載置される。
そして、探針３０と第１基板１１との間の相対位置が、第１主面１１ａに平行な平面内で変化させられる。
【００３３】
ここで、主面１１ａに垂直な方向をＺ軸方向とし、Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とし、Ｚ軸方向とＸ軸方向とに垂直な方向をＹ軸方向とする。
【００３４】
すなわち、探針３０と第１基板１１との間の相対位置は、Ｘ−Ｙ平面内で変化させられる。この時、探針３０の位置が変化しても良く、第１基板１１の位置が変化しても良く、探針３０及び第１基板１１の両方の位置が変化しても良い。また、これらの間の相対的な位置の変化は、例えばＸ軸方向に沿って変化しても良く、また、Ｙ軸方向に沿って変化しても良く、この場合は、探針３０と第１基板１１との相対位置は、１次元で変化させられる。
【００３５】
また、これらの間の相対的な位置の変化は、例えばＸ軸方向及びＹ軸方向の両方において変化させられても良く、この場合は、探針３０と第１基板１１との相対位置は、２次元で変化させられる。
【００３６】
また、２次元の変化においては、例えば第１基板１１がＺ軸を軸にして回転し、探針３０が例えばＸ軸に沿って移動し、探針３０と第１基板１１との間の相対位置がＸ−Ｙ平面内で渦巻き状に変化させられても良い。このように、探針３０と第１基板１１との間の相対位置の変化のさせ方は任意である。
【００３７】
以下では、説明を簡単にするために、まず、第１基板１１の位置が固定されており、探針３０が、Ｘ軸方向に沿って移動する場合として説明する。
【００３８】
なお、探針３０と、第１基板１１の主面１１ａと、の間には間隙３０ｇが設けられている。この間隙３０ｇにより、探針３０は、第１基板１１と接触せず、探針３０によって第１基板１１の主面１１ａに傷が発生することがない。すなわち、第１基板１１の汚染が、以下のように、非接触で、非破壊で検出される。
【００３９】
ステップＳ１２０では、上記のように、探針３０と第１基板１１との間の相対位置をＸ軸に沿って（Ｘ−Ｙ平面内で）で変化させ、探針３０に発生する電気信号を検出する。
【００４０】
すなわち、探針３０には、探針３０に発生する電気信号を検出する信号検出部４０が接続される。
探針３０に発生する電気信号は、例えば探針３０に流れる電流である。すなわち、信号検出部４０は、例えば、探針３０と第１基板１１との間に流れる電流を検出する。このとき、例えば、第１基板１１はアース電位（基準電位）に設定され、信号検出部４０は、探針３０とアース電位の端子との間に流れる電流を検出しても良い。
【００４１】
本実施形態に係る製造方法においては、探針３０と第１基板１１とを相対的に移動させることにより、第１基板１１の主面１１ａに存在する物質の表面電位と、探針３０の表面電位と、の差、及び、第１基板１１の主面１１ａと、探針３０と、の間の間隙３０ｇと、に基づく電流が、探針３０に発生する。
【００４２】
すなわち、主面１１ａに存在する各種の金属や各種の有機物など対象物のそれぞれに固有の仕事関数と、探針３０の先端部分に用いられる物質に固有の仕事関数と、の差に基づいて、探針３０には電流が流れる。この仕事関数の差に基づく電位差が表面電位差であり、探針３０には、表面電位差に基づく表面電位差電流が流れる。
表面電位差電流は、探針３０と対象物との仕事関数の差に基づくため、主面１１ａに存在する対象物が金属などや有機物などである場合を含めて、探針３０と対象物とで仕事関数の差に基づく表面電位差電流が発生し、この表面電位差電流は検出可能である。
【００４３】
また、第１基板１１の主面１１ａと、探針３０と、の間にはキャパシタンスが形成されるが、第１基板１１の主面１１ａと、探針３０と、の間の間隙３０ｇが変わると、このキャパシタンスの電気容量が変化するので、これによっても探針３０に電流が流れる。このように、探針３０には、電気容量の変化に基づく容量変化電流が流れる。
【００４４】
このように、探針３０には、表面電位差電流及び容量変化電流の合計の電流が流れる。 なお、この電流の大きさは、探針３０と基板１１との間の相対位置の時間変化（すなわち、例えば探針３０の基板１１に対する移動速度）にも依存する。
【００４５】
探針３０に流れるこのような電流を、信号検出部４０は検出する。この時、この電流を直接検出しても良いし、電流を電圧に変換した電気信号を検出しても良い。すなわち、信号検出部４０は、探針３０に流れる電流に基づく電気信号を検出する。
【００４６】
なお、探針３０は単数でも良く、複数でも良い。複数の探針３０を用いると、第１基板１１の主面１１ａの全面に渡っての電気信号の検出が短時間で実行できる。この場合、複数の探針３０で得られた電気信号は、適正にデータ処理され、第１基板１１の主面１１ａの全面に渡っての電気信号のデータに変換される。
以下では、説明を簡単にするために、探針３０が１つの場合として説明する。
【００４７】
図４（ａ）は、パターン層（第１層２１）を有し、表面に汚染などがない第１基板１１を例示しており、図４（ｂ）は、このような第１基板１１において、探針３０に発生する電気信号Ｓ１を例示しており、図４（ｃ）は、参照信号ＳＲを例示しており、図４（ｄ）は、上記の電気信号Ｓ１と参照信号ＳＲとの差分の相対信号Ｓ２を例示している。図４（ｂ）〜（ｄ）の横軸は、Ｘ軸方向における位置ｘ１を表している。
【００４８】
図４（ｂ）に表したように、探針３０に発生する電気信号Ｓ１は、位置ｘ１の変化と供に変動する。この変動は、第１基板１１の主面１１ａの第１層２１の形状と位置（第１パターンの形状と位置）に連動している。このように、パターンを有する第１層２１の形状や用いられる材料によって、表面電位電流及び容量変化電流の合計の電流（電気信号Ｓ１）が探針３０に流れる。
【００４９】
すなわち、図４（ａ）に例示したように、表面に汚染がない正常な第１基板１１の場合であっても、図４（ｂ）に例示したように、探針３０には、第１パターンの第１層２１の形状及びその材料に対応した電気信号Ｓ１が発生する。
【００５０】
この時、図４（ｃ）に例示した参照信号ＳＲが用意される。
参照信号ＳＲには、例えば、表面に汚染がないことが確認された基板において探針３０で得られる電気信号を用いることができる。また、表面に汚染がないことが確認された複数の基板における電気信号を重畳して、ノイズ成分を除去した電気信号を用いることもできる。また、過去に処理された基板において得られた電気信号から汚染に基づく信号成分を除去した信号を用いることもできる。また、例えば、第１層２１の形状及び用いられる材料等に関する設計データに基づいてシミュレーションによって求められた信号などを用いてもよい。
【００５１】
図４（ｄ）に表したように、このような参照信号ＳＲと、図４（ｂ）に例示した検出された電気信号Ｓ１と、の差分である相対信号Ｓ２を求めると、相対信号Ｓ２は、基準レベルＳＳ０の一定の値であり、変化しない信号となる。
【００５２】
なお、相対信号Ｓ２の導出に関しては、例えば、電気信号Ｓ１と参照信号ＳＲとの差分を差動増幅器などの電気回路によって導出してもよく、また、例えば、電気信号Ｓ１に基づくデジタルデータと、参照信号ＳＲに基づくデジタルデータと、の差分を、コンピュータによって導出しても良い。このように、参照信号ＳＲは、アナログ電気信号として用意されても良く、デジタルデータとして用意されても良い。
【００５３】
このように、実際に得られた電気信号Ｓ１と、予め用意され参照信号ＳＲと、を比較することで、その時に測定した第１基板１１には汚染がないことが分かる。
【００５４】
図４（ｅ）は、パターン層（第１層２１ｃ）を有し、表面に汚染がある別の第１基板１１ｃを例示しており、図４（ｆ）は、このような第１基板１１ｃにおいて、探針３０に発生する電気信号Ｓ１を例示しており、図４（ｇ）は、上記の電気信号Ｓ１と参照信号ＳＲとの差分の相対信号Ｓ２を例示している。図４（ｆ）及び（ｇ）の横軸は、Ｘ軸方向における位置ｘ１を表している。
【００５５】
図４（ｅ）に表したように、別の第１基板１１ｃにおいては、例えば、各種の金属残渣や有機物残渣や各種の付着物などの第１汚染物５１、第２汚染物５２、及び第３汚染物５３が存在している。このような、第１〜第３汚染物５１、５２及び５３などが、第１基板１１ｃの汚染である。このような汚染物は、第１基板１１ｃへの第１層２１ｃの形成における、または、それよりも前の工程における、例えば、レジスト残渣やエッチング残りや各種の付着物や汚染領域などに起因したものであり、半導体装置の性能や歩留まりに悪影響を与える。
【００５６】
図４（ｆ）に表したように、このような第１基板１１ｃにおいては、電気信号Ｓ１は、第１層２１ｃの形状と用いられる材料に基づく信号の他に、上記の第１〜第３汚染物５１、５２及び５３に基づく信号を含む。
【００５７】
そして、図４（ｇ）に表したように、検出された電気信号Ｓ１と、上記の参照信号ＳＲと、の差分である相対信号Ｓ２を求めると、上記の第１〜第３汚染物５１、５２及び５３にそれぞれ基づく第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓが検出される。
【００５８】
本具体例では、第１汚染物５１に起因した第１汚染起因信号５１ｓ、及び、第２汚染物５２に起因した第２汚染起因信号５２ｓは、基準レベルＳＳ０よりも高い値の信号である。そして、本具体例では、第２汚染起因信号５２ｓは、第１汚染起因信号５１ｓよりも高い値である。一方、この場合の第３汚染物５３に起因した第３汚染起因信号５３ｓは、基準レベルＳＳ０よりも低い値の信号である。汚染起因信号は、その汚染物の仕事関数と、探針３０の先端部分に用いられる材料の仕事関数と、の差によって、その値と極性が異なる。このように、汚染起因信号は、基準レベルＳＳ０に対して正極性及び負極性のいずれかの信号を含む。なお、この基準レベルＳＳ０は、例えば、探針３０の先端に用いられる材料が第１基板１１に設けられており、その場合に得られる電気信号の値に相当するものとすることができる。
【００５９】
このように、この製造方法においては、検出された電気信号Ｓ１に処理が加えられた相対信号Ｓ２を用いることで、汚染が容易に検出できる。
【００６０】
このように、本実施形態に係る製造方法においては、探針３０に発生する電気信号が検出され、その電気信号に基づいて汚染（汚染起因信号）が検出される。すなわち、電気信号Ｓ１は、第１パターン以外のパターンで変化し、第１基板１１の第１主面１１ａに存在する有機物及び無機物の少なくともいずれかを含む汚染物に起因した汚染起因信号（例えば上記の第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓ）を含む。なお、この無機物は、各種の金属や、各種の金属元素を含む各種の化合物を含む。
【００６１】
なお、上記においては、説明を簡単にするために、参照信号ＳＲを用いる場合について説明したが、本発明はこれには限らない。検出された電気信号Ｓ１のデータに処理を施すことによって、汚染起因信号の成分のみを抽出することも可能である。
例えば、検出された電気信号Ｓ１のデータから、第１基板１１の第１パターンの周期などの位置関連値を用いて、その位置関連値との連動の程度が低い値を汚染起因信号として抽出することができる。すなわち、第１層２１は、第１基板１１に形成される複数の半導体チップなどに対応した繰り返しパターンを有している場合があり、この場合において、検出された電気信号Ｓ１のうち、繰り返しパターンの周期に連動しない信号成分を抽出し、これを汚染起因信号とすることもできる。
【００６２】
このように、本製造方法では、検出された電気信号に基づいて汚染（汚染起因信号）が検出されるが、探針３０に発生する電気信号に所定の処理が施された信号も含めて、電気信号と見なすことができ、例えば、探針３０に発生するアナログの電気信号をデジタル信号に変換した信号、すなわち、デジタルデータも、検出された電気信号に含まれる。
【００６３】
そして、「探針３０に発生する電気信号に基づく」とは、例えば、「検出された電気信号Ｓ１に各種のデータ処理を施したものに基づく」ことを含み、例えば、「検出された電気信号Ｓ１と、上記の参照信号ＳＲと、に基づいて求められた相対信号Ｓ２に基づく」ことを含む。
【００６４】
そして、得られた電気信号（例えば電気信号Ｓ１及び相対信号Ｓ２など）に含まれる汚染起因信号に関して、各種の基準値を設定し、汚染を判定することができる。すなわち、例えば、汚染起因信号は種々の振幅を有しているので、適切な基準値に基づいて、汚染の有無を判定し、その結果をこの後の処理（第２基板の加工や第１基板１１の汚染物除去処理）に反映させる。以下では、説明を簡単にするために、相対信号Ｓ２に含まれる汚染起因信号に関して基準値が設けられる場合について説明する。
【００６５】
図５は、第１の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
すなわち、同図（ａ）は、最大基準値ＶＨ１及び最小基準値ＶＬ１を例示している。同図（ｂ）は、平均値が大きい場合の電気信号を例示しており、同図（ｃ）は、電気信号の平均に関する基準値（平均最大基準値ＶＡＨ１及び平均最小基準値ＶＡＬ１）を例示している。同図（ｄ）は、電気信号のＸ軸方向における変化率に関する基準値（微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１）を例示している。
【００６６】
例えば、図５（ａ）に例示したように、相対信号Ｓ２に関して、最大値に関する最大基準値ＶＨ１と、最小値に関する最小基準値ＶＬ１と、を設定することができる。すなわち、既に説明したように、相対信号Ｓ２のうち、最大基準値ＶＨ１を超える成分と、最小基準値ＶＬ１を下回る成分と、が汚染と判定される。
【００６７】
本具体例では、第２汚染起因信号５２ｓは最大基準値ＶＨ１を超え、また、第３汚染起因信号５３ｓは、最小基準値ＶＬ１を下回っている。この場合には、第２汚染起因信号５２ｓと第３汚染起因信号５３ｓに相当する位置ｘ１に、検出されるべき汚染が発生していると判断される。
【００６８】
一方、本具体例では、第１汚染起因信号５１ｓは、最大基準値ＶＨ１と最小基準値ＶＬ１との間の値であり、この場合、汚染起因信号５１ｓに相当する位置ｘ１には、汚染に似た異常が検出されるが、その異常は製造している半導体装置の仕様上許容できる程度の異常であると判定される。
【００６９】
すなわち、このような例においては、第２汚染起因信号５２ｓ及び第３汚染起因信号５３ｓに相当する位置ｘ１に、汚染があり、汚染起因信号５１ｓに相当する位置ｘ１には汚染がないとされる。このように、最大基準値ＶＨ１及び最小基準値ＶＬ１を設定することにより、得られた電気信号に含まれる汚染起因信号から、検出されるべき汚染を効率的に抽出することができる。
【００７０】
図５（ｂ）は、平均値が大きい（例えば基準レベルＳＳ０からの差が大きい）場合の電気信号を例示している。すなわち、図５（ｂ）に例示したように、別の第１基板１１ｄにおいては、電気信号（この例では、相対信号Ｓ２）は、最大基準値ＶＨ１と最小基準値ＶＬ１との間の信号であるが、基準レベルＳＳ０から外れている領域の位置ｘ１の長さが長い。すなわち、本具体例では、ブロードな形状の第４汚染起因信号５４ｓが検出されている。
【００７１】
このような場合には、例えば、第１基板１１ｄの主面１１ａには、汚染の程度が弱い（例えば汚染物の濃度が低い）ものの、広い面積で汚染物が付着しており、この場合も、半導体装置の製造上問題になることがある。すなわち、上記の最大基準値ＶＨ１及び最小基準値ＶＬ１によって定められた電気信号（この場合は相対信号Ｓ２）に関する許容範囲を満足していても、問題となる場合がある。このような場合には、電気信号（この場合は相対信号Ｓ２）の平均値に関する平均基準値を採用することができる。
【００７２】
例えば、図５（ｃ）に例示したように、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した平均信号Ｓ３を求め、その平均信号Ｓ３に関しての大きい側の平均最大基準値ＶＡＨ１、及び、小さい側の平均最小基準値ＶＡＬ１、を採用する。そして、これらの基準値と、平均信号Ｓ３と、の比較に基づいて、検出すべき汚染を抽出する。なお、電気信号の平均に関する位置ｘ１の範囲は、本製造方法が適用される半導体装置の仕様やウェーハの大きさなどによって適切に定められる。
【００７３】
なお、上記においては、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した平均信号Ｓ３を求める場合に関して説明したが、この平均信号Ｓ３は、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して積分した値と見なすこともできる。
【００７４】
また、電気信号（例えば相対信号Ｓ２）のＸ軸方向の変化率に関する基準値を採用しても良い。
例えば、図５（ａ）に例示した電気信号（この場合は相対信号Ｓ２）のＸ軸方向に沿った変化率（電気信号の位置ｘ１に関する微分値）を求めると、図５（ｄ）に示す微分信号Ｓ４が得られる。この微分信号Ｓ４においては、第１〜第３汚染起因信号５１ｓ、５２ｓ及び５３ｓにそれぞれ対応して、第１〜第３微分汚染起因信号５１ｄ、５２ｄ及び５３ｄが求められる。
【００７５】
すなわち、例えば、第１基板１１に形成されている第１層２１の第１パターンによっては、汚染に起因した信号と、例えば第１パターンに起因した電流による信号と、の分離が困難な場合があり、このような場合において、上記の微分信号Ｓ４を用いることで両者の分離が容易になり、汚染の検出がより容易になる。
【００７６】
この時、図５（ｄ）に例示したように、電気信号（この場合は相対信号Ｓ２）のＸ軸方向の変化率（微分信号Ｓ４）に関する基準値である微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１を設定することができる。そして、これらの基準値と、微分信号Ｓ４と、の比較に基づいて、検出すべき汚染を抽出する。すなわち、微分信号Ｓ４が微分最大基準値ＶＤＨ１を超える、または、微分最小基準値ＶＤＬ１を下回るときに、その分部に汚染があると判定される。
【００７７】
なお、上記の各種の基準値は、例えば、管理すべき濃度で予め汚染させた基準ウェーハにおける電気信号の検出結果に基づいて設定されることもでき、また、蓄積された過去のデータに基づいて適切に設定されることもでき、その設定の方法は任意である。
【００７８】
また、上記の基準値（第１基準値）は、第１基板１１の第１パターンに含まれる第１領域に対して定められれば良い。すなわち、例えば、第１パターンに含まれる特定の領域に対して、基準値を定めても良く、また、第１パターンに含まれる領域にかかわらず、第１基板１１の全面にわたって同じ値の基準を定めても良い。また、後述するように、第１パターンに含まれる異なる領域ごとに異なる基準値（例えば第１基準値及び第２基準値）を定めても良い。
【００７９】
なお、図４及び図５においては、電気信号のＸ軸に沿った変化について説明したが電気信号のＸ−Ｙ平面における変化（分布）に関して上記と同様の特性を検出し、そして、上記と同様の基準値を定め、第１基板１１の主面１１ａの汚染の２次元的な分布を検出することができる。
【００８０】
すなわち、探針３０に生じる電気信号の検出は、電気信号の主面１１ａに平行な平面内における面内分布の検出を含む。そして、例えば上記の基準値に基づいて、第１基板１１の主面１１ａの汚染の２次元的な分布が検出される。
【００８１】
そして、このようにして検出された汚染に基づいて、既に説明したように、ステップＳ１３０では、後続の第２基板の加工条件を設定して、第２基板の第２主面にパターン層である第２層を形成する。
【００８２】
なお、上記の各種の基準値に基づいた汚染の検出は、ステップＳ１２０に含まれるものとしても良く、また、ステップＳ１３０に含まれるものとしても良い。
【００８３】
すなわち、第２基板の加工条件の設定は、第１基板１１に関して検出された電気信号に関する最大値、最小値、平均値（例えば積分値）、及び、平面内における変化率（例えば微分値）、の少なくともいずれかに関する基準値（第１基準値）と、検出された電気信号の値と、の関係に基づいて実施される。
【００８４】
例えば、上記の最大基準値ＶＨ１、最小基準値ＶＬ１、平均最大基準値ＶＡＨ１、平均最小基準値ＶＡＬ１、微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１の少なくともいずれかに基づいて、第２基板の加工条件が設定される。
【００８５】
例えば、検出された電気信号がこれらの基準値によって定められる範囲の外にある場合は、第２基板への第２層の形成の際の条件を、第１基板１１への第１層２１の形成の条件とは異ならせることができる。そして、検出された電気信号が、これらの基準値の範囲内のときは、第２基板への第２層の形成の際の条件を、第１基板１１への第１層２１の形成の条件と同じに設定することができる。なお、第２基板への第２層の形成の条件を、第１基板１１への第１層２１と異ならせる（変更する）場合も、同じにする（変更しない）場合も、「第２基板の加工条件は、検出された電気信号に基づいて設定される」、とされる。
【００８６】
これにより、第１基板１１の汚染の検出結果に基づいて、第１基板１１よりも後に加工される第２基板の加工条件が適宜変更され、例えば最適条件に調整される。
【００８７】
そして、この最適条件を用いて、第２基板の第２パターンを有する第２層が形成される。このため、第２基板においては、汚染の発生が抑制され、また、処理条件が最適化されているため、装置の処理能力の低下や間接材料コストの上昇などの生産性の低下が抑制され、また、サイドエッチングなどの副作用の発生も抑制される。
【００８８】
このように、本実施形態に係る製造方法によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法が提供できる。
【００８９】
なお、第１基板１１の汚染の検出結果によって設定される第２基板への第２層の形成のための条件は、第２基板に関する前洗浄、成膜、リソグラフィを含むレジスト形成、エッチング、レジスト剥離、後洗浄、各種の不純物注入、熱処理等の各種の処理条件、搬送及び保管などの条件、用いる原料などの直接材料や間接材料、処理装置の保守や清掃、並びに、使用するフォトマスなどの仕様など、デバイスの設計仕様を含めた製造条件の全てを含む。
【００９０】
図６は、第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
図６に表したように、本実施形態に係る半導体装置の製造方法の変形例においては、まず、第１基板１１の第１主面１１ａ上に、第１層２１となる第１膜を成膜する（ステップＳ１０１）。第１膜は、導電膜及び誘電膜の少なくともいずれかを含み、単層膜でも良く、また、これらの膜の積層膜でも良い。
【００９１】
そして。第１膜を第１パターンとなるように加工する。例えば、第１膜の上にマスク（レジストマスク及びハート゛マスクの少なくともいずれか）を、例えばフォトリソグラフィによって形成し、これをマスクにして、エッチング（ドライエッチング及びウエットエッチングの少なくともいずれか）を実施して、第１膜を加工して、第１パターンを有する第１層２１を形成する（ステップＳ１１１）。
【００９２】
図１に例示したステップＳ１１０は、上記のステップＳ１１１を含む。ステップＳ１１０は、さらに、上記のステップＳ１０１を含んでも良い。
【００９３】
そして、図１と同様に、第１基板１１に関して、探針３０に発生する電気信号を検出する（ステップＳ１２０）。すなわち、第１基板１１の主面１１ａの汚染に起因した信号を検出して、汚染を検出する。
【００９４】
そして、例えば上記の各種の基準値を用いて、検出された電気信号に基づいて第２基板の形成のための条件を設定する（ステップＳ１３１）。
そして、設定された条件を用いて、第２パターンを有する第２層を第２基板の第２主面上に形成する（ステップＳ１３２）。上記のステップＳ１３１及びステップＳ１３２が、図１に例示したステップＳ１３０に含まれる。
【００９５】
そして、本具体例では、第１基板１１の汚染物の除去がさらに実施される（ステップＳ１４０）。すなわち、第１基板１１に関して検出された電気信号の値に基づいて、第１基板１１の汚染物を除去する。この時、例えば、得られた電気信号（例えば相対信号Ｓ２）に関する最大値及び最小値、得られた電気信号の平均値（積分値）に関する最大値及び最小値、得られた電気信号の変化率（微分値）に関する最大値及び最小値、並びに、これらの面内分布に基づいて、第１基板１１の汚染物の除去処理の実施の有無の判断、及び、除去処理の条件の設定、並びに、その除去処理の条件を用いた除去処理、が実施される。
【００９６】
第１基板１１の汚染物の除去処理は、例えば、各種の薬液による処理を含む他、アッシングなどの気相における各種の処理、及び、各種の熱処理なども含む。
【００９７】
なお、汚染物の除去には、既に説明した残渣６１及び付着物６２の除去の他に、既に説明した汚染領域６３の除去も含まれ、この場合には、汚染領域６３からの汚染原因物質を選択的に除去することの他に、汚染領域６３を汚染されていない領域から分離して汚染領域６３を除去することも含む。
【００９８】
なお、上記の第１基板１１の汚染物の除去に関する各種の基準値は、第２基板の加工条件を設定するための基準値（例えば、上記の最大基準値ＶＨ１、最小基準値ＶＬ１、平均最大基準値ＶＡＨ１、平均最小基準値ＶＡＬ１、微分最大基準値ＶＤＨ１及び微分最小基準値ＶＤＬ１など）と同じでも良く、また異なっていても良い。
【００９９】
このように、第１基板１１に関する電気信号の検出（すなわち、汚染の検出）の結果に基づいて、第１基板１１の汚染物の除去を実施することで、第１基板１１の汚染物を除去でき、半導体装置の製造の歩留まりが向上する。
【０１００】
このように、本実施形態に係る製造方法によれば、先行する第１基板１１の汚染状態を後続する第２基板の加工条件にフォードバックして、第２基板を加工することで、第２基板の製造における不良を未然に回避でき歩留まりが向上できると供に、汚染が評価された第１基板１１の汚染物の除去処理条件を適正に設定してその汚染物を除去することで、第１基板１１の不良の発生を抑制できる。
【０１０１】
なお、上記の第１基板１１の汚染物の除去のステップＳ１４０は、ステップＳ１２０よりも後に行われれば良く、ステップ１４０は、ステップＳ１３１及びステップＳ１３２の少なくともいずれかの前に実施されても良い。
【０１０２】
また、上記の汚染物の除去（ステップＳ１４０）の後に、再度第１基板１１に関する電気信号の検出（ステップＳ１２０）を行い、汚染物の除去が適正に行われたかどうかの判定を行っても良い。
【０１０３】
また、例えば、汚染物の除去処理によって他の必要な膜が過剰にエッチングされるなどの副作用が起こる場合には、比較的弱い条件で汚染物の除去処理（ステップＳ１４０）を実施し、再度第１基板１１に関する電気信号の検出（ステップＳ１２０）を行い、汚染の検出を行い、これらの工程を繰り返して実施して、副作用が抑制された状態で、汚染物の除去を行うこともできる。
【０１０４】
第１基板１１と第２基板との２枚の基板の組み合わせを対象とする、上記のステップＳ１１０〜Ｓ１３０または、ステップＳ１１０〜Ｓ１４０は、３枚以上の基板に関しても拡張して適用でき、同様の効果を得ることができる。
【０１０５】
図７は、第１の実施形態に係る半導体装置の製造方法の変形例を例示するフローチャート図である。
図７に表したように、変形例の製造方法は、本実施形態を任意の複数の基板に適用した場合の製造方法であり、まず、Ｎ番目の基板へのＮ番目の膜の形成を行う（ステップＳ２０１）。なお、Ｎは１以上の整数である。そして、Ｎ番目の基板において、Ｎ番目の加工を行い、パターンを有するＮ番目の層を形成する（ステップＳ２１１）。
【０１０６】
そして、Ｎ番目の基板での探針３０に発生する電気信号を検出する（ステップＳ２２０）。
【０１０７】
そして、検出された電気信号に基づいて後続の基板のための条件を設定し（ステップＳ２３１）、その条件を用いて、後続の基板の層を形成する（ステップＳ２３２）。
この時、例えば、後続の基板は、（Ｎ＋Ｍ）番目の基板とされる。ここで、Ｍは１以上の整数である。すなわち、設定された条件を用いて、導電膜及び誘電膜の少なくともいずれかを含みパターンを有する（Ｎ＋Ｍ）番目の層を、（Ｎ＋Ｍ）番目の基板の主面上に形成する。
【０１０８】
そして、さらに、Ｎ番目の基板の汚染物の除去を実施する（ステップＳ２４０）。なお、この場合も、ステップＳ２４０は、ステップＳ２３１及びステップＳ２３２の少なくともいずれかの前に実施されても良い。また、既に説明したように、ステップＳ２４０の後にステップＳ１２０を再度実施しても良く、また、ステップＳ２４０とステップＳ１２０とを繰り返して実施しても良い。
【０１０９】
そして、Ｎが所定の数Ａ０を超えるまで、上記の工程が繰り返される。なお、上記のＭは一定である必要はなく、Ｎの値によってＭは変化しても良い。すなわち、先行する基板の汚染の検出結果がフィードバックされる後続の基板は、任意の順番の基板とすることができる。
【０１１０】
なお、ステップＳ２２０（電気信号の検出）及びステップＳ２３１（条件の設定）に要する時間が短ければ、第１基板１１と第２基板とは、互いに近接した順番の基板とすることができ、例えば、第１基板１１と第２基板は、同じロットに属することもでき、また、例えば、第２基板の処理の順番は、第１基板１１の処理の順番に連続させることもできる。
【０１１１】
また、第１基板１１を用いた汚染の検出が実施される頻度は任意であり、例えば、１つにロットについて１枚の第１基板１１を選んでも良く、例えば、複数のロットに対して、１枚の第１基板１１を選んでも良く、また、１つのロットにおいて、複数の第１基板１１を選んでも良い。
【０１１２】
例えば、１つのロットのカセットの上部と中部と下部の３枚の基板を、汚染を検出する第１基板１１とすることもできる。なお、基板の汚染は、連続または近接して処理された複数の基板において、同じような分布を示すことがあるので、複数の基板における汚染の検出結果（電気信号の検出結果）を合計して重ね合わせることで、汚染の発生をより正確に検出することができる。
【０１１３】
（第１の実施例）
図８は、第１の実施例に係る半導体装置の製造方法を例示するフローチャート図である。図８に例示したように、第１の実施形態に係る第１の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハの表面に、ＣＶＤ（Chemical Vapor Deposition）などの手法により、高誘電膜（第１膜）を成膜する（ステップＳ３０１）。このウェーハは、例えば先行ロットのウェーハ（第１基板１１）である。また、高誘電膜は、例えば、酸化ハフニウムである。
【０１１４】
そして、高誘電膜の上にシリコン酸化膜を形成する（ステップＳ３０２）。そして、リソグラフィにより、所定形状のレジストマスクを形成する（ステップＳ３０３）。そして、そのレジストマスクをマスクとして、シリコン酸化膜を、例えばＲＩＥ（Reactive Ion Etching）法で加工して、高誘電膜の一部を露出させる（ステップＳ３０４）。そして、シリコン酸化膜から露出した高誘電膜をＲＩＥ法によりエッチングして、高誘電膜を加工する（ステップＳ３０５）。なお、この後、必要に応じて上記のシリコン酸化膜を除去する。
【０１１５】
このようにして、先行ロットの複数のウェーハの主面に、所定の形状を有する高誘電膜（第１層２１）が形成される。
【０１１６】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ３２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
【０１１７】
これにより、例えば、上記の高誘電膜に含まれる金属元素のウェーハ上への残留を検出することができる。
【０１１８】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の処理条件を設定し（ステップＳ３３１）、その条件を用いて、後続ロットのウェーハへのパターン層（第２層）を形成する（ステップＳ３３２）。
【０１１９】
この時、後続ロットに関するウェーハの加工工程（ステップＳ３３２）は、先行ロットに関する上記のステップＳ３０１（高誘電膜の形成）、ステップＳ３０２（シリコン酸化膜の形成）、ステップＳ３０３（レジストマスクの形成）、ステップＳ３０４（高誘電膜の一部の露出）、及び、ステップＳ３０５（高誘電膜の加工）、並びに、これらの工程に付属する任意の工程、の少なくともいずれかに相当する工程を含むことができ、上記の後続ロットのウェーハの処理条件の設定は、これらの工程の条件の設定である。
【０１２０】
すなわち、先行ロットの少なくとも一部の工程と、後続ロットの少なくとも一部の工程と、は、同様の種類の工程である。そして、例えば、同様の種類の工程に関して、先行ロットの汚染の検出結果（電気信号の検出結果であり、例えば、電気信号に含まれる汚染信号の検出結果）が、後続ロットの条件に反映されれば良い。
【０１２１】
例えば、先行ロットと後続ロットとにおいて、ステップＳ３０１〜ステップＳ３０４までは、同じ条件で連続して実施され、その後、先行ロットのステップＳ３０５の工程が実施され、先行ロットの汚染が検出され、その検出結果に基づいて、後続ロットのステップＳ３０５に相当する工程の処理条件が設定され、その工程が実施されても良い。また、先行ロットに関して、上記のステップＳ３０１〜ステップＳ３０５が実施され、その後、先行ロットの汚染が検出され、その検出結果に基づいて、後続ロットのステップＳ３０１〜ステップＳ３０５に相当する工程が実施されるようにしても良い。このように、後続ロットに関する処理条件の設定及び実施の仕方は、任意である。
【０１２２】
この時、先行ロットで検出された汚染に基づいて、後続ロットに関して条件を設定される工程は、適切に選択される。例えば、ウェーハ上の特定の位置に偏った汚染（残渣など）が認められる場合には、ステップＳ３０１（高誘電膜の形成）及びステップＳ３０２（シリコン酸化膜の形成）の少なくともいずれかの工程の条件が不適切であったと推定され、これらの工程の条件が適切に設定される。
【０１２３】
なお、既に説明したように、ステップＳ３２０における電気信号の検出においては、金属による汚染の他、陰イオン及び有機物による汚染も検出され、この場合も同様にして、後続ロットの処理条件を設定して、後続ロットの処理を実施する。
【０１２４】
これにより、後続ウェーハにおいて、例えば金属元素の汚染が抑制されたパターンが形成できる。
【０１２５】
そして、先行ロットのウェーハの汚染の検出結果に基づいて、先行ロットのウェーハの汚染物の除去を行う（ステップＳ３４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１２６】
例えば、汚染の検出結果が、基準値以下の場合は、ステップＳ３４０は省略される。そして、基準値を超える場合には、その汚染の種類に適合する方法を用いて、その汚染物の除去処理を行う。
【０１２７】
例えば、本具体例の場合、高誘電膜のパターン形成工程であるので、残留している汚染は、高誘電膜に含有されるＨｆ等に起因した金属残渣であることが推定され、例えば、塩酸とオゾン溶解水との混合液を用いた残留金属除去処理が実施される。
【０１２８】
また、残留している汚染がレジスト等の有機物である場合には、例えば、硫酸、塩酸、及びアンモニアなどの強アルカリと、過酸化水素水と、の混合液による処理、オゾン溶解水等による処理、オゾンガスによる処理、ＵＶ（紫外線）照射処理、加熱昇温処理、減圧処理、並びに、プラズマ処理、の少なくともいずれかを実施することができる。
【０１２９】
また、その後、再度ステップＳ３２０を実施して汚染物の除去の確認を行うこともでき、また、ステップＳ３２０とステップＳ３４０とを繰り返して実施しも良い。
【０１３０】
（第２の実施例）
図９は、第２の実施例に係る半導体装置の製造方法を例示するフローチャート図である。図９に例示したように、第１の実施形態に係る第２の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハの表面に、レジスト膜を形成する（ステップＳ４０１）。このウェーハは、例えば先行ロットのウェーハ（第１基板１１）である。
【０１３１】
そして、リソグラフィにより、有機溶剤によってレジスト膜を加工して、所定の形状のレジスト層を形成する（ステップＳ４１１）。このようにして、先行ロットの複数のウェーハの主面に、所定のパターン形状を有するレジスト層（第１層２１）が形成される。
【０１３２】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ４２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
これにより、例えば、上記の有機溶剤のウェーハ上への残留を検出することができる。
【０１３３】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の、レジスト膜の形成及び有機溶剤による加工（ステップＳ４０１及びステップＳ４１１に相当する工程）の条件を設定する（ステップＳ４３１）。
【０１３４】
そして、その条件を用いて、後続ロットのウェーハ（第２基板）に関して、レジスト膜の形成及び有機溶剤による加工を実施し、所定のパターンを有するレジスト層（第２層）を形成する（ステップＳ４３２）。
これにより、後続ウェーハにおいて、有機溶剤の残留が抑制されたレジスト層が形成できる。
【０１３５】
そして、先行ロットのウェーハの有機溶剤に関する汚染の検出結果に基づいて、先行ロットのウェーハにおける有機溶剤の残留（有機汚染物）の除去を行う（ステップＳ４４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１３６】
例えば、硫酸、塩酸、及びアンモニアなどの強アルカリと、過酸化水素水と、の混合液による処理、オゾン溶解水等による処理、オゾンガスによる処理、ＵＶ（紫外線）照射処理、加熱昇温処理、減圧処理、並びに、プラズマ処理、の少なくともいずれかを実施することができる。
【０１３７】
なお、汚染の検出（ステップＳ４２０）における電気信号の検出においては、有機物の汚染でなく、金属元素に基づく汚染も検出できるので、例えば、有機溶剤に含まれる各種の陰イオン及び金属不純物による汚染も検出でき、必要に応じて、これらの汚染物を除去する処理を行うこともできる。
【０１３８】
（第３の実施例）
図１０は、第３の実施例に係る半導体装置の製造方法を例示するフローチャート図である。
図１０に例示したように、第１の実施形態に係る第３の実施例の半導体装置の製造方法においては、例えば、シリコンなどの半導体のウェーハ（第１基板１１）の表面に形成されたポリシリコン膜をＲＩＥ法によって加工して、パターンを有するポリシリコン層を形成（ステップＳ５１０）。なお、この時、ポリシリコン膜の上に所定のレジストが形成され、ＲＩＥ法による加工が行われ、その後、レジストは除去しても良く、またレジストは残したまま、次の処理を行っても良い。
【０１３９】
次に、そのロット（先行ロット）から、ウェーハを例えば３枚抜き取り、上記の手法によって探針３０に発生する電気信号を検出する（ステップＳ５２０）。この時、例えば、ウェーハの全面に渡って２次元的な電気信号の分布が検出される。そして、既に説明した各種のデータ処理及び各種の基準値に基づいて、汚染を検出する。
これにより、例えば、ウェーハ上へのポリシリコン膜の残渣が検出される。
【０１４０】
そして、検出された電気信号と、各種の基準値と、に基づいて、先行ロットよりも後の後続ロットのウェーハ（第２基板）の、ポリシリコン膜の加工条件を設定し（ステップＳ５３１）、その条件を用いて、後続ロットのウェーハに関して、ポリシリコン膜を加工してパターンを有するポリシリコン層（第２層）を形成する（ステップＳ５３２）。
これにより、後続ウェーハにおいて、残渣が抑制され所定形状を有するポリシリコン層が形成できる。
【０１４１】
そして、先行ロットのウェーハのポリシリコン膜の残渣の汚染の検出結果に基づいて、先行ロットのウェーハにおける残渣（汚染物）の除去を行う（ステップＳ５４０）。この時、先に説明した各種の基準値及びその変形の基準値を用いることができる。
【０１４２】
この残渣の除去としては、例えば、ステップＳ５１０のＲＩＥ処理をさらに行っても良く、また、ＲＩＥの処理条件を変えて実施しても良い。
【０１４３】
なお、例えば、既に説明したように、後続ロットに関する条件の設定（ステップＳ５３１）及び加工（ステップＳ５３２）と、先行ロットの汚染物の除去（ステップＳ５４０）と、の順序は入れ換えても良い。この場合には、ＲＩＥ処理装置に、探針３０の電気信号を検出する検出部（探針３０、信号検出部４０及びステージ５など）を組み込んでも良い。この場合には、この検出部は、処理のエンドポイントモニタの機能を果たす。
【０１４４】
従来のＲＩＥ処理においては、被加工膜の厚さや、用いるガス種、出力、処理時間などのＲＩＥ加工条件などを変更した場合には、残渣の量が変わるため、そのＲＩＥ加工条件、及び、その後に行われる加工残渣除去処理条件が適正であることを確認する作業が必要だったが、本実施例に係る製造方法によれば、ロット毎に残渣の量を確認することができ、過不足のない加工残渣除去処理が可能となる。
【０１４５】
このように、探針３０の電気信号を検出する検出部が、各種の処理装置に組み込まれる場合には、この検出部は、処理のエンドポイントモニタの機能を果たす。そして、この形態においては、先行基板の電気信号の検出と、先行基板における汚染物の除去と、後続基板の加工と、が、連続して実施されることも可能になるので、第１基板１１と第２基板とは、同じロットに属する連続した順番で処理が行われる基板とすることもでき、より精度が高くより生産性の高い製造が実施できる。
【０１４６】
（第２の実施の形態）
本発明の第２の実施形態に係る半導体装置の製造方法は、第１基板１１の第１パターンに含まれる異なる領域ごとに、異なる基準値が定められる例である。
【０１４７】
図１１は、第２の実施形態に係る半導体装置の製造方法が適用される基板を例示する模式図である。
すなわち、同図（ａ）は平面図であり、同図（ｂ）は同図（ａ）のＢ部を拡大した平面図であり、同図（ｃ）は、同図（ｂ）のＣ−Ｃ’線断面図である。
【０１４８】
図１１（ａ）に表したように、本実施形態に係る製造方法が適用される半導体装置のウェーハ（第１基板１１）は、それぞれ半導体チップとなる複数の領域１３を有している。
【０１４９】
そして、図１１（ｂ）に表したように、１つの半導体チップ（領域１３）は、半導体チップに内蔵される各種の機能によって複数の領域にさらに分かれる。ここでは、説明を簡単にするために、１つの半導体チップ（領域１３）は、第１領域７１と第２領域７２とを有する場合として説明する。
【０１５０】
そして、図１１（ｃ）に表したように、第１領域７１と第２領域７２のそれぞれにおいて、第１領域層２１ａと第２領域層２１ｂとが設けられている。なお、第１領域層２１ａと第２領域層２１ｂとは、第１層２１に含まれる。
【０１５１】
そして、このような構成を有する半導体チップ（領域１３）が、第１基板１１であるウェーハの主面１１ａにおいて、繰り返し複数設けられている。
【０１５２】
図１２は、第２の実施形態に係る半導体装置の製造方法における基準値を例示する模式図である。
すなわち、同図（ａ）は、最大基準値及び最小基準値を例示しており、同図（ｂ）は、電気信号の平均に関する基準値を例示しており、同図（ｃ）は、電気信号のＸ軸方向の変化率に関する基準値を例示している。
【０１５３】
図１２（ａ）〜（ｃ）に表したように、本実施形態においては、検出された電気信号に関する各基準値として、上記の第１領域７１と第２領域７２とで異なる値が用いられている。
【０１５４】
例えば、図１２（ａ）に例示したように、電気信号（この場合は相対信号Ｓ２）に関して、第１領域７１においては、最大値に関する第１最大基準値ＶＨ１と、最小値に関する第１最小基準値ＶＬ１と、が設定され、第２領域７２においては、最大値に関する第２最大基準値ＶＨ２と、最小値に関する第２最小基準値ＶＬ２と、が設定される。そして、第２最大基準値ＶＨ２及び第２最小基準値ＶＬ２の少なくともいずれかは、それぞれ、第１最大基準値ＶＨ１及び第１最小基準値ＶＬ１とは異なる値に設定され得る。
【０１５５】
本具体例では、第２最大基準値ＶＨ２と第２最小基準値ＶＬ２との差は、第１最大基準値ＶＨ１と第１最小基準値ＶＬ１との差よりも小さく設定されている。
【０１５６】
すなわち、本具体例では、第１領域７１よりも第２領域７２の方が、精密に管理された製造が必要な領域とされており、これに対応させて、第２領域７２に関する管理値が第１領域７１よりも厳しく設定されている。これにより、第１領域７１及び第２領域７２のそれぞれに必要とされる要求を満足した上で、製造の許容幅を最大に緩和し、最適化された製造を実施することができる。
【０１５７】
例えば、１つの半導体チップが、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）が形成され、相対的に高い精度の製造が必要な領域と、それ以外の部分が形成され、相対的に低い精度の製造が許容される領域と、を有する場合などにおいて、上記のように異なる領域ごとに基準値を変える方法が好適に適用される。
【０１５８】
同様に、図１２（ｂ）に例示したように、電気信号（この場合は相対信号Ｓ２）を、一定の範囲の位置ｘ１に関して平均した（積分した）平均信号Ｓ３を求め、その平均値に関して、領域ごとに、異なる管理値が設定される。すなわち、第１領域７１においては、大きい側の第１平均最大基準値ＶＡＨ１、及び、小さい側の第１平均最小基準値ＶＡＬ１、が設定され、第２領域７２においては、大きい側の第２平均最大基準値ＶＡＨ２、及び、小さい側の第２平均最小基準値ＶＡＬ２、が設定される。第２平均最大基準値ＶＡＨ２及び第２平均最小基準値ＶＡＬ２の少なくともいずれかは、それぞれ、第１平均最大基準値ＶＡＨ１及び第１平均最小基準値ＶＡＬ１とは異なる値に設定され得る。
【０１５９】
また、同様に、図１２（ｃ）に例示したように、電気信号（この場合は相対信号Ｓ２）のＸ軸方向の変化率（微分信号Ｓ４）に関する基準値として、第１領域７１においては、第１微分最大基準値ＶＤＨ１及び第１微分最小基準値ＶＤＬ１が設定され、第２領域７２においては、第２微分最大基準値ＶＤＨ２及び第２微分最小基準値ＶＤＬ２が設定される。第２微分最大基準値ＶＤＨ２及び第２微分最小基準値ＶＤＬ２の少なくともいずれかは、それぞれ、第１微分最大基準値ＶＤＨ１及び第１微分最小基準値ＶＤＬ１とは異なる値に設定され得る。
【０１６０】
このように、本実施形態においては、第１基板１１における電気信号の検出結果に基づいて、第２基板の第２層の形成のための条件の設定する際に、その条件の設定は、第１パターンに含まれ、第１領域とは異なる第２領域に対して定められ、電気信号に関する最大値、最小値、平均値、及び、主面１１ａに平行な平面内における変化率、の少なくともいずれかに関し、第１基準値とは異なる第２基準値と、検出された電気信号の値と、の関係にさらに基づいて行われる。
このように、第１パターンに含まれる異なる領域ごとに異なる基準値を定めることで、それぞれの領域に最も適した製造を実施することができる。
【０１６１】
例えば、第２基準値における電気信号（例えば相対信号Ｓ２であり、以下同様）に関する最大値（第２最大基準値ＶＨ２）と最小値（第２最小基準値ＶＬ２）との差は、第１基準値における電気信号に関する最大値（第１最大基準値ＶＨ１）と最小値（第２最小基準値ＶＬ２）との差よりも小さい、第２基準値における電気信号に関する平均値の最大値（第２平均最大基準値ＶＡＨ２）と最小値（第２平均最小基準値ＶＡＬ２）との差は、第１基準値における電気信号に関する平均値の最大値（第１平均最大基準値ＶＡＨ１）と最小値（第１平均最小基準値ＶＡＬ１）との差よりも小さい、及び、第２基準値における電気信号に関する変化率の最大値（第２微分最大基準値ＶＤＨ２）と最小値（第２微分最小基準値ＶＤＬ２）との差は、第１基準値における電気信号に関する変化率の最大値（第１微分最大基準値ＶＤＨ１）と最小値（第１微分最小基準値ＶＤＬ１）との差よりも小さい、の少なくともいずれかに設定することができる。
【０１６２】
なお、領域ごとに定められる各種の基準値は、領域ごとの仕様に適合するように、例えば、管理すべき濃度で予め汚染させた基準ウェーハの測定値、及び、蓄積された過去のデータに基づく値などに基づいて設定することができる。
【０１６３】
本実施形態に係る製造方法によれば、パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、異なる領域ごとに定められた基準値を用いることで、処理条件の適正化をより高め、後続のウェーハの処理をより高い生産性で実施することができる。
【０１６４】
また、本発明の実施形態に係る半導体装置の製造方法によれば、パターン付きウェーハ表面の汚染を直接的に、また、面内分布も含めて、非破壊かつ短時間で測定することにより、汚染物の除去工程前に汚染量を把握し、最適な汚染物の除去条件を適用でき、除去不足や過剰な処理による副作用が防止できる。
【０１６５】
また、汚染物の除去工程後に汚染物の除去の程度を確認し、必要に応じて追加処理を行うことができる。また、汚染の影響が大きい工程の前に、汚染の検出（電気信号の検出であり、例えば電気信号に含まれる汚染信号の検出）を行い、突発的な異常を検知してトラブルを防止することもできる。そして、生産性を最大化した状態で、金属及び有機物などの各種の汚染の管理を行うことで、汚染状態の変化や突発的な異常を検出して、後続工程への影響を排除し、開発時および量産時のトラブルを防止することができる。
【０１６６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置の製造方法が適用される半導体装置を構成する基板、ウェーハ、各種の層、膜等、各要素の具体的な構成、並びに、製造方法に用いられる装置を構成する探針、信号検出部、ステージ等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１６７】
その他、本発明の実施の形態として上述した半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１６８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【符号の説明】
【０１６９】
５…ステージ、 １１、１１ｃ、１１ｄ…第１基板、 １１ａ…主面、 １３…領域、 ２１、２１ｃ…第１層、 ２１ａ…第１領域層、 ２１ｂ…第２領域層、 ３０…探針、 ３０ｇ…間隙、 ４０…信号検出部、 ５１〜５３…第１〜第３汚染物、 ５１ｄ、５２ｄ、５３ｄ…第１〜第３微分汚染起因信号、 ５１ｓ、５２ｓ、５３ｓ、５４ｓ…第１〜第４汚染起因信号、 ６１…残渣、 ６２…付着物、 ６３…汚染領域、 ７１…第１領域、 ７２…第２領域、 Ｓ１…電気信号、 Ｓ２…相対信号、 Ｓ３…平均信号、 Ｓ４…微分信号、 ＳＲ…参照信号、 ＳＳ０…基準レベル、 ＶＡＨ１…第１平均最大基準値（平均最大基準値）、 ＶＡＨ２…第２平均最大基準値、 ＶＡＬ１…第１平均最小基準値（平均最小基準値）、 ＶＡＬ２…第２平均最小基準値、 ＶＤＨ１…第１微分最大基準値（微分最大基準値）、 ＶＤＨ２…第２微分最大基準値、 ＶＤＬ１…第１微分最小基準値（微分最小基準値）、 ＶＤＬ２…第２微分最小基準値、 ＶＨ１…第１最大基準値（最大基準値）、 ＶＨ２…第２最大基準値、 ＶＬ１…第１最小基準値（最小基準値）、 ＶＬ２…第２最小基準値
【特許請求の範囲】
【請求項１】
第１基板の第１主面上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層を形成し、
前記第１層が形成された前記第１主面に対向して設けられた探針と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、
前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記電気信号の検出は、前記電気信号の前記平面内における面内分布の検出を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記電気信号は、前記第１パターン以外のパターンで変化し、前記第１主面に存在する有機物及び無機物の少なくともいずれかを含む汚染物に起因した汚染起因信号を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記条件の設定は、前記第１パターンに含まれる第１領域に対して定められ、前記電気信号に関する最大値、最小値、平均値、及び、前記平面内における変化率、の少なくともいずれかに関する第１基準値と、前記検出された電気信号の値と、の関係に基づいて実施されることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記条件の設定は、前記第１パターンに含まれ、前記第１領域とは異なる第２領域に対して定められ、前記電気信号に関する最大値、最小値、平均値、及び、前記平面内における変化率、の少なくともいずれかに関し、前記第１基準値とは異なる第２基準値と、前記検出された電気信号の値と、の関係にさらに基づいて実施されることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第２基準値における前記電気信号に関する前記最大値と前記最小値との差は、前記第１基準値における前記電気信号に関する前記最大値と前記最小値との差よりも小さい、
前記第２基準値における前記電気信号に関する前記平均値の最大値と最小値との差は、前記第１基準値における前記電気信号に関する前記平均値の最大値と最小値との差よりも小さい、
及び、
前記第２基準値における前記電気信号に関する前記変化率の最大値と最小値との差は、前記第１基準値における前記電気信号に関する前記変化率の最大値と最小値との差よりも小さい、
の少なくともいずれかであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記検出された電気信号の値に基づいて前記第１基板の汚染物を除去することを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【請求項１】
第１基板の第１主面上に、導電膜及び誘電膜の少なくともいずれかを含み第１パターンを有する第１層を形成し、
前記第１層が形成された前記第１主面に対向して設けられた探針と、前記第１基板と、の間の相対位置を前記第１主面に平行な平面内で変化させ、前記探針に発生する電気信号を検出し、
前記電気信号に基づいて設定された条件を用いて、第２基板の第２主面上に、導電膜及び誘電膜の少なくともいずれかを含み第２パターンを有する第２層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記電気信号の検出は、前記電気信号の前記平面内における面内分布の検出を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記電気信号は、前記第１パターン以外のパターンで変化し、前記第１主面に存在する有機物及び無機物の少なくともいずれかを含む汚染物に起因した汚染起因信号を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記条件の設定は、前記第１パターンに含まれる第１領域に対して定められ、前記電気信号に関する最大値、最小値、平均値、及び、前記平面内における変化率、の少なくともいずれかに関する第１基準値と、前記検出された電気信号の値と、の関係に基づいて実施されることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記条件の設定は、前記第１パターンに含まれ、前記第１領域とは異なる第２領域に対して定められ、前記電気信号に関する最大値、最小値、平均値、及び、前記平面内における変化率、の少なくともいずれかに関し、前記第１基準値とは異なる第２基準値と、前記検出された電気信号の値と、の関係にさらに基づいて実施されることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記第２基準値における前記電気信号に関する前記最大値と前記最小値との差は、前記第１基準値における前記電気信号に関する前記最大値と前記最小値との差よりも小さい、
前記第２基準値における前記電気信号に関する前記平均値の最大値と最小値との差は、前記第１基準値における前記電気信号に関する前記平均値の最大値と最小値との差よりも小さい、
及び、
前記第２基準値における前記電気信号に関する前記変化率の最大値と最小値との差は、前記第１基準値における前記電気信号に関する前記変化率の最大値と最小値との差よりも小さい、
の少なくともいずれかであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記検出された電気信号の値に基づいて前記第１基板の汚染物を除去することを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−３８１７（Ｐ２０１１−３８１７Ａ）
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願番号】特願２００９−１４７３０９（Ｐ２００９−１４７３０９）
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]