半導体装置及びシステム装置

【課題】薄く放熱性が高く、シールド効果に優れ、システム装置に着脱が容易な積層型半導体装置及び半導体装置を搭載したシステム装置を提供する。
【解決手段】接続電極１１に電気的に接続された配線１２を備えた複数の積層配線基板１と、配線基板１上に積層され接続電極に電気的に接続された配線を備えた上層配線基板２と、各配線基板２に搭載された半導体素子５と、半導体素子が収容されたチップキャビティ部６を有し各々が前記各配線基板の上に積層された複数の導電ビア絶縁基板３と、前記上層配線基板の上面及び下層配線基板の下面に形成された複数の導電層１０、１０′とを具備し、前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板は、前記各接続電極を介して互いに電気的に接続されている。複数の導電層を上層又は下層配線基板に形成して、薄く放熱性が高く、シールド効果に優れ、システム装置に直接着脱が可能である。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子を積層したパッケージを使用した半導体装置及びこの半導体装置を装着したシステム装置に関するものである。
【０００２】
【従来の技術】半導体装置は、高密度実装化を目的として半導体素子を積層して用いることが多くなっている。従来用いられている積層パッケージは、例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、特開平１０−１６３４１４号公報に記載されている。これらの従来パッケージではＴＳＯＰ(Thin SmallOutline Package)、ＴＣＰ(Tape Carrier Package)、ＢＧＡ(Ball Grid Array)などのパッケージを組み立て完成させた後、各パッケージに予め設けた外部端子を個別に積み重ねることにより、各々を積層し、さらに、電気的接続を行っている。すなわち従来の積層型パッケージは、各パッケージの組み立て工程に加え、各パッケージ毎の積層加工工程が加わる。したがって、工程数が積層個数分増加するシーケンシャル工法になり、この工法による加工コストの増加、また個別に積層するスペーサなどの部材を用いることによるコストの増加が大きな問題となっている。
【０００３】また、従来のモジュールは、図１２及び図１３に示されるように、半導体素子をＴＳＯＰ、ＴＣＰ、ＢＧＡなどのパッケージ１０４、１０６に組み立て完成させ、その後にそれらを搭載するプリント基板などの配線基板もしくはモジュール基板１０３にはんだ実装することにより完成される。パッケージ１０４（ＴＳＯＰ）は、半導体素子の外部端子１０５をモジュール基板１０３にはんだ付けし、このモジュール基板１０３は、半導体装置を構成要素とする半導体システム装置などからなる外部機器に取り付ける。この外部機器のシステム側基板１００に装着した板ばね形状の端子１０１を設け、この板ばね１０２にモジュール基板１０３の接続端子１０８が接するようモジュール基板１０３を嵌装させる。この場合には、パッケージとモジュール基板の熱膨脹係数の違いからはんだ付け部が劣化するという問題があった。また、接続端子は、パッケージの搭載部以外の基板面に設けられており、パッケージ全体の全体の大きさは、パッケージ搭載部と接続端子部を加えた大きさとなり、小型パソコン、携帯端末、ボイスレコーダ等に使用される携帯型記憶媒体のモジュールとしては大きすぎるという問題があった。
【０００４】
【発明が解決しようとする課題】また、複数の半導体素子を積層してなる半導体装置として図１４に示される半導体装置が提案されている（特願平１１−２３９０３３号）。図１４は、半導体装置及びこの半導体装置に組み込まれる半導体素子の断面図である。この半導体装置は、それぞれ接続電極１１６が形成された複数のビア及びこの接続電極１１６に電気的に接続された配線１１７を備えた積層された複数の配線基板１１２と、前記積層された複数の配線基板１１２の上に積層され、且つそれぞれ接続電極１１６が形成された複数のビア及びこの接続電極に電気的に接続された配線１１７を備えた上層配線基板１１０ａと、前記各配線基板１１２に搭載され、前記配線１１７と電気的に接続された半導体素子１１３と、収容される前記半導体素子の容積より大きいチップキャビティ部１１８を有し、複数のビアに埋め込み形成された接続電極１１６を備え、且つ各々が前記各配線基板１１２の上に積層された複数の導電ビア絶縁基板１１１とを具備し、配線基板１１２、上層配線基板１１３及び導電ビア絶縁基板１１１は、各接続電極１１６を介して互いに電気的に接続されている。半導体素子１１３は、接着材１１４により配線基板１１２に固着されている。
【０００５】積層された配線基板１１２、上層配線基板１１０ａ及び導電ビア絶縁基板１１１の下側には上層配線基板１１０ａと同じ構造の下層配線基板１１０ｂが配置形成されていても良い。下層配線基板にははんだボール形状の外部接続端子を形成して実装基板に搭載させる。この場合でも実装される基板とこの外部接続端子との接続部が半導体素子から発生する熱により劣化すると共に熱による半導体素子特性の劣化を招くという問題がある。また、一度実装されてしまうと、それを取り外し、他のモジュールと交換するためには接続部のはんだを溶融するために熱を加え、別のモジュールを改めて実装するという手間が必要なだけでなく、接続不良を引き起こす可能性もある。すなわち、簡単にこのモジュールだけをシステムから取り外し、挿入することは不可能であった。さらに、前述の従来の半導体装置では半導体装置に対するシールド効果が十分ではないという問題もある。さらに、今後高密度化と共に薄型化が進んでＩＣカードや携帯電話などの用途拡大が進む半導体装置の開発に向けて厚さが３０乃至２００μｍ程度の薄型の半導体チップに適した薄い積層型パッケージを提供する必要性が生じている。本発明は、このような事情によりなされたものであり、薄く放熱性が高く、シールド効果に優れ、システム装置に着脱が容易な積層型半導体装置及び半導体装置を搭載したシステム装置を提供する。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、以上の課題を解決するために、それぞれ接続電極が形成された複数のビア及びこの接続電極に電気的に接続された配線を備えた積層された複数の配線基板と、前記積層された複数の配線基板の上に積層され、且つそれぞれ接続電極が形成された複数のビア及びこの接続電極に電気的に接続された配線を備えた上層配線基板と、前記各配線基板に搭載され、前記配線と電気的に接続された半導体素子と、収容される前記半導体素子の容積より大きいチップキャビティ部を有し、複数のビアに埋め込み形成された接続電極を備え、且つ各々が前記各配線基板の上に積層された複数の導電ビア絶縁基板と、前記上層配線基板の上面又は前記積層された複数の配線基板の下層の配線基板下面もしくはその双方の面に形成された複数の導電層とを具備し、前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板は、前記各接続電極を介して互いに電気的に接続されることを特徴としている。前記導電層は、外部接続端子として用いても良い。前記外部接続端子１ピン当たりの面積は、直径１ｍｍ以上もしくは１ｍｍ平方以上であるようにしても良い。
【０００７】前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板の前記各接続電極の少なくとも１つは接地線に接続され、前記導電層の少なくとも１つは前記接続配線を介して前記接地線に電気的に接続しても良い。前記導電層の少なくとも１つは放熱層として用いても良い。前記複数の導電層の前記上層配線基板の上面又は前記積層された複数の配線基板の下層の配線基板下面に占める面積は、５０％乃至９５％の範囲にあるようにしても良い。前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板に形成されたビアは、前記各基板の側面に露出しており、前記ビアに埋め込まれた接続電極は、前記各基板の側壁から露出しているようにしても良い。前記各基板の側壁から露出している接続電極は、外部接続端子として用いられるようにしても良い。前記半導体素子は、厚さが略３０乃至２００μｍであるようにしても良い。上層配線基板の上面又は下層の配線基板下面に形成された複数の導電層は、放熱層、外部端子及びシールド層に用いられる。外部接続端子に用いる場合には信号線につながる接続電極に接続され、シールド層に用いられる場合には接地線に接続される。シールド層と外部接続端子とは共存して形成することができ、放熱層は、両者と兼用することができ、導電層を放熱層としてのみ用いることができる。また、本発明のシステム装置は、上記の半導体装置の外部接続端子が嵌装された板ばね形状の端子を有する基板を具備したことを特徴としている。複数の導電層を上層又は下層もしくは上層及び下層の配線基板に形成することにより、薄く放熱性が高く、シールド効果に優れ、システム装置に直接着脱が可能な積層型半導体装置及び半導体システム装置が得られる。
【０００８】
【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。まず、図１乃至図３及び図７を参照して第１の実施例である積層型パッケージを用いた半導体装置を説明する。図１（ａ）は、積層型パッケージを用いた半導体装置の斜視図、図１（ｂ）は、積層型パッケージの下層の配線基板の外部端子を示す斜視図、図２は、図１に示す半導体装置を構成する積層パッケージの斜視図、図３は、半導体素子を積層パッケージに組み立て完成させた後に搭載するシステム装置の断面図、図７は、図３の一部を拡大した部分断面図である。この実施例は４つの半導体素子を積層した例であるが、本発明では積層する半導体素子の数は４個に限定されない。２個以上の必要とする個数を積層させることができる。パッケージは、半導体素子５を搭載させる配線基板１、パッケージを密封する上層配線基板２、半導体素子５を収容する導電ビア積層板３、下層の配線基板４から構成されている。すなわち、パッケージは、上層及び下層の配線基板２、４の間に導電ビア積層板３と配線基板１との積層体が複数層積層され、加熱加圧されて一体に構成されている。半導体素子５を搭載する配線基板１は、厚さ４０μｍ程度の銅箔付きポリイミド基板もしくはプリント積層板などの絶縁板を用いる。
【０００９】絶縁板にはビアに接続電極１１が埋め込まれている。配線基板１上の銅箔は、接続電極１１上のランドとその他の領域に形成され、半導体素子５と電気的に接続された配線１２とを有する形状にパターニングされている。半導体素子５の厚さ（即ち、チップの厚さ）は、約３０〜２００μｍであり、好ましくは約５０〜１５０μｍが適当である。上層配線基板２は、厚さ７５μｍ程度の銅箔付きポリイミド基板もしくはプリント積層板などの絶縁板を用いる。絶縁板にはビアに接続電極２１が埋め込まれている。上層配線基板２の上面には６個に別れた導電層１０が形成されている。導電層１０は、銅箔などを用いたり、スパッタリングなどにより形成することができる。導電層１０は、ビアに埋め込まれた接続電極２１のいずれかに電気的に接続されている。導電層１０は、接続電極２１には、上層配線基板２に形成されている配線を介して接続される（以下、本発明では、導電層と接続電極との電気的接続は、導電層と接続電極との直接接続か、両者の間に配線を介する接続の両方法のいずれかを用いることができる）。導電ビア積層板３は、厚さ７５μｍ程度の銅箔付きポリイミド基板もしくはプリント積層板などの絶縁板を用いる。絶縁板にはビアに接続電極３１が埋め込まれている。この絶縁板上の銅箔は、接続電極３１上のランドとその他の領域に形成された配線とを有する形状にパターニングされている。
【００１０】絶縁基板の中央部分には半導体素子を収容する開口部（チップキャビティ部）６が形成されている。下層配線基板４は、厚さ７５μｍ程度の銅箔付きポリイミド基板もしくはプリント積層板などの絶縁板を用いる。絶縁板にはビアに接続電極４１が埋め込まれている。下層配線基板４の下面には６個に分かれた導電層１０′が形成されている。導電層１０′は、接続電極２１には、上層配線基板２に形成されている配線を介して接続されている。導電層１０は、銅箔などを用いたり、スパッタリングなどにより形成することができる。図２は、図１に示す半導体装置を構成する積層パッケージ７の斜視図を示している。積層パッケージは、半導体素子を搭載し、導電ビア積層板を載せた配線基板１を積層し、この積層体を下層配線基板４及び上層配線基板２で積層してなるものである。この積層パッケージ７は、表面に形成された導電層１０を外部端子とする。半導体装置を構成要素とする半導体システム装置などからなる外部機器には、この外部機器のシステム側基板１３に装着した板ばね形状の端子９を設け、この板ばね８に積層パッケージ７の接続端子１０を圧接するよう積層パッケージを嵌装させる。パッケージ全体の大きさは、パッケージ搭載部と接続端子部を加えた大きさとなり、小型パソコン、携帯端末、ボイスレコーダ等に使用される携帯型記憶媒体などの半導体システム装置に適用することが可能である（図３参照）。パッケージの着脱を容易にするために外部端子表面に金めっきを施すことも可能である。
【００１１】図７に示すように、この板ばね（以下、ピンという）８は、導電層１０、１０′に当接されて積層パッケージ７を支持する。前記導電層は、半導体素子から発生する熱を効率良く放熱させる作用効果がある。また、導電層をシールド膜として用いることができる。さらに、導電層は、外部端子として用いる。前記外部接続端子１ピン当たりの面積は、直径１ｍｍ以上もしくは１ｍｍ平方以上が適当である。そして、導電層の少なくとも１つは放熱層として用いられる。複数の導電層の上層配線基板の上面又は積層された複数の配線基板の下層の配線基板下面に占める面積は、５０％乃至９５％の範囲が適当である。この実施例の半導体装置は、以上のような構成により、薄い積層型パッケージを有する半導体装置を得ることができる。また、積層の上下を導電ビア積層板により挟まれているので、半導体素子に対する密閉性が高くなっている。また、導電ビア積層板に形成されているチップキャビティ部には半導体素子が収容されているが、チップキャビティ部の厚さ及び面積は半導体素子より小さいのでこの中に半導体素子が収容されても半導体素子とチップキャビティ部の内壁との間には空間が形成されている。例えば、この半導体装置を曲げることにより半導体素子が少し伸びてもチップキャビティ部との間には空間があり、この空間が半導体素子の伸びを吸収することができる。したがって、半導体装置に外力が加わっても発生する応力を吸収することが可能になる。
【００１２】次に、図４乃至図６を参照して第２の実施例を説明する。図４は、積層型パッケージを用いた半導体装置の斜視図、図５は、図４に示す半導体装置の製造工程を説明する断面図、図６は、半導体素子を積層パッケージに組み立て完成させた半導体装置とこれを搭載するシステム装置の端子を配置した斜視図である。積層パッケージ２０は、半導体素子を搭載し、且つ導電ビア積層板を載せた配線基板を積層し、この積層体を下層配線基板及び上層配線基板で上下から挟んでなるものである。各半導体素子は、導電ビア積層板の開口部内に形成された空間に載置されている。この積層パッケージ２０は、表面及び裏面（図示せず）に形成された導電層２３を有し、さらに、接続電極２４を有している。接続電極２４の幾つかは導電層２３に電気的に接続されており、接続電極２４は、積層パッケージ２０を構成する配線基板及び導電ビア積層板に形成されたビアに埋め込まれ、各半導体素子と電気的に接続されている。この実施例では、各配線基板及び導電ビア積層板のビアは、厚さ方向に分割されているので、接続電極２４が積層パッケージ２０の側面から露出している。したがって、導電層２３が外部端子として外部機器のピンと電気的接続を行うことができる。また、接続電極２４は、外部に露出しているので、この部分を外部端子とすることができる。
【００１３】すなわち、導電層２３を外部端子とするときは、外部機器の端子構造のピン２８で積層パッケージ２０の上下に形成された導電層を挟んでこれを支持する（図７参照）。接続電極２４を外部端子とするときは、図６に示すように、積層パッケージ２０の対向する両側面に露出する接続電極２４を外部機器の端子構造のピン２８で挟んでこれを支持する。この場合、導電層２３は、端子として用いないので接続電極２４と接続する必要はなく、必要に応じて、接地線に接続された接続電極に接続させてシールド作用を持たせるようにする。半導体装置を搭載するシステム装置などの外部機器には、この外部機器のシステム側基板に装着した板ばね形状の端子を設け、この板ばね（ピン）２８ににより積層パッケージ２０の外部端子を圧接するように嵌装させる。パッケージ全体の大きさは、パッケージ搭載部と接続端子部を加えた大きさとなり、小型パソコン、携帯端末、ボイスレコーダ等に使用される携帯型記憶媒体などのシステム装置に適用することが可能である。また、パッケージの着脱を容易にするために外部端子表面に硬質金めっきを施すことも可能である。
【００１４】次に、図５を参照してこの実施例の積層パッケージの製造方法を説明する。積層パッケージ２０は、半導体素子２２を搭載する配線基板２８、パッケージを密封する上層配線基板２７、半導体素子２２を収容する開口部を有する導電ビア積層板２５、下層の配線基板２６から構成されている。すなわち、パッケージは、上層及び下層の配線基板２７、２６の間に導電ビア積層板２５と配線基板２８との積層体が複数積層され、加熱加圧されて一体に構成されている。半導体素子２２を搭載する配線基板２８は、厚さ４０μｍ程度の銅箔付きポリイミド基板もしくはプリント積層板などの絶縁板を用いる。これら積層された配線基板、導電ビア積層板には積層方向に共通の接続電極２４がビアに埋め込まれるように形成されている。接続電極２４は、各半導体素子２２とは配線基板や積層板に形成された配線を介して電気的に接続されている（図５（ａ））。次に、上記積層体をパッケージ外形に沿って成形するときに、整列しているビアの中心、すなわち、接続電極２４の中心に沿ってブレード、ルータなどで切断し、図４に示す積層パッケージ２０の側面に接続電極２４を露出させる。次に、積層体の上下にこの接続電極２４に接続するように、導電層２３、２３′を形成する（図５（ｂ））。各配線基板及び導電ビア積層板間の層間接続を行うためのビアには接続電極として、銀又は銅フィラー入りの導電性樹脂ペーストか、銅、金めっきが充填される。ビアは、ドリルを用いてスルーホールを形成する。
【００１５】この実施例では、配線基板などのビアを分割してそこに埋め込まれている接続電極を積層パッケージの側面に露出させているので、放熱特性がさらに向上すると共に、外部機器の端子構造が積層パッケージをその側面の接続電極で支持することができるので、積層パッケージの支持手段が多くなる。また、この構造の場合、積層パッケージの上下に外部端子を形成しないのでその分半導体装置の薄型化が進む。半導体装置は、以上のような構成により、薄い積層型パッケージを有する半導体装置を得ることができる。また、積層の上下を導電ビア積層板により挟まれているので、半導体素子に対する密閉性が高くなっている。また、導電ビア積層板に形成されているチップキャビティ部には半導体素子が収容されているが、チップキャビティ部の厚さ及び面積は半導体素子より小さいのでこの中に半導体素子が収容されても半導体素子とチップキャビティ部の内壁との間には空間が形成されている。例えば、この半導体装置を曲げることにより半導体素子が少し伸びてもチップキャビティ部との間には空間があり、この空間が半導体素子の伸びを吸収することができる。したがって、半導体装置に外力が加わっても発生する応力を吸収することが可能になる。
【００１６】次に、図８を参照して第３の実施例を説明する。図８は、半導体装置の断面図である。この実施例では積層パッケージの上下両面に形成される導電層をシールド膜として使用する場合について説明する。この半導体装置は、積層パッケージ３０を有し、積層パッケージ３０は、半導体素子３２を搭載する複数の配線基板３８と、配線基板３８に搭載された半導体素子３２を収容する開口部、すなわちチップキャビティ部３５′を備えた複数の導電ビア積層板３５とを具備し、これら導電ビア積層板３５と配線基板３８とを交互に積層することにより、半導体素子の積層構造を実現している。この実施例では半導体素子３２は、例えば、４個積層されて積層体が構成される。この積層体の上下には上層配線基板３７及び下層配線基板３６によって挟まれて半導体素子３２が密閉されるようになっている。この積層体には、各半導体素子３２にパッドを介して接続される接続電極３４ａ、３４ｂ、３４ｃが積層体のビア内部に形成されている。これら接続電極は、グランド（ＧＮＤ）線に繋がる接続電極３４ｃ、信号線に繋がる接続電極３４ａ、３４ｂから構成されている。さらに、上層及び下層の配線基板３７、３６には、アルミニウムや銅などの金属からなる複数に分割された導電層３３ａ、３３ｂ、３３′ａ、３３′ｂが形成されている。
【００１７】導電層は、例えば、スパッタリング法によるか、もしくは金属箔などから形成される。導電層３３ａ、３３′ａは、グランド線に繋がる接続電極３４ｃに電気的に接続され、信号線に繋がる接続電極３４ａ、３４ｂとは非接触の状態にある。導電層３３ａ、３３′ａは、グランド線に接続することによりシールド効果を有するようになる。導電層の材料や厚さ、接続電極の材料や幅などを適宜調整することによりこの効果を調整できる。導電層３３ｂは、信号線に繋がる接続電極３４ｂに電気的に接続され外部端子として用いられる。また、導電層は、積層パッケージの放熱効果を向上させることができる。
【００１８】次に、図９乃至図１１を参照して第４の実施例を説明する。図９は、外部機器の内部に配置された端子と積層パッケージの斜視図、図１０は、外部機器の斜視図、図１１は、外部機器に挿入される積層パッケージの他の例を示す斜視図である。この実施例では、第１乃至第３の実施例の積層パッケージを外部機器の内部に形成した端子に装着することに特徴がある。積層パッケージ全体の大きさは、パッケージ搭載部と接続端子部を加えた大きさとなり、小型パソコン、携帯端末、ボイスレコーダ等に使用される携帯型記憶媒体などのシステム装置を構成する外部機器に適用することが容易になる。図９に示すように外部機器４０には、本発明の半導体装置であるカード状の積層パッケージ４２が出し入れできる開口部４４が形成されており、開口部４４を塞ぐ蓋４２を明けて、積層パッケージ４１を挿入すると、外部機器４０の内部に配置形成されている端子板４３の板ばねに積層パッケージ４１の外部端子４８が当接して両者が電気的に接続される。
【００１９】図１１は、貫通口４６が形成されたカード状の積層パッケージ４５の斜視図であり、これを開口部４４に挿入するときは、貫通口４６をシール４７などで塞いだ状態で挿入する。この場合、外部機器４０に貫通口４６を感知するシステム、例えば、貫通口４６を通過するピンあるいは光線を発射及びディテクトする装置を設けておき、これをシールで遮ったときは半導体装置のメモリのリード／ライトができないようにしておく。このような構成の積層パッケージを用いると、メモリは、必要なときにリード／ライトができ、必要なときにリード／ライトを止めることが可能になる。この実施例では、カセットテープをカセットデッキニ入れるように積層パッケージを出し入れさせるので、その操作が非常に簡単にできる。
【００２０】
【発明の効果】本発明は、高密度化と共に薄型化が進んでＩＣカードや携帯電話などの用途拡大が進む半導体装置の開発に向けて厚さが３０乃至２００μｍ程度の薄型の半導体チップに適した薄い積層型パッケージを有し、薄く放熱性が高く、シールド効果に優れ、システム装置に着脱が容易な積層型半導体装置及びこの装置を搭載したシステム装置が得られる。
【図面の簡単な説明】
【図１】本発明の積層型パッケージを用いた半導体装置の斜視図及び下層の配線基板の外部端子を示す斜視図。
【図２】図１に示す半導体装置を構成する積層パッケージの斜視図。
【図３】本発明の半導体素子を積層パッケージに組み立て完成させた後に搭載するシステム装置の断面図。
【図４】本発明の積層型パッケージを用いた半導体装置の斜視図。
【図５】図４に示す半導体装置の製造工程を説明する断面図。
【図６】本発明の半導体素子を積層パッケージに組み立て完成させた半導体装置とこれを搭載するシステム装置の端子を配置した斜視図。
【図７】図３の一部を拡大した部分断面図。
【図８】本発明の半導体装置の断面図。
【図９】本発明の外部機器内部に配置された端子と積層パッケージの斜視図。
【図１０】本発明の半導体装置を装着する外部機器の斜視図。
【図１１】本発明の外部機器に挿入される積層パッケージの他の例を示す斜視図。
【図１２】従来の半導体装置の平面図及び断面図。
【図１３】従来の半導体装置の平面図及び断面図。
【図１４】従来の半導体装置の平面図及び断面図。
【符号の説明】
１、３８、１１２・・・配線基板、２、２７、３７、１０９・・・上層配線基板、３、２５、３５、１１１・・・導電ビア積層板、４、２６、３６、１１０・・・下層配線基板、５、２２、３２、１１３・・・チップ、６、３５′、１１８・・・開口部、７、２０、３０、４１・・・積層パッケージ、８、２８、１０２・・・端子の板ばね、９、１０１・・・端子、１０、１０′、２３、２３′、３３ａ、３３′ａ、３３ｂ、３３′ｂ・・・導電層、１１、２１、２４、３１、３４、３４ａ、３４ｂ、３４ｃ，４１、１１６・・・接続電極、１２、４２、１１５・・・配線、１３・・・システム側基板、３９、１１４・・・接着剤、４０・・・外部機器、４２・・・蓋、４３・・・端子板、４４・・・外部機器の開口部、１００・・・システム側基板、１０３・・・モジュール基板、１０４、１０６・・・パッケージ、１０５・・・外部端子、１０８・・・接続端子。

【特許請求の範囲】
【請求項１】それぞれ接続電極が形成された複数のビア及びこの接続電極に電気的に接続された配線を備えた積層された複数の配線基板と、前記積層された複数の配線基板の上に積層され、且つそれぞれ接続電極が形成された複数のビア及びこの接続電極に電気的に接続された配線を備えた上層配線基板と、前記各配線基板に搭載され、前記配線と電気的に接続された半導体素子と、収容される前記半導体素子の容積より大きいチップキャビティ部を有し、複数のビアに埋め込み形成された接続電極を備え、且つ各々が前記各配線基板の上に積層された複数の導電ビア絶縁基板と、前記上層配線基板の上面又は前記積層された複数の配線基板の下層の配線基板下面もしくはその双方の面に形成された複数の導電層とを具備し、前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板は、前記各接続電極を介して互いに電気的に接続されることを特徴とする半導体装置。
【請求項２】前記導電層は、外部接続端子として用いられることを特徴とする請求項１に記載の半導体装置。
【請求項３】前記外部接続端子１ピンの面積は、直径１ｍｍ以上もしくは１ｍｍ平方以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板の前記各接続電極の少なくとも１つは接地線に接続され、前記導電層の少なくとも１つは前記接続配線を介して前記接地線に電気的に接続されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】前記導電層の少なくとも１つは放熱層として用いられることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】前記複数の導電層の前記上層配線基板の上面又は前記積層された複数の配線基板の下層の配線基板下面に占める面積は、５０％乃至９５％の範囲にあることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
【請求項７】前記配線基板、前記上層配線基板及び前記導電ビア絶縁基板に形成されたビアは、前記各基板の側面に露出しており、前記ビアに埋め込まれた接続電極は、前記各基板の側壁から露出していることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置。
【請求項８】前記各基板の側壁から露出している接続電極は、外部接続端子として用いられることを特徴とする請求項７に記載の半導体装置。
【請求項９】前記半導体素子は、厚さが略３０乃至２００μｍであることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体装置。
【請求項１０】請求項１乃至請求項９のいずれかに記載された半導体装置の外部接続端子が嵌装された板ばね形状の端子を有する基板を具備したことを特徴とするシステム装置。

【図１】