半導体装置及びレベルシフト回路
【課題】 多ビット化でもチップサイズの増大を抑える半導体装置を提供する。
【解決手段】 電位VHと電位VLの間に生じる電圧が分圧され、入力信号D0〜DN−1に基づいて分圧により生じた複数の電位3〜9のいずれかを出力可能な高耐圧デジタル/アナログ変換器1は、複数の素子群11,13と、出力素子群15と、入力信号の電位を出力素子群15と複数の素子群11,13のそれぞれが動作するために必要な電位にレベルシフトして印加するレベルシフト部17を備え、複数の電位3〜9が電位レベル順に複数にグループ化され、複数の素子群11,13のそれぞれは各グループに対応して設けられて対応するグループの電位間の電圧が印加されて動作して入力信号に基づいて対応するグループ内の電位のいずれかを出力し、出力素子群15はVHとVLの間の電圧が印加されて動作して入力信号に基づいて複数の素子群11,13が出力可能な電位のいずれかを出力する。
【解決手段】 電位VHと電位VLの間に生じる電圧が分圧され、入力信号D0〜DN−1に基づいて分圧により生じた複数の電位3〜9のいずれかを出力可能な高耐圧デジタル/アナログ変換器1は、複数の素子群11,13と、出力素子群15と、入力信号の電位を出力素子群15と複数の素子群11,13のそれぞれが動作するために必要な電位にレベルシフトして印加するレベルシフト部17を備え、複数の電位3〜9が電位レベル順に複数にグループ化され、複数の素子群11,13のそれぞれは各グループに対応して設けられて対応するグループの電位間の電圧が印加されて動作して入力信号に基づいて対応するグループ内の電位のいずれかを出力し、出力素子群15はVHとVLの間の電圧が印加されて動作して入力信号に基づいて複数の素子群11,13が出力可能な電位のいずれかを出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置、及び入力信号の電位をレベルシフトするレベルシフト回路に関する。
【背景技術】
【0002】
近年、映像表示装置はデジタル化が進み映像信号もデジタル化して取り扱われている。このデジタル値の信号をアナログ値に変換し、映像表示装置に供給するためにデジタル/アナログ変換器(DAC)が用いられている。このDACには高速変換が要求され、通常nビットのDACの場合2n個の基準抵抗で作成された基準電圧値を出力値として用いる方式が取られる。基準電圧値を出力に取り出す方法として種々の方法があるが、素子数が少なくてすむ代表的な二つの方法を以下に示す。
【0003】
一つは、例えば図14にあるように、例えばトランジスタ等により実現されるスイッチをトーナメント状に多段に接続して構成する方法である(例えば、非特許文献1参照)。この構成は後述の図15を用いて表すように電源側の高電位VHと低電位VLとの間の電圧が小さなときに用いられる。
【0004】
図14は、入力データが3ビットのデジタル値である場合のトーナメント方式によるデコーダ回路101を示す図である。
【0005】
図14において、VHとVLは抵抗分割されており、分圧されて生じた電位103〜117のいずれかが入力データD0〜D2に基づいてデコーダ回路101により選択されて出力される。デコーダ回路101は、スイッチ119〜145がトーナメント状に多段に接続されて構成されている。
【0006】
具体的には、第1段を構成するスイッチ119〜133はそれぞれ分圧されて生じた電位103〜117に接続されている。スイッチ119、123、127及び131のそれぞれは、入力データD0が“H”のときは対応する電位103、107、111及び115を出力し、入力データD0が“L”のときは電位出力を行わない。スイッチ121、125、129及び133のそれぞれは、入力データD0が“L”のときは対応する電位105、109、113及び117を出力し、入力データD0が“H”のときは電位出力を行わない。
【0007】
また、第2段を構成するスイッチ135〜141のそれぞれは、第1段を構成するスイッチ119〜133に以下の関係で接続されている。入力データD1が“H”のときには、スイッチ135はスイッチ119とスイッチ121のいずれか一方が出力する電位を出力し、スイッチ139はスイッチ127とスイッチ129のいずれか一方が出力する電位を出力する。スイッチ135、139は、入力データD1が“L”のときには電位出力を行わない。入力データD1が“L”のときには、スイッチ137はスイッチ123とスイッチ125のいずれか一方が出力する電位を出力し、スイッチ141はスイッチ131とスイッチ133のいずれか一方が出力する電位を出力する。スイッチ137、141は入力データD1が“H”のときには電位出力を行わない。
【0008】
出力側に最も近い第3段を構成するスイッチ143及びスイッチ145のそれぞれは、第2段を構成するスイッチ135〜141に以下の関係で接続されている。スイッチ143は、入力データD2が“H”のときにはスイッチ135とスイッチ137のいずれか一方が出力する電位を出力し、入力データD2が“L”のときには電位出力を行わない。スイッチ145は、入力データD2が“L”のときにはスイッチ139とスイッチ141のいずれか一方が出力する電位を出力し、入力データD2が“H”のときには電位出力を行わない。
【0009】
そして、デコーダ回路101は、スイッチ143と145のいずれか一方が出力する電位を出力信号(OUT)として出力する。例えば、入力データD0、D1及びD2がそれぞれ“H”、“L”、“H”の場合、スイッチ119、123、127、131、137、141及び143がそれぞれ対応する電位を出力する。これに対し、スイッチ121、125、129、133、135、139、145は電位出力を行わない。その結果、スイッチ123、137及び143により出力される電位107が、デコーダ回路101による出力信号(OUT)として出力される。以上のように、トーナメント方式はスイッチの配列がデコード機能を兼ねるため、最小の素子数で実現できるDACとなる。
【0010】
図15は、図14において、スイッチを低耐圧スイッチトランジスタにて表現した回路図である。
【0011】
電源として、高電位をVH=5v、低電位をVL=0vとする。INVERTER(ロジック回路)の電源もVDD=5v、VSS=0vとする。この場合、デコーダ回路内のトランジスタのゲートには“H”=5v、“L”=0vが供給される。入力データD0〜D2により選択されたトランジスタがONし、選択された電位を出力する。なお、VDDが3vであれば、3v信号を5v信号に変換するレベルシフト回路が必要となる。
【0012】
図15において、図14のスイッチ119、121、123、125、135、137及び143に対応するトランジスタは、Pチャネルトランジスタ(Pch_Tr)とされ、スイッチ127、129、131、133、139、141及び145に対応するトランジスタはNチャネルトランジスタ(Nch_Tr)とされている。ここで、Pch_Trはゲートに“L”=0vが供給された場合に“ON”して“H”=5vが供給された場合に“OFF”するため、VH側でON抵抗が小さくなる。また、Nch_Trはゲートに“H”が供給された場合に“ON”して“L”が供給された場合に“OFF”するため、VL側でON抵抗が小さくなる。
【0013】
他のDACは、スイッチトランジスタのゲート信号でデコードを行うものである。
【0014】
図16は、スイッチトランジスタのゲート信号でデコードを行う、3ビットの場合の回路図である。スイッチトランジスタのゲートに接続されたNAND又はNOR回路でデコードを行い、“ON”するスイッチトランジスタが一つ選択され出力される。
【0015】
図17は、6ビットの場合の回路図である。上位のデコード回路と下位のデコード回路が直列に接続され、6ビット化されている。この方式の回路では、電源VHとVLの抵抗分割で作られた選択電位点から出力までのスイッチトランジスタの直列接続段数を少なくすることが出来る。なお、図17はVH付近の9つの電位の選択回路で、あとは省略されている。6ビットの場合には64の選択電位点がある。
【0016】
また、図16、図17において、電源としての電位VHは5v以上の高電圧の場合で、例えば15vであるとする。VLは0vとする。VHが高電圧のためデコーダ回路内のスイッチトランジスタ、及び、NAND回路、NOR回路、INVERTER回路、レベルシフト回路内のトランジスタなどはすべて高耐圧トランジスタHV_Trで構成されている。HV_TrはON抵抗が大きく、さらにVHとVLの中間電圧付近では基板バイアス効果も加わりさらにON抵抗が大きくなる。この場合にはスイッチトランジスタにPch_Tr、Nch_Tr双方を並列接続にして用いることもある。なお、入力データは5v(又は3v)信号で、レベルシフト回路により15vに変換されて用いられる。
【0017】
【特許文献1】David Johns、外著,“Analog Integrated Circuit Design”,John Wiley & Sons Inc,1996年11月15日,p.463-465
【発明の開示】
【発明が解決しようとする課題】
【0018】
ところで、現在、テレビやOA機器などの大型映像表示装置においては高精細化や多階調化が要求されている。又同時に、競争及び市場の成熟に伴う低価格化も要求される。高精細化は画素数の増加を意味し、画素にアナログ電圧を供給するDACの個数の増加を意味する。(1画素は赤(R)、緑(G)、青(B)3色のサブピクセルで構成されており、1サブピクセルに1DAC必要とされる。)多階調化はDACの多ビット化を意味している。また、大型映像表示装置では高電圧が用いられ、よって高耐圧トランジスタHV_Trを用いた高電圧用DAC(HV_DAC)が必要とされる。なお、数百個のDACを1チップに集積したものをドライバーICと称し、大型映像表示装置ではこのドライバーICを十数個から数十個使われている。
【0019】
HV_Trをトーナメント方式DACに用いると、例えばnビットのDACの場合、n段のHV_Trによるスイッチが直列に接続されることになり、ON抵抗が大きく、高速変換性能に障害を生じる。さらに前記基板バイアス効果により、VHとVLの中間電圧付近ではスイッチトランジスタのPch_Tr、Nch_Tr併用が必須となり、素子数も多くなる。
【0020】
また、スイッチトランジスタのゲート信号によりデコードを行い、スイッチトランジスタの直列接続段数を減らした場合には、NANDやNOR回路も多入力にしなければならない。その結果NANDやNOR回路内でHV_Trの直列接続ができることになり、基板バイアス効果によりトランジスタのVt(しきい値電圧)が上昇し、動作不良等の不具合が生じることとなる。これを防止するためには、4入力以上は3入力以下のロジックに分解すること等がなされる。しかしながら、この場合には素子数が増加することになり、素子サイズの大きなHV_Trを多用することはDACサイズの拡大、さらにDACを数百個集積したチップサイズに多大な影響を及ぼすことになる。
【0021】
このように、従来の技術においては、多ビット化、映像表示装置上では多階調化が、チップサイズやコスト及び性能の点で非常に困難であった。
【0022】
そこで、本発明の目的は、多ビット化においても、チップサイズの増大を抑え、さらに性能及び動作の確実性も確保できる半導体装置を提供することにある。
【0023】
また、本発明の他の目的は、上記半導体装置に適したレベルシフト回路を提供することである。
【課題を解決するための手段】
【0024】
請求項1に係る発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、それぞれが各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、入力信号に基づいて複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、入力信号の電位をレベルシフト可能なレベルシフト手段と、を備え、出力素子群は、第1電位と第2電位の間の電圧が印加されて動作し、複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作し、レベルシフト手段は入力信号の電位を出力素子群と複数の素子群のそれぞれが動作するために必要な電位にレベルシフトして印加するものである。
【0025】
このように出力素子群には第1電位と第2電位の間の電圧が印加されて、第1電位と第2電位の間の電圧が大きな値であれば所謂高耐圧半導体素子が必要とされるものの、複数の素子群における各素子には、第1電位と第2電位の間の電圧よりも小さな値となるそれぞれ対応するグループの電位間の電圧が印加されるだけで足り、グループ化を進めることにより所謂低耐圧半導体素子を可能な限り用いることができ、高耐圧半導体素子を極力用いる必要がない。特に、低耐圧半導体素子を用いることができる結果、多ビット化のために多段構成の段数が多くなっても、素子として使用したスイッチトランジスタにおけるON抵抗の増加も抑えることができる。
【0026】
なお、上記半導体装置は、デジタル/アナログ変換器、アナログ/デジタル変換器、ドライバー、デコーダなどに組み込まれて利用できる。また、多ビット化が進む映像表示装置(例えば液晶ディスプレイ装置)に組み込まれてもよく、高電圧化が伴う電源に用いられてもよい。
【0027】
請求項2に係る発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、それぞれが各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、入力信号に基づいて複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、を備え、出力素子群は、第1電位と前記第2電位の間の電圧が印加されて動作し、複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作するものである。
【0028】
請求項3に係る発明は、入力信号の電位をレベルシフトするレベルシフト回路において、第1電位又は第1電位よりも高電位の第2電位である入力信号が入力されるキャパシタ手段と、キャパシタ手段に接続するラッチ回路と、を備え、ラッチ回路は、第1電位の入力信号がキャパシタ手段に入力されたことに応答して第3電位の出力信号を生成して出力し、第1電位よりも高電位である第2電位の入力信号がキャパシタ手段に入力されたことに応答して第4電位の出力信号を直接生成して出力するものである。
【0029】
このようなレベルシフト回路は、構成を連続的に接続して段階的な電位のレベルシフトも可能な構成であり、請求項1に記載の半導体装置において用いられる場合においても各グループで必要とされる異なった電位による電圧を供給できる。
【発明の効果】
【0030】
以上のように、本発明の半導体装置によれば、多ビット化が進み、装置全体では高耐圧が要求される場合であっても、低耐圧半導体素子を可能な限り用いることができ、高耐圧半導体素子を極力用いる必要がないため、チップサイズを抑えることができ、それに伴いコストも抑えることができる。また、低耐圧半導体素子を用いることができる結果、多ビット化のために多段構成の段数が多くなっても、素子として使用したスイッチトランジスタにおけるON抵抗の増加も抑えることができるため、高速変換性能が低下することはない。
【0031】
本発明のレベルシフト回路によれば、構成を連続的に接続して段階的な電位のレベルシフトも可能な構成であり、請求項1に記載の半導体装置において用いられる場合においても各グループで必要とされる異なった電位による電圧を低電圧で供給できるので、ラッチ回路においても低耐圧半導体素子を用いることができ、高耐圧半導体素子を極力用いる必要がなく、チップサイズを抑えるとともにコストも抑え、動作を確実なものとできる。さらに、キャパシタ手段を用いることにより、入力信号のうちの直流成分をカットでき、交流成分を用いるため、任意の電圧値のレベルシフトも可能となる。
【発明を実施するための最良の形態】
【0032】
図1は、本発明の実施の形態に係る高耐圧デジタル/アナログ変換器(HV_DAC)の概略ブロック図である。
【0033】
図1において、第1電位VLと第1電位VLよりも高電位な第2電位VHの間に生じる電圧は電位3〜9に分圧されている。ここで、電位3は電位VHであり、電位9は電位VLとする。デコーダ回路1は入力信号D0〜DN−1に基づいて分圧により生じた複数の電位3〜9のいずれかを出力可能なものである。
【0034】
分圧により生じた複数の電位3〜9は、電位3〜5、・・・、電位7〜9のように、電位レベル順に複数にグループ化されている。
【0035】
デコーダ回路1は、複数の素子群11〜13と出力素子群15とレベルシフト部17を備える。
【0036】
複数の素子群11〜13はそれぞれ前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能なものである。図1においては、素子群11は電位3〜5のいずれかを出力可能であり、他の素子群についても同様とする。
【0037】
出力素子群15は、入力信号に基づいて前記複数の素子群11〜13が出力可能な電位のいずれかを出力可能なものである。
【0038】
レベルシフト部17は、入力信号D0〜DN−1の電位をレベルシフト可能なものである。
【0039】
続いて、図1のHV_DACの動作を説明する。
【0040】
出力素子群15は、第1電位VLと第2電位VHの間に生じる電圧が印加されて動作する。また、複数の素子群11〜13はそれぞれ対応するグループの電位間の電圧が印加されて動作する。例えば素子群11の場合には電位3〜5間の電圧が印加されて動作する。
【0041】
出力素子群15と複数の素子群11〜13は、素子として例えばpMOSトランジスタやnMOSトランジスタが用いられ、シリコン基板中に基板と異なる領域が形成される必要があり、その領域であるウェル(Well)を基板電位より分離可能な例えばトリプルウェルプロセスを用いて実現される。出力素子群15は第1電位VLから第2電位VHまでの高電圧が印加されて動作するため、出力素子群は、例えばハイボルトトランジスタHV_Trなどの高耐圧のトランジスタなどを用いて実現される。それに対して、複数の素子群11〜13はそれぞれ対応するグループの電位間の電圧が印加されて動作するため、これらの素子群11〜13は、例えばローボルトトランジスタLV_Trなどを用いて実現することができる。HV_Trは出力(OUT)に近いトランジスタのみに使用されるため、選択電位点から出力までのON抵抗は小さくてすむ。
【0042】
レベルシフト部17は、入力信号D0〜DN−1の電位を出力素子群15と複数の素子群11〜13のそれぞれが動作するために必要な電位にレベルシフトして印加する。
【0043】
図2は、本発明の実施の形態の具体例の一つを示す図である。
【0044】
図2において、第1電位VLと第2電位VHの間に生じる電圧は電位19〜25に分圧されている。電位19〜25は、電位19〜21と電位23〜25にグループ化されている。ここで、入力信号D0〜DN−1はデジタル値の入力データであり、5v以上である例えば5v〜10vの高電位“H”に対応する電位がVHであり、“L”に対応する電位がVLとする。そして、電位19が電位VHであり、電位23が電位VMであり、電位25が電位VLであるとする。
【0045】
デコーダ回路1’は、素子群27及び29と出力素子群31とレベルシフト部群33とレベルシフト部35を備える。図2の素子群27及び29が図1の素子群11〜13に対応し、図2の出力素子群31が図1の出力素子群15に対応し、図2のレベルシフト部群33とレベルシフト部35を併せたものが図1のレベルシフト部17に対応する。
【0046】
素子群29は、例えば図14にあるような多段構成のものであり、電位VMと電位VLの間に生じる電圧が印加されて動作することにより、入力信号D0〜DN−2に基づいて電位23〜25のいずれかを出力可能なものである。
【0047】
レベルシフト部群33は、入力信号D0〜DN−2の電位を電位VH又は電位VMにレベルシフトして素子群27に印加する。
【0048】
素子群27は、例えば図14にあるような多段構成のものであり、電位VHと電位VMの間に生じる電圧が印加されて動作することにより、入力信号D0〜DN−2に基づいて電位19〜21のいずれかを出力可能なものである。
【0049】
レベルシフト部35は、入力信号DNの電位を電位VH又は電位VLにレベルシフトして出力素子群31に印加する。
【0050】
出力素子群31は、電位VHと電位VLの間に生じる電圧が印加されて動作することにより、入力信号DNに基づいて素子群27と29が出力可能な電位のいずれかを出力可能なものである。
【0051】
図3は、図2のHV_DACをトランジスタにより実現したものを示す図である。
【0052】
図3において、VL=0v、VM=5v、VH=10vとする。図3において、各スイッチは、ウェル(Well)を基板電位より分離可能なプロセスを用いて実現されている。VLとVM間は図14のLV_DACと同様の構成とする。そのため、入力データの0〜5vはそのまま使用できる。VMとVH間も図14のLV_DACと同様の構成であるが、PchバックゲートはVHであり、NchバックゲートはVMである。さらに、ゲート信号は、入力データ信号がレベルシフトされて“H”=10v、“L”=5vの信号として作られる。これにより、VM=5vとVH=10v間の高耐圧をローボルトトランジスタLV_Trで作成することができる。なお、同様に、10v以上の高電圧もLV_Trで作成可能である。なお、図3では、10v以上の回路は省略されている。
【0053】
出力(OUT)に近いトランジスタにはVL=0vからVH=10vまでの高電圧が加わるため、これらのトランジスタはHV_Trで作成される。HV_Trは出力(OUT)に近いトランジスタのみに使用されるため、VH、VM、VLの抵抗分割で作られた選択電位点から出力までのON抵抗は小さくてすむ。
【0054】
よって、図3の多ビットのHV_DACは、まずHV_Trよりサイズ的に小さなLV_Trで作成することからチップサイズの観点から優れ、さらにON抵抗が小さくなることから性能の観点からも優れたものである。
【0055】
なお、図1の素子群11〜13が多段構成の場合、例えば図4の素子群40のように構成してもよい。
【0056】
具体的には、図4の素子群40は入力信号に基づいて電位37〜43のいずれかを出力可能なものである。素子群40は、電位37と電位39の間に生じる電圧で動作する素子群45と、電位41と電位43の間に生じる電圧で動作する素子群47と、電位37と電位43の間に生じる電圧で動作する素子49、51と、及びレベルシフト部53とを有する。そして、素子群45と素子群47はそれぞれ入力信号に基づいて電位37から39と電位41から43のいずれかを出力可能なものである。素子49と素子51は入力信号に基づいて素子群45と素子群47が出力可能な電位のいずれかを出力可能なものである。レベルシフト部53は、入力信号の電圧をレベルシフトして素子群45に印加するものである。このように図1の素子群11〜13が多段構成の場合、少なくとも最終段を構成する素子が対応するグループの電位間の電圧が印加されて動作すればよいため、印加される電圧値の大きさに応じた回路設計を行える。
【0057】
また、図5にあるように、デコーダ回路1’’は、レベルシフト部17を含めず、出力素子群15と素子群11〜13とを備えたものと捉えてもよい。
【0058】
図6は各選択電位毎に、スイッチトランジスタをビット数分並べたデコード方式である。トーナメント方式より素子数は多くなるが、同サイズのトランジスタを並べるだけなので、配置が単純になる利点がある。
【0059】
さらにビット数が多くなり、LV_TrといえどもON抵抗が大きくなりすぎる場合は、HV_DACと同様にスイッチトランジスタのゲート信号でデコードを行い、スイッチトランジスタの直列段数を減らす。図7は6ビットを3・2・1に分けた場合であるが、5・1に分けてもかまわない。LV_Trは4入力以上のロジック(NAND、NOR)が可能で、3入力以下のロジックに変換する必要がないため、素子数は増加しない。nビットを性能と素子数、双方を勘案し最良となる比率で設計することができる。
【0060】
図8はスイッチトランジスタのゲート信号をデコードする方式であるが、NANDやNORを用いずラッチ回路で行う方式である。RESET信号が新たに必要となり、素子数も増える。回路1と2の違いは使用電源の違いのみである。デコードにより選択電位箇所を一つ決める前に、RESETにより全てを一度非選択にする必要があり、他のデコード回路とはこの部分のみ動作が異なる。尚、RESET期間では自動的に全て非選択になり、RESETを解除すれば自動的にデータがデコードされる回路になっており、RESETとデータの入力タイミング規定はない。なお、図8において、回路1と2におけるD0〜D4及びRESETはそれぞれ信号D0〜D4及びRESETの2段のインバータを通過後の信号(正転信号)である。また、回路1と2におけるXD0〜XD4及びXRESETはそれぞれ信号D0〜D4及びRESETのインバータを通過後の信号(反転信号)である。
【0061】
さらに、電源VH及びVLとロジック回路の電源VDD及びVSSは異なる場合がある(例えば、VH=15v、VL=0vであり、VDD=3v、VSS=0vなど)が、レベルシフト回路を用いることにより本実施例と同様のHV_DACを構成することができる。
【0062】
続いて、レベルシフト回路について説明する。レベルシフト回路は、二つのものが考えられる。一つはHV_Trを用いて構成されるものであり、もう一つはLV_Trのみを用いて構成されるものである。
【0063】
図9と図10は、HV_Trを用いて構成されるレベルシフト回路の動作を示す図である。
【0064】
まず、図9は、初期状態としてDATA=“L”とした場合を示す図である。INV1の出力は“H”=5vであり、INV2の出力は“L”=0vである。トランジスタT1は“OFF”であり、T2は“ON”である。T2が“ON”であるため、T2のドレイン電圧は0vになる。T3のゲートはT2のドレインと接続されており、T3のゲートが“L”=0vでT3は“ON”となる。T1は“OFF”であるため、T3のドレイン電圧は10v=“H”となる。T4のゲートはT3のドレインと接続されており、T4は“OFF”となる。
【0065】
次に、T5のゲートはT2のドレインに接続されているため“ON”となり、T6のゲートはT3のドレインに接続されているため“OFF”となる。T8のゲート電圧は、T5が“ON”となるため10vである。この電圧はT8のソース電圧5vより大きく、トランジスタが“ON”するためのスレッショルド電圧より大きいためT8は“ON”となる。T8は“ON”であるためT8のドレイン電圧は5vとなる。T7のゲートはT8のドレインと接続されており、よってT7は“OFF”となる。
【0066】
以上をまとめると、T1=“OFF”、T2=“ON”、T3=“ON”、T4=“OFF”、T5=“ON”、T6=“OFF”、T7=“OFF”、T8=“ON”となり、出力は5vとなる。
【0067】
同様に、T9からT16の回路でも、T9=“OFF”、T10=“ON”、T11=“ON”、T12=“OFF”、T13=“ON”、T14=“OFF”、T15=“OFF”、T16=“ON”となり、出力は10vとなる。
【0068】
次に、図10はDATAが“H”になった場合を示す図である。DATAが“H”になった場合、前記回路状態が全て反転され、T1からT8の回路では10vが出力され、T9からT16の回路では15vが出力される。
【0069】
しかしながら、図9及び図10の回路には問題点が二点ある。第一の問題点は、DATA信号0〜5vをレベルシフタの初段(T1からT4及びT9からT12)で0〜10v又は0〜15vにフル増幅しなければならないことである。DATA信号の振幅が0〜3v等小さく、さらに電源が15v以上の高電圧まで必要な場合等では、極めて大きな増幅度が要求されるため、動作不良などの不具合が生じる恐れがある。
【0070】
第二の問題点は、T7とT8、T15とT17の基板バイアス効果があることである。通常、基板バイアスがかかっていなければ(ソース電圧とバックゲート電圧が同電位)、スレッショルド電圧は1v程度である。しかし、基板バイアスが大きくかかる(ソース電圧とバックゲート電圧に差がある)と、トランジスタがONするためのスレッショルド電圧も大きくなり、最悪の場合にはONできなくなる可能性がある。
【0071】
上記第二の問題点は、例えば図11の回路にすれば対策できる。図11の回路では、Wellを基板電位より分離可能なプロセスを用意し、基板バイアスがかからないようにしている。しかしながら、図11の回路でも、第一の問題点は解決されていない。
【0072】
図12と図13は、LV_Trを用いて構成されるレベルシフト回路の動作を示す図である。
【0073】
まず、図12は、DATA=“L”とした場合の電位状態図である。T1とT3、T2とT4はそれぞれINVERTERを形成している。この2つのINVERTERが、自分の入力は相手の出力へ、相手の入力は自分の出力へというようにラッチ回路を形成している。T9とT11、T10とT12も同様である。このラッチ回路は電源(5v、10v、15v)投入時、必ず“H”か“L”のどちらかを出力し安定している。
【0074】
ここでは、T1,T3_INV(T1とT3が形成するINVERTER)は“L”=5vを出力し、T2,T4_INVは“H”=10vを出力し、T9,T11_INVは“L”=10vを出力し、T10,T12_INVは“H”=15vを出力しているとする。
【0075】
T1,T3_INVは“L”=5vを出力しているためT7は“ON”となり、T7のドレイン電圧は10vとなる。そして、T5のゲート電圧は“H”=10vとなり、T5も“ON”となっている。一方、T2,T4_INVは“H”=10vを出力しているため、T8は“OFF”となる。T6のゲート電圧は5v付近の“L”電圧となっており、T6は“OFF”しているとする。
【0076】
同様にT15、T13は“ON”しており、T13のゲート電圧は15v、T16とT14は“OFF”しており、T14のゲート電圧は10v付近の電圧になっているとする。
【0077】
次に、図13は、DATAが“L”から“H”へ遷移する場合を示す図である。INV1の出力は“H”から“L”で、電圧振幅は5v(AC成分が5v)である。この振幅がコンデンサC1を通しT5のゲート電圧を下降させる。T5のゲート電圧がどの程度下降するかは、T7のON抵抗とC1のインピーダンス(=1/ωC)の抵抗比によって決まる。T7のON抵抗をC1のインピーダンスより十分大きく設定しておけば、T5のゲート電圧はほぼ5v下降して5v=“L”(DC10v−AC5v=5v)となり、T5は“OFF”となる。
【0078】
一方、INV2の出力は“L”から“H”に5v(AC成分5v)振幅する。この振幅がコンデンサC2を通しT6のゲート電圧を上昇させる。これによりT6が“ON”してT8のゲート電圧を下げると、T8が“ON”してT6のゲート電圧をさらに持ち上げる。すなわち、正帰還がかかっている。これによりT6とT8は完全に“ON”し、T6のゲート電圧を10v=“H”に固定する。ここでT6の駆動能力を大きくしておくと、T1,T3_INVとT2,T4_INVでできたラッチ回路を反転させることができる。ラッチ回路が反転しT1,T3_INVの出力が“H”=10vになると、T7は“OFF”しT5のゲート電圧を“L”レベルのまま状態保持する。
【0079】
ラッチ回路の出力をINV3、INV4で一度波形整形し、同様にC3、C4を通してT9,T11_INVとT10,T12_INVで作られたラッチ回路を反転していく。
【0080】
コンデンサでDC電圧をカットしAC成分だけでラッチ回路を反転させているため、0〜5vの信号から任意の電圧値のレベルシフト信号を作り出すことができる。C1、C2、5−10vのラッチ回路をなくし、INV1でC3を駆動し、INV2でC4を駆動すれば、0−5vの信号より10−15vの信号を直接作ることも可能である。
【0081】
LVロジックの遷移時間は非常に短く、高周波である。よって、コンデンサCのインピーダンス(=1/ωC)はコンデンサを小さくしてもかなり低インピーダンスにできる。そのため、図12と図13に示されるレベルシフト回路は、HV_Trを使ったレベルシフト回路に比べ小さくできる。
【0082】
なお、6ビットの場合に従来のもの(図17参照)と本願発明に係る実施例(図3参照)を比較すると、面積が約1/6になると見積られている。
【図面の簡単な説明】
【0083】
【図1】本発明の実施の形態にかかる高耐圧デジタル/アナログ変換器HV_DACの概略ブロック図である。
【図2】図1のHV_DACの具体例の一つを示した図である。
【図3】図2に示す具体例をトランジスタを用いて実現したものを示す図である。
【図4】図1の素子群11〜15が多段構成の場合に、素子群内の素子(特に、最終段(出力に最も近い段)を構成する素子)と印加される電圧との関係を示す図である。
【図5】HV_DACを素子群11〜13と出力素子群15を備えるものとしてもよいことを示す図である。
【図6】図1のHV_DACの具体例の他の一つであって、各選択電位毎にスイッチトランジスタをビット数分並べたものを示す図である。
【図7】図1のHV_DACの具体例の他の一つであって、スイッチトランジスタのゲート信号でデコードを行い、スイッチトランジスタの直列段数を減らすものを示す図である。
【図8】図1のHV_DACの具体例の他の一つであって、スイッチトランジスタのゲート信号をデコードする方式であるが、NANDやNORを用いずラッチ回路で行うものを示す図である。
【図9】HV_Trを用いて構成されるレベルシフト回路における、初期状態としてDATA=“L”とした場合の電位状態図である。
【図10】図9に示される回路と同じレベルシフト回路における、DATAが“H”になった場合の電位状態図である。
【図11】HV_Trを用いて構成されるレベルシフト回路における、バックバイアスがかからないようにしたものを示す図である。
【図12】LV_Trを用いて構成されるレベルシフト回路における、DATA=“L”とした場合の電位状態図である。
【図13】図12に示される回路と同じレベルシフト回路における、DATAが“L”から“H”へ遷移する場合を示す図である。
【図14】入力データが3ビットのデジタル値である場合のトーナメント方式によるデコーダ回路101を示す図である。
【図15】図14において、スイッチをトランジスタに置き換えたものの動作を示す図である。
【図16】スイッチトランジスタのゲート信号でデコードを行う、3ビットの場合の回路図である。
【図17】図16と同様にスイッチトランジスタのゲート信号でデコードを行うものであって、6ビットの場合の回路図である。
【符号の説明】
【0084】
1・・・・デコーダ回路
11・・・素子群
13・・・素子群
15・・・出力素子群
17・・・レベルシフト部
【技術分野】
【0001】
本発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置、及び入力信号の電位をレベルシフトするレベルシフト回路に関する。
【背景技術】
【0002】
近年、映像表示装置はデジタル化が進み映像信号もデジタル化して取り扱われている。このデジタル値の信号をアナログ値に変換し、映像表示装置に供給するためにデジタル/アナログ変換器(DAC)が用いられている。このDACには高速変換が要求され、通常nビットのDACの場合2n個の基準抵抗で作成された基準電圧値を出力値として用いる方式が取られる。基準電圧値を出力に取り出す方法として種々の方法があるが、素子数が少なくてすむ代表的な二つの方法を以下に示す。
【0003】
一つは、例えば図14にあるように、例えばトランジスタ等により実現されるスイッチをトーナメント状に多段に接続して構成する方法である(例えば、非特許文献1参照)。この構成は後述の図15を用いて表すように電源側の高電位VHと低電位VLとの間の電圧が小さなときに用いられる。
【0004】
図14は、入力データが3ビットのデジタル値である場合のトーナメント方式によるデコーダ回路101を示す図である。
【0005】
図14において、VHとVLは抵抗分割されており、分圧されて生じた電位103〜117のいずれかが入力データD0〜D2に基づいてデコーダ回路101により選択されて出力される。デコーダ回路101は、スイッチ119〜145がトーナメント状に多段に接続されて構成されている。
【0006】
具体的には、第1段を構成するスイッチ119〜133はそれぞれ分圧されて生じた電位103〜117に接続されている。スイッチ119、123、127及び131のそれぞれは、入力データD0が“H”のときは対応する電位103、107、111及び115を出力し、入力データD0が“L”のときは電位出力を行わない。スイッチ121、125、129及び133のそれぞれは、入力データD0が“L”のときは対応する電位105、109、113及び117を出力し、入力データD0が“H”のときは電位出力を行わない。
【0007】
また、第2段を構成するスイッチ135〜141のそれぞれは、第1段を構成するスイッチ119〜133に以下の関係で接続されている。入力データD1が“H”のときには、スイッチ135はスイッチ119とスイッチ121のいずれか一方が出力する電位を出力し、スイッチ139はスイッチ127とスイッチ129のいずれか一方が出力する電位を出力する。スイッチ135、139は、入力データD1が“L”のときには電位出力を行わない。入力データD1が“L”のときには、スイッチ137はスイッチ123とスイッチ125のいずれか一方が出力する電位を出力し、スイッチ141はスイッチ131とスイッチ133のいずれか一方が出力する電位を出力する。スイッチ137、141は入力データD1が“H”のときには電位出力を行わない。
【0008】
出力側に最も近い第3段を構成するスイッチ143及びスイッチ145のそれぞれは、第2段を構成するスイッチ135〜141に以下の関係で接続されている。スイッチ143は、入力データD2が“H”のときにはスイッチ135とスイッチ137のいずれか一方が出力する電位を出力し、入力データD2が“L”のときには電位出力を行わない。スイッチ145は、入力データD2が“L”のときにはスイッチ139とスイッチ141のいずれか一方が出力する電位を出力し、入力データD2が“H”のときには電位出力を行わない。
【0009】
そして、デコーダ回路101は、スイッチ143と145のいずれか一方が出力する電位を出力信号(OUT)として出力する。例えば、入力データD0、D1及びD2がそれぞれ“H”、“L”、“H”の場合、スイッチ119、123、127、131、137、141及び143がそれぞれ対応する電位を出力する。これに対し、スイッチ121、125、129、133、135、139、145は電位出力を行わない。その結果、スイッチ123、137及び143により出力される電位107が、デコーダ回路101による出力信号(OUT)として出力される。以上のように、トーナメント方式はスイッチの配列がデコード機能を兼ねるため、最小の素子数で実現できるDACとなる。
【0010】
図15は、図14において、スイッチを低耐圧スイッチトランジスタにて表現した回路図である。
【0011】
電源として、高電位をVH=5v、低電位をVL=0vとする。INVERTER(ロジック回路)の電源もVDD=5v、VSS=0vとする。この場合、デコーダ回路内のトランジスタのゲートには“H”=5v、“L”=0vが供給される。入力データD0〜D2により選択されたトランジスタがONし、選択された電位を出力する。なお、VDDが3vであれば、3v信号を5v信号に変換するレベルシフト回路が必要となる。
【0012】
図15において、図14のスイッチ119、121、123、125、135、137及び143に対応するトランジスタは、Pチャネルトランジスタ(Pch_Tr)とされ、スイッチ127、129、131、133、139、141及び145に対応するトランジスタはNチャネルトランジスタ(Nch_Tr)とされている。ここで、Pch_Trはゲートに“L”=0vが供給された場合に“ON”して“H”=5vが供給された場合に“OFF”するため、VH側でON抵抗が小さくなる。また、Nch_Trはゲートに“H”が供給された場合に“ON”して“L”が供給された場合に“OFF”するため、VL側でON抵抗が小さくなる。
【0013】
他のDACは、スイッチトランジスタのゲート信号でデコードを行うものである。
【0014】
図16は、スイッチトランジスタのゲート信号でデコードを行う、3ビットの場合の回路図である。スイッチトランジスタのゲートに接続されたNAND又はNOR回路でデコードを行い、“ON”するスイッチトランジスタが一つ選択され出力される。
【0015】
図17は、6ビットの場合の回路図である。上位のデコード回路と下位のデコード回路が直列に接続され、6ビット化されている。この方式の回路では、電源VHとVLの抵抗分割で作られた選択電位点から出力までのスイッチトランジスタの直列接続段数を少なくすることが出来る。なお、図17はVH付近の9つの電位の選択回路で、あとは省略されている。6ビットの場合には64の選択電位点がある。
【0016】
また、図16、図17において、電源としての電位VHは5v以上の高電圧の場合で、例えば15vであるとする。VLは0vとする。VHが高電圧のためデコーダ回路内のスイッチトランジスタ、及び、NAND回路、NOR回路、INVERTER回路、レベルシフト回路内のトランジスタなどはすべて高耐圧トランジスタHV_Trで構成されている。HV_TrはON抵抗が大きく、さらにVHとVLの中間電圧付近では基板バイアス効果も加わりさらにON抵抗が大きくなる。この場合にはスイッチトランジスタにPch_Tr、Nch_Tr双方を並列接続にして用いることもある。なお、入力データは5v(又は3v)信号で、レベルシフト回路により15vに変換されて用いられる。
【0017】
【特許文献1】David Johns、外著,“Analog Integrated Circuit Design”,John Wiley & Sons Inc,1996年11月15日,p.463-465
【発明の開示】
【発明が解決しようとする課題】
【0018】
ところで、現在、テレビやOA機器などの大型映像表示装置においては高精細化や多階調化が要求されている。又同時に、競争及び市場の成熟に伴う低価格化も要求される。高精細化は画素数の増加を意味し、画素にアナログ電圧を供給するDACの個数の増加を意味する。(1画素は赤(R)、緑(G)、青(B)3色のサブピクセルで構成されており、1サブピクセルに1DAC必要とされる。)多階調化はDACの多ビット化を意味している。また、大型映像表示装置では高電圧が用いられ、よって高耐圧トランジスタHV_Trを用いた高電圧用DAC(HV_DAC)が必要とされる。なお、数百個のDACを1チップに集積したものをドライバーICと称し、大型映像表示装置ではこのドライバーICを十数個から数十個使われている。
【0019】
HV_Trをトーナメント方式DACに用いると、例えばnビットのDACの場合、n段のHV_Trによるスイッチが直列に接続されることになり、ON抵抗が大きく、高速変換性能に障害を生じる。さらに前記基板バイアス効果により、VHとVLの中間電圧付近ではスイッチトランジスタのPch_Tr、Nch_Tr併用が必須となり、素子数も多くなる。
【0020】
また、スイッチトランジスタのゲート信号によりデコードを行い、スイッチトランジスタの直列接続段数を減らした場合には、NANDやNOR回路も多入力にしなければならない。その結果NANDやNOR回路内でHV_Trの直列接続ができることになり、基板バイアス効果によりトランジスタのVt(しきい値電圧)が上昇し、動作不良等の不具合が生じることとなる。これを防止するためには、4入力以上は3入力以下のロジックに分解すること等がなされる。しかしながら、この場合には素子数が増加することになり、素子サイズの大きなHV_Trを多用することはDACサイズの拡大、さらにDACを数百個集積したチップサイズに多大な影響を及ぼすことになる。
【0021】
このように、従来の技術においては、多ビット化、映像表示装置上では多階調化が、チップサイズやコスト及び性能の点で非常に困難であった。
【0022】
そこで、本発明の目的は、多ビット化においても、チップサイズの増大を抑え、さらに性能及び動作の確実性も確保できる半導体装置を提供することにある。
【0023】
また、本発明の他の目的は、上記半導体装置に適したレベルシフト回路を提供することである。
【課題を解決するための手段】
【0024】
請求項1に係る発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、それぞれが各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、入力信号に基づいて複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、入力信号の電位をレベルシフト可能なレベルシフト手段と、を備え、出力素子群は、第1電位と第2電位の間の電圧が印加されて動作し、複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作し、レベルシフト手段は入力信号の電位を出力素子群と複数の素子群のそれぞれが動作するために必要な電位にレベルシフトして印加するものである。
【0025】
このように出力素子群には第1電位と第2電位の間の電圧が印加されて、第1電位と第2電位の間の電圧が大きな値であれば所謂高耐圧半導体素子が必要とされるものの、複数の素子群における各素子には、第1電位と第2電位の間の電圧よりも小さな値となるそれぞれ対応するグループの電位間の電圧が印加されるだけで足り、グループ化を進めることにより所謂低耐圧半導体素子を可能な限り用いることができ、高耐圧半導体素子を極力用いる必要がない。特に、低耐圧半導体素子を用いることができる結果、多ビット化のために多段構成の段数が多くなっても、素子として使用したスイッチトランジスタにおけるON抵抗の増加も抑えることができる。
【0026】
なお、上記半導体装置は、デジタル/アナログ変換器、アナログ/デジタル変換器、ドライバー、デコーダなどに組み込まれて利用できる。また、多ビット化が進む映像表示装置(例えば液晶ディスプレイ装置)に組み込まれてもよく、高電圧化が伴う電源に用いられてもよい。
【0027】
請求項2に係る発明は、第1電位と第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、それぞれが各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、入力信号に基づいて複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、を備え、出力素子群は、第1電位と前記第2電位の間の電圧が印加されて動作し、複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作するものである。
【0028】
請求項3に係る発明は、入力信号の電位をレベルシフトするレベルシフト回路において、第1電位又は第1電位よりも高電位の第2電位である入力信号が入力されるキャパシタ手段と、キャパシタ手段に接続するラッチ回路と、を備え、ラッチ回路は、第1電位の入力信号がキャパシタ手段に入力されたことに応答して第3電位の出力信号を生成して出力し、第1電位よりも高電位である第2電位の入力信号がキャパシタ手段に入力されたことに応答して第4電位の出力信号を直接生成して出力するものである。
【0029】
このようなレベルシフト回路は、構成を連続的に接続して段階的な電位のレベルシフトも可能な構成であり、請求項1に記載の半導体装置において用いられる場合においても各グループで必要とされる異なった電位による電圧を供給できる。
【発明の効果】
【0030】
以上のように、本発明の半導体装置によれば、多ビット化が進み、装置全体では高耐圧が要求される場合であっても、低耐圧半導体素子を可能な限り用いることができ、高耐圧半導体素子を極力用いる必要がないため、チップサイズを抑えることができ、それに伴いコストも抑えることができる。また、低耐圧半導体素子を用いることができる結果、多ビット化のために多段構成の段数が多くなっても、素子として使用したスイッチトランジスタにおけるON抵抗の増加も抑えることができるため、高速変換性能が低下することはない。
【0031】
本発明のレベルシフト回路によれば、構成を連続的に接続して段階的な電位のレベルシフトも可能な構成であり、請求項1に記載の半導体装置において用いられる場合においても各グループで必要とされる異なった電位による電圧を低電圧で供給できるので、ラッチ回路においても低耐圧半導体素子を用いることができ、高耐圧半導体素子を極力用いる必要がなく、チップサイズを抑えるとともにコストも抑え、動作を確実なものとできる。さらに、キャパシタ手段を用いることにより、入力信号のうちの直流成分をカットでき、交流成分を用いるため、任意の電圧値のレベルシフトも可能となる。
【発明を実施するための最良の形態】
【0032】
図1は、本発明の実施の形態に係る高耐圧デジタル/アナログ変換器(HV_DAC)の概略ブロック図である。
【0033】
図1において、第1電位VLと第1電位VLよりも高電位な第2電位VHの間に生じる電圧は電位3〜9に分圧されている。ここで、電位3は電位VHであり、電位9は電位VLとする。デコーダ回路1は入力信号D0〜DN−1に基づいて分圧により生じた複数の電位3〜9のいずれかを出力可能なものである。
【0034】
分圧により生じた複数の電位3〜9は、電位3〜5、・・・、電位7〜9のように、電位レベル順に複数にグループ化されている。
【0035】
デコーダ回路1は、複数の素子群11〜13と出力素子群15とレベルシフト部17を備える。
【0036】
複数の素子群11〜13はそれぞれ前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能なものである。図1においては、素子群11は電位3〜5のいずれかを出力可能であり、他の素子群についても同様とする。
【0037】
出力素子群15は、入力信号に基づいて前記複数の素子群11〜13が出力可能な電位のいずれかを出力可能なものである。
【0038】
レベルシフト部17は、入力信号D0〜DN−1の電位をレベルシフト可能なものである。
【0039】
続いて、図1のHV_DACの動作を説明する。
【0040】
出力素子群15は、第1電位VLと第2電位VHの間に生じる電圧が印加されて動作する。また、複数の素子群11〜13はそれぞれ対応するグループの電位間の電圧が印加されて動作する。例えば素子群11の場合には電位3〜5間の電圧が印加されて動作する。
【0041】
出力素子群15と複数の素子群11〜13は、素子として例えばpMOSトランジスタやnMOSトランジスタが用いられ、シリコン基板中に基板と異なる領域が形成される必要があり、その領域であるウェル(Well)を基板電位より分離可能な例えばトリプルウェルプロセスを用いて実現される。出力素子群15は第1電位VLから第2電位VHまでの高電圧が印加されて動作するため、出力素子群は、例えばハイボルトトランジスタHV_Trなどの高耐圧のトランジスタなどを用いて実現される。それに対して、複数の素子群11〜13はそれぞれ対応するグループの電位間の電圧が印加されて動作するため、これらの素子群11〜13は、例えばローボルトトランジスタLV_Trなどを用いて実現することができる。HV_Trは出力(OUT)に近いトランジスタのみに使用されるため、選択電位点から出力までのON抵抗は小さくてすむ。
【0042】
レベルシフト部17は、入力信号D0〜DN−1の電位を出力素子群15と複数の素子群11〜13のそれぞれが動作するために必要な電位にレベルシフトして印加する。
【0043】
図2は、本発明の実施の形態の具体例の一つを示す図である。
【0044】
図2において、第1電位VLと第2電位VHの間に生じる電圧は電位19〜25に分圧されている。電位19〜25は、電位19〜21と電位23〜25にグループ化されている。ここで、入力信号D0〜DN−1はデジタル値の入力データであり、5v以上である例えば5v〜10vの高電位“H”に対応する電位がVHであり、“L”に対応する電位がVLとする。そして、電位19が電位VHであり、電位23が電位VMであり、電位25が電位VLであるとする。
【0045】
デコーダ回路1’は、素子群27及び29と出力素子群31とレベルシフト部群33とレベルシフト部35を備える。図2の素子群27及び29が図1の素子群11〜13に対応し、図2の出力素子群31が図1の出力素子群15に対応し、図2のレベルシフト部群33とレベルシフト部35を併せたものが図1のレベルシフト部17に対応する。
【0046】
素子群29は、例えば図14にあるような多段構成のものであり、電位VMと電位VLの間に生じる電圧が印加されて動作することにより、入力信号D0〜DN−2に基づいて電位23〜25のいずれかを出力可能なものである。
【0047】
レベルシフト部群33は、入力信号D0〜DN−2の電位を電位VH又は電位VMにレベルシフトして素子群27に印加する。
【0048】
素子群27は、例えば図14にあるような多段構成のものであり、電位VHと電位VMの間に生じる電圧が印加されて動作することにより、入力信号D0〜DN−2に基づいて電位19〜21のいずれかを出力可能なものである。
【0049】
レベルシフト部35は、入力信号DNの電位を電位VH又は電位VLにレベルシフトして出力素子群31に印加する。
【0050】
出力素子群31は、電位VHと電位VLの間に生じる電圧が印加されて動作することにより、入力信号DNに基づいて素子群27と29が出力可能な電位のいずれかを出力可能なものである。
【0051】
図3は、図2のHV_DACをトランジスタにより実現したものを示す図である。
【0052】
図3において、VL=0v、VM=5v、VH=10vとする。図3において、各スイッチは、ウェル(Well)を基板電位より分離可能なプロセスを用いて実現されている。VLとVM間は図14のLV_DACと同様の構成とする。そのため、入力データの0〜5vはそのまま使用できる。VMとVH間も図14のLV_DACと同様の構成であるが、PchバックゲートはVHであり、NchバックゲートはVMである。さらに、ゲート信号は、入力データ信号がレベルシフトされて“H”=10v、“L”=5vの信号として作られる。これにより、VM=5vとVH=10v間の高耐圧をローボルトトランジスタLV_Trで作成することができる。なお、同様に、10v以上の高電圧もLV_Trで作成可能である。なお、図3では、10v以上の回路は省略されている。
【0053】
出力(OUT)に近いトランジスタにはVL=0vからVH=10vまでの高電圧が加わるため、これらのトランジスタはHV_Trで作成される。HV_Trは出力(OUT)に近いトランジスタのみに使用されるため、VH、VM、VLの抵抗分割で作られた選択電位点から出力までのON抵抗は小さくてすむ。
【0054】
よって、図3の多ビットのHV_DACは、まずHV_Trよりサイズ的に小さなLV_Trで作成することからチップサイズの観点から優れ、さらにON抵抗が小さくなることから性能の観点からも優れたものである。
【0055】
なお、図1の素子群11〜13が多段構成の場合、例えば図4の素子群40のように構成してもよい。
【0056】
具体的には、図4の素子群40は入力信号に基づいて電位37〜43のいずれかを出力可能なものである。素子群40は、電位37と電位39の間に生じる電圧で動作する素子群45と、電位41と電位43の間に生じる電圧で動作する素子群47と、電位37と電位43の間に生じる電圧で動作する素子49、51と、及びレベルシフト部53とを有する。そして、素子群45と素子群47はそれぞれ入力信号に基づいて電位37から39と電位41から43のいずれかを出力可能なものである。素子49と素子51は入力信号に基づいて素子群45と素子群47が出力可能な電位のいずれかを出力可能なものである。レベルシフト部53は、入力信号の電圧をレベルシフトして素子群45に印加するものである。このように図1の素子群11〜13が多段構成の場合、少なくとも最終段を構成する素子が対応するグループの電位間の電圧が印加されて動作すればよいため、印加される電圧値の大きさに応じた回路設計を行える。
【0057】
また、図5にあるように、デコーダ回路1’’は、レベルシフト部17を含めず、出力素子群15と素子群11〜13とを備えたものと捉えてもよい。
【0058】
図6は各選択電位毎に、スイッチトランジスタをビット数分並べたデコード方式である。トーナメント方式より素子数は多くなるが、同サイズのトランジスタを並べるだけなので、配置が単純になる利点がある。
【0059】
さらにビット数が多くなり、LV_TrといえどもON抵抗が大きくなりすぎる場合は、HV_DACと同様にスイッチトランジスタのゲート信号でデコードを行い、スイッチトランジスタの直列段数を減らす。図7は6ビットを3・2・1に分けた場合であるが、5・1に分けてもかまわない。LV_Trは4入力以上のロジック(NAND、NOR)が可能で、3入力以下のロジックに変換する必要がないため、素子数は増加しない。nビットを性能と素子数、双方を勘案し最良となる比率で設計することができる。
【0060】
図8はスイッチトランジスタのゲート信号をデコードする方式であるが、NANDやNORを用いずラッチ回路で行う方式である。RESET信号が新たに必要となり、素子数も増える。回路1と2の違いは使用電源の違いのみである。デコードにより選択電位箇所を一つ決める前に、RESETにより全てを一度非選択にする必要があり、他のデコード回路とはこの部分のみ動作が異なる。尚、RESET期間では自動的に全て非選択になり、RESETを解除すれば自動的にデータがデコードされる回路になっており、RESETとデータの入力タイミング規定はない。なお、図8において、回路1と2におけるD0〜D4及びRESETはそれぞれ信号D0〜D4及びRESETの2段のインバータを通過後の信号(正転信号)である。また、回路1と2におけるXD0〜XD4及びXRESETはそれぞれ信号D0〜D4及びRESETのインバータを通過後の信号(反転信号)である。
【0061】
さらに、電源VH及びVLとロジック回路の電源VDD及びVSSは異なる場合がある(例えば、VH=15v、VL=0vであり、VDD=3v、VSS=0vなど)が、レベルシフト回路を用いることにより本実施例と同様のHV_DACを構成することができる。
【0062】
続いて、レベルシフト回路について説明する。レベルシフト回路は、二つのものが考えられる。一つはHV_Trを用いて構成されるものであり、もう一つはLV_Trのみを用いて構成されるものである。
【0063】
図9と図10は、HV_Trを用いて構成されるレベルシフト回路の動作を示す図である。
【0064】
まず、図9は、初期状態としてDATA=“L”とした場合を示す図である。INV1の出力は“H”=5vであり、INV2の出力は“L”=0vである。トランジスタT1は“OFF”であり、T2は“ON”である。T2が“ON”であるため、T2のドレイン電圧は0vになる。T3のゲートはT2のドレインと接続されており、T3のゲートが“L”=0vでT3は“ON”となる。T1は“OFF”であるため、T3のドレイン電圧は10v=“H”となる。T4のゲートはT3のドレインと接続されており、T4は“OFF”となる。
【0065】
次に、T5のゲートはT2のドレインに接続されているため“ON”となり、T6のゲートはT3のドレインに接続されているため“OFF”となる。T8のゲート電圧は、T5が“ON”となるため10vである。この電圧はT8のソース電圧5vより大きく、トランジスタが“ON”するためのスレッショルド電圧より大きいためT8は“ON”となる。T8は“ON”であるためT8のドレイン電圧は5vとなる。T7のゲートはT8のドレインと接続されており、よってT7は“OFF”となる。
【0066】
以上をまとめると、T1=“OFF”、T2=“ON”、T3=“ON”、T4=“OFF”、T5=“ON”、T6=“OFF”、T7=“OFF”、T8=“ON”となり、出力は5vとなる。
【0067】
同様に、T9からT16の回路でも、T9=“OFF”、T10=“ON”、T11=“ON”、T12=“OFF”、T13=“ON”、T14=“OFF”、T15=“OFF”、T16=“ON”となり、出力は10vとなる。
【0068】
次に、図10はDATAが“H”になった場合を示す図である。DATAが“H”になった場合、前記回路状態が全て反転され、T1からT8の回路では10vが出力され、T9からT16の回路では15vが出力される。
【0069】
しかしながら、図9及び図10の回路には問題点が二点ある。第一の問題点は、DATA信号0〜5vをレベルシフタの初段(T1からT4及びT9からT12)で0〜10v又は0〜15vにフル増幅しなければならないことである。DATA信号の振幅が0〜3v等小さく、さらに電源が15v以上の高電圧まで必要な場合等では、極めて大きな増幅度が要求されるため、動作不良などの不具合が生じる恐れがある。
【0070】
第二の問題点は、T7とT8、T15とT17の基板バイアス効果があることである。通常、基板バイアスがかかっていなければ(ソース電圧とバックゲート電圧が同電位)、スレッショルド電圧は1v程度である。しかし、基板バイアスが大きくかかる(ソース電圧とバックゲート電圧に差がある)と、トランジスタがONするためのスレッショルド電圧も大きくなり、最悪の場合にはONできなくなる可能性がある。
【0071】
上記第二の問題点は、例えば図11の回路にすれば対策できる。図11の回路では、Wellを基板電位より分離可能なプロセスを用意し、基板バイアスがかからないようにしている。しかしながら、図11の回路でも、第一の問題点は解決されていない。
【0072】
図12と図13は、LV_Trを用いて構成されるレベルシフト回路の動作を示す図である。
【0073】
まず、図12は、DATA=“L”とした場合の電位状態図である。T1とT3、T2とT4はそれぞれINVERTERを形成している。この2つのINVERTERが、自分の入力は相手の出力へ、相手の入力は自分の出力へというようにラッチ回路を形成している。T9とT11、T10とT12も同様である。このラッチ回路は電源(5v、10v、15v)投入時、必ず“H”か“L”のどちらかを出力し安定している。
【0074】
ここでは、T1,T3_INV(T1とT3が形成するINVERTER)は“L”=5vを出力し、T2,T4_INVは“H”=10vを出力し、T9,T11_INVは“L”=10vを出力し、T10,T12_INVは“H”=15vを出力しているとする。
【0075】
T1,T3_INVは“L”=5vを出力しているためT7は“ON”となり、T7のドレイン電圧は10vとなる。そして、T5のゲート電圧は“H”=10vとなり、T5も“ON”となっている。一方、T2,T4_INVは“H”=10vを出力しているため、T8は“OFF”となる。T6のゲート電圧は5v付近の“L”電圧となっており、T6は“OFF”しているとする。
【0076】
同様にT15、T13は“ON”しており、T13のゲート電圧は15v、T16とT14は“OFF”しており、T14のゲート電圧は10v付近の電圧になっているとする。
【0077】
次に、図13は、DATAが“L”から“H”へ遷移する場合を示す図である。INV1の出力は“H”から“L”で、電圧振幅は5v(AC成分が5v)である。この振幅がコンデンサC1を通しT5のゲート電圧を下降させる。T5のゲート電圧がどの程度下降するかは、T7のON抵抗とC1のインピーダンス(=1/ωC)の抵抗比によって決まる。T7のON抵抗をC1のインピーダンスより十分大きく設定しておけば、T5のゲート電圧はほぼ5v下降して5v=“L”(DC10v−AC5v=5v)となり、T5は“OFF”となる。
【0078】
一方、INV2の出力は“L”から“H”に5v(AC成分5v)振幅する。この振幅がコンデンサC2を通しT6のゲート電圧を上昇させる。これによりT6が“ON”してT8のゲート電圧を下げると、T8が“ON”してT6のゲート電圧をさらに持ち上げる。すなわち、正帰還がかかっている。これによりT6とT8は完全に“ON”し、T6のゲート電圧を10v=“H”に固定する。ここでT6の駆動能力を大きくしておくと、T1,T3_INVとT2,T4_INVでできたラッチ回路を反転させることができる。ラッチ回路が反転しT1,T3_INVの出力が“H”=10vになると、T7は“OFF”しT5のゲート電圧を“L”レベルのまま状態保持する。
【0079】
ラッチ回路の出力をINV3、INV4で一度波形整形し、同様にC3、C4を通してT9,T11_INVとT10,T12_INVで作られたラッチ回路を反転していく。
【0080】
コンデンサでDC電圧をカットしAC成分だけでラッチ回路を反転させているため、0〜5vの信号から任意の電圧値のレベルシフト信号を作り出すことができる。C1、C2、5−10vのラッチ回路をなくし、INV1でC3を駆動し、INV2でC4を駆動すれば、0−5vの信号より10−15vの信号を直接作ることも可能である。
【0081】
LVロジックの遷移時間は非常に短く、高周波である。よって、コンデンサCのインピーダンス(=1/ωC)はコンデンサを小さくしてもかなり低インピーダンスにできる。そのため、図12と図13に示されるレベルシフト回路は、HV_Trを使ったレベルシフト回路に比べ小さくできる。
【0082】
なお、6ビットの場合に従来のもの(図17参照)と本願発明に係る実施例(図3参照)を比較すると、面積が約1/6になると見積られている。
【図面の簡単な説明】
【0083】
【図1】本発明の実施の形態にかかる高耐圧デジタル/アナログ変換器HV_DACの概略ブロック図である。
【図2】図1のHV_DACの具体例の一つを示した図である。
【図3】図2に示す具体例をトランジスタを用いて実現したものを示す図である。
【図4】図1の素子群11〜15が多段構成の場合に、素子群内の素子(特に、最終段(出力に最も近い段)を構成する素子)と印加される電圧との関係を示す図である。
【図5】HV_DACを素子群11〜13と出力素子群15を備えるものとしてもよいことを示す図である。
【図6】図1のHV_DACの具体例の他の一つであって、各選択電位毎にスイッチトランジスタをビット数分並べたものを示す図である。
【図7】図1のHV_DACの具体例の他の一つであって、スイッチトランジスタのゲート信号でデコードを行い、スイッチトランジスタの直列段数を減らすものを示す図である。
【図8】図1のHV_DACの具体例の他の一つであって、スイッチトランジスタのゲート信号をデコードする方式であるが、NANDやNORを用いずラッチ回路で行うものを示す図である。
【図9】HV_Trを用いて構成されるレベルシフト回路における、初期状態としてDATA=“L”とした場合の電位状態図である。
【図10】図9に示される回路と同じレベルシフト回路における、DATAが“H”になった場合の電位状態図である。
【図11】HV_Trを用いて構成されるレベルシフト回路における、バックバイアスがかからないようにしたものを示す図である。
【図12】LV_Trを用いて構成されるレベルシフト回路における、DATA=“L”とした場合の電位状態図である。
【図13】図12に示される回路と同じレベルシフト回路における、DATAが“L”から“H”へ遷移する場合を示す図である。
【図14】入力データが3ビットのデジタル値である場合のトーナメント方式によるデコーダ回路101を示す図である。
【図15】図14において、スイッチをトランジスタに置き換えたものの動作を示す図である。
【図16】スイッチトランジスタのゲート信号でデコードを行う、3ビットの場合の回路図である。
【図17】図16と同様にスイッチトランジスタのゲート信号でデコードを行うものであって、6ビットの場合の回路図である。
【符号の説明】
【0084】
1・・・・デコーダ回路
11・・・素子群
13・・・素子群
15・・・出力素子群
17・・・レベルシフト部
【特許請求の範囲】
【請求項1】
第1電位と前記第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、
前記分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、
それぞれが前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、
入力信号に基づいて前記複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、
入力信号の電位をレベルシフト可能なレベルシフト手段と、を備え、
前記出力素子群は、前記第1電位と前記第2電位の間の電圧が印加されて動作し、
前記複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作し、
前記レベルシフト手段は入力信号の電位を前記出力素子群と前記複数の素子群のそれぞれが動作するために必要な電位にレベルシフトして印加する、半導体装置。
【請求項2】
第1電位と前記第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、
前記分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、
それぞれが前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、
入力信号に基づいて前記複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、を備え、
前記出力素子群は、前記第1電位と前記第2電位の間の電圧が印加されて動作し、
前記複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作する、半導体装置。
【請求項3】
入力信号の電位をレベルシフトするレベルシフト回路において、
入力信号が入力されるキャパシタ手段と、
前記キャパシタ手段に接続するラッチ回路と、を備え、
前記ラッチ回路は、第1電位の入力信号が前記キャパシタ手段に入力されたことに応答して第3電位の出力信号を生成して出力し、前記第1電位よりも高電位である第2電位の入力信号が前記キャパシタ手段に入力されたことに応答して第4電位の出力信号を直接生成して出力する、レベルシフト回路。
【請求項1】
第1電位と前記第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、
前記分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、
それぞれが前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、
入力信号に基づいて前記複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、
入力信号の電位をレベルシフト可能なレベルシフト手段と、を備え、
前記出力素子群は、前記第1電位と前記第2電位の間の電圧が印加されて動作し、
前記複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作し、
前記レベルシフト手段は入力信号の電位を前記出力素子群と前記複数の素子群のそれぞれが動作するために必要な電位にレベルシフトして印加する、半導体装置。
【請求項2】
第1電位と前記第1電位よりも高電位な第2電位の間に生じる電圧が分圧され、入力信号に基づいて分圧により生じた複数の電位のいずれかを出力可能な半導体装置であって、
前記分圧により生じた複数の電位は電位レベル順に複数にグループ化されており、
それぞれが前記各グループに対応して設けられ、入力信号に基づいて対応するグループ内の電位のいずれかを出力可能な複数の素子群と、
入力信号に基づいて前記複数の素子群が出力可能な電位のいずれかを出力可能な出力素子群と、を備え、
前記出力素子群は、前記第1電位と前記第2電位の間の電圧が印加されて動作し、
前記複数の素子群はそれぞれ対応するグループの電位間の電圧が印加されて動作する、半導体装置。
【請求項3】
入力信号の電位をレベルシフトするレベルシフト回路において、
入力信号が入力されるキャパシタ手段と、
前記キャパシタ手段に接続するラッチ回路と、を備え、
前記ラッチ回路は、第1電位の入力信号が前記キャパシタ手段に入力されたことに応答して第3電位の出力信号を生成して出力し、前記第1電位よりも高電位である第2電位の入力信号が前記キャパシタ手段に入力されたことに応答して第4電位の出力信号を直接生成して出力する、レベルシフト回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2006−186694(P2006−186694A)
【公開日】平成18年7月13日(2006.7.13)
【国際特許分類】
【出願番号】特願2004−378375(P2004−378375)
【出願日】平成16年12月28日(2004.12.28)
【出願人】(500464137)
【Fターム(参考)】
【公開日】平成18年7月13日(2006.7.13)
【国際特許分類】
【出願日】平成16年12月28日(2004.12.28)
【出願人】(500464137)
【Fターム(参考)】
[ Back to top ]