半導体装置及び半導体装置を用いたＲＦＩＤタグ
【課題】低い最低動作電圧にて安定動作可能なレギュレータ回路を実現することを目的の一とする。また、最低動作電圧が低いレギュレータを用いてリーダ／ライタとの通信距離が長いＲＦＩＤタグの実現を目的の一とする。
【解決手段】基準電位と入力電位との電圧を監視し、前記電圧が所定のしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置を提供する。前記半導体装置は、前記基準電位と前記入力電位との間の電圧を、第１の複数の非線形素子と、少なくとも一の線形素子を用いて分圧し、前記電圧の値に依らず一定の第１のバイアス電圧を生じ、前記第１のバイアス電圧を基準とし、前記基準電位と前記入力電位との間の電圧を、第２の複数の非線形素子を用いて分圧して、前記電圧の値に依らず一定の第２のバイアス電圧を生じ、前記第２のバイアス電圧を基準として、前記出力電位を決定する。
【解決手段】基準電位と入力電位との電圧を監視し、前記電圧が所定のしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置を提供する。前記半導体装置は、前記基準電位と前記入力電位との間の電圧を、第１の複数の非線形素子と、少なくとも一の線形素子を用いて分圧し、前記電圧の値に依らず一定の第１のバイアス電圧を生じ、前記第１のバイアス電圧を基準とし、前記基準電位と前記入力電位との間の電圧を、第２の複数の非線形素子を用いて分圧して、前記電圧の値に依らず一定の第２のバイアス電圧を生じ、前記第２のバイアス電圧を基準として、前記出力電位を決定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信を用いてデータの送受信を行うＲＦＩＤタグに関する。特にＲＦＩＤタグ内部で生成された直流電圧を安定化、又は一定になるように制御するレギュレータ回路に関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネットワークにアクセス出来る環境整備が行われている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送受信が可能な半導体装置が利用され始めている。
【０００３】
無線通信によりデータの送受信、記録、消去等が行える半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップとも呼ばれる。ＲＦＩＤタグとデータの送受信には読み取り書き込み装置（以下、リーダ／ライタ）を用いて行う。ＲＦＩＤタグを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も期待されている。
【０００４】
ＲＦＩＤタグは無線通信によりデータを含む電磁波または電波等を送受信するためのアンテナを有し、そのアンテナと集積回路を一体形成した構造となっている。ＲＦＩＤタグには、リーダ／ライタ等の外部装置から発信される電磁波または電波等から、ＲＦＩＤタグが有する整流器または整流回路を用いて直流電圧を生成し、さらにレギュレータ回路等の調整器を介して安定した一定電圧を用いて動作するものが存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２４２９８９号公報
【特許文献２】国際公開第２００６／８００５２号パンフレット
【非特許文献】
【０００６】
【非特許文献１】「ＲＦＩＤハンドブック第２版 非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ Ｆｉｎｋｅｎｚｅｌｌｅｒ著、ソフト工学研究所 訳、Ｐ６９−７１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＤタグとリーダ／ライタ間のデータ送受信において、ＲＦＩＤタグがリーダ／ライタの電磁波または電波等から得られる電力は、ＲＦＩＤタグとリーダ／ライタ間の距離が長いほど小さくなる。また、ＲＦＩＤタグはリーダ／ライタの電磁波または電波等から得られる電力を利用して動作させ、その動作に必要となる電力はＲＦＩＤタグが有する集積回路の動作電圧に依存する。尚、集積回路を構成する回路群には、整流回路、レギュレータ回路、変調回路、復調回路、クロック生成回路、演算回路などが設けられても良い。
【０００８】
ＲＦＩＤタグがレギュレータ回路を有する構成においては、ＲＦＩＤタグの最低動作電力は、レギュレータ回路が任意の電圧値以上、もしくは任意の一定電圧を出力するために必要とする、レギュレータ回路の入力電圧に依存する。この入力電圧をレギュレータ回路の最低動作電圧とする。そのため、レギュレータ回路の最低動作電圧が高い程、ＲＦＩＤタグの最低動作電力が高くなる。これは、ＲＦＩＤタグがリーダ／ライタの電磁波または電波等から得るべき電力が高くなることを意味し、得ることが出来る電力はＲＦＩＤタグ−リーダ／ライタ間の距離に依存するため、ＲＦＩＤタグとリーダ／ライタとの通信距離の低下を招くことになる。
【０００９】
ＲＦＩＤタグにおいては、通信距離を拡大するため、回路の消費電力は極力小さくすることが望まれる。消費電力を低減するために、ＲＦＩＤタグ内部の動作電圧も１Ｖ以下から２Ｖ程度と低く、レギュレータの最低動作電圧が０．数Ｖ異なるだけでも、ＲＦＩＤタグ動作電圧全体への影響は相対的に大きくなる。
【００１０】
本発明の一態様は、前述の課題を鑑み、より低い最低動作電圧にて安定動作可能なレギュレータ回路を実現することを目的の一とする。また、最低動作電圧が低いレギュレータ回路を用いて、リーダ／ライタとの通信距離がより長いＲＦＩＤタグの実現を目的の一とする。
【課題を解決するための手段】
【００１１】
前述の課題を解決するために、本発明の一態様においては以下のような手段を講じた。
【００１２】
本発明の一態様においては、基準電位と入力電位との電圧を監視し、前記電圧が所定のしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置を提供する。
【００１３】
前記半導体装置は、前記基準電位が与えられる第１の端子と、前記入力電位が与えられる第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１の複数の非線形素子と、少なくとも一の線形素子とを有し、前記第１の複数の非線形素子と、前記線形素子とで分圧された第１のバイアス電位を出力する第１の分圧回路と、前記第１の端子と前記第２の端子との間に設けられた第２の複数の非線形素子を有し、前記第１のバイアス電位に基づき、前記第２の複数の非線形素子で分圧された第２のバイアス電位を出力する第２の分圧回路と、前記第２のバイアス電位に基づき、前記出力電位を決定し出力する電圧レギュレータとを有することを特徴とする。
【００１４】
前記半導体装置は、第１乃至第６のトランジスタと、抵抗とを有し、前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、前記第３のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、前記第４のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、前記抵抗の一方の端子は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、前記抵抗の他方の端子は、前記第２の配線と電気的に接続され、前記第５のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、前記第５のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、他方は前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、前記第６のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、他方は前記第２の配線と電気的に接続されていることを特徴とする。
【００１５】
このとき、前記第１の配線には前記入力電位が印加され、前記第２の配線には前記基準電位が印加され、前記第２のトランジスタのソース又はドレインの他方に、第１のバイアス電圧を生じ、前記第５のトランジスタのソース又はドレインの他方より、出力電位を取り出すことを特徴とする。
【００１６】
上記の半導体装置により、前記出力電位に応じた電位を出力する電圧レギュレータを有するレギュレータ回路が提供される。
【００１７】
また、本発明の一態様により、上記記載のレギュレータ回路を具備したＲＦＩＤタグが提供される。
【発明の効果】
【００１８】
本発明の一態様によって、最低動作電圧が低いレギュレータ回路を提供出来る。すなわち、レギュレータ回路を有するＲＦＩＤタグで最低動作電力を下げることが出来る。以上により、パッシブ型のＲＦＩＤタグ（タグ内部にバッテリー等の電源を有しておらず、リーダ／ライタから受ける電力を基に電源を生成するタイプのＲＦＩＤタグ）においては、ＲＦＩＤタグとリーダ／ライタとの通信距離を拡大出来る。
【００１９】
また、アクティブ型のＲＦＩＤタグ（タグ内部に、内部の回路動作に必要な電源を供給する電池、バッテリー等を有するタイプのＲＦＩＤタグ）においては、本発明の一態様に係るレギュレータ回路によって、より低い電圧でも正常に動作することが出来るため、電池寿命を延長することが出来る。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様に係るレギュレータ回路の一構成例を示す図。
【図２】本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの一構成例を示す図。
【図３】本発明の一態様に係るレギュレータ回路の一構成例を示す図。
【図４】本発明の一態様に係るレギュレータ回路の回路レイアウト例を示す図。
【図５】半導体装置の作製工程例を示す図。
【図６】半導体装置の作製工程例を示す図。
【図７】半導体装置の作製工程例を示す図。
【図８】本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路の入出力特性を示す図。
【図９】半導体装置の作製工程例を示す図。
【図１０】本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの応用例を示す図。
【図１１】半導体装置の作製工程例を示す図。
【発明を実施するための形態】
【００２１】
本発明の実施の形態について、以下に図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し適用し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００２２】
（実施の形態１）
図１を用いて、本発明の一態様に係るレギュレータ回路の構成について説明する。
【００２３】
本発明の一態様に係るレギュレータ回路は、図１に示すとおり、電圧レギュレータ１００、バイアス回路１０９を有している。
【００２４】
基準電源端子１０８は、図１に示す回路の基準となる電位が印加される端子であり、一般的には０Ｖが印加されているとするが、あくまで回路の基準となる電位であるから、０Ｖ以外でも良い。
【００２５】
入力電源端子１０７は、基準電源端子１０８に対してある電圧が与えられた電位が印加される端子である。
【００２６】
バイアス回路１０９は、入力電源端子１０７及び基準電源端子１０８に印加されている電圧に従って、電圧レギュレータ１００の参照電位となるＶＲＥＦ３を生成する。
【００２７】
電圧レギュレータ１００は、入力電源端子１０７及び基準電源端子１０８に印加されている電圧、及びバイアス回路１０９で生成された参照電位に従って、基準電源端子１０８に対して任意の電圧値以上もしくは任意の一定電圧を有する電位を出力端子１１２から出力する。
【００２８】
出力端子１１２以降には、演算回路をはじめとした負荷が接続されている。これら負荷において消費電力が増加し、出力端子１１２において電圧降下が生じ始めると、電圧レギュレータ１００は、出力端子１１２の電位を上げ、元の一定電位に保つ方向に動作する。逆に、負荷において消費電力が減少し、出力端子１１２において電圧の上昇が生じ始めると、電圧レギュレータ１００は、出力端子１１２の電位を下げ、もとの一定電位に保つ方向に動作する。
【００２９】
なお、電圧レギュレータ１００の構成は、本発明の一態様においては特に限定するものでは無く、出力端子１１２の電位の変動を調整する構成であり、基準電位ＶＲＥＦ３に従って出力端子１１２に電位を出力出来る構成であれば良い。
【００３０】
バイアス回路１０９は、トランジスタ１０１〜１０６と、抵抗１１０を有している。トランジスタ１０１、１０２、１０５はＰ型トランジスタであり、トランジスタ１０３、１０４、１０６はＮ型トランジスタである。
【００３１】
図１に示した本発明の一態様に係るレギュレータ回路の動作について、以下に詳細に説明する。
【００３２】
バイアス回路１０９は、基準電源端子１０８に対して、入力電源端子１０７に入力される電位の変動に依らず、一定の電位をＶＲＥＦ３に出力する。このＶＲＥＦ３が、入力される電源電位に依存しないという特性を利用して、電圧レギュレータ１００は一定の電位を出力端子１１２に出力する。
【００３３】
バイアス回路１０９の動作について説明する。トランジスタ１０１、１０２のそれぞれのソース又はドレインの一方は、入力電源端子１０７と電気的に接続され、互いのゲートは電気的に接続され、カレントミラーを構成している。従って、トランジスタ１０１、１０２に流れる電流値は等しい。
【００３４】
トランジスタ１０１を流れる電流は、全てトランジスタ１０３を流れ、トランジスタ１０２を流れる電流は、抵抗１１０を流れる。このとき、抵抗１１０の両端子間に発生する電圧が、すなわちトランジスタ１０３のゲート・ソース間電圧（以下Ｖｇｓと表記）に等しくなることから、カレントミラーを流れる電流値はトランジスタ１０３と抵抗１１０のバランスにより決定される。
【００３５】
トランジスタ１０４は、トランジスタ１０３が飽和領域で動作するのを担保するために設けられる。トランジスタ１０２を流れる電流は、トランジスタ１０４を経由して抵抗１１０に流れ込む。このとき、トランジスタ１０４のゲートとソースとの間には、電流に応じた電圧が生じ、トランジスタ１０３のゲートの電位は、ＶＲＥＦ１となる。
【００３６】
このときのトランジスタ１０３の状態に着目すると、トランジスタ１０３のゲートとソースとの間には、抵抗１１０を流れる電流に応じた電圧が生じている。同時に、トランジスタ１０３のゲートとドレインとの間には、トランジスタ１０４のゲートとソースとの間に発生した電圧が生じており、トランジスタ１０３において、｜Ｖｇｓ−Ｖｔｈ｜≦｜Ｖｄｓ｜が常に成立し、飽和領域での動作が担保される（ここでＶｔｈはトランジスタのしきい値電圧、Ｖｄｓはトランジスタのソースとドレインとの間の電圧である）。
【００３７】
また、トランジスタ１０４により、基準電源端子１０８に対する入力電源端子１０７の電位が高くなっていく場合に、トランジスタ１０４は飽和領域で動作し、Ｖｄｓを変化させることで、前述の電位の上昇に伴う電圧変化をＶＲＥＦ１に伝えないようにすることが出来る。
【００３８】
以上の動作により、基準電源端子１０８に対して、入力電源端子１０７に入力される電位の変動に依らず、一定の電位がＶＲＥＦ１、及びＶＲＥＦ２にそれぞれ出力される。
【００３９】
ここで、ＶＲＥＦ１とＶＲＥＦ２に生ずる電位に注目する。ＶＲＥＦ１は、トランジスタ１０３を流れる電流に応じて発生するＶｇｓに応じた電位であり、ＶＲＥＦ２は、トランジスタ１０４を流れる電流に応じて発生するＶｇｓを、先のＶＲＥＦ１に加えた電位となる。ＶＲＥＦ１は、トランジスタ１０３の特性ばらつきがその電位に影響し、ＶＲＥＦ２は、トランジスタ１０３の特性及びトランジスタ１０４の特性ばらつきがその電位に影響する。すなわち、ＶＲＥＦ２は、ＶＲＥＦ１に比べてばらつきが影響するトランジスタが多いため、よりばらつきを生じやすいと言える。
【００４０】
一方、ＶＲＥＦ１は、トランジスタ１０３のＶｇｓに応じた電位であり、その上昇量はトランジスタ１０３のＶｇｓの上昇量に等しい。ＶＲＥＦ２は、トランジスタ１０３のＶｇｓとトランジスタ１０４のＶｇｓに応じた電位であり、その上昇量はトランジスタ１０３のＶｇｓの上昇量とトランジスタ１０４のＶｇｓの上昇量の合計となる。従って、入力電源端子１０７の電位が低い領域では、ＶＲＥＦ２の方が電位の立ち上がりのタイミングが早く、その立ち上がりも急峻になる。また、飽和領域で動作するトランジスタは、ソースとドレインとの間の抵抗を高くしやすいため、小さい電流で十分な電圧を発生させることが出来る。
【００４１】
まとめると、ＶＲＥＦ１はトランジスタのばらつきが比較的影響しにくい反面、電位の立ち上がりのタイミングが遅く、立ち上がりが緩やかであり、ＶＲＥＦ２は反対に電位の立ち上がりのタイミングが早く、立ち上がりが急峻な反面、トランジスタのばらつきが比較的影響しやすい。
【００４２】
そこで本発明の一態様においては、トランジスタ１０５、１０６でなる構成を付加した。トランジスタ１０５は、トランジスタ１０２を流れる電流をコピーし、ダイオード接続されたトランジスタ１０６に流す。これによりトランジスタ１０６のソースとドレインとの間には電圧が生ずる。トランジスタ１０５のＶｇｓは一定であるから、トランジスタ１０５を流れる電流も一定であり、基準電源端子１０８と入力電源端子１０７との間の電圧の変化に依らず一定となる。以上の動作により、新たに基準電源端子１０８と入力電源端子１０７との間の電圧の変化に依らない一定電圧ＶＲＥＦ３を得る。
【００４３】
ＶＲＥＦ３は、ダイオード接続されたトランジスタ１０６のＶｄｓに応じた電位であり、ばらつきが影響しにくいＶＲＥＦ１を基にした電位から決められる電位であると同時に、トランジスタ１０６を飽和領域で動作させていることから、電位の立ち上がりのタイミングが早く、その立ち上がりも急峻にすることが出来る。
【００４４】
以上より、本発明の一態様に係るレギュレータ回路は、新規の構成によるバイアス回路１０９を有することで、入力電源端子１０７に入力される電位が十分に高くない領域であっても、ＶＲＥＦ３を発生させることができ、基準電源端子１０８に対する任意の電圧もしくは任意の一定電圧を有する電位を出力することができる。
【００４５】
そして、本発明の一態様に係るレギュレータ回路を有するＲＦＩＤタグでは、レギュレータ回路の最低動作電圧が低くなったことにより、ＲＦＩＤタグの最低動作電力が小さくなり、結果ＲＦＩＤタグとリーダ／ライタとの通信距離の拡大が実現する。
【００４６】
（実施の形態２）
実施の形態１で示した本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの構成例を図２に示す。ＲＦＩＤタグ２００は、アンテナ回路２１０と、整流回路２０１と、レギュレータ回路２０２と、演算回路２０３とを有する。なお、ＲＦＩＤタグ２００については、この構成に限定されるものではなく、他の構成を有していても良い。
【００４７】
具体的な動作としては、リーダ／ライタ２２０からＲＦＩＤタグ２００に無線通信によって電磁波又は電波等が送信される。この電磁波又は電波等には、リーダ／ライタ２２０からＲＦＩＤタグ２００に送る命令信号が含まれている。ＲＦＩＤタグ２００にて受信された電磁波又は電波から命令信号を取り出し、当該命令信号に基づいて、ＲＦＩＤタグ２００内で演算処理等が行われ、その結果、応答信号をＲＦＩＤタグ２００からリーダ／ライタ２２０に送信する。このようにしてリーダ／ライタ２２０とＲＦＩＤタグ２００との間で通信が行われ、リーダ／ライタ２２０は、ＲＦＩＤタグ２００に記録されている情報を読み出し、あるいはＲＦＩＤタグ２００内に情報の書き込みを行うことが出来る。
【００４８】
なお、通信に用いられる電磁波又は電波等の周波数帯域は、電波法や国際標準規格に定められているものを用いればよく、本発明の一態様は特に周波数帯の限定を必要とするものではないため、特に限定しない。
【００４９】
アンテナ回路２１０は、アンテナ２１１と容量２１２とを有し、リーダ／ライタ２２０から送信されてくる電磁波又は電波等を受信し、あるいは逆にアンテナ回路２１０からリーダ／ライタ２２０に応答信号を送信する。アンテナ２１１と容量２１２を用いて形成されるアンテナ回路２１０は、特定の共振点を有しており、特定の周波数帯を最も良く受信するように設計される。
【００５０】
整流回路２０１は、アンテナ回路２１０で受信された電磁波又は電波を整流して、直流電圧を生成する。整流回路２０１の形式については特に限定しないが、実施において好適と思われるものを適宜使用すれば良い。
【００５１】
レギュレータ回路２０２は、整流回路２０１によって生成された直流電圧を、入力電源端子２１３及び基準電源端子２１４から入力し、整流回路２０１の出力電圧の変動に依らず一定な電位を出力端子２１５から取り出し、演算回路２０３に供給する。
【００５２】
演算回路２０３は、リーダ／ライタ２２０から、電磁波又は電波に重畳して送信される命令信号に応じて、ＲＦＩＤタグとしての応答を行うための応答信号を出力する。演算回路２０３内部の構成については特にここで限定するものではないが、変調回路、復調回路、メモリ、メモリコントローラ、信号処理回路、符号化回路、抵抗、容量、フィルタ、解析回路、クロック生成回路、クロック補正回路、コード抽出回路、コード認識回路、コード判定回路等が設けられても良い。
【００５３】
また、演算回路２０３が有する回路群全てが、レギュレータ回路２０２の出力電圧を電源として用いる必要は無い。例えば整流回路２０１から出力される直流電圧を直接用いる構成であっても良い。
【００５４】
本発明の一態様に係るレギュレータ回路をＲＦＩＤタグ２００に用いることによって、レギュレータ回路の最低動作電圧を従来より低くすることが出来る。すなわち、整流回路２０１における生成電圧が小さい場合、具体的にはリーダ／ライタ２２０とＲＦＩＤタグ２００の距離が離れている場合や、外乱によりアンテナ回路２１０における受信電力が低い場合であっても、本発明の一態様によりＲＦＩＤタグ２００を動作させるために必要な電力を小さくすることができるため、リーダ／ライタ２２０とＲＦＩＤタグ２００が通信できる距離を延長することが可能となる。
【００５５】
（実施の形態３）
実施の形態１において、図１で説明した本発明の一態様に係るレギュレータ回路を実際に構成する場合の一例を図３に示す。
【００５６】
本実施の形態においては、レギュレータ回路はバイアス回路３００と、電圧レギュレータ３０１、３０２からなる。電圧レギュレータが２段構成となっているのは、１段目の電圧レギュレータ３０１で一次安定化を行い、２段目の電圧レギュレータ３０２で二次安定化を行うことで、入力電源端子３１１の電位の変動の影響が、演算回路に供給するための出力電源端子３１３に極力現れないようにするためである。
【００５７】
電圧レギュレータ３０１は、差動増幅回路３２１と、分圧器３２２とを有する。電圧レギュレータ３０２も同様に、差動増幅回路３３１と、分圧器３３２とを有する。
【００５８】
バイアス回路３００から出力されるバイアス電位ＶＲＥＦ３は、差動増幅回路３２１の差動入力の一端に入力される。電圧レギュレータ３０１は、ＶＲＥＦ３に従って、入力電源端子３１１の変動に依らず一定な電位を出力する。分圧器３２２は、演算回路等の電流消費量の変動に伴って変動する電源電位を、差動増幅回路３２１の差動入力の他端に負帰還をかけるように入力することで、安定化を図っている。電圧レギュレータ３０２も同様の動作をし、最終的に出力電源端子３１３に出力される電位は、受信電力の変動等に対しても安定度が高く、さらに内部回路の動作状態による消費電流の変動等に対しても安定度が高い出力電位とすることが出来る。
【００５９】
（実施の形態４）
実施の形態１で説明した、本発明の一態様に係るレギュレータ回路における、バイアス回路１０９を構成するトランジスタ、抵抗、配線群を実際に基板上に形成するレイアウト例を図４に示す。
【００６０】
図４において、各部に付した符号は、それぞれ図１に対応する。
【００６１】
抵抗１１０は、素子レイアウトの段階で、サイズの小さい単位抵抗素子を複数配置しておき、設計値に合わせた抵抗値となるように、上層の配線レイヤを用いて、各々の抵抗素子を直列接続とし、あるいは並列接続として変更することが出来るようにレイアウトしている。
【００６２】
また、１０１、１０２、１０３、１０４、１０５、１０６等で示されるトランジスタについては、サイズの小さいトランジスタを複数並列接続してサイズの大きいトランジスタを形成するなどして、ばらつきの影響を抑えると良い。
【００６３】
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置を得るための一作製方法を説明する。
【００６４】
まず、基板１２０１の一表面に剥離層１２０２を形成し、続けて下地となる絶縁膜１２０３および半導体膜１２０４（例えば非晶質珪素を含む膜）を形成する（図５（Ａ）参照）。剥離層１２０２、絶縁膜１２０３および半導体膜１２０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
【００６５】
基板１２０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
【００６６】
なお、本工程では、剥離層１２０２を基板１２０１の全面に設けているが、必要に応じて、フォトリソグラフィ法により剥離層１２０２を選択的に設けてもよい。また、基板１２０１に接するように剥離層１２０２を形成しているが、必要に応じて、基板１２０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１２０２を形成してもよい。
【００６７】
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００６８】
剥離層１２０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
【００６９】
絶縁膜１２０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜１２０３は、基板１２０１からの不純物の侵入を防止するブロッキング膜として機能する。
【００７０】
半導体膜１２０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎｍの厚さで形成する。半導体膜１２０４としては、例えば、非晶質珪素膜を形成すればよい。
【００７１】
次に、半導体膜１２０４にレーザ光を照射して結晶化を行う。なお、レーザ光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜１２０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１２０４ａ、半導体膜１２０４ｂを形成し、これらを覆うようにゲート絶縁膜１２０５を形成する（図５（Ｂ）参照）。
【００７２】
半導体膜１２０４ａ、半導体膜１２０４ｂの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に応じて、レーザ発振器からレーザ光を照射し、フォトリソグラフィ法を用いることよって半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザ光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００７３】
また、半導体膜に対し、連続発振レーザ光又は１０ＭＨｚ以上の周波数で発振するレーザ光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ、半導体膜１２０４ｂを形成することができる。このような結晶化の場合、そのレーザ光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置するとよい。
【００７４】
次に、半導体膜１２０４ａ、半導体膜１２０４ｂを覆うゲート絶縁膜１２０５を形成する。ゲート絶縁膜１２０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
【００７５】
また、ゲート絶縁膜１２０５は、半導体膜１２０４ａ、半導体膜１２０４ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００７６】
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下程度、代表的には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するということがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７７】
ゲート絶縁膜１２０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができ、好ましい。
【００７８】
また、半導体膜に対し、連続発振レーザ光又は１０ＭＨｚ以上の周波数で発振するレーザ光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ、半導体膜１２０４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【００７９】
次に、ゲート絶縁膜１２０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いることができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモリブデン膜の積層構造を用いることができる。例えば、窒化タンタル３０ｎｍと、タングステン１５０ｎｍとの積層構造を用いることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用することができる。
【００８０】
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１２０４ａ、半導体膜１２０４ｂの上方にゲート電極１２０７を形成する。
【００８１】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１２０４ａ、半導体膜１２０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜１２０４ａ、半導体膜１２０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
【００８２】
なお、本実施の形態においては簡単のため、ｎ型ＴＦＴについてのみ示しているが、本発明の一態様はこれに限定して解釈されない。ｐ型ＴＦＴのみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ型ＴＦＴとなる半導体層を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後にｎ型ＴＦＴとなる半導体層を覆うマスクを形成してｐ型を付与する不純物元素を添加することで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加することができる。
【００８３】
次に、ゲート絶縁膜１２０５とゲート電極１２０７を覆うように、絶縁膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１２０７の側面に接する絶縁膜１２０８（サイドウォールともよばれる）を形成する。絶縁膜１２０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際の不純物元素を添加するためのマスクとして用いる。
【００８４】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１２０７および絶縁膜１２０８をマスクとして用いて、半導体膜１２０４ａ、半導体膜１２０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成領域１２０６ａ、第１の不純物領域１２０６ｂ、第２の不純物領域１２０６ｃが形成される（図５（Ｃ）参照）。第１の不純物領域１２０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１２０６ｃはＬＤＤ領域として機能する。第２の不純物領域１２０６ｃが含む不純物元素の濃度は、第１の不純物領域１２０６ｂが含む不純物元素の濃度よりも低い。
【００８５】
続いて、ゲート電極１２０７、絶縁膜１２０８等を覆うように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜１２０９、１２１０、１２１１を３層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成することができ、絶縁膜１２０９は酸化窒化珪素膜５０ｎｍ、絶縁膜１２１０は窒化酸化珪素膜２００ｎｍ、絶縁膜１２１１は酸化窒化珪素膜４００ｎｍとして形成することができる。これら絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜１２０９は膜厚が薄いため、その表面はゲート電極１２０７の表面形状に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のうち膜厚が最も厚い絶縁膜１２１１の表面形状は平坦に近い。しかしながら、有機材料とは異なるため、平坦な表面形状とは異なっている。すなわち、表面形状を平坦にしたいのであれば、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
【００８６】
そして、フォトリソグラフィ法を用いて絶縁膜１２０９、１２１０、１２１１等をエッチングして、第１の不純物領域１２０６ｂに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１２３１ａ、及び接続配線として機能する導電膜１２３１ｂを形成する。導電膜１２３１ａ、１２３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成することができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１２０４ａ、半導体膜１２０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。導電膜１２３１ａ、１２３１ｂは、低抵抗材料を用いて形成すると信号遅延を生じることがなく、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材料としてアルミニウムを３００ｎｍ形成し、アルミニウムの上下にチタンを１００ｎｍずつ設ける構成がよい。また導電膜１２３１ｂは、接続配線として機能しているが、導電膜１２３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜１２３１ａ、１２３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２３１ａ、１２３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
【００８７】
以上により、薄膜トランジスタ１２３０ａ、薄膜トランジスタ１２３０ｂを含む素子層１２４９が得られる（図６（Ａ）参照）。
【００８８】
なお、絶縁膜１２０９、１２１０、１２１１を形成する前、または絶縁膜１２０９を形成した後、又は絶縁膜１２０９、１２１０を形成した後に、半導体膜１２０４ａ、半導体膜１２０４ｂの結晶性の回復や半導体膜１２０４ａ、半導体膜１２０４ｂに添加された不純物元素の活性化、半導体膜１２０４ａ、半導体膜１２０４ｂの水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用するとよい。
【００８９】
次に、導電膜１２３１ａ、１２３１ｂを覆うように、絶縁膜１２１２、１２１３を形成する（図６（Ｂ）参照）。絶縁膜１２１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜１２１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜１２１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に加えて、厚膜化する構成、例えば７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１５００ｎｍ）によっても、絶縁膜１２１３の表面形状の平坦性を高めている。当該絶縁膜１２１２、１２１３に対しては、開口部を形成する。本実施の形態では、導電膜１２３１ｂが露出する開口部１２１４を形成する場合を例示する。このような開口部１２１４において（詳しくは点線で囲まれた領域１２１５において）、絶縁膜１２１２の端部は、絶縁膜１２１３で覆われている。上層の絶縁膜１２１３で下層の絶縁膜１２１２の端部を覆うことで、その後開口部１２１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜１２１３が有機材料であるポリイミドを用いているため、開口部１２１４において、絶縁膜１２１３はなだらかなテーパーを有することができ、効率的に段切れを防止することができる。このような段切れ防止効果を得ることのできる絶縁膜１２１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜１２１３には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶縁膜１２１２、１２１３の作製方法は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
【００９０】
次に、絶縁膜１２１３上に導電膜１２１７を形成し、当該導電膜１２１７上に絶縁膜１２１８を形成する（図６（Ｃ）参照）。導電膜１２１７は、導電膜１２３１ａ、１２３１ｂと同じ材料で形成することができ、例えばチタン１００ｎｍ、アルミニウム２００ｎｍ、チタン１００ｎｍの積層構造を採用することができる。導電膜１２１７は、開口部１２１４で導電膜１２３１ｂと接続するため、チタン同士が接触することでコンタクト抵抗を抑えることができる。また導電膜１２１７は、薄膜トランジスタと、アンテナ（おって形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電膜１２１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２１７は、ＣＶＤ法やスパッタリング法等により形成することができる。絶縁膜１２１８は、その表面形状に平坦性を要求されるため、有機材料で形成するとよく、２０００ｎｍのポリイミドを用いる場合を例示する。絶縁膜１２１８は、１５００ｎｍの膜厚で形成された絶縁膜１２１３の開口部１２１４、及び開口部１２１４に形成された導電膜１２１７の表面の凹凸を平坦にする必要があり、絶縁膜１２１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜１２１８は絶縁膜１２１３の１．１倍〜２倍以上、好ましくは１．２〜１．５倍の膜厚を有するとよく、絶縁膜１２１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜１２１８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として絶縁膜１２１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜１２１８上にアンテナを形成する場合、このように絶縁膜１２１８の表面形状の平坦性を考慮する必要がある。
【００９１】
また、絶縁膜１２１８は、回路部におけるアンテナの外側（図示せず）で、絶縁膜１２１３の端部を覆うと好ましい。絶縁膜１２１３の覆う際、絶縁膜１２１８は、絶縁膜１２１３の膜厚と、絶縁膜１２１８の膜厚との合計より、外側から２倍以上の長さでマージンをもって覆うとよい。本実施の形態では、絶縁膜１２１３は１５００ｎｍ、絶縁膜１２１８は２０００ｎｍで形成したため、絶縁膜１２１３の端から距離ｄ＝７０００ｎｍの外側から、絶縁膜１２１８は絶縁膜１２１３の端部を覆う。このような構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止することも期待できる。
【００９２】
次に、絶縁膜１２１８上にアンテナ１２２０を形成する（図７参照）。そして、アンテナ１２２０と導電膜１２１７とを開口部を介して電気的に接続させる。開口部はアンテナ１２２０の下方に設け、集積化を図る。なおアンテナ１２２０は、導電膜１２３１ａに直接接続させてもよいが、本実施の形態のように導電膜１２１７を設けることにより、アンテナ１２２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜１２１７の上にさらなる導電膜を設けて、アンテナ１２２０を接続してもよい。すなわちアンテナ１２２０は、薄膜トランジスタを構成する導電膜１２３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このような導電膜１２１７をはじめとする複数の導電膜は、膜厚が厚くなると半導体装置にも厚みが出てしまうため、薄い方が好ましい。そのため、導電膜１２３１ａと比較すると、導電膜１２１７等はその膜厚を薄くすることが好ましい。
【００９３】
アンテナ１２２０は、第１の導電膜１２２１、第２の導電膜１２２２の積層構造を採用することができ、本実施の形態ではチタン１００ｎｍ、アルミニウム５０００ｎｍの積層構造の場合を例示する。チタンは、アンテナの耐湿性を高めることができ、絶縁膜１２１８とアンテナ１２２０との密着性を高めることもできる。さらにチタンは、導電膜１２１７との接触抵抗を低くすることができる。これは導電膜１２１７の最上層には、チタンが形成されているため、アンテナのチタンと同一材料同士が接触していることによる。このようなチタンはドライエッチングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウムは低抵抗材料であるため、アンテナに好適である。アルミニウムを厚膜化していることにより、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ばすことができ、好ましい。このようなアルミニウムはウェットエッチングを用いて形成されるため、端部における側面にテーパーが付くことが多い。本実施の形態におけるテーパーは、内側に凹んだ形で形成されている。また、アルミニウムをウェットエッチングする際、チタンの端部より、アルミニウムの端部が内側となる（領域１２４２）。例えば、アルミニウムの端部は、アルミニウムの膜厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよく、本実施の形態ではチタン端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。チタン端部がアルミニウム端部より突出していることで、その後に形成される絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
【００９４】
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したいずれの材料の単層構造で形成してもよい。
【００９５】
アンテナ１２２０を覆って、絶縁膜１２２３を形成する。本実施の形態では、絶縁膜１２２３を２００ｎｍの窒化珪素膜で形成する。絶縁膜１２２３により、アンテナの耐湿性をより高めることができ、好ましい。絶縁膜１２２３はチタン端部がアルミニウム端部より突出しているため、段切れすることなく形成できる。このような絶縁膜１２２３は窒化珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
【００９６】
このようにして絶縁基板を用いて形成された半導体集積回路を完成することができる。
【００９７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００９８】
（実施の形態６）
本実施の形態では、半導体装置を、より信頼性を高く、かつ歩留まり良く作製する方法について、図９を用いて説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【００９９】
作成基板９００上に剥離層９０１を介して、トランジスタ９０２、９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
【０１００】
トランジスタ９０２、９０３は薄膜トランジスタであり、それぞれソース領域又はドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン電極として機能する配線と接し、電気的に接続されている。
【０１０１】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１０２】
容量９０４は、トランジスタ９０２、９０３と同様の工程で形成され、一方の電極は半導体層、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保するため、ゲート電極層を形成する前に、容量９０４を形成する半導体層に不純物元素を添加しておいても良い。この工程によると、ゲート電極層の下層の領域に配置された半導体層にも不純物元素が添加されるため、効率よく容量として機能することができる。
【０１０３】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【０１０４】
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
【０１０５】
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（図９（Ｂ）参照）。
【０１０６】
保護膜９１２と絶縁体９２０の接着については、特に図示しないが接着剤を用いても良いし、圧着、もしくは加熱圧着によって接着しても良い。
【０１０７】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
【０１０８】
絶縁体９３０も、絶縁体９２０と同様、例えば繊維体９３１に有機樹脂９３２を含浸させた構造体を用いても良い。
【０１０９】
特に図示していないが、絶縁体９２０及び絶縁体９３０は、平面方向に多数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザ光を照射することによって分断する。
【０１１０】
レーザ光を照射して分断することによって、半導体集積回路チップの分断面９４１、９４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる。
【０１１１】
ここでは特に図示しないが、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さらに絶縁体を設けても良い。
【０１１２】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良く半導体装置を作製することができる。
【０１１３】
なお、本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。
【０１１４】
トランジスタ９０２、９０３、及び容量９０４が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１１５】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１１６】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１１７】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１１８】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１１９】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１２０】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２１】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１２２】
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１２３】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせても良く、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１２４】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。
【０１２５】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２６】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２７】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良い。し、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。し、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。し、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
【０１２８】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。
【０１２９】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３０】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でも良い。
【０１３１】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１３２】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。
【０１３３】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１３４】
本発明の一態様に係る半導体装置は、半導体素子として電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。
【０１３５】
（実施の形態７）
無線タグを始めとした半導体装置は、微小な半導体素子を多数用いて形成した半導体集積回路を有するため、外部からの静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による回路の誤動作や半導体素子の損傷を生じやすい。特に無線タグ等のように、表面積の大きい導電体を有するアンテナ等は、静電気放電が生ずる可能性が高い。本実施の形態においては、そのような静電気放電から半導体集積回路を保護する構成の一例について述べる。
【０１３６】
図１１（Ａ）〜（Ｄ）に構成例を示す。本実施の形態においては、導電性材料を有する遮蔽体を半導体集積回路の近傍に設けることにより、半導体集積回路を保護している。
【０１３７】
図１１（Ａ）は、遮蔽体１１０１を半導体集積回路チップの外側全体を覆うように形成した例を示している。遮蔽体１１０１は、アンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を極力妨げない程度の膜厚で形成すれば良い。
【０１３８】
なお、図１１（Ａ）では、遮蔽体１１０１は半導体集積回路チップの上面、下面、側面を覆うように形成されているが、形成の方法としては、上面及び側面の一部に遮蔽体を形成した後、半導体集積回路を裏返して下面及び側面の一部に遮蔽体を形成し、全面を覆うように形成すれば良い。
【０１３９】
図１１（Ｂ）は、遮蔽体１１０２は絶縁体の内側に設けられ、半導体集積回路の全面を覆うように形成した例である。このように半導体集積回路の全面を覆うように遮蔽体１１０２を形成するには、半導体集積回路を絶縁体で挟持、接着する前に、個々の半導体集積回路チップに分断し、遮蔽体１１０２を形成する必要があるが、特にこの形態に限定するものではない。例えば、半導体集積回路チップを絶縁体で挟持、接着する前に、半導体集積回路の上面、下面に遮蔽体を形成しておき、絶縁体で挟持、接着した後、レーザ光を照射して分断すると、分断面において遮蔽体が溶融し、半導体集積回路の側面を上下から溶着して覆うように形成しても良い。
【０１４０】
図１１（Ｃ）は、遮蔽体１１０３は絶縁体の内側に設けられ、半導体集積回路の片面のみに形成した例である。本例では、遮蔽体１１０３はアンテナ側に形成されているが、剥離面側に形成しても良い。
【０１４１】
遮蔽体を半導体集積回路の片面のみに形成することにより、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４２】
図１１（Ａ）〜（Ｃ）においては、遮蔽体は導電性の材料を用いて、膜状に形成した例を示したが、図１１（Ｄ）に示すように、遮蔽体１１０４ａ〜１１０４ｇのように島状に形成しても良い。遮蔽体１１０４ａ〜１１０４ｇの各々は、導電性材料で形成されているために導電性を有するが、半導体集積回路上に点在して形成されており、互いに導通していないため、導電性材料を用いていながら、全体としては絶縁体に等しい膜とすることができる。このような構成で遮蔽体を形成すると、島状の遮蔽体１１０４ａ〜１１０４ｇの各々は導電性材料を用いて形成されるため、静電気放電に対して良好に半導体集積回路を保護し、かつ全体としては導電膜としての形状を成していないため、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４３】
遮蔽体１１０１を形成する材料としては、導電体又は半導体が好ましく、例えば金属膜、金属酸化物膜、半導体膜、又は金属窒化物膜等が挙げられる。具体的な材料としては、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等を用いることができる。
【０１４４】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０１４５】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ））なども用いても良い。
【０１４６】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０１４７】
さらに、遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。
【０１４８】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１４９】
導電性高分子を含む遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。
【０１５０】
遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【０１５１】
（実施の形態８）
本発明の一態様により無線タグ（以下、無線チップ、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。本発明の一態様に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
【０１５２】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１００１を設けることができる（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１００２を設けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１００４を設けることができる（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１００６を設けることができる（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１５３】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１５４】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１５５】
なお、本実施の形態は、本明細書に記載されている他の実施形態、及び実施例と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５６】
本実施例においては、本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路における入出力特性を測定した結果の比較を紹介する。
【０１５７】
図８は、本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路における入出力特性の比較結果である。入力電源端子に該当する端子の電位をスイープしたときに、出力端子に現れる電位を測定したものであり、本発明の一態様に係るレギュレータ回路において、入力電源端子１０７に対する出力端子１１２の電位に該当する。８０１で示される曲線群は、従来のレギュレータ回路の入出力特性を示しており、８０２で示される曲線群は、本発明の一態様に係るレギュレータ回路の入出力特性を示している。各々複数のサンプルについて同様の測定を行い、グラフにプロットした。
【０１５８】
入力電源端子の電位が０Ｖ〜０．４Ｖ付近の領域では、両者とも入出力特性には有意差が見られない。また、入力電源端子の電位が１．２Ｖを越えた領域では、レギュレータ回路はいずれも正常に動作し、入力電源端子の電位に依らず、１．２Ｖ程度の電位を一定して出力しているのがわかる。
【０１５９】
従来のレギュレータ回路においては、入力電源端子の電位が０．６Ｖ付近の点において、出力端子の電位は０．４Ｖ付近までしか上昇していない。その後０．８Ｖ付近からはゆるやかに上昇を始めるが、入力電源端子の電位に対しては、０．２Ｖ程度のロスが見られている。
【０１６０】
一方、本発明の一態様に係るレギュレータ回路においては、入力電源端子の電位が０．６Ｖとなる点において早急に立ち上がり、以後、入力電源端子の電位上昇に伴って、出力端子の電位が上昇している。また、入力電源端子の電位にほぼ等しい電位を出力することが出来ている。従って、入力電源端子の電位が０．６Ｖ〜１．２Ｖの領域、つまり比較的受信電力の小さい領域において、従来のレギュレータ回路に比べ、本発明の一態様に係るレギュレータ回路は、より低い電圧で正常に動作しているのが確認出来た。
【符号の説明】
【０１６１】
１００ 電圧レギュレータ
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ 入力電源端子
１０８ 基準電源端子
１０９ バイアス回路
１１０ 抵抗
１１２ 出力端子
２００ ＲＦＩＤタグ
２０１ 整流回路
２０２ レギュレータ回路
２０３ 演算回路
２１０ アンテナ回路
２１１ アンテナ
２１２ 容量
２１３ 入力電源端子
２１４ 基準電源端子
２１５ 出力端子
２２０ リーダ／ライタ
３００ バイアス回路
３０１ 電圧レギュレータ
３０２ 電圧レギュレータ
３１１ 入力電源端子
３１３ 出力電源端子
３２１ 差動増幅回路
３２２ 分圧器
３３１ 差動増幅回路
３３２ 分圧器
９００ 基板
９０１ 剥離層
９０２ トランジスタ
９０３ トランジスタ
９０４ 容量
９０５ 絶縁層
９１０ 半導体集積回路
９１１ アンテナ
９１２ 保護膜
９２０ 絶縁体
９２１ 繊維体
９２２ 有機樹脂
９３０ 絶縁体
９３１ 繊維体
９３２ 有機樹脂
９４１ 分断面
１００１ チップ
１００２ チップ
１００３ チップ
１００４ チップ
１００５ チップ
１００６ チップ
１００７ チップ
１１０１ 遮蔽体
１１０２ 遮蔽体
１１０３ 遮蔽体
１２０１ 基板
１２０２ 剥離層
１２０３ 絶縁膜
１２０４ 半導体膜
１２０５ ゲート絶縁膜
１２０７ ゲート電極
１２０８ 絶縁膜
１２０９ 絶縁膜
１２１０ 絶縁膜
１２１１ 絶縁膜
１２１２ 絶縁膜
１２１３ 絶縁膜
１２１４ 開口部
１２１５ 領域
１２１７ 導電膜
１２１８ 絶縁膜
１２２０ アンテナ
１２２１ 導電膜
１２２２ 導電膜
１２２３ 絶縁膜
１２４２ 領域
１２４９ 素子層
１１０４ａ 遮蔽体
１２０４ａ 半導体膜
１２０４ｂ 半導体膜
１２０６ａ チャネル形成領域
１２０６ｂ 不純物領域
１２０６ｃ 不純物領域
１２３０ａ 薄膜トランジスタ
１２３０ｂ 薄膜トランジスタ
１２３１ａ 導電膜
１２３１ｂ 導電膜
【技術分野】
【０００１】
本発明は、無線通信を用いてデータの送受信を行うＲＦＩＤタグに関する。特にＲＦＩＤタグ内部で生成された直流電圧を安定化、又は一定になるように制御するレギュレータ回路に関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネットワークにアクセス出来る環境整備が行われている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送受信が可能な半導体装置が利用され始めている。
【０００３】
無線通信によりデータの送受信、記録、消去等が行える半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップとも呼ばれる。ＲＦＩＤタグとデータの送受信には読み取り書き込み装置（以下、リーダ／ライタ）を用いて行う。ＲＦＩＤタグを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も期待されている。
【０００４】
ＲＦＩＤタグは無線通信によりデータを含む電磁波または電波等を送受信するためのアンテナを有し、そのアンテナと集積回路を一体形成した構造となっている。ＲＦＩＤタグには、リーダ／ライタ等の外部装置から発信される電磁波または電波等から、ＲＦＩＤタグが有する整流器または整流回路を用いて直流電圧を生成し、さらにレギュレータ回路等の調整器を介して安定した一定電圧を用いて動作するものが存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２４２９８９号公報
【特許文献２】国際公開第２００６／８００５２号パンフレット
【非特許文献】
【０００６】
【非特許文献１】「ＲＦＩＤハンドブック第２版 非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ Ｆｉｎｋｅｎｚｅｌｌｅｒ著、ソフト工学研究所 訳、Ｐ６９−７１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＤタグとリーダ／ライタ間のデータ送受信において、ＲＦＩＤタグがリーダ／ライタの電磁波または電波等から得られる電力は、ＲＦＩＤタグとリーダ／ライタ間の距離が長いほど小さくなる。また、ＲＦＩＤタグはリーダ／ライタの電磁波または電波等から得られる電力を利用して動作させ、その動作に必要となる電力はＲＦＩＤタグが有する集積回路の動作電圧に依存する。尚、集積回路を構成する回路群には、整流回路、レギュレータ回路、変調回路、復調回路、クロック生成回路、演算回路などが設けられても良い。
【０００８】
ＲＦＩＤタグがレギュレータ回路を有する構成においては、ＲＦＩＤタグの最低動作電力は、レギュレータ回路が任意の電圧値以上、もしくは任意の一定電圧を出力するために必要とする、レギュレータ回路の入力電圧に依存する。この入力電圧をレギュレータ回路の最低動作電圧とする。そのため、レギュレータ回路の最低動作電圧が高い程、ＲＦＩＤタグの最低動作電力が高くなる。これは、ＲＦＩＤタグがリーダ／ライタの電磁波または電波等から得るべき電力が高くなることを意味し、得ることが出来る電力はＲＦＩＤタグ−リーダ／ライタ間の距離に依存するため、ＲＦＩＤタグとリーダ／ライタとの通信距離の低下を招くことになる。
【０００９】
ＲＦＩＤタグにおいては、通信距離を拡大するため、回路の消費電力は極力小さくすることが望まれる。消費電力を低減するために、ＲＦＩＤタグ内部の動作電圧も１Ｖ以下から２Ｖ程度と低く、レギュレータの最低動作電圧が０．数Ｖ異なるだけでも、ＲＦＩＤタグ動作電圧全体への影響は相対的に大きくなる。
【００１０】
本発明の一態様は、前述の課題を鑑み、より低い最低動作電圧にて安定動作可能なレギュレータ回路を実現することを目的の一とする。また、最低動作電圧が低いレギュレータ回路を用いて、リーダ／ライタとの通信距離がより長いＲＦＩＤタグの実現を目的の一とする。
【課題を解決するための手段】
【００１１】
前述の課題を解決するために、本発明の一態様においては以下のような手段を講じた。
【００１２】
本発明の一態様においては、基準電位と入力電位との電圧を監視し、前記電圧が所定のしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置を提供する。
【００１３】
前記半導体装置は、前記基準電位が与えられる第１の端子と、前記入力電位が与えられる第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１の複数の非線形素子と、少なくとも一の線形素子とを有し、前記第１の複数の非線形素子と、前記線形素子とで分圧された第１のバイアス電位を出力する第１の分圧回路と、前記第１の端子と前記第２の端子との間に設けられた第２の複数の非線形素子を有し、前記第１のバイアス電位に基づき、前記第２の複数の非線形素子で分圧された第２のバイアス電位を出力する第２の分圧回路と、前記第２のバイアス電位に基づき、前記出力電位を決定し出力する電圧レギュレータとを有することを特徴とする。
【００１４】
前記半導体装置は、第１乃至第６のトランジスタと、抵抗とを有し、前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、前記第３のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、前記第４のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、前記抵抗の一方の端子は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、前記抵抗の他方の端子は、前記第２の配線と電気的に接続され、前記第５のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、前記第５のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、他方は前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、前記第６のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、他方は前記第２の配線と電気的に接続されていることを特徴とする。
【００１５】
このとき、前記第１の配線には前記入力電位が印加され、前記第２の配線には前記基準電位が印加され、前記第２のトランジスタのソース又はドレインの他方に、第１のバイアス電圧を生じ、前記第５のトランジスタのソース又はドレインの他方より、出力電位を取り出すことを特徴とする。
【００１６】
上記の半導体装置により、前記出力電位に応じた電位を出力する電圧レギュレータを有するレギュレータ回路が提供される。
【００１７】
また、本発明の一態様により、上記記載のレギュレータ回路を具備したＲＦＩＤタグが提供される。
【発明の効果】
【００１８】
本発明の一態様によって、最低動作電圧が低いレギュレータ回路を提供出来る。すなわち、レギュレータ回路を有するＲＦＩＤタグで最低動作電力を下げることが出来る。以上により、パッシブ型のＲＦＩＤタグ（タグ内部にバッテリー等の電源を有しておらず、リーダ／ライタから受ける電力を基に電源を生成するタイプのＲＦＩＤタグ）においては、ＲＦＩＤタグとリーダ／ライタとの通信距離を拡大出来る。
【００１９】
また、アクティブ型のＲＦＩＤタグ（タグ内部に、内部の回路動作に必要な電源を供給する電池、バッテリー等を有するタイプのＲＦＩＤタグ）においては、本発明の一態様に係るレギュレータ回路によって、より低い電圧でも正常に動作することが出来るため、電池寿命を延長することが出来る。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様に係るレギュレータ回路の一構成例を示す図。
【図２】本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの一構成例を示す図。
【図３】本発明の一態様に係るレギュレータ回路の一構成例を示す図。
【図４】本発明の一態様に係るレギュレータ回路の回路レイアウト例を示す図。
【図５】半導体装置の作製工程例を示す図。
【図６】半導体装置の作製工程例を示す図。
【図７】半導体装置の作製工程例を示す図。
【図８】本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路の入出力特性を示す図。
【図９】半導体装置の作製工程例を示す図。
【図１０】本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの応用例を示す図。
【図１１】半導体装置の作製工程例を示す図。
【発明を実施するための形態】
【００２１】
本発明の実施の形態について、以下に図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し適用し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００２２】
（実施の形態１）
図１を用いて、本発明の一態様に係るレギュレータ回路の構成について説明する。
【００２３】
本発明の一態様に係るレギュレータ回路は、図１に示すとおり、電圧レギュレータ１００、バイアス回路１０９を有している。
【００２４】
基準電源端子１０８は、図１に示す回路の基準となる電位が印加される端子であり、一般的には０Ｖが印加されているとするが、あくまで回路の基準となる電位であるから、０Ｖ以外でも良い。
【００２５】
入力電源端子１０７は、基準電源端子１０８に対してある電圧が与えられた電位が印加される端子である。
【００２６】
バイアス回路１０９は、入力電源端子１０７及び基準電源端子１０８に印加されている電圧に従って、電圧レギュレータ１００の参照電位となるＶＲＥＦ３を生成する。
【００２７】
電圧レギュレータ１００は、入力電源端子１０７及び基準電源端子１０８に印加されている電圧、及びバイアス回路１０９で生成された参照電位に従って、基準電源端子１０８に対して任意の電圧値以上もしくは任意の一定電圧を有する電位を出力端子１１２から出力する。
【００２８】
出力端子１１２以降には、演算回路をはじめとした負荷が接続されている。これら負荷において消費電力が増加し、出力端子１１２において電圧降下が生じ始めると、電圧レギュレータ１００は、出力端子１１２の電位を上げ、元の一定電位に保つ方向に動作する。逆に、負荷において消費電力が減少し、出力端子１１２において電圧の上昇が生じ始めると、電圧レギュレータ１００は、出力端子１１２の電位を下げ、もとの一定電位に保つ方向に動作する。
【００２９】
なお、電圧レギュレータ１００の構成は、本発明の一態様においては特に限定するものでは無く、出力端子１１２の電位の変動を調整する構成であり、基準電位ＶＲＥＦ３に従って出力端子１１２に電位を出力出来る構成であれば良い。
【００３０】
バイアス回路１０９は、トランジスタ１０１〜１０６と、抵抗１１０を有している。トランジスタ１０１、１０２、１０５はＰ型トランジスタであり、トランジスタ１０３、１０４、１０６はＮ型トランジスタである。
【００３１】
図１に示した本発明の一態様に係るレギュレータ回路の動作について、以下に詳細に説明する。
【００３２】
バイアス回路１０９は、基準電源端子１０８に対して、入力電源端子１０７に入力される電位の変動に依らず、一定の電位をＶＲＥＦ３に出力する。このＶＲＥＦ３が、入力される電源電位に依存しないという特性を利用して、電圧レギュレータ１００は一定の電位を出力端子１１２に出力する。
【００３３】
バイアス回路１０９の動作について説明する。トランジスタ１０１、１０２のそれぞれのソース又はドレインの一方は、入力電源端子１０７と電気的に接続され、互いのゲートは電気的に接続され、カレントミラーを構成している。従って、トランジスタ１０１、１０２に流れる電流値は等しい。
【００３４】
トランジスタ１０１を流れる電流は、全てトランジスタ１０３を流れ、トランジスタ１０２を流れる電流は、抵抗１１０を流れる。このとき、抵抗１１０の両端子間に発生する電圧が、すなわちトランジスタ１０３のゲート・ソース間電圧（以下Ｖｇｓと表記）に等しくなることから、カレントミラーを流れる電流値はトランジスタ１０３と抵抗１１０のバランスにより決定される。
【００３５】
トランジスタ１０４は、トランジスタ１０３が飽和領域で動作するのを担保するために設けられる。トランジスタ１０２を流れる電流は、トランジスタ１０４を経由して抵抗１１０に流れ込む。このとき、トランジスタ１０４のゲートとソースとの間には、電流に応じた電圧が生じ、トランジスタ１０３のゲートの電位は、ＶＲＥＦ１となる。
【００３６】
このときのトランジスタ１０３の状態に着目すると、トランジスタ１０３のゲートとソースとの間には、抵抗１１０を流れる電流に応じた電圧が生じている。同時に、トランジスタ１０３のゲートとドレインとの間には、トランジスタ１０４のゲートとソースとの間に発生した電圧が生じており、トランジスタ１０３において、｜Ｖｇｓ−Ｖｔｈ｜≦｜Ｖｄｓ｜が常に成立し、飽和領域での動作が担保される（ここでＶｔｈはトランジスタのしきい値電圧、Ｖｄｓはトランジスタのソースとドレインとの間の電圧である）。
【００３７】
また、トランジスタ１０４により、基準電源端子１０８に対する入力電源端子１０７の電位が高くなっていく場合に、トランジスタ１０４は飽和領域で動作し、Ｖｄｓを変化させることで、前述の電位の上昇に伴う電圧変化をＶＲＥＦ１に伝えないようにすることが出来る。
【００３８】
以上の動作により、基準電源端子１０８に対して、入力電源端子１０７に入力される電位の変動に依らず、一定の電位がＶＲＥＦ１、及びＶＲＥＦ２にそれぞれ出力される。
【００３９】
ここで、ＶＲＥＦ１とＶＲＥＦ２に生ずる電位に注目する。ＶＲＥＦ１は、トランジスタ１０３を流れる電流に応じて発生するＶｇｓに応じた電位であり、ＶＲＥＦ２は、トランジスタ１０４を流れる電流に応じて発生するＶｇｓを、先のＶＲＥＦ１に加えた電位となる。ＶＲＥＦ１は、トランジスタ１０３の特性ばらつきがその電位に影響し、ＶＲＥＦ２は、トランジスタ１０３の特性及びトランジスタ１０４の特性ばらつきがその電位に影響する。すなわち、ＶＲＥＦ２は、ＶＲＥＦ１に比べてばらつきが影響するトランジスタが多いため、よりばらつきを生じやすいと言える。
【００４０】
一方、ＶＲＥＦ１は、トランジスタ１０３のＶｇｓに応じた電位であり、その上昇量はトランジスタ１０３のＶｇｓの上昇量に等しい。ＶＲＥＦ２は、トランジスタ１０３のＶｇｓとトランジスタ１０４のＶｇｓに応じた電位であり、その上昇量はトランジスタ１０３のＶｇｓの上昇量とトランジスタ１０４のＶｇｓの上昇量の合計となる。従って、入力電源端子１０７の電位が低い領域では、ＶＲＥＦ２の方が電位の立ち上がりのタイミングが早く、その立ち上がりも急峻になる。また、飽和領域で動作するトランジスタは、ソースとドレインとの間の抵抗を高くしやすいため、小さい電流で十分な電圧を発生させることが出来る。
【００４１】
まとめると、ＶＲＥＦ１はトランジスタのばらつきが比較的影響しにくい反面、電位の立ち上がりのタイミングが遅く、立ち上がりが緩やかであり、ＶＲＥＦ２は反対に電位の立ち上がりのタイミングが早く、立ち上がりが急峻な反面、トランジスタのばらつきが比較的影響しやすい。
【００４２】
そこで本発明の一態様においては、トランジスタ１０５、１０６でなる構成を付加した。トランジスタ１０５は、トランジスタ１０２を流れる電流をコピーし、ダイオード接続されたトランジスタ１０６に流す。これによりトランジスタ１０６のソースとドレインとの間には電圧が生ずる。トランジスタ１０５のＶｇｓは一定であるから、トランジスタ１０５を流れる電流も一定であり、基準電源端子１０８と入力電源端子１０７との間の電圧の変化に依らず一定となる。以上の動作により、新たに基準電源端子１０８と入力電源端子１０７との間の電圧の変化に依らない一定電圧ＶＲＥＦ３を得る。
【００４３】
ＶＲＥＦ３は、ダイオード接続されたトランジスタ１０６のＶｄｓに応じた電位であり、ばらつきが影響しにくいＶＲＥＦ１を基にした電位から決められる電位であると同時に、トランジスタ１０６を飽和領域で動作させていることから、電位の立ち上がりのタイミングが早く、その立ち上がりも急峻にすることが出来る。
【００４４】
以上より、本発明の一態様に係るレギュレータ回路は、新規の構成によるバイアス回路１０９を有することで、入力電源端子１０７に入力される電位が十分に高くない領域であっても、ＶＲＥＦ３を発生させることができ、基準電源端子１０８に対する任意の電圧もしくは任意の一定電圧を有する電位を出力することができる。
【００４５】
そして、本発明の一態様に係るレギュレータ回路を有するＲＦＩＤタグでは、レギュレータ回路の最低動作電圧が低くなったことにより、ＲＦＩＤタグの最低動作電力が小さくなり、結果ＲＦＩＤタグとリーダ／ライタとの通信距離の拡大が実現する。
【００４６】
（実施の形態２）
実施の形態１で示した本発明の一態様に係るレギュレータ回路を用いたＲＦＩＤタグの構成例を図２に示す。ＲＦＩＤタグ２００は、アンテナ回路２１０と、整流回路２０１と、レギュレータ回路２０２と、演算回路２０３とを有する。なお、ＲＦＩＤタグ２００については、この構成に限定されるものではなく、他の構成を有していても良い。
【００４７】
具体的な動作としては、リーダ／ライタ２２０からＲＦＩＤタグ２００に無線通信によって電磁波又は電波等が送信される。この電磁波又は電波等には、リーダ／ライタ２２０からＲＦＩＤタグ２００に送る命令信号が含まれている。ＲＦＩＤタグ２００にて受信された電磁波又は電波から命令信号を取り出し、当該命令信号に基づいて、ＲＦＩＤタグ２００内で演算処理等が行われ、その結果、応答信号をＲＦＩＤタグ２００からリーダ／ライタ２２０に送信する。このようにしてリーダ／ライタ２２０とＲＦＩＤタグ２００との間で通信が行われ、リーダ／ライタ２２０は、ＲＦＩＤタグ２００に記録されている情報を読み出し、あるいはＲＦＩＤタグ２００内に情報の書き込みを行うことが出来る。
【００４８】
なお、通信に用いられる電磁波又は電波等の周波数帯域は、電波法や国際標準規格に定められているものを用いればよく、本発明の一態様は特に周波数帯の限定を必要とするものではないため、特に限定しない。
【００４９】
アンテナ回路２１０は、アンテナ２１１と容量２１２とを有し、リーダ／ライタ２２０から送信されてくる電磁波又は電波等を受信し、あるいは逆にアンテナ回路２１０からリーダ／ライタ２２０に応答信号を送信する。アンテナ２１１と容量２１２を用いて形成されるアンテナ回路２１０は、特定の共振点を有しており、特定の周波数帯を最も良く受信するように設計される。
【００５０】
整流回路２０１は、アンテナ回路２１０で受信された電磁波又は電波を整流して、直流電圧を生成する。整流回路２０１の形式については特に限定しないが、実施において好適と思われるものを適宜使用すれば良い。
【００５１】
レギュレータ回路２０２は、整流回路２０１によって生成された直流電圧を、入力電源端子２１３及び基準電源端子２１４から入力し、整流回路２０１の出力電圧の変動に依らず一定な電位を出力端子２１５から取り出し、演算回路２０３に供給する。
【００５２】
演算回路２０３は、リーダ／ライタ２２０から、電磁波又は電波に重畳して送信される命令信号に応じて、ＲＦＩＤタグとしての応答を行うための応答信号を出力する。演算回路２０３内部の構成については特にここで限定するものではないが、変調回路、復調回路、メモリ、メモリコントローラ、信号処理回路、符号化回路、抵抗、容量、フィルタ、解析回路、クロック生成回路、クロック補正回路、コード抽出回路、コード認識回路、コード判定回路等が設けられても良い。
【００５３】
また、演算回路２０３が有する回路群全てが、レギュレータ回路２０２の出力電圧を電源として用いる必要は無い。例えば整流回路２０１から出力される直流電圧を直接用いる構成であっても良い。
【００５４】
本発明の一態様に係るレギュレータ回路をＲＦＩＤタグ２００に用いることによって、レギュレータ回路の最低動作電圧を従来より低くすることが出来る。すなわち、整流回路２０１における生成電圧が小さい場合、具体的にはリーダ／ライタ２２０とＲＦＩＤタグ２００の距離が離れている場合や、外乱によりアンテナ回路２１０における受信電力が低い場合であっても、本発明の一態様によりＲＦＩＤタグ２００を動作させるために必要な電力を小さくすることができるため、リーダ／ライタ２２０とＲＦＩＤタグ２００が通信できる距離を延長することが可能となる。
【００５５】
（実施の形態３）
実施の形態１において、図１で説明した本発明の一態様に係るレギュレータ回路を実際に構成する場合の一例を図３に示す。
【００５６】
本実施の形態においては、レギュレータ回路はバイアス回路３００と、電圧レギュレータ３０１、３０２からなる。電圧レギュレータが２段構成となっているのは、１段目の電圧レギュレータ３０１で一次安定化を行い、２段目の電圧レギュレータ３０２で二次安定化を行うことで、入力電源端子３１１の電位の変動の影響が、演算回路に供給するための出力電源端子３１３に極力現れないようにするためである。
【００５７】
電圧レギュレータ３０１は、差動増幅回路３２１と、分圧器３２２とを有する。電圧レギュレータ３０２も同様に、差動増幅回路３３１と、分圧器３３２とを有する。
【００５８】
バイアス回路３００から出力されるバイアス電位ＶＲＥＦ３は、差動増幅回路３２１の差動入力の一端に入力される。電圧レギュレータ３０１は、ＶＲＥＦ３に従って、入力電源端子３１１の変動に依らず一定な電位を出力する。分圧器３２２は、演算回路等の電流消費量の変動に伴って変動する電源電位を、差動増幅回路３２１の差動入力の他端に負帰還をかけるように入力することで、安定化を図っている。電圧レギュレータ３０２も同様の動作をし、最終的に出力電源端子３１３に出力される電位は、受信電力の変動等に対しても安定度が高く、さらに内部回路の動作状態による消費電流の変動等に対しても安定度が高い出力電位とすることが出来る。
【００５９】
（実施の形態４）
実施の形態１で説明した、本発明の一態様に係るレギュレータ回路における、バイアス回路１０９を構成するトランジスタ、抵抗、配線群を実際に基板上に形成するレイアウト例を図４に示す。
【００６０】
図４において、各部に付した符号は、それぞれ図１に対応する。
【００６１】
抵抗１１０は、素子レイアウトの段階で、サイズの小さい単位抵抗素子を複数配置しておき、設計値に合わせた抵抗値となるように、上層の配線レイヤを用いて、各々の抵抗素子を直列接続とし、あるいは並列接続として変更することが出来るようにレイアウトしている。
【００６２】
また、１０１、１０２、１０３、１０４、１０５、１０６等で示されるトランジスタについては、サイズの小さいトランジスタを複数並列接続してサイズの大きいトランジスタを形成するなどして、ばらつきの影響を抑えると良い。
【００６３】
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置を得るための一作製方法を説明する。
【００６４】
まず、基板１２０１の一表面に剥離層１２０２を形成し、続けて下地となる絶縁膜１２０３および半導体膜１２０４（例えば非晶質珪素を含む膜）を形成する（図５（Ａ）参照）。剥離層１２０２、絶縁膜１２０３および半導体膜１２０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
【００６５】
基板１２０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現することができる。
【００６６】
なお、本工程では、剥離層１２０２を基板１２０１の全面に設けているが、必要に応じて、フォトリソグラフィ法により剥離層１２０２を選択的に設けてもよい。また、基板１２０１に接するように剥離層１２０２を形成しているが、必要に応じて、基板１２０１に接するように酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１２０２を形成してもよい。
【００６７】
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
【００６８】
剥離層１２０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
【００６９】
絶縁膜１２０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜１２０３は、基板１２０１からの不純物の侵入を防止するブロッキング膜として機能する。
【００７０】
半導体膜１２０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎｍの厚さで形成する。半導体膜１２０４としては、例えば、非晶質珪素膜を形成すればよい。
【００７１】
次に、半導体膜１２０４にレーザ光を照射して結晶化を行う。なお、レーザ光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜１２０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１２０４ａ、半導体膜１２０４ｂを形成し、これらを覆うようにゲート絶縁膜１２０５を形成する（図５（Ｂ）参照）。
【００７２】
半導体膜１２０４ａ、半導体膜１２０４ｂの作製工程の一例を以下に簡単に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に応じて、レーザ発振器からレーザ光を照射し、フォトリソグラフィ法を用いることよって半導体膜１２０４ａ、半導体膜１２０４ｂを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザ光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００７３】
また、半導体膜に対し、連続発振レーザ光又は１０ＭＨｚ以上の周波数で発振するレーザ光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ、半導体膜１２０４ｂを形成することができる。このような結晶化の場合、そのレーザ光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置するとよい。
【００７４】
次に、半導体膜１２０４ａ、半導体膜１２０４ｂを覆うゲート絶縁膜１２０５を形成する。ゲート絶縁膜１２０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
【００７５】
また、ゲート絶縁膜１２０５は、半導体膜１２０４ａ、半導体膜１２０４ｂに対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００７６】
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下程度、代表的には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するということがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７７】
ゲート絶縁膜１２０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができ、好ましい。
【００７８】
また、半導体膜に対し、連続発振レーザ光又は１０ＭＨｚ以上の周波数で発振するレーザ光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ、半導体膜１２０４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【００７９】
次に、ゲート絶縁膜１２０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いることができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモリブデン膜の積層構造を用いることができる。例えば、窒化タンタル３０ｎｍと、タングステン１５０ｎｍとの積層構造を用いることができる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用することができる。
【００８０】
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１２０４ａ、半導体膜１２０４ｂの上方にゲート電極１２０７を形成する。
【００８１】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１２０４ａ、半導体膜１２０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜１２０４ａ、半導体膜１２０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
【００８２】
なお、本実施の形態においては簡単のため、ｎ型ＴＦＴについてのみ示しているが、本発明の一態様はこれに限定して解釈されない。ｐ型ＴＦＴのみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ型ＴＦＴとなる半導体層を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後にｎ型ＴＦＴとなる半導体層を覆うマスクを形成してｐ型を付与する不純物元素を添加することで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加することができる。
【００８３】
次に、ゲート絶縁膜１２０５とゲート電極１２０７を覆うように、絶縁膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１２０７の側面に接する絶縁膜１２０８（サイドウォールともよばれる）を形成する。絶縁膜１２０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際の不純物元素を添加するためのマスクとして用いる。
【００８４】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１２０７および絶縁膜１２０８をマスクとして用いて、半導体膜１２０４ａ、半導体膜１２０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成領域１２０６ａ、第１の不純物領域１２０６ｂ、第２の不純物領域１２０６ｃが形成される（図５（Ｃ）参照）。第１の不純物領域１２０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１２０６ｃはＬＤＤ領域として機能する。第２の不純物領域１２０６ｃが含む不純物元素の濃度は、第１の不純物領域１２０６ｂが含む不純物元素の濃度よりも低い。
【００８５】
続いて、ゲート電極１２０７、絶縁膜１２０８等を覆うように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜１２０９、１２１０、１２１１を３層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成することができ、絶縁膜１２０９は酸化窒化珪素膜５０ｎｍ、絶縁膜１２１０は窒化酸化珪素膜２００ｎｍ、絶縁膜１２１１は酸化窒化珪素膜４００ｎｍとして形成することができる。これら絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜１２０９は膜厚が薄いため、その表面はゲート電極１２０７の表面形状に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のうち膜厚が最も厚い絶縁膜１２１１の表面形状は平坦に近い。しかしながら、有機材料とは異なるため、平坦な表面形状とは異なっている。すなわち、表面形状を平坦にしたいのであれば、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
【００８６】
そして、フォトリソグラフィ法を用いて絶縁膜１２０９、１２１０、１２１１等をエッチングして、第１の不純物領域１２０６ｂに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１２３１ａ、及び接続配線として機能する導電膜１２３１ｂを形成する。導電膜１２３１ａ、１２３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成することができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１２０４ａ、半導体膜１２０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。導電膜１２３１ａ、１２３１ｂは、低抵抗材料を用いて形成すると信号遅延を生じることがなく、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材料としてアルミニウムを３００ｎｍ形成し、アルミニウムの上下にチタンを１００ｎｍずつ設ける構成がよい。また導電膜１２３１ｂは、接続配線として機能しているが、導電膜１２３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜１２３１ａ、１２３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２３１ａ、１２３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
【００８７】
以上により、薄膜トランジスタ１２３０ａ、薄膜トランジスタ１２３０ｂを含む素子層１２４９が得られる（図６（Ａ）参照）。
【００８８】
なお、絶縁膜１２０９、１２１０、１２１１を形成する前、または絶縁膜１２０９を形成した後、又は絶縁膜１２０９、１２１０を形成した後に、半導体膜１２０４ａ、半導体膜１２０４ｂの結晶性の回復や半導体膜１２０４ａ、半導体膜１２０４ｂに添加された不純物元素の活性化、半導体膜１２０４ａ、半導体膜１２０４ｂの水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用するとよい。
【００８９】
次に、導電膜１２３１ａ、１２３１ｂを覆うように、絶縁膜１２１２、１２１３を形成する（図６（Ｂ）参照）。絶縁膜１２１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜１２１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜１２１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に加えて、厚膜化する構成、例えば７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１５００ｎｍ）によっても、絶縁膜１２１３の表面形状の平坦性を高めている。当該絶縁膜１２１２、１２１３に対しては、開口部を形成する。本実施の形態では、導電膜１２３１ｂが露出する開口部１２１４を形成する場合を例示する。このような開口部１２１４において（詳しくは点線で囲まれた領域１２１５において）、絶縁膜１２１２の端部は、絶縁膜１２１３で覆われている。上層の絶縁膜１２１３で下層の絶縁膜１２１２の端部を覆うことで、その後開口部１２１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜１２１３が有機材料であるポリイミドを用いているため、開口部１２１４において、絶縁膜１２１３はなだらかなテーパーを有することができ、効率的に段切れを防止することができる。このような段切れ防止効果を得ることのできる絶縁膜１２１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜１２１３には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶縁膜１２１２、１２１３の作製方法は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
【００９０】
次に、絶縁膜１２１３上に導電膜１２１７を形成し、当該導電膜１２１７上に絶縁膜１２１８を形成する（図６（Ｃ）参照）。導電膜１２１７は、導電膜１２３１ａ、１２３１ｂと同じ材料で形成することができ、例えばチタン１００ｎｍ、アルミニウム２００ｎｍ、チタン１００ｎｍの積層構造を採用することができる。導電膜１２１７は、開口部１２１４で導電膜１２３１ｂと接続するため、チタン同士が接触することでコンタクト抵抗を抑えることができる。また導電膜１２１７は、薄膜トランジスタと、アンテナ（おって形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電膜１２１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２１７は、ＣＶＤ法やスパッタリング法等により形成することができる。絶縁膜１２１８は、その表面形状に平坦性を要求されるため、有機材料で形成するとよく、２０００ｎｍのポリイミドを用いる場合を例示する。絶縁膜１２１８は、１５００ｎｍの膜厚で形成された絶縁膜１２１３の開口部１２１４、及び開口部１２１４に形成された導電膜１２１７の表面の凹凸を平坦にする必要があり、絶縁膜１２１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜１２１８は絶縁膜１２１３の１．１倍〜２倍以上、好ましくは１．２〜１．５倍の膜厚を有するとよく、絶縁膜１２１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜１２１８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として絶縁膜１２１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜１２１８上にアンテナを形成する場合、このように絶縁膜１２１８の表面形状の平坦性を考慮する必要がある。
【００９１】
また、絶縁膜１２１８は、回路部におけるアンテナの外側（図示せず）で、絶縁膜１２１３の端部を覆うと好ましい。絶縁膜１２１３の覆う際、絶縁膜１２１８は、絶縁膜１２１３の膜厚と、絶縁膜１２１８の膜厚との合計より、外側から２倍以上の長さでマージンをもって覆うとよい。本実施の形態では、絶縁膜１２１３は１５００ｎｍ、絶縁膜１２１８は２０００ｎｍで形成したため、絶縁膜１２１３の端から距離ｄ＝７０００ｎｍの外側から、絶縁膜１２１８は絶縁膜１２１３の端部を覆う。このような構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止することも期待できる。
【００９２】
次に、絶縁膜１２１８上にアンテナ１２２０を形成する（図７参照）。そして、アンテナ１２２０と導電膜１２１７とを開口部を介して電気的に接続させる。開口部はアンテナ１２２０の下方に設け、集積化を図る。なおアンテナ１２２０は、導電膜１２３１ａに直接接続させてもよいが、本実施の形態のように導電膜１２１７を設けることにより、アンテナ１２２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜１２１７の上にさらなる導電膜を設けて、アンテナ１２２０を接続してもよい。すなわちアンテナ１２２０は、薄膜トランジスタを構成する導電膜１２３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このような導電膜１２１７をはじめとする複数の導電膜は、膜厚が厚くなると半導体装置にも厚みが出てしまうため、薄い方が好ましい。そのため、導電膜１２３１ａと比較すると、導電膜１２１７等はその膜厚を薄くすることが好ましい。
【００９３】
アンテナ１２２０は、第１の導電膜１２２１、第２の導電膜１２２２の積層構造を採用することができ、本実施の形態ではチタン１００ｎｍ、アルミニウム５０００ｎｍの積層構造の場合を例示する。チタンは、アンテナの耐湿性を高めることができ、絶縁膜１２１８とアンテナ１２２０との密着性を高めることもできる。さらにチタンは、導電膜１２１７との接触抵抗を低くすることができる。これは導電膜１２１７の最上層には、チタンが形成されているため、アンテナのチタンと同一材料同士が接触していることによる。このようなチタンはドライエッチングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウムは低抵抗材料であるため、アンテナに好適である。アルミニウムを厚膜化していることにより、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ばすことができ、好ましい。このようなアルミニウムはウェットエッチングを用いて形成されるため、端部における側面にテーパーが付くことが多い。本実施の形態におけるテーパーは、内側に凹んだ形で形成されている。また、アルミニウムをウェットエッチングする際、チタンの端部より、アルミニウムの端部が内側となる（領域１２４２）。例えば、アルミニウムの端部は、アルミニウムの膜厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよく、本実施の形態ではチタン端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。チタン端部がアルミニウム端部より突出していることで、その後に形成される絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
【００９４】
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したいずれの材料の単層構造で形成してもよい。
【００９５】
アンテナ１２２０を覆って、絶縁膜１２２３を形成する。本実施の形態では、絶縁膜１２２３を２００ｎｍの窒化珪素膜で形成する。絶縁膜１２２３により、アンテナの耐湿性をより高めることができ、好ましい。絶縁膜１２２３はチタン端部がアルミニウム端部より突出しているため、段切れすることなく形成できる。このような絶縁膜１２２３は窒化珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
【００９６】
このようにして絶縁基板を用いて形成された半導体集積回路を完成することができる。
【００９７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００９８】
（実施の形態６）
本実施の形態では、半導体装置を、より信頼性を高く、かつ歩留まり良く作製する方法について、図９を用いて説明する。本実施の形態では、半導体装置の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【００９９】
作成基板９００上に剥離層９０１を介して、トランジスタ９０２、９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図９（Ａ）参照）。
【０１００】
トランジスタ９０２、９０３は薄膜トランジスタであり、それぞれソース領域又はドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極又はドレイン電極を有する。ソース領域又はドレイン領域は、ソース電極又はドレイン電極として機能する配線と接し、電気的に接続されている。
【０１０１】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域又はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【０１０２】
容量９０４は、トランジスタ９０２、９０３と同様の工程で形成され、一方の電極は半導体層、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保するため、ゲート電極層を形成する前に、容量９０４を形成する半導体層に不純物元素を添加しておいても良い。この工程によると、ゲート電極層の下層の領域に配置された半導体層にも不純物元素が添加されるため、効率よく容量として機能することができる。
【０１０３】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図９（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【０１０４】
続いて、保護膜９１２上に、絶縁体９２０を形成する。絶縁体９２０としては、例えば繊維体９２１に有機樹脂９２２を含浸させた構造体を用いても良い。
【０１０５】
保護膜９１２と絶縁体９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、絶縁体９２０側に設けられる（図９（Ｂ）参照）。
【０１０６】
保護膜９１２と絶縁体９２０の接着については、特に図示しないが接着剤を用いても良いし、圧着、もしくは加熱圧着によって接着しても良い。
【０１０７】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に絶縁体９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、絶縁体９２０及び絶縁体９３０に挟持する（図９（Ｃ）参照）。
【０１０８】
絶縁体９３０も、絶縁体９２０と同様、例えば繊維体９３１に有機樹脂９３２を含浸させた構造体を用いても良い。
【０１０９】
特に図示していないが、絶縁体９２０及び絶縁体９３０は、平面方向に多数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が絶縁体９２０及び絶縁体９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザ光を照射することによって分断する。
【０１１０】
レーザ光を照射して分断することによって、半導体集積回路チップの分断面９４１、９４２において、絶縁体９２０及び絶縁体９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を絶縁体９２０及び絶縁体９３０によって全面を封止する構造となる。
【０１１１】
ここでは特に図示しないが、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、絶縁体９２０及び絶縁体９３０の外側又は内側に、さらに絶縁体を設けても良い。
【０１１２】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良く半導体装置を作製することができる。
【０１１３】
なお、本実施の形態で作製した半導体装置は、可撓性を有する絶縁体を用いることで、可撓性を有する半導体装置とすることができる。
【０１１４】
トランジスタ９０２、９０３、及び容量９０４が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１１５】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１１６】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１１７】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１１８】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１１９】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１２０】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２１】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１２２】
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１２３】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせても良く、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１２４】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。
【０１２５】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１２６】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２７】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン膜とモリブデン膜との２層構造としても良い。し、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良い。し、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても良い。し、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。
【０１２８】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いても良い。
【０１２９】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３０】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でも良い。
【０１３１】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１３２】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すれば良い。また透光性の材料も用いることができる。
【０１３３】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１３４】
本発明の一態様に係る半導体装置は、半導体素子として電界効果トランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に渡って要求される機能を満たす半導体装置を作製し、提供することができる。
【０１３５】
（実施の形態７）
無線タグを始めとした半導体装置は、微小な半導体素子を多数用いて形成した半導体集積回路を有するため、外部からの静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による回路の誤動作や半導体素子の損傷を生じやすい。特に無線タグ等のように、表面積の大きい導電体を有するアンテナ等は、静電気放電が生ずる可能性が高い。本実施の形態においては、そのような静電気放電から半導体集積回路を保護する構成の一例について述べる。
【０１３６】
図１１（Ａ）〜（Ｄ）に構成例を示す。本実施の形態においては、導電性材料を有する遮蔽体を半導体集積回路の近傍に設けることにより、半導体集積回路を保護している。
【０１３７】
図１１（Ａ）は、遮蔽体１１０１を半導体集積回路チップの外側全体を覆うように形成した例を示している。遮蔽体１１０１は、アンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を極力妨げない程度の膜厚で形成すれば良い。
【０１３８】
なお、図１１（Ａ）では、遮蔽体１１０１は半導体集積回路チップの上面、下面、側面を覆うように形成されているが、形成の方法としては、上面及び側面の一部に遮蔽体を形成した後、半導体集積回路を裏返して下面及び側面の一部に遮蔽体を形成し、全面を覆うように形成すれば良い。
【０１３９】
図１１（Ｂ）は、遮蔽体１１０２は絶縁体の内側に設けられ、半導体集積回路の全面を覆うように形成した例である。このように半導体集積回路の全面を覆うように遮蔽体１１０２を形成するには、半導体集積回路を絶縁体で挟持、接着する前に、個々の半導体集積回路チップに分断し、遮蔽体１１０２を形成する必要があるが、特にこの形態に限定するものではない。例えば、半導体集積回路チップを絶縁体で挟持、接着する前に、半導体集積回路の上面、下面に遮蔽体を形成しておき、絶縁体で挟持、接着した後、レーザ光を照射して分断すると、分断面において遮蔽体が溶融し、半導体集積回路の側面を上下から溶着して覆うように形成しても良い。
【０１４０】
図１１（Ｃ）は、遮蔽体１１０３は絶縁体の内側に設けられ、半導体集積回路の片面のみに形成した例である。本例では、遮蔽体１１０３はアンテナ側に形成されているが、剥離面側に形成しても良い。
【０１４１】
遮蔽体を半導体集積回路の片面のみに形成することにより、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４２】
図１１（Ａ）〜（Ｃ）においては、遮蔽体は導電性の材料を用いて、膜状に形成した例を示したが、図１１（Ｄ）に示すように、遮蔽体１１０４ａ〜１１０４ｇのように島状に形成しても良い。遮蔽体１１０４ａ〜１１０４ｇの各々は、導電性材料で形成されているために導電性を有するが、半導体集積回路上に点在して形成されており、互いに導通していないため、導電性材料を用いていながら、全体としては絶縁体に等しい膜とすることができる。このような構成で遮蔽体を形成すると、島状の遮蔽体１１０４ａ〜１１０４ｇの各々は導電性材料を用いて形成されるため、静電気放電に対して良好に半導体集積回路を保護し、かつ全体としては導電膜としての形状を成していないため、遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、又は振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【０１４３】
遮蔽体１１０１を形成する材料としては、導電体又は半導体が好ましく、例えば金属膜、金属酸化物膜、半導体膜、又は金属窒化物膜等が挙げられる。具体的な材料としては、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、又は前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等を用いることができる。
【０１４４】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０１４５】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ））なども用いても良い。
【０１４６】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０１４７】
さらに、遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いても良い。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などが挙げられる。
【０１４８】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１４９】
導電性高分子を含む遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませても良い。
【０１５０】
遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【０１５１】
（実施の形態８）
本発明の一態様により無線タグ（以下、無線チップ、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。本発明の一態様に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
【０１５２】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１００１を設けることができる（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１００２を設けることができる（図１０（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１００３を設けることができる（図１０（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１００４を設けることができる（図１０（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１００５を設けることができる（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１００６を設けることができる（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１００７を設けることができる（図１０（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１５３】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１５４】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１５５】
なお、本実施の形態は、本明細書に記載されている他の実施形態、及び実施例と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５６】
本実施例においては、本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路における入出力特性を測定した結果の比較を紹介する。
【０１５７】
図８は、本発明の一態様に係るレギュレータ回路と、従来のレギュレータ回路における入出力特性の比較結果である。入力電源端子に該当する端子の電位をスイープしたときに、出力端子に現れる電位を測定したものであり、本発明の一態様に係るレギュレータ回路において、入力電源端子１０７に対する出力端子１１２の電位に該当する。８０１で示される曲線群は、従来のレギュレータ回路の入出力特性を示しており、８０２で示される曲線群は、本発明の一態様に係るレギュレータ回路の入出力特性を示している。各々複数のサンプルについて同様の測定を行い、グラフにプロットした。
【０１５８】
入力電源端子の電位が０Ｖ〜０．４Ｖ付近の領域では、両者とも入出力特性には有意差が見られない。また、入力電源端子の電位が１．２Ｖを越えた領域では、レギュレータ回路はいずれも正常に動作し、入力電源端子の電位に依らず、１．２Ｖ程度の電位を一定して出力しているのがわかる。
【０１５９】
従来のレギュレータ回路においては、入力電源端子の電位が０．６Ｖ付近の点において、出力端子の電位は０．４Ｖ付近までしか上昇していない。その後０．８Ｖ付近からはゆるやかに上昇を始めるが、入力電源端子の電位に対しては、０．２Ｖ程度のロスが見られている。
【０１６０】
一方、本発明の一態様に係るレギュレータ回路においては、入力電源端子の電位が０．６Ｖとなる点において早急に立ち上がり、以後、入力電源端子の電位上昇に伴って、出力端子の電位が上昇している。また、入力電源端子の電位にほぼ等しい電位を出力することが出来ている。従って、入力電源端子の電位が０．６Ｖ〜１．２Ｖの領域、つまり比較的受信電力の小さい領域において、従来のレギュレータ回路に比べ、本発明の一態様に係るレギュレータ回路は、より低い電圧で正常に動作しているのが確認出来た。
【符号の説明】
【０１６１】
１００ 電圧レギュレータ
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ 入力電源端子
１０８ 基準電源端子
１０９ バイアス回路
１１０ 抵抗
１１２ 出力端子
２００ ＲＦＩＤタグ
２０１ 整流回路
２０２ レギュレータ回路
２０３ 演算回路
２１０ アンテナ回路
２１１ アンテナ
２１２ 容量
２１３ 入力電源端子
２１４ 基準電源端子
２１５ 出力端子
２２０ リーダ／ライタ
３００ バイアス回路
３０１ 電圧レギュレータ
３０２ 電圧レギュレータ
３１１ 入力電源端子
３１３ 出力電源端子
３２１ 差動増幅回路
３２２ 分圧器
３３１ 差動増幅回路
３３２ 分圧器
９００ 基板
９０１ 剥離層
９０２ トランジスタ
９０３ トランジスタ
９０４ 容量
９０５ 絶縁層
９１０ 半導体集積回路
９１１ アンテナ
９１２ 保護膜
９２０ 絶縁体
９２１ 繊維体
９２２ 有機樹脂
９３０ 絶縁体
９３１ 繊維体
９３２ 有機樹脂
９４１ 分断面
１００１ チップ
１００２ チップ
１００３ チップ
１００４ チップ
１００５ チップ
１００６ チップ
１００７ チップ
１１０１ 遮蔽体
１１０２ 遮蔽体
１１０３ 遮蔽体
１２０１ 基板
１２０２ 剥離層
１２０３ 絶縁膜
１２０４ 半導体膜
１２０５ ゲート絶縁膜
１２０７ ゲート電極
１２０８ 絶縁膜
１２０９ 絶縁膜
１２１０ 絶縁膜
１２１１ 絶縁膜
１２１２ 絶縁膜
１２１３ 絶縁膜
１２１４ 開口部
１２１５ 領域
１２１７ 導電膜
１２１８ 絶縁膜
１２２０ アンテナ
１２２１ 導電膜
１２２２ 導電膜
１２２３ 絶縁膜
１２４２ 領域
１２４９ 素子層
１１０４ａ 遮蔽体
１２０４ａ 半導体膜
１２０４ｂ 半導体膜
１２０６ａ チャネル形成領域
１２０６ｂ 不純物領域
１２０６ｃ 不純物領域
１２３０ａ 薄膜トランジスタ
１２３０ｂ 薄膜トランジスタ
１２３１ａ 導電膜
１２３１ｂ 導電膜
【特許請求の範囲】
【請求項１】
基準電位と入力電位との電圧を監視し、前記電圧があらかじめ決められたしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置であって、
前記基準電位が与えられる第１の端子と、
前記入力電位が与えられる第２の端子と、
前記第１の端子と前記第２の端子との間に設けられた第１の複数の非線形素子と、少なくとも一の線形素子とを有し、前記第１の複数の非線形素子と、前記線形素子とで分圧された第１のバイアス電位を出力する第１の分圧回路と、
前記第１の端子と前記第２の端子との間に設けられた第２の複数の非線形素子を有し、前記第１のバイアス電位に基づき、前記第２の複数の非線形素子で分圧された第２のバイアス電位を出力する第２の分圧回路と、
前記第２のバイアス電位に基づき、前記出力電位を決定し出力する電圧レギュレータとを有することを特徴とする半導体装置。
【請求項２】
基準電位と入力電位との電圧を監視し、前記電圧があらかじめ決められたしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置であって、
第１乃至第６のトランジスタと、抵抗とを有し、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗の一方の端子は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、他方の端子は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、他方は前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、他方は前記第２の配線と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１の配線には前記入力電位が印加され、
前記第２の配線には前記基準電位が印加され、
前記第２のトランジスタのソース又はドレインの他方に、第１のバイアス電圧を生じ、
前記第５のトランジスタのソース又はドレインの他方より、出力電位を取り出すことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３に記載の半導体装置を有し、前記出力電位に応じた電位を出力する電圧レギュレータを有することを特徴とするレギュレータ回路。
【請求項５】
請求項４に記載のレギュレータ回路を具備したＲＦＩＤタグ。
【請求項１】
基準電位と入力電位との電圧を監視し、前記電圧があらかじめ決められたしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置であって、
前記基準電位が与えられる第１の端子と、
前記入力電位が与えられる第２の端子と、
前記第１の端子と前記第２の端子との間に設けられた第１の複数の非線形素子と、少なくとも一の線形素子とを有し、前記第１の複数の非線形素子と、前記線形素子とで分圧された第１のバイアス電位を出力する第１の分圧回路と、
前記第１の端子と前記第２の端子との間に設けられた第２の複数の非線形素子を有し、前記第１のバイアス電位に基づき、前記第２の複数の非線形素子で分圧された第２のバイアス電位を出力する第２の分圧回路と、
前記第２のバイアス電位に基づき、前記出力電位を決定し出力する電圧レギュレータとを有することを特徴とする半導体装置。
【請求項２】
基準電位と入力電位との電圧を監視し、前記電圧があらかじめ決められたしきい値を超過した後、前記電圧の値に依らず一定の出力電位を得る半導体装置であって、
第１乃至第６のトランジスタと、抵抗とを有し、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、他方は前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗の一方の端子は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、他方の端子は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、他方は前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、他方は前記第２の配線と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１の配線には前記入力電位が印加され、
前記第２の配線には前記基準電位が印加され、
前記第２のトランジスタのソース又はドレインの他方に、第１のバイアス電圧を生じ、
前記第５のトランジスタのソース又はドレインの他方より、出力電位を取り出すことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３に記載の半導体装置を有し、前記出力電位に応じた電位を出力する電圧レギュレータを有することを特徴とするレギュレータ回路。
【請求項５】
請求項４に記載のレギュレータ回路を具備したＲＦＩＤタグ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１０８４９１（Ｐ２０１０−１０８４９１Ａ）
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願番号】特願２００９−２２９２３５（Ｐ２００９−２２９２３５）
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]