半導体製造方法及び半導体製造装置

【課題】半導体基板に形成された溝内部の良好なメッキ埋め込み性を得ることが可能な半導体製造方法及び半導体製造装置を提供する。
【解決手段】溝パターンと、少なくとも前記溝パターン内部に第1の電極となる電極層が形成された絶縁膜を備えた半導体基板を、第２の電極が設置されるメッキ液中に導入する工程と、前記第１、第２の電極間に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加し、前記金属層上に金属膜を形成する工程を備える。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体装置におけるＣｕ配線形成工程に用いられるメッキ技術に関する。
【背景技術】
【０００２】
近年、半導体装置において用いられるＣｕ配線の形成技術として、電解メッキプロセスが用いられている（例えば特許文献1参照）。図１１に示すように、配線の形成される溝と電極となるＣｕ層が形成された被処理半導体基板１０３を、メッキ液が供給されたメッキ槽１０１中に導入し、アノード（Ｃｕ材１０２）−カソード（被処理半導体基板１０３中のＣｕ層）間に電源１０４により直流電界を印加することにより、半導体基板表面及び溝内部にＣｕメッキ膜を形成することができる。
【０００３】
このとき、メッキ液にアクセルルータやサプレッサ、レベラーなどの添加剤を含有させることで、溝内部に選択的にメッキ膜を埋め込む（Ｇａｐｆｉｌｌ）手法が用いられる。
【０００４】
しかしながら、半導体素子の微細化に伴い、埋め込み性の確保が困難となる、という問題があった。
【０００５】
このようなプロセス管理のためのモニタリング手段として、メッキ中の電流−電圧の測定が行われている。しかしながら、半導体基板の大口径化による被処理面積の増大に伴い、メッキ液界面抵抗が低下し、これに対する接触抵抗やメッキ液フィルターの電気抵抗等、メッキ膜形成に寄与しない抵抗成分が大きくなるため、良好なモニタ感度を得ることが困難である、という問題があった。
【特許文献１】特開２０００−１７３９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体基板に形成された溝内部の良好なメッキ埋め込み性を得ることが可能な半導体製造方法及び半導体製造装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、溝パターンと、少なくとも前記溝パターン内部に金属層が形成された絶縁膜を備えた第１の電極となる半導体基板を、第2の電極が設置されたメッキ液中に導入する工程と、前記第１、第２の電極間に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加し、前記金属層上に金属膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。
【０００８】
また、本発明の一態様によれば、メッキ液及び添加剤が供給されるメッキ槽と、溝パターンと、少なくとも前記溝パターン内部に金属層が形成された絶縁膜を備えた第１の電極となる半導体基板を、前記メッキ槽内に導入する手段と、メッキ槽内に設置される第２の電極と、前記第１、第２の電極間に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加する手段を備えることを特徴とする半導体製造装置が提供される。
【発明の効果】
【０００９】
本発明の一実施態様によれば、半導体基板に形成された溝内部の良好なメッキ埋め込み性を得ることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態について、図を参照して説明する。
【００１１】
（実施形態１）
図１に本実施形態の半導体製造装置の概念図を示す。図に示すように、メッキ液及び添加剤が供給されるメッキ槽１、その底部にアノード電極（Ｃｕ材）２、アノード電極と対向してカソード電極が形成される被処理半導体基板３、アノード−カソード間に直流電界を重畳した交流電界、或いは交流電界を重畳した直流電界を印加する電源４が設置される構造となっている。さらに、メッキ槽上方より被処理半導体基板を導入する基板導入手段５が設置されている。
【００１２】
このような半導体製造装置を用いて、被処理半導体基板３をＣｕメッキ処理する。被処理半導体基板３には、予め、図２に示すように、図示しない基板上に絶縁膜３ａが形成されており、絶縁膜３ａには、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）により溝パターン３ｂが形成され、溝内部を含む表面に、夫々スパッタ法によりＴａ膜３ｃが１０ｎｍ、カソード電極となるＣｕ層３ｄが６０ｎｍ順次形成されている。
【００１３】
先ず、アノード−カソード間に、電源４により３Ａの直流電流を重畳した０．３Ａの交流電流を印加する。そして、電流の印加された状態で、基板導入手段５を用いて、被処理半導体基板３を、メッキ液が供給されたメッキ槽１中にメッキ液面に対して例えば４５°の角度で導入した後、メッキ液中で水平として、Ｃｕメッキ処理を行う。尚、アクセルルータ、サプレッサ、レベラー等の添加剤は適宜添加される。このとき、表1に示すように、周波数を変えてＣｕメッキ膜を形成する。尚、比較例として、従来と同様に、３Ａの直流電流のみによりＣｕメッキ膜を形成する。
【表１】

【００１４】
これら試料１〜３の断面をＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）観察し、試料１の結果を図３に、試料２の結果を図４に、試料３の結果を図５に夫々示す。図５に示す直流電界のみの試料３においては、絶縁膜３ａの溝内部に形成されたＣｕメッキ膜３ｅ中にボイド６が形成されているのに対し、図３、４に示す交流電界を重畳した試料１、２においては、埋め込み性良く、良好なＣｕメッキ膜３ｅが形成されていることがわかる。これはメッキ膜形成メカニズムの周波数依存性に起因すると考えられる。すなわち、従来のような直流電界だけでなく、メッキ膜形成が界面律速となる１００Ｈｚ以上の交流電界を重畳して印加することにより、良好なＣｕメッキ膜を形成することが可能となる。
【００１５】
（実施形態２）
本実施形態においては、実施形態1と同様に、図1に示す半導体製造装置を用いて、実施形態1と同様に、ＲＩＥにより溝パターンが形成され、溝内部を含む表面に、スパッタ法によりＴａ膜が１０ｎｍ、Ｃｕ膜が６０ｎｍ形成された被処理半導体基板に、Ｃｕメッキ処理を行う。このとき、表２に示すように、アノード電極に対しカソード電極を、４５°とし、電解条件を変えて、Ｃｕメッキ膜を形成する。
【表２】

【００１６】
これら試料４〜６の断面をＳＥＭ観察し、試料４の結果を図５に、試料５の結果を図６に、試料６の結果を図７に夫々示す。図６、７に示すように、低周波（１２５Ｈｚ）の交流電界を重畳した試料５、直流電界のみの試料６においては、絶縁膜３ａの溝内部に形成されたＣｕメッキ膜３ｅ中にボイド６が形成されているのに対し、図５に示す高周波（１０ｋＨｚ）の交流電界を重畳した試料４においては、アノード−カソード角が４５°と、基板に対する電場の垂直成分が小さくなったにもかかわらず、埋め込み性良く、良好なＣｕメッキ膜３ｅが形成されていることがわかる。
【００１７】
メッキ膜形成における電場の方向性の支配は、高周波側で抑制される傾向となり、１０ｋＨｚ程度以上の高周波の交流電界を直流電界に重畳することにより、アノード−カソード角が変動しても、良好なＣｕメッキ膜を形成することが可能となる。従って、被処理半導体基板をメッキ液中に導入する際などに、アノード−カソード角が変動していても、高周波の交流電界を直流電界に重畳することにより、良好なＣｕメッキ膜を形成することが可能となる。
【００１８】
これら実施形態において、３Ａの直流電流を重畳した０．３Ａの交流電流を印加しているが、電流（電圧）は被処理半導体基板の面積などにより適宜設定することができる。また、より良好な埋め込み制御性を得るためには、交流電流（電圧）は、重畳される直流電流（電圧）の２〜２０％程度とすることが好ましい。また、周波数は必ずしも固定されている必要はなく、変動させても良い。
【００１９】
（実施形態３）
図９に本実施形態の半導体製造装置の概念図を示す。図1に示す半導体製造装置とほぼ同様の構成であるが、電流−電圧の位相差を測定する位相差測定手段１７を備えている点で異なっている。すなわち、メッキ液及び添加剤が供給されるメッキ槽１１、その底部にアノード電極（Ｃｕ材）１２、アノード電極１２と対向してカソード電極となる被処理半導体基板１３、アノード−カソード間に直流電界を重畳した交流電界、或いは交流電界を重畳した直流電界を印加する電源１４、メッキ槽上方より被処理半導体基板を導入する基板導入手段１５、電流−電圧の位相差を測定する位相差測定手段１７が設置される構造となっている。
【００２０】
このような半導体製造装置を用いて、実施形態1と同様に、被処理半導体基板をＣｕメッキ処理する。被処理半導体基板１３には、実施形態1と同様に、予め、半導体基板上に形成された絶縁膜に、ＲＩＥにより溝パターンが形成され、溝内部を含む表面に、スパッタ法によりＴａ膜が１０ｎｍ、Ｃｕ膜が６０ｎｍ形成されている。
【００２１】
先ず、アノード−カソード間に、電源１４により３Ａの直流電流を重畳した０．３Ａの交流電流を印加するとともに、位相差測定手段１７により電流−電圧の位相差を測定する。そして、実施形態1と同様に、電流の印加された状態で、基板導入手段１５を用いて、被処理半導体基板１３を、メッキ液が供給されたメッキ槽１１中にメッキ液面に対して例えば４５°の角度で導入した後、メッキ液中で水平として、Ｃｕメッキ処理を行う。このとき、電解条件（メッキ液、周波数）を変えて、電流−電圧の位相差を測定した結果を表３及び図１０に示す。
【表３】

【００２２】
表３及び図１０より、試料８、９のように添加剤を含有するメッキ液を用いたときは、溝内部に優先的にＣｕメッキ膜が形成されるため、被処理表面積が急峻に変化する。従って、メッキ液との界面の電気二重層の容量が大きく変化し、メッキ初期の位相差の急峻な変化として検出される。一方、試料７のように添加剤を含有しない場合は、表面積変化が小さいため、位相差は徐々に増大し、メッキ初期の急峻な変化は認められない。
【００２３】
従って、メッキ初期の位相差を測定することにより、メッキ膜の形成状況（溝の埋め込み状況）をモニタすることが可能であるとともに、これを支配する添加剤の含有状態（含有の有無）についての知見を得ることができる。また、これらの知見に基づいて、添加剤、電界条件などのメッキ条件を制御することにより、より良好なＣｕメッキ膜の形成が可能となる。
【００２４】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様における半導体製造装置の概念図。
【図２】本発明の一態様における半導体基板の断面を示す図。
【図３】本発明の一態様において形成された試料の断面を示す図。
【図４】本発明の一態様において形成された試料の断面を示す図。
【図５】本発明の一態様において形成された試料の断面を示す図。
【図６】本発明の一態様において形成された試料の断面を示す図。
【図７】本発明の一態様において形成された試料の断面を示す図。
【図８】本発明の一態様において形成された試料の断面を示す図。
【図９】本発明の一態様における半導体製造装置の概念図。
【図１０】本発明の一態様における電圧−電流位相差を示す図。
【図１１】従来の半導体製造装置の概念図。
【符号の説明】
【００２６】
１、１１，１０１メッキ槽
２、１２、１０２Ｃｕ材
３、１３、１０３被処理半導体基板
４、１４、１０４電源
５、１５基板導入手段
６ボイド
１７位相差測定手段

【特許請求の範囲】
【請求項１】
溝パターンと、少なくとも前記溝パターン内部に金属層が形成された絶縁膜を備えた第１の電極となる半導体基板を、第2の電極が設置されたメッキ液中に導入する工程と、
前記第１、第２の電極間に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加し、前記金属層上に金属膜を形成する工程を備えることを特徴とする半導体製造方法。
【請求項２】
前記第１、第２の電極間の、電圧−電流位相差をモニタする工程を備えることを特徴とする請求項１に記載の半導体製造方法。
【請求項３】
前記メッキ液中に添加剤が供給されることを特徴とする請求項１又は２に記載の半導体製造方法。
【請求項４】
メッキ液及び添加剤が供給されるメッキ槽と、
溝パターンと、少なくとも前記溝パターン内部に金属層が形成された絶縁膜を備えた第１の電極となる半導体基板を、前記メッキ槽内に導入する手段と、
メッキ槽内に設置される第２の電極と、
前記第１、第２の電極間に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加する手段を備えることを特徴とする半導体製造装置。
【請求項５】
前記第１、第２の電極間の、電圧−電流位相差をモニタする手段を備えることを特徴とする請求項４に記載の半導体製造装置。

【図１】