回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置
【課題】TATを短縮しつつ、解析精度の高いタイミング解析を行う。
【解決手段】本発明による回路解析装置10は、レイアウト変更後の設計対象回路に対してタイミング解析を行う。回路解析装置10は、抽出範囲基準41が設定される記憶装置13と、抽出範囲設定部1と、タイミング解析部とを具備する。抽出範囲設定部1は、レイアウトの変更箇所を含む抽出範囲基準41を寄生素子の抽出対象範囲100として設定する。タイミング解析部2、4、6は、抽出対象範囲100から抽出された寄生素子を含む所定の範囲100、200、300を解析対象として、タイミング解析を行う。
【解決手段】本発明による回路解析装置10は、レイアウト変更後の設計対象回路に対してタイミング解析を行う。回路解析装置10は、抽出範囲基準41が設定される記憶装置13と、抽出範囲設定部1と、タイミング解析部とを具備する。抽出範囲設定部1は、レイアウトの変更箇所を含む抽出範囲基準41を寄生素子の抽出対象範囲100として設定する。タイミング解析部2、4、6は、抽出対象範囲100から抽出された寄生素子を含む所定の範囲100、200、300を解析対象として、タイミング解析を行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置に関し、特にレイアウト変更後の半導体集積回路のタイミング解析を行う回路解析方法、回路解析プログラム、及び回路解析装置に関する。
【背景技術】
【0002】
半導体集積回路のレイアウト変更は、タイミング制約とクロストーク制約を満たすまで行われる。すなわち、回路のレイアウトが変更される毎に、寄生素子抽出、遅延時間計算、クロストーク検証等のタイミング解析が行われ、制約条件を満たすかどうかの判定が行われる。
【0003】
近年、半導体変更回路の大規模化により、設計は複雑化し、レイアウトの変更箇所や変更回数が多くなっている。このため、レイアウト変更後に行われるタイミング解析の回数や、解析のための演算量は増大し、TAT(Turn Around Time)の長大化の原因となっている。又、半導体集積回路の配線集積密度向上と微細化により、寄生素子抽出、遅延時間計算、クロストーク検証のTATの増加が懸念されている。
【0004】
レイアウト変更後に行われるタイミング解析方法の一例が、特開平10−92938(特許文献1参照)、特開平11−282891(特許文献2参照)に記載されている。
【0005】
特許文献1に記載の方法では、レイアウト変更された座標の寄生素子を抽出し、当該寄生素子のみに対する遅延時間を再計算している。このため、特許文献1に記載の方法によれば、タイミング解析のTATを短縮することができる。しかし、この方法は、レイアウト変更によって変更されたパタンが周辺部分に及ぼす影響を考慮していないため、解析精度が低下する場合がある。例えば、変更箇所のみに対する遅延時間に基づいて行われるタイミング解析は、フルチップ解析よりもTATの面で短縮されるが、解析精度の面では劣化する。
【0006】
一方、特許文献2に記載の方法では、レイアウト変更部分と、その変更によって遅延時間に影響を受ける部分との遅延時間を計算している。このため、フルチップ解析よりも短いTATで、且つ精度の高い解析を実現している。
【特許文献1】特開平10−92938
【特許文献2】特開平11−282891
【発明の開示】
【発明が解決しようとする課題】
【0007】
特許文献2に記載の方法では、レイアウトの変更によって遅延時間に影響を受ける部分は、予め設定されている。例えば、レイアウトの変更部分に接続する配線、又は、その配線を介して当該変更部分に直接接続する回路素子(論理素子)としている。ここで、変更部分とは、レイアウト変更によって変更された回路素子(論理素子)又は配線を示す。
【0008】
特許文献2に記載の方法では、レイアウト変更によって変更された回路素子(論理素子)又は配線を変更部分として遅延時間を計算している。この場合、レイアウト変更された回路素子又は配線のみが、変更部分として抽出される。
【0009】
レイアウトの変更が行われた後の遅延時間は、変更された回路素子に直接接続していない配線や回路素子によっても影響を受ける場合がある。すなわち、レイアウト変更されていない部分を含む回路素子や配線によっても遅延時間は影響を受ける場合がある。特許文献2に記載の方法では、遅延時間の計算に用いる素子を抽出する際、このような回路素子や配線を考慮していないため、フルチップ解析に比べて解析精度が低減することがある。尚、フルチップ解析とは、レイアウト変更していない箇所も含めた、全ての回路素子や配線を考慮して行う解析のことを示す。
【0010】
以上のことから、半導体集積回路の設計において、フルチップ解析と同等の精度を維持しつつ、TATが短縮されたタイミング解析方法、及び解析装置が望まれている。
【課題を解決するための手段】
【0011】
以下に、[発明を実施するための最良の形態]で使用される番号・符号を括弧付きで用いて、[課題を解決するための手段]を説明する。この番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【0012】
本発明による回路解析装置(10)は、レイアウト変更後の設計対象回路に対してタイミング解析を行う。回路解析装置(10)は、抽出範囲基準(41)が設定される記憶装置(13)と、抽出範囲設定部(1)と、タイミング解析部とを具備する。抽出範囲設定部(1)は、レイアウトの変更箇所を含む抽出範囲基準(41)を寄生素子の抽出対象範囲(100)として設定する。タイミング解析部(2、4、6)は、抽出対象範囲(100)から抽出された寄生素子(a1、a2)を含む所定の範囲(100、200、300)を解析対象として、タイミング解析を行う。又、タイミング解析部(2、4、6)は、記憶装置に記録されているレイアウト変更後の設計対象回路に対するタイミング解析結果を、所定の範囲(100、200、300)を解析対象として行ったタイミング解析の結果に基づいて更新する。
【0013】
このように、本発明による回路解析装置(10)は、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準(41)に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲(100、200、300)に絞りこまれているため、解析に要する計算量が削減され、TATは短縮される。
【0014】
本発明による回路解析方法は、コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法である。本発明による回路解析方法は、抽出範囲基準(41)を用意するステップと、レイアウトの変更箇所を含む抽出範囲基準(41)を寄生素子の抽出対象範囲(100)として設定するステップと、抽出対象範囲(100)から抽出された寄生素子(a1、a2)を含む所定の範囲(100、200、300)を解析対象として、タイミング解析を行うステップと、タイミング解析の結果に基づいて、レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップとを具備する。
【0015】
上述と同様に、本発明による回路解析方法では、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準(41)に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲(100、200、300)に絞りこまれているため、解析に要する計算量が削減され、TATは短縮される。
【0016】
回路解析方法は、コンピュータによって実行される回路解析プログラムによって実現されることが好ましい。
【0017】
更に、本発明による半導体集積回路の製造方法は、上述の回路解析方法と、タイミング解析結果(60、70)が、記憶装置(13)に設定された制約条件(80、90)に適合するかどうかを判定するステップと、この判定の結果に基づいて設計対象回路のレイアウトを変更するステップと、変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、生成されたマスクを用いて半導体集積回路を作製するステップとを具備する。
【発明の効果】
【0018】
本発明による回路解析方法、回路解析プログラム、及び回路解析装置によれば、TATを短縮しつつ、解析精度の高いタイミング解析を行うことができる。
【0019】
又、半導体集積回路の製造時間を短縮することができる。
【発明を実施するための最良の形態】
【0020】
以下、添付図面を参照して、本発明による回路解析装置の実施の形態を説明する。
【0021】
(概要)
本実施の形態における回路解析装置10は、設計対象となる半導体集積回路(以下、設計対象回路と称す)に対するレイアウト変更及びタイミング解析を行うことで、タイミング制約やクロストーク制約に適合したレイアウトを生成する。
【0022】
回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行う。この際、タイミング解析を行う範囲の基準(解析対象範囲基準24)を予め用意しておき、レイアウト変更された箇所に応じて、タイミング解析の対象範囲を決定する。そして、変更された箇所を含む解析対象範囲のみに対しタイミング解析を行う。
【0023】
詳細には、回路解析装置10は、レイアウト変更された寄生素子を含む所定の範囲(抽出対象範囲100)内から寄生素子を抽出し、その寄生素子に対応する配線の遅延時間を解析する。この際、抽出された寄生素子に対応する配線を含む所定の範囲(計算対象範囲200)内における回路情報を用いて遅延時間が計算される。更に、回路解析装置10は、計算対象範囲200内の回路と同じタイミングで動作する範囲(検証対象範囲300)内の回路のクロストークを検証する。
【0024】
回路解析装置10は、上述のような解析結果を用いて、設計対象回路全体のタイミング解析結果に反映させる。回路解析装置10は、更新したタイミング解析結果が用意した制約条件条件に適合するまで、レイアウト変更と、上述のタイミング解析を繰り返す。
【0025】
以上のように、本発明による回路解析装置10は、レイアウト修正された寄生素子の周辺領域における寄生素子を考慮しつつ、解析対象範囲を絞り込んでタイミング解析を行う。このため、高い解析精度を維持しつつ短TATを実現できる。
【0026】
(構成)
図1から図4を参照して本発明による回路解析装置10の実施の形態における構成を説明する。図1は、本発明による回路解析装置10の実施の形態における構成図である。図1を参照して、本発明による回路解析装置10は、バス16を介して相互に接続されるCPU11、RAM12、記憶装置13、入力装置14、出力装置15を具備する。記憶装置13はハードディスクやメモリ等の外部記憶装置である。入力装置14は、キーボードやマウス等のユーザによって操作されることで、各種情報や命令等をCPU11に入力する。出力装置15は、モニタやプリンタに例示され、CPU11から出力される回路解析の結果をユーザに対し視認可能に出力する。
【0027】
記憶装置13は、回路解析プログラム21、レイアウト情報22、回路接続情報23、解析範囲基準24を格納している。レイアウト情報22は、レイアウト後の解析対象回路における配線素子や、回路素子(論理ゲート)を構成する拡散層や配線素子等の配置情報(例えば座標情報)を含む。回路接続情報23は、例えば、解析対象回路内の回路素子(論理ゲート)や回路要素(抵抗、容量、インダクタンス)の接続情報を含む。
【0028】
解析範囲基準24は、図3に示すように、抽出範囲基準41、計算範囲基準42、検証範囲基準43を含む。抽出範囲基準41は、レイアウト変更後の設計対象回路から寄生素子を抽出する範囲(以下、抽出対象範囲100と称す)を決定するための基準である。本実施の形態では、基準点からの所定の距離(範囲)が抽出範囲基準41として設定される。寄生素子を抽出する際、レイアウトが変更された配線上の一点が基準点として指定される。この場合、基準点を基点とし、抽出範囲基準41に設定された範囲内の領域が、寄生素子及び寄生パラメータ50(配線容量(結合容量)、抵抗、インダクタ)の抽出対象範囲100として設定される。抽出範囲基準41は、レイアウトの変更(追加、又は形状変更)された配線の寄生パラメータに対して影響を及ぼす範囲が設定されることが好ましい。
【0029】
ある配線の寄生パラメータ(例えば配線容量)を正確に求めるフルチップ解析の場合、当該配線と他の全ての配線との間での容量を計算する必要がある。しかし、通常、ある配線の配線容量を算出する際、当該配線からある程度離れた(近接範囲外の)配線との容量は充分小さいものとして無視して近似計算が行われる。従って、変更箇所である配線から“ある程度離れた”距離(近接範囲)にある配線まで再計算すれば、最初から全ての計算を行ったときと同じ精度で配線容量を見積もることができる。このような近似計算により、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このようなシミュレータが用いている計算範囲が、“解析範囲基準”(再計算する範囲)とすることが好ましい。すなわち、本発明による回路解析装置10に設定される抽出範囲基準41は、後述する寄生素子抽出ツール211の解析精度(近似計算能力)に基づいて設定されることが好ましい。これにより、フルチップ解析と同等の精度の寄生パラメータを短時間で抽出することができる。
【0030】
計算範囲基準42は、レイアウト変更後の設計対象回路における遅延時間を計算する対象範囲(以下、計算対象範囲200と称す)を決定するための基準である。本実施の形態では、基準素子に接続する回路素子・配線の位置及び数が、計算範囲基準42として設定される。例えば、遅延時間を算出する際、寄生抽出ルール211によって抽出された寄生素子に対応するネット(配線)が基準素子として指定される。この場合、当該ネットの入力側に接続するドライバセルや配線、出力側に接続するレシーバセルや配線のうち、計算範囲基準42に応じた位置及び数のドライバセル、レシーバセル、及び配線が、計算対象範囲200として設定される。
【0031】
高速化されたシミュレータでは、フルチップ解析と同等な解析結果を短時間で出力するため、解析範囲を絞り込んで遅延時間の計算が行われる。すなわち、遅延時間計算も寄生素子抽出シミュレーションと同様な近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このため、計算範囲基準42は、後述する遅延時間解析ツール212の解析精度(近似計算能力)に基づいて設定されることが好ましい。
【0032】
検証範囲基準43は、レイアウト変更後の設計対象回路のクロストークを検証する範囲(以下、検証対象範囲300と称す)を決定するための基準である。本実施の形態では、基準回路と同一のタイミングで動作する回路を包含する範囲が、検証範囲基準43として設定される。例えば、クロストーク検証が行われる際、遅延時間の計算に用いられた回路が基準回路として指定される。この場合、当該回路を含み、同一タイミングで動作する組み合せ回路が検証対象範囲300として設定される。
【0033】
クロストークは、ネットの動作タイミング、寄生パラメータ、遅延時間(波形鈍りを含む)に基づいて検証される。ここでネットの動作タイミングとは、ネットの信号レベルが0から1もしくは1から0に動作するタイミング(動作時刻)である。このため、高速シミュレーションを行うツールでは、ネットの動作タイミングと同じ範囲を検証対象範囲として、クロストークの近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。従って、本発明による検証範囲基準43は、後述するクロストーク検証ツール213の解析精度(近似計算能力)に基づいて設定されることが好ましい。
【0034】
CPU11は、入力装置14からの入力に応答して、記憶装置13内の回路解析プログラム21を実行し、設計対象回路のレイアウト変更やタイミング解析を行う。この際、記憶装置13からの各種データやプログラムはRAM12に一時格納され、CPU11は、RAM12内のデータを用いて各種処理を実行する。
【0035】
図1に示したような形態以外にも、複数台のCPU(中央演算処理装置)がバスで接続されたマルチプロセッサ構成のコンピュータを1台だけ用いるような形態であっても良い。
【0036】
図2は、本発明による回路解析装置10におけるレイアウト変更及びタイミング解析を実行する際の機能ブロック図である。図2を参照して、CPU11は、回路解析プログラム21を実行することで、寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213、レイアウトツール214としての各機能を実現する。
【0037】
図3は、本発明による寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213の構成及び動作を示すブロック図である。図3を参照して、寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213の構成の詳細を説明する。
【0038】
寄生素子抽出ツール211は、レイアウト変更された配線を基準点として寄生素子の抽出対象範囲100を特定し、レイアウト変更によって変更された寄生素子のみを抽出する。又、寄生素子抽出ツール211は、抽出対象範囲100内を計算対象として寄生パラメータを計算し、レイアウト変更前に抽出された寄生パラメータを更新する。
【0039】
寄生素子抽出ツール211は、抽出範囲設定部1、寄生パラメータ算出部2を備える。抽出範囲設定部1は、レイアウト情報22、レイアウト修正情報30、抽出範囲基準41に基づき、抽出対象範囲100を設定し、抽出対象範囲100内のレイアウトデータを寄生素子再抽出情報31として出力する。ここで、レイアウト修正情報30とは、レイアウト修正によって変更された位置(例えば座標情報)や変更された回路要素を特定する情報である。抽出範囲設定部1は、レイアウト情報22とレイアウト修正情報30とを参照して、レイアウト修正によって変更(又は追加)された配線の座標を特定し、当該配線を基準点に指定する。抽出範囲設定部1は、指定した基準点と抽出範囲基準41とに基づき寄生素子の抽出対象範囲100を設定する。抽出対象範囲100内には、レイアウト変更された配線とともに、当該配線に隣接する配線も含まれる場合がある。このため、寄生素子再抽出情報31には、レイアウト修正された配線とともに、抽出対象範囲100内に配置されている他の配線の情報も設定される。
【0040】
寄生パラメータ算出部2は、出力された寄生素子再抽出情報31に含まれる配線の寄生パラメータ50(抵抗、配線容量、インダクタ)を算出する。すなわち、配線容量算出部2は、レイアウト変更された配線から所定の範囲(抽出対象範囲100)における配線のみの寄生パラメータ50を算出する。算出した寄生パラメータ50によって、レイアウト変更前に記録していた寄生パラメータは更新される。
【0041】
遅延時間解析ツール212は、寄生素子再抽出情報31に含まれる配線を基準素子として遅延時間の計算対象範囲200を設定し、遅延時間を計算する。
【0042】
遅延時間解析ツール212は、計算範囲設定部3、遅延時間計算部4を備える。計算範囲設定部3は、レイアウト情報22、回路接続情報23、計算範囲基準42、寄生素子再抽出情報31に基づき、遅延時間の計算対象範囲200を設定し、計算対象範囲200内の回路(回路接続情報)を遅延時間再計算情報32として出力する。詳細には、計算範囲設定部3は、寄生素子再抽出情報31に含まれる配線に対応するネットを基準素子に指定する。計算範囲設定部3は、指定した基準素子と計算範囲基準42とに基づいて計算対象範囲200を設定し、回路接続情報23を参照して、計算対象範囲200内の回路接続情報(インスタンス及びネット)を遅延時間再計算情報32として抽出する。
【0043】
遅延時間算出部4は、遅延時間再計算情報32及び配線容量50を用いて配線の遅延時間60を算出する。遅延時間再計算情報32は、計算範囲基準42に設定された条件に適合する回路(インスタンス及びネット)である。これにより、遅延時間算出部4は、寄生抽出によって抽出された配線を含み、計算範囲基準42に適合する回路のみを計算範囲として遅延時間60を算出することができる。算出した遅延時間60によって、レイアウト変更前に記録していた遅延時間は更新される。
【0044】
以上のように、遅延時間解析ツール212は、レイアウトの変更箇所に対し所定の距離の領域に配される配線を考慮して、遅延時間60を算出する。このため、レイアウト変更された配線のみを用いて遅延時間を計算するよりも、精度の高い遅延時間を得ることができる。又、遅延時間の計算対象範囲200は、抽出された配線を含む限定された範囲であるため、フルチップ解析に比べて計算時間が短縮される。
【0045】
クロストーク検証ツール213は、遅延時間再計算情報32を基準回路としてクロストークの検証対象範囲300を設定し、クロストークの検証を行う。
【0046】
クロストーク検証ツール213は、検証範囲設定部5、クロストーク検証部6を備える。検証範囲設定部5は、レイアウト情報22、回路接続情報23、検証範囲基準43、遅延時間再計算情報32に基づき、検証対象範囲300を設定し、検証対象範囲300内の回路(回路接続情報)をクロストーク再検証情報33として出力する。詳細には、検証範囲設定部5は、遅延時間再計算情報32が示す回路(インスタンス及びネット)を基準回路に指定する。そして、検証範囲設定部5は、指定した基準回路と検証範囲基準43に基づいて検証対象範囲300を設定する。検証範囲設定部5は、回路接続情報23を参照して、検証対象範囲300内の回路(インスタンス及びネット)をクロストーク再検証情報33として抽出する。遅延時間再計算情報32が示す回路は、レイアウトの変更箇所の周辺配線を考慮した回路である。このため、クロストーク検証ツール213は、レイアウトの変更箇所の周辺配線を考慮した回路を含み、検証範囲基準43に設定された条件に適合する回路(インスタンス及びネット)を、クロストーク再検証情報33として出力する。
【0047】
クロストーク検証部6は、クロストーク再検証情報33を用いてクロストークを検証し、その結果をクロストーク検証結果70として出力する。詳細には、クロストーク検証部6は、クロストーク再検証情報33に基づいて検証対象回路(パス)を特定し、当該検証対象パスのみを検証対象としてクロストークを計算する。クロストーク検証部6は、レイアウト変更された配線及びその周辺配線を含み、検証範囲基準43に適合する回路(パス)のみのクロストークを検証する。この際、クロストーク検証部6は、レイアウト修正後に計算された配線容量50及び遅延時間60を用いてクロストークの検証を行う。クロストークの検証結果70によって、レイアウト変更前に記録していたクロストークの検証結果は更新される。
【0048】
以上のような構成により、本発明による回路解析装置10は、レイアウトの変更箇所と、予め用意された範囲基準とに基づいた解析対象範囲のみに対して、レイアウト変更後における寄生素子及び寄生パラメータの抽出、遅延時間解析、クロストーク検証を再実行する。
【0049】
ここで、回路解析装置10に用意される解析範囲基準24(抽出範囲基準41、計算範囲基準42、検証範囲基準43)は、解析ツール(寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213)の解析精度に応じて設定されることが好ましい。例えば、ある配線の配線容量を求める場合、当該配線と他の全ての配線との間の容量を計算する必要がある。しかし、当該配線から充分離れた位置の配線との間における容量は、無視できる程小さいため、所定の距離(近接範囲)の配線のみを考慮して配線容量を求めれば良い。このため、配線遅延時間解析や配線容量を計算するシミュレータでは、通常、注目箇所の値(配線容量)を求める場合、注目箇所からある指定された範囲までを用いて計算し(近似計算)、それより離れた箇所の計算は小さいとして無視することで計算時間を短縮している。
【0050】
本発明に係る寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213は、従来技術と同様に近似計算を行う。ツール毎の解析精度(近似計算能力)は、フルチップ解析による解析精度とほぼ同等となるように設定されている。このため、解析範囲基準24をこれらのツールの近似計算能力に応じて設定することで、フルチップ解析を行う場合と同等な解析結果を得ることができる。又、解析範囲基準24を広く設定した場合、解析精度は上がるが、ツール毎の解析精度より高い解析を行っても意味がなく、計算時間の増加を招くだけである。このため、短TAT化及び精度向上の観点から、解析範囲基準24をツール毎の解析精度に応じて設定することが好適である。
【0051】
図4は、本発明によるレイアウトツール214の構成及び動作を示すブロック図である。図4を参照して、レイアウトツール214は、遅延時間判定部7、レイアウト修正部8、クロストーク判定部9を備える。遅延時間判定部7は、遅延時間解析ツール212によって算出された遅延時間60が、遅延時間制約条件80に適合しているかどうかを判定する。クロストーク判定部9は、クロストーク検証ツール213によるクロストーク検証結果70が、クロストーク制約条件90に適合しているかどうかを判定する。レイアウト修正部8は、遅延時間判定部7の判定結果とクロストーク判定部9の判定結果とに基づき、レイアウト修正箇所を特定し、レイアウト情報22を修正して更新する。この際、修正箇所を特定するための情報をレイアウト修正情報30として記録更新する。
【0052】
(動作)
図5から図10を参照して、本発明による回路解析装置10の実施の形態における動作を説明する。
【0053】
先ず、レイアウト修正に先立ち、解析範囲基準24が設定される。解析範囲基準24は、上述のように、寄生素子の抽出を行うプログラム(寄生素子抽出ツール211)の仕様と、遅延時間計算を行うプログラム(遅延時間解析ツール212)の仕様と、クロストーク検証を行うプログラム(クロストーク検証ツール213)の仕様とに基づいて決定される。
【0054】
抽出範囲基準41は、レイアウト修正によって遅延時間やクロストークに影響を及ぼす距離が設定されることが好ましい。例えば、抽出範囲基準41として、基準点と同一層上における距離(ピッチ数)と、基準点を含む層に隣接する上層及び下層の数が設定される。本実施の形態では、基準点に示された地点から同一層上6ピッチの範囲、及び基準点に隣接する上下2層までの範囲が、抽出範囲基準41として設定される。
【0055】
遅延時間を計算するには一般に遅延計算対象ネットの前後の寄生素子情報と遅延計算対象のネットのドライバセルの入力波形鈍りを考慮する必要がある。このため、計算範囲基準42は、このような入力波形鈍りを考慮して設定されることが好ましい。又、再抽出されたネットの遅延時間は、当該ネットに接続するドライバセルとレシーバセル、当該レシーバセルの出力側に繋がるネットとそのネットのレシーバセルによって影響を受ける。このため、計算範囲基準42として、基準素子に指定されたネットの入力側に接続されるドライバセルの数と出力側に接続されるレシーブセルの数が設定される。本実施の形態では、基準素子の入力側に接続される1つのドライバセルと、基準素子の出力側に接続される2つのドライバセルが、計算範囲基準42として設定される。
【0056】
クロストークの検証において、ネットの信号が同相又は逆相で同時に動作するタイミングを検証することで、クロストークの影響を精度良く検証することができる。このため、クロストークを検証するには、一般に、ネットの信号が0から1もしくは1から0に動作するタイミング(動作時刻)を考慮する必要がある。このため、検証範囲基準43として、基準回路と同じ動作時刻の回路、例えば、基準回路を含む2つのラッチ間もしくはフリップフロップ間の領域が設定される。
【0057】
又、回路解析装置10には、予め回路設計時に決定され作成された各信号の制約データとなる遅延時間制約条件80とクロストーク制約条件90が格納されている。
【0058】
図5は、本発明によるレイアウト修正処理の動作を示すフロー図である。図5を参照して、本発明によるレイアウト修正処理の動作の詳細を説明する。当初、レイアウトツール214は、レイアウトフェーズにおいて設計対象回路のレイアウトを行いレイアウト情報22として記憶装置13に記録する。そして、レイアウト後の設計対象回路に対してタイミング解析が行われる。。最初に行われるタイミング解析は、従来の方法と同様に、設計対象回路全体に対して寄生素子抽出、遅延時間解析、クロストーク検証が行われ、遅延時間制約条件80やクロストーク制約条件90に適合するかどうかが判定される。
【0059】
遅延時間やクロストークが遅延時間制約条件80やクロストーク制約条件90に適合していない場合、回路パタン(レイアウト情報22)の変更が行われる(ステップS11)。ステップS11において、レイアウトツール214は、セルの配置や回路パタンの位置を変更すると、変更した座標データに基づいてレイアウト情報22を更新し、変更箇所を特定する情報としてレイアウト修正情報30を作成する。
【0060】
レイアウトの変更が行われると、寄生素子抽出ツール211は、寄生素子(寄生パラメータ)の抽出対象範囲100を設定する(ステップS12)。ここで、寄生素子抽出ツール211は、レイアウト修正情報30を参照してレイアウトの変更箇所を特定する。そして、寄生素子抽出ツール211は、特定した変更箇所における一点を基準点とし、抽出範囲基準41に基づいて抽出対象範囲100を決定する。
【0061】
図7を参照して、設定される抽出対象範囲100の具体例を説明する。図7は、レイアウト修正によって更新されたレイアウト情報22と、設定された抽出対象範囲100の一例を示すレイアウトの概念図である。以下では、配線a1が修正(追加又は変更)されたものとして説明する。寄生素子抽出ツール211は、レイアウト修正情報30を参照して、配線a1を変更箇所として特定し、配線a1上の一点を基準点として指定する。そして、寄生素子抽出ツール211は、寄生抽出範囲基準41に基づき、同一層上において基準点から6ピッチの範囲を抽出対象範囲100−1、基準点に隣接する上下2層を抽出対象範囲100−2として設定し、抽出対象範囲100−1と抽出対象範囲100−2とによって囲む領域を抽出対象範囲100として設定する。
【0062】
寄生素子抽出ツール211は、設定した抽出対象範囲100内のレイアウト情報を寄生素子再抽出情報31として出力する。図7に示す一例の場合、配線a1、a2を含むレイアウト情報が寄生再抽出情報31として出力される。この際、抽出対象範囲100の外にあるレイアウト情報(例えば寄生素子a3のレイアウト情報)は抽出されない。
【0063】
ここでは、基準点を中心に抽出範囲基準41に定められた範囲の領域が寄生素子の抽出対象範囲100として設定される。このように、予め設定された抽出範囲基準41を用いて、レイアウト修正のあった配線a1及び周辺の配線a2が寄生素子再抽出情報31として抽出される。
【0064】
遅延時間解析ツール212は、寄生素子再抽出情報31に基づいて特定した配線(ネット)を基準素子に指定し、計算範囲基準42に基づいて遅延時間の計算対象範囲200を設定する(ステップS13)。ここでは、配線a1に対応するネットN1と、配線a2に対応するネットN2のそれぞれが基準素子に指定され、基準素子のそれぞれを含む計算対象範囲200が設定される。図8は、配線a1に対応するネットN1を含む設計対象回路の一部と、ネットN1を基準素子として設定された計算対象範囲200の一例を示す図である。
【0065】
遅延時間解析ツール212は、寄生素子再抽出情報31に設定される配線a1、a2に対応する配線(ネットN1)を基準素子として指定する。そして、遅延時間解析ツール212は、指定した基準素子を含む計算範囲基準42を遅延時間の計算対象範囲200として設定する。この場合、配線(ネットN1)に接続する1つのドライバセル(インスタンスb1)から、出力側に接続する2つのレシーバセル(インスタンスb2、b4)までが遅延時間の計算対象範囲200として設定される。
【0066】
遅延時間解析ツール212は、計算対象範囲200内における回路の回路接続情報(ネットとインスタンス)を遅延時間再計算情報32として出力する。図8に示す一例では、計算対象範囲200内のドライバセル(インスタンスb1)、配線(ネットN1)、レシーバセル(インスタンスb2)、配線(ネットb3)、レシーバセル(インスタンスb4)が遅延時間再計算情報32として出力される。
【0067】
尚、ネットN2を基準素子として設定された計算対象範囲200及び遅延時間再計算情報32も上述と同様に設定される。
【0068】
クロストーク検証ツール213は、遅延時間再計算情報32で特定される回路を基準回路に指定し、検証範囲基準43に基づいてクロストークの検証対象範囲300を設定する(ステップS14)。図9は、図8に示すネットN1を含む設計対象回路の一部と、ネットN1を含む遅延時間再計算情報32に基づいて設定される検証対象範囲300の一例を示す図である。図9を参照して、クロストーク検証ツール213は、遅延時間再計算情報32を参照して、ネットN1に接続するインスタンスb1、b2、b4及びネットN1、b3を基準回路に指定する。そして、クロストーク検証ツール213は、当該基準回路を含み、2つのフリップフロップによって囲まれる範囲を検証対象範囲300として設定する。
【0069】
クロストーク検証ツール213は、検証対象範囲300内における組み合せ回路の回路接続情報(ネットとインスタンス)をクロストーク再検証情報33として出力する。図9に示す一例では、検証対象範囲300内における2つのフリップフロップ間のインスタンスb1、b2、b4、c2、c3及びネットb3、c1、c4、c5、N1がクロストーク検証再検証情報33として出力される。
【0070】
配線a2(ネットN2)に対する検証対象範囲300、クロストーク再検証情報33も同様に設定される。
【0071】
以上のように、本発明による回路解析装置10は、レイアウト変更された配線の周辺配線を考慮しつつ、解析対象範囲を限定してタイミング解析を行う。図10は、解析装置10によって設定された計算対象範囲200と検証対象範囲300の一例を示す図である。レイアウト変更された配線a1に対応するネットN1、素子抽出ツール211によって抽出された周辺の配線a2に対応するネットN2とすると、図10に示すように遅延時間の計算対象範囲200、クロストークの検証対象範囲300が設定される。すなわち、上述のように、ネットN1、N2がそれぞれ基準素子として設定され、ネットN1、N2のそれぞれに接続する1つのドライバセルから2つのレシーバセルまでの範囲が計算対象範囲200として設定される。又、検証対象範囲3は、この計算対象範囲200内の回路を包含する2つのフリップフロップ(ラッチ)間の範囲となる。
【0072】
回路解析装置10は、ステップS12からS14によって設定した解析対象範囲に対してタイミング解析を行う(ステップS15)。図6から図10を参照して、ステップS15におけるタイミング解析の動作の詳細を説明する。
【0073】
図6は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。図6を参照して、寄生素子抽出ツール211は、ステップS12において設定した抽出対象範囲100内の寄生素子を抽出する(ステップS21)。図7に示す一例の場合、寄生素子抽出ツール211は、寄生素子再抽出情報31に基づき、抽出対象範囲100内の配線a1、a2を抽出する。寄生素子抽出ツール211は、抽出した配線a1、a2の寄生パラメータ50を算出する(ステップS22)。この際、配線容量(結合容量)は、抽出対象範囲100内の配線を考慮して近似計算されることが好ましい。
【0074】
遅延時間解析ツール212は、遅延時間再計算情報32を用いて、寄生素子再抽出情報31内における配線、すなわち基準素子に設定された配線の遅延時間60を計算する(ステップS23)。ここでは、配線a1、a2に対応するネットN1、N2の遅延時間60が計算される。、遅延時間解析ツール212は、レイアウト修正されたネットN1、N2のそれぞれを中心として、設定された計算対象範囲200内の回路(インスタンス、ネット)のみから遅延時間60を算出する。この際、遅延時間解析ツール212は、ステップS22において算出された配線容量50を用いて遅延時間60を算出する。従って、本発明では、レイアウト修正された配線a1によって影響を受ける周辺の寄生素子a2を考慮して遅延時間60を計算することができる。
【0075】
クロストーク検証ツール213は、クロストーク再検証情報33を用いて、設定された検証対象範囲300内における回路のみのクロストークを検証する(ステップS24)。クロストーク再検証情報33に含まれる回路は、寄生素子抽出で抽出された配線に対応するネットN1、N2のそれぞれと同じタイミングで動作する回路素子のみで構成される。このため、クロストーク検証ツール213は、ネットN1、N2のそれぞれと同じタイミングで動作する回路のみのクロストークを検証する。例えば、レイアウト修正されたネットN1、N2のそれぞれを含む2つのフリップフロップ間(又はラッチ間)における組み合せ回路のクロストークが検証される。この際、クロストーク検証ツール213は、ステップS22において算出された配線容量50及びステップS23において算出された遅延時間60を用いてクロストークを計算する。従って、本発明では、レイアウト修正された配線a1の配線容量に影響を与える周辺の配線a2を考慮するとともに、レイアウト修正されたネットN1や周辺のネットN2の遅延時間に影響を与える回路素子を考慮してクロストークを検証することができる。
【0076】
図5を参照して、レイアウトツール214は、ステップS15において計算された遅延時間60、クロストーク検証結果70が制約条件(遅延時間制約条件80、クロストーク制約条件90)に適合しているかどうかを判定する(ステップS16)。レイアウトツール214は、解析結果が、予め設定された制約条件に適合しない場合(ステップS16No)、あるいは、解析結果が制約条件に適合し、他に必要なパタン変更がある場合(ステップS16Yes、S17Yes)、ステップS11に移行し、再度、レイアウトの修正を行う。この際、レイアウトの変更に応じてレイアウト情報22及びレイアウト修正情報30は更新される。以降、上述と同様にステップS12からS15のタイミング検証が実行される。
【0077】
回路解析装置10は、解析結果が制約条件に適合し、他に必要なパタン変更がない場合、レイアウトの修正処理を終了する(ステップS16Yes、S17No)。
【0078】
以上のようなレイアウト修正処理及びタイミング解析処理は、ステップS15におけるタイミング解析の結果が制約条件を満たすまで繰り返し行われ、その都度レイアウト情報22及びレイアウト修正情報30が更新される。レイアウト修正処理が完了すると、図示しない半導体集積装置の製造装置(図示なし)は、レイアウト修正によって更新された最新のレイアウト情報22を用いてマスクを作成し、当該マスクを用いて半導体集積回路を製造する。
【0079】
本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子を考慮して配線容量50を算出している。このため、本発明による回路解析装置10は、レイアウトの変更によって変動した配線容量を精度良く求めることができる。遅延時間やクロストークの大きさは、隣接又は交差する配線間の結合容量(配線容量)によって決まるため、本発明による回路解析装置10は、正確な遅延時間やクロストークを計算することができる。
【0080】
又、本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子も抽出し、これを用いて遅延時間の計算対象の回路モデル、クロストークの検証対象の回路モデルを求めている。遅延時間やクロストークの解析精度は、寄生素子抽出ツールによって抽出された寄生素子による回路モデルの精度に応じて決まる。このため、本発明による回路解析装置10は、精度の高い遅延時間解析やクロストーク検証が可能となる。
【0081】
一方、解析ツールは、通常、フルチップ解析と同等の解析精度を保ちつつ、計算速度が向上するように計算対象範囲を制限して近似計算を行っている。本発明に係る解析範囲基準24(抽出範囲基準41、計算範囲基準42、検証範囲基準43)は、解析ツール毎の解析精度(近似計算能力)に応じて設定されている。このため、本発明による回路解析装置10は、計算時間を短縮しつつ、フルチップ解析と同等の精度の配線容量50、遅延時間60、クロストーク検証結果70を得ることができる。
【0082】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【0083】
【図1】図1は、本発明による回路解析装置の構成を示す構成図である。
【図2】図2は、本発明による回路解析プログラムの構成を示す機能ブロック図である。
【図3】図3は、本発明による寄生素子抽出ツール、遅延時間解析ツール、クロストーク検証ツールの構成及び動作を示すブロック図である。
【図4】図4は、本発明によるレイアウトツールの構成及び動作を示すブロック図である。
【図5】図5は、本発明によるレイアウト修正処理の動作を示すフロー図である。
【図6】図6は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。
【図7】図7は、レイアウト修正によって更新されたレイアウト情報と、設定された抽出対象範囲の一例を示すレイアウトの概念図である。
【図8】図8は、抽出された配線に対応するネットを含む設計対象回路の一部と、ネットを基準素子として設定された計算対象範囲の一例を示す図である。
【図9】図9は、図8に示すネットを含む設計対象回路の一部と、ネットを含む遅延時間再計算情報に基づいて設定される検証対象範囲の一例を示す図である。
【図10】図10は、解析装置によって設定された計算対象範囲と検証対象範囲の一例を示す図である。。
【符号の説明】
【0084】
10:回路解析装置
11:CPU
12:RAM
13:記憶装置
14:入力装置
15:出力装置
21:回路解析プログラム
22:レイアウト情報
23:回路接続情報
24:解析範囲基準
41:抽出範囲基準
42:計算範囲基準
43:検証範囲基準
211:寄生素子抽出ツール
212:遅延時間解析ツール
213:クロストーク検証ツール
214:レイアウトツール
100、100−1、100−2:抽出対象範囲
200:計算対象範囲
300:検証対象範囲
【技術分野】
【0001】
本発明は、回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置に関し、特にレイアウト変更後の半導体集積回路のタイミング解析を行う回路解析方法、回路解析プログラム、及び回路解析装置に関する。
【背景技術】
【0002】
半導体集積回路のレイアウト変更は、タイミング制約とクロストーク制約を満たすまで行われる。すなわち、回路のレイアウトが変更される毎に、寄生素子抽出、遅延時間計算、クロストーク検証等のタイミング解析が行われ、制約条件を満たすかどうかの判定が行われる。
【0003】
近年、半導体変更回路の大規模化により、設計は複雑化し、レイアウトの変更箇所や変更回数が多くなっている。このため、レイアウト変更後に行われるタイミング解析の回数や、解析のための演算量は増大し、TAT(Turn Around Time)の長大化の原因となっている。又、半導体集積回路の配線集積密度向上と微細化により、寄生素子抽出、遅延時間計算、クロストーク検証のTATの増加が懸念されている。
【0004】
レイアウト変更後に行われるタイミング解析方法の一例が、特開平10−92938(特許文献1参照)、特開平11−282891(特許文献2参照)に記載されている。
【0005】
特許文献1に記載の方法では、レイアウト変更された座標の寄生素子を抽出し、当該寄生素子のみに対する遅延時間を再計算している。このため、特許文献1に記載の方法によれば、タイミング解析のTATを短縮することができる。しかし、この方法は、レイアウト変更によって変更されたパタンが周辺部分に及ぼす影響を考慮していないため、解析精度が低下する場合がある。例えば、変更箇所のみに対する遅延時間に基づいて行われるタイミング解析は、フルチップ解析よりもTATの面で短縮されるが、解析精度の面では劣化する。
【0006】
一方、特許文献2に記載の方法では、レイアウト変更部分と、その変更によって遅延時間に影響を受ける部分との遅延時間を計算している。このため、フルチップ解析よりも短いTATで、且つ精度の高い解析を実現している。
【特許文献1】特開平10−92938
【特許文献2】特開平11−282891
【発明の開示】
【発明が解決しようとする課題】
【0007】
特許文献2に記載の方法では、レイアウトの変更によって遅延時間に影響を受ける部分は、予め設定されている。例えば、レイアウトの変更部分に接続する配線、又は、その配線を介して当該変更部分に直接接続する回路素子(論理素子)としている。ここで、変更部分とは、レイアウト変更によって変更された回路素子(論理素子)又は配線を示す。
【0008】
特許文献2に記載の方法では、レイアウト変更によって変更された回路素子(論理素子)又は配線を変更部分として遅延時間を計算している。この場合、レイアウト変更された回路素子又は配線のみが、変更部分として抽出される。
【0009】
レイアウトの変更が行われた後の遅延時間は、変更された回路素子に直接接続していない配線や回路素子によっても影響を受ける場合がある。すなわち、レイアウト変更されていない部分を含む回路素子や配線によっても遅延時間は影響を受ける場合がある。特許文献2に記載の方法では、遅延時間の計算に用いる素子を抽出する際、このような回路素子や配線を考慮していないため、フルチップ解析に比べて解析精度が低減することがある。尚、フルチップ解析とは、レイアウト変更していない箇所も含めた、全ての回路素子や配線を考慮して行う解析のことを示す。
【0010】
以上のことから、半導体集積回路の設計において、フルチップ解析と同等の精度を維持しつつ、TATが短縮されたタイミング解析方法、及び解析装置が望まれている。
【課題を解決するための手段】
【0011】
以下に、[発明を実施するための最良の形態]で使用される番号・符号を括弧付きで用いて、[課題を解決するための手段]を説明する。この番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【0012】
本発明による回路解析装置(10)は、レイアウト変更後の設計対象回路に対してタイミング解析を行う。回路解析装置(10)は、抽出範囲基準(41)が設定される記憶装置(13)と、抽出範囲設定部(1)と、タイミング解析部とを具備する。抽出範囲設定部(1)は、レイアウトの変更箇所を含む抽出範囲基準(41)を寄生素子の抽出対象範囲(100)として設定する。タイミング解析部(2、4、6)は、抽出対象範囲(100)から抽出された寄生素子(a1、a2)を含む所定の範囲(100、200、300)を解析対象として、タイミング解析を行う。又、タイミング解析部(2、4、6)は、記憶装置に記録されているレイアウト変更後の設計対象回路に対するタイミング解析結果を、所定の範囲(100、200、300)を解析対象として行ったタイミング解析の結果に基づいて更新する。
【0013】
このように、本発明による回路解析装置(10)は、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準(41)に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲(100、200、300)に絞りこまれているため、解析に要する計算量が削減され、TATは短縮される。
【0014】
本発明による回路解析方法は、コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法である。本発明による回路解析方法は、抽出範囲基準(41)を用意するステップと、レイアウトの変更箇所を含む抽出範囲基準(41)を寄生素子の抽出対象範囲(100)として設定するステップと、抽出対象範囲(100)から抽出された寄生素子(a1、a2)を含む所定の範囲(100、200、300)を解析対象として、タイミング解析を行うステップと、タイミング解析の結果に基づいて、レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップとを具備する。
【0015】
上述と同様に、本発明による回路解析方法では、レイアウト変更された箇所を基準に、予め設定された抽出範囲基準(41)に応じた範囲から抽出した寄生素子を含む範囲に対し、タイミング解析を行う。このため、本発明による回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行うことができる。従って、本発明によれば、解析精度の高いタイミング解析を行うことができる。又、タイミング解析を行う範囲は、所定の範囲(100、200、300)に絞りこまれているため、解析に要する計算量が削減され、TATは短縮される。
【0016】
回路解析方法は、コンピュータによって実行される回路解析プログラムによって実現されることが好ましい。
【0017】
更に、本発明による半導体集積回路の製造方法は、上述の回路解析方法と、タイミング解析結果(60、70)が、記憶装置(13)に設定された制約条件(80、90)に適合するかどうかを判定するステップと、この判定の結果に基づいて設計対象回路のレイアウトを変更するステップと、変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、生成されたマスクを用いて半導体集積回路を作製するステップとを具備する。
【発明の効果】
【0018】
本発明による回路解析方法、回路解析プログラム、及び回路解析装置によれば、TATを短縮しつつ、解析精度の高いタイミング解析を行うことができる。
【0019】
又、半導体集積回路の製造時間を短縮することができる。
【発明を実施するための最良の形態】
【0020】
以下、添付図面を参照して、本発明による回路解析装置の実施の形態を説明する。
【0021】
(概要)
本実施の形態における回路解析装置10は、設計対象となる半導体集積回路(以下、設計対象回路と称す)に対するレイアウト変更及びタイミング解析を行うことで、タイミング制約やクロストーク制約に適合したレイアウトを生成する。
【0022】
回路解析装置10は、レイアウト変更された箇所と、その周辺部分を考慮してタイミング解析を行う。この際、タイミング解析を行う範囲の基準(解析対象範囲基準24)を予め用意しておき、レイアウト変更された箇所に応じて、タイミング解析の対象範囲を決定する。そして、変更された箇所を含む解析対象範囲のみに対しタイミング解析を行う。
【0023】
詳細には、回路解析装置10は、レイアウト変更された寄生素子を含む所定の範囲(抽出対象範囲100)内から寄生素子を抽出し、その寄生素子に対応する配線の遅延時間を解析する。この際、抽出された寄生素子に対応する配線を含む所定の範囲(計算対象範囲200)内における回路情報を用いて遅延時間が計算される。更に、回路解析装置10は、計算対象範囲200内の回路と同じタイミングで動作する範囲(検証対象範囲300)内の回路のクロストークを検証する。
【0024】
回路解析装置10は、上述のような解析結果を用いて、設計対象回路全体のタイミング解析結果に反映させる。回路解析装置10は、更新したタイミング解析結果が用意した制約条件条件に適合するまで、レイアウト変更と、上述のタイミング解析を繰り返す。
【0025】
以上のように、本発明による回路解析装置10は、レイアウト修正された寄生素子の周辺領域における寄生素子を考慮しつつ、解析対象範囲を絞り込んでタイミング解析を行う。このため、高い解析精度を維持しつつ短TATを実現できる。
【0026】
(構成)
図1から図4を参照して本発明による回路解析装置10の実施の形態における構成を説明する。図1は、本発明による回路解析装置10の実施の形態における構成図である。図1を参照して、本発明による回路解析装置10は、バス16を介して相互に接続されるCPU11、RAM12、記憶装置13、入力装置14、出力装置15を具備する。記憶装置13はハードディスクやメモリ等の外部記憶装置である。入力装置14は、キーボードやマウス等のユーザによって操作されることで、各種情報や命令等をCPU11に入力する。出力装置15は、モニタやプリンタに例示され、CPU11から出力される回路解析の結果をユーザに対し視認可能に出力する。
【0027】
記憶装置13は、回路解析プログラム21、レイアウト情報22、回路接続情報23、解析範囲基準24を格納している。レイアウト情報22は、レイアウト後の解析対象回路における配線素子や、回路素子(論理ゲート)を構成する拡散層や配線素子等の配置情報(例えば座標情報)を含む。回路接続情報23は、例えば、解析対象回路内の回路素子(論理ゲート)や回路要素(抵抗、容量、インダクタンス)の接続情報を含む。
【0028】
解析範囲基準24は、図3に示すように、抽出範囲基準41、計算範囲基準42、検証範囲基準43を含む。抽出範囲基準41は、レイアウト変更後の設計対象回路から寄生素子を抽出する範囲(以下、抽出対象範囲100と称す)を決定するための基準である。本実施の形態では、基準点からの所定の距離(範囲)が抽出範囲基準41として設定される。寄生素子を抽出する際、レイアウトが変更された配線上の一点が基準点として指定される。この場合、基準点を基点とし、抽出範囲基準41に設定された範囲内の領域が、寄生素子及び寄生パラメータ50(配線容量(結合容量)、抵抗、インダクタ)の抽出対象範囲100として設定される。抽出範囲基準41は、レイアウトの変更(追加、又は形状変更)された配線の寄生パラメータに対して影響を及ぼす範囲が設定されることが好ましい。
【0029】
ある配線の寄生パラメータ(例えば配線容量)を正確に求めるフルチップ解析の場合、当該配線と他の全ての配線との間での容量を計算する必要がある。しかし、通常、ある配線の配線容量を算出する際、当該配線からある程度離れた(近接範囲外の)配線との容量は充分小さいものとして無視して近似計算が行われる。従って、変更箇所である配線から“ある程度離れた”距離(近接範囲)にある配線まで再計算すれば、最初から全ての計算を行ったときと同じ精度で配線容量を見積もることができる。このような近似計算により、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このようなシミュレータが用いている計算範囲が、“解析範囲基準”(再計算する範囲)とすることが好ましい。すなわち、本発明による回路解析装置10に設定される抽出範囲基準41は、後述する寄生素子抽出ツール211の解析精度(近似計算能力)に基づいて設定されることが好ましい。これにより、フルチップ解析と同等の精度の寄生パラメータを短時間で抽出することができる。
【0030】
計算範囲基準42は、レイアウト変更後の設計対象回路における遅延時間を計算する対象範囲(以下、計算対象範囲200と称す)を決定するための基準である。本実施の形態では、基準素子に接続する回路素子・配線の位置及び数が、計算範囲基準42として設定される。例えば、遅延時間を算出する際、寄生抽出ルール211によって抽出された寄生素子に対応するネット(配線)が基準素子として指定される。この場合、当該ネットの入力側に接続するドライバセルや配線、出力側に接続するレシーバセルや配線のうち、計算範囲基準42に応じた位置及び数のドライバセル、レシーバセル、及び配線が、計算対象範囲200として設定される。
【0031】
高速化されたシミュレータでは、フルチップ解析と同等な解析結果を短時間で出力するため、解析範囲を絞り込んで遅延時間の計算が行われる。すなわち、遅延時間計算も寄生素子抽出シミュレーションと同様な近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。このため、計算範囲基準42は、後述する遅延時間解析ツール212の解析精度(近似計算能力)に基づいて設定されることが好ましい。
【0032】
検証範囲基準43は、レイアウト変更後の設計対象回路のクロストークを検証する範囲(以下、検証対象範囲300と称す)を決定するための基準である。本実施の形態では、基準回路と同一のタイミングで動作する回路を包含する範囲が、検証範囲基準43として設定される。例えば、クロストーク検証が行われる際、遅延時間の計算に用いられた回路が基準回路として指定される。この場合、当該回路を含み、同一タイミングで動作する組み合せ回路が検証対象範囲300として設定される。
【0033】
クロストークは、ネットの動作タイミング、寄生パラメータ、遅延時間(波形鈍りを含む)に基づいて検証される。ここでネットの動作タイミングとは、ネットの信号レベルが0から1もしくは1から0に動作するタイミング(動作時刻)である。このため、高速シミュレーションを行うツールでは、ネットの動作タイミングと同じ範囲を検証対象範囲として、クロストークの近似計算が行われ、フルチップ解析と同等の精度の解析結果を短時間で得ることができる。従って、本発明による検証範囲基準43は、後述するクロストーク検証ツール213の解析精度(近似計算能力)に基づいて設定されることが好ましい。
【0034】
CPU11は、入力装置14からの入力に応答して、記憶装置13内の回路解析プログラム21を実行し、設計対象回路のレイアウト変更やタイミング解析を行う。この際、記憶装置13からの各種データやプログラムはRAM12に一時格納され、CPU11は、RAM12内のデータを用いて各種処理を実行する。
【0035】
図1に示したような形態以外にも、複数台のCPU(中央演算処理装置)がバスで接続されたマルチプロセッサ構成のコンピュータを1台だけ用いるような形態であっても良い。
【0036】
図2は、本発明による回路解析装置10におけるレイアウト変更及びタイミング解析を実行する際の機能ブロック図である。図2を参照して、CPU11は、回路解析プログラム21を実行することで、寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213、レイアウトツール214としての各機能を実現する。
【0037】
図3は、本発明による寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213の構成及び動作を示すブロック図である。図3を参照して、寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213の構成の詳細を説明する。
【0038】
寄生素子抽出ツール211は、レイアウト変更された配線を基準点として寄生素子の抽出対象範囲100を特定し、レイアウト変更によって変更された寄生素子のみを抽出する。又、寄生素子抽出ツール211は、抽出対象範囲100内を計算対象として寄生パラメータを計算し、レイアウト変更前に抽出された寄生パラメータを更新する。
【0039】
寄生素子抽出ツール211は、抽出範囲設定部1、寄生パラメータ算出部2を備える。抽出範囲設定部1は、レイアウト情報22、レイアウト修正情報30、抽出範囲基準41に基づき、抽出対象範囲100を設定し、抽出対象範囲100内のレイアウトデータを寄生素子再抽出情報31として出力する。ここで、レイアウト修正情報30とは、レイアウト修正によって変更された位置(例えば座標情報)や変更された回路要素を特定する情報である。抽出範囲設定部1は、レイアウト情報22とレイアウト修正情報30とを参照して、レイアウト修正によって変更(又は追加)された配線の座標を特定し、当該配線を基準点に指定する。抽出範囲設定部1は、指定した基準点と抽出範囲基準41とに基づき寄生素子の抽出対象範囲100を設定する。抽出対象範囲100内には、レイアウト変更された配線とともに、当該配線に隣接する配線も含まれる場合がある。このため、寄生素子再抽出情報31には、レイアウト修正された配線とともに、抽出対象範囲100内に配置されている他の配線の情報も設定される。
【0040】
寄生パラメータ算出部2は、出力された寄生素子再抽出情報31に含まれる配線の寄生パラメータ50(抵抗、配線容量、インダクタ)を算出する。すなわち、配線容量算出部2は、レイアウト変更された配線から所定の範囲(抽出対象範囲100)における配線のみの寄生パラメータ50を算出する。算出した寄生パラメータ50によって、レイアウト変更前に記録していた寄生パラメータは更新される。
【0041】
遅延時間解析ツール212は、寄生素子再抽出情報31に含まれる配線を基準素子として遅延時間の計算対象範囲200を設定し、遅延時間を計算する。
【0042】
遅延時間解析ツール212は、計算範囲設定部3、遅延時間計算部4を備える。計算範囲設定部3は、レイアウト情報22、回路接続情報23、計算範囲基準42、寄生素子再抽出情報31に基づき、遅延時間の計算対象範囲200を設定し、計算対象範囲200内の回路(回路接続情報)を遅延時間再計算情報32として出力する。詳細には、計算範囲設定部3は、寄生素子再抽出情報31に含まれる配線に対応するネットを基準素子に指定する。計算範囲設定部3は、指定した基準素子と計算範囲基準42とに基づいて計算対象範囲200を設定し、回路接続情報23を参照して、計算対象範囲200内の回路接続情報(インスタンス及びネット)を遅延時間再計算情報32として抽出する。
【0043】
遅延時間算出部4は、遅延時間再計算情報32及び配線容量50を用いて配線の遅延時間60を算出する。遅延時間再計算情報32は、計算範囲基準42に設定された条件に適合する回路(インスタンス及びネット)である。これにより、遅延時間算出部4は、寄生抽出によって抽出された配線を含み、計算範囲基準42に適合する回路のみを計算範囲として遅延時間60を算出することができる。算出した遅延時間60によって、レイアウト変更前に記録していた遅延時間は更新される。
【0044】
以上のように、遅延時間解析ツール212は、レイアウトの変更箇所に対し所定の距離の領域に配される配線を考慮して、遅延時間60を算出する。このため、レイアウト変更された配線のみを用いて遅延時間を計算するよりも、精度の高い遅延時間を得ることができる。又、遅延時間の計算対象範囲200は、抽出された配線を含む限定された範囲であるため、フルチップ解析に比べて計算時間が短縮される。
【0045】
クロストーク検証ツール213は、遅延時間再計算情報32を基準回路としてクロストークの検証対象範囲300を設定し、クロストークの検証を行う。
【0046】
クロストーク検証ツール213は、検証範囲設定部5、クロストーク検証部6を備える。検証範囲設定部5は、レイアウト情報22、回路接続情報23、検証範囲基準43、遅延時間再計算情報32に基づき、検証対象範囲300を設定し、検証対象範囲300内の回路(回路接続情報)をクロストーク再検証情報33として出力する。詳細には、検証範囲設定部5は、遅延時間再計算情報32が示す回路(インスタンス及びネット)を基準回路に指定する。そして、検証範囲設定部5は、指定した基準回路と検証範囲基準43に基づいて検証対象範囲300を設定する。検証範囲設定部5は、回路接続情報23を参照して、検証対象範囲300内の回路(インスタンス及びネット)をクロストーク再検証情報33として抽出する。遅延時間再計算情報32が示す回路は、レイアウトの変更箇所の周辺配線を考慮した回路である。このため、クロストーク検証ツール213は、レイアウトの変更箇所の周辺配線を考慮した回路を含み、検証範囲基準43に設定された条件に適合する回路(インスタンス及びネット)を、クロストーク再検証情報33として出力する。
【0047】
クロストーク検証部6は、クロストーク再検証情報33を用いてクロストークを検証し、その結果をクロストーク検証結果70として出力する。詳細には、クロストーク検証部6は、クロストーク再検証情報33に基づいて検証対象回路(パス)を特定し、当該検証対象パスのみを検証対象としてクロストークを計算する。クロストーク検証部6は、レイアウト変更された配線及びその周辺配線を含み、検証範囲基準43に適合する回路(パス)のみのクロストークを検証する。この際、クロストーク検証部6は、レイアウト修正後に計算された配線容量50及び遅延時間60を用いてクロストークの検証を行う。クロストークの検証結果70によって、レイアウト変更前に記録していたクロストークの検証結果は更新される。
【0048】
以上のような構成により、本発明による回路解析装置10は、レイアウトの変更箇所と、予め用意された範囲基準とに基づいた解析対象範囲のみに対して、レイアウト変更後における寄生素子及び寄生パラメータの抽出、遅延時間解析、クロストーク検証を再実行する。
【0049】
ここで、回路解析装置10に用意される解析範囲基準24(抽出範囲基準41、計算範囲基準42、検証範囲基準43)は、解析ツール(寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213)の解析精度に応じて設定されることが好ましい。例えば、ある配線の配線容量を求める場合、当該配線と他の全ての配線との間の容量を計算する必要がある。しかし、当該配線から充分離れた位置の配線との間における容量は、無視できる程小さいため、所定の距離(近接範囲)の配線のみを考慮して配線容量を求めれば良い。このため、配線遅延時間解析や配線容量を計算するシミュレータでは、通常、注目箇所の値(配線容量)を求める場合、注目箇所からある指定された範囲までを用いて計算し(近似計算)、それより離れた箇所の計算は小さいとして無視することで計算時間を短縮している。
【0050】
本発明に係る寄生素子抽出ツール211、遅延時間解析ツール212、クロストーク検証ツール213は、従来技術と同様に近似計算を行う。ツール毎の解析精度(近似計算能力)は、フルチップ解析による解析精度とほぼ同等となるように設定されている。このため、解析範囲基準24をこれらのツールの近似計算能力に応じて設定することで、フルチップ解析を行う場合と同等な解析結果を得ることができる。又、解析範囲基準24を広く設定した場合、解析精度は上がるが、ツール毎の解析精度より高い解析を行っても意味がなく、計算時間の増加を招くだけである。このため、短TAT化及び精度向上の観点から、解析範囲基準24をツール毎の解析精度に応じて設定することが好適である。
【0051】
図4は、本発明によるレイアウトツール214の構成及び動作を示すブロック図である。図4を参照して、レイアウトツール214は、遅延時間判定部7、レイアウト修正部8、クロストーク判定部9を備える。遅延時間判定部7は、遅延時間解析ツール212によって算出された遅延時間60が、遅延時間制約条件80に適合しているかどうかを判定する。クロストーク判定部9は、クロストーク検証ツール213によるクロストーク検証結果70が、クロストーク制約条件90に適合しているかどうかを判定する。レイアウト修正部8は、遅延時間判定部7の判定結果とクロストーク判定部9の判定結果とに基づき、レイアウト修正箇所を特定し、レイアウト情報22を修正して更新する。この際、修正箇所を特定するための情報をレイアウト修正情報30として記録更新する。
【0052】
(動作)
図5から図10を参照して、本発明による回路解析装置10の実施の形態における動作を説明する。
【0053】
先ず、レイアウト修正に先立ち、解析範囲基準24が設定される。解析範囲基準24は、上述のように、寄生素子の抽出を行うプログラム(寄生素子抽出ツール211)の仕様と、遅延時間計算を行うプログラム(遅延時間解析ツール212)の仕様と、クロストーク検証を行うプログラム(クロストーク検証ツール213)の仕様とに基づいて決定される。
【0054】
抽出範囲基準41は、レイアウト修正によって遅延時間やクロストークに影響を及ぼす距離が設定されることが好ましい。例えば、抽出範囲基準41として、基準点と同一層上における距離(ピッチ数)と、基準点を含む層に隣接する上層及び下層の数が設定される。本実施の形態では、基準点に示された地点から同一層上6ピッチの範囲、及び基準点に隣接する上下2層までの範囲が、抽出範囲基準41として設定される。
【0055】
遅延時間を計算するには一般に遅延計算対象ネットの前後の寄生素子情報と遅延計算対象のネットのドライバセルの入力波形鈍りを考慮する必要がある。このため、計算範囲基準42は、このような入力波形鈍りを考慮して設定されることが好ましい。又、再抽出されたネットの遅延時間は、当該ネットに接続するドライバセルとレシーバセル、当該レシーバセルの出力側に繋がるネットとそのネットのレシーバセルによって影響を受ける。このため、計算範囲基準42として、基準素子に指定されたネットの入力側に接続されるドライバセルの数と出力側に接続されるレシーブセルの数が設定される。本実施の形態では、基準素子の入力側に接続される1つのドライバセルと、基準素子の出力側に接続される2つのドライバセルが、計算範囲基準42として設定される。
【0056】
クロストークの検証において、ネットの信号が同相又は逆相で同時に動作するタイミングを検証することで、クロストークの影響を精度良く検証することができる。このため、クロストークを検証するには、一般に、ネットの信号が0から1もしくは1から0に動作するタイミング(動作時刻)を考慮する必要がある。このため、検証範囲基準43として、基準回路と同じ動作時刻の回路、例えば、基準回路を含む2つのラッチ間もしくはフリップフロップ間の領域が設定される。
【0057】
又、回路解析装置10には、予め回路設計時に決定され作成された各信号の制約データとなる遅延時間制約条件80とクロストーク制約条件90が格納されている。
【0058】
図5は、本発明によるレイアウト修正処理の動作を示すフロー図である。図5を参照して、本発明によるレイアウト修正処理の動作の詳細を説明する。当初、レイアウトツール214は、レイアウトフェーズにおいて設計対象回路のレイアウトを行いレイアウト情報22として記憶装置13に記録する。そして、レイアウト後の設計対象回路に対してタイミング解析が行われる。。最初に行われるタイミング解析は、従来の方法と同様に、設計対象回路全体に対して寄生素子抽出、遅延時間解析、クロストーク検証が行われ、遅延時間制約条件80やクロストーク制約条件90に適合するかどうかが判定される。
【0059】
遅延時間やクロストークが遅延時間制約条件80やクロストーク制約条件90に適合していない場合、回路パタン(レイアウト情報22)の変更が行われる(ステップS11)。ステップS11において、レイアウトツール214は、セルの配置や回路パタンの位置を変更すると、変更した座標データに基づいてレイアウト情報22を更新し、変更箇所を特定する情報としてレイアウト修正情報30を作成する。
【0060】
レイアウトの変更が行われると、寄生素子抽出ツール211は、寄生素子(寄生パラメータ)の抽出対象範囲100を設定する(ステップS12)。ここで、寄生素子抽出ツール211は、レイアウト修正情報30を参照してレイアウトの変更箇所を特定する。そして、寄生素子抽出ツール211は、特定した変更箇所における一点を基準点とし、抽出範囲基準41に基づいて抽出対象範囲100を決定する。
【0061】
図7を参照して、設定される抽出対象範囲100の具体例を説明する。図7は、レイアウト修正によって更新されたレイアウト情報22と、設定された抽出対象範囲100の一例を示すレイアウトの概念図である。以下では、配線a1が修正(追加又は変更)されたものとして説明する。寄生素子抽出ツール211は、レイアウト修正情報30を参照して、配線a1を変更箇所として特定し、配線a1上の一点を基準点として指定する。そして、寄生素子抽出ツール211は、寄生抽出範囲基準41に基づき、同一層上において基準点から6ピッチの範囲を抽出対象範囲100−1、基準点に隣接する上下2層を抽出対象範囲100−2として設定し、抽出対象範囲100−1と抽出対象範囲100−2とによって囲む領域を抽出対象範囲100として設定する。
【0062】
寄生素子抽出ツール211は、設定した抽出対象範囲100内のレイアウト情報を寄生素子再抽出情報31として出力する。図7に示す一例の場合、配線a1、a2を含むレイアウト情報が寄生再抽出情報31として出力される。この際、抽出対象範囲100の外にあるレイアウト情報(例えば寄生素子a3のレイアウト情報)は抽出されない。
【0063】
ここでは、基準点を中心に抽出範囲基準41に定められた範囲の領域が寄生素子の抽出対象範囲100として設定される。このように、予め設定された抽出範囲基準41を用いて、レイアウト修正のあった配線a1及び周辺の配線a2が寄生素子再抽出情報31として抽出される。
【0064】
遅延時間解析ツール212は、寄生素子再抽出情報31に基づいて特定した配線(ネット)を基準素子に指定し、計算範囲基準42に基づいて遅延時間の計算対象範囲200を設定する(ステップS13)。ここでは、配線a1に対応するネットN1と、配線a2に対応するネットN2のそれぞれが基準素子に指定され、基準素子のそれぞれを含む計算対象範囲200が設定される。図8は、配線a1に対応するネットN1を含む設計対象回路の一部と、ネットN1を基準素子として設定された計算対象範囲200の一例を示す図である。
【0065】
遅延時間解析ツール212は、寄生素子再抽出情報31に設定される配線a1、a2に対応する配線(ネットN1)を基準素子として指定する。そして、遅延時間解析ツール212は、指定した基準素子を含む計算範囲基準42を遅延時間の計算対象範囲200として設定する。この場合、配線(ネットN1)に接続する1つのドライバセル(インスタンスb1)から、出力側に接続する2つのレシーバセル(インスタンスb2、b4)までが遅延時間の計算対象範囲200として設定される。
【0066】
遅延時間解析ツール212は、計算対象範囲200内における回路の回路接続情報(ネットとインスタンス)を遅延時間再計算情報32として出力する。図8に示す一例では、計算対象範囲200内のドライバセル(インスタンスb1)、配線(ネットN1)、レシーバセル(インスタンスb2)、配線(ネットb3)、レシーバセル(インスタンスb4)が遅延時間再計算情報32として出力される。
【0067】
尚、ネットN2を基準素子として設定された計算対象範囲200及び遅延時間再計算情報32も上述と同様に設定される。
【0068】
クロストーク検証ツール213は、遅延時間再計算情報32で特定される回路を基準回路に指定し、検証範囲基準43に基づいてクロストークの検証対象範囲300を設定する(ステップS14)。図9は、図8に示すネットN1を含む設計対象回路の一部と、ネットN1を含む遅延時間再計算情報32に基づいて設定される検証対象範囲300の一例を示す図である。図9を参照して、クロストーク検証ツール213は、遅延時間再計算情報32を参照して、ネットN1に接続するインスタンスb1、b2、b4及びネットN1、b3を基準回路に指定する。そして、クロストーク検証ツール213は、当該基準回路を含み、2つのフリップフロップによって囲まれる範囲を検証対象範囲300として設定する。
【0069】
クロストーク検証ツール213は、検証対象範囲300内における組み合せ回路の回路接続情報(ネットとインスタンス)をクロストーク再検証情報33として出力する。図9に示す一例では、検証対象範囲300内における2つのフリップフロップ間のインスタンスb1、b2、b4、c2、c3及びネットb3、c1、c4、c5、N1がクロストーク検証再検証情報33として出力される。
【0070】
配線a2(ネットN2)に対する検証対象範囲300、クロストーク再検証情報33も同様に設定される。
【0071】
以上のように、本発明による回路解析装置10は、レイアウト変更された配線の周辺配線を考慮しつつ、解析対象範囲を限定してタイミング解析を行う。図10は、解析装置10によって設定された計算対象範囲200と検証対象範囲300の一例を示す図である。レイアウト変更された配線a1に対応するネットN1、素子抽出ツール211によって抽出された周辺の配線a2に対応するネットN2とすると、図10に示すように遅延時間の計算対象範囲200、クロストークの検証対象範囲300が設定される。すなわち、上述のように、ネットN1、N2がそれぞれ基準素子として設定され、ネットN1、N2のそれぞれに接続する1つのドライバセルから2つのレシーバセルまでの範囲が計算対象範囲200として設定される。又、検証対象範囲3は、この計算対象範囲200内の回路を包含する2つのフリップフロップ(ラッチ)間の範囲となる。
【0072】
回路解析装置10は、ステップS12からS14によって設定した解析対象範囲に対してタイミング解析を行う(ステップS15)。図6から図10を参照して、ステップS15におけるタイミング解析の動作の詳細を説明する。
【0073】
図6は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。図6を参照して、寄生素子抽出ツール211は、ステップS12において設定した抽出対象範囲100内の寄生素子を抽出する(ステップS21)。図7に示す一例の場合、寄生素子抽出ツール211は、寄生素子再抽出情報31に基づき、抽出対象範囲100内の配線a1、a2を抽出する。寄生素子抽出ツール211は、抽出した配線a1、a2の寄生パラメータ50を算出する(ステップS22)。この際、配線容量(結合容量)は、抽出対象範囲100内の配線を考慮して近似計算されることが好ましい。
【0074】
遅延時間解析ツール212は、遅延時間再計算情報32を用いて、寄生素子再抽出情報31内における配線、すなわち基準素子に設定された配線の遅延時間60を計算する(ステップS23)。ここでは、配線a1、a2に対応するネットN1、N2の遅延時間60が計算される。、遅延時間解析ツール212は、レイアウト修正されたネットN1、N2のそれぞれを中心として、設定された計算対象範囲200内の回路(インスタンス、ネット)のみから遅延時間60を算出する。この際、遅延時間解析ツール212は、ステップS22において算出された配線容量50を用いて遅延時間60を算出する。従って、本発明では、レイアウト修正された配線a1によって影響を受ける周辺の寄生素子a2を考慮して遅延時間60を計算することができる。
【0075】
クロストーク検証ツール213は、クロストーク再検証情報33を用いて、設定された検証対象範囲300内における回路のみのクロストークを検証する(ステップS24)。クロストーク再検証情報33に含まれる回路は、寄生素子抽出で抽出された配線に対応するネットN1、N2のそれぞれと同じタイミングで動作する回路素子のみで構成される。このため、クロストーク検証ツール213は、ネットN1、N2のそれぞれと同じタイミングで動作する回路のみのクロストークを検証する。例えば、レイアウト修正されたネットN1、N2のそれぞれを含む2つのフリップフロップ間(又はラッチ間)における組み合せ回路のクロストークが検証される。この際、クロストーク検証ツール213は、ステップS22において算出された配線容量50及びステップS23において算出された遅延時間60を用いてクロストークを計算する。従って、本発明では、レイアウト修正された配線a1の配線容量に影響を与える周辺の配線a2を考慮するとともに、レイアウト修正されたネットN1や周辺のネットN2の遅延時間に影響を与える回路素子を考慮してクロストークを検証することができる。
【0076】
図5を参照して、レイアウトツール214は、ステップS15において計算された遅延時間60、クロストーク検証結果70が制約条件(遅延時間制約条件80、クロストーク制約条件90)に適合しているかどうかを判定する(ステップS16)。レイアウトツール214は、解析結果が、予め設定された制約条件に適合しない場合(ステップS16No)、あるいは、解析結果が制約条件に適合し、他に必要なパタン変更がある場合(ステップS16Yes、S17Yes)、ステップS11に移行し、再度、レイアウトの修正を行う。この際、レイアウトの変更に応じてレイアウト情報22及びレイアウト修正情報30は更新される。以降、上述と同様にステップS12からS15のタイミング検証が実行される。
【0077】
回路解析装置10は、解析結果が制約条件に適合し、他に必要なパタン変更がない場合、レイアウトの修正処理を終了する(ステップS16Yes、S17No)。
【0078】
以上のようなレイアウト修正処理及びタイミング解析処理は、ステップS15におけるタイミング解析の結果が制約条件を満たすまで繰り返し行われ、その都度レイアウト情報22及びレイアウト修正情報30が更新される。レイアウト修正処理が完了すると、図示しない半導体集積装置の製造装置(図示なし)は、レイアウト修正によって更新された最新のレイアウト情報22を用いてマスクを作成し、当該マスクを用いて半導体集積回路を製造する。
【0079】
本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子を考慮して配線容量50を算出している。このため、本発明による回路解析装置10は、レイアウトの変更によって変動した配線容量を精度良く求めることができる。遅延時間やクロストークの大きさは、隣接又は交差する配線間の結合容量(配線容量)によって決まるため、本発明による回路解析装置10は、正確な遅延時間やクロストークを計算することができる。
【0080】
又、本発明では、レイアウト変更された寄生素子の周辺領域の寄生素子も抽出し、これを用いて遅延時間の計算対象の回路モデル、クロストークの検証対象の回路モデルを求めている。遅延時間やクロストークの解析精度は、寄生素子抽出ツールによって抽出された寄生素子による回路モデルの精度に応じて決まる。このため、本発明による回路解析装置10は、精度の高い遅延時間解析やクロストーク検証が可能となる。
【0081】
一方、解析ツールは、通常、フルチップ解析と同等の解析精度を保ちつつ、計算速度が向上するように計算対象範囲を制限して近似計算を行っている。本発明に係る解析範囲基準24(抽出範囲基準41、計算範囲基準42、検証範囲基準43)は、解析ツール毎の解析精度(近似計算能力)に応じて設定されている。このため、本発明による回路解析装置10は、計算時間を短縮しつつ、フルチップ解析と同等の精度の配線容量50、遅延時間60、クロストーク検証結果70を得ることができる。
【0082】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【0083】
【図1】図1は、本発明による回路解析装置の構成を示す構成図である。
【図2】図2は、本発明による回路解析プログラムの構成を示す機能ブロック図である。
【図3】図3は、本発明による寄生素子抽出ツール、遅延時間解析ツール、クロストーク検証ツールの構成及び動作を示すブロック図である。
【図4】図4は、本発明によるレイアウトツールの構成及び動作を示すブロック図である。
【図5】図5は、本発明によるレイアウト修正処理の動作を示すフロー図である。
【図6】図6は、レイアウト修正において行われるタイミング解析処理の動作の詳細を示すフロー図である。
【図7】図7は、レイアウト修正によって更新されたレイアウト情報と、設定された抽出対象範囲の一例を示すレイアウトの概念図である。
【図8】図8は、抽出された配線に対応するネットを含む設計対象回路の一部と、ネットを基準素子として設定された計算対象範囲の一例を示す図である。
【図9】図9は、図8に示すネットを含む設計対象回路の一部と、ネットを含む遅延時間再計算情報に基づいて設定される検証対象範囲の一例を示す図である。
【図10】図10は、解析装置によって設定された計算対象範囲と検証対象範囲の一例を示す図である。。
【符号の説明】
【0084】
10:回路解析装置
11:CPU
12:RAM
13:記憶装置
14:入力装置
15:出力装置
21:回路解析プログラム
22:レイアウト情報
23:回路接続情報
24:解析範囲基準
41:抽出範囲基準
42:計算範囲基準
43:検証範囲基準
211:寄生素子抽出ツール
212:遅延時間解析ツール
213:クロストーク検証ツール
214:レイアウトツール
100、100−1、100−2:抽出対象範囲
200:計算対象範囲
300:検証対象範囲
【特許請求の範囲】
【請求項1】
コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法であって、
抽出範囲基準を用意するステップと、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定するステップと、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うステップと、
前記タイミング解析の結果に基づいて、前記レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップと、
を具備する
回路解析方法。
【請求項2】
請求項1に記載の回路解析方法において、
遅延時間計算範囲基準を用意するステップと、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定するステップと、
を更に具備し、
前記タイミング解析を行うステップは、前記計算対象範囲における遅延時間を算出するステップを備える
回路解析方法。
【請求項3】
請求項2に記載の回路解析方法において、
クロストーク検証範囲基準を用意するステップと、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定するステップと、
を更に具備し、
前記タイミング解析を行うステップは、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するステップを備える
回路解析方法。
【請求項4】
請求項3に記載の回路解析方法において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析方法。
【請求項5】
請求項1から4のいずれか1項に記載の回路解析方法において、
前記抽出範囲基準は、前記タイミング解析を行う素子抽出ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項6】
請求項2から4のいずれか1項に記載の回路解析方法において、
前記遅延時間計算範囲基準は、前記遅延時間を計算する遅延時間解析ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項7】
請求項3又は4に記載の回路解析方法において、
前記クロストーク検証範囲基準は、前記クロストークの検証を行うクロストーク検証ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項8】
請求項1から7のいずれか1項に記載の回路解析方法において、
前記更新されたタイミング解析結果が制約条件に適合するかどうかを判定するステップと、
前記判定の結果に基づいて前記設計対象回路のレイアウトを変更するステップと、
を更に具備する
回路解析方法。
【請求項9】
請求項8に記載の回路解析方法と、
前記変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、
前記マスクを用いて半導体集積回路を作製するステップと、
を具備する
半導体集積回路の製造方法。
【請求項10】
請求項1から7のいずれか1項に記載の回路解析方法をコンピュータ実行させる回路解析プログラム。
【請求項11】
レイアウト変更後の設計対象回路に対する回路解析装置であって、
抽出範囲基準が設定される記憶装置と、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定する抽出範囲設定部と、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うタイミング解析部と、
を具備し、
前記タイミング解析部は、前記記憶装置に記録されている前記レイアウト変更後の設計対象回路に対するタイミング解析結果を、前記タイミング解析の結果に基づいて更新する
回路解析装置。
【請求項12】
請求項11に記載の回路解析装置において、
前記記憶装置には、遅延時間計算範囲基準が更に設定され、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定する計算範囲設定部を更に具備し、
前記タイミング解析解析部は、前記計算対象範囲における遅延時間を算出する遅延時間計算部を備える
回路解析装置。
【請求項13】
請求項12に記載の回路解析装置において、
前記記憶装置には、クロストーク検証範囲基準が更に設定され、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定する検証範囲設定部を更に具備し、
前記タイミング解析部は、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するクロストーク検証部を更に備える
回路解析装置。
【請求項14】
請求項13に記載の回路解析装置において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析装置。
【請求項15】
請求項11から14のいずれか1項に記載の回路解析装置において、
前記抽出範囲基準は、前記タイミング解析部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項16】
請求項12から14のいずれか1項に記載の回路解析装置において、
前記遅延時間計算範囲基準は、前記遅延時間計算部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項17】
請求項13又は14に記載の回路解析装置において、
前記クロストーク検証範囲基準は、前記クロストーク検証部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項18】
請求項11から17のいずれか1項に記載の回路解析装置において、
タイミング解析の結果に基づいて前記設計対象回路のレイアウトを変更するレイアウト修正部を更に具備し、
前記タイミング解析部は、前記更新されたタイミング解析結果が前記記憶装置に設定された制約条件に適合するかどうかを判定し、
前記レイアウト修正部は、前記判定の結果に基づいて前記設計対象回路のレイアウトを変更する
回路解析装置。
【請求項1】
コンピュータを用いて、レイアウト変更後の設計対象回路を解析する方法であって、
抽出範囲基準を用意するステップと、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定するステップと、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うステップと、
前記タイミング解析の結果に基づいて、前記レイアウト変更後の設計対象回路に対するタイミング解析結果を更新するステップと、
を具備する
回路解析方法。
【請求項2】
請求項1に記載の回路解析方法において、
遅延時間計算範囲基準を用意するステップと、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定するステップと、
を更に具備し、
前記タイミング解析を行うステップは、前記計算対象範囲における遅延時間を算出するステップを備える
回路解析方法。
【請求項3】
請求項2に記載の回路解析方法において、
クロストーク検証範囲基準を用意するステップと、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定するステップと、
を更に具備し、
前記タイミング解析を行うステップは、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するステップを備える
回路解析方法。
【請求項4】
請求項3に記載の回路解析方法において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析方法。
【請求項5】
請求項1から4のいずれか1項に記載の回路解析方法において、
前記抽出範囲基準は、前記タイミング解析を行う素子抽出ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項6】
請求項2から4のいずれか1項に記載の回路解析方法において、
前記遅延時間計算範囲基準は、前記遅延時間を計算する遅延時間解析ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項7】
請求項3又は4に記載の回路解析方法において、
前記クロストーク検証範囲基準は、前記クロストークの検証を行うクロストーク検証ツールの解析精度に基づいて設定された範囲基準である
回路解析方法。
【請求項8】
請求項1から7のいずれか1項に記載の回路解析方法において、
前記更新されたタイミング解析結果が制約条件に適合するかどうかを判定するステップと、
前記判定の結果に基づいて前記設計対象回路のレイアウトを変更するステップと、
を更に具備する
回路解析方法。
【請求項9】
請求項8に記載の回路解析方法と、
前記変更されたレイアウトの回路パタンに応じたマスクを生成するステップと、
前記マスクを用いて半導体集積回路を作製するステップと、
を具備する
半導体集積回路の製造方法。
【請求項10】
請求項1から7のいずれか1項に記載の回路解析方法をコンピュータ実行させる回路解析プログラム。
【請求項11】
レイアウト変更後の設計対象回路に対する回路解析装置であって、
抽出範囲基準が設定される記憶装置と、
レイアウトの変更箇所を含む前記抽出範囲基準を寄生素子の抽出対象範囲として設定する抽出範囲設定部と、
前記抽出対象範囲から抽出された寄生素子を含む所定の範囲を解析対象として、タイミング解析を行うタイミング解析部と、
を具備し、
前記タイミング解析部は、前記記憶装置に記録されている前記レイアウト変更後の設計対象回路に対するタイミング解析結果を、前記タイミング解析の結果に基づいて更新する
回路解析装置。
【請求項12】
請求項11に記載の回路解析装置において、
前記記憶装置には、遅延時間計算範囲基準が更に設定され、
前記抽出対象範囲から抽出された寄生素子を含む前記遅延時間計算範囲基準を計算対象範囲として設定する計算範囲設定部を更に具備し、
前記タイミング解析解析部は、前記計算対象範囲における遅延時間を算出する遅延時間計算部を備える
回路解析装置。
【請求項13】
請求項12に記載の回路解析装置において、
前記記憶装置には、クロストーク検証範囲基準が更に設定され、
前記計算対象範囲を含む前記クロストーク検証範囲基準を検証対象範囲として設定する検証範囲設定部を更に具備し、
前記タイミング解析部は、前記検証対象範囲におけるクロストークを、前記遅延時間を用いて検証するクロストーク検証部を更に備える
回路解析装置。
【請求項14】
請求項13に記載の回路解析装置において、
前記検証対象範囲は、前記計算対象範囲内の回路と同じ動作タイミングの回路を指定する範囲である
回路解析装置。
【請求項15】
請求項11から14のいずれか1項に記載の回路解析装置において、
前記抽出範囲基準は、前記タイミング解析部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項16】
請求項12から14のいずれか1項に記載の回路解析装置において、
前記遅延時間計算範囲基準は、前記遅延時間計算部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項17】
請求項13又は14に記載の回路解析装置において、
前記クロストーク検証範囲基準は、前記クロストーク検証部の解析精度に基づいて設定された範囲基準である
回路解析装置。
【請求項18】
請求項11から17のいずれか1項に記載の回路解析装置において、
タイミング解析の結果に基づいて前記設計対象回路のレイアウトを変更するレイアウト修正部を更に具備し、
前記タイミング解析部は、前記更新されたタイミング解析結果が前記記憶装置に設定された制約条件に適合するかどうかを判定し、
前記レイアウト修正部は、前記判定の結果に基づいて前記設計対象回路のレイアウトを変更する
回路解析装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2009−271607(P2009−271607A)
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願番号】特願2008−119342(P2008−119342)
【出願日】平成20年4月30日(2008.4.30)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成21年11月19日(2009.11.19)
【国際特許分類】
【出願日】平成20年4月30日(2008.4.30)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]