基板上の導電層を製造する方法
導電性層(5)を基板(1)の上に製造する方法は、絶縁体たとえば感光性絶縁体(2)のような材料を基板(1)の上に堆積させること、絶縁材料上に導電層のための溝(3)を画成すること、溝(3)を先駆体で埋めること、そして導電層を与えるための先駆体を処理することを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に導電層を製造する方法、およびその方法にて製造された素子に関するものである。ただし、特に、本方法は基板上に導電層を製造するための感光性ダマシン法、たとえば、アクティブマトリックスによる液晶ディスプレイ(AMLCDs)でのアドレスラインに関するが、それらに限定されるものではない。
【背景技術】
【０００２】
LCDマトリックスアレイが長くかつより複雑になっていることで、低抵抗のアドレスラインを得るという要求は徐々に重要になってきている。ラインの抵抗を下げる1つの方法は、たとえばダマシン法を使うことで、厚いアドレスラインを製造することである。
【特許文献１】国際公開第02/47447号パンフレット(WO-A-02/47447)
【特許文献２】欧州特許出願公開第629 003号明細書(EP-A-0 629 003)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献1はインクジェットプリントヘッドを用いたプリント基板回路ボードの製造法を公開している。公開されている方法は、処理可能な非導電性の液体を堆積させて3次元の溝をプリントして、導電性のトラックを形成するために液体を溝に堆積させるというものである。この場合、溝はプリントされた材料の側壁で画成されている。しかし、インクジェット法はLCDマトリックスアレイに要求されているような大きな面積での被覆には適していない。さらに、インクジェット法は溝の端部に沿って液滴を重ねる必要があるため、そのことによる周期性を有するという不便に苦しむことになることが予想される。
【０００４】
本発明は先に述べた問題を解決することを目的とする。本発明はまた導電性材料を受けるための溝を画成する他の方法を提供することも目的とする。
【課題を解決するための手段】
【０００５】
本発明の第一の特徴により、基板上に導電性材料を製造する方法、感光性の絶縁材料を用いた導電層のための溝を画成する工程を有する方法および、導電層を画成することのできる材料で溝を埋める方法が提供されている。
【０００６】
感光性の絶縁材料内に画成された溝は急勾配の壁を有することができ、それゆえに導電性材料をしっかりと閉じ込めることができる。壁はまた、結果として端部の先端部が丸みを帯びたようになろうとするであろう。これは溝上に堆積させ、溝内に落ち込んで、溝内にある導電性材料と結合する、引き続き供給される層によって進展する(developing)割れを防ぐ役目を果たすだろう。
【０００７】
本方法は、アクティブマトリックスLCDに使われる基板上に導電層を供給する有利な方法として使用されうる。
【０００８】
本発明によると、導電層のための溝を画成する感光性の絶縁材料が堆積した基板を有する素子および方法が提供される。さらに素子は溝中に導電層を含むことができる。
【０００９】
素子はアクティブマトリックス液晶ディスプレイになりうる。
【００１０】
本発明の第二の特徴より、基板上に導電層を製造するための溝を画成する工程を有する方法、そして溝中に導電層を画成することができる材料をブレーディング(blading)する方法が提供される。
【００１１】
オフセットリソグラフィ印刷プロセスでよく用いられているありきたりのものを充填するのに用いられるブレーディング技術は本発明の第二の特徴にしたがって基板上に導電層を製造するための方法として有利に変わってゆくだろう。本方法は非常に速く溝中に均一に材料を埋めることができるだろう。
【００１２】
溝を画成するためには、基板上の絶縁層をプリントしても良いし、または基板上に材料を供給し、続いて供給材料中に溝を画成しても良い。供給材料は感光性材料でも良い。
【００１３】
当該発明の第三の特徴より、アクティブマトリックス液晶ディスプレイのために基板上に導電層を製造する方法が提供される。その方法は、プリントされた材料が導電層のための溝を画成するように基板上に絶縁材料をプリントする工程及び、導電層を形成することのできる材料で溝中を埋める工程を有する。
【００１４】
プリント技術はアクティブマトリックス液晶ディスプレイ用の基板を製造するのに有利な方法として使用可能である。
【実施例】
【００１５】
本発明をより良く理解してもらうため、ただ純粋な例示としての図を参照しながら実施例について説明する。
【００１６】
図1を参照すると、AMLCDsパネルは電気的に絶縁性の基板1の上に形成される。この基板は光学的に透明でもよい。この基板上で、当技術分野において周知の方法によってLCDの画素Pのアクティブスイッチングマトリックスが設けられている。参考文献としては、本出願人の特許文献2を挙げておく。基板はまた、たとえば、シリコンディスプレイ上の液晶のように半導体的でもよいし、またはTFTsやほかの導電性材料の真下に電流のショートを防ぐための絶縁層をおいて導電的であってもよい。画素Px,yは長方形の配列で配置され、行と列のアドレスラインを介してx駆動回路およびy駆動回路によって操作される。
【００１７】
例として画素P0,0を考えてみると、これは液晶ディスプレイ要素L0,0を含む。L0,0はTFT0,0の手段により異なる透過率の間をスイッチされる。TFT0,0はドライバラインx0に結合したゲートとドライバラインy0に結合したソースを持つ。ラインx0,y0に適切な電圧を印加することにより、トランジスタTFT0,0はonとoffとの間でスイッチングされることができ、それゆえLCD要素L0,0の操作を制御できる。ディスプレイの画素Pの各々は同様の構造で、画素は周知の方法でx駆動回路とy駆動回路の操作で列ごとに走査できる。
【００１８】
図2aから2fを参照すると、図2aにはプロセスに入る前の基板1、例としてガラス基板が図示されている。図2bは感光性絶縁材料2が堆積された基板1を示している。図2cは絶縁材料内に形成された溝3を、その上部の丸まった端部4とともに図示している。図2dは、導電性インク5で満たされた溝3を図示している。図2eは、処理した後の導電性インクを図示している。図2fは感光性絶縁材料2の層を薄くしたあとの結果としてできた構造を図示している。
【００１９】
図2と3を参照すると、感光性絶縁材料2は、たとえばHDマイクロシステムズ（商標）PI-2730シリーズのポリミド材料であり、PI-2731またはHDマイクロシステムズ（商標）HD8000シリーズのポリミド材料のようなものである。これや他の似たような感光性材料のプロセスに要求される工程は、技術に習熟した人には周知であるので、本明細書においては概略のみを記すことにする。さらなる詳細については、HDマイクロシステムズ（商標）PI-2730シリーズ低ストレス感光性ポリミド製品情報とプロセスガイドラインを参照のこと。
【００２０】
感光性絶縁材料2はいくつもある可能な方法のうちのいずれか1つの方法で基板上に堆積される(工程 s1)。これら可能な方法には、スピンコーティング、プリント、スプレーやブレーディングも含まれる。材料2はベークプロセス(工程 s2)によって部分的に処理される。このプロセスでは、絶縁材料はそのまま乾燥するが、現像液に溶ける。要求される溝のパターンは溝3を除くすべての領域を水銀広域バンドスペクトルまたはG線を用いて露光(工程 s3)することで形成される。PI-2730シリーズの材料はたとえば、露光された領域が不溶性になるようにネガとして働く。その結果生じた材料は、たとえばHDマイクロシステムズ（商標）DE-9040現像液を用いて現像され、HDマイクロシステムズ（商標）RI-9140リンス液またはN-ブチルアセテートによってリンスされる(工程 s4)。最後の処理工程はそこで行われる(工程 s5)。絶縁性材料2は図2cで示したように丸みを帯びた形状で残る傾向がある。丸みを帯びた形状は、続いて堆積させる層が溝の上部を通り過ぎることができるし、溝内部のいかなる構造とも結合するようになり、滑らかな端部4における割れの可能性が減少する、という点で有利になる。
【００２１】
当業者に周知である他の方法は数多くあり、それらの方法は用いられる絶縁材料に依存する。たとえば、図4を参照すると、感光性または非感光性の絶縁材料であれば、材料2は基板1の上に適切な方法(工程 s11)によって堆積させ、十分に処理(工程 s11)される。そして、金属たとえばアルミニウムは、硬いマスクをその場で形成するために絶縁体上でスパッタされる(工程 s12)。金属層はフォトレジストで被覆され(工程 s13)、プリベークされる(工程 s14)。要求される溝のパターンは露光(工程 s15)、現像(工程 s16)され、フォトレジストポストベークが行われる(工程 s17)。溝中の露光された金属は絶縁材料2の真下に溝のパターンを形成するためにウエットエッチングされる(工程 s18)。フォトレジストはそこで剥ぎ取ることが可能で(工程 s19)、金属層の真下にある有機絶縁材料2は、溝3を画成するためにドライエッチングされる(工程 s20)。別な方法として、工程s19でフォトレジストを取り除くよりも、工程s20で用いられるエッチャントがフォトレジストを取り除くような場合は、工程s19は省略することができる。最終的に、金属のマスクは図2cに示された構造を製造するために取り除かれる(工程 s21)。
【００２２】
図5に示されたさらに別の例では、絶縁材料2が堆積され(工程 s30)、部分的に処理され(工程 s31)、フォトレジストで被覆されて(工程 s32)溝のパターンを画成するためにフォトレジストが露光される(工程 s33)。フォトレジストはそこで現像され(工程 s34)、現像を続けることで、溝3を形成するために有機材料層2を取り除く(工程 s35)。このプロセスはウエットエッチングとしても知られるプロセスである。フォトレジストはそこで取り除かれ(工程 s36)、絶縁物は十分に処理される(工程 s37)。
【００２３】
図6を参照すると、一旦溝を形成してから、望ましい金属先駆体(precursor)5で溝を埋める。または、ありきたりのプリントがインクで満たされる方法(工程 s40)の類推で、ドクターブレード法を用い、印刷媒体またはインクの中の粒子を懸濁したもので埋める処理を行う。この方法によって、たとえば図2dで示しているように、溝3を導電性インク5で満たされる。
【００２４】
導電性インクは高い導電性媒体が得られるように処理する(工程 s41)。処理の後、溝の外に残ったいかなる余分な物質をも取り除くために、デスカム（スカムを取り除く）面エッチングプロセスを行うことができる(工程 s42)。
【００２５】
処理するプロセスの間(工程 s41)、図2eで示しているように、インク5は溝6の底に向かって縮んでゆく。縮む程度は、インクの組成に依存し、本来の体積の25%にまで縮むこともありえる。
【００２６】
縮む程度が高い場合、さらなるプロセス、たとえば、基板上にさらなる層を堆積させることなど、は難しいかもしれない。この場合、減少させることが、丸みのある端部の先4を維持したままであるにもかかわらず-これは先にはっきりと述べたように有利なことである-処理された絶縁材料2は図2fで示されているように、厚さを小さくするためにドライエッチングされる。有機の絶縁材料は純粋な酸素または酸素と6フッ化硫黄の混合ガスまたは酸素と4フッ化炭素の混合ガスでエッチングできる。厚さは引き続いて行われるプロセスに適応するのに必要な程度の厚さにまで減らす。
【００２７】
今回の開示を読むと、他のバリエーションや修正は当業者には明白になるだろう。そのようなバリエーションや修正は同等かつ他の特性を含むことが許される。それらの特性は基板上に導電層を製造する分野では周知のことである。
【００２８】
図7を参照すると、アクティブマトリックスLCDのための基板の製造において絶縁体に溝を形成するための別な方法として、オフセットリソグラフィのようなプリントプロセスが基板1の上に絶縁性の先駆体10をプリントするために用いられる。これは、中の材料を閉じ込める溝3を形成するためである。絶縁性の先駆体は絶縁性材料10を製造するためにそこで処理される。溝は図6を参照した際に説明したように、ブレーディング技術によって再度埋められる。
【００２９】
請求項は特性の特別な組み合わせの応用に関する定式化であるが、本発明の開示の目的は新規の特性またはいかなる新規な特性の組み合わせにあると理解すべきである。その特性がたとえ、ここで明示的または暗示的になっているもの、それらの一般化、本請求項（いかなる請求項であっても）と同じ発明との関係によらないし、そして、当該発明と同様の技術的問題を緩和するものであるかにもよらない。前記の新しい請求項は特性かつ/または特性の組み合わせを今回またはこれまで導き出されてきたさらなる出願の審査中定式化することができることに留意されたい。
【図面の簡単な説明】
【００３０】
【図１】薄膜トランジスタ(TFTs)を用いたアクティブマトリックス液晶ディスプレイの概略図である。
【図２ａ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程を図示している。
【図２ｂ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｃ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｄ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｅ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｆ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図３】図2のaから図2cで行われている製造工程を説明する流れ図である。
【図４】本発明に従って基板上に溝を製造するための別な手順を示す流れ図である。
【図５】本発明に従って基板上に溝を製造するためのさらに別な手順を示す流れ図である。
【図６】本発明にしたがった方法によって、形成された溝を導電層で埋めるために要求される工程を図示する流れ図である。
【図７】溝を形作るためにプリントされた絶縁材料で覆われている基板の平面図である。
【符号の説明】
【００３１】
１ 基板
２ 感光性絶縁材料
３ 溝
４ 溝を画成する3の丸み
５ 導電性インク
１０ 絶縁性の先駆体
x0 0行目のアドレスライン
x1 1行目のアドレスライン
x2 2行目のアドレスライン
x3 3行目のアドレスライン
y0 0列目のアドレスライン
y1 1列目のアドレスライン
y2 2列目のアドレスライン
L0,0 0行0列のLCDsの要素
P0,0 0行0列の画素
P0,1 0行1列の画素
P0,2 0行2列の画素
P1,0 1行0列の画素
P1,1 1行1列の画素
P1,2 1行2列の画素
P2,0 2行0列の画素
P2,1 2行1列の画素
P3,0 3行0列の画素
TFT0,0 0行0列の薄膜トランジスタ
【技術分野】
【０００１】
本発明は、基板上に導電層を製造する方法、およびその方法にて製造された素子に関するものである。ただし、特に、本方法は基板上に導電層を製造するための感光性ダマシン法、たとえば、アクティブマトリックスによる液晶ディスプレイ(AMLCDs)でのアドレスラインに関するが、それらに限定されるものではない。
【背景技術】
【０００２】
LCDマトリックスアレイが長くかつより複雑になっていることで、低抵抗のアドレスラインを得るという要求は徐々に重要になってきている。ラインの抵抗を下げる1つの方法は、たとえばダマシン法を使うことで、厚いアドレスラインを製造することである。
【特許文献１】国際公開第02/47447号パンフレット(WO-A-02/47447)
【特許文献２】欧州特許出願公開第629 003号明細書(EP-A-0 629 003)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献1はインクジェットプリントヘッドを用いたプリント基板回路ボードの製造法を公開している。公開されている方法は、処理可能な非導電性の液体を堆積させて3次元の溝をプリントして、導電性のトラックを形成するために液体を溝に堆積させるというものである。この場合、溝はプリントされた材料の側壁で画成されている。しかし、インクジェット法はLCDマトリックスアレイに要求されているような大きな面積での被覆には適していない。さらに、インクジェット法は溝の端部に沿って液滴を重ねる必要があるため、そのことによる周期性を有するという不便に苦しむことになることが予想される。
【０００４】
本発明は先に述べた問題を解決することを目的とする。本発明はまた導電性材料を受けるための溝を画成する他の方法を提供することも目的とする。
【課題を解決するための手段】
【０００５】
本発明の第一の特徴により、基板上に導電性材料を製造する方法、感光性の絶縁材料を用いた導電層のための溝を画成する工程を有する方法および、導電層を画成することのできる材料で溝を埋める方法が提供されている。
【０００６】
感光性の絶縁材料内に画成された溝は急勾配の壁を有することができ、それゆえに導電性材料をしっかりと閉じ込めることができる。壁はまた、結果として端部の先端部が丸みを帯びたようになろうとするであろう。これは溝上に堆積させ、溝内に落ち込んで、溝内にある導電性材料と結合する、引き続き供給される層によって進展する(developing)割れを防ぐ役目を果たすだろう。
【０００７】
本方法は、アクティブマトリックスLCDに使われる基板上に導電層を供給する有利な方法として使用されうる。
【０００８】
本発明によると、導電層のための溝を画成する感光性の絶縁材料が堆積した基板を有する素子および方法が提供される。さらに素子は溝中に導電層を含むことができる。
【０００９】
素子はアクティブマトリックス液晶ディスプレイになりうる。
【００１０】
本発明の第二の特徴より、基板上に導電層を製造するための溝を画成する工程を有する方法、そして溝中に導電層を画成することができる材料をブレーディング(blading)する方法が提供される。
【００１１】
オフセットリソグラフィ印刷プロセスでよく用いられているありきたりのものを充填するのに用いられるブレーディング技術は本発明の第二の特徴にしたがって基板上に導電層を製造するための方法として有利に変わってゆくだろう。本方法は非常に速く溝中に均一に材料を埋めることができるだろう。
【００１２】
溝を画成するためには、基板上の絶縁層をプリントしても良いし、または基板上に材料を供給し、続いて供給材料中に溝を画成しても良い。供給材料は感光性材料でも良い。
【００１３】
当該発明の第三の特徴より、アクティブマトリックス液晶ディスプレイのために基板上に導電層を製造する方法が提供される。その方法は、プリントされた材料が導電層のための溝を画成するように基板上に絶縁材料をプリントする工程及び、導電層を形成することのできる材料で溝中を埋める工程を有する。
【００１４】
プリント技術はアクティブマトリックス液晶ディスプレイ用の基板を製造するのに有利な方法として使用可能である。
【実施例】
【００１５】
本発明をより良く理解してもらうため、ただ純粋な例示としての図を参照しながら実施例について説明する。
【００１６】
図1を参照すると、AMLCDsパネルは電気的に絶縁性の基板1の上に形成される。この基板は光学的に透明でもよい。この基板上で、当技術分野において周知の方法によってLCDの画素Pのアクティブスイッチングマトリックスが設けられている。参考文献としては、本出願人の特許文献2を挙げておく。基板はまた、たとえば、シリコンディスプレイ上の液晶のように半導体的でもよいし、またはTFTsやほかの導電性材料の真下に電流のショートを防ぐための絶縁層をおいて導電的であってもよい。画素Px,yは長方形の配列で配置され、行と列のアドレスラインを介してx駆動回路およびy駆動回路によって操作される。
【００１７】
例として画素P0,0を考えてみると、これは液晶ディスプレイ要素L0,0を含む。L0,0はTFT0,0の手段により異なる透過率の間をスイッチされる。TFT0,0はドライバラインx0に結合したゲートとドライバラインy0に結合したソースを持つ。ラインx0,y0に適切な電圧を印加することにより、トランジスタTFT0,0はonとoffとの間でスイッチングされることができ、それゆえLCD要素L0,0の操作を制御できる。ディスプレイの画素Pの各々は同様の構造で、画素は周知の方法でx駆動回路とy駆動回路の操作で列ごとに走査できる。
【００１８】
図2aから2fを参照すると、図2aにはプロセスに入る前の基板1、例としてガラス基板が図示されている。図2bは感光性絶縁材料2が堆積された基板1を示している。図2cは絶縁材料内に形成された溝3を、その上部の丸まった端部4とともに図示している。図2dは、導電性インク5で満たされた溝3を図示している。図2eは、処理した後の導電性インクを図示している。図2fは感光性絶縁材料2の層を薄くしたあとの結果としてできた構造を図示している。
【００１９】
図2と3を参照すると、感光性絶縁材料2は、たとえばHDマイクロシステムズ（商標）PI-2730シリーズのポリミド材料であり、PI-2731またはHDマイクロシステムズ（商標）HD8000シリーズのポリミド材料のようなものである。これや他の似たような感光性材料のプロセスに要求される工程は、技術に習熟した人には周知であるので、本明細書においては概略のみを記すことにする。さらなる詳細については、HDマイクロシステムズ（商標）PI-2730シリーズ低ストレス感光性ポリミド製品情報とプロセスガイドラインを参照のこと。
【００２０】
感光性絶縁材料2はいくつもある可能な方法のうちのいずれか1つの方法で基板上に堆積される(工程 s1)。これら可能な方法には、スピンコーティング、プリント、スプレーやブレーディングも含まれる。材料2はベークプロセス(工程 s2)によって部分的に処理される。このプロセスでは、絶縁材料はそのまま乾燥するが、現像液に溶ける。要求される溝のパターンは溝3を除くすべての領域を水銀広域バンドスペクトルまたはG線を用いて露光(工程 s3)することで形成される。PI-2730シリーズの材料はたとえば、露光された領域が不溶性になるようにネガとして働く。その結果生じた材料は、たとえばHDマイクロシステムズ（商標）DE-9040現像液を用いて現像され、HDマイクロシステムズ（商標）RI-9140リンス液またはN-ブチルアセテートによってリンスされる(工程 s4)。最後の処理工程はそこで行われる(工程 s5)。絶縁性材料2は図2cで示したように丸みを帯びた形状で残る傾向がある。丸みを帯びた形状は、続いて堆積させる層が溝の上部を通り過ぎることができるし、溝内部のいかなる構造とも結合するようになり、滑らかな端部4における割れの可能性が減少する、という点で有利になる。
【００２１】
当業者に周知である他の方法は数多くあり、それらの方法は用いられる絶縁材料に依存する。たとえば、図4を参照すると、感光性または非感光性の絶縁材料であれば、材料2は基板1の上に適切な方法(工程 s11)によって堆積させ、十分に処理(工程 s11)される。そして、金属たとえばアルミニウムは、硬いマスクをその場で形成するために絶縁体上でスパッタされる(工程 s12)。金属層はフォトレジストで被覆され(工程 s13)、プリベークされる(工程 s14)。要求される溝のパターンは露光(工程 s15)、現像(工程 s16)され、フォトレジストポストベークが行われる(工程 s17)。溝中の露光された金属は絶縁材料2の真下に溝のパターンを形成するためにウエットエッチングされる(工程 s18)。フォトレジストはそこで剥ぎ取ることが可能で(工程 s19)、金属層の真下にある有機絶縁材料2は、溝3を画成するためにドライエッチングされる(工程 s20)。別な方法として、工程s19でフォトレジストを取り除くよりも、工程s20で用いられるエッチャントがフォトレジストを取り除くような場合は、工程s19は省略することができる。最終的に、金属のマスクは図2cに示された構造を製造するために取り除かれる(工程 s21)。
【００２２】
図5に示されたさらに別の例では、絶縁材料2が堆積され(工程 s30)、部分的に処理され(工程 s31)、フォトレジストで被覆されて(工程 s32)溝のパターンを画成するためにフォトレジストが露光される(工程 s33)。フォトレジストはそこで現像され(工程 s34)、現像を続けることで、溝3を形成するために有機材料層2を取り除く(工程 s35)。このプロセスはウエットエッチングとしても知られるプロセスである。フォトレジストはそこで取り除かれ(工程 s36)、絶縁物は十分に処理される(工程 s37)。
【００２３】
図6を参照すると、一旦溝を形成してから、望ましい金属先駆体(precursor)5で溝を埋める。または、ありきたりのプリントがインクで満たされる方法(工程 s40)の類推で、ドクターブレード法を用い、印刷媒体またはインクの中の粒子を懸濁したもので埋める処理を行う。この方法によって、たとえば図2dで示しているように、溝3を導電性インク5で満たされる。
【００２４】
導電性インクは高い導電性媒体が得られるように処理する(工程 s41)。処理の後、溝の外に残ったいかなる余分な物質をも取り除くために、デスカム（スカムを取り除く）面エッチングプロセスを行うことができる(工程 s42)。
【００２５】
処理するプロセスの間(工程 s41)、図2eで示しているように、インク5は溝6の底に向かって縮んでゆく。縮む程度は、インクの組成に依存し、本来の体積の25%にまで縮むこともありえる。
【００２６】
縮む程度が高い場合、さらなるプロセス、たとえば、基板上にさらなる層を堆積させることなど、は難しいかもしれない。この場合、減少させることが、丸みのある端部の先4を維持したままであるにもかかわらず-これは先にはっきりと述べたように有利なことである-処理された絶縁材料2は図2fで示されているように、厚さを小さくするためにドライエッチングされる。有機の絶縁材料は純粋な酸素または酸素と6フッ化硫黄の混合ガスまたは酸素と4フッ化炭素の混合ガスでエッチングできる。厚さは引き続いて行われるプロセスに適応するのに必要な程度の厚さにまで減らす。
【００２７】
今回の開示を読むと、他のバリエーションや修正は当業者には明白になるだろう。そのようなバリエーションや修正は同等かつ他の特性を含むことが許される。それらの特性は基板上に導電層を製造する分野では周知のことである。
【００２８】
図7を参照すると、アクティブマトリックスLCDのための基板の製造において絶縁体に溝を形成するための別な方法として、オフセットリソグラフィのようなプリントプロセスが基板1の上に絶縁性の先駆体10をプリントするために用いられる。これは、中の材料を閉じ込める溝3を形成するためである。絶縁性の先駆体は絶縁性材料10を製造するためにそこで処理される。溝は図6を参照した際に説明したように、ブレーディング技術によって再度埋められる。
【００２９】
請求項は特性の特別な組み合わせの応用に関する定式化であるが、本発明の開示の目的は新規の特性またはいかなる新規な特性の組み合わせにあると理解すべきである。その特性がたとえ、ここで明示的または暗示的になっているもの、それらの一般化、本請求項（いかなる請求項であっても）と同じ発明との関係によらないし、そして、当該発明と同様の技術的問題を緩和するものであるかにもよらない。前記の新しい請求項は特性かつ/または特性の組み合わせを今回またはこれまで導き出されてきたさらなる出願の審査中定式化することができることに留意されたい。
【図面の簡単な説明】
【００３０】
【図１】薄膜トランジスタ(TFTs)を用いたアクティブマトリックス液晶ディスプレイの概略図である。
【図２ａ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程を図示している。
【図２ｂ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｃ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｄ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｅ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図２ｆ】導電層、たとえば図1の行または列のアドレスライン、の本発明に従った製造工程の一部を図示している。
【図３】図2のaから図2cで行われている製造工程を説明する流れ図である。
【図４】本発明に従って基板上に溝を製造するための別な手順を示す流れ図である。
【図５】本発明に従って基板上に溝を製造するためのさらに別な手順を示す流れ図である。
【図６】本発明にしたがった方法によって、形成された溝を導電層で埋めるために要求される工程を図示する流れ図である。
【図７】溝を形作るためにプリントされた絶縁材料で覆われている基板の平面図である。
【符号の説明】
【００３１】
１ 基板
２ 感光性絶縁材料
３ 溝
４ 溝を画成する3の丸み
５ 導電性インク
１０ 絶縁性の先駆体
x0 0行目のアドレスライン
x1 1行目のアドレスライン
x2 2行目のアドレスライン
x3 3行目のアドレスライン
y0 0列目のアドレスライン
y1 1列目のアドレスライン
y2 2列目のアドレスライン
L0,0 0行0列のLCDsの要素
P0,0 0行0列の画素
P0,1 0行1列の画素
P0,2 0行2列の画素
P1,0 1行0列の画素
P1,1 1行1列の画素
P1,2 1行2列の画素
P2,0 2行0列の画素
P2,1 2行1列の画素
P3,0 3行0列の画素
TFT0,0 0行0列の薄膜トランジスタ
【特許請求の範囲】
【請求項１】
基板の上に導電層を製造する方法であって：
感光性絶縁材料を用いて前記導電層のための溝を画成する工程；及び
前記溝を前記導電層の形成が可能な材料で埋める工程；
を有する方法。
【請求項２】
請求項1に記載の方法であり、前記溝を画成する工程が：
基板の上に前記絶縁材料を堆積させる工程；
前記絶縁材料にパターンを画成する工程；及び
前記溝を形成するためにパターンを処理する工程；
を有する、
ことを特徴とする方法。
【請求項３】
請求項1または2に記載の方法であり、ブレーディングを用いて前記溝を埋める工程を有する方法。
【請求項４】
上記請求項のうちいずれかの請求項に記載された方法であって、前記導電層を形成することのできる前記材料が金属の先駆体(precursor)である、
ことを特徴とする方法。
【請求項５】
上記請求項1から3のうちいずれかの請求項に記載された方法であって、前記導電層を形成することのできる材料が導電性インクをさらに有する、
ことを特徴とする方法。
【請求項６】
請求項4または5に記載の方法であって、前記導電層を得るために前記材料を処理する工程をさらに有する方法。
【請求項７】
請求項6に記載の方法であって、前記絶縁材料をエッチングして前記導電層の厚さに対する厚さを小さくする工程をさらに有する方法。
【請求項８】
請求項6または7に記載の方法であって、導電層の上にさらに1層以上の機能的な層を堆積する工程もさらに有する方法。
【請求項９】
上記請求項のうちいずれかの請求項に記載された方法であって、前記導電層にはアクティブマトリックス液晶ディスプレイの行または列も含まれる、
ことを特徴とする方法。
【請求項１０】
上記請求項のうちいずれかの請求項に基づいた方法で製造された導電層を有するアクティブマトリックス液晶ディスプレイ。
【請求項１１】
基板を有する素子であって、
前記基板上に感光性絶縁材料が堆積され、
前記感光性絶縁材料は導電層のための溝を有する、
ことを特徴する素子。
【請求項１２】
請求項11に記載の素子であって、溝中の導電層をさらに有する素子。
【請求項１３】
請求項11または12に記載の素子であって、アクティブマトリックス液晶ディスプレイを含む、
ことを特徴とする素子。
【請求項１４】
基板の上に導電層を製造する方法であって：
前記導電層のための溝を画成する工程；及び
前記溝中に前記導電層が形成できるような材料をブレーディングする工程；
を有する方法。
【請求項１５】
請求項14に記載の方法であって、前記基板上に絶縁材料をプリントすることにより前記溝を画成する工程をさらに有する方法。
【請求項１６】
請求項14に記載の方法であって、
前記溝を画成する工程は前記基板に材料を堆積させる工程、及び
前記材料中に前記溝を画成する工程、
を有する方法。
【請求項１７】
請求項16に記載の方法であって、前記材料が感光性材料を有する、
ことを特徴とする方法。
【請求項１８】
上記請求項14から17のうちいずれかの請求項に記載の方法であって、前記基板がアクティブマトリックス液晶ディスプレイで使われる基板を有する、
ことを特徴とする方法。
【請求項１９】
アクティブ液晶ディスプレイのための基板に導電層を製造する方法であって、
前記基板に絶縁材料をプリントすることでプリントされた材料が導電層のための溝を画成する工程、及び
導電層を形成することのできる前記材料で前記溝を埋める工程、
を有することを特徴とする方法。
【請求項１】
基板の上に導電層を製造する方法であって：
感光性絶縁材料を用いて前記導電層のための溝を画成する工程；及び
前記溝を前記導電層の形成が可能な材料で埋める工程；
を有する方法。
【請求項２】
請求項1に記載の方法であり、前記溝を画成する工程が：
基板の上に前記絶縁材料を堆積させる工程；
前記絶縁材料にパターンを画成する工程；及び
前記溝を形成するためにパターンを処理する工程；
を有する、
ことを特徴とする方法。
【請求項３】
請求項1または2に記載の方法であり、ブレーディングを用いて前記溝を埋める工程を有する方法。
【請求項４】
上記請求項のうちいずれかの請求項に記載された方法であって、前記導電層を形成することのできる前記材料が金属の先駆体(precursor)である、
ことを特徴とする方法。
【請求項５】
上記請求項1から3のうちいずれかの請求項に記載された方法であって、前記導電層を形成することのできる材料が導電性インクをさらに有する、
ことを特徴とする方法。
【請求項６】
請求項4または5に記載の方法であって、前記導電層を得るために前記材料を処理する工程をさらに有する方法。
【請求項７】
請求項6に記載の方法であって、前記絶縁材料をエッチングして前記導電層の厚さに対する厚さを小さくする工程をさらに有する方法。
【請求項８】
請求項6または7に記載の方法であって、導電層の上にさらに1層以上の機能的な層を堆積する工程もさらに有する方法。
【請求項９】
上記請求項のうちいずれかの請求項に記載された方法であって、前記導電層にはアクティブマトリックス液晶ディスプレイの行または列も含まれる、
ことを特徴とする方法。
【請求項１０】
上記請求項のうちいずれかの請求項に基づいた方法で製造された導電層を有するアクティブマトリックス液晶ディスプレイ。
【請求項１１】
基板を有する素子であって、
前記基板上に感光性絶縁材料が堆積され、
前記感光性絶縁材料は導電層のための溝を有する、
ことを特徴する素子。
【請求項１２】
請求項11に記載の素子であって、溝中の導電層をさらに有する素子。
【請求項１３】
請求項11または12に記載の素子であって、アクティブマトリックス液晶ディスプレイを含む、
ことを特徴とする素子。
【請求項１４】
基板の上に導電層を製造する方法であって：
前記導電層のための溝を画成する工程；及び
前記溝中に前記導電層が形成できるような材料をブレーディングする工程；
を有する方法。
【請求項１５】
請求項14に記載の方法であって、前記基板上に絶縁材料をプリントすることにより前記溝を画成する工程をさらに有する方法。
【請求項１６】
請求項14に記載の方法であって、
前記溝を画成する工程は前記基板に材料を堆積させる工程、及び
前記材料中に前記溝を画成する工程、
を有する方法。
【請求項１７】
請求項16に記載の方法であって、前記材料が感光性材料を有する、
ことを特徴とする方法。
【請求項１８】
上記請求項14から17のうちいずれかの請求項に記載の方法であって、前記基板がアクティブマトリックス液晶ディスプレイで使われる基板を有する、
ことを特徴とする方法。
【請求項１９】
アクティブ液晶ディスプレイのための基板に導電層を製造する方法であって、
前記基板に絶縁材料をプリントすることでプリントされた材料が導電層のための溝を画成する工程、及び
導電層を形成することのできる前記材料で前記溝を埋める工程、
を有することを特徴とする方法。
【図１】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ｆ】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００７−５１０２９０（Ｐ２００７−５１０２９０Ａ）
【公表日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００６−５３６２３７（Ｐ２００６−５３６２３７）
【出願日】平成１６年１０月１５日（２００４．１０．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５２１０５
【国際公開番号】ＷＯ２００５／０４１６２６
【国際公開日】平成１７年５月６日（２００５．５．６）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１６年１０月１５日（２００４．１０．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５２１０５
【国際公開番号】ＷＯ２００５／０４１６２６
【国際公開日】平成１７年５月６日（２００５．５．６）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]