弾性表面波デバイス
【課題】 小型且つ安価で製造が容易な弾性表面波デバイス及びその製造方法を提供する。
【解決手段】 ＩＤＴ１３とこれに配線パターン１５を介して接続された電極パッド１４とが主面上に形成された圧電基板１１Ａと、電極パッド１４と接続される電極パッド５が主面上に形成されたベース基板２Ａとを貼り合わせて構成されたＳＡＷデバイス１において、圧電基板１１Ａの主面上にＩＤＴ１３を取り囲む金属膜１６と、ベース基板２Ａの主面上に金属膜１６と位置合わせされた金属膜４とを有する。圧電基板１１Ａとベース基板２Ａとの接合は、この金属膜１６，４を直接接合することで実現される。これにより、ＩＤＴ１３が金属膜１６，４，圧電基板１１Ａ及びベース基板２Ａで形成されるキャビティ９内にハーメチックシールされる。この際、金属膜１６，４表面に活性化処理を施した後、両基板を接合する。
【解決手段】 ＩＤＴ１３とこれに配線パターン１５を介して接続された電極パッド１４とが主面上に形成された圧電基板１１Ａと、電極パッド１４と接続される電極パッド５が主面上に形成されたベース基板２Ａとを貼り合わせて構成されたＳＡＷデバイス１において、圧電基板１１Ａの主面上にＩＤＴ１３を取り囲む金属膜１６と、ベース基板２Ａの主面上に金属膜１６と位置合わせされた金属膜４とを有する。圧電基板１１Ａとベース基板２Ａとの接合は、この金属膜１６，４を直接接合することで実現される。これにより、ＩＤＴ１３が金属膜１６，４，圧電基板１１Ａ及びベース基板２Ａで形成されるキャビティ９内にハーメチックシールされる。この際、金属膜１６，４表面に活性化処理を施した後、両基板を接合する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、弾性表面波デバイス及びその製造方法に関し、特に弾性表面波素子が封止された構成を有する弾性表面波デバイス及びその製造方法に関する。
【背景技術】
【０００２】
従来、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。特に、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスは、不要な信号を抑圧する目的で広く携帯電話機等における高周波（ＲＦ）部に使用されているが、携帯電話機等の急速な小型化及び高性能化に伴い、パッケージを含めて全体的な小型化及び高性能化が要求されている。加えて、ＳＡＷデバイスの用途の拡大からその需要が急速に増加したことに伴い、製造コストの削減も重要な要素となってきた。
【０００３】
ここで、従来技術によるＳＡＷデバイスを用いて作製したフィルタ装置（ＳＡＷフィルタ１００）の構成を図１を用いて説明する（例えば特許文献１における特に図４参照）。尚、図１において、（ａ）はＳＡＷフィルタ１００の構成を示す斜視図であり、（ｂ）は（ａ）のＦ−Ｆ断面図である。
【０００４】
図１（ａ）に示すように、ＳＡＷフィルタ１００は、セラミックス製のパッケージ１０２と、パッケージ１０２の内部が空洞化されることで形成されたキャビティ１０９と、キャビティ１０９の開口部を封止する金属キャップ１０３と、キャビティ１０９内に実装されるＳＡＷ素子１１０とを有して構成される。また、図１（ｂ）に示すように、パッケージ１０２は、例えば３つの基板（１０２ａ，１０２ｂ，１０２ｃ）を貼り合わせた３層構造をなしており、それぞれを跨がって電極パッド１０５，配線パターン１０６及びフットパターン１０７が形成されている。ＳＡＷ素子１１０は、キャビティ１０９底部に櫛形電極（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴという）を有する面が上を向いた状態（フェイスアップ状態）で固定されており、同キャビティ１０９内部に露出した配線パターン１０５と金属ワイヤ１０８を介して電気的に接続されている。また、金属キャップ１０３は、はんだや樹脂等の接合材料（ワッシャ１０４）によりパッケージ１０１上面に固着される。
【０００５】
また、このようなＳＡＷフィルタは、フェイスダウン状態でフリップチップ実装することで、より小型化することができる（例えば特許文献２参照）。図２に、このようなＳＡＷフィルタ２００の構成を示す。尚、図２において、（ａ）はＳＡＷフィルタ２００に実装されるＳＡＷ素子２１０の構成を示す斜視図であり、（ｂ）はＳＡＷフィルタ２００の断面図（但し、図１（ａ）におけるＦ−Ｆ断面に相当）である。
【０００６】
図２（ａ）に示すように、ＳＡＷ素子２１０は、圧電性素子基板（以下、圧電基板という）２１１をベース基板として作製されている。圧電基板２１１の一方の主面（これを上面又は表面という）には櫛型（櫛歯型）電極、いわゆるＩＤＴ２１３が形成されている。このＩＤＴ２１３は同一の主面に形成された電極パッド２１４と配線パターンを介して電気的に接続されている。また、図２（ｂ）に示すように、パッケージ２０２は、内部にキャビティ２０９を有している。キャビティ２０９の底面（ダイアタッチ面）には、ＳＡＷ素子２１０における電極パッド２１４と位置合わせされた電極パッド２０５が形成されている。ＳＡＷ素子２１０は、このダイアタッチ面にＩＤＴ２１３及び電極パターン２１４が形成された面を向けた状態（フェイスダウン状態）でキャビティ２０９内に実装される。この際、電極パッド２１４と電極パッド２０５とが金属バンプ２０８によりボンディングされることで、両者が電気的及び機械的に接続される。また、電極パッド２０５はパッケージ２０２の底基板を貫通するように設けられたビア配線２０６を介してパッケージ２０２裏面に形成されたフットパターン２０７に電気的に接続されている。また、キャビティ２０９の開口部は、ワッシャ２０４で接着された金属キャップ２０３により封止される。
【０００７】
以上のような構成を有するＳＡＷフィルタ（１００，２００）を用いて構成した送信用フィルタと受信用フィルタとを有するデュプレクサを、図３を用いて説明する。尚、図３では、図１に示すＳＡＷフィルタ１００と同様な構成のＳＡＷフィルタを用いて、送信用フィルタ３１０ａ及び受信用フィルタ３１０ｂを有するデュプレクサ３００を構成した場合を示し、また、（ａ）にその断面図（但し、図１（ａ）におけるＦ−Ｆ断面に相当）を示し、（ｂ）にＳＡＷ素子３１０の上面図を示す。
【０００８】
図３（ａ）に示すように、デュプレクサ３００は、パッケージ３０２にＳＡＷフィルタ３１０が実装された構成を有し、更に、パッケージ３０２の裏面に位相線路を有して構成された整合回路が搭載された基板（以下、整合回路基板３２１という）と、整合回路基板３２１をパッケージ３０１と共に挟み込むように設けられた主基板３２２とを有して構成されている。また、図３（ｂ）に示すように、ＳＡＷフィルタ３１０は、送信用フィルタ３１０ａと受信用フィルタ３１０ｂとを有し、それぞれがラダー型に接続されたＩＤＴ３１３を有している。尚、各ＩＤＴ３１３は、配線パターン３１５を介して電極パッド３１４に接続されている。
【０００９】
以上で説明したようなＳＡＷフィルタ及びデュプレクサは、内蔵されるＳＡＷ素子を気密封止する必要がある。そのため、上記した各構成例では、キャビティの開口部をワッシャ等の接着材料を用いて金属キャップで封止していた。また、このほかにも、樹脂等でキャビティを封止する構成も存在した。
【特許文献１】特開平８−１８３９０号公報
【特許文献２】特開２００１−１１０９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、以上のような従来技術におけるデバイス構成では、以下に示すような問題が存在した。
【００１１】
即ち、キャビティを気密性高く封止するために、パッケージとキャップとの接合面積（シール幅）をある程度広くする必要があるため、パッケージ全体の小型化に限界があった。また、パッケージ内に配線パターンを形成した構成であるため、パターンが大きくなってしまい、小型化には不利であった。更に、一般的にパッケージの基板材料として使用されているセラミックの多層基板は比較的高価であるため、デバイスの単価が高く、且つキャップやＳＡＷ素子やパッケージ等の個別部品を組み立てる工程が必要なため、製造コストが高くなるという問題も存在した。
【００１２】
本発明は、上記のような問題に鑑みてなされたものであり、小型且つ安価で製造が容易な弾性表面波デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
かかる目的を達成するために、本発明は、請求項１記載のように、櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、前記櫛形電極を取り囲むように前記第１の主面上に形成された第１の膜と、前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成された第２の膜とを有し、前記第１及び第２の膜の表面に活性化処理が施されており、前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されているように構成される。第１の膜と第２の膜とで形成される圧電基板とベース基板との隙間（キャビティともいう）に櫛形電極を封止する構成とすることで、櫛形電極を収容するスペースのみを確保するだけでよいため、キャビティを可能な限り縮小することが可能となり、結果として弾性表面波デバイスを大幅に小型化することが可能となる。また、圧電基板及びベース基板の接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、弾性表面波デバイスをより小型化することができる。更に、表面活性化処理を用いた接合方法を採用することは、樹脂などの接着材料を必要とせず、且つ、ウェハレベルでの製造が容易となるため、製造工程を簡略化でき、安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００１４】
また、請求項１記載の前記第１及び／又は第２の膜は、例えば請求項２記載のように、金属を主成分として形成されてもよい。
【００１５】
また、請求項１記載の前記第１及び第２の膜の接合面は、例えば請求項３記載のように、金を含んで形成されても良い。接合面を比較的軟らかい金属である金で形成することで、第１及び第２の膜の密着性を高めることが可能となり、より気密性を高めることが可能となる。
【００１６】
また、請求項１から３の何れか１項に記載の前記ベース基板は、例えば請求項４記載のように、半導体基板又は絶縁体基板で形成されてもよい。
【００１７】
また、請求項１から３の何れか１項に記載の前記ベース基板は、好ましくは請求項５記載のように、シリコン基板で形成される。ベース基板を、比較的ウェハレベルでの加工が容易で安価なシリコン基板で作成することで、製造工程を簡略化でき、且つ安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００１８】
また、請求項１から５の何れか１項に記載の前記弾性表面波デバイスは、例えば請求項６記載のように、前記第２の主面上に形成された電子素子を有して構成されても良い。例えば外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００１９】
また、請求項６記載の前記電子素子は、例えば請求項７記載のように、前記電子素子は前記櫛形電極及び前記第１の電極パッドを含んで構成された弾性表面波素子への入力インピーダンスを変換するインピーダンス変換回路であってもよい。外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００２０】
また、請求項１から７の何れか１項に記載の前記弾性表面波デバイスは、例えば請求項８記載のように、前記櫛形電極及び前記第１の電極パッドを複数有することで、送信用フィルタと受信用フィルタとが形成された構成であってもよい。即ち、本発明は送信用フィルタと受信用フィルタとを有するデュプレクサにも適用することが可能である。
【００２１】
また、請求項８記載の前記弾性表面波デバイスは、好ましくは請求項９記載のように、前記送信用フィルタと前記受信用フィルタとに共通な入力端子を前記第２の主面上に有し、前記入力端子と前記送信用フィルタ及び／又は前記受信用フィルタとの間に入力インピーダンスを変換するインピーダンス変換回路を前記第１及び／又は第２の主面上に有するように構成される。送信用フィルタと受信用フィルタとのインピーダンス整合を目的としたインピーダンス変換回路を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００２２】
また、請求項１から９の何れか１項に記載の前記弾性表面波デバイスは、好ましくは請求項１０記載のように、前記ベース基板を貫通するビア配線を有し、前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出された構成を有する。第２の電極パッドの電気的な接点をベース基板の第２の主面に引き出すことで、弾性表面波デバイスをフリップチップ実装可能なデバイスとして作成することが可能となり、搭載に要する領域を縮小することが可能となる。
【００２３】
また、請求項１から１０の何れか１項に記載の前記弾性表面波デバイスは、好ましくは請求項１１記載のように、前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施された構成を有する。サファイア基板又はシリコン基板を圧電基板裏面に接合することで圧電基板の強度が向上するため、より薄型化することが可能となる。また、一般的にサファイア基板又はシリコン基板は圧電基板よりもヤング率及び線膨張係数が小さいため、これを圧電基板に接合することで、圧電基板の熱膨張を抑制することが可能となり、結果として弾性表面波デバイスの周波数温度特性を安定化させることが可能となる。更に、圧電基板とサファイア基板又はシリコン基板との接合に表面活性化処理を用いた基板接合方法を用いることで、接合強度が上昇するため、上記のような効果をより向上させることが可能となる。更にまた、表面活性化処理を用いた基板接合方法では、常温による基板接合が可能であるため、製造時の破損等を回避することが可能となり、弾性表面波デバイスの歩留りが向上する。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板を用いた弾性表面波デバイスの製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。
【００２４】
また、本発明は、請求項１２記載のように、櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスの製造方法であって、前記第１の主面上に前記櫛形電極を取り囲む第１の膜を形成する第１の工程と、前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に第２の膜を形成する第２の工程と、前記第１及び第２の膜の表面に活性化処理を施す第３の工程と、前記第１及び第２の膜の前記活性化処理が施された面を接合する第４の工程とを有するように構成される。第１の膜と第２の膜とで形成される圧電基板とベース基板との隙間（キャビティともいう）に櫛形電極を封止するように製造することで、櫛形電極を収容するスペースのみを確保するだけでよいため、キャビティを可能な限り縮小して作成することが可能となり、結果として弾性表面波デバイスを大幅に小型化することが可能となる。また、圧電基板及びベース基板の接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、弾性表面波デバイスをより小型化することができる。更に、表面活性化処理を用いた接合方法を採用することは、樹脂などの接着材料を必要とせず、且つ、ウェハレベルでの製造が容易となるため、製造工程を簡略化でき、安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００２５】
また、請求項１２記載の前記第１及び／又は第２の工程は、例えば請求項１３記載のように、前記第１及び／又は第２の膜を金属を主成分として形成するように構成されても良い。
【００２６】
また、請求項１２又は１３記載の前記弾性表面波デバイスは、例えば請求項１４記載のように、前記第２の主面上に所定の電子素子を形成する第５の工程を有して構成されても良い。例えば外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを製造することが可能となる。
【００２７】
また、請求項１２から１４の何れか１項に記載の前記製造方法は、好ましくは請求項１５記載のように、前記第２の電極パッドを前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出すためのビア配線を形成する第６の工程を有して構成される。第２の電極パッドの電気的な接点をベース基板の第２の主面に引き出すように製造することで、弾性表面波デバイスをフリップチップ実装可能なデバイスとして作成することが可能となり、搭載に要する領域を縮小可能な弾性表面波デバイスを作成できる。
【００２８】
また請求項１２から１５の何れか１項に記載の前記製造方法は、好ましくは請求項１６記載のように、前記圧電基板の前記第１の主面と反対側の第４の主面にシリコン基板又はサファイア基板を接合する第７の工程を有し、前記第７の工程が前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理を施した後、該圧電基板と該シリコン基板又は該サファイア基板とを接合するように構成される。サファイア基板又はシリコン基板を圧電基板裏面に接合することで圧電基板の強度が向上するため、より薄型化することが可能となる。また、一般的にサファイア基板又はシリコン基板は圧電基板よりもヤング率及び線膨張係数が小さいため、これを圧電基板に接合することで、圧電基板の熱膨張を抑制することが可能となり、結果として弾性表面波デバイスの周波数温度特性を安定化させることが可能となる。更に、圧電基板とサファイア基板又はシリコン基板との接合に表面活性化処理を用いた基板接合方法を用いることで、接合強度が上昇するため、上記のような効果をより向上させることが可能となる。更にまた、表面活性化処理を用いた基板接合方法では、常温による基板接合が可能であるため、製造時の破損等を回避することが可能となり、弾性表面波デバイスの歩留りが向上する。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板を用いた弾性表面波デバイスの製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。
【発明の効果】
【００２９】
本発明によれば、小型且つ安価で製造が容易な弾性表面波デバイス及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明を好適に実施した形態を説明するにあたり、本発明の基本概念を先に述べる。図４は本発明の基本概念を説明するための図である。尚、図４（ａ）は本発明の基本概念による弾性表面波（ＳＡＷ）デバイス１の構成を示す斜視図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。
【００３１】
図４（ａ）及び（ｂ）に示すように、本発明によるＳＡＷデバイス１の基本概念は、所定の面（これを以下にいう圧電基板１１Ａにおける主面若しくは上面とする）上に櫛形電極（ＩＤＴ）１３と電極パッド１４とこれらを接続する配線パターン１５とが形成された圧電性素子基板（以下、圧電基板という）１１Ａと、所定の面（これを以下にいうベース基板２Ａにおける主面若しくは上面とする）上に電極パッド１４と位置合わせされた電極パッド５が形成されたベース基板２Ａとを有して構成されている。
【００３２】
圧電基板１１Ａ及びベース基板２Ａの主面における外縁には、お互いに位置合わせされた金属膜１６，４を形成する。本発明では、金属膜１６，４を接着することで、圧電基板１１Ａとベース基板２Ａとの間に形成される領域（キャビティともいう）を高気密に封止する。即ち、圧電基板１１Ａ，ベース基板２Ａ及び金属膜１６，４を接着して形成されるキャビティ９内にＩＤＴ１３，電極パッド１４及び配線パターン１５をハーメチックシールする。
【００３３】
また、両基板（１１Ａ，２Ａ）を接着する際（即ち、金属膜１６，４を接着する際）、それぞれに形成された電極パッド１４，５も接合する。尚、ベース基板２Ａ側の電極パッド１４はベース基板２Ａを貫通するビア６ａにより、ベース基板２Ａの反対側の主面（これを裏面とする）側に露出されている。このため、ビア６ａに金属バンプ等の導電体を充填してビア配線を形成することで、ＩＤＴ１３の入出力端子がベース基板２Ａの裏面まで引き出される。
【００３４】
上記の構成において、圧電基板１１Ａには、例えばＳＡＷの伝搬方向をＸとし、切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムタンタレート（ＬｉＴａＯ3ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＴ基板という）を用いる。また、このほかにも、例えば切り出し角が回転Ｙカット板であるリチウムナイオベート（ＬｉＮｂＯ3）の圧電単結晶基板（以下、ＬＮ基板という）や水晶基板等を適用することも可能である。
【００３５】
圧電基板１１Ａの主面上には、上述のように、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６が形成される。これらを形成する材料としては、例えば金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）等を主成分とする導電体を用いることができる。また、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６を、上記した何れかの材料を少なくとも１つを含む単層導電膜として形成しても、同じく上記した材料を少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜等として形成してもよい。尚、これらパターンの形成には、例えばスパッタリング法等を用いることができる。
【００３６】
ベース基板２Ａには、ＳＡＷデバイスのパッケージ等として従来使用されているようなセラミックス，アルミニウム・セラミックス（アルミナ），ビスマスイミド・トリアジンレジン，ポリフェニレンエーテル，ポリイミド樹脂，ガラスエポキシ，又はガラスクロス等のうち何れか１つ以上を主成分とした絶縁体基板を用いることが可能であるが、本発明では、加工が容易で且つウェハレベルで製造が可能であるという観点から、半導体基板であるシリコン基板を用いた場合を例に挙げて説明する。尚、シリコン基板を用いた場合、シリコン基板が持つ抵抗成分によりフィルタ特性が劣化することを防止するために、１０００Ω・ｃｍ以上の抵抗率のシリコン材料を用いると良い。
【００３７】
ベース基板２Ａの主面上には、上述のように、電極パッド５及び金属膜４が形成される。これらの形成にも同様に、例えばスパッタリング法等が用いられ、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜か、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜等として形成される。
【００３８】
以上のような圧電基板１１Ａ及びベース基板２Ａの接合には、樹脂等の接着材料を用いることも可能であるが、両金属膜１６，４を常温で直接接合する方法を適用することがより好ましい。更に、接合面（金属面１６，４及び電極パターン１４，５表面：以下、単に接合面という）に表面活性化処理を施すことで、接合強度をより向上させることができる。以下、表面活性化処理を用いた接合方法について図５を用いて詳細に説明する。
【００３９】
本接合方法では、まず、図５（ａ）に示すように、接合面をＲＣＡ洗浄法等で洗浄し、付着している酸化物や吸着物等の不純物Ｘ１及びＸ２を除去する（第１の工程：洗浄処理）。ＲＣＡ洗浄とは、アンモニアと過酸化水素と水とを容積配合比１：１〜２：５〜７で混合した洗浄液や塩素と過酸化水素と水とを容積配合比１：１〜２：５〜７で混合した洗浄液等を用いて行われる洗浄方法の一つである。
【００４０】
次に、洗浄した基板を乾燥（第２の工程）後、図５（ｂ）に示すように、アルゴン（Ａｒ）等の不活性ガス若しくは酸素のイオンビーム等の粒子ビーム又はプラズマ等を接合面に照射することで、残留した不純物Ｘ１１及びＸ２１を除去すると共に、表層を活性化させる（第３の工程：活性化処理）。尚、何れの粒子ビーム又はプラズマを使用するかは、接合する基板の材料に応じて適宜選択される。例えば不活性ガスによる活性化処理は多くの材料で有効であるが、酸化シリコン（ＳｉＯ2）等では酸素のイオンビームやプラズマ等も有効である。
【００４１】
その後、金属膜１６，４及び電極パッド１４，５を位置合わせをしつつ貼り合わせる（第４の工程：貼合せ処理）。ほとんどの材料では、この貼合せ処理を真空中で行うが、窒素や不活性ガス等の高純度ガス雰囲気中又は大気で行える場合もある。また、両基板（１１Ａ，２Ａ）を挟み込むように加圧する必要がある場合も存在する。尚、この工程は常温又は１００℃以下程度に加熱処理した条件下で行うことができる。このように１００℃程度以下に加熱しつつ接合を行うことで、接合強度を向上させることが可能となる。
【００４２】
このように、表面活性化処理を用いた接合方法では、両基板（１１Ａ，２Ａ）を接合した後に、１０００℃以上での高温でアニール処理を施す必要がないため、基板の破損を招く恐れがなく、且つ様々な基板を接合することができる。また、両基板を貼り合わせるための樹脂などの接着材料を必要としないため、パッケージを薄くすることが可能となり、更に、接着材料を用いた場合と比較して小さい接合面積でも十分な接合強度を得ることができるため、パッケージを小型化することが可能となる。更にまた、以上のような接合方法を用いることで、ウェハレベルで全ての工程を行うことが可能となるため、多面取り構造の圧電基板及びベース基板を用いて一度に複数のＳＡＷデバイス１を作成することが可能となり、製造工程の簡略化及び歩留りの向上を実現することができる。
【００４３】
以上のような基本概念に基づくことで、本発明では、ＩＤＴ１３を封止するキャビティ９を可能な限り縮小することが可能となる。また、圧電基板１１Ａ及びベース基板２Ａの接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、ＳＡＷデバイスを最大限に小型化することができる。更に、ベース基板２Ａとして、ウェハレベルでの加工が容易で且つ安価なシリコン基板を用いているため、製造工程を簡略化でき、且つ安価にＳＡＷデバイスを歩留り良く作成することが可能となる。以下、以上のような基本概念に基づく本発明の実施の形態について例を挙げて説明する。
【００４４】
〔第１の実施形態〕
先ず、本発明の第１の実施形態について図面を用いて詳細に説明する。図６から図８は、本実施形態によるＳＡＷデバイス２１の構成を示す図である。尚、図６（ａ）はＳＡＷデバイス２１におけるＳＡＷ素子２０の構成を示す上面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。また、図７（ａ）はＳＡＷデバイス２１におけるベース基板２２の構成を示す上面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図であり、（ｃ）はベース基板２２の構成を示す裏面図である。更に、図８はＳＡＷデバイス２１の断面図（但し、Ｂ−Ｂ断面及びＣ−Ｃ断面に相当）である。
【００４５】
図６（ａ）及び（ｂ）に示すように、本実施形態によるＳＡＷ素子２０は、圧電基板１１Ａとして例えばＬＴ基板１１を用いて形成され、この主面上に、梯子（ラダー）型に接続されるＩＤＴ１３及び電極パッド１４と、これらを相互に接続する配線パターン１５とが形成された構成を有している。個々のＩＤＴ１３，電極パッド１４及び配線パターン１５の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４６】
また、図７（ａ）から（ｃ）に示すように、本実施形態によるベース基板２２は、例えばシリコン基板２を用いて形成され、この主面上に、電極パッド１４と位置合わせされた電極パッド５が形成された構成を有している。個々の電極パッド５の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４７】
このほか、図７に示すベース基板２２は、電極パッド５を囲む領域であって金属膜１６と位置合わせされた領域に、上述したような金属膜４を有している。この金属膜４は、上述にもあるように、シリコン基板２を貫通するビア７ａに充填された導電体（例えば金属バンプ等）７によりベース基板２２裏面に電気的に露出しており、ここから接地されている。即ち、本実施形態において、ＩＤＴ１３，電極パッド１４，５及び配線パターン１５を取り囲むように形成された金属膜１６，４は接地されている。
【００４８】
以上のような構成を有するＳＡＷ素子２０を、ベース基板２２の主面に対してフェイスダウン状態、即ち、両基板１１，２の主面を向かい合わせた状態で貼り合わせることで、図８に示すようなＳＡＷデバイス２１が作成される。貼り合わせには上述したような表面活性化処理を用いた接合方法を用いる。また、この貼り合わせにより、電極パッド１４，５も接合される。尚、他の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４９】
次に、以上のような構成を有するＳＡＷデバイス２１の製造方法について図面を用いて詳細に説明する。図９はＳＡＷデバイス２１におけるＳＡＷ素子２０を作成する際の製造プロセスを示す図であり、図１０はベース基板２２を作成する際の製造プロセスを示す図である。
【００５０】
ＳＡＷ素子２０の作成では、図９（ａ）に示すように、例えば厚さ２５０μｍのＬＴ基板１１を使用する。ＬＴ基板１１の主面上には、図９（ｂ）に示すように、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の下地層として、例えばアルミニウム（Ａｌ）等の金属を主成分とした電極膜１３Ａを形成する。次に、形成した電極膜１３Ａ上に、フォトリソグラフィ技術を用いてＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６のパターン（図６（ａ）参照）に沿ったマスク２５を形成し（図９（ｃ）参照）、これに対してエッチングを行うことで、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の形状にパターニングされた電極膜１３Ｂを形成する（図９（ｄ）参照）。
【００５１】
このようにＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の下地層となる電極膜１３Ｂを形成すると、次に、残ったマスク２５を除去した後、図９（ｅ）に示すように、電極膜１３Ｂが形成された主面全体を覆うように、酸化シリコン（ＳｉＯ2）等で絶縁膜２６を形成する。その後、上述したように、電極パッド１４と金属膜１６とを比較的高抵抗な配線パターン（１７）で接続するためのマスク２７をフォトリソグラフィ技術を用いて形成し（図９（ｆ）参照）、これに対してエッチングを行うことで（図９（ｇ）参照）、配線パターン１７を形成する。この際、電極膜１３Ｂ上に、これを保護する目的で絶縁膜２８を図９（ｇ）に示すように、残しておいても良い。
【００５２】
次に、本製造方法では、これらを覆うように金属膜１４Ａを形成し（図９（ｈ）参照）、これに上記した少なくともＩＤＴ１３，電極パッド１４の一部及び金属膜１６の一部以外の領域の金属膜１４Ａを除去するためのマスク２９をフォトリソグラフィ技術を用いて形成して（図９（ｉ）参照）、これに対してエッチングを行う（リフトオフ）。これにより、ＩＤＴ１３，電極パッド１４，配線パターン１７及び金属膜１６が形成される（図９（ｊ）参照：但し、（ｊ）には電極パッド１４及び金属膜１６のみを示す）。この際、ＩＤＴ１３，電極パッド１４及び配線パターン１７の膜厚が、金属膜１６の膜厚と同程度となるように構成することが好ましい。これにより、ベース基板２２とＳＡＷ素子２０とを貼り合わせた際に、ＩＤＴ１３が何れかの構成と接触したり、電極パッド１４が電極パッド５と接合されなかったりという不具合を回避することができる。
【００５３】
また、本製造方法では、電極パッド１４と金属膜１６とを配線パターン１７で接続する場合を例に挙げたが、ＬＴ基板１１に比抵抗が１０-14から１０-7Ω・ｍという、比較的高抵抗な材料基板を用いた場合では、配線パターン１７を形成する工程を省略し、製造方法を簡略化することもできる。
【００５４】
また、ベース基板２２の作成では、図１０（ａ）に示すように、例えば厚さ２５０μｍのシリコン基板２を使用する。シリコン基板２の主面上には、図１０（ｂ）に示すように、後に電極パッド５及び金属膜４に加工するための金属膜４Ａを形成する。その後、形成した金属膜４Ａを電極パッド５及び金属膜４の形状にパターニングするためのマスク３５をフォトリソグラフィ技術を用いて形成し（図１０（ｃ）参照）、これに対してエッチングを行う（図１０（ｄ）参照）。これにより、電極パッド５及び金属膜４に形成される。尚、本製造方法において、マスク３５には、ビア６ａ，７ａを形成する際のパターンも含まれている。
【００５５】
次に、本製造方法では、電極パッド５及び金属膜４をシリコン基板２裏面にまで電気的に導出させるためのビア６ａ，７ａを形成する。この工程では、先ず図１０（ｅ）に示すように、ビア６ａ，７ａを形成する領域以外の領域にマスク３６をフォトリソグラフィ技術を用いて形成し、これに対して反応性イオンエッチング（ＲＩＥ：特にＤｅｅｐ−ＲＩＥ）を行う。これにより、図１０（ｆ）に示すような、垂直方向に延在するビア６ａ，７ａが形成される。尚、残ったマスク３６は、エッチング後、除去される。
【００５６】
このようにＳＡＷ素子２０及びベース基板２２を形成すると、本実施形態では、上述における図５を用いて説明したような接合方法を用いて両基板を接合する。これにより、本実施形態によるＳＡＷデバイス２１が形成される。図１０（ｆ）において作成されたビア６ａ，７ａには、上述にもあるように、金属バンプ等の導電体が充填される（図８におけるビア配線６、７）。これにより、電極パッド１４（５も含む）及び金属膜１６（４も含む）がベース基板２２裏面まで電気的に引き出される。但し、このような導電体の充填工程は、基板（１１，２）接合後に設けても、接合する前に設けても良い。
【００５７】
また、図１０で説明したベース基板２２の製造方法は、エッチング（Ｄｅｅｐ−ＲＩＥも含む）を金属膜４Ａを形成した側から行った場合、即ち全ての工程を同一面（主面）側から行った場合を例示している。これに対し、エッチング（Ｄｅｅｐ−ＲＩＥも含む）を金属膜４Ａを形成した側と反対側（裏面側）から行うように構成することも可能である。これを図１１を用いて説明する。
【００５８】
図１１において、（ｂ）に示す工程までは図１０における（ｂ）までの工程と同様である。その後、本製造方法では、図１１（ｃ）に示すように、形成した金属膜４Ａ上に、これを電極パッド５’及び金属膜４’の形状にパターニングするためのマスク３５’をフォトリソグラフィ技術を用いて形成し、これに対してエッチングを行う（図１１（ｄ）参照）。これにより、電極パッド５’及び金属膜４’が形成される。尚、本製造方法では、マスク３５’に、ビア６ａ，７ａを形成するためのパターンが含まれていない。
【００５９】
次に、本製造方法では、シリコン基板２の裏面（但し、図１１（ｅ）以降ではシリコン基板２の表裏を逆にして表示する）にマスク３６’をフォトリソグラフィ技術を用いて形成し（図１１（ｅ）参照）、これに対してＲＩＥ（特にＤｅｅｐ−ＲＩＥ）を行うことで、ビア６ａ，７ａを形成する（図１１（ｆ）参照）。尚、残ったマスク３６’は、エッチング後、除去される。
【００６０】
このように構成することで、本製造方法では、形成した金属膜４’及び電極パッド５’をエッチングしないため、接合時に金属膜４’，１６及び電極パッド５’，１４のセルフアライメントが可能となり、製造工程が容易化できる。尚、ＳＡＷ素子２０は、図９に示す製造方法と同様の方法で製造できるため、ここでは説明を省略する。
【００６１】
また、上記した各製造方法では、ＳＡＷ素子２０とベース基板２２とそれぞれ個別に作成した後に接合するように構成した場合を例に挙げている。これに対し、本実施形態では、例えばシリコン基板２にビア６ａ，７ａを形成する工程を、ベース基板２２とＳＡＷ素子２０とを接合した後に行うように構成することも可能である。これを図１２を用いて詳細に説明する。但し、本製造方法においてＳＡＷ素子１２の製造プロセスは、図９を用いて上述した工程と同様であるため、説明を省略する。
【００６２】
図１２において、（ｄ）に示す工程までは図１１における（ｄ）に示す工程と同様である。その後、本製造方法では、図１２（ｅ）に示すように、シリコン基板２の主面（但し、図１２（ｅ）以降ではシリコン基板２の表裏を逆にして表示する）に図９のように製造したＳＡＷ素子２０を貼り合わせた後、シリコン基板２の裏面にマスク３６’をフォトリソグラフィ技術を用いて形成し（図１２（ｆ）参照）、これに対してＲＩＥ（特にＤｅｅｐ−ＲＩＥ）を行うことで、ビア６ａ，７ａを形成する（図１２（ｇ）参照）。尚、残ったマスク３６’は、エッチング後、除去される。
【００６３】
このように構成することで、本製造方法では、図１１に示す製造方法と同様に、形成した金属膜４’及び電極パッド５’をエッチングしないため、接合時に金属膜４’，１６及び電極パッド５’，１４のセルフアライメントが可能となり、製造工程が容易化できる。
【００６４】
以上のような製造方法を用いることで、本実施形態では上記したような構成及び効果を得られるＳＡＷデバイス２１が作成できる。
【００６５】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。図１３は、本実施形態によるＳＡＷデバイスにおけるベース基板３２の構成を示す図である。尚、図１３（ａ）はベース基板３２の上面図を示し、（ｂ）は（ａ）のＤ−Ｄ断面図を示し、（ｃ）はベース基板３２の裏面図を示す。尚、本実施形態におけるＳＡＷ素子は第１の実施形態で例示したＳＡＷ素子２０と同様な構成とすることが可能である。
【００６６】
図１３（ａ）から（ｃ）に示すように、本実施形態によるベース基板３２には主面上に所定の電気素子が形成されている。この電気素子としては、例えばＳＡＷ素子２０の入力インピーダンスを変換することで、外部回路とＳＡＷ素子２０とのインピーダンスを整合するための整合回路等が挙げられる。尚、図１３は、インダクタＬ１とコンデンサＣ１とを含んでなる整合回路を形成した場合を示している。この整合回路の一例を図１４に示す。図１４に示すように、本実施形態において例示する整合回路は、インダクタＬ１がＳＡＷ素子２０の入力端を分岐し接地する配線上に設けられ、コンデンサＣ１がＳＡＷ素子２０の２つの出力端を結ぶ配線上に設けられた構成を有している。これにより、外部回路とのインピーダンス整合が図られ、フィルタ特性の劣化を防止することができる。但し、本発明による電気素子は図１４に示す整合回路に限定されず、目的及び用途・特性に応じて種々変形することが可能である。
【００６７】
また、以上のような電気素子は、ベース基板３２における電極パッド５及び金属膜４を形成する工程の前又は後若しくは同時に、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）や金（Ａｕ）等を材料としてスパッタリング方等により作成される。
【００６８】
以上のように、電気素子を含めてＳＡＷデバイスを作成することで、外部回路として、これを必要とせず、結果的に汎用性のある高性能なＳＡＷデバイスを作成することが可能となる。尚、他の構成，製造方法及び効果は上述した第１の実施形態と同様であるためここでは説明を省略する。
【００６９】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。図１５は、本実施形態によるＳＡＷデバイスにおけるＳＡＷ素子４０の構成を示す図である。尚、図１５（ａ）はＳＡＷ素子４０の上面図を示し、（ｂ）は（ａ）のＥ−Ｅ断面図を示す。
【００７０】
図１５（ａ），（ｂ）に示すように、本実施形態によるＳＡＷ素子４０は、圧電基板（本説明ではＬＴ基板４１ａとする）の裏面に圧電材料とは異なる材料で形成された基板（これを支持基板とし、以下の説明ではシリコン基板４１ｂを例示する）を接合することで接合基板４１が作成された構成を有している。
【００７１】
本実施形態において支持基板としては、圧電基板（ＬＴ基板４１ａであればＬＴ基板）よりもヤング率が小さく且つ線膨張係数が小さい基板を用いることが好ましい。これを満足し、且つ実際に使用できる基板材料としては、例えばサファイア基板やシリコン基板等が挙げられる。このように、圧電基板よりもヤング率が小さく且つ線膨張係数が小さい基板を支持基板として圧電基板の裏面に貼り合わせることで、例えば熱による圧電基板の膨張を抑制することが可能となるだけでなく、圧電基板の強度を支持基板で得ることが可能となるため、支持基板を含めてＳＡＷ素子全体を更に薄型化することが可能となる。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板（圧電基板と支持基板とが接合された基板）を用いたＳＡＷ素子の製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。但し、シリコン基板を用いた場合では、これの抵抗成分によるＳＡＷ素子のフィルタ特性が劣化することを防止するための、比抵抗が１０００Ω・ｃｍ以上のシリコン基板を用いることが好ましい。
【００７２】
また、圧電基板（ＬＴ基板４１ａ）と支持基板（シリコン基板４１ｂ）との接合には、上述した表面活性化処理を用いた基板接合方法を用いることが好ましい。これにより、樹脂等を用いた場合よりもＬＴ基板４１ａとシリコン基板４１ｂの接合強度を向上させることが可能となるだけでなく、常温での接合も可能となるため、製造時の破損や特性劣化を防止すること可能となる。更に、接合強度が向上するため、接合面積を小さくでき、結果としてＳＡＷ素子４０をより小型化することが可能となる。更にまた、接合強度が向上することは、ＬＴ基板４１ａの熱膨張をシリコン基板４１ｂが効率良く抑制することに繋がるため、より周波数温度特性を安定化することが可能となる。
【００７３】
次に、以上のようなＳＡＷ素子４０の製造方法を、図１６を用いて詳細に説明する。本実施形態によるＳＡＷ素子４０の作成では、図１６（ａ）に示すように、例えば厚さ２５０μｍ程度のＬＴ基板４１Ａと、同様に厚さ２５０μｍ程度のシリコン基板４１Ｂとを接合する。この接合には、上述したように、両基板の接合面に表面活性化処理を施す工程を有する基板接合方法を用いることが好ましい。但し、これに限定されず、樹脂等の接着剤を用いることも可能である。
【００７４】
次に、本製造方法では、図１６（ｂ）に示すように、貼り合わせた基板（４１Ａ，４１Ｂ）をそれぞれ切削・研磨することで、所望する厚さまで薄くする。これにより、ＬＴ基板単体と比較して薄型化された接合基板４１が作成される。以降の工程は、図９における（ｂ）以降において、ＬＴ基板１１を接合基板４１に置き換えることで容易に実現できるため、ここでは説明を省略する。尚、シリコン基板４１Ｂの切削・研磨は、上述のように、ＬＴ基板４１ａ上にＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６等を形成する前であっても良いが、これに限定されず、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６等の形成後であっても、ベース基板との接合後であってもよい。
【００７５】
以上のように圧電基板に支持基板を接合することで、上述した効果を得るだけでなく、製造工程において圧電基板が破損することも防止できるため、ＳＡＷ素子の歩留りが向上できる。尚、他の構成，製造方法及び効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００７６】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。上述した各実施形態におけるＳＡＷ素子（２０）及びベース基板（２２，３２）は、例えば図１７に示すように、多面取り構造の基板（５０Ａ，５２Ａ）として一度に複数作成することも可能である。尚、図１７では、例として第１の実施形態で述べたＳＡＷ素子２０又はベース基板２２が２次元配列された多面取り構造の基板（５０Ａ，５２Ａ）を示している。
【００７７】
以上のように多面取り構造の基板（５０Ａ，５２Ａ）を上述した何れかの製造方法と同様の方法により貼り合わせて、一度に複数のＳＡＷデバイスを作成するように構成することで、本実施形態では、ＳＡＷデバイスを製造する際のコストを下げることが可能となり、結果としてＳＡＷデバイスを安価に提供することが可能となる。
【００７８】
また、多面取り構造の基板（５０Ａ，５２Ａ）を用いて作成する際、図１１（ｆ）又は図１２（ｇ）に示す工程において、ビア６ａ，７ａと同時にダイシングする際の溝も形成することで、ダイシング時、即ちＳＡＷデバイスを個片化する際の作業を正確且つ迅速に行うことが可能となる。尚、他の構成及び製造方法並びに効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００７９】
〔第５の実施形態〕
更に、上述した第４の実施形態に限らず、例えば第３の実施形態のように、圧電基板に支持基板が接合されたＳＡＷ素子を作成する際も、図１８に示すような多面取り構造の基板６０Ａとすることが可能である。尚、図１８では、例として第３の実施形態で述べたＳＡＷ素子４０が２次元配列された多面取り構造の基板６０Ａを示している。また、ベース基板に関しては、第４の実施形態と同様であるため、ここでは説明を省略する。
【００８０】
以上のように多面取り構造の基板６０Ａを上述した何れかの製造方法と同様の方法により貼り合わせて、一度に複数のＳＡＷ素子を作成するように構成することで、本実施形態では、ＳＡＷ素子を製造する際のコストを下げることが可能となり、結果としてＳＡＷデバイスを安価に提供することが可能となる。尚、他の構成及び製造方法並びに効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００８１】
〔第６の実施形態〕
次に、本発明の第６の実施形態について図面を用いて詳細に説明する。本実施形態は、上述したようなベース基板（２２，４２）を低温焼成セラミックス（ＬＴＣＣ）やプリント基板等に直に形成した場合の例である。図１９に、本実施形態におけるベース基板（以下の説明では第１の実施形態で述べたベース基板２２を例に挙げる）が形成されたＬＴＣＣ７２Ａの構成を示す上面図である。
【００８２】
図１９に示すように、ＬＴＣＣ７２Ａ上には、送信用回路チップ８１，受信用回路チップ８２及びＲＦ回路８３が搭載されており、送信用回路チップ８１及び受信用回路チップ８２と、ＲＦ回路８３とを結ぶそれぞれの伝送線路上に、送信用フィルタ及び受信用フィルタを設けるためのベース基板７２ａ，７２ｂが形成されている。このように構成されたＬＴＣＣ７２Ａに、例えば第１の実施形態で述べたＳＡＷ素子２０を接合することで、本実施形態では、ＳＡＷデバイスの占める体積をより縮小することが可能となる。尚、他の構成，製造方法及び効果は上述した各実施形態と同様であるため、ここでは説明を省略する。
【００８３】
〔第７の実施形態〕
また、上述した各実施形態では、ＳＡＷ素子に１つのフィルタが形成された場合を例に挙げて説明したが、本発明はこれに限定されず、例えば図２０（ａ）に示すような送信用フィルタ９０ａと受信用フィルタ９０ｂとを有するデュプレクサ９０として形成したＳＡＷ素子に対しても同様に適用することが可能である。
【００８４】
また、この際、図２０（ｂ）に示すデュプレクサ９０を用いたＳＡＷデバイス９１の回路構成のように、送信用フィルタ９０ａ及び受信用フィルタ９０ｂに対してコモン端子である入力端子と、送信用フィルタ９０ａ又は受信用フィルタ９０ｂ若しくはその両方との間に、第３の実施形態で説明した構成による整合回路等を組み込むように構成するとよい。尚、整合回路は、インダクタＬ２とこれを挟むように並列に設けられたコンデンサＣ２，Ｃ３とを有してなるローパスフィルタとして構成されている。ここで、送信用フィルタ９０ａの共振周波数が受信用フィルタ９０ｂの共振周波数よりも低く、且つ送受信の周波数関係がこれと逆である場合には、高い周波数側に上記のローパスフィルタを接続すれば良い。また、整合回路はローパスフィルタに限定されるものでない。
【００８５】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【図面の簡単な説明】
【００８６】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す図であり、（ａ）はＳＷデバイス１００の斜視図であり、（ｂ）は（ａ）のＦ−Ｆ断面図である。
【図２】従来技術によるＳＡＷデバイス２００の構成を示す図であり、（ａ）はＳＡＷデバイス２００に実装されるＳＡＷ素子２１０の構成を示す斜視図であり、（ｂ）はＳＡＷデバイス２００の断面図である。
【図３】従来技術によるデュプレクサ３００の構成を示す図であり、（ａ）はデュプレクサ３００の構成を示す断面図であり、（ｂ）はデュプレクサ３００に実装されるＳＡＷ素子３１０の構成を示す上面図である。
【図４】本発明の基本概念によるＳＡＷデバイス１の構成を示す図であり、（ａ）はＳＡＷデバイス１の斜視図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図５】本発明において使用する表面活性化処理を用いた接合方法を説明するための図である。
【図６】本発明の第１の実施形態によるＳＡＷ素子２０の構成を示す図であり、（ａ）はＳＡＷ素子２０の上面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図７】本発明の第１の実施形態によるベース基板２２の構成を示す図であり、（ａ）はベース基板２２の上面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図であり、（ｃ）はベース基板２２の裏面図である。
【図８】本発明の第１の実施形態によるＳＡＷデバイス２１の構成を示す断面図である。
【図９】図６に示すＳＡＷ素子２０の製造方法を示すプロセス図である。
【図１０】図７に示すベース基板２２の製造方法を示すプロセス図である。
【図１１】図７に示すベース基板２２の他の製造方法を示すプロセス図である。
【図１２】図８に示すＳＡＷデバイス２１の他の製造方法を示すプロセス図である。
【図１３】本発明の第２の実施形態によるベース基板３２の構成を示す図であり、（ａ）はベース基板３２の上面図であり、（ｂ）は（ａ）のＤ−Ｄ断面図であり、（ｃ）はベース基板３２の裏面図である。
【図１４】本発明の第２の実施形態によるＳＡＷデバイスの回路構成を示す図である。
【図１５】本発明の第３の実施形態によるＳＡＷ素子４０の構成を示す図であり、（ａ）はＳＡＷ素子４０の上面図であり、（ｂ）は（ａ）のＥ−Ｅ断面図である。
【図１６】本発明の第３の実施形態における接合基板４１を作成する際の工程を示すプロセス図である。
【図１７】本発明の第４の実施形態による多面取り構造の基板の構成を示す図であり、（ａ）は図６に示すＳＡＷ素子２０が２次元配列された基板５０Ａの上面図を示し、（ｂ）は図７に示すベース基板２２が２次元配列された基板５２Ａの上面図を示す。
【図１８】本発明の第５の実施形態によるＳＡＷ素子４０が２次元配列された多面取り構造の基板６０Ａの構成を示す上面図である。
【図１９】本発明の第６の実施形態によるＬＴＣＣ７２Ａの構成を示す上面図である。
【図２０】本発明の第７の実施形態によるデュプレクサ９０の構成を示す図であり、（ａ）はデュプレクサ９０の構成を示す上面図であり、（ｂ）はデュプレクサ９０を用いて作成したＳＡＷデバイス９１の回路構成を示す図である。
【符号の説明】
【００８７】
１、２１、９１ ＳＡＷデバイス
２、４１Ｂ，４１ｂ シリコン基板
２Ａ、２２、３２ ベース基板
４、４’、１６ 金属膜
４Ａ、１３Ａ、１３Ｂ 電極膜
５、５’、１４ 電極パッド
６、７ ビア配線
６ａ、７ａ ビア
９ キャビティ
１０、２０、４０ ＳＡＷ素子
１１、４１Ａ、４１ａ ＬＴ基板
１１Ａ 圧電基板
１３ ＩＤＴ
１４Ａ 金属膜
１５、１７ 配線パターン
２５、２７、２９、３５、３５’、３６、３６’ マスク
２６、２８ 絶縁膜
４１ 接合基板
５０Ａ，５２Ａ、６０Ａ 基板
７２Ａ ＬＴＣＣ
７２ ベース基板
８１ 送信用回路チップ
８２ 受信用回路チップ
８３ ＲＦ回路
９０ デュプレクサ
９０ａ 送信用フィルタ
９０ｂ 受信用フィルタ
Ｌ１、Ｌ２ インダクタ
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｘ１、Ｘ２、Ｘ１１、Ｘ１２ 不純物
【技術分野】
【０００１】
本発明は、弾性表面波デバイス及びその製造方法に関し、特に弾性表面波素子が封止された構成を有する弾性表面波デバイス及びその製造方法に関する。
【背景技術】
【０００２】
従来、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。特に、電波を送信又は受信する電子機器におけるフィルタ，遅延線，発振器等の電子部品として使用される弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：以下、ＳＡＷと略す）デバイスは、不要な信号を抑圧する目的で広く携帯電話機等における高周波（ＲＦ）部に使用されているが、携帯電話機等の急速な小型化及び高性能化に伴い、パッケージを含めて全体的な小型化及び高性能化が要求されている。加えて、ＳＡＷデバイスの用途の拡大からその需要が急速に増加したことに伴い、製造コストの削減も重要な要素となってきた。
【０００３】
ここで、従来技術によるＳＡＷデバイスを用いて作製したフィルタ装置（ＳＡＷフィルタ１００）の構成を図１を用いて説明する（例えば特許文献１における特に図４参照）。尚、図１において、（ａ）はＳＡＷフィルタ１００の構成を示す斜視図であり、（ｂ）は（ａ）のＦ−Ｆ断面図である。
【０００４】
図１（ａ）に示すように、ＳＡＷフィルタ１００は、セラミックス製のパッケージ１０２と、パッケージ１０２の内部が空洞化されることで形成されたキャビティ１０９と、キャビティ１０９の開口部を封止する金属キャップ１０３と、キャビティ１０９内に実装されるＳＡＷ素子１１０とを有して構成される。また、図１（ｂ）に示すように、パッケージ１０２は、例えば３つの基板（１０２ａ，１０２ｂ，１０２ｃ）を貼り合わせた３層構造をなしており、それぞれを跨がって電極パッド１０５，配線パターン１０６及びフットパターン１０７が形成されている。ＳＡＷ素子１１０は、キャビティ１０９底部に櫛形電極（ＩｎｔｅｒＤｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ：以下、ＩＤＴという）を有する面が上を向いた状態（フェイスアップ状態）で固定されており、同キャビティ１０９内部に露出した配線パターン１０５と金属ワイヤ１０８を介して電気的に接続されている。また、金属キャップ１０３は、はんだや樹脂等の接合材料（ワッシャ１０４）によりパッケージ１０１上面に固着される。
【０００５】
また、このようなＳＡＷフィルタは、フェイスダウン状態でフリップチップ実装することで、より小型化することができる（例えば特許文献２参照）。図２に、このようなＳＡＷフィルタ２００の構成を示す。尚、図２において、（ａ）はＳＡＷフィルタ２００に実装されるＳＡＷ素子２１０の構成を示す斜視図であり、（ｂ）はＳＡＷフィルタ２００の断面図（但し、図１（ａ）におけるＦ−Ｆ断面に相当）である。
【０００６】
図２（ａ）に示すように、ＳＡＷ素子２１０は、圧電性素子基板（以下、圧電基板という）２１１をベース基板として作製されている。圧電基板２１１の一方の主面（これを上面又は表面という）には櫛型（櫛歯型）電極、いわゆるＩＤＴ２１３が形成されている。このＩＤＴ２１３は同一の主面に形成された電極パッド２１４と配線パターンを介して電気的に接続されている。また、図２（ｂ）に示すように、パッケージ２０２は、内部にキャビティ２０９を有している。キャビティ２０９の底面（ダイアタッチ面）には、ＳＡＷ素子２１０における電極パッド２１４と位置合わせされた電極パッド２０５が形成されている。ＳＡＷ素子２１０は、このダイアタッチ面にＩＤＴ２１３及び電極パターン２１４が形成された面を向けた状態（フェイスダウン状態）でキャビティ２０９内に実装される。この際、電極パッド２１４と電極パッド２０５とが金属バンプ２０８によりボンディングされることで、両者が電気的及び機械的に接続される。また、電極パッド２０５はパッケージ２０２の底基板を貫通するように設けられたビア配線２０６を介してパッケージ２０２裏面に形成されたフットパターン２０７に電気的に接続されている。また、キャビティ２０９の開口部は、ワッシャ２０４で接着された金属キャップ２０３により封止される。
【０００７】
以上のような構成を有するＳＡＷフィルタ（１００，２００）を用いて構成した送信用フィルタと受信用フィルタとを有するデュプレクサを、図３を用いて説明する。尚、図３では、図１に示すＳＡＷフィルタ１００と同様な構成のＳＡＷフィルタを用いて、送信用フィルタ３１０ａ及び受信用フィルタ３１０ｂを有するデュプレクサ３００を構成した場合を示し、また、（ａ）にその断面図（但し、図１（ａ）におけるＦ−Ｆ断面に相当）を示し、（ｂ）にＳＡＷ素子３１０の上面図を示す。
【０００８】
図３（ａ）に示すように、デュプレクサ３００は、パッケージ３０２にＳＡＷフィルタ３１０が実装された構成を有し、更に、パッケージ３０２の裏面に位相線路を有して構成された整合回路が搭載された基板（以下、整合回路基板３２１という）と、整合回路基板３２１をパッケージ３０１と共に挟み込むように設けられた主基板３２２とを有して構成されている。また、図３（ｂ）に示すように、ＳＡＷフィルタ３１０は、送信用フィルタ３１０ａと受信用フィルタ３１０ｂとを有し、それぞれがラダー型に接続されたＩＤＴ３１３を有している。尚、各ＩＤＴ３１３は、配線パターン３１５を介して電極パッド３１４に接続されている。
【０００９】
以上で説明したようなＳＡＷフィルタ及びデュプレクサは、内蔵されるＳＡＷ素子を気密封止する必要がある。そのため、上記した各構成例では、キャビティの開口部をワッシャ等の接着材料を用いて金属キャップで封止していた。また、このほかにも、樹脂等でキャビティを封止する構成も存在した。
【特許文献１】特開平８−１８３９０号公報
【特許文献２】特開２００１−１１０９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、以上のような従来技術におけるデバイス構成では、以下に示すような問題が存在した。
【００１１】
即ち、キャビティを気密性高く封止するために、パッケージとキャップとの接合面積（シール幅）をある程度広くする必要があるため、パッケージ全体の小型化に限界があった。また、パッケージ内に配線パターンを形成した構成であるため、パターンが大きくなってしまい、小型化には不利であった。更に、一般的にパッケージの基板材料として使用されているセラミックの多層基板は比較的高価であるため、デバイスの単価が高く、且つキャップやＳＡＷ素子やパッケージ等の個別部品を組み立てる工程が必要なため、製造コストが高くなるという問題も存在した。
【００１２】
本発明は、上記のような問題に鑑みてなされたものであり、小型且つ安価で製造が容易な弾性表面波デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
かかる目的を達成するために、本発明は、請求項１記載のように、櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、前記櫛形電極を取り囲むように前記第１の主面上に形成された第１の膜と、前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成された第２の膜とを有し、前記第１及び第２の膜の表面に活性化処理が施されており、前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されているように構成される。第１の膜と第２の膜とで形成される圧電基板とベース基板との隙間（キャビティともいう）に櫛形電極を封止する構成とすることで、櫛形電極を収容するスペースのみを確保するだけでよいため、キャビティを可能な限り縮小することが可能となり、結果として弾性表面波デバイスを大幅に小型化することが可能となる。また、圧電基板及びベース基板の接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、弾性表面波デバイスをより小型化することができる。更に、表面活性化処理を用いた接合方法を採用することは、樹脂などの接着材料を必要とせず、且つ、ウェハレベルでの製造が容易となるため、製造工程を簡略化でき、安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００１４】
また、請求項１記載の前記第１及び／又は第２の膜は、例えば請求項２記載のように、金属を主成分として形成されてもよい。
【００１５】
また、請求項１記載の前記第１及び第２の膜の接合面は、例えば請求項３記載のように、金を含んで形成されても良い。接合面を比較的軟らかい金属である金で形成することで、第１及び第２の膜の密着性を高めることが可能となり、より気密性を高めることが可能となる。
【００１６】
また、請求項１から３の何れか１項に記載の前記ベース基板は、例えば請求項４記載のように、半導体基板又は絶縁体基板で形成されてもよい。
【００１７】
また、請求項１から３の何れか１項に記載の前記ベース基板は、好ましくは請求項５記載のように、シリコン基板で形成される。ベース基板を、比較的ウェハレベルでの加工が容易で安価なシリコン基板で作成することで、製造工程を簡略化でき、且つ安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００１８】
また、請求項１から５の何れか１項に記載の前記弾性表面波デバイスは、例えば請求項６記載のように、前記第２の主面上に形成された電子素子を有して構成されても良い。例えば外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００１９】
また、請求項６記載の前記電子素子は、例えば請求項７記載のように、前記電子素子は前記櫛形電極及び前記第１の電極パッドを含んで構成された弾性表面波素子への入力インピーダンスを変換するインピーダンス変換回路であってもよい。外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００２０】
また、請求項１から７の何れか１項に記載の前記弾性表面波デバイスは、例えば請求項８記載のように、前記櫛形電極及び前記第１の電極パッドを複数有することで、送信用フィルタと受信用フィルタとが形成された構成であってもよい。即ち、本発明は送信用フィルタと受信用フィルタとを有するデュプレクサにも適用することが可能である。
【００２１】
また、請求項８記載の前記弾性表面波デバイスは、好ましくは請求項９記載のように、前記送信用フィルタと前記受信用フィルタとに共通な入力端子を前記第２の主面上に有し、前記入力端子と前記送信用フィルタ及び／又は前記受信用フィルタとの間に入力インピーダンスを変換するインピーダンス変換回路を前記第１及び／又は第２の主面上に有するように構成される。送信用フィルタと受信用フィルタとのインピーダンス整合を目的としたインピーダンス変換回路を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを実現することが可能となる。
【００２２】
また、請求項１から９の何れか１項に記載の前記弾性表面波デバイスは、好ましくは請求項１０記載のように、前記ベース基板を貫通するビア配線を有し、前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出された構成を有する。第２の電極パッドの電気的な接点をベース基板の第２の主面に引き出すことで、弾性表面波デバイスをフリップチップ実装可能なデバイスとして作成することが可能となり、搭載に要する領域を縮小することが可能となる。
【００２３】
また、請求項１から１０の何れか１項に記載の前記弾性表面波デバイスは、好ましくは請求項１１記載のように、前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施された構成を有する。サファイア基板又はシリコン基板を圧電基板裏面に接合することで圧電基板の強度が向上するため、より薄型化することが可能となる。また、一般的にサファイア基板又はシリコン基板は圧電基板よりもヤング率及び線膨張係数が小さいため、これを圧電基板に接合することで、圧電基板の熱膨張を抑制することが可能となり、結果として弾性表面波デバイスの周波数温度特性を安定化させることが可能となる。更に、圧電基板とサファイア基板又はシリコン基板との接合に表面活性化処理を用いた基板接合方法を用いることで、接合強度が上昇するため、上記のような効果をより向上させることが可能となる。更にまた、表面活性化処理を用いた基板接合方法では、常温による基板接合が可能であるため、製造時の破損等を回避することが可能となり、弾性表面波デバイスの歩留りが向上する。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板を用いた弾性表面波デバイスの製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。
【００２４】
また、本発明は、請求項１２記載のように、櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスの製造方法であって、前記第１の主面上に前記櫛形電極を取り囲む第１の膜を形成する第１の工程と、前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に第２の膜を形成する第２の工程と、前記第１及び第２の膜の表面に活性化処理を施す第３の工程と、前記第１及び第２の膜の前記活性化処理が施された面を接合する第４の工程とを有するように構成される。第１の膜と第２の膜とで形成される圧電基板とベース基板との隙間（キャビティともいう）に櫛形電極を封止するように製造することで、櫛形電極を収容するスペースのみを確保するだけでよいため、キャビティを可能な限り縮小して作成することが可能となり、結果として弾性表面波デバイスを大幅に小型化することが可能となる。また、圧電基板及びベース基板の接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、弾性表面波デバイスをより小型化することができる。更に、表面活性化処理を用いた接合方法を採用することは、樹脂などの接着材料を必要とせず、且つ、ウェハレベルでの製造が容易となるため、製造工程を簡略化でき、安価に弾性表面波デバイスを歩留り良く作成することが可能となる。
【００２５】
また、請求項１２記載の前記第１及び／又は第２の工程は、例えば請求項１３記載のように、前記第１及び／又は第２の膜を金属を主成分として形成するように構成されても良い。
【００２６】
また、請求項１２又は１３記載の前記弾性表面波デバイスは、例えば請求項１４記載のように、前記第２の主面上に所定の電子素子を形成する第５の工程を有して構成されても良い。例えば外部回路とのインピーダンス整合を目的とした電子素子を内部に構成することで、全体として規模が縮小でき、且つ汎用性のある弾性表面波デバイスを製造することが可能となる。
【００２７】
また、請求項１２から１４の何れか１項に記載の前記製造方法は、好ましくは請求項１５記載のように、前記第２の電極パッドを前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出すためのビア配線を形成する第６の工程を有して構成される。第２の電極パッドの電気的な接点をベース基板の第２の主面に引き出すように製造することで、弾性表面波デバイスをフリップチップ実装可能なデバイスとして作成することが可能となり、搭載に要する領域を縮小可能な弾性表面波デバイスを作成できる。
【００２８】
また請求項１２から１５の何れか１項に記載の前記製造方法は、好ましくは請求項１６記載のように、前記圧電基板の前記第１の主面と反対側の第４の主面にシリコン基板又はサファイア基板を接合する第７の工程を有し、前記第７の工程が前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理を施した後、該圧電基板と該シリコン基板又は該サファイア基板とを接合するように構成される。サファイア基板又はシリコン基板を圧電基板裏面に接合することで圧電基板の強度が向上するため、より薄型化することが可能となる。また、一般的にサファイア基板又はシリコン基板は圧電基板よりもヤング率及び線膨張係数が小さいため、これを圧電基板に接合することで、圧電基板の熱膨張を抑制することが可能となり、結果として弾性表面波デバイスの周波数温度特性を安定化させることが可能となる。更に、圧電基板とサファイア基板又はシリコン基板との接合に表面活性化処理を用いた基板接合方法を用いることで、接合強度が上昇するため、上記のような効果をより向上させることが可能となる。更にまた、表面活性化処理を用いた基板接合方法では、常温による基板接合が可能であるため、製造時の破損等を回避することが可能となり、弾性表面波デバイスの歩留りが向上する。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板を用いた弾性表面波デバイスの製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。
【発明の効果】
【００２９】
本発明によれば、小型且つ安価で製造が容易な弾性表面波デバイス及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明を好適に実施した形態を説明するにあたり、本発明の基本概念を先に述べる。図４は本発明の基本概念を説明するための図である。尚、図４（ａ）は本発明の基本概念による弾性表面波（ＳＡＷ）デバイス１の構成を示す斜視図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。
【００３１】
図４（ａ）及び（ｂ）に示すように、本発明によるＳＡＷデバイス１の基本概念は、所定の面（これを以下にいう圧電基板１１Ａにおける主面若しくは上面とする）上に櫛形電極（ＩＤＴ）１３と電極パッド１４とこれらを接続する配線パターン１５とが形成された圧電性素子基板（以下、圧電基板という）１１Ａと、所定の面（これを以下にいうベース基板２Ａにおける主面若しくは上面とする）上に電極パッド１４と位置合わせされた電極パッド５が形成されたベース基板２Ａとを有して構成されている。
【００３２】
圧電基板１１Ａ及びベース基板２Ａの主面における外縁には、お互いに位置合わせされた金属膜１６，４を形成する。本発明では、金属膜１６，４を接着することで、圧電基板１１Ａとベース基板２Ａとの間に形成される領域（キャビティともいう）を高気密に封止する。即ち、圧電基板１１Ａ，ベース基板２Ａ及び金属膜１６，４を接着して形成されるキャビティ９内にＩＤＴ１３，電極パッド１４及び配線パターン１５をハーメチックシールする。
【００３３】
また、両基板（１１Ａ，２Ａ）を接着する際（即ち、金属膜１６，４を接着する際）、それぞれに形成された電極パッド１４，５も接合する。尚、ベース基板２Ａ側の電極パッド１４はベース基板２Ａを貫通するビア６ａにより、ベース基板２Ａの反対側の主面（これを裏面とする）側に露出されている。このため、ビア６ａに金属バンプ等の導電体を充填してビア配線を形成することで、ＩＤＴ１３の入出力端子がベース基板２Ａの裏面まで引き出される。
【００３４】
上記の構成において、圧電基板１１Ａには、例えばＳＡＷの伝搬方向をＸとし、切り出し角が回転Ｙカット板である４２°ＹカットＸ伝搬リチウムタンタレート（ＬｉＴａＯ3ＳＡＷの伝搬方向Ｘの線膨張係数が１６．１ｐｐｍ／℃）の圧電単結晶基板（以下、ＬＴ基板という）を用いる。また、このほかにも、例えば切り出し角が回転Ｙカット板であるリチウムナイオベート（ＬｉＮｂＯ3）の圧電単結晶基板（以下、ＬＮ基板という）や水晶基板等を適用することも可能である。
【００３５】
圧電基板１１Ａの主面上には、上述のように、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６が形成される。これらを形成する材料としては、例えば金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）等を主成分とする導電体を用いることができる。また、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６を、上記した何れかの材料を少なくとも１つを含む単層導電膜として形成しても、同じく上記した材料を少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜等として形成してもよい。尚、これらパターンの形成には、例えばスパッタリング法等を用いることができる。
【００３６】
ベース基板２Ａには、ＳＡＷデバイスのパッケージ等として従来使用されているようなセラミックス，アルミニウム・セラミックス（アルミナ），ビスマスイミド・トリアジンレジン，ポリフェニレンエーテル，ポリイミド樹脂，ガラスエポキシ，又はガラスクロス等のうち何れか１つ以上を主成分とした絶縁体基板を用いることが可能であるが、本発明では、加工が容易で且つウェハレベルで製造が可能であるという観点から、半導体基板であるシリコン基板を用いた場合を例に挙げて説明する。尚、シリコン基板を用いた場合、シリコン基板が持つ抵抗成分によりフィルタ特性が劣化することを防止するために、１０００Ω・ｃｍ以上の抵抗率のシリコン材料を用いると良い。
【００３７】
ベース基板２Ａの主面上には、上述のように、電極パッド５及び金属膜４が形成される。これらの形成にも同様に、例えばスパッタリング法等が用いられ、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む単層導電膜か、又は、金（Ａｕ），アルミニウム（Ａｌ），銅（Ｃｕ），チタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ）の少なくとも１つを含む導電膜が少なくとも２層重ねられた積層導電膜等として形成される。
【００３８】
以上のような圧電基板１１Ａ及びベース基板２Ａの接合には、樹脂等の接着材料を用いることも可能であるが、両金属膜１６，４を常温で直接接合する方法を適用することがより好ましい。更に、接合面（金属面１６，４及び電極パターン１４，５表面：以下、単に接合面という）に表面活性化処理を施すことで、接合強度をより向上させることができる。以下、表面活性化処理を用いた接合方法について図５を用いて詳細に説明する。
【００３９】
本接合方法では、まず、図５（ａ）に示すように、接合面をＲＣＡ洗浄法等で洗浄し、付着している酸化物や吸着物等の不純物Ｘ１及びＸ２を除去する（第１の工程：洗浄処理）。ＲＣＡ洗浄とは、アンモニアと過酸化水素と水とを容積配合比１：１〜２：５〜７で混合した洗浄液や塩素と過酸化水素と水とを容積配合比１：１〜２：５〜７で混合した洗浄液等を用いて行われる洗浄方法の一つである。
【００４０】
次に、洗浄した基板を乾燥（第２の工程）後、図５（ｂ）に示すように、アルゴン（Ａｒ）等の不活性ガス若しくは酸素のイオンビーム等の粒子ビーム又はプラズマ等を接合面に照射することで、残留した不純物Ｘ１１及びＸ２１を除去すると共に、表層を活性化させる（第３の工程：活性化処理）。尚、何れの粒子ビーム又はプラズマを使用するかは、接合する基板の材料に応じて適宜選択される。例えば不活性ガスによる活性化処理は多くの材料で有効であるが、酸化シリコン（ＳｉＯ2）等では酸素のイオンビームやプラズマ等も有効である。
【００４１】
その後、金属膜１６，４及び電極パッド１４，５を位置合わせをしつつ貼り合わせる（第４の工程：貼合せ処理）。ほとんどの材料では、この貼合せ処理を真空中で行うが、窒素や不活性ガス等の高純度ガス雰囲気中又は大気で行える場合もある。また、両基板（１１Ａ，２Ａ）を挟み込むように加圧する必要がある場合も存在する。尚、この工程は常温又は１００℃以下程度に加熱処理した条件下で行うことができる。このように１００℃程度以下に加熱しつつ接合を行うことで、接合強度を向上させることが可能となる。
【００４２】
このように、表面活性化処理を用いた接合方法では、両基板（１１Ａ，２Ａ）を接合した後に、１０００℃以上での高温でアニール処理を施す必要がないため、基板の破損を招く恐れがなく、且つ様々な基板を接合することができる。また、両基板を貼り合わせるための樹脂などの接着材料を必要としないため、パッケージを薄くすることが可能となり、更に、接着材料を用いた場合と比較して小さい接合面積でも十分な接合強度を得ることができるため、パッケージを小型化することが可能となる。更にまた、以上のような接合方法を用いることで、ウェハレベルで全ての工程を行うことが可能となるため、多面取り構造の圧電基板及びベース基板を用いて一度に複数のＳＡＷデバイス１を作成することが可能となり、製造工程の簡略化及び歩留りの向上を実現することができる。
【００４３】
以上のような基本概念に基づくことで、本発明では、ＩＤＴ１３を封止するキャビティ９を可能な限り縮小することが可能となる。また、圧電基板１１Ａ及びベース基板２Ａの接合に表面活性化処理を用いた接合方法を採用しているため、必要な接合強度を得るための接合面積が縮小でき、ＳＡＷデバイスを最大限に小型化することができる。更に、ベース基板２Ａとして、ウェハレベルでの加工が容易で且つ安価なシリコン基板を用いているため、製造工程を簡略化でき、且つ安価にＳＡＷデバイスを歩留り良く作成することが可能となる。以下、以上のような基本概念に基づく本発明の実施の形態について例を挙げて説明する。
【００４４】
〔第１の実施形態〕
先ず、本発明の第１の実施形態について図面を用いて詳細に説明する。図６から図８は、本実施形態によるＳＡＷデバイス２１の構成を示す図である。尚、図６（ａ）はＳＡＷデバイス２１におけるＳＡＷ素子２０の構成を示す上面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。また、図７（ａ）はＳＡＷデバイス２１におけるベース基板２２の構成を示す上面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図であり、（ｃ）はベース基板２２の構成を示す裏面図である。更に、図８はＳＡＷデバイス２１の断面図（但し、Ｂ−Ｂ断面及びＣ−Ｃ断面に相当）である。
【００４５】
図６（ａ）及び（ｂ）に示すように、本実施形態によるＳＡＷ素子２０は、圧電基板１１Ａとして例えばＬＴ基板１１を用いて形成され、この主面上に、梯子（ラダー）型に接続されるＩＤＴ１３及び電極パッド１４と、これらを相互に接続する配線パターン１５とが形成された構成を有している。個々のＩＤＴ１３，電極パッド１４及び配線パターン１５の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４６】
また、図７（ａ）から（ｃ）に示すように、本実施形態によるベース基板２２は、例えばシリコン基板２を用いて形成され、この主面上に、電極パッド１４と位置合わせされた電極パッド５が形成された構成を有している。個々の電極パッド５の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４７】
このほか、図７に示すベース基板２２は、電極パッド５を囲む領域であって金属膜１６と位置合わせされた領域に、上述したような金属膜４を有している。この金属膜４は、上述にもあるように、シリコン基板２を貫通するビア７ａに充填された導電体（例えば金属バンプ等）７によりベース基板２２裏面に電気的に露出しており、ここから接地されている。即ち、本実施形態において、ＩＤＴ１３，電極パッド１４，５及び配線パターン１５を取り囲むように形成された金属膜１６，４は接地されている。
【００４８】
以上のような構成を有するＳＡＷ素子２０を、ベース基板２２の主面に対してフェイスダウン状態、即ち、両基板１１，２の主面を向かい合わせた状態で貼り合わせることで、図８に示すようなＳＡＷデバイス２１が作成される。貼り合わせには上述したような表面活性化処理を用いた接合方法を用いる。また、この貼り合わせにより、電極パッド１４，５も接合される。尚、他の構成は上述の基本概念で触れた通りであるため、ここでは詳細な説明を省略する。
【００４９】
次に、以上のような構成を有するＳＡＷデバイス２１の製造方法について図面を用いて詳細に説明する。図９はＳＡＷデバイス２１におけるＳＡＷ素子２０を作成する際の製造プロセスを示す図であり、図１０はベース基板２２を作成する際の製造プロセスを示す図である。
【００５０】
ＳＡＷ素子２０の作成では、図９（ａ）に示すように、例えば厚さ２５０μｍのＬＴ基板１１を使用する。ＬＴ基板１１の主面上には、図９（ｂ）に示すように、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の下地層として、例えばアルミニウム（Ａｌ）等の金属を主成分とした電極膜１３Ａを形成する。次に、形成した電極膜１３Ａ上に、フォトリソグラフィ技術を用いてＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６のパターン（図６（ａ）参照）に沿ったマスク２５を形成し（図９（ｃ）参照）、これに対してエッチングを行うことで、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の形状にパターニングされた電極膜１３Ｂを形成する（図９（ｄ）参照）。
【００５１】
このようにＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６の下地層となる電極膜１３Ｂを形成すると、次に、残ったマスク２５を除去した後、図９（ｅ）に示すように、電極膜１３Ｂが形成された主面全体を覆うように、酸化シリコン（ＳｉＯ2）等で絶縁膜２６を形成する。その後、上述したように、電極パッド１４と金属膜１６とを比較的高抵抗な配線パターン（１７）で接続するためのマスク２７をフォトリソグラフィ技術を用いて形成し（図９（ｆ）参照）、これに対してエッチングを行うことで（図９（ｇ）参照）、配線パターン１７を形成する。この際、電極膜１３Ｂ上に、これを保護する目的で絶縁膜２８を図９（ｇ）に示すように、残しておいても良い。
【００５２】
次に、本製造方法では、これらを覆うように金属膜１４Ａを形成し（図９（ｈ）参照）、これに上記した少なくともＩＤＴ１３，電極パッド１４の一部及び金属膜１６の一部以外の領域の金属膜１４Ａを除去するためのマスク２９をフォトリソグラフィ技術を用いて形成して（図９（ｉ）参照）、これに対してエッチングを行う（リフトオフ）。これにより、ＩＤＴ１３，電極パッド１４，配線パターン１７及び金属膜１６が形成される（図９（ｊ）参照：但し、（ｊ）には電極パッド１４及び金属膜１６のみを示す）。この際、ＩＤＴ１３，電極パッド１４及び配線パターン１７の膜厚が、金属膜１６の膜厚と同程度となるように構成することが好ましい。これにより、ベース基板２２とＳＡＷ素子２０とを貼り合わせた際に、ＩＤＴ１３が何れかの構成と接触したり、電極パッド１４が電極パッド５と接合されなかったりという不具合を回避することができる。
【００５３】
また、本製造方法では、電極パッド１４と金属膜１６とを配線パターン１７で接続する場合を例に挙げたが、ＬＴ基板１１に比抵抗が１０-14から１０-7Ω・ｍという、比較的高抵抗な材料基板を用いた場合では、配線パターン１７を形成する工程を省略し、製造方法を簡略化することもできる。
【００５４】
また、ベース基板２２の作成では、図１０（ａ）に示すように、例えば厚さ２５０μｍのシリコン基板２を使用する。シリコン基板２の主面上には、図１０（ｂ）に示すように、後に電極パッド５及び金属膜４に加工するための金属膜４Ａを形成する。その後、形成した金属膜４Ａを電極パッド５及び金属膜４の形状にパターニングするためのマスク３５をフォトリソグラフィ技術を用いて形成し（図１０（ｃ）参照）、これに対してエッチングを行う（図１０（ｄ）参照）。これにより、電極パッド５及び金属膜４に形成される。尚、本製造方法において、マスク３５には、ビア６ａ，７ａを形成する際のパターンも含まれている。
【００５５】
次に、本製造方法では、電極パッド５及び金属膜４をシリコン基板２裏面にまで電気的に導出させるためのビア６ａ，７ａを形成する。この工程では、先ず図１０（ｅ）に示すように、ビア６ａ，７ａを形成する領域以外の領域にマスク３６をフォトリソグラフィ技術を用いて形成し、これに対して反応性イオンエッチング（ＲＩＥ：特にＤｅｅｐ−ＲＩＥ）を行う。これにより、図１０（ｆ）に示すような、垂直方向に延在するビア６ａ，７ａが形成される。尚、残ったマスク３６は、エッチング後、除去される。
【００５６】
このようにＳＡＷ素子２０及びベース基板２２を形成すると、本実施形態では、上述における図５を用いて説明したような接合方法を用いて両基板を接合する。これにより、本実施形態によるＳＡＷデバイス２１が形成される。図１０（ｆ）において作成されたビア６ａ，７ａには、上述にもあるように、金属バンプ等の導電体が充填される（図８におけるビア配線６、７）。これにより、電極パッド１４（５も含む）及び金属膜１６（４も含む）がベース基板２２裏面まで電気的に引き出される。但し、このような導電体の充填工程は、基板（１１，２）接合後に設けても、接合する前に設けても良い。
【００５７】
また、図１０で説明したベース基板２２の製造方法は、エッチング（Ｄｅｅｐ−ＲＩＥも含む）を金属膜４Ａを形成した側から行った場合、即ち全ての工程を同一面（主面）側から行った場合を例示している。これに対し、エッチング（Ｄｅｅｐ−ＲＩＥも含む）を金属膜４Ａを形成した側と反対側（裏面側）から行うように構成することも可能である。これを図１１を用いて説明する。
【００５８】
図１１において、（ｂ）に示す工程までは図１０における（ｂ）までの工程と同様である。その後、本製造方法では、図１１（ｃ）に示すように、形成した金属膜４Ａ上に、これを電極パッド５’及び金属膜４’の形状にパターニングするためのマスク３５’をフォトリソグラフィ技術を用いて形成し、これに対してエッチングを行う（図１１（ｄ）参照）。これにより、電極パッド５’及び金属膜４’が形成される。尚、本製造方法では、マスク３５’に、ビア６ａ，７ａを形成するためのパターンが含まれていない。
【００５９】
次に、本製造方法では、シリコン基板２の裏面（但し、図１１（ｅ）以降ではシリコン基板２の表裏を逆にして表示する）にマスク３６’をフォトリソグラフィ技術を用いて形成し（図１１（ｅ）参照）、これに対してＲＩＥ（特にＤｅｅｐ−ＲＩＥ）を行うことで、ビア６ａ，７ａを形成する（図１１（ｆ）参照）。尚、残ったマスク３６’は、エッチング後、除去される。
【００６０】
このように構成することで、本製造方法では、形成した金属膜４’及び電極パッド５’をエッチングしないため、接合時に金属膜４’，１６及び電極パッド５’，１４のセルフアライメントが可能となり、製造工程が容易化できる。尚、ＳＡＷ素子２０は、図９に示す製造方法と同様の方法で製造できるため、ここでは説明を省略する。
【００６１】
また、上記した各製造方法では、ＳＡＷ素子２０とベース基板２２とそれぞれ個別に作成した後に接合するように構成した場合を例に挙げている。これに対し、本実施形態では、例えばシリコン基板２にビア６ａ，７ａを形成する工程を、ベース基板２２とＳＡＷ素子２０とを接合した後に行うように構成することも可能である。これを図１２を用いて詳細に説明する。但し、本製造方法においてＳＡＷ素子１２の製造プロセスは、図９を用いて上述した工程と同様であるため、説明を省略する。
【００６２】
図１２において、（ｄ）に示す工程までは図１１における（ｄ）に示す工程と同様である。その後、本製造方法では、図１２（ｅ）に示すように、シリコン基板２の主面（但し、図１２（ｅ）以降ではシリコン基板２の表裏を逆にして表示する）に図９のように製造したＳＡＷ素子２０を貼り合わせた後、シリコン基板２の裏面にマスク３６’をフォトリソグラフィ技術を用いて形成し（図１２（ｆ）参照）、これに対してＲＩＥ（特にＤｅｅｐ−ＲＩＥ）を行うことで、ビア６ａ，７ａを形成する（図１２（ｇ）参照）。尚、残ったマスク３６’は、エッチング後、除去される。
【００６３】
このように構成することで、本製造方法では、図１１に示す製造方法と同様に、形成した金属膜４’及び電極パッド５’をエッチングしないため、接合時に金属膜４’，１６及び電極パッド５’，１４のセルフアライメントが可能となり、製造工程が容易化できる。
【００６４】
以上のような製造方法を用いることで、本実施形態では上記したような構成及び効果を得られるＳＡＷデバイス２１が作成できる。
【００６５】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて詳細に説明する。図１３は、本実施形態によるＳＡＷデバイスにおけるベース基板３２の構成を示す図である。尚、図１３（ａ）はベース基板３２の上面図を示し、（ｂ）は（ａ）のＤ−Ｄ断面図を示し、（ｃ）はベース基板３２の裏面図を示す。尚、本実施形態におけるＳＡＷ素子は第１の実施形態で例示したＳＡＷ素子２０と同様な構成とすることが可能である。
【００６６】
図１３（ａ）から（ｃ）に示すように、本実施形態によるベース基板３２には主面上に所定の電気素子が形成されている。この電気素子としては、例えばＳＡＷ素子２０の入力インピーダンスを変換することで、外部回路とＳＡＷ素子２０とのインピーダンスを整合するための整合回路等が挙げられる。尚、図１３は、インダクタＬ１とコンデンサＣ１とを含んでなる整合回路を形成した場合を示している。この整合回路の一例を図１４に示す。図１４に示すように、本実施形態において例示する整合回路は、インダクタＬ１がＳＡＷ素子２０の入力端を分岐し接地する配線上に設けられ、コンデンサＣ１がＳＡＷ素子２０の２つの出力端を結ぶ配線上に設けられた構成を有している。これにより、外部回路とのインピーダンス整合が図られ、フィルタ特性の劣化を防止することができる。但し、本発明による電気素子は図１４に示す整合回路に限定されず、目的及び用途・特性に応じて種々変形することが可能である。
【００６７】
また、以上のような電気素子は、ベース基板３２における電極パッド５及び金属膜４を形成する工程の前又は後若しくは同時に、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）や金（Ａｕ）等を材料としてスパッタリング方等により作成される。
【００６８】
以上のように、電気素子を含めてＳＡＷデバイスを作成することで、外部回路として、これを必要とせず、結果的に汎用性のある高性能なＳＡＷデバイスを作成することが可能となる。尚、他の構成，製造方法及び効果は上述した第１の実施形態と同様であるためここでは説明を省略する。
【００６９】
〔第３の実施形態〕
次に、本発明の第３の実施形態について図面を用いて詳細に説明する。図１５は、本実施形態によるＳＡＷデバイスにおけるＳＡＷ素子４０の構成を示す図である。尚、図１５（ａ）はＳＡＷ素子４０の上面図を示し、（ｂ）は（ａ）のＥ−Ｅ断面図を示す。
【００７０】
図１５（ａ），（ｂ）に示すように、本実施形態によるＳＡＷ素子４０は、圧電基板（本説明ではＬＴ基板４１ａとする）の裏面に圧電材料とは異なる材料で形成された基板（これを支持基板とし、以下の説明ではシリコン基板４１ｂを例示する）を接合することで接合基板４１が作成された構成を有している。
【００７１】
本実施形態において支持基板としては、圧電基板（ＬＴ基板４１ａであればＬＴ基板）よりもヤング率が小さく且つ線膨張係数が小さい基板を用いることが好ましい。これを満足し、且つ実際に使用できる基板材料としては、例えばサファイア基板やシリコン基板等が挙げられる。このように、圧電基板よりもヤング率が小さく且つ線膨張係数が小さい基板を支持基板として圧電基板の裏面に貼り合わせることで、例えば熱による圧電基板の膨張を抑制することが可能となるだけでなく、圧電基板の強度を支持基板で得ることが可能となるため、支持基板を含めてＳＡＷ素子全体を更に薄型化することが可能となる。また、特に加工のし易いシリコン基板を用いた場合では、このような接合基板（圧電基板と支持基板とが接合された基板）を用いたＳＡＷ素子の製造を容易且つ高精度に行うことが可能となるだけでなく、ウェハレベルでの製造が可能となるため、製造効率を向上させることが可能となる。但し、シリコン基板を用いた場合では、これの抵抗成分によるＳＡＷ素子のフィルタ特性が劣化することを防止するための、比抵抗が１０００Ω・ｃｍ以上のシリコン基板を用いることが好ましい。
【００７２】
また、圧電基板（ＬＴ基板４１ａ）と支持基板（シリコン基板４１ｂ）との接合には、上述した表面活性化処理を用いた基板接合方法を用いることが好ましい。これにより、樹脂等を用いた場合よりもＬＴ基板４１ａとシリコン基板４１ｂの接合強度を向上させることが可能となるだけでなく、常温での接合も可能となるため、製造時の破損や特性劣化を防止すること可能となる。更に、接合強度が向上するため、接合面積を小さくでき、結果としてＳＡＷ素子４０をより小型化することが可能となる。更にまた、接合強度が向上することは、ＬＴ基板４１ａの熱膨張をシリコン基板４１ｂが効率良く抑制することに繋がるため、より周波数温度特性を安定化することが可能となる。
【００７３】
次に、以上のようなＳＡＷ素子４０の製造方法を、図１６を用いて詳細に説明する。本実施形態によるＳＡＷ素子４０の作成では、図１６（ａ）に示すように、例えば厚さ２５０μｍ程度のＬＴ基板４１Ａと、同様に厚さ２５０μｍ程度のシリコン基板４１Ｂとを接合する。この接合には、上述したように、両基板の接合面に表面活性化処理を施す工程を有する基板接合方法を用いることが好ましい。但し、これに限定されず、樹脂等の接着剤を用いることも可能である。
【００７４】
次に、本製造方法では、図１６（ｂ）に示すように、貼り合わせた基板（４１Ａ，４１Ｂ）をそれぞれ切削・研磨することで、所望する厚さまで薄くする。これにより、ＬＴ基板単体と比較して薄型化された接合基板４１が作成される。以降の工程は、図９における（ｂ）以降において、ＬＴ基板１１を接合基板４１に置き換えることで容易に実現できるため、ここでは説明を省略する。尚、シリコン基板４１Ｂの切削・研磨は、上述のように、ＬＴ基板４１ａ上にＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６等を形成する前であっても良いが、これに限定されず、ＩＤＴ１３，電極パッド１４，配線パターン１５及び金属膜１６等の形成後であっても、ベース基板との接合後であってもよい。
【００７５】
以上のように圧電基板に支持基板を接合することで、上述した効果を得るだけでなく、製造工程において圧電基板が破損することも防止できるため、ＳＡＷ素子の歩留りが向上できる。尚、他の構成，製造方法及び効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００７６】
〔第４の実施形態〕
次に、本発明の第４の実施形態について図面を用いて詳細に説明する。上述した各実施形態におけるＳＡＷ素子（２０）及びベース基板（２２，３２）は、例えば図１７に示すように、多面取り構造の基板（５０Ａ，５２Ａ）として一度に複数作成することも可能である。尚、図１７では、例として第１の実施形態で述べたＳＡＷ素子２０又はベース基板２２が２次元配列された多面取り構造の基板（５０Ａ，５２Ａ）を示している。
【００７７】
以上のように多面取り構造の基板（５０Ａ，５２Ａ）を上述した何れかの製造方法と同様の方法により貼り合わせて、一度に複数のＳＡＷデバイスを作成するように構成することで、本実施形態では、ＳＡＷデバイスを製造する際のコストを下げることが可能となり、結果としてＳＡＷデバイスを安価に提供することが可能となる。
【００７８】
また、多面取り構造の基板（５０Ａ，５２Ａ）を用いて作成する際、図１１（ｆ）又は図１２（ｇ）に示す工程において、ビア６ａ，７ａと同時にダイシングする際の溝も形成することで、ダイシング時、即ちＳＡＷデバイスを個片化する際の作業を正確且つ迅速に行うことが可能となる。尚、他の構成及び製造方法並びに効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００７９】
〔第５の実施形態〕
更に、上述した第４の実施形態に限らず、例えば第３の実施形態のように、圧電基板に支持基板が接合されたＳＡＷ素子を作成する際も、図１８に示すような多面取り構造の基板６０Ａとすることが可能である。尚、図１８では、例として第３の実施形態で述べたＳＡＷ素子４０が２次元配列された多面取り構造の基板６０Ａを示している。また、ベース基板に関しては、第４の実施形態と同様であるため、ここでは説明を省略する。
【００８０】
以上のように多面取り構造の基板６０Ａを上述した何れかの製造方法と同様の方法により貼り合わせて、一度に複数のＳＡＷ素子を作成するように構成することで、本実施形態では、ＳＡＷ素子を製造する際のコストを下げることが可能となり、結果としてＳＡＷデバイスを安価に提供することが可能となる。尚、他の構成及び製造方法並びに効果は、上述した各実施形態と同様であるため、ここでは説明を省略する。
【００８１】
〔第６の実施形態〕
次に、本発明の第６の実施形態について図面を用いて詳細に説明する。本実施形態は、上述したようなベース基板（２２，４２）を低温焼成セラミックス（ＬＴＣＣ）やプリント基板等に直に形成した場合の例である。図１９に、本実施形態におけるベース基板（以下の説明では第１の実施形態で述べたベース基板２２を例に挙げる）が形成されたＬＴＣＣ７２Ａの構成を示す上面図である。
【００８２】
図１９に示すように、ＬＴＣＣ７２Ａ上には、送信用回路チップ８１，受信用回路チップ８２及びＲＦ回路８３が搭載されており、送信用回路チップ８１及び受信用回路チップ８２と、ＲＦ回路８３とを結ぶそれぞれの伝送線路上に、送信用フィルタ及び受信用フィルタを設けるためのベース基板７２ａ，７２ｂが形成されている。このように構成されたＬＴＣＣ７２Ａに、例えば第１の実施形態で述べたＳＡＷ素子２０を接合することで、本実施形態では、ＳＡＷデバイスの占める体積をより縮小することが可能となる。尚、他の構成，製造方法及び効果は上述した各実施形態と同様であるため、ここでは説明を省略する。
【００８３】
〔第７の実施形態〕
また、上述した各実施形態では、ＳＡＷ素子に１つのフィルタが形成された場合を例に挙げて説明したが、本発明はこれに限定されず、例えば図２０（ａ）に示すような送信用フィルタ９０ａと受信用フィルタ９０ｂとを有するデュプレクサ９０として形成したＳＡＷ素子に対しても同様に適用することが可能である。
【００８４】
また、この際、図２０（ｂ）に示すデュプレクサ９０を用いたＳＡＷデバイス９１の回路構成のように、送信用フィルタ９０ａ及び受信用フィルタ９０ｂに対してコモン端子である入力端子と、送信用フィルタ９０ａ又は受信用フィルタ９０ｂ若しくはその両方との間に、第３の実施形態で説明した構成による整合回路等を組み込むように構成するとよい。尚、整合回路は、インダクタＬ２とこれを挟むように並列に設けられたコンデンサＣ２，Ｃ３とを有してなるローパスフィルタとして構成されている。ここで、送信用フィルタ９０ａの共振周波数が受信用フィルタ９０ｂの共振周波数よりも低く、且つ送受信の周波数関係がこれと逆である場合には、高い周波数側に上記のローパスフィルタを接続すれば良い。また、整合回路はローパスフィルタに限定されるものでない。
【００８５】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【図面の簡単な説明】
【００８６】
【図１】従来技術によるＳＡＷデバイス１００の構成を示す図であり、（ａ）はＳＷデバイス１００の斜視図であり、（ｂ）は（ａ）のＦ−Ｆ断面図である。
【図２】従来技術によるＳＡＷデバイス２００の構成を示す図であり、（ａ）はＳＡＷデバイス２００に実装されるＳＡＷ素子２１０の構成を示す斜視図であり、（ｂ）はＳＡＷデバイス２００の断面図である。
【図３】従来技術によるデュプレクサ３００の構成を示す図であり、（ａ）はデュプレクサ３００の構成を示す断面図であり、（ｂ）はデュプレクサ３００に実装されるＳＡＷ素子３１０の構成を示す上面図である。
【図４】本発明の基本概念によるＳＡＷデバイス１の構成を示す図であり、（ａ）はＳＡＷデバイス１の斜視図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図５】本発明において使用する表面活性化処理を用いた接合方法を説明するための図である。
【図６】本発明の第１の実施形態によるＳＡＷ素子２０の構成を示す図であり、（ａ）はＳＡＷ素子２０の上面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図７】本発明の第１の実施形態によるベース基板２２の構成を示す図であり、（ａ）はベース基板２２の上面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図であり、（ｃ）はベース基板２２の裏面図である。
【図８】本発明の第１の実施形態によるＳＡＷデバイス２１の構成を示す断面図である。
【図９】図６に示すＳＡＷ素子２０の製造方法を示すプロセス図である。
【図１０】図７に示すベース基板２２の製造方法を示すプロセス図である。
【図１１】図７に示すベース基板２２の他の製造方法を示すプロセス図である。
【図１２】図８に示すＳＡＷデバイス２１の他の製造方法を示すプロセス図である。
【図１３】本発明の第２の実施形態によるベース基板３２の構成を示す図であり、（ａ）はベース基板３２の上面図であり、（ｂ）は（ａ）のＤ−Ｄ断面図であり、（ｃ）はベース基板３２の裏面図である。
【図１４】本発明の第２の実施形態によるＳＡＷデバイスの回路構成を示す図である。
【図１５】本発明の第３の実施形態によるＳＡＷ素子４０の構成を示す図であり、（ａ）はＳＡＷ素子４０の上面図であり、（ｂ）は（ａ）のＥ−Ｅ断面図である。
【図１６】本発明の第３の実施形態における接合基板４１を作成する際の工程を示すプロセス図である。
【図１７】本発明の第４の実施形態による多面取り構造の基板の構成を示す図であり、（ａ）は図６に示すＳＡＷ素子２０が２次元配列された基板５０Ａの上面図を示し、（ｂ）は図７に示すベース基板２２が２次元配列された基板５２Ａの上面図を示す。
【図１８】本発明の第５の実施形態によるＳＡＷ素子４０が２次元配列された多面取り構造の基板６０Ａの構成を示す上面図である。
【図１９】本発明の第６の実施形態によるＬＴＣＣ７２Ａの構成を示す上面図である。
【図２０】本発明の第７の実施形態によるデュプレクサ９０の構成を示す図であり、（ａ）はデュプレクサ９０の構成を示す上面図であり、（ｂ）はデュプレクサ９０を用いて作成したＳＡＷデバイス９１の回路構成を示す図である。
【符号の説明】
【００８７】
１、２１、９１ ＳＡＷデバイス
２、４１Ｂ，４１ｂ シリコン基板
２Ａ、２２、３２ ベース基板
４、４’、１６ 金属膜
４Ａ、１３Ａ、１３Ｂ 電極膜
５、５’、１４ 電極パッド
６、７ ビア配線
６ａ、７ａ ビア
９ キャビティ
１０、２０、４０ ＳＡＷ素子
１１、４１Ａ、４１ａ ＬＴ基板
１１Ａ 圧電基板
１３ ＩＤＴ
１４Ａ 金属膜
１５、１７ 配線パターン
２５、２７、２９、３５、３５’、３６、３６’ マスク
２６、２８ 絶縁膜
４１ 接合基板
５０Ａ，５２Ａ、６０Ａ 基板
７２Ａ ＬＴＣＣ
７２ ベース基板
８１ 送信用回路チップ
８２ 受信用回路チップ
８３ ＲＦ回路
９０ デュプレクサ
９０ａ 送信用フィルタ
９０ｂ 受信用フィルタ
Ｌ１、Ｌ２ インダクタ
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｘ１、Ｘ２、Ｘ１１、Ｘ１２ 不純物
【特許請求の範囲】
【請求項１】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、
前記櫛形電極を取り囲むように前記第１の主面上に形成された第１の膜と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成された第２の膜とを有し、
前記第１及び第２の膜の表面に活性化処理が施されており、
前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されていることを特徴とする弾性表面波デバイス。
【請求項２】
前記第１及び／又は第２の膜は金属を主成分として形成されていることを特徴とする請求項１記載の弾性表面波デバイス。
【請求項３】
前記第１及び第２の膜の接合面が金を含んでなることを特徴とする請求項１記載の弾性表面波デバイス。
【請求項４】
前記ベース基板が半導体基板又は絶縁体基板で形成されていることを特徴とする請求項１から３の何れか１項に記載の弾性表面波デバイス。
【請求項５】
前記ベース基板がシリコン基板で形成されていることを特徴とする請求項１から３の何れか１項に記載の弾性表面波デバイス。
【請求項６】
前記第２の主面上に形成された電子素子を有することを特徴とする請求項１から５の何れか１項に記載の弾性表面波デバイス。
【請求項７】
前記電子素子は前記櫛形電極及び前記第１の電極パッドを含んで構成された弾性表面波素子への入力インピーダンスを変換するインピーダンス変換回路であることを特徴とする請求項６記載の弾性表面波デバイス。
【請求項８】
前記櫛形電極及び前記第１の電極パッドを複数有することで、送信用フィルタと受信用フィルタとが形成されていることを特徴とする請求項１から７の何れか１項に記載の弾性表面波デバイス。
【請求項９】
前記送信用フィルタと前記受信用フィルタとに共通な入力端子を前記第２の主面上に有し、
前記入力端子と前記送信用フィルタ及び／又は前記受信用フィルタとの間に入力インピーダンスを変換するインピーダンス変換回路を前記第１及び／又は第２の主面上に有することを特徴とする請求項８記載の弾性表面波デバイス。
【請求項１０】
前記ベース基板を貫通するビア配線を有し、
前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出されていることを特徴とする請求項１から９の何れか１項に記載の弾性表面波デバイス。
【請求項１１】
前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、
前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施されていることを特徴とする請求項１から１０の何れか１項に記載の弾性表面波デバイス。
【請求項１２】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスの製造方法であって、
前記第１の主面上に前記櫛形電極を取り囲む第１の膜を形成する第１の工程と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に第２の膜を形成する第２の工程と、
前記第１及び第２の膜の表面に活性化処理を施す第３の工程と、
前記第１及び第２の膜の前記活性化処理が施された面を接合する第４の工程と
を有することを特徴とする弾性表面波デバイスの製造方法。
【請求項１３】
前記第１及び／又は第２の工程は、前記第１及び／又は第２の膜を金属を主成分として形成することを特徴とする請求項１２記載の弾性表面波デバイスの製造方法。
【請求項１４】
前記第２の主面上に所定の電子素子を形成する第５の工程を有することを特徴とする請求項１２又は１３記載の弾性表面波デバイスの製造方法。
【請求項１５】
前記第２の電極パッドを前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出すためのビア配線を形成する第６の工程を有することを特徴とする請求項１２から１４の何れか１項に記載の弾性表面波デバイスの製造方法。
【請求項１６】
前記圧電基板の前記第１の主面と反対側の第４の主面にシリコン基板又はサファイア基板を接合する第７の工程を有し、
前記第７の工程は、前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理を施した後、該圧電基板と該シリコン基板又は該サファイア基板とを接合することを特徴とする請求項１２から１５の何れか１項に記載の弾性表面波デバイスの製造方法。
【特許請求の範囲】
【請求項１】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、
前記櫛形電極を取り囲むように前記第１の主面上に形成され、かつ前記圧電基板の各エッジに沿って設けられた第１の膜と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成され、かつ前記ベース基板の各エッジに沿って設けられた第２の膜とを有し、
前記第１及び第２の膜の表面に活性化処理が施されており、
前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されており、
前記第１の膜及び第２の膜の端は、前記圧電基板及び前記ベース基板の側面と面一に形成され、前記弾性表面波デバイスの側面の一部を構成していることを特徴とする弾性表面波デバイス。
【請求項２】
前記第２の主面上に形成された電子素子を有し、該電子素子は前記圧電基板、前記ベース基板、前記第１の膜及び前記第２の膜で形成される空間内に封止されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【請求項３】
前記ベース基板を貫通するビア配線を有し、
前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【請求項４】
前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、
前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【請求項１】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、
前記櫛形電極を取り囲むように前記第１の主面上に形成された第１の膜と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成された第２の膜とを有し、
前記第１及び第２の膜の表面に活性化処理が施されており、
前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されていることを特徴とする弾性表面波デバイス。
【請求項２】
前記第１及び／又は第２の膜は金属を主成分として形成されていることを特徴とする請求項１記載の弾性表面波デバイス。
【請求項３】
前記第１及び第２の膜の接合面が金を含んでなることを特徴とする請求項１記載の弾性表面波デバイス。
【請求項４】
前記ベース基板が半導体基板又は絶縁体基板で形成されていることを特徴とする請求項１から３の何れか１項に記載の弾性表面波デバイス。
【請求項５】
前記ベース基板がシリコン基板で形成されていることを特徴とする請求項１から３の何れか１項に記載の弾性表面波デバイス。
【請求項６】
前記第２の主面上に形成された電子素子を有することを特徴とする請求項１から５の何れか１項に記載の弾性表面波デバイス。
【請求項７】
前記電子素子は前記櫛形電極及び前記第１の電極パッドを含んで構成された弾性表面波素子への入力インピーダンスを変換するインピーダンス変換回路であることを特徴とする請求項６記載の弾性表面波デバイス。
【請求項８】
前記櫛形電極及び前記第１の電極パッドを複数有することで、送信用フィルタと受信用フィルタとが形成されていることを特徴とする請求項１から７の何れか１項に記載の弾性表面波デバイス。
【請求項９】
前記送信用フィルタと前記受信用フィルタとに共通な入力端子を前記第２の主面上に有し、
前記入力端子と前記送信用フィルタ及び／又は前記受信用フィルタとの間に入力インピーダンスを変換するインピーダンス変換回路を前記第１及び／又は第２の主面上に有することを特徴とする請求項８記載の弾性表面波デバイス。
【請求項１０】
前記ベース基板を貫通するビア配線を有し、
前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出されていることを特徴とする請求項１から９の何れか１項に記載の弾性表面波デバイス。
【請求項１１】
前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、
前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施されていることを特徴とする請求項１から１０の何れか１項に記載の弾性表面波デバイス。
【請求項１２】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスの製造方法であって、
前記第１の主面上に前記櫛形電極を取り囲む第１の膜を形成する第１の工程と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に第２の膜を形成する第２の工程と、
前記第１及び第２の膜の表面に活性化処理を施す第３の工程と、
前記第１及び第２の膜の前記活性化処理が施された面を接合する第４の工程と
を有することを特徴とする弾性表面波デバイスの製造方法。
【請求項１３】
前記第１及び／又は第２の工程は、前記第１及び／又は第２の膜を金属を主成分として形成することを特徴とする請求項１２記載の弾性表面波デバイスの製造方法。
【請求項１４】
前記第２の主面上に所定の電子素子を形成する第５の工程を有することを特徴とする請求項１２又は１３記載の弾性表面波デバイスの製造方法。
【請求項１５】
前記第２の電極パッドを前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出すためのビア配線を形成する第６の工程を有することを特徴とする請求項１２から１４の何れか１項に記載の弾性表面波デバイスの製造方法。
【請求項１６】
前記圧電基板の前記第１の主面と反対側の第４の主面にシリコン基板又はサファイア基板を接合する第７の工程を有し、
前記第７の工程は、前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理を施した後、該圧電基板と該シリコン基板又は該サファイア基板とを接合することを特徴とする請求項１２から１５の何れか１項に記載の弾性表面波デバイスの製造方法。
【特許請求の範囲】
【請求項１】
櫛形電極と該櫛形電極に電気的に接続された第１の電極パッドとが第１の主面上に形成された圧電基板と、前記第１の電極パッドと接続される第２の電極パッドが第２の主面上に形成されたベース基板とを有する弾性表面波デバイスであって、
前記櫛形電極を取り囲むように前記第１の主面上に形成され、かつ前記圧電基板の各エッジに沿って設けられた第１の膜と、
前記第１及び第２の電極パッドを貼り合わせた際に前記第１の膜と対応する前記第２の主面上の領域に形成され、かつ前記ベース基板の各エッジに沿って設けられた第２の膜とを有し、
前記第１及び第２の膜の表面に活性化処理が施されており、
前記第１及び第２の膜の前記活性化処理が施された面を接合することで前記櫛形電極が封止されており、
前記第１の膜及び第２の膜の端は、前記圧電基板及び前記ベース基板の側面と面一に形成され、前記弾性表面波デバイスの側面の一部を構成していることを特徴とする弾性表面波デバイス。
【請求項２】
前記第２の主面上に形成された電子素子を有し、該電子素子は前記圧電基板、前記ベース基板、前記第１の膜及び前記第２の膜で形成される空間内に封止されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【請求項３】
前記ベース基板を貫通するビア配線を有し、
前記ビア配線を介して前記第２の電極パッドが前記ベース基板の前記第２の主面と反対側の第３の主面に電気的に引き出されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【請求項４】
前記圧電基板の前記第１の主面と反対側の第４の主面に接合されたシリコン基板又はサファイア基板を有し、
前記圧電基板と前記シリコン基板又は前記サファイア基板との接合面に活性化処理が施されていることを特徴とする請求項１に記載の弾性表面波デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００６−２４６５３８（Ｐ２００６−２４６５３８Ａ）
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願番号】特願２００６−１５２６６２（Ｐ２００６−１５２６６２）
【出願日】平成１８年５月３１日（２００６．５．３１）
【分割の表示】特願２００３−９６５７７（Ｐ２００３−９６５７７）の分割
【原出願日】平成１５年３月３１日（２００３．３．３１）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願日】平成１８年５月３１日（２００６．５．３１）
【分割の表示】特願２００３−９６５７７（Ｐ２００３−９６５７７）の分割
【原出願日】平成１５年３月３１日（２００３．３．３１）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]