有機強誘電体メモリ
【課題】小型化及び高集積化を図ることができる有機強誘電体メモリを提供する。
【解決手段】有機強誘電体メモリは、複数の画素領域１２１を有する基板１１０と、基板１１０のそれぞれの画素領域１２１に設けられた画素電極１２２と、それぞれの画素電極１２２に設けられた電気光学素子１２４と、電気光学素子１２４を介して複数の画素電極１２２と対向する対向電極１２６と、走査線がゲート電極１３６に電気的に接続され、データ線が一方の電極１３２に電気的に接続され、画素電極１２２が他方の電極１３４に電気的に接続された第１の薄膜トランジスタ１３０と、第１の薄膜トランジスタ１３０を介してデータ線と電気的に接続された第１の電極１４２、第１の電極１４２に対向する第２の電極１４６、第１及び第２の電極１４２，１４６の間に設けられた有機強誘電体層１４４を含む有機強誘電体キャパシタ１４０と、を含む。
【解決手段】有機強誘電体メモリは、複数の画素領域１２１を有する基板１１０と、基板１１０のそれぞれの画素領域１２１に設けられた画素電極１２２と、それぞれの画素電極１２２に設けられた電気光学素子１２４と、電気光学素子１２４を介して複数の画素電極１２２と対向する対向電極１２６と、走査線がゲート電極１３６に電気的に接続され、データ線が一方の電極１３２に電気的に接続され、画素電極１２２が他方の電極１３４に電気的に接続された第１の薄膜トランジスタ１３０と、第１の薄膜トランジスタ１３０を介してデータ線と電気的に接続された第１の電極１４２、第１の電極１４２に対向する第２の電極１４６、第１及び第２の電極１４２，１４６の間に設けられた有機強誘電体層１４４を含む有機強誘電体キャパシタ１４０と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機強誘電体メモリに関する。
【背景技術】
【０００２】
液晶表示デバイスなどの表示デバイス（例えば特許文献１参照）に不揮発性メモリ機能を付加させる場合、例えば、不揮発性メモリデバイスを外付けすることが考えられる。これによれば、表示デバイスと別個に独立して不揮発性メモリを設けなければならず、電子機器の小型化及び高集積化を図ることは難しい。また、１つの表示デバイス基板上に不揮発性メモリ機能を有する薄膜トランジスタ回路を作り込むことにより、同一基板上に表示デバイス及び不揮発性メモリを形成することも考えられるが、その場合であっても、不揮発性メモリは表示デバイスの画素領域を避けて形成せざるを得ず、電子機器の小型化及び高集積化には限界がある。
【特許文献１】特開２００１−１６６３３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、小型化及び高集積化を図ることができる有機強誘電体メモリを提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る有機強誘電体メモリは、
複数の画素領域を有する基板と、
前記基板のそれぞれの前記画素領域に設けられた画素電極と、
それぞれの前記画素電極に設けられた電気光学素子と、
前記電気光学素子を介して複数の前記画素電極と対向する対向電極と、
走査線がゲート電極に電気的に接続され、データ線が一方の電極に電気的に接続され、前記画素電極が他方の電極に電気的に接続された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタを介して前記データ線と電気的に接続された第１の電極、前記第１の電極に対向する第２の電極、前記第１及び第２の電極の間に設けられた有機強誘電体層を含む有機強誘電体キャパシタと、
を含み、
前記有機強誘電体キャパシタは、前記基板のそれぞれの前記画素領域に設けられている。
【０００５】
本発明によれば、走査線をワード線とし、データ線をビット線とし、有機強誘電体キャパシタの第２の電極にプレート線を接続してそれぞれ駆動させることにより、いわゆる１トランジスタ１キャパシタ型の強誘電体メモリとして動作させることができる。さらに、有機強誘電体キャパシタは、画素領域に設けられているので、画素部の外側に平面領域を拡大することがない。したがって、表示機能を備え、かつ小型化及び高集積化を実現した有機強誘電体メモリを提供することができる。なお、従来の強誘電体酸化物キャパシタとは異なり、有機強誘電体キャパシタは低温プロセスで実現することが可能であるため、他素子にダメージを与えることなく画素領域に有機強誘電体キャパシタを形成することができる。
【０００６】
（２）この有機強誘電体メモリにおいて、
前記画素電極に対するスイッチング機能を果たす第２の薄膜トランジスタをさらに含んでもよい。
【０００７】
（３）この有機強誘電体メモリにおいて、
前記有機強誘電体キャパシタに対するスイッチング機能を果たす第３の薄膜トランジスタをさらに含んでもよい。
【０００８】
（４）この有機強誘電体メモリにおいて、
前記画素電極、前記電気光学素子及び前記対向電極に対して並列接続された保持容量をさらに含んでもよい。
【０００９】
（５）この有機強誘電体メモリにおいて、
前記電気光学素子は、液晶素子又は電気泳動素子であってもよい。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
図１は、本発明の実施の形態に係る有機強誘電体メモリの断面図であり、図２〜図６は、この有機強誘電体メモリの製造方法の一部を示す図であり、図７は、図１の構造図に対応する有機強誘電体メモリの回路図である。
【００１２】
１．有機強誘電体メモリ
有機強誘電体メモリ１００は、基板１１０と、画素部１２０と、第１の薄膜トランジスタ１３０と、有機強誘電体キャパシタ１４０と、を含む。
【００１３】
本実施の形態では、有機強誘電体メモリ１００は、メモリ機能のみならず表示機能も備え、すなわち表示デバイス（図１では液晶表示デバイス）を兼ねている。この表示デバイスを兼ねている有機強誘電体メモリ１００には、Ｙ方向に複数配列されそれぞれＸ方向（Ｙ方向に対する直交方向）に延びる複数の走査線と、Ｘ方向に複数配列されそれぞれＹ方向に延びる複数のデータ線と、複数の走査線及びデータ線により特定される複数の画素を含む画素部１２０とが配置されている。図７に示すように、第１の薄膜トランジスタ１３０は一方がデータ線に電気的に接続され、他方が画素部１２０に電気的に接続されることにより、アクティブマトリクス型の表示デバイスが構成されている。なお、走査線及びデータ線は、図示しない走査ドライバ及びデータドライバにより制御されており、有機強誘電体メモリ１００は、上述したもののほか、電源回路、コントローラなど表示機能に必要な回路ブロックを有することができる。
【００１４】
まず、図１を参照して有機強誘電体メモリ１００の構造の詳細について説明する。
【００１５】
（１−１）基板１１０は絶縁基板であり、例えばガラス基板又は樹脂フィルムなどのフレキシブル基板が挙げられる。基板１１０上には、絶縁層（例えば酸化（又は窒化）シリコン層）１１２が設けられていてもよい。なお、基板１１０は、表示パネルということができる。
【００１６】
（１−２）基板１１０（絶縁層１１２）上には第１の薄膜トランジスタ１３０が形成されている。第１の薄膜トランジスタ１３０は、例えば高温ポリシリコン、低温ポリシリコン、あるいはアモルファスシリコン薄膜トランジスタで形成することができる。この場合、シリコン薄膜トランジスタ回路は、耐プロセス性のある基板上に先ず形成され、次いで転写法により、画素部１２０が形成される基板１１０上に回路を転写し形成することができる。なお、第１の薄膜トランジスタ１３０は、例えば有機薄膜トランジスタで形成することもできる。この場合、基板１１０が耐プロセス性の乏しい樹脂フィルムなどのフレキシブル基板上であっても、直接、有機薄膜トランジスタ回路を形成できる。
【００１７】
第１の薄膜トランジスタ１３０がポリシリコン薄膜トランジスタの場合について説明する。第１の薄膜トランジスタ１３０は、ソース領域１３２、チャネル領域１３３、ドレイン領域１３４、ゲート絶縁層１３５、ゲート電極１３６を含む。ソース領域１３２、チャネル領域１３３及びドレイン領域１３４は、ポリシリコン層に所定の不純物を注入及び拡散させることにより形成されている。ゲート絶縁層１３５は、少なくともチャネル領域１３３上に形成され、例えばソース領域１３２、チャネル領域１３３及びドレイン領域１３５上に形成されていてもよい。ゲート電極１３６は、例えばＡｌ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ合金、ＭｏＷ合金，Ｃｒなどの金属により形成することができる。
【００１８】
また、第１の薄膜トランジスタ１３０のソース領域１３２は、データ線１６０に電気的に接続され、ドレイン領域１３４は、画素部１２０（詳しくは画素電極１２２）に電気的に接続されている。
【００１９】
（１−３）画素部１２０は、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０の上方に形成されている。図１に示す例では、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０の上に必要に応じて絶縁層１５０〜１５４が形成され、それらの上に画素部１２０が形成されている。画素部１２０は、少なくとも、複数の画素電極１２２と、複数の画素電極１２２のそれぞれに設けられた電気光学素子１２４と、電気光学素子１２４を介して複数の画素電極１２２と対向する対向電極１２６と、を含む。画素部１２０は、複数行複数列に配列された複数の画素に分割することができる。なお、画素電極１２２及び対向電極１２６は、例えばＩＴＯ（Indium Tin Oxide）等からなる透明電極であってもよい。
【００２０】
それぞれの画素電極１２２は、１つの画素に対応する画素領域１２１に配置されている。対向電極１２６は、複数行複数列に配列された複数の画素電極１２２に対する共通電極として設けられている。図１に示す例では、電気光学素子１２４は液晶素子であり、液晶素子は上下に挟まれた配向膜１２３，１２５により封止されている。また、対向電極１２６上には、カラーフィルタ１２７、ブラックマトリクス１２８、基板１１０に対向する対向基板（透明基板）１７０が設けられている。なお、液晶パネルの場合、基板１１０には図示しないバックライトが設けられる。
【００２１】
（１−４）有機強誘電体キャパシタ１４０は、基板１１０（絶縁層１１２）上に形成されており、第１の電極（図１では下部電極）１４２と、第１の電極１４２に対向する第２の電極（図１では上部電極）１４６と、第１及び第２の電極１４２，１４６の間に設けられた有機強誘電体層１４４と、を含む。有機強誘電体キャパシタ１４０を設けることにより、第１の薄膜トランジスタ１３０を選択トランジスタとする、いわゆる１トランジスタ１キャパシタ型（蓄積容量型）の強誘電体メモリとして動作させることができる。
【００２２】
図１に示す例では、下部側の第１の電極１４２がドレイン領域１３４に電気的に接続されている。
【００２３】
有機強誘電体層１４４は、少なくとも第１及び第２の電極１４２，１４６の間に設けられ、例えば下部側の第１の電極１４２上のみに設けられていてもよいし、基板１１０の全面の上方に設けられていてもよい。有機強誘電体層１４４の強誘電体材料としては、例えばポリ（フッ化ビニリデン／トリフルオロエチレン）（Ｐ（ＶＤＦ／ＴｒＦＥ））、ポリフッ化ビニリデン（ＰＶＤＦ）、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー、偶数及び奇数ナイロン、シアン化ビニリデンコポリマー、ポリ尿素などが挙げられる。なお、第１の電極１４２及び第２の電極１４６は、例えばＡｌ、Ａｕ、Ａｇ、Ｃｕなどの金属材料、あるいは導電性有機材料等により形成することができる。
【００２４】
本実施の形態では、複数の画素領域１２１のそれぞれに、少なくとも１つの有機強誘電体キャパシタ１４０が設けられている。そして、それぞれの有機強誘電体キャパシタ１４０は、画素領域１２１（例えば画素電極１２２の内側）に設けられている。これによれば、画素部１２０の外側に平面領域を拡大することがないので小型化及び高集積化を図ることができる。
【００２５】
（１−５）次に、上述した構造を有する有機強誘電体メモリ１００の動作の概略について説明する。
【００２６】
前提として、強誘電体メモリは、強誘電体が有する双安定な分極状態を利用した不揮発性メモリである。分極―電界曲線におけるヒステリシスカーブを特徴とする強誘電体は、強誘電体に印加される電圧が０Ｖであっても、分極状態が消えない不揮発性の性質を有する。この分極状態には、強誘電体に印加された電圧が正の時と負の時とで２つ存在し、これら２つの分極状態の一方を唐O煤A他方を唐P狽ノそれぞれ対応させることで、強誘電体を不揮発性メモリの媒体として利用することができる。本実施の形態に係る有機強誘電体メモリは、走査線をワード線とし、データ線をビット線とし、有機強誘電体キャパシタの他端（第２の電極）に保持容量線（プレート線）を接続してそれぞれ駆動させることにより、不揮発性メモリとして動作させることができる。
【００２７】
図７に示す回路図は、パネル表示（図７ではＬＣＤ；Liquid Crystal Display）動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に低い場合に適用することができる。すなわち、ＬＣＤ動作電圧が印加されても、有機強誘電体メモリの分極反転が生じない場合に適用することができる。
【００２８】
まず、普段のＬＣＤ動作時においては、ＬＣＤ動作電圧の方が有機強誘電体キャパシタ１４０の動作電圧よりも十分に低いため、有機強誘電体キャパシタ１４０の記憶状態（分極状態唐O薄狽ヘ唐P煤jは影響を受けず、ＬＣＤ動作に関わらずその記憶状態を維持する。すなわち、ＬＣＤ動作電圧により有機強誘電体キャパシタ１４０の情報が書き換えられることがない。なお、このとき、有機強誘電体キャパシタ１４０はＬＣＤ動作用の保持容量として機能する。
【００２９】
他方、メモリ動作時においては、上述したようにワード線、ビット線、プレート線をそれぞれ駆動させることにより、有機強誘電体キャパシタ１４０の記憶状態を適宜制御することができる。
【００３０】
本実施の形態に係る有機強誘電体メモリによれば、１つの画素領域にある有機強誘電体に１つの情報を記憶させることができるため、例えば、パネル表示情報をそのまま記憶させることができる。これにより、外付けのメモリデバイスがなくても記憶した画像データを読み出すことにより、例えば電源オフ時の画像を電源オン時にそのまま表示することができる。あるいは、有機強誘電体メモリをパネル表示情報とは別に単独に不揮発性メモリとして機能させることもできる。いずれにしても本実施の形態に係る有機強誘電体メモリによれば、有機強誘電体キャパシタ１４０が画素領域１２１に設けられているので、外付けメモリが不要であることは当然ながら、画素部１２０の外側に平面領域を拡大することがない。したがって、表示機能を備え、かつ小型化及び高集積化を実現した有機強誘電体メモリを提供することができる。
【００３１】
２．有機強誘電体メモリの製造方法
次に、図２〜図６を参照して有機強誘電体メモリの製造方法の一例について説明する。
【００３２】
（２−１）図２に示すように、まず、転写用の基板１８０を用意する。基板１８０は、製造プロセスにおいてのみ使用するものであり、第１の薄膜トランジスタ１３０、有機強誘電体キャパシタ１４０等を形成した後、最終的に剥離及び除去する。このように転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能になる。なお、基板１８０は、第１の薄膜トランジスタ１３０等の製造プロセスに耐性を有するものであればその材質は限定されず、例えばガラス基板であってもよい。基板１８０が光透過性を有していれば、光照射により基板１８０の剥離工程を容易に行うことができる。
【００３３】
必要があれば、基板１８０上に分離層１８２を形成してもよい。分離層１８２は、基板１８０の剥離を容易に行うためのものである。例えば、分離層１８２は、光照射により結合力を消失するものであってもよいし、その他の物理的化学的作用（例えば加熱）により結合力を消失するものであってもよい。分離層１８２の材質としては、例えばアモルファスシリコンなどの半導体、各種セラミックス、有機材料、低融点金属、ＵＶ硬化型接着材料などが挙げられる。
【００３４】
基板１８０（図２では分離層１８２）上に絶縁層１１２を形成してもよい。絶縁層１１２は、例えば有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ２Ｈ５）４））を原材料としたプラズマＣＶＤ法により形成することができる。絶縁層１１２は、第１の薄膜トランジスタ１３０の保護、遮光、絶縁、マイグレーションの防止などの機能を有する。
【００３５】
（２−２）次に、図３〜図５に示すように、第１の薄膜トランジスタ１３０を形成する。
【００３６】
第１の薄膜トランジスタ１３０を低温ポリシリコンプロセスにより形成してもよい。これによれば、低温プロセスであるために要求される熱耐性の制限が緩和されるので、基板１８０等の材料選択自由度の向上を図ることができる。
【００３７】
まず、図３に示すように、薄膜半導体層１８４を絶縁層１１２上に形成する。薄膜半導体層１８４は、例えばアモルファスシリコン層をＣＶＤ法により成膜し、脱水素アニールを行い、レーザアニール等により多結晶化させた後、必要に応じてエッチング等によりパターニングする。これにより、薄膜半導体層１８４をポリシリコン層として形成する。あるいは、薄膜半導体層１８４をシリコン系液体材料を吐出することにより直接パターニングして形成してもよい。
【００３８】
次に、図４に示すように、薄膜半導体層１８４上にゲート絶縁層（例えばＳｉＯ２層）１３５を形成する。ゲート絶縁層１３５は、例えばＴＥＯＳ−ＣＶＤ法により形成することができる。その後、ゲート電極１３６をパターニングして形成し、ゲート電極１３６をマスクとして薄膜半導体層１８４に不純物を注入する。その後、不純物を拡散させるためにアニールを行う。
【００３９】
こうして、図５に示すように、薄膜半導体層１８４に、ソース領域１３２、ドレイン領域１３４、を形成する。
【００４０】
（２−３）その後、図６に示すように、有機強誘電体キャパシタ１４０を形成する。
【００４１】
まず、第１の電極１４２を形成する。第１の電極１４２は、例えば、スパッタ法、蒸着法、メッキ法、又は溶液吐出法により形成することができる。次に、少なくとも第１の電極１４２上に有機強誘電体層１４４を形成する。例えば、ポリ（フッ化ビニリデン−トリフルオロエチレン）を溶媒（例えばメチルエチルケトンなどのケトン系の溶媒）に溶かして所定の溶液にした後、第１の電極１４２を含む領域上に成膜し、１４０℃程度でアニールして結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。有機強誘電体層１４４の成膜方法としては、例えば、スピンコート法、マイクロディスペンス法、インクジェット法、又は溶液霧化法（ＬＳＭＣＤ：Liquid Source Misted Chemical Deposition）などに代表される溶液吐出法、ＬＢ（Langmuir-Blodgett）法、真空蒸着法などが挙げられる。図６に示すように、有機強誘電体層１４４を例えば基板１１０の全面に設けることができる。
【００４２】
その後、有機強誘電体層１４４上に第２の電極１４６を形成する。第２の電極１４６は、例えば、スパッタ法、蒸着法、メッキ法、又は溶液吐出法により形成することができる。
【００４３】
（２−４）こうして、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０を形成した後、図１に示すように、所定の層間絶縁層１５０〜１５４及び配線層等を形成する。有機強誘電体キャパシタ１４０の上方に形成する絶縁層１５０，１５２は、成膜温度が低いもの、すなわち有機強誘電体キャパシタ１４０の熱耐性を満たすものを使用することができる。絶縁層１５０，１５２は、例えば、テトラメチルシラン（ＴＭＳ）、ポリメタクリル酸メチル（ＰＭＭＡ）、光硬化型樹脂（例えばＵＶ硬化型樹脂）等をＣＶＤ法、溶液吐出法等により成膜することができる。これによれば、いずれも低温（例えば１４０℃以下）による成膜が可能になるので、有機強誘電体キャパシタ１４０の熱によるダメージの低減を図ることができる。なお、絶縁層１５４は、第１の薄膜トランジスタ１３０等の保護層となるものであり、例えばアクリル樹脂により形成することができる。
【００４４】
転写技術を適用する場合には、基板１８０上の被転写層（上述の第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０を含む）を、少なくとも１回の転写工程により基板１１０に転写する。こうして、完成品の一部をなす基板１１０に、製造プロセスによるダメージを与えることなく必要な素子を形成することができる。なお、画素部１２０の製造プロセスは公知であるのでその説明は省略する。
【００４５】
３．変形例
次に、本実施の形態に係る有機強誘電体メモリの変形例について説明する。図８〜図１０は、それぞれ異なる変形例に係る有機強誘電体メモリの回路図であり、図１１は、図９の回路図に対応する有機強誘電体メモリの構造断面図である。
【００４６】
（３−１）第１の変形例について図８を参照して説明する。
【００４７】
図８に示す回路図は、上述した図７の回路図と同様に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に低い場合に適用することができる。すなわち、ＬＣＤ動作電圧が印加されても、有機強誘電体メモリの分極反転が生じない場合に適用することができる。ただし、本変形例では、画素電極１２２に対するスイッチング機能を果たす第２の薄膜トランジスタ２００が設けられている。
【００４８】
普段のＬＣＤ動作時は、図７の回路図を参照した説明を適用することができる。なお、この場合、第２の薄膜トランジスタ２００はオンにしておく。他方、メモリ動作時においては、図７の回路図を参照して説明した通りであるが、そのときに第２の薄膜トランジスタ２００をオフにすることにより、ＬＣＤの表示状態が有機強誘電体メモリの書き込み又は読み出し動作により影響されないようにすることができる。すなわち、メモリ動作時の印加電圧によりＬＣＤの表示状態が制御されるのを回避することができる。そのため、例えばＬＣＤに耐圧がない場合、すなわち有機強誘電体キャパシタ動作電圧によりＬＣＤがダメージを受ける可能性のある場合に特に効果的である。
【００４９】
なお、第２の薄膜トランジスタ２００の構成は、上述した第１の薄膜トランジスタ１３０の内容を適用することができる。
【００５０】
（３−２）第２の変形例について図９及び図１１を参照して説明する。
【００５１】
図９に示す回路図は、上述した図７及び図８とは逆に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に高い場合に適用することができる。ただし、本変形例では、有機強誘電体キャパシタ１４０に対するスイッチング機能を果たす第３の薄膜トランジスタ２１０と、画素電極１２２、電気光学素子１２４及び対向電極１２６に対して並列接続された保持容量２２０と、が設けられている。
【００５２】
まず、普段のＬＣＤ動作時においては、ＬＣＤ動作電圧の方が有機強誘電体キャパシタ１４０の動作電圧よりも十分に高いため、有機強誘電体キャパシタ１４０の記憶状態（分極状態唐O薄狽ヘ唐P煤jは影響される可能性がある。そのため、図９に示すように、ＬＣＤ動作時においては、第３の薄膜トランジスタ２１０をオフにすることにより有機強誘電体キャパシタ１４０を電気的に遮断させる。こうすることにより、ＬＣＤ動作に関わらず有機強誘電体キャパシタ１４０の記憶状態を維持させておくことができる。そして、この場合には、ＬＣＤに保持容量２２０を並列接続させることにより、保持容量２２０に電荷を蓄積させてＬＣＤを動作させることができる。
【００５３】
他方、メモリ動作時においては、上述したようにワード線、ビット線、プレート線をそれぞれ駆動させることにより、有機強誘電体キャパシタ１４０の記憶状態を適宜制御することができる。この場合、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧よりも十分に高いため、基本的には、有機強誘電体キャパシタ動作によりＬＣＤの表示状態が影響を受けることはない。なお、メモリ動作時には第３の薄膜トランジスタ２１０はオンにしておく。
【００５４】
図１１に示すように、基板１１０（絶縁層１１２）上には、第３の薄膜トランジスタ２１０及び保持容量２２０が設けられている。第３の薄膜トランジスタ２１０は、ソース領域２１２、チャネル領域２１３、ドレイン領域２１４、ゲート絶縁層２１５、ゲート電極２１６を含む。また、保持容量２２０は、第１の電極２２２と、第１の電極２２２に対向する第２の電極２２６と、第１及び第２の電極２２２，２２６の間に設けられた絶縁層２２４と、を含む。基板１１０の絶縁層１１２上に、薄膜半導体層を形成することにより、複数の薄膜トランジスタのソース領域１３２，２１２及びドレイン領域１３４，２１４、並びに複数のキャパシタの第１の電極２２２を一体的に形成することができる。なお、保持容量２２０の絶縁層２２４は、ゲート絶縁層１３５と一体的に形成することができる。
【００５５】
（３−３）第３の変形例について図１０を参照して説明する。
【００５６】
図１０に示す回路図は、上述した図９の回路図と同様に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に高い場合に適用することができる。ただし、本変形例では、画素電極１２２に対するスイッチング機能を果たす第２の薄膜トランジスタ２００と、有機強誘電体キャパシタ１４０に対するスイッチング機能を果たす第３の薄膜トランジスタ２１０と、画素電極１２２、電気光学素子１２４及び対向電極１２６に対して並列接続された保持容量２２０と、が設けられている。
【００５７】
普段のＬＣＤ動作時は、図１０の回路図を参照した説明を適用することができる。なお、この場合、第２の薄膜トランジスタ２００はオンにしておく。
【００５８】
他方、メモリ動作時においては、図１０の回路図を参照して説明した通りであるが、そのときに第２の薄膜トランジスタ２００をオフにすることにより、ＬＣＤの表示状態が有機強誘電体メモリの書き込み又は読み出し動作により影響されないようにすることができる。すなわち、メモリ動作時の印加電圧によりＬＣＤの表示状態が少しでも影響を受けるのを回避することができる。なお、メモリ動作時には第３の薄膜トランジスタ２１０はオンにしておく。
【００５９】
４．変形例
次に、本実施の形態に係る有機強誘電体メモリの他の変形例について説明する。図１２は、電気泳動表示デバイスとしての有機強誘電体メモリの断面図である。
【００６０】
本変形例に係る有機強誘電体メモリ３００は、画素部３２０の構成が上述と異なる。本変形例では、表示デバイスの例として電気泳動表示デバイスを説明する。
【００６１】
画素部３２０は、少なくとも、複数の画素電極３２２と、複数の画素電極３２２のそれぞれに設けられた電気光学素子（本変形例では電気泳動素子）と、電気光学素子を介して複数の画素電極３２２と対向する対向電極３２６と、を含む。電気泳動素子とは、液体中に分散している帯電粒子が外部からの印加電圧により液中を移動する現象により表示機能を発揮する素子を指し、例えばマイクロカプセル方式を適用することができる。
【００６２】
図１２に示す例では、画素電極３２２及び対向電極３２６の間にバインダ３２４が封入され、バインダ３２４には複数のマイクロカプセル３２８が設けられている。そして、マイクロカプセル３２８には、正負のいずれかの電荷を帯びた２種からなる分散液３２９が内包されている。例えば、分散液３２９は、正又は負の一方の電荷を帯びた帯電粒子３２９ａと、他方の電荷を帯びた分散媒３２９ｂと、を含む。画素部１３２０に電圧を印加することにより、帯電粒子３２９ａ又は分散媒３２９ｂのいずれかを所定の電極方向に引き寄せ、これにより各画素ごとにその材料が有する色（白又は黒）が表示され、全体として画像又は文字として認識することができるようになる。なお、対向電極３２６上には、基板１１０に対向する対向基板（透明基板）３７０が設けられている。対向基板３７０は、ポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ）などの樹脂フィルムにより形成することができる。
【００６３】
本変形例においても有機強誘電体キャパシタ１４０は、画素領域３２１（例えば画素電極３２２の内側）に設けられており、これにより、小型化及び高集積化を図ることができる。なお、本変形例におけるその他の構成、動作概要及び効果等は、上述した内容（回路図を参照した変形例を含む）を適用することができる。
【００６４】
５．その他の変形例
上述した例では、薄膜トランジスタとしてポリシリコン薄膜トランジスタを挙げて説明したが、本実施の形態はこれに限定されるものではなく、有機半導体材料を用いた有機薄膜トランジスタを適用することもできる。この場合、ソース電極、ドレイン電極及びゲート電極は、Ａｕ及びＡｌ、Ａｇ、Ｃｕ、Ｎｉなどの金属材料だけでなく導電性有機材料を用いても形成することができる。導電性有機材料としては、例えば、導電性高分子であるポリスチレンサルフォネート（ＰＳＳ）をドープしたポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）、又はポリアニリンなどが挙げられる。有機半導体材料及び導電性有機材料は、例えばスピンコート法、マイクロディスペンス法、インクジェット法、又は溶液霧化法（ＬＳＭＣＤ：Liquid Source Misted Chemical Deposition）などの溶液吐出法により設けることができる。なお、有機半導体層の材料としては、例えばフルオレン−チオフェン共重合体の一つであるＦ８Ｔ２が挙げられる。
【００６５】
半導体層の材料として有機材料を用いることにより、さらなる低温プロセスが可能となり、例えばシリコンを用いる場合と比べて製造プロセスが極めて容易となる。従って、有機薄膜トランジスタを用いた場合、前述したような転写法を用いずとも、樹脂フィルムなどのフレキシブル基板上に本発明のデバイスを、直接、形成することが出来る。
【００６６】
なお、有機薄膜トランジスタの場合、トップゲート―ボトムコンタクト型、ボトムゲート―トップコンタクト型、トップゲート―トップコンタクト型、ボトムゲート―ボトムコンタクト型などの多様な薄膜トランジスタ構造をとることが出来る。
【００６７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態に係る有機強誘電体メモリの断面図。
【図２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図４】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図５】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図６】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図７】本発明の実施の形態に係る有機強誘電体メモリの回路図。
【図８】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図９】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図１０】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図１１】本発明の実施の形態の変形例に係る有機強誘電体メモリの断面図。
【図１２】本発明の実施の形態の変形例に係る有機強誘電体メモリの断面図。
【符号の説明】
【００６９】
１００…有機強誘電体メモリ １１０…基板 １２１…画素領域
１２２…画素電極 １２４…電気光学素子 １２６…対向電極
１３０…第１の薄膜トランジスタ １３６…ゲート電極
１４０…有機強誘電体キャパシタ １４２…第１の電極 １４４…有機強誘電体層
１４６…第２の電極 ２００…第２の薄膜トランジスタ
２１０…第３の薄膜トランジスタ ２１６…ゲート電極 ２２０…保持容量
３００…有機強誘電体メモリ ３２２…画素電極
【技術分野】
【０００１】
本発明は、有機強誘電体メモリに関する。
【背景技術】
【０００２】
液晶表示デバイスなどの表示デバイス（例えば特許文献１参照）に不揮発性メモリ機能を付加させる場合、例えば、不揮発性メモリデバイスを外付けすることが考えられる。これによれば、表示デバイスと別個に独立して不揮発性メモリを設けなければならず、電子機器の小型化及び高集積化を図ることは難しい。また、１つの表示デバイス基板上に不揮発性メモリ機能を有する薄膜トランジスタ回路を作り込むことにより、同一基板上に表示デバイス及び不揮発性メモリを形成することも考えられるが、その場合であっても、不揮発性メモリは表示デバイスの画素領域を避けて形成せざるを得ず、電子機器の小型化及び高集積化には限界がある。
【特許文献１】特開２００１−１６６３３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、小型化及び高集積化を図ることができる有機強誘電体メモリを提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る有機強誘電体メモリは、
複数の画素領域を有する基板と、
前記基板のそれぞれの前記画素領域に設けられた画素電極と、
それぞれの前記画素電極に設けられた電気光学素子と、
前記電気光学素子を介して複数の前記画素電極と対向する対向電極と、
走査線がゲート電極に電気的に接続され、データ線が一方の電極に電気的に接続され、前記画素電極が他方の電極に電気的に接続された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタを介して前記データ線と電気的に接続された第１の電極、前記第１の電極に対向する第２の電極、前記第１及び第２の電極の間に設けられた有機強誘電体層を含む有機強誘電体キャパシタと、
を含み、
前記有機強誘電体キャパシタは、前記基板のそれぞれの前記画素領域に設けられている。
【０００５】
本発明によれば、走査線をワード線とし、データ線をビット線とし、有機強誘電体キャパシタの第２の電極にプレート線を接続してそれぞれ駆動させることにより、いわゆる１トランジスタ１キャパシタ型の強誘電体メモリとして動作させることができる。さらに、有機強誘電体キャパシタは、画素領域に設けられているので、画素部の外側に平面領域を拡大することがない。したがって、表示機能を備え、かつ小型化及び高集積化を実現した有機強誘電体メモリを提供することができる。なお、従来の強誘電体酸化物キャパシタとは異なり、有機強誘電体キャパシタは低温プロセスで実現することが可能であるため、他素子にダメージを与えることなく画素領域に有機強誘電体キャパシタを形成することができる。
【０００６】
（２）この有機強誘電体メモリにおいて、
前記画素電極に対するスイッチング機能を果たす第２の薄膜トランジスタをさらに含んでもよい。
【０００７】
（３）この有機強誘電体メモリにおいて、
前記有機強誘電体キャパシタに対するスイッチング機能を果たす第３の薄膜トランジスタをさらに含んでもよい。
【０００８】
（４）この有機強誘電体メモリにおいて、
前記画素電極、前記電気光学素子及び前記対向電極に対して並列接続された保持容量をさらに含んでもよい。
【０００９】
（５）この有機強誘電体メモリにおいて、
前記電気光学素子は、液晶素子又は電気泳動素子であってもよい。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
図１は、本発明の実施の形態に係る有機強誘電体メモリの断面図であり、図２〜図６は、この有機強誘電体メモリの製造方法の一部を示す図であり、図７は、図１の構造図に対応する有機強誘電体メモリの回路図である。
【００１２】
１．有機強誘電体メモリ
有機強誘電体メモリ１００は、基板１１０と、画素部１２０と、第１の薄膜トランジスタ１３０と、有機強誘電体キャパシタ１４０と、を含む。
【００１３】
本実施の形態では、有機強誘電体メモリ１００は、メモリ機能のみならず表示機能も備え、すなわち表示デバイス（図１では液晶表示デバイス）を兼ねている。この表示デバイスを兼ねている有機強誘電体メモリ１００には、Ｙ方向に複数配列されそれぞれＸ方向（Ｙ方向に対する直交方向）に延びる複数の走査線と、Ｘ方向に複数配列されそれぞれＹ方向に延びる複数のデータ線と、複数の走査線及びデータ線により特定される複数の画素を含む画素部１２０とが配置されている。図７に示すように、第１の薄膜トランジスタ１３０は一方がデータ線に電気的に接続され、他方が画素部１２０に電気的に接続されることにより、アクティブマトリクス型の表示デバイスが構成されている。なお、走査線及びデータ線は、図示しない走査ドライバ及びデータドライバにより制御されており、有機強誘電体メモリ１００は、上述したもののほか、電源回路、コントローラなど表示機能に必要な回路ブロックを有することができる。
【００１４】
まず、図１を参照して有機強誘電体メモリ１００の構造の詳細について説明する。
【００１５】
（１−１）基板１１０は絶縁基板であり、例えばガラス基板又は樹脂フィルムなどのフレキシブル基板が挙げられる。基板１１０上には、絶縁層（例えば酸化（又は窒化）シリコン層）１１２が設けられていてもよい。なお、基板１１０は、表示パネルということができる。
【００１６】
（１−２）基板１１０（絶縁層１１２）上には第１の薄膜トランジスタ１３０が形成されている。第１の薄膜トランジスタ１３０は、例えば高温ポリシリコン、低温ポリシリコン、あるいはアモルファスシリコン薄膜トランジスタで形成することができる。この場合、シリコン薄膜トランジスタ回路は、耐プロセス性のある基板上に先ず形成され、次いで転写法により、画素部１２０が形成される基板１１０上に回路を転写し形成することができる。なお、第１の薄膜トランジスタ１３０は、例えば有機薄膜トランジスタで形成することもできる。この場合、基板１１０が耐プロセス性の乏しい樹脂フィルムなどのフレキシブル基板上であっても、直接、有機薄膜トランジスタ回路を形成できる。
【００１７】
第１の薄膜トランジスタ１３０がポリシリコン薄膜トランジスタの場合について説明する。第１の薄膜トランジスタ１３０は、ソース領域１３２、チャネル領域１３３、ドレイン領域１３４、ゲート絶縁層１３５、ゲート電極１３６を含む。ソース領域１３２、チャネル領域１３３及びドレイン領域１３４は、ポリシリコン層に所定の不純物を注入及び拡散させることにより形成されている。ゲート絶縁層１３５は、少なくともチャネル領域１３３上に形成され、例えばソース領域１３２、チャネル領域１３３及びドレイン領域１３５上に形成されていてもよい。ゲート電極１３６は、例えばＡｌ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ合金、ＭｏＷ合金，Ｃｒなどの金属により形成することができる。
【００１８】
また、第１の薄膜トランジスタ１３０のソース領域１３２は、データ線１６０に電気的に接続され、ドレイン領域１３４は、画素部１２０（詳しくは画素電極１２２）に電気的に接続されている。
【００１９】
（１−３）画素部１２０は、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０の上方に形成されている。図１に示す例では、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０の上に必要に応じて絶縁層１５０〜１５４が形成され、それらの上に画素部１２０が形成されている。画素部１２０は、少なくとも、複数の画素電極１２２と、複数の画素電極１２２のそれぞれに設けられた電気光学素子１２４と、電気光学素子１２４を介して複数の画素電極１２２と対向する対向電極１２６と、を含む。画素部１２０は、複数行複数列に配列された複数の画素に分割することができる。なお、画素電極１２２及び対向電極１２６は、例えばＩＴＯ（Indium Tin Oxide）等からなる透明電極であってもよい。
【００２０】
それぞれの画素電極１２２は、１つの画素に対応する画素領域１２１に配置されている。対向電極１２６は、複数行複数列に配列された複数の画素電極１２２に対する共通電極として設けられている。図１に示す例では、電気光学素子１２４は液晶素子であり、液晶素子は上下に挟まれた配向膜１２３，１２５により封止されている。また、対向電極１２６上には、カラーフィルタ１２７、ブラックマトリクス１２８、基板１１０に対向する対向基板（透明基板）１７０が設けられている。なお、液晶パネルの場合、基板１１０には図示しないバックライトが設けられる。
【００２１】
（１−４）有機強誘電体キャパシタ１４０は、基板１１０（絶縁層１１２）上に形成されており、第１の電極（図１では下部電極）１４２と、第１の電極１４２に対向する第２の電極（図１では上部電極）１４６と、第１及び第２の電極１４２，１４６の間に設けられた有機強誘電体層１４４と、を含む。有機強誘電体キャパシタ１４０を設けることにより、第１の薄膜トランジスタ１３０を選択トランジスタとする、いわゆる１トランジスタ１キャパシタ型（蓄積容量型）の強誘電体メモリとして動作させることができる。
【００２２】
図１に示す例では、下部側の第１の電極１４２がドレイン領域１３４に電気的に接続されている。
【００２３】
有機強誘電体層１４４は、少なくとも第１及び第２の電極１４２，１４６の間に設けられ、例えば下部側の第１の電極１４２上のみに設けられていてもよいし、基板１１０の全面の上方に設けられていてもよい。有機強誘電体層１４４の強誘電体材料としては、例えばポリ（フッ化ビニリデン／トリフルオロエチレン）（Ｐ（ＶＤＦ／ＴｒＦＥ））、ポリフッ化ビニリデン（ＰＶＤＦ）、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー、偶数及び奇数ナイロン、シアン化ビニリデンコポリマー、ポリ尿素などが挙げられる。なお、第１の電極１４２及び第２の電極１４６は、例えばＡｌ、Ａｕ、Ａｇ、Ｃｕなどの金属材料、あるいは導電性有機材料等により形成することができる。
【００２４】
本実施の形態では、複数の画素領域１２１のそれぞれに、少なくとも１つの有機強誘電体キャパシタ１４０が設けられている。そして、それぞれの有機強誘電体キャパシタ１４０は、画素領域１２１（例えば画素電極１２２の内側）に設けられている。これによれば、画素部１２０の外側に平面領域を拡大することがないので小型化及び高集積化を図ることができる。
【００２５】
（１−５）次に、上述した構造を有する有機強誘電体メモリ１００の動作の概略について説明する。
【００２６】
前提として、強誘電体メモリは、強誘電体が有する双安定な分極状態を利用した不揮発性メモリである。分極―電界曲線におけるヒステリシスカーブを特徴とする強誘電体は、強誘電体に印加される電圧が０Ｖであっても、分極状態が消えない不揮発性の性質を有する。この分極状態には、強誘電体に印加された電圧が正の時と負の時とで２つ存在し、これら２つの分極状態の一方を唐O煤A他方を唐P狽ノそれぞれ対応させることで、強誘電体を不揮発性メモリの媒体として利用することができる。本実施の形態に係る有機強誘電体メモリは、走査線をワード線とし、データ線をビット線とし、有機強誘電体キャパシタの他端（第２の電極）に保持容量線（プレート線）を接続してそれぞれ駆動させることにより、不揮発性メモリとして動作させることができる。
【００２７】
図７に示す回路図は、パネル表示（図７ではＬＣＤ；Liquid Crystal Display）動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に低い場合に適用することができる。すなわち、ＬＣＤ動作電圧が印加されても、有機強誘電体メモリの分極反転が生じない場合に適用することができる。
【００２８】
まず、普段のＬＣＤ動作時においては、ＬＣＤ動作電圧の方が有機強誘電体キャパシタ１４０の動作電圧よりも十分に低いため、有機強誘電体キャパシタ１４０の記憶状態（分極状態唐O薄狽ヘ唐P煤jは影響を受けず、ＬＣＤ動作に関わらずその記憶状態を維持する。すなわち、ＬＣＤ動作電圧により有機強誘電体キャパシタ１４０の情報が書き換えられることがない。なお、このとき、有機強誘電体キャパシタ１４０はＬＣＤ動作用の保持容量として機能する。
【００２９】
他方、メモリ動作時においては、上述したようにワード線、ビット線、プレート線をそれぞれ駆動させることにより、有機強誘電体キャパシタ１４０の記憶状態を適宜制御することができる。
【００３０】
本実施の形態に係る有機強誘電体メモリによれば、１つの画素領域にある有機強誘電体に１つの情報を記憶させることができるため、例えば、パネル表示情報をそのまま記憶させることができる。これにより、外付けのメモリデバイスがなくても記憶した画像データを読み出すことにより、例えば電源オフ時の画像を電源オン時にそのまま表示することができる。あるいは、有機強誘電体メモリをパネル表示情報とは別に単独に不揮発性メモリとして機能させることもできる。いずれにしても本実施の形態に係る有機強誘電体メモリによれば、有機強誘電体キャパシタ１４０が画素領域１２１に設けられているので、外付けメモリが不要であることは当然ながら、画素部１２０の外側に平面領域を拡大することがない。したがって、表示機能を備え、かつ小型化及び高集積化を実現した有機強誘電体メモリを提供することができる。
【００３１】
２．有機強誘電体メモリの製造方法
次に、図２〜図６を参照して有機強誘電体メモリの製造方法の一例について説明する。
【００３２】
（２−１）図２に示すように、まず、転写用の基板１８０を用意する。基板１８０は、製造プロセスにおいてのみ使用するものであり、第１の薄膜トランジスタ１３０、有機強誘電体キャパシタ１４０等を形成した後、最終的に剥離及び除去する。このように転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能になる。なお、基板１８０は、第１の薄膜トランジスタ１３０等の製造プロセスに耐性を有するものであればその材質は限定されず、例えばガラス基板であってもよい。基板１８０が光透過性を有していれば、光照射により基板１８０の剥離工程を容易に行うことができる。
【００３３】
必要があれば、基板１８０上に分離層１８２を形成してもよい。分離層１８２は、基板１８０の剥離を容易に行うためのものである。例えば、分離層１８２は、光照射により結合力を消失するものであってもよいし、その他の物理的化学的作用（例えば加熱）により結合力を消失するものであってもよい。分離層１８２の材質としては、例えばアモルファスシリコンなどの半導体、各種セラミックス、有機材料、低融点金属、ＵＶ硬化型接着材料などが挙げられる。
【００３４】
基板１８０（図２では分離層１８２）上に絶縁層１１２を形成してもよい。絶縁層１１２は、例えば有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ２Ｈ５）４））を原材料としたプラズマＣＶＤ法により形成することができる。絶縁層１１２は、第１の薄膜トランジスタ１３０の保護、遮光、絶縁、マイグレーションの防止などの機能を有する。
【００３５】
（２−２）次に、図３〜図５に示すように、第１の薄膜トランジスタ１３０を形成する。
【００３６】
第１の薄膜トランジスタ１３０を低温ポリシリコンプロセスにより形成してもよい。これによれば、低温プロセスであるために要求される熱耐性の制限が緩和されるので、基板１８０等の材料選択自由度の向上を図ることができる。
【００３７】
まず、図３に示すように、薄膜半導体層１８４を絶縁層１１２上に形成する。薄膜半導体層１８４は、例えばアモルファスシリコン層をＣＶＤ法により成膜し、脱水素アニールを行い、レーザアニール等により多結晶化させた後、必要に応じてエッチング等によりパターニングする。これにより、薄膜半導体層１８４をポリシリコン層として形成する。あるいは、薄膜半導体層１８４をシリコン系液体材料を吐出することにより直接パターニングして形成してもよい。
【００３８】
次に、図４に示すように、薄膜半導体層１８４上にゲート絶縁層（例えばＳｉＯ２層）１３５を形成する。ゲート絶縁層１３５は、例えばＴＥＯＳ−ＣＶＤ法により形成することができる。その後、ゲート電極１３６をパターニングして形成し、ゲート電極１３６をマスクとして薄膜半導体層１８４に不純物を注入する。その後、不純物を拡散させるためにアニールを行う。
【００３９】
こうして、図５に示すように、薄膜半導体層１８４に、ソース領域１３２、ドレイン領域１３４、を形成する。
【００４０】
（２−３）その後、図６に示すように、有機強誘電体キャパシタ１４０を形成する。
【００４１】
まず、第１の電極１４２を形成する。第１の電極１４２は、例えば、スパッタ法、蒸着法、メッキ法、又は溶液吐出法により形成することができる。次に、少なくとも第１の電極１４２上に有機強誘電体層１４４を形成する。例えば、ポリ（フッ化ビニリデン−トリフルオロエチレン）を溶媒（例えばメチルエチルケトンなどのケトン系の溶媒）に溶かして所定の溶液にした後、第１の電極１４２を含む領域上に成膜し、１４０℃程度でアニールして結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。有機強誘電体層１４４の成膜方法としては、例えば、スピンコート法、マイクロディスペンス法、インクジェット法、又は溶液霧化法（ＬＳＭＣＤ：Liquid Source Misted Chemical Deposition）などに代表される溶液吐出法、ＬＢ（Langmuir-Blodgett）法、真空蒸着法などが挙げられる。図６に示すように、有機強誘電体層１４４を例えば基板１１０の全面に設けることができる。
【００４２】
その後、有機強誘電体層１４４上に第２の電極１４６を形成する。第２の電極１４６は、例えば、スパッタ法、蒸着法、メッキ法、又は溶液吐出法により形成することができる。
【００４３】
（２−４）こうして、第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０を形成した後、図１に示すように、所定の層間絶縁層１５０〜１５４及び配線層等を形成する。有機強誘電体キャパシタ１４０の上方に形成する絶縁層１５０，１５２は、成膜温度が低いもの、すなわち有機強誘電体キャパシタ１４０の熱耐性を満たすものを使用することができる。絶縁層１５０，１５２は、例えば、テトラメチルシラン（ＴＭＳ）、ポリメタクリル酸メチル（ＰＭＭＡ）、光硬化型樹脂（例えばＵＶ硬化型樹脂）等をＣＶＤ法、溶液吐出法等により成膜することができる。これによれば、いずれも低温（例えば１４０℃以下）による成膜が可能になるので、有機強誘電体キャパシタ１４０の熱によるダメージの低減を図ることができる。なお、絶縁層１５４は、第１の薄膜トランジスタ１３０等の保護層となるものであり、例えばアクリル樹脂により形成することができる。
【００４４】
転写技術を適用する場合には、基板１８０上の被転写層（上述の第１の薄膜トランジスタ１３０及び有機強誘電体キャパシタ１４０を含む）を、少なくとも１回の転写工程により基板１１０に転写する。こうして、完成品の一部をなす基板１１０に、製造プロセスによるダメージを与えることなく必要な素子を形成することができる。なお、画素部１２０の製造プロセスは公知であるのでその説明は省略する。
【００４５】
３．変形例
次に、本実施の形態に係る有機強誘電体メモリの変形例について説明する。図８〜図１０は、それぞれ異なる変形例に係る有機強誘電体メモリの回路図であり、図１１は、図９の回路図に対応する有機強誘電体メモリの構造断面図である。
【００４６】
（３−１）第１の変形例について図８を参照して説明する。
【００４７】
図８に示す回路図は、上述した図７の回路図と同様に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に低い場合に適用することができる。すなわち、ＬＣＤ動作電圧が印加されても、有機強誘電体メモリの分極反転が生じない場合に適用することができる。ただし、本変形例では、画素電極１２２に対するスイッチング機能を果たす第２の薄膜トランジスタ２００が設けられている。
【００４８】
普段のＬＣＤ動作時は、図７の回路図を参照した説明を適用することができる。なお、この場合、第２の薄膜トランジスタ２００はオンにしておく。他方、メモリ動作時においては、図７の回路図を参照して説明した通りであるが、そのときに第２の薄膜トランジスタ２００をオフにすることにより、ＬＣＤの表示状態が有機強誘電体メモリの書き込み又は読み出し動作により影響されないようにすることができる。すなわち、メモリ動作時の印加電圧によりＬＣＤの表示状態が制御されるのを回避することができる。そのため、例えばＬＣＤに耐圧がない場合、すなわち有機強誘電体キャパシタ動作電圧によりＬＣＤがダメージを受ける可能性のある場合に特に効果的である。
【００４９】
なお、第２の薄膜トランジスタ２００の構成は、上述した第１の薄膜トランジスタ１３０の内容を適用することができる。
【００５０】
（３−２）第２の変形例について図９及び図１１を参照して説明する。
【００５１】
図９に示す回路図は、上述した図７及び図８とは逆に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に高い場合に適用することができる。ただし、本変形例では、有機強誘電体キャパシタ１４０に対するスイッチング機能を果たす第３の薄膜トランジスタ２１０と、画素電極１２２、電気光学素子１２４及び対向電極１２６に対して並列接続された保持容量２２０と、が設けられている。
【００５２】
まず、普段のＬＣＤ動作時においては、ＬＣＤ動作電圧の方が有機強誘電体キャパシタ１４０の動作電圧よりも十分に高いため、有機強誘電体キャパシタ１４０の記憶状態（分極状態唐O薄狽ヘ唐P煤jは影響される可能性がある。そのため、図９に示すように、ＬＣＤ動作時においては、第３の薄膜トランジスタ２１０をオフにすることにより有機強誘電体キャパシタ１４０を電気的に遮断させる。こうすることにより、ＬＣＤ動作に関わらず有機強誘電体キャパシタ１４０の記憶状態を維持させておくことができる。そして、この場合には、ＬＣＤに保持容量２２０を並列接続させることにより、保持容量２２０に電荷を蓄積させてＬＣＤを動作させることができる。
【００５３】
他方、メモリ動作時においては、上述したようにワード線、ビット線、プレート線をそれぞれ駆動させることにより、有機強誘電体キャパシタ１４０の記憶状態を適宜制御することができる。この場合、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧よりも十分に高いため、基本的には、有機強誘電体キャパシタ動作によりＬＣＤの表示状態が影響を受けることはない。なお、メモリ動作時には第３の薄膜トランジスタ２１０はオンにしておく。
【００５４】
図１１に示すように、基板１１０（絶縁層１１２）上には、第３の薄膜トランジスタ２１０及び保持容量２２０が設けられている。第３の薄膜トランジスタ２１０は、ソース領域２１２、チャネル領域２１３、ドレイン領域２１４、ゲート絶縁層２１５、ゲート電極２１６を含む。また、保持容量２２０は、第１の電極２２２と、第１の電極２２２に対向する第２の電極２２６と、第１及び第２の電極２２２，２２６の間に設けられた絶縁層２２４と、を含む。基板１１０の絶縁層１１２上に、薄膜半導体層を形成することにより、複数の薄膜トランジスタのソース領域１３２，２１２及びドレイン領域１３４，２１４、並びに複数のキャパシタの第１の電極２２２を一体的に形成することができる。なお、保持容量２２０の絶縁層２２４は、ゲート絶縁層１３５と一体的に形成することができる。
【００５５】
（３−３）第３の変形例について図１０を参照して説明する。
【００５６】
図１０に示す回路図は、上述した図９の回路図と同様に、ＬＣＤ動作電圧が有機強誘電体キャパシタ動作電圧に比べて十分に高い場合に適用することができる。ただし、本変形例では、画素電極１２２に対するスイッチング機能を果たす第２の薄膜トランジスタ２００と、有機強誘電体キャパシタ１４０に対するスイッチング機能を果たす第３の薄膜トランジスタ２１０と、画素電極１２２、電気光学素子１２４及び対向電極１２６に対して並列接続された保持容量２２０と、が設けられている。
【００５７】
普段のＬＣＤ動作時は、図１０の回路図を参照した説明を適用することができる。なお、この場合、第２の薄膜トランジスタ２００はオンにしておく。
【００５８】
他方、メモリ動作時においては、図１０の回路図を参照して説明した通りであるが、そのときに第２の薄膜トランジスタ２００をオフにすることにより、ＬＣＤの表示状態が有機強誘電体メモリの書き込み又は読み出し動作により影響されないようにすることができる。すなわち、メモリ動作時の印加電圧によりＬＣＤの表示状態が少しでも影響を受けるのを回避することができる。なお、メモリ動作時には第３の薄膜トランジスタ２１０はオンにしておく。
【００５９】
４．変形例
次に、本実施の形態に係る有機強誘電体メモリの他の変形例について説明する。図１２は、電気泳動表示デバイスとしての有機強誘電体メモリの断面図である。
【００６０】
本変形例に係る有機強誘電体メモリ３００は、画素部３２０の構成が上述と異なる。本変形例では、表示デバイスの例として電気泳動表示デバイスを説明する。
【００６１】
画素部３２０は、少なくとも、複数の画素電極３２２と、複数の画素電極３２２のそれぞれに設けられた電気光学素子（本変形例では電気泳動素子）と、電気光学素子を介して複数の画素電極３２２と対向する対向電極３２６と、を含む。電気泳動素子とは、液体中に分散している帯電粒子が外部からの印加電圧により液中を移動する現象により表示機能を発揮する素子を指し、例えばマイクロカプセル方式を適用することができる。
【００６２】
図１２に示す例では、画素電極３２２及び対向電極３２６の間にバインダ３２４が封入され、バインダ３２４には複数のマイクロカプセル３２８が設けられている。そして、マイクロカプセル３２８には、正負のいずれかの電荷を帯びた２種からなる分散液３２９が内包されている。例えば、分散液３２９は、正又は負の一方の電荷を帯びた帯電粒子３２９ａと、他方の電荷を帯びた分散媒３２９ｂと、を含む。画素部１３２０に電圧を印加することにより、帯電粒子３２９ａ又は分散媒３２９ｂのいずれかを所定の電極方向に引き寄せ、これにより各画素ごとにその材料が有する色（白又は黒）が表示され、全体として画像又は文字として認識することができるようになる。なお、対向電極３２６上には、基板１１０に対向する対向基板（透明基板）３７０が設けられている。対向基板３７０は、ポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ）などの樹脂フィルムにより形成することができる。
【００６３】
本変形例においても有機強誘電体キャパシタ１４０は、画素領域３２１（例えば画素電極３２２の内側）に設けられており、これにより、小型化及び高集積化を図ることができる。なお、本変形例におけるその他の構成、動作概要及び効果等は、上述した内容（回路図を参照した変形例を含む）を適用することができる。
【００６４】
５．その他の変形例
上述した例では、薄膜トランジスタとしてポリシリコン薄膜トランジスタを挙げて説明したが、本実施の形態はこれに限定されるものではなく、有機半導体材料を用いた有機薄膜トランジスタを適用することもできる。この場合、ソース電極、ドレイン電極及びゲート電極は、Ａｕ及びＡｌ、Ａｇ、Ｃｕ、Ｎｉなどの金属材料だけでなく導電性有機材料を用いても形成することができる。導電性有機材料としては、例えば、導電性高分子であるポリスチレンサルフォネート（ＰＳＳ）をドープしたポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）、又はポリアニリンなどが挙げられる。有機半導体材料及び導電性有機材料は、例えばスピンコート法、マイクロディスペンス法、インクジェット法、又は溶液霧化法（ＬＳＭＣＤ：Liquid Source Misted Chemical Deposition）などの溶液吐出法により設けることができる。なお、有機半導体層の材料としては、例えばフルオレン−チオフェン共重合体の一つであるＦ８Ｔ２が挙げられる。
【００６５】
半導体層の材料として有機材料を用いることにより、さらなる低温プロセスが可能となり、例えばシリコンを用いる場合と比べて製造プロセスが極めて容易となる。従って、有機薄膜トランジスタを用いた場合、前述したような転写法を用いずとも、樹脂フィルムなどのフレキシブル基板上に本発明のデバイスを、直接、形成することが出来る。
【００６６】
なお、有機薄膜トランジスタの場合、トップゲート―ボトムコンタクト型、ボトムゲート―トップコンタクト型、トップゲート―トップコンタクト型、ボトムゲート―ボトムコンタクト型などの多様な薄膜トランジスタ構造をとることが出来る。
【００６７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態に係る有機強誘電体メモリの断面図。
【図２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図４】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図５】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図６】本発明の実施の形態に係る有機強誘電体メモリの製造方法を説明する図。
【図７】本発明の実施の形態に係る有機強誘電体メモリの回路図。
【図８】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図９】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図１０】本発明の実施の形態の変形例に係る有機強誘電体メモリの回路図。
【図１１】本発明の実施の形態の変形例に係る有機強誘電体メモリの断面図。
【図１２】本発明の実施の形態の変形例に係る有機強誘電体メモリの断面図。
【符号の説明】
【００６９】
１００…有機強誘電体メモリ １１０…基板 １２１…画素領域
１２２…画素電極 １２４…電気光学素子 １２６…対向電極
１３０…第１の薄膜トランジスタ １３６…ゲート電極
１４０…有機強誘電体キャパシタ １４２…第１の電極 １４４…有機強誘電体層
１４６…第２の電極 ２００…第２の薄膜トランジスタ
２１０…第３の薄膜トランジスタ ２１６…ゲート電極 ２２０…保持容量
３００…有機強誘電体メモリ ３２２…画素電極
【特許請求の範囲】
【請求項１】
複数の画素領域を有する基板と、
前記基板のそれぞれの前記画素領域に設けられた画素電極と、
それぞれの前記画素電極に設けられた電気光学素子と、
前記電気光学素子を介して複数の前記画素電極と対向する対向電極と、
走査線がゲート電極に電気的に接続され、データ線が一方の電極に電気的に接続され、前記画素電極が他方の電極に電気的に接続された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタを介して前記データ線と電気的に接続された第１の電極、前記第１の電極に対向する第２の電極、前記第１及び第２の電極の間に設けられた有機強誘電体層を含む有機強誘電体キャパシタと、
を含み、
前記有機強誘電体キャパシタは、前記基板のそれぞれの前記画素領域に設けられている、有機強誘電体メモリ。
【請求項２】
請求項１記載の有機強誘電体メモリにおいて、
前記画素電極に対するスイッチング機能を果たす第２の薄膜トランジスタをさらに含む、有機強誘電体メモリ。
【請求項３】
請求項１又は請求項２記載の有機強誘電体メモリにおいて、
前記有機強誘電体キャパシタに対するスイッチング機能を果たす第３の薄膜トランジスタをさらに含む、有機強誘電体メモリ。
【請求項４】
請求項３記載の有機強誘電体メモリにおいて、
前記画素電極、前記電気光学素子及び前記対向電極に対して並列接続された保持容量をさらに含む、有機強誘電体メモリ。
【請求項５】
請求項１から請求項４のいずれかに記載の有機強誘電体メモリにおいて、
前記電気光学素子は、液晶素子又は電気泳動素子である、有機強誘電体メモリ。
【請求項１】
複数の画素領域を有する基板と、
前記基板のそれぞれの前記画素領域に設けられた画素電極と、
それぞれの前記画素電極に設けられた電気光学素子と、
前記電気光学素子を介して複数の前記画素電極と対向する対向電極と、
走査線がゲート電極に電気的に接続され、データ線が一方の電極に電気的に接続され、前記画素電極が他方の電極に電気的に接続された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタを介して前記データ線と電気的に接続された第１の電極、前記第１の電極に対向する第２の電極、前記第１及び第２の電極の間に設けられた有機強誘電体層を含む有機強誘電体キャパシタと、
を含み、
前記有機強誘電体キャパシタは、前記基板のそれぞれの前記画素領域に設けられている、有機強誘電体メモリ。
【請求項２】
請求項１記載の有機強誘電体メモリにおいて、
前記画素電極に対するスイッチング機能を果たす第２の薄膜トランジスタをさらに含む、有機強誘電体メモリ。
【請求項３】
請求項１又は請求項２記載の有機強誘電体メモリにおいて、
前記有機強誘電体キャパシタに対するスイッチング機能を果たす第３の薄膜トランジスタをさらに含む、有機強誘電体メモリ。
【請求項４】
請求項３記載の有機強誘電体メモリにおいて、
前記画素電極、前記電気光学素子及び前記対向電極に対して並列接続された保持容量をさらに含む、有機強誘電体メモリ。
【請求項５】
請求項１から請求項４のいずれかに記載の有機強誘電体メモリにおいて、
前記電気光学素子は、液晶素子又は電気泳動素子である、有機強誘電体メモリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−３５８３８（Ｐ２００７−３５８３８Ａ）
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００５−２１５６１４（Ｐ２００５−２１５６１４）
【出願日】平成１７年７月２６日（２００５．７．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１７年７月２６日（２００５．７．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]