液晶表示装置、データ駆動IC、及び液晶表示パネル駆動方法
【課題】複数の副画素で1画素が構成される液晶表示パネルを駆動するデータ駆動ICへのデータ転送量を低減する。
【解決手段】液晶表示パネルの各画素は、メイン画素とサブ画素とを備え、メイン画素は、奇数番目のデータ線に、サブ画素は、偶数番目のデータ線に接続される。同一の画素に属するメイン画素とサブ画素は、同一のゲート線に接続される。データ駆動IC8は、外部から受け取った映像データ9に対して、第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、映像データ9に対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部22−25と、第1ガンマ補正後データに応答して奇数番目のデータ線を駆動し、第2ガンマ補正後データに応答して偶数番目のデータ線を駆動する駆動回路部26−30とを備える。
【解決手段】液晶表示パネルの各画素は、メイン画素とサブ画素とを備え、メイン画素は、奇数番目のデータ線に、サブ画素は、偶数番目のデータ線に接続される。同一の画素に属するメイン画素とサブ画素は、同一のゲート線に接続される。データ駆動IC8は、外部から受け取った映像データ9に対して、第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、映像データ9に対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部22−25と、第1ガンマ補正後データに応答して奇数番目のデータ線を駆動し、第2ガンマ補正後データに応答して偶数番目のデータ線を駆動する駆動回路部26−30とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶表示装置に関し、特に、複数の副画素で1画素が構成される液晶表示パネルの駆動技術に関する。
【背景技術】
【0002】
液晶表示装置における重要な性能の一つは視野角であり、視野角を向上させるための技術が様々に検討されている。視野角を向上させる公知の手法の一つは、1画素を複数の副画素(サブピクセル)に分割し、その副画素を異なる駆動電圧で駆動することである。典型的には、1画素に2つの副画素が設けられる。同一の画素に属する副画素を異なる駆動電圧で駆動すると、液晶分子の向きが副画素毎に異なることになる。これにより、斜めから画像を見たときのガンマカーブの歪みを補償し、最小にすることができる。このような手法は文献Sang Soo Kim, "The World's Largest (82-in.) TFT-LCD", SID 05 DIGEST, 2005, pp. 1842-1847に開示されている。
【0003】
上記文献には、1画素が2つの副画素で構成された液晶表示パネルの構成として、ダブルデータライン構造が開示されている。図1は、ダブルデータライン構造を採用する液晶表示パネルの構成を示す概念図である。ダブルデータライン構造を採用する液晶表示パネルでは、1画素が2つの副画素で構成されると共に1列の画素に沿って2本のデータ線が配置される。一方のデータ線は、一方の副画素に接続され、他方のデータ線は、他方の副画素に接続される。一つの画素の2つの副画素は、同一のゲート線に接続される。
【0004】
より具体的には、1つのドット101は、3つの画素:R画素102、G画素103、B画素104で構成される。R画素102は、2つのR副画素102A、102Bで構成され、R画素102の各列に沿って、2本のデータ線Ri(A)、Ri(B)が設けられる。R副画素102Aはデータ線Ri(A)に接続され、R副画素102Bはデータ線Ri(B)に接続される。同一のR画素102に属するR副画素102A、102Bは、同一のゲート線に接続される。G画素103、B画素104も同様の構成を有している。G画素103が、2つのG副画素103A、103Bで構成されると共に、G画素103の各列に沿って、2本のデータ線Gi(A)、Gi(B)が設けられる。B画素104が、2つのB副画素104A、104Bで構成されると共に、B画素104の各列に沿って、2本のデータ線Bi(A)、Bi(B)が設けられる。
【0005】
図2に示されているように、各副画素は、TFT(thin film transistor)と、対向電極VCOMと画素電極との間に形成される液晶容量と、対向電極VCOMと保持電極との間に形成される保持容量とで構成される。例えば、R副画素102Aは、TFT105Aと、液晶容量106Aと、保持容量107Aで構成され、R副画素102Bは、TFT105Bと、液晶容量106Bと、保持容量107Bとで構成される。他の副画素も同様の構成を有している。
【0006】
ゲート線Gnが選択されると、ゲート線Gnに接続されたR副画素102Aがデータ線Ri(A)から供給される駆動電圧によって駆動され、ゲート線Gnに接続されたR副画素102Bがデータ線Ri(B)から供給される駆動電圧によって駆動される。G画素103、B画素104についても同様である。あるゲート線Gnが選択されると、ゲート線Gnに接続されたG副画素103A、B副画素104Aが、それぞれ、データ線Gi(A)、Bi(A)から供給される駆動電圧によって駆動され、ゲート線Gnに接続されたG副画素103B、B副画素104Bが、それぞれ、データ線Gi(B)、Bi(B)から供給される駆動電圧によって駆動される。
【0007】
図1、図2の構成の液晶表示パネルにおいては、同一の映像データの値に対して、2つの副画素が異なる駆動電圧で駆動される。言い換えれば、2つの副画素が異なるガンマカーブに従って駆動される。したがって、2つの副画素を駆動するための駆動電圧の生成においては、異なるガンマカーブに従ったガンマ補正を行う必要がある。異なるガンマカーブに従ったガンマ補正を行うために、図1、図2の構成の液晶表示パネルを使用する液晶表示装置では、一般的な液晶表示装置とは異なる駆動方法が採用される。
【0008】
特開2007−226242号公報は、図1、図2に示された構成の液晶表示パネルを駆動する技術を開示している。図3は、この公報に開示された液晶表示装置100の構成を示すブロック図である。液晶表示装置100は、図1、図2に示された構成の液晶表示パネル110と、保持部120と、タイミング制御部130と、ゲート駆動部140と、データ駆動部150とを備えている。液晶表示装置がタイミングコントローラIC(integrated circuit)と、ゲート駆動ICと、データ駆動ICとから構成されるアーキテクチャは、液晶表示装置の一般的なアーキテクチャの一つであるから、タイミング制御部130、ゲート駆動部140、データ駆動部150は、それぞれ、タイミングコントローラICと、ゲート駆動ICと、データ駆動ICとに対応する構成要素であると理解することが妥当である。保持部120は、”ハイピクセル”(即ち、R副画素102A、G副画素103A、B副画素104A)に対するガンマカーブに対応するLUTを保持する第1保持部122と、”ローピクセル”(即ち、R副画素102B、G副画素103B、B副画素104B)に対するガンマカーブに対応するLUTを保持する第2保持部124とを備えている。第1保持部122及び第2保持部124のそれぞれには、赤(R)、緑(G)、青(B)に対して別のLUTが用意されている。
【0009】
この液晶表示装置100は、概略的には、下記のように動作する:タイミング制御部130は、画像信号R、G、Bから第1保持部122に保持されているLUTを用いて第1画像データRH、GH、BHを生成すると共に、第2保持部124に保持されているLUTを用いて第2画像データRL、GL、BLを生成する。タイミング制御部130は、生成した第1画像データRH、GH、BH及び第2画像データRL、GL、BLをデータ駆動部150に送信する。データ駆動部150は、第1画像データRH、GH、BHに応答して”ハイピクセル”を駆動し、画像データRL、GL、BLに応答して”ローピクセル”を駆動する。
【0010】
【非特許文献1】Sang Soo Kim, "The World's Largest (82-in.) TFT-LCD", SID 05 DIGEST, 2005, pp. 1842-1847
【特許文献1】特開2007−226242号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
図3の液晶表示装置100の一つの問題点は、データ駆動部150(データ駆動IC)へのデータ送信量が増大してしまうことである。図3の液晶表示装置100では、1画素のために2つの画像データ:第1画像データ及び第2画像データを送らなくてはならない。加えて、第1画像データ及び第2画像データのビット幅も増大させなくてはならない。例えば、画像信号R、G、Bがそれぞれ、10ビットである場合を考えよう。画像信号R、G、Bに対してガンマ補正を行う場合、第1画像データRH、GH、BH及び第2画像データRL、GL、BLは、画像信号R、G、Bよりも多いビット幅、例えば、12ビットが必要である。これらの要因により、液晶表示装置100では、多くのデータをデータ駆動部150に送信しなくてはならない。1水平期間の長さは、規格により所定値に決定されているので、データ送信量を増大させるためにはデータ転送速度を増大させなくてはならない。これは、データ誤りの発生率を高くするため好ましくない。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0013】
本発明の液晶表示装置は、液晶表示パネル(2)と、前記液晶表示パネル(2)を駆動するデータ駆動IC(8)とを具備する。前記液晶表示パネル(2)は、ゲート線(Gj)と、第1データ線(D(2n−1))と、第2データ線D(2n)と、前記ゲート線(Gj)と前記第1データ線(D(2n−1))とに接続される第1画素(12A)と、前記ゲート線(Gj)と前記第2データ線(D(2n))とに接続される第2画素(12B)とを備える。前記データ駆動IC(8)は、外部から受け取った映像データ(9)に対して、第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データ(9)に対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部(22−25、23A、23B、31、22A、22B)と、前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部(26−30)とを備える。本発明の液晶表示装置では、前記データ駆動IC(8)の内部でガンマ補正が行われて第1ガンマ補正後データ及び第2ガンマ補正後データが生成され、その第1ガンマ補正後データ及び第2ガンマ補正後データに応じて第1データ線(D(2n−1))と第2データ線D(2n)とが駆動される。このような構成では、相対的にデータ量が大きい第1ガンマ補正後データ及び第2ガンマ補正後データではなく、相対的にデータ量が小さい映像データがデータ駆動ICに転送されるので、データ駆動ICへのデータ転送量を低減することができる。
【発明の効果】
【0014】
本発明によれば、複数の副画素で1画素が構成される液晶表示パネルを駆動するデータ駆動ICへのデータ転送量を低減することができる。
【発明を実施するための最良の形態】
【0015】
第1の実施形態:
図4は、本発明の第1の実施形態の液晶表示装置1の構成を示すブロック図である。液晶表示装置1は、液晶表示パネル2と、基板3に設けられたタイミングコントローラIC4と、基板5に設けられたゲート駆動IC6と、基板7に設けられたデータ駆動IC8とを備えている。
【0016】
液晶表示パネル2は、複数のゲート線G1、G2・・・と、複数のデータ線D1、D2、D3、D4・・・と、これらが交差する位置に設けられた画素11とを備えている。本実施例の液晶表示パネル2では、1画素11が2つの副画素:メイン画素12A及びサブ画素12Bで構成され、且つ、画素11の列に沿って、2本のデータ線が設けられた構成を有している。データ線D1、D2は、左端の画素11の列に沿って設けられ、データ線D3、D4は左から2番目の画素11の列に沿って設けられ、データ線D5、D6は左から3番目の画素11の列に沿って設けられている。メイン画素12Aは、奇数番目のデータ線D(2n−1)に接続され、サブ画素12Bは、偶数番目のデータ線D(2n)に接続される。同一の画素11に属するメイン画素12Aとサブ画素12Bは、同一のゲート線に接続される。例えば、最上段のラインの画素11に設けられたメイン画素12Aとサブ画素12Bは、ゲート線G1に共通に接続される。本実施形態において、或る一のゲート線に対応して設けられた1行の画素11は、1水平ラインの画素11と呼ばれることがある。
【0017】
メイン画素12Aは、画素電極13Aと、TFT14Aとを備えており、同様に、サブ画素12Bは、画素電極13Bと、TFT14Bとを備えている。TFT14Aは、画素電極13Aと奇数番目のデータ線S(2n−1)との間に設けられ、TFT14Bは、画素電極13Bと偶数番目のデータ線S(2n)との間に設けられている。同一の画素11のメイン画素12A、サブ画素12Bに設けられたTFT14AとTFT14Bのゲートは、同一のゲート線に接続される。なお、図4には、液晶表示パネル2の一部の構成のみが図示されているが、液晶表示パネル2の全体が同様に構成されていることは、当業者には理解されよう。
【0018】
タイミングコントローラIC4は、データ駆動IC8に映像データ9をシリアル送信する。本実施形態では、映像データ9は、各画素の階調値を10ビットで表す10ビットデータである。背景技術とは異なり、タイミングコントローラIC4は、ガンマ補正がなされていない映像データ9をデータ駆動IC8に供給することに留意されたい。加えて、タイミングコントローラIC4は、タイミング制御信号(図示されない)をデータ駆動IC8及びゲート駆動IC6に供給して、データ駆動IC8及びゲート駆動IC6のタイミング制御を行う機能も有している。
【0019】
ゲート駆動IC6は、液晶表示パネル2のゲート線Giを順次に駆動する。
【0020】
データ駆動IC8のソース出力Siにはデータ線Diが接続されており、データ駆動IC8は、映像データ9に応答して液晶表示パネル2のデータ線Diを駆動する。詳細には、データ駆動IC8は、奇数番目のソース出力S(2n−1)から駆動電圧を出力して奇数番目のデータ線D(2n−1)に接続されているメイン画素12Aを駆動し、偶数番目のソース出力S(2n)から駆動電圧を出力して偶数番目のデータ線D(2n)に接続されているサブ画素12Bを駆動する。
【0021】
本実施形態のデータ駆動IC8は、同一の画素11に含まれるメイン画素12Aとサブ画素12Bとに対して異なるガンマカーブに従ったガンマ補正を行うように構成されている。即ち、データ駆動IC8は、ある画素に対応する映像データ9に対して第1のガンマカーブ(以下、ガンマカーブ「A」という。)に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてメイン画素12Aを駆動し、第2のガンマカーブ(以下、ガンマカーブ「B」という。)に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてサブ画素12Bを駆動する。背景技術で記述された液晶表示装置100とは異なり、データ駆動IC8の内部でガンマ補正が行われることに留意されたい。
【0022】
図5は、データ駆動IC8の構成を示す概略図である。図5には、各データ駆動IC8が720本のソース出力S1〜S720を有するとして、即ち、各データ駆動IC8が各水平期間に360個の画素11を駆動するものとしてデータ駆動IC8の構成が示されている。データ駆動IC8は、シリアルパラレル変換回路21と、ガンマ演算回路22と、パラメータ保持部23と、1ビットのカウンタ24と、デコーダ25と、12ビットのラッチ回路26、27と、レベルシフタ28と、12ビットのデコーダ29と、アンプ回路30とを備えている。ラッチ回路26、27、レベルシフタ28、デコーダ29は、データ駆動IC8のソース出力と同じ数だけ設けられている。図5の構成では、データ駆動IC8に、720本のソース出力S1〜S720が設けられているので、ラッチ回路26、27、レベルシフタ28、デコーダ29、及びアンプ回路30は、それぞれ、720個設けられる。
【0023】
シリアルパラレル変換回路21は、シリアル送信された映像データ9に対してシリアル−パラレル変換を行い、シリアル−パラレル変換された映像データ9をガンマ演算回路22に供給する。
【0024】
ガンマ演算回路22と、パラメータ保持部23と、1ビットカウンタ24と、デコーダ25とは、映像データ9に対してガンマ補正を行ってガンマ補正後データ10を生成するガンマ補正回路部を構成している。本実施形態では、映像データ9が10ビットデータであるのに対し、ガンマ補正後データ10は、12ビットデータである。
【0025】
詳細には、パラメータ保持部23には、ガンマカーブ「A」によるガンマ補正(即ち、メイン画素12Aに対するガンマ補正)を近似演算によって行うための演算パラメータと、ガンマカーブ「B」によるガンマ演算(即ち、サブ画素12Bに対するガンマ補正)を近似演算によって行うための演算パラメータとが格納される。ここで、演算パラメータとは、いずれも、映像データ9の各階調値に対応するガンマ補正後データ10の階調値を近似演算によって求めるための近似式を決定するために使用される情報である。例えば、近似式に含まれる未定係数の情報が、演算パラメータとしてパラメータ保持部23に格納される。ガンマカーブ「A」による近似演算を行うための演算パラメータは、パラメータ保持部23の最上位ビットが”1”であるアドレスに記憶され、ガンマカーブ「B」による近似演算を行うための演算パラメータは、最上位ビットが”0”であるアドレスに記憶される。
【0026】
カウンタ24は、1ビットのカウンタ値を保持しており、そのカウンタ値により、ガンマカーブ「A」「B」のいずれの演算パラメータに対してアクセスを行うかを指定する。詳細には、カウンタ24のカウンタ値は、パラメータ保持部23のアクセスされるべきアドレスの最上位ビットとしてデコーダ25に供給され、これにより、ガンマカーブ「A」「B」のいずれの演算パラメータに対してアクセスを行うかが指定される。スタート信号が活性化されると、カウンタ24は、1画素分の映像データ9が受信される周波数の2倍の周波数でカウンタ値を”0”と”1”との間で反転させる。そのカウンタ値がアドレスの最上位ビットとしてデコーダ25に供給される。ストップ信号が活性化されると、カウンタ24は、その動作を停止してリセットされる。
【0027】
デコーダ25は、ガンマ演算回路22から映像データ9を受け取り、カウンタ24から受け取ったアドレスの最上位ビットとし、ガンマ演算回路22から受け取った映像データ9を下位ビットとして指定されるパラメータ保持部23のアドレスを選択する。
【0028】
ガンマ演算回路22は、パラメータ保持部23のデコーダ25によって選択されたアドレスから演算パラメータを取り出し、取り出した演算パラメータを用いて映像データ9に対して近似的なガンマ補正演算を行うことによってガンマ補正後データ10を生成する。生成されたガンマ補正後データ10は、ラッチ回路26に出力される。後述されるように、ガンマ演算回路22からは、メイン画素12Aに対応するガンマカーブ「A」で補正されたガンマ補正後データ10と、サブ画素12Bに対応するガンマカーブ「B」で補正されたガンマ補正後データ10とが交互に出力される。
【0029】
ラッチ回路26、27、レベルシフタ28、デコーダ29、及びアンプ回路30は、ガンマ補正後データ10に応答してソース出力S1〜S720に接続されたデータ線D1〜D720を駆動する駆動回路部として機能する。
【0030】
詳細には、ラッチ回路26は、ガンマ演算回路22から送られてくるガンマ補正後データ10を順次に受信する。ラッチ回路26は、左端のラッチ回路26から順次にガンマ補正後データ10を受け取るように構成されている。従って、奇数番目に送られてくるガンマ補正後データ10は、奇数番目のラッチ回路26に格納され、偶数番目に送られてくるガンマ補正後データ10は、偶数番目のラッチ回路26に格納される。言い換えれば、メイン画素12Aに対応するガンマカーブで補正されたガンマ補正後データ10は、奇数番目のソース出力S(2n−1)に対応して設けられたラッチ回路26に格納され、サブ画素12Bに対応するガンマカーブで補正されたガンマ補正後データ10は、偶数番目のソース出力S(2n)に対応して設けられたラッチ回路26に格納される。
【0031】
ラッチ回路27は、ストローブ信号STBに応答して、ラッチ回路26に格納されたガンマ補正後データ10を同時にラッチする。ラッチ回路27は、ラッチしたガンマ補正後データ10を、レベルシフタ28を介してデコーダ29に送る。デコーダ29は、ラッチ回路27から受け取ったガンマ補正後データ10に対してD/A変換を行い、ガンマ補正後データ10の階調値に対応するアナログ電圧信号を生成する。アンプ回路30は、デコーダ29から受け取ったアナログ電圧信号の電圧レベルに対応する電圧レベル(基本的には、アナログ電圧信号の電圧レベルと同じ電圧レベル)を有する駆動電圧をソース出力S1〜S720から出力して、データ線D1〜D720を駆動する。
【0032】
図6は、本実施形態の液晶表示装置1の動作を示すタイミングチャートである。以下においては、1水平ラインの画素11にそれぞれに対応する映像データ9をD(ORG1)〜D(ORG360)と記載する。また、映像データD(ORGk)に対してメイン画素12Aに対応するガンマカーブ「A」でガンマ補正を行うことによって得られるガンマ補正後データ10をD(GAk)と記載し、映像データD(ORGk)に対してサブ画素12Bに対応するガンマカーブ「B」でガンマ補正を行うことによって得られるガンマ補正後データ10をD(GBk)と記載する。
【0033】
本実施形態の液晶表示装置1では、各水平期間において、1水平ラインの画素11に対応する360個の映像データD(ORG1)〜D(ORG360)がデータ駆動IC8に転送される。映像データD(ORG1)〜D(ORG360)の転送に先立ち、スタート信号が活性化され、これにより、カウンタ24の動作が許可される。続いて最初の映像データD(ORG1)が転送されると、カウンタ24の出力が”1”に設定され、アドレスの最上位ビットが”1”に設定される。これにより、パラメータ保持部23では、ガンマカーブ「A」の演算パラメータがアクセス可能になる。更にデコーダ25は、映像データD(ORG1)を受け取り、映像データD(ORG1)の階調値に対応するアドレスを選択する。ガンマ演算回路22は、選択されたアドレスからガンマカーブ「A」の演算パラメータを取り出し、取り出した演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GA1)を出力する。ガンマ演算回
路22から出力されたガンマ補正後データD(GA1)は、ソース出力S1に対応するラッチ回路26に格納される。
【0034】
続いて、カウンタ24の出力が”0”に設定され、アドレスの最上位ビットが”0”に設定される。これにより、パラメータ保持部23では、ガンマカーブ「B」の演算パラメータがアクセス可能になる。デコーダ25は、映像データD(ORG1)の階調値に対応するアドレスを選択し、ガンマ演算回路22は、選択されたガンマカーブ「B」の演算パラメータを取り出し、取り出したガンマカーブ「B」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GB1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データ(GB1)は、ソース出力S2に対応するラッチ回路26に格納される。
【0035】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0036】
次の水平期間のブランキング期間にストローブ信号STBがハイレベルにプルアップされると、直前の水平期間でラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)がラッチ回路27に転送される。この結果、奇数番目のソース出力S(2n−1)に対応するラッチ回路27にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路27にはガンマ補正後データD(GBn)が格納される。
【0037】
当該次の水平期間では、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。奇数番目のソース出力S(2n−1)には、奇数番目のデータ線D(2n−1)を介してメイン画素12Aが接続され、偶数番目のソース出力S(2n)には、偶数番目のデータ線D(2n)を介してサブ画素12Bが接続されることに留意されたい。
【0038】
本実施形態の液晶表示装置1の利点は、データ駆動IC8においてガンマ補正が行われる構成を採用していることにより、データ駆動IC8へのデータ転送量を低減できることにある。背景技術に記載された液晶表示装置100では、画像信号R、G、Bが10ビットデータであり、ガンマ補正によって生成された第1画像データRH、GH、BH、第2画像データRL、GL、BLが12ビットデータである場合には、一画素あたりに必要なデータ転送量は、24ビットである。この場合、例えば液晶表示パネルが8つの720チャンネルのデータ駆動ICで駆動されるケースでは、668Mbpsのデータ転送速度が必要である。一方、本実施形態の液晶表示装置1では、映像データ9が10ビットデータである場合には、一画素あたりに必要なデータ転送量は、10ビットである。この場合、液晶表示パネルが8つの720チャンネルのデータ駆動ICで駆動されるケースでは、278Mbpsのデータ転送速度しか必要としない。このように、本実施形態の液晶表示装置1では、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。
【0039】
なお、上記の本実施形態では、発明の理解を容易にするために、各画素11が表示する色については言及されていない。しかしながら、実際の液晶表示パネルでは、画素11には、赤を表示する画素(R画素)、緑を表示する画素(G画素)と、青を表示する画素(B画素)とがある。この場合、ガンマ補正において使用されるガンマカーブは、画素が表示すべき色に応じて異なるように設定されることが好ましい。このような変更は、パラメータ保持部23に、下記の6つの演算パラメータ:
(1)R画素のメイン画素のガンマカーブの演算パラメータ
(2)R画素のサブ画素のガンマカーブの演算パラメータ
(3)G画素のメイン画素のガンマカーブの演算パラメータ
(4)G画素のサブ画素のガンマカーブの演算パラメータ
(5)B画素のメイン画素のガンマカーブの演算パラメータ
(6)B画素のサブ画素のガンマカーブの演算パラメータ
を用意すると共に、パラメータ保持部23に対して画素11の色に応じたアドレッシングを行うことによって容易に実現できる。
【0040】
また、上記の本実施形態ではパラメータ保持部23には近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0041】
第2の実施形態:
図7は、本発明の第2の実施形態の液晶表示装置1のデータ駆動IC8の構成を示すブロック図である。第2の実施形態のデータ駆動IC8の構成は、第1の実施形態と類似している。相違点は、パラメータ保持部23の代わりに、ガンマカーブ「A」による近似演算を行うための演算パラメータを保持するパラメータ保持部23Aとガンマカーブ「B」による近似演算を行うための演算パラメータを保持する保持するパラメータ保持部23Bとが用意され、デコーダ25の代わりにセレクタ31が設けられることである。本実施形態では、カウンタ24の出力は、セレクタ31の動作を切り替える切り替え制御信号としてセレクタ31に供給される。セレクタ31は、カウンタ24の出力に応じてパラメータ保持部23A、23Bの一方を選択してガンマ演算回路22に接続する。ガンマ演算回路22は、選択されたパラメータ保持部の映像データ9に対応するアドレスから演算パラメータを取り出し、取り出した演算パラメータと映像データ9を用いて近似演算を行い、ガンマ補正後データ10としてラッチ回路26に出力する。
【0042】
図8は、第2の実施形態の液晶表示装置1の動作を示すタイミングチャートである。第2の実施形態の液晶表示装置1の動作は、第1の実施形態とほぼ同様である。
【0043】
最初の映像データD(ORG1)が転送されると、カウンタ24の出力が”1”に設定され、切り替え制御信号が”1”に設定される。これにより、セレクタ31によってパラメータ保持部23Aが選択され、ガンマカーブ「A」による近似演算を行うための演算パラメータが保持されているパラメータ保持部23Aがアクセス可能になる。ガンマ演算回路22は、映像データD(ORG1)の階調値に対応するパラメータ保持部23Aのアドレスからガンマカーブ「A」の演算パラメータを取り出し、ガンマカーブ「A」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GA1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データD(GA1)は、ソース出力S1に対応するラッチ回路26に格納される。
【0044】
続いて、カウンタ24の出力が”0”に設定され、切り替え制御信号が”1”に設定される。これにより、セレクタ31によってパラメータ保持部23Bが選択され、ガンマカーブ「B」による近似演算を行うための演算パラメータが保持されているパラメータ保持部23Bがアクセス可能になる。ガンマ演算回路22は、映像データD(ORG1)の階調値に対応するパラメータ保持部23Bのアドレスからガンマカーブ「B」の演算パラメータを取り出し、ガンマカーブ「B」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GB1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データD(GB1)は、ソース出力S2に対応するラッチ回路26に格納される。
【0045】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0046】
ラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)は、ラッチ回路27に転送される。更に、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。
【0047】
第2の実施形態の液晶表示装置も、第1の実施形態と同様に、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。
【0048】
また、第2の実施形態では第1の実施形態と同様に、パラメータ保持部23には近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0049】
第3の実施形態:
図9は、本発明の第3の実施形態の液晶表示装置1のデータ駆動IC8の構成を示すブロック図である。第3の実施形態では、データ駆動IC8に2つのガンマ演算回路:ガンマ演算回路22A、22Bが設けられる。ガンマ演算回路22Aには、ガンマカーブ「A」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路22Aは、映像データ9とガンマカーブ「A」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ10Aを生成する。一方、ガンマ演算回路22Bには、ガンマカーブ「B」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路22Bは、映像データ9とガンマカーブ「B」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ10Bを生成する。
【0050】
ガンマ演算回路22Aによって生成されたガンマ補正後データ10Aは、奇数番目のソース出力S(2n−1)に対応するラッチ回路26に格納され、ガンマ演算回路22Bによって生成されたガンマ補正後データ10Bは、偶数番目のソース出力S(2n)に対応するラッチ回路26に格納される。本実施形態では、ガンマ演算回路22Aと奇数番目のソース出力S(2n−1)に対応するラッチ回路26とを接続する配線と、ガンマ演算回路22Bと偶数番目のソース出力S(2n−1)に対応するラッチ回路26とを接続する配線とが別々に設けられていることに留意されたい。ラッチ回路26に格納されたガンマ補正後データ10A、10Bは、ラッチ回路27にラッチされ、更にラッチ回路27からデコーダ29に転送される。これにより、奇数番目のソース出力S(2n−1)からガンマ補正後データ10Aに対応する駆動電圧が出力され、偶数番目のソース出力S(2n)からガンマ補正後データ10Bに対応する駆動電圧が出力される。
【0051】
図10は、第3の実施形態における液晶表示装置1の動作を示すタイミングチャートである。本実施形態の液晶表示装置1では、各水平期間において、1水平ラインの画素11に対応する360個の映像データD(ORG1)〜D(ORG360)がデータ駆動IC8に転送される。最初の映像データD(ORG1)がデータ駆動IC8に転送されると、ガンマ演算回路22Aによってガンマカーブ「A」に従ったガンマ補正が行われてガンマ補正後データD(GA1)が生成され、ガンマ演算回路22Bによってガンマカーブ「B」に従ったガンマ補正が行われてガンマ補正後データD(GB1)が生成される。ガンマ演算回路22Aから出力されたガンマ補正後データD(GA1)は、ソース線S1に対応するラッチ回路26に格納され、ガンマ演算回路22Bから出力されたガンマ補正後データD(GB1)は、ソース線S2に対応するラッチ回路26に格納される。
【0052】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0053】
次の水平期間のブランキング期間にストローブ信号STBがハイレベルにプルアップされると、直前の水平期間でラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)がラッチ回路27に転送される。この結果、奇数番目のソース出力S(2n−1)に対応するラッチ回路27にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路27にはガンマ補正後データD(GBn)が格納される。
【0054】
当該次の水平期間では、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。
【0055】
第3の実施形態の液晶表示装置も、第1の実施形態と同様に、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。加えて、第3の実施形態の液晶表示装置は、第1及び第2の実施形態の液晶表示装置と比較して、ガンマ演算回路の動作速度が遅いことが許容されるという利点がある。ただし、第1及び第2の実施形態の液晶表示装置は、第3の実施形態の液晶表示装置に対してハードウェア規模が小さいという利点があることにも留意されたい。
【0056】
また、第3の実施形態では、ガンマ演算回路22A、22Bに近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0057】
また、上述の実施形態では、一の画素が2つの副画素で構成され、更に、一の画素の列に対して2本のデータ線が設けられている構成が開示されているが、本発明は、一の画素に含まれる副画素の数、及び一の画素の列に対して設けられるデータ線の数が3以上である構成にも適用可能であることに留意されたい。
【図面の簡単な説明】
【0058】
【図1】図1は、1画素が2つの副画素で構成された液晶表示パネルの構成を示す概念図である。
【図2】図2は、1画素が2つの副画素で構成された液晶表示パネルの構成を示す回路図である。
【図3】図3は、従来の液晶表示装置の構成を示すブロック図である。
【図4】図4は、本発明の第1の実施形態の液晶表示装置の構成を示すブロック図である。
【図5】図5は、第1の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図6】図6は、第1の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【図7】図7は、第2の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図8】図8は、第2の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【図9】図9は、第3の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図10】図10は、第3の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【符号の説明】
【0059】
1:液晶表示装置
2:液晶表示パネル
3:基板
4:タイミングコントローラIC
5:基板
6:ゲート駆動IC
7:基板
8:データ駆動IC
9:映像データ
10:ガンマ補正後データ
11:画素
12A:メイン画素
12B:サブ画素
13A、13B:画素電極
14A、14B:TFT
21:シリアルパラレル変換回路
22、22A、22B:ガンマ演算回路
23、23A、23B:パラメータ保持部
24:カウンタ
25:デコーダ
26、27:ラッチ回路
28:レベルシフタ
29:デコーダ
30:アンプ回路
31:セレクタ
100:液晶表示装置
101:ドット
102:R画素
102A、102B:R副画素
103:G画素
103A、103B:G副画素
104:B画素
104A、104B:B副画素
105A、105B:TFT
106A、106B:液晶容量
107A、107B:保持容量
110:液晶表示パネル
120:保持部
122:第1保持部
124:第2保持部
130:タイミング制御部
140:ゲート駆動部
150:データ駆動部
【技術分野】
【0001】
本発明は、液晶表示装置に関し、特に、複数の副画素で1画素が構成される液晶表示パネルの駆動技術に関する。
【背景技術】
【0002】
液晶表示装置における重要な性能の一つは視野角であり、視野角を向上させるための技術が様々に検討されている。視野角を向上させる公知の手法の一つは、1画素を複数の副画素(サブピクセル)に分割し、その副画素を異なる駆動電圧で駆動することである。典型的には、1画素に2つの副画素が設けられる。同一の画素に属する副画素を異なる駆動電圧で駆動すると、液晶分子の向きが副画素毎に異なることになる。これにより、斜めから画像を見たときのガンマカーブの歪みを補償し、最小にすることができる。このような手法は文献Sang Soo Kim, "The World's Largest (82-in.) TFT-LCD", SID 05 DIGEST, 2005, pp. 1842-1847に開示されている。
【0003】
上記文献には、1画素が2つの副画素で構成された液晶表示パネルの構成として、ダブルデータライン構造が開示されている。図1は、ダブルデータライン構造を採用する液晶表示パネルの構成を示す概念図である。ダブルデータライン構造を採用する液晶表示パネルでは、1画素が2つの副画素で構成されると共に1列の画素に沿って2本のデータ線が配置される。一方のデータ線は、一方の副画素に接続され、他方のデータ線は、他方の副画素に接続される。一つの画素の2つの副画素は、同一のゲート線に接続される。
【0004】
より具体的には、1つのドット101は、3つの画素:R画素102、G画素103、B画素104で構成される。R画素102は、2つのR副画素102A、102Bで構成され、R画素102の各列に沿って、2本のデータ線Ri(A)、Ri(B)が設けられる。R副画素102Aはデータ線Ri(A)に接続され、R副画素102Bはデータ線Ri(B)に接続される。同一のR画素102に属するR副画素102A、102Bは、同一のゲート線に接続される。G画素103、B画素104も同様の構成を有している。G画素103が、2つのG副画素103A、103Bで構成されると共に、G画素103の各列に沿って、2本のデータ線Gi(A)、Gi(B)が設けられる。B画素104が、2つのB副画素104A、104Bで構成されると共に、B画素104の各列に沿って、2本のデータ線Bi(A)、Bi(B)が設けられる。
【0005】
図2に示されているように、各副画素は、TFT(thin film transistor)と、対向電極VCOMと画素電極との間に形成される液晶容量と、対向電極VCOMと保持電極との間に形成される保持容量とで構成される。例えば、R副画素102Aは、TFT105Aと、液晶容量106Aと、保持容量107Aで構成され、R副画素102Bは、TFT105Bと、液晶容量106Bと、保持容量107Bとで構成される。他の副画素も同様の構成を有している。
【0006】
ゲート線Gnが選択されると、ゲート線Gnに接続されたR副画素102Aがデータ線Ri(A)から供給される駆動電圧によって駆動され、ゲート線Gnに接続されたR副画素102Bがデータ線Ri(B)から供給される駆動電圧によって駆動される。G画素103、B画素104についても同様である。あるゲート線Gnが選択されると、ゲート線Gnに接続されたG副画素103A、B副画素104Aが、それぞれ、データ線Gi(A)、Bi(A)から供給される駆動電圧によって駆動され、ゲート線Gnに接続されたG副画素103B、B副画素104Bが、それぞれ、データ線Gi(B)、Bi(B)から供給される駆動電圧によって駆動される。
【0007】
図1、図2の構成の液晶表示パネルにおいては、同一の映像データの値に対して、2つの副画素が異なる駆動電圧で駆動される。言い換えれば、2つの副画素が異なるガンマカーブに従って駆動される。したがって、2つの副画素を駆動するための駆動電圧の生成においては、異なるガンマカーブに従ったガンマ補正を行う必要がある。異なるガンマカーブに従ったガンマ補正を行うために、図1、図2の構成の液晶表示パネルを使用する液晶表示装置では、一般的な液晶表示装置とは異なる駆動方法が採用される。
【0008】
特開2007−226242号公報は、図1、図2に示された構成の液晶表示パネルを駆動する技術を開示している。図3は、この公報に開示された液晶表示装置100の構成を示すブロック図である。液晶表示装置100は、図1、図2に示された構成の液晶表示パネル110と、保持部120と、タイミング制御部130と、ゲート駆動部140と、データ駆動部150とを備えている。液晶表示装置がタイミングコントローラIC(integrated circuit)と、ゲート駆動ICと、データ駆動ICとから構成されるアーキテクチャは、液晶表示装置の一般的なアーキテクチャの一つであるから、タイミング制御部130、ゲート駆動部140、データ駆動部150は、それぞれ、タイミングコントローラICと、ゲート駆動ICと、データ駆動ICとに対応する構成要素であると理解することが妥当である。保持部120は、”ハイピクセル”(即ち、R副画素102A、G副画素103A、B副画素104A)に対するガンマカーブに対応するLUTを保持する第1保持部122と、”ローピクセル”(即ち、R副画素102B、G副画素103B、B副画素104B)に対するガンマカーブに対応するLUTを保持する第2保持部124とを備えている。第1保持部122及び第2保持部124のそれぞれには、赤(R)、緑(G)、青(B)に対して別のLUTが用意されている。
【0009】
この液晶表示装置100は、概略的には、下記のように動作する:タイミング制御部130は、画像信号R、G、Bから第1保持部122に保持されているLUTを用いて第1画像データRH、GH、BHを生成すると共に、第2保持部124に保持されているLUTを用いて第2画像データRL、GL、BLを生成する。タイミング制御部130は、生成した第1画像データRH、GH、BH及び第2画像データRL、GL、BLをデータ駆動部150に送信する。データ駆動部150は、第1画像データRH、GH、BHに応答して”ハイピクセル”を駆動し、画像データRL、GL、BLに応答して”ローピクセル”を駆動する。
【0010】
【非特許文献1】Sang Soo Kim, "The World's Largest (82-in.) TFT-LCD", SID 05 DIGEST, 2005, pp. 1842-1847
【特許文献1】特開2007−226242号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
図3の液晶表示装置100の一つの問題点は、データ駆動部150(データ駆動IC)へのデータ送信量が増大してしまうことである。図3の液晶表示装置100では、1画素のために2つの画像データ:第1画像データ及び第2画像データを送らなくてはならない。加えて、第1画像データ及び第2画像データのビット幅も増大させなくてはならない。例えば、画像信号R、G、Bがそれぞれ、10ビットである場合を考えよう。画像信号R、G、Bに対してガンマ補正を行う場合、第1画像データRH、GH、BH及び第2画像データRL、GL、BLは、画像信号R、G、Bよりも多いビット幅、例えば、12ビットが必要である。これらの要因により、液晶表示装置100では、多くのデータをデータ駆動部150に送信しなくてはならない。1水平期間の長さは、規格により所定値に決定されているので、データ送信量を増大させるためにはデータ転送速度を増大させなくてはならない。これは、データ誤りの発生率を高くするため好ましくない。
【課題を解決するための手段】
【0012】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【0013】
本発明の液晶表示装置は、液晶表示パネル(2)と、前記液晶表示パネル(2)を駆動するデータ駆動IC(8)とを具備する。前記液晶表示パネル(2)は、ゲート線(Gj)と、第1データ線(D(2n−1))と、第2データ線D(2n)と、前記ゲート線(Gj)と前記第1データ線(D(2n−1))とに接続される第1画素(12A)と、前記ゲート線(Gj)と前記第2データ線(D(2n))とに接続される第2画素(12B)とを備える。前記データ駆動IC(8)は、外部から受け取った映像データ(9)に対して、第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データ(9)に対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部(22−25、23A、23B、31、22A、22B)と、前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部(26−30)とを備える。本発明の液晶表示装置では、前記データ駆動IC(8)の内部でガンマ補正が行われて第1ガンマ補正後データ及び第2ガンマ補正後データが生成され、その第1ガンマ補正後データ及び第2ガンマ補正後データに応じて第1データ線(D(2n−1))と第2データ線D(2n)とが駆動される。このような構成では、相対的にデータ量が大きい第1ガンマ補正後データ及び第2ガンマ補正後データではなく、相対的にデータ量が小さい映像データがデータ駆動ICに転送されるので、データ駆動ICへのデータ転送量を低減することができる。
【発明の効果】
【0014】
本発明によれば、複数の副画素で1画素が構成される液晶表示パネルを駆動するデータ駆動ICへのデータ転送量を低減することができる。
【発明を実施するための最良の形態】
【0015】
第1の実施形態:
図4は、本発明の第1の実施形態の液晶表示装置1の構成を示すブロック図である。液晶表示装置1は、液晶表示パネル2と、基板3に設けられたタイミングコントローラIC4と、基板5に設けられたゲート駆動IC6と、基板7に設けられたデータ駆動IC8とを備えている。
【0016】
液晶表示パネル2は、複数のゲート線G1、G2・・・と、複数のデータ線D1、D2、D3、D4・・・と、これらが交差する位置に設けられた画素11とを備えている。本実施例の液晶表示パネル2では、1画素11が2つの副画素:メイン画素12A及びサブ画素12Bで構成され、且つ、画素11の列に沿って、2本のデータ線が設けられた構成を有している。データ線D1、D2は、左端の画素11の列に沿って設けられ、データ線D3、D4は左から2番目の画素11の列に沿って設けられ、データ線D5、D6は左から3番目の画素11の列に沿って設けられている。メイン画素12Aは、奇数番目のデータ線D(2n−1)に接続され、サブ画素12Bは、偶数番目のデータ線D(2n)に接続される。同一の画素11に属するメイン画素12Aとサブ画素12Bは、同一のゲート線に接続される。例えば、最上段のラインの画素11に設けられたメイン画素12Aとサブ画素12Bは、ゲート線G1に共通に接続される。本実施形態において、或る一のゲート線に対応して設けられた1行の画素11は、1水平ラインの画素11と呼ばれることがある。
【0017】
メイン画素12Aは、画素電極13Aと、TFT14Aとを備えており、同様に、サブ画素12Bは、画素電極13Bと、TFT14Bとを備えている。TFT14Aは、画素電極13Aと奇数番目のデータ線S(2n−1)との間に設けられ、TFT14Bは、画素電極13Bと偶数番目のデータ線S(2n)との間に設けられている。同一の画素11のメイン画素12A、サブ画素12Bに設けられたTFT14AとTFT14Bのゲートは、同一のゲート線に接続される。なお、図4には、液晶表示パネル2の一部の構成のみが図示されているが、液晶表示パネル2の全体が同様に構成されていることは、当業者には理解されよう。
【0018】
タイミングコントローラIC4は、データ駆動IC8に映像データ9をシリアル送信する。本実施形態では、映像データ9は、各画素の階調値を10ビットで表す10ビットデータである。背景技術とは異なり、タイミングコントローラIC4は、ガンマ補正がなされていない映像データ9をデータ駆動IC8に供給することに留意されたい。加えて、タイミングコントローラIC4は、タイミング制御信号(図示されない)をデータ駆動IC8及びゲート駆動IC6に供給して、データ駆動IC8及びゲート駆動IC6のタイミング制御を行う機能も有している。
【0019】
ゲート駆動IC6は、液晶表示パネル2のゲート線Giを順次に駆動する。
【0020】
データ駆動IC8のソース出力Siにはデータ線Diが接続されており、データ駆動IC8は、映像データ9に応答して液晶表示パネル2のデータ線Diを駆動する。詳細には、データ駆動IC8は、奇数番目のソース出力S(2n−1)から駆動電圧を出力して奇数番目のデータ線D(2n−1)に接続されているメイン画素12Aを駆動し、偶数番目のソース出力S(2n)から駆動電圧を出力して偶数番目のデータ線D(2n)に接続されているサブ画素12Bを駆動する。
【0021】
本実施形態のデータ駆動IC8は、同一の画素11に含まれるメイン画素12Aとサブ画素12Bとに対して異なるガンマカーブに従ったガンマ補正を行うように構成されている。即ち、データ駆動IC8は、ある画素に対応する映像データ9に対して第1のガンマカーブ(以下、ガンマカーブ「A」という。)に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてメイン画素12Aを駆動し、第2のガンマカーブ(以下、ガンマカーブ「B」という。)に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてサブ画素12Bを駆動する。背景技術で記述された液晶表示装置100とは異なり、データ駆動IC8の内部でガンマ補正が行われることに留意されたい。
【0022】
図5は、データ駆動IC8の構成を示す概略図である。図5には、各データ駆動IC8が720本のソース出力S1〜S720を有するとして、即ち、各データ駆動IC8が各水平期間に360個の画素11を駆動するものとしてデータ駆動IC8の構成が示されている。データ駆動IC8は、シリアルパラレル変換回路21と、ガンマ演算回路22と、パラメータ保持部23と、1ビットのカウンタ24と、デコーダ25と、12ビットのラッチ回路26、27と、レベルシフタ28と、12ビットのデコーダ29と、アンプ回路30とを備えている。ラッチ回路26、27、レベルシフタ28、デコーダ29は、データ駆動IC8のソース出力と同じ数だけ設けられている。図5の構成では、データ駆動IC8に、720本のソース出力S1〜S720が設けられているので、ラッチ回路26、27、レベルシフタ28、デコーダ29、及びアンプ回路30は、それぞれ、720個設けられる。
【0023】
シリアルパラレル変換回路21は、シリアル送信された映像データ9に対してシリアル−パラレル変換を行い、シリアル−パラレル変換された映像データ9をガンマ演算回路22に供給する。
【0024】
ガンマ演算回路22と、パラメータ保持部23と、1ビットカウンタ24と、デコーダ25とは、映像データ9に対してガンマ補正を行ってガンマ補正後データ10を生成するガンマ補正回路部を構成している。本実施形態では、映像データ9が10ビットデータであるのに対し、ガンマ補正後データ10は、12ビットデータである。
【0025】
詳細には、パラメータ保持部23には、ガンマカーブ「A」によるガンマ補正(即ち、メイン画素12Aに対するガンマ補正)を近似演算によって行うための演算パラメータと、ガンマカーブ「B」によるガンマ演算(即ち、サブ画素12Bに対するガンマ補正)を近似演算によって行うための演算パラメータとが格納される。ここで、演算パラメータとは、いずれも、映像データ9の各階調値に対応するガンマ補正後データ10の階調値を近似演算によって求めるための近似式を決定するために使用される情報である。例えば、近似式に含まれる未定係数の情報が、演算パラメータとしてパラメータ保持部23に格納される。ガンマカーブ「A」による近似演算を行うための演算パラメータは、パラメータ保持部23の最上位ビットが”1”であるアドレスに記憶され、ガンマカーブ「B」による近似演算を行うための演算パラメータは、最上位ビットが”0”であるアドレスに記憶される。
【0026】
カウンタ24は、1ビットのカウンタ値を保持しており、そのカウンタ値により、ガンマカーブ「A」「B」のいずれの演算パラメータに対してアクセスを行うかを指定する。詳細には、カウンタ24のカウンタ値は、パラメータ保持部23のアクセスされるべきアドレスの最上位ビットとしてデコーダ25に供給され、これにより、ガンマカーブ「A」「B」のいずれの演算パラメータに対してアクセスを行うかが指定される。スタート信号が活性化されると、カウンタ24は、1画素分の映像データ9が受信される周波数の2倍の周波数でカウンタ値を”0”と”1”との間で反転させる。そのカウンタ値がアドレスの最上位ビットとしてデコーダ25に供給される。ストップ信号が活性化されると、カウンタ24は、その動作を停止してリセットされる。
【0027】
デコーダ25は、ガンマ演算回路22から映像データ9を受け取り、カウンタ24から受け取ったアドレスの最上位ビットとし、ガンマ演算回路22から受け取った映像データ9を下位ビットとして指定されるパラメータ保持部23のアドレスを選択する。
【0028】
ガンマ演算回路22は、パラメータ保持部23のデコーダ25によって選択されたアドレスから演算パラメータを取り出し、取り出した演算パラメータを用いて映像データ9に対して近似的なガンマ補正演算を行うことによってガンマ補正後データ10を生成する。生成されたガンマ補正後データ10は、ラッチ回路26に出力される。後述されるように、ガンマ演算回路22からは、メイン画素12Aに対応するガンマカーブ「A」で補正されたガンマ補正後データ10と、サブ画素12Bに対応するガンマカーブ「B」で補正されたガンマ補正後データ10とが交互に出力される。
【0029】
ラッチ回路26、27、レベルシフタ28、デコーダ29、及びアンプ回路30は、ガンマ補正後データ10に応答してソース出力S1〜S720に接続されたデータ線D1〜D720を駆動する駆動回路部として機能する。
【0030】
詳細には、ラッチ回路26は、ガンマ演算回路22から送られてくるガンマ補正後データ10を順次に受信する。ラッチ回路26は、左端のラッチ回路26から順次にガンマ補正後データ10を受け取るように構成されている。従って、奇数番目に送られてくるガンマ補正後データ10は、奇数番目のラッチ回路26に格納され、偶数番目に送られてくるガンマ補正後データ10は、偶数番目のラッチ回路26に格納される。言い換えれば、メイン画素12Aに対応するガンマカーブで補正されたガンマ補正後データ10は、奇数番目のソース出力S(2n−1)に対応して設けられたラッチ回路26に格納され、サブ画素12Bに対応するガンマカーブで補正されたガンマ補正後データ10は、偶数番目のソース出力S(2n)に対応して設けられたラッチ回路26に格納される。
【0031】
ラッチ回路27は、ストローブ信号STBに応答して、ラッチ回路26に格納されたガンマ補正後データ10を同時にラッチする。ラッチ回路27は、ラッチしたガンマ補正後データ10を、レベルシフタ28を介してデコーダ29に送る。デコーダ29は、ラッチ回路27から受け取ったガンマ補正後データ10に対してD/A変換を行い、ガンマ補正後データ10の階調値に対応するアナログ電圧信号を生成する。アンプ回路30は、デコーダ29から受け取ったアナログ電圧信号の電圧レベルに対応する電圧レベル(基本的には、アナログ電圧信号の電圧レベルと同じ電圧レベル)を有する駆動電圧をソース出力S1〜S720から出力して、データ線D1〜D720を駆動する。
【0032】
図6は、本実施形態の液晶表示装置1の動作を示すタイミングチャートである。以下においては、1水平ラインの画素11にそれぞれに対応する映像データ9をD(ORG1)〜D(ORG360)と記載する。また、映像データD(ORGk)に対してメイン画素12Aに対応するガンマカーブ「A」でガンマ補正を行うことによって得られるガンマ補正後データ10をD(GAk)と記載し、映像データD(ORGk)に対してサブ画素12Bに対応するガンマカーブ「B」でガンマ補正を行うことによって得られるガンマ補正後データ10をD(GBk)と記載する。
【0033】
本実施形態の液晶表示装置1では、各水平期間において、1水平ラインの画素11に対応する360個の映像データD(ORG1)〜D(ORG360)がデータ駆動IC8に転送される。映像データD(ORG1)〜D(ORG360)の転送に先立ち、スタート信号が活性化され、これにより、カウンタ24の動作が許可される。続いて最初の映像データD(ORG1)が転送されると、カウンタ24の出力が”1”に設定され、アドレスの最上位ビットが”1”に設定される。これにより、パラメータ保持部23では、ガンマカーブ「A」の演算パラメータがアクセス可能になる。更にデコーダ25は、映像データD(ORG1)を受け取り、映像データD(ORG1)の階調値に対応するアドレスを選択する。ガンマ演算回路22は、選択されたアドレスからガンマカーブ「A」の演算パラメータを取り出し、取り出した演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GA1)を出力する。ガンマ演算回
路22から出力されたガンマ補正後データD(GA1)は、ソース出力S1に対応するラッチ回路26に格納される。
【0034】
続いて、カウンタ24の出力が”0”に設定され、アドレスの最上位ビットが”0”に設定される。これにより、パラメータ保持部23では、ガンマカーブ「B」の演算パラメータがアクセス可能になる。デコーダ25は、映像データD(ORG1)の階調値に対応するアドレスを選択し、ガンマ演算回路22は、選択されたガンマカーブ「B」の演算パラメータを取り出し、取り出したガンマカーブ「B」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GB1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データ(GB1)は、ソース出力S2に対応するラッチ回路26に格納される。
【0035】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0036】
次の水平期間のブランキング期間にストローブ信号STBがハイレベルにプルアップされると、直前の水平期間でラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)がラッチ回路27に転送される。この結果、奇数番目のソース出力S(2n−1)に対応するラッチ回路27にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路27にはガンマ補正後データD(GBn)が格納される。
【0037】
当該次の水平期間では、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。奇数番目のソース出力S(2n−1)には、奇数番目のデータ線D(2n−1)を介してメイン画素12Aが接続され、偶数番目のソース出力S(2n)には、偶数番目のデータ線D(2n)を介してサブ画素12Bが接続されることに留意されたい。
【0038】
本実施形態の液晶表示装置1の利点は、データ駆動IC8においてガンマ補正が行われる構成を採用していることにより、データ駆動IC8へのデータ転送量を低減できることにある。背景技術に記載された液晶表示装置100では、画像信号R、G、Bが10ビットデータであり、ガンマ補正によって生成された第1画像データRH、GH、BH、第2画像データRL、GL、BLが12ビットデータである場合には、一画素あたりに必要なデータ転送量は、24ビットである。この場合、例えば液晶表示パネルが8つの720チャンネルのデータ駆動ICで駆動されるケースでは、668Mbpsのデータ転送速度が必要である。一方、本実施形態の液晶表示装置1では、映像データ9が10ビットデータである場合には、一画素あたりに必要なデータ転送量は、10ビットである。この場合、液晶表示パネルが8つの720チャンネルのデータ駆動ICで駆動されるケースでは、278Mbpsのデータ転送速度しか必要としない。このように、本実施形態の液晶表示装置1では、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。
【0039】
なお、上記の本実施形態では、発明の理解を容易にするために、各画素11が表示する色については言及されていない。しかしながら、実際の液晶表示パネルでは、画素11には、赤を表示する画素(R画素)、緑を表示する画素(G画素)と、青を表示する画素(B画素)とがある。この場合、ガンマ補正において使用されるガンマカーブは、画素が表示すべき色に応じて異なるように設定されることが好ましい。このような変更は、パラメータ保持部23に、下記の6つの演算パラメータ:
(1)R画素のメイン画素のガンマカーブの演算パラメータ
(2)R画素のサブ画素のガンマカーブの演算パラメータ
(3)G画素のメイン画素のガンマカーブの演算パラメータ
(4)G画素のサブ画素のガンマカーブの演算パラメータ
(5)B画素のメイン画素のガンマカーブの演算パラメータ
(6)B画素のサブ画素のガンマカーブの演算パラメータ
を用意すると共に、パラメータ保持部23に対して画素11の色に応じたアドレッシングを行うことによって容易に実現できる。
【0040】
また、上記の本実施形態ではパラメータ保持部23には近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0041】
第2の実施形態:
図7は、本発明の第2の実施形態の液晶表示装置1のデータ駆動IC8の構成を示すブロック図である。第2の実施形態のデータ駆動IC8の構成は、第1の実施形態と類似している。相違点は、パラメータ保持部23の代わりに、ガンマカーブ「A」による近似演算を行うための演算パラメータを保持するパラメータ保持部23Aとガンマカーブ「B」による近似演算を行うための演算パラメータを保持する保持するパラメータ保持部23Bとが用意され、デコーダ25の代わりにセレクタ31が設けられることである。本実施形態では、カウンタ24の出力は、セレクタ31の動作を切り替える切り替え制御信号としてセレクタ31に供給される。セレクタ31は、カウンタ24の出力に応じてパラメータ保持部23A、23Bの一方を選択してガンマ演算回路22に接続する。ガンマ演算回路22は、選択されたパラメータ保持部の映像データ9に対応するアドレスから演算パラメータを取り出し、取り出した演算パラメータと映像データ9を用いて近似演算を行い、ガンマ補正後データ10としてラッチ回路26に出力する。
【0042】
図8は、第2の実施形態の液晶表示装置1の動作を示すタイミングチャートである。第2の実施形態の液晶表示装置1の動作は、第1の実施形態とほぼ同様である。
【0043】
最初の映像データD(ORG1)が転送されると、カウンタ24の出力が”1”に設定され、切り替え制御信号が”1”に設定される。これにより、セレクタ31によってパラメータ保持部23Aが選択され、ガンマカーブ「A」による近似演算を行うための演算パラメータが保持されているパラメータ保持部23Aがアクセス可能になる。ガンマ演算回路22は、映像データD(ORG1)の階調値に対応するパラメータ保持部23Aのアドレスからガンマカーブ「A」の演算パラメータを取り出し、ガンマカーブ「A」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GA1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データD(GA1)は、ソース出力S1に対応するラッチ回路26に格納される。
【0044】
続いて、カウンタ24の出力が”0”に設定され、切り替え制御信号が”1”に設定される。これにより、セレクタ31によってパラメータ保持部23Bが選択され、ガンマカーブ「B」による近似演算を行うための演算パラメータが保持されているパラメータ保持部23Bがアクセス可能になる。ガンマ演算回路22は、映像データD(ORG1)の階調値に対応するパラメータ保持部23Bのアドレスからガンマカーブ「B」の演算パラメータを取り出し、ガンマカーブ「B」の演算パラメータとD(ORG1)を用いて近似演算を行い、D(ORG1)に対応するガンマ補正後データD(GB1)を出力する。ガンマ演算回路22から出力されたガンマ補正後データD(GB1)は、ソース出力S2に対応するラッチ回路26に格納される。
【0045】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0046】
ラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)は、ラッチ回路27に転送される。更に、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。
【0047】
第2の実施形態の液晶表示装置も、第1の実施形態と同様に、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。
【0048】
また、第2の実施形態では第1の実施形態と同様に、パラメータ保持部23には近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0049】
第3の実施形態:
図9は、本発明の第3の実施形態の液晶表示装置1のデータ駆動IC8の構成を示すブロック図である。第3の実施形態では、データ駆動IC8に2つのガンマ演算回路:ガンマ演算回路22A、22Bが設けられる。ガンマ演算回路22Aには、ガンマカーブ「A」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路22Aは、映像データ9とガンマカーブ「A」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ10Aを生成する。一方、ガンマ演算回路22Bには、ガンマカーブ「B」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路22Bは、映像データ9とガンマカーブ「B」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ10Bを生成する。
【0050】
ガンマ演算回路22Aによって生成されたガンマ補正後データ10Aは、奇数番目のソース出力S(2n−1)に対応するラッチ回路26に格納され、ガンマ演算回路22Bによって生成されたガンマ補正後データ10Bは、偶数番目のソース出力S(2n)に対応するラッチ回路26に格納される。本実施形態では、ガンマ演算回路22Aと奇数番目のソース出力S(2n−1)に対応するラッチ回路26とを接続する配線と、ガンマ演算回路22Bと偶数番目のソース出力S(2n−1)に対応するラッチ回路26とを接続する配線とが別々に設けられていることに留意されたい。ラッチ回路26に格納されたガンマ補正後データ10A、10Bは、ラッチ回路27にラッチされ、更にラッチ回路27からデコーダ29に転送される。これにより、奇数番目のソース出力S(2n−1)からガンマ補正後データ10Aに対応する駆動電圧が出力され、偶数番目のソース出力S(2n)からガンマ補正後データ10Bに対応する駆動電圧が出力される。
【0051】
図10は、第3の実施形態における液晶表示装置1の動作を示すタイミングチャートである。本実施形態の液晶表示装置1では、各水平期間において、1水平ラインの画素11に対応する360個の映像データD(ORG1)〜D(ORG360)がデータ駆動IC8に転送される。最初の映像データD(ORG1)がデータ駆動IC8に転送されると、ガンマ演算回路22Aによってガンマカーブ「A」に従ったガンマ補正が行われてガンマ補正後データD(GA1)が生成され、ガンマ演算回路22Bによってガンマカーブ「B」に従ったガンマ補正が行われてガンマ補正後データD(GB1)が生成される。ガンマ演算回路22Aから出力されたガンマ補正後データD(GA1)は、ソース線S1に対応するラッチ回路26に格納され、ガンマ演算回路22Bから出力されたガンマ補正後データD(GB1)は、ソース線S2に対応するラッチ回路26に格納される。
【0052】
映像データD(ORG2)〜D(ORG360)についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力S(2n−1)に対応するラッチ回路26にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路26にはガンマ補正後データD(GBn)が格納される。
【0053】
次の水平期間のブランキング期間にストローブ信号STBがハイレベルにプルアップされると、直前の水平期間でラッチ回路26に揃えられたガンマ補正後データD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)がラッチ回路27に転送される。この結果、奇数番目のソース出力S(2n−1)に対応するラッチ回路27にはガンマ補正後データD(GAn)が格納され、偶数番目のソース出力S(2n)に対応するラッチ回路27にはガンマ補正後データD(GBn)が格納される。
【0054】
当該次の水平期間では、ラッチ回路27に転送されたD(GA1)、D(GB1)、D(GA2)、D(GB2)・・・D(GA360)、D(GB360)に応じてソース出力S1〜S720が駆動される。この結果、ガンマカーブ「A」によるガンマ補正によって生成されたガンマ補正後データD(GA1)〜D(GA360)に応じてメイン画素12Aが駆動され、ガンマカーブ「B」によるガンマ補正によって生成されたガンマ補正後データD(GB1)〜D(GB360)に応じてサブ画素12Bが駆動される。
【0055】
第3の実施形態の液晶表示装置も、第1の実施形態と同様に、データ駆動IC8へのデータ転送量を低減し、これにより、データ駆動IC8へのデータ転送に必要なデータ転送速度を低減できる。加えて、第3の実施形態の液晶表示装置は、第1及び第2の実施形態の液晶表示装置と比較して、ガンマ演算回路の動作速度が遅いことが許容されるという利点がある。ただし、第1及び第2の実施形態の液晶表示装置は、第3の実施形態の液晶表示装置に対してハードウェア規模が小さいという利点があることにも留意されたい。
【0056】
また、第3の実施形態では、ガンマ演算回路22A、22Bに近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのLUT(Look Up Table)が格納されていてもよい。その場合、ガンマ演算回路22はガンマカーブのLUTから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。
【0057】
また、上述の実施形態では、一の画素が2つの副画素で構成され、更に、一の画素の列に対して2本のデータ線が設けられている構成が開示されているが、本発明は、一の画素に含まれる副画素の数、及び一の画素の列に対して設けられるデータ線の数が3以上である構成にも適用可能であることに留意されたい。
【図面の簡単な説明】
【0058】
【図1】図1は、1画素が2つの副画素で構成された液晶表示パネルの構成を示す概念図である。
【図2】図2は、1画素が2つの副画素で構成された液晶表示パネルの構成を示す回路図である。
【図3】図3は、従来の液晶表示装置の構成を示すブロック図である。
【図4】図4は、本発明の第1の実施形態の液晶表示装置の構成を示すブロック図である。
【図5】図5は、第1の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図6】図6は、第1の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【図7】図7は、第2の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図8】図8は、第2の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【図9】図9は、第3の実施形態におけるデータ駆動ICの構成を示すブロック図である。
【図10】図10は、第3の実施形態におけるデータ駆動ICの動作を示すタイミングチャートである。
【符号の説明】
【0059】
1:液晶表示装置
2:液晶表示パネル
3:基板
4:タイミングコントローラIC
5:基板
6:ゲート駆動IC
7:基板
8:データ駆動IC
9:映像データ
10:ガンマ補正後データ
11:画素
12A:メイン画素
12B:サブ画素
13A、13B:画素電極
14A、14B:TFT
21:シリアルパラレル変換回路
22、22A、22B:ガンマ演算回路
23、23A、23B:パラメータ保持部
24:カウンタ
25:デコーダ
26、27:ラッチ回路
28:レベルシフタ
29:デコーダ
30:アンプ回路
31:セレクタ
100:液晶表示装置
101:ドット
102:R画素
102A、102B:R副画素
103:G画素
103A、103B:G副画素
104:B画素
104A、104B:B副画素
105A、105B:TFT
106A、106B:液晶容量
107A、107B:保持容量
110:液晶表示パネル
120:保持部
122:第1保持部
124:第2保持部
130:タイミング制御部
140:ゲート駆動部
150:データ駆動部
【特許請求の範囲】
【請求項1】
液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動IC
とを具備し、
前記液晶表示パネルは、
ゲート線と、
第1データ線と、
第2データ線と、
前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを備える画素
とを備え、
前記データ駆動ICは、
外部から受け取った映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部と、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部
とを備える
液晶表示装置。
【請求項2】
請求項1に記載の液晶表示装置であって、
前記ガンマ補正回路部は、
前記第1ガンマカーブの第1演算パラメータと前記第2ガンマカーブの第2演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第1ガンマ補正後データ及び前記第2ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第1値の場合、前記第1演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第1演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第1ガンマ補正後データが生成され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第2演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第2ガンマ補正後データが生成される
液晶表示装置。
【請求項3】
請求項1に記載の液晶表示装置であって、
前記ガンマ補正回路部は、
前記第1ガンマカーブのLUTと前記第2ガンマカーブのLUTとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第1値の場合、前記第1ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第1ガンマカーブのLUTから読み出された階調値が、前記第1ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第2ガンマカーブのLUTから読み出された階調値が、前記第2ガンマ補正後データとして前記ガンマ補正回路部から出力される
液晶表示装置。
【請求項4】
ゲート線と、第1データ線と、第2データ線と、前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを含む画素を備えた液晶表示パネルを駆動するためのデータ駆動ICであって、
外部から受け取った映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部と、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部
とを備える
データ駆動IC。
【請求項5】
請求項4に記載のデータ駆動ICであって、
前記ガンマ補正回路部は、
前記第1ガンマカーブの第1演算パラメータと前記第2ガンマカーブの第2演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第1ガンマ補正後データ及び前記第2ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第1値の場合、前記第1演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第1演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第1ガンマ補正後データが生成され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第2演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第2ガンマ補正後データが生成される
データ駆動IC。
【請求項6】
請求項4に記載のデータ駆動ICであって、
前記ガンマ補正回路部は、
前記第1ガンマカーブのLUTと前記第2ガンマカーブのLUTとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第1値の場合、前記第1ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第1ガンマカーブのLUTから読み出された階調値が、前記第1ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第2ガンマカーブのLUTから読み出された階調値が、前記第2ガンマ補正後データとして前記ガンマ補正回路部から出力される
データ駆動IC。
【請求項7】
ゲート線と、第1データ線と、第2データ線と、前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを含む画素を備えた液晶表示パネルを駆動する液晶表示パネル駆動方法であって、
データ駆動ICに映像データを外部から供給するステップと、
前記データ駆動ICにおいて、前記映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成するステップと、
前記データ駆動ICにおいて、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するステップと、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動するステップ
とを備える
液晶表示パネル駆動方法。
【請求項1】
液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動IC
とを具備し、
前記液晶表示パネルは、
ゲート線と、
第1データ線と、
第2データ線と、
前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを備える画素
とを備え、
前記データ駆動ICは、
外部から受け取った映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部と、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部
とを備える
液晶表示装置。
【請求項2】
請求項1に記載の液晶表示装置であって、
前記ガンマ補正回路部は、
前記第1ガンマカーブの第1演算パラメータと前記第2ガンマカーブの第2演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第1ガンマ補正後データ及び前記第2ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第1値の場合、前記第1演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第1演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第1ガンマ補正後データが生成され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第2演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第2ガンマ補正後データが生成される
液晶表示装置。
【請求項3】
請求項1に記載の液晶表示装置であって、
前記ガンマ補正回路部は、
前記第1ガンマカーブのLUTと前記第2ガンマカーブのLUTとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第1値の場合、前記第1ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第1ガンマカーブのLUTから読み出された階調値が、前記第1ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第2ガンマカーブのLUTから読み出された階調値が、前記第2ガンマ補正後データとして前記ガンマ補正回路部から出力される
液晶表示装置。
【請求項4】
ゲート線と、第1データ線と、第2データ線と、前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを含む画素を備えた液晶表示パネルを駆動するためのデータ駆動ICであって、
外部から受け取った映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成し、且つ、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するガンマ補正回路部と、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動する駆動回路部
とを備える
データ駆動IC。
【請求項5】
請求項4に記載のデータ駆動ICであって、
前記ガンマ補正回路部は、
前記第1ガンマカーブの第1演算パラメータと前記第2ガンマカーブの第2演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第1ガンマ補正後データ及び前記第2ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第1値の場合、前記第1演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第1演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第1ガンマ補正後データが生成され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第2演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第2ガンマ補正後データが生成される
データ駆動IC。
【請求項6】
請求項4に記載のデータ駆動ICであって、
前記ガンマ補正回路部は、
前記第1ガンマカーブのLUTと前記第2ガンマカーブのLUTとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第1値の場合、前記第1ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第1ガンマカーブのLUTから読み出された階調値が、前記第1ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第2値の場合、前記第2ガンマカーブのLUTが記憶されている前記パラメータ保持部のアドレスが選択され、前記第2ガンマカーブのLUTから読み出された階調値が、前記第2ガンマ補正後データとして前記ガンマ補正回路部から出力される
データ駆動IC。
【請求項7】
ゲート線と、第1データ線と、第2データ線と、前記ゲート線と前記第1データ線とに接続された第1副画素と、前記ゲート線と前記第2データ線とに接続された第2副画素とを含む画素を備えた液晶表示パネルを駆動する液晶表示パネル駆動方法であって、
データ駆動ICに映像データを外部から供給するステップと、
前記データ駆動ICにおいて、前記映像データに対して第1ガンマカーブによるガンマ補正を行うことによって第1ガンマ補正後データを生成するステップと、
前記データ駆動ICにおいて、前記映像データに対して第2ガンマカーブによるガンマ補正を行うことによって第2ガンマ補正後データを生成するステップと、
前記第1ガンマ補正後データに応答して前記第1データ線を駆動し、前記第2ガンマ補正後データに応答して前記第2データ線を駆動するステップ
とを備える
液晶表示パネル駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2009−145593(P2009−145593A)
【公開日】平成21年7月2日(2009.7.2)
【国際特許分類】
【出願番号】特願2007−322401(P2007−322401)
【出願日】平成19年12月13日(2007.12.13)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成21年7月2日(2009.7.2)
【国際特許分類】
【出願日】平成19年12月13日(2007.12.13)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]