液晶表示装置
【課題】層数およびフォト工程を減らしたＩＰＳ方式の液晶表示装置において、ＴＦＴの光電流によるＯＦＦ電流の増加を防止する。
【解決手段】ドレイン線１０４、ＴＦＴを構成するドレイン電極１０４、ソース電極１０５は、金属と半導体層１０３の積層構造となっている。ドレイン線１０４とドレイン電極１０４とは下層に形成された半導体層１０３とともに分断されており、この部分を画素電極１０６と同じ材料であるＩＴＯによって形成されたブロック導電膜１０７によって接続する。バックライトからの光によって発生した光電流は、ブロック導電膜１０７によって遮断され、ＴＦＴに光電流が流入することは無い。したがって、ＴＦＴのＯＦＦ電流を増大させることなく、フォト数の低減を行うことが出来る。
【解決手段】ドレイン線１０４、ＴＦＴを構成するドレイン電極１０４、ソース電極１０５は、金属と半導体層１０３の積層構造となっている。ドレイン線１０４とドレイン電極１０４とは下層に形成された半導体層１０３とともに分断されており、この部分を画素電極１０６と同じ材料であるＩＴＯによって形成されたブロック導電膜１０７によって接続する。バックライトからの光によって発生した光電流は、ブロック導電膜１０７によって遮断され、ＴＦＴに光電流が流入することは無い。したがって、ＴＦＴのＯＦＦ電流を増大させることなく、フォト数の低減を行うことが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特にバックライトからの光電流による薄膜トランジスタのリーク電流を防止した、横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【０００４】
ＩＰＳ方式（以下ＩＰＳ）も種々存在するが、例えば、コモン電極あるいは画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極あるいはコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となっている。
【０００５】
以上のような方式のＩＰＳは、従来は、まず、ＴＦＴを形成し、ＴＦＴをパッシベーション膜で覆い、その上に、上記コモン電極あるは画素電極を形成し、絶縁膜を介して、画素電極あるいはコモン電極等を形成している。しかし、製造コスト低減の要求から、ＴＦＴ基板における導電膜、絶縁膜等の層数を低減することが行われている。層数を低減した他のＩＰＳ方式の例として、「特許文献１」には、ゲート電極と同じ層にコモン電極を形成し、ゲート絶縁膜および、保護絶縁膜を挟んで櫛歯状の画素電極を形成する構成が記載されている。
【０００６】
一方、ＩＰＳに限らないが、液晶表示パネルのＴＦＴ基板を形成するために、従来は５フォト必要であったが、これを４フォトによって形成することを可能とするＴＦＴ基板の構成が例えば、「特許文献２」あるいは、「特許文献３」に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１６８８７８号公報
【特許文献２】特開２００６−５４８９１７号公報
【特許文献３】特開２００２−５７３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８は本発明が対象とするＩＰＳのＴＦＴ基板１００の平面図であり、図９は図８のＢ−Ｂ断面に対応する液晶表示パネルの断面図である。図８は図を複雑にしないために、ＴＦＴ基板１００のみで、かつ、画素電極１０６よりも下側の層のみ記載しており、ＴＦＴ基板１００の櫛歯状に形成されたコモン電極１０９、対向基板２００の構成等は省略されている。
【０００９】
図８において、ドレイン線１０４およびゲート線１０１で囲まれた領域に矩形状に形成された画素電極１０６が存在している。ゲート線１０１の上にＴＦＴが形成されている。ＴＦＴのドレイン電極１０４は分岐したドレイン線１０４が兼用し、チャンネル部１０３１を挟んでソース電極１０５が形成されている。ソース電極１０５とオーバーラップして画素電極１０６が形成されている。図８において、フォト数を低減するために、ドレイン線１０４あるいはソース電極１０５の下にはすべて半導体層１０３であるａ−Ｓｉが存在している。但し、ＴＦＴ部分だけは、金属層が除去され、ａ−Ｓｉのみが露出している。
【００１０】
図９は、図８のＢ−Ｂ断面に相当する液晶表示パネルの断面図である。図９において、ＴＦＴ基板１００の上にゲート電極１０１が形成され、ゲート電極１０１を覆ってゲート絶縁膜１０２が形成されている。ゲート絶縁膜１０２の上に、半導体層１０３を介して、ドレイン電極１０４およびソース電極１０５が形成されている。ドレイン電極１０４とソース電極１０５はチャンネル部１０３１を挟んで対向している。
【００１１】
ドレイン電極１０４あるいはソース電極１０５は、例えばＭｏＣｒによって形成されている。ドレイン電極１０４およびソース電極１０５の下には全て半導体層１０３が存在している。ただし、ＭｏＣｒはＴＦＴのチャンネル部１０３１においては除去されている。このような構成とすることによって、フォトの回数を減らすことが出来る。すなわち、半導体層１０３のパターニングとドレイン電極１０４（あるいはドレイン線１０４）およびソース電極１０５のパターニングを同時に行うことが出来る。
【００１２】
なお、ＴＦＴのチャンネル部１０３１からは、ＭｏＣｒは除去されているが、この構成は、図１１に示すようなハーフトーン露光に技術を用いることによって１回のフォトリソグラフィプロセスによって形成することが出来る。
【００１３】
図１１（ａ）において、ゲート絶縁膜１０２の上に半導体層１０３、ドレイン電極１０４が積層されている。図１１（ａ）は、この上にレジスト４００を形成し、ハーフトーン露光を行って現像をした状態を示すものである。ハーフトーン露光は、場所によって露光の強さを変化させることによって、レジスト４００の膜厚を変化させるものである。
【００１４】
図１１（ｂ）はエッチングによってレジスト４００が無い部分の半導体層１０３とドレイン電極１０４を除去した状態を示す。その後、図１１（ｃ）に示すように、レジスト４００の薄い部分が完全に除去できるように、プラズマアッシャー等によってレジスト４００を削り取って薄くする。その後、図１１（ｄ）に示すように、ＭｏＣｒのみエッチングする液によってエッチングする。その後、レジスト４００を除去すると図１１（ｅ）の構成を得ることが出来る。すなわち、図１１の膜構成は、同一のフォトマスクを用いて形成することが出来る。
【００１５】
図９に戻り、ソース電極１０５とコンタクトしてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）による画素電極１０６が形成されている。画素電極１０６、ドレイン電極１０４、ソース電極１０５等を覆って、ＳｉＮ等によるパッシベーション膜１０８が形成されている。このパッシベーション膜１０８の上には、コモン電極１０９がＩＴＯによって形成されている。
【００１６】
コモン電極１０９は表示領域全面に形成されるが、画素電極１０６の上方においてはスリット１０９１が形成されている。画素電極１０６に信号電圧が印加されると、コモン電極１０９と画素電極１０６の間に、スリット１０９１を通る電気力線が発生し、これにしたがって液晶分子が回転し、液晶層３００を透過する光の量を制御する。
【００１７】
図９において、液晶層３００を介して、対向基板２００が配置されている。対向基板２００には、画素部においては、カラーフィルタ２０１が形成され、その他の部分には、遮光膜としてのブラックマトリクス２０２が形成されている。そして、カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。また、対向基板２００の外側にはＩＴＯによって外部導電膜２１０が形成されている。液晶表示パネル内部の電位を安定化するためである。
【００１８】
このように、図９に示す構成は、ドレイン線１０４（ドレイン電極１０４）およびソース電極１０５と、半導体層１０３を同時にパターニングできるので、製造コストの面で有利である。しかし、半導体層１０３とドレイン電極１０４とが積層されていることによって、図１０に示すような、光電流の問題が生ずる。図１０は図９におけるＴＦＴおよびドレイン電極１０４部を拡大して示す断面図である。
【００１９】
図１０において、ＴＦＴ基板１００の背後からバックライトが照射されている。図１０において、ゲート電極１０１が存在しない部分において、半導体層１０３にバックライトが照射されると電子あるいはホールが発生する。このうち、電子は上層のドレイン電極１０４に吸い寄せられるが、ホール１０に対しては障壁が存在している。したがって、ホール１０は図１０の矢印で示すように、半導体層１０３内を拡散してＴＦＴのチャンネル部１０３１に達する。したがって、このホール１０が図１０の点線で示す矢印のようにチャンネル部１０３１を移動して、ＴＦＴのリーク電流となり、ＴＦＴのＯＦＦ電流を増加させる。
【００２０】
本発明の課題は、半導体層１０３とドレイン電極１０４（ドレイン線１０４）あるいはソース電極１０５を１回でパターニングして、製造コストを低減した場合に生ずる、光電流によるＴＦＴの性能劣化を防止することである。
【課題を解決するための手段】
【００２１】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００２２】
（１）ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、前記ドレイン電極および下層の前記半導体層と前記ドレイン線は分断されており、前記ドレイン電極と前記ドレイン線とは前記画素電極と同じ材料によって形成されたブロック導電膜によって接続されていることを特徴とする液晶表示装置。
【００２３】
（２）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成された構成において、ドレイン電極は、ＴＦＴ基板の裏側から見た場合、ゲート電極によって完全に覆われている液晶表示装置。
【００２４】
（３）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が積層された構成において、ドレイン電極および下層の前記半導体層とドレイン線および下層の前記半導体層は分断されており、ドレイン電極とドレイン線とは画素電極と同じ材料によって接続されており、ドレイン電極は、ＴＦＴ基板の裏側から見た場合、ゲート電極によって完全に覆われている液晶表示装置。すなわち、（１）と（２）の構成を組み合わせた構成である。
【００２５】
（４）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成された構成において、ドレイン電極、ソース電極、半導体層、ドレイン線は同一のフォトマスクを用いて形成されていることを特徴とする液晶表示装置。
【発明の効果】
【００２６】
本発明によれば、ドレイン線、ドレイン電極、ソース電極およびＴＦＴのチャンネル部を同一のフォト工程によって形成することが出来ると同時に、光電流によってＴＦＴのＯＦＦ電流が増大することを防止することが出来る。したがって、製造コストの低い液晶表示装置を、ＴＦＴ性能の低下を伴うことなく実現することが出来る。
【図面の簡単な説明】
【００２７】
【図１】本発明における液晶表示パネルのＴＦＴ基板の平面図である。
【図２】本発明におけるＴＦＴ基板の断面図である。
【図３】本発明の作用を説明する断面図である。
【図４】本発明の第１の変形例を示す平面図である。
【図５】本発明の第２の変形例を示す平面図である。
【図６】本発明の第３の変形例を示す平面図である。
【図７】本発明の第４の変形例を示す平面図である。
【図８】比較例における液晶表示パネルのＴＦＴ基板の平面図である。
【図９】比較例におけるＴＦＴ基板の断面図である。
【図１０】従来例の問題点を示す断面図である。
【図１１】ハーフトーン露光のプロセス図である。
【発明を実施するための形態】
【００２８】
以下に本発明の内容を実施例によって詳細に説明する。
【実施例１】
【００２９】
図１は本発明によるＩＰＳのＴＦＴ基板１００の平面図であり、図２は図１のＡ−Ａ断面に対応する液晶表示パネルの断面図である。図１は図を複雑にしないために、ＴＦＴ基板１００のみで、かつ、画素電極１０６よりも下側の層のみ記載しており、ＴＦＴ基板１００の櫛歯状に形成されたコモン電極１０９、対向基板２００の構成等は省略されている。
【００３０】
図１は図８に対応する構成であり、図１の構成において、図８と同じ部分は説明を省略する。図１において、図８と異なる構成のひとつは、ドレイン電極１０４の構成である。図１において、ドレイン線１０４とドレイン電極１０４とは分離している。図１において、ドレイン線１０４は縦方向に直線的に延在している。ドレイン線１０４と所定の間隔を経てドレイン電極１０４が横方向に延在している。ドレイン線１０４とドレイン電極１０４とはＩＴＯによって形成されたブロック導電膜１０７によって接続されている。ブロック導電膜１０７はＩＴＯによって形成される画素電極１０６と同時に形成されるので、工程が追加になることは無い。
【００３１】
図２は、図１のＡ−Ａ断面図である。図２は図９に対応する構成であり、図９と重複する部分は説明を省略する。図２においても、ドレイン線１０４、ドレイン電極１０４、ソース電極１０５等と半導体層１０３はＴＦＴのチャンネル部１０３１を除いて、全領域において重複して形成されている。図２が図９と異なる点は、ドレイン線１０４とドレイン電極１０４が分断され、この間をＩＴＯによって形成されているブロック導電膜１０７によって接続している点である。なお、ドレイン線１０４とドレイン電極１０４が分断されている部分では、下層の半導体層１０３も同時に分断されている。図２に示すように、ブロック導電膜１０７は、やはりＩＴＯによって形成される画素電極１０６と同じプロセスで同時に形成される。
【００３２】
図３は本発明の作用を説明する断面図であり、図２における、ＴＦＴおよびドレイン電極１０４部を拡大して示す断面図である。図３において、ＴＦＴ基板１００の背後からバックライトが照射されている。図３において、ゲート電極１０１が形成されている部分はバックライトから遮光されている。図３において、ゲート電極１０１が存在しない部分において、半導体層１０３にバックライトが照射されると電子あるいはホールが発生する。このうち、電子は上層のドレイン電極１０４に吸い寄せられるが、ホールは障壁が存在するので、半導体層１０３内を矢印のように拡散してＴＦＴ側に向かうことは図１０と同様である。
【００３３】
しかし、本発明においては、ドレイン線１０４は連続してドレイン電極１０４になるのではなく、ドレイン線１０４とドレイン電極１０４は、下層の半導体層１０３とともに分断され、ドレイン線１０４とドレイン電極１０４とはＩＴＯによって形成されたブロック導電膜１０７によって電気的に接続されている。ＩＴＯは、キャリアは電子であり、金属と同様な挙動を示す。したがって、半導体とＩＴＯの間には、半導体層１０３とドレイン電極１０４との間に形成されるのと同様な、ホールに対する障壁が発生する。
【００３４】
つまり、半導体層１０３において、光によって発生し、ブロック導電膜１０７方向に拡散して来たホールは、ブロック導電膜１０７と半導体層１０３との間の障壁によってブロックされ、ＴＦＴのチャンネル部１０３１に到達しない。したがって、ドレイン電極１０４あるいはドレイン線１０４の下層の半導体層１０３に発生した光電流は、ＴＦＴのチャンネル部１０３１に到達しないので、ＴＦＴのリーク電流が増大することは無い。
【００３５】
図１が図８と異なる他の点は、ＴＦＴ基板の背面から見て、ソース電極１０５は全てゲート電極１０１によって覆われている点である。ソース電極１０５も半導体層１０３と積層されているので、ソース電極１０５の背面からバックライトが照射されると光電流が発生し、ドレイン電極１０４の部分で説明したのと同様な現象が発生し、ホール１０がチャンネル部１０３１に到達してＴＦＴの性能を劣化させる。すなわち、図８に示す構成では、ソース電極１０５の下側の半導体層１０３から光電流が発生し、これがＴＦＴに流れ込むという現象を生ずる。
【００３６】
これに対して、本発明である図１では、ソース電極１０５は、ＴＦＴ基板１００の背後から見て、全て、ゲート電極１０１によって覆われている。ゲート電極１０１は遮光膜になるので、バックライトによって光電流が生ずることは無い。したがって、本発明によれば、ソース電極１０５側からのＴＦＴへの光電流も防止することが出来、ＴＦＴの性能劣化を防止することが出来る。
【００３７】
図４は本発明の第１の変形例である。図４が図１と異なる点は、ソース電極１０５とドレイン電極１０４との対向面積が大きくなっている点である。したがって、図４の構成によれば、ＴＦＴのＯＮ電流を大きくすることが出来る。一方、ドレイン電極１０４とドレイン線１０４とは下層の半導体層１０３とともに分断され、この部分をＩＴＯによるブロック導電膜１０７で接続していることは図１と同様である。また、ＴＦＴ基板１００の背面から見て、ソース電極１０５と半導体層１０３が積層されている部分は全てゲート電極１０１によって覆われているので、ソース電極１０５における光電流の発生は無い。したがって、図４においても、図１と同様な効果を得ることが出来る。
【００３８】
図５は、本発明の第２の変形例である。図５が図１と異なる点は、ドレイン線１０４の一部が、下層の半導体層１０３とともに分断されて、この部分がブロック導電膜１０７によって接続されている点である。この構成によれば、ＴＦＴをドレイン線１０４近くに形成すことが出来るので、画素の透過率を増大させることが出来る。この構成においても、ドレイン線１０４に発生した光電流は、ブロック導電膜１０７においてブロックされる。また、ＴＦＴ基板１００背面から見て、ソース電極１０５はゲート電極１０１によって完全に覆われているので、ソース電極１０５において光電流が発生することは無い。一方、図５の構成においては、ドレイン線１０４の１部がＩＴＯとなるので、ドレイン線１０４の抵抗が大きくなる点に注意が必要である。
【００３９】
図６は、本発明の第３の変形例である。図６は図４と類似の構成であるが、図４に比べて、ドレイン電極１０４およびソース電極１０５の大きさを小さくすることが出来る。これによって、図２の場合よりも、画素の透過率を向上させることが出来る。
【００４０】
図７は本発明の第４の変形例である。図７の構成は、図５の構成に類似の構成であるが、ＴＦＴをよりドレイン線１０４に近づけることが出来る。したがって、画素の透過率を図５の場合よりもさらに向上させることが出来る。
【００４１】
以上説明したように、本発明によれば、ＴＦＴが光電流によって性能が劣化することを防止することが出来るとともに、半導体層１０３とドレイン線１０４あるいはドレイン電極１０４およびソース電極１０５のパターニングを１回のフォトリソグラフィ工程によって行うことが出来るので、液晶表示装置の製造コストを低減することが出来る。
【符号の説明】
【００４２】
１０…ホール、 １００…ＴＦＴ基板、 １０１…ゲート電極、ゲート電極、 １０２…ゲート絶縁膜、 １０３…半導体層、 １０４…ドレイン電極、ドレイン線、 １０５…ソース電極、 １０６…画素電極、 １０７…ブロック導電膜、 １０８…パッシベーション膜、 １０９…コモン電極、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、２１０…外部導電膜、 ３００…液晶層、 ４００…レジスト、 １０３１…チャンネル部、 １０９１…スリット。
【技術分野】
【０００１】
本発明は表示装置に係り、特にバックライトからの光電流による薄膜トランジスタのリーク電流を防止した、横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に使用される液晶表示パネルは、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【０００４】
ＩＰＳ方式（以下ＩＰＳ）も種々存在するが、例えば、コモン電極あるいは画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極あるいはコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が透過率を大きくすることが出来るので、現在主流となっている。
【０００５】
以上のような方式のＩＰＳは、従来は、まず、ＴＦＴを形成し、ＴＦＴをパッシベーション膜で覆い、その上に、上記コモン電極あるは画素電極を形成し、絶縁膜を介して、画素電極あるいはコモン電極等を形成している。しかし、製造コスト低減の要求から、ＴＦＴ基板における導電膜、絶縁膜等の層数を低減することが行われている。層数を低減した他のＩＰＳ方式の例として、「特許文献１」には、ゲート電極と同じ層にコモン電極を形成し、ゲート絶縁膜および、保護絶縁膜を挟んで櫛歯状の画素電極を形成する構成が記載されている。
【０００６】
一方、ＩＰＳに限らないが、液晶表示パネルのＴＦＴ基板を形成するために、従来は５フォト必要であったが、これを４フォトによって形成することを可能とするＴＦＴ基板の構成が例えば、「特許文献２」あるいは、「特許文献３」に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１６８８７８号公報
【特許文献２】特開２００６−５４８９１７号公報
【特許文献３】特開２００２−５７３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８は本発明が対象とするＩＰＳのＴＦＴ基板１００の平面図であり、図９は図８のＢ−Ｂ断面に対応する液晶表示パネルの断面図である。図８は図を複雑にしないために、ＴＦＴ基板１００のみで、かつ、画素電極１０６よりも下側の層のみ記載しており、ＴＦＴ基板１００の櫛歯状に形成されたコモン電極１０９、対向基板２００の構成等は省略されている。
【０００９】
図８において、ドレイン線１０４およびゲート線１０１で囲まれた領域に矩形状に形成された画素電極１０６が存在している。ゲート線１０１の上にＴＦＴが形成されている。ＴＦＴのドレイン電極１０４は分岐したドレイン線１０４が兼用し、チャンネル部１０３１を挟んでソース電極１０５が形成されている。ソース電極１０５とオーバーラップして画素電極１０６が形成されている。図８において、フォト数を低減するために、ドレイン線１０４あるいはソース電極１０５の下にはすべて半導体層１０３であるａ−Ｓｉが存在している。但し、ＴＦＴ部分だけは、金属層が除去され、ａ−Ｓｉのみが露出している。
【００１０】
図９は、図８のＢ−Ｂ断面に相当する液晶表示パネルの断面図である。図９において、ＴＦＴ基板１００の上にゲート電極１０１が形成され、ゲート電極１０１を覆ってゲート絶縁膜１０２が形成されている。ゲート絶縁膜１０２の上に、半導体層１０３を介して、ドレイン電極１０４およびソース電極１０５が形成されている。ドレイン電極１０４とソース電極１０５はチャンネル部１０３１を挟んで対向している。
【００１１】
ドレイン電極１０４あるいはソース電極１０５は、例えばＭｏＣｒによって形成されている。ドレイン電極１０４およびソース電極１０５の下には全て半導体層１０３が存在している。ただし、ＭｏＣｒはＴＦＴのチャンネル部１０３１においては除去されている。このような構成とすることによって、フォトの回数を減らすことが出来る。すなわち、半導体層１０３のパターニングとドレイン電極１０４（あるいはドレイン線１０４）およびソース電極１０５のパターニングを同時に行うことが出来る。
【００１２】
なお、ＴＦＴのチャンネル部１０３１からは、ＭｏＣｒは除去されているが、この構成は、図１１に示すようなハーフトーン露光に技術を用いることによって１回のフォトリソグラフィプロセスによって形成することが出来る。
【００１３】
図１１（ａ）において、ゲート絶縁膜１０２の上に半導体層１０３、ドレイン電極１０４が積層されている。図１１（ａ）は、この上にレジスト４００を形成し、ハーフトーン露光を行って現像をした状態を示すものである。ハーフトーン露光は、場所によって露光の強さを変化させることによって、レジスト４００の膜厚を変化させるものである。
【００１４】
図１１（ｂ）はエッチングによってレジスト４００が無い部分の半導体層１０３とドレイン電極１０４を除去した状態を示す。その後、図１１（ｃ）に示すように、レジスト４００の薄い部分が完全に除去できるように、プラズマアッシャー等によってレジスト４００を削り取って薄くする。その後、図１１（ｄ）に示すように、ＭｏＣｒのみエッチングする液によってエッチングする。その後、レジスト４００を除去すると図１１（ｅ）の構成を得ることが出来る。すなわち、図１１の膜構成は、同一のフォトマスクを用いて形成することが出来る。
【００１５】
図９に戻り、ソース電極１０５とコンタクトしてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）による画素電極１０６が形成されている。画素電極１０６、ドレイン電極１０４、ソース電極１０５等を覆って、ＳｉＮ等によるパッシベーション膜１０８が形成されている。このパッシベーション膜１０８の上には、コモン電極１０９がＩＴＯによって形成されている。
【００１６】
コモン電極１０９は表示領域全面に形成されるが、画素電極１０６の上方においてはスリット１０９１が形成されている。画素電極１０６に信号電圧が印加されると、コモン電極１０９と画素電極１０６の間に、スリット１０９１を通る電気力線が発生し、これにしたがって液晶分子が回転し、液晶層３００を透過する光の量を制御する。
【００１７】
図９において、液晶層３００を介して、対向基板２００が配置されている。対向基板２００には、画素部においては、カラーフィルタ２０１が形成され、その他の部分には、遮光膜としてのブラックマトリクス２０２が形成されている。そして、カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。また、対向基板２００の外側にはＩＴＯによって外部導電膜２１０が形成されている。液晶表示パネル内部の電位を安定化するためである。
【００１８】
このように、図９に示す構成は、ドレイン線１０４（ドレイン電極１０４）およびソース電極１０５と、半導体層１０３を同時にパターニングできるので、製造コストの面で有利である。しかし、半導体層１０３とドレイン電極１０４とが積層されていることによって、図１０に示すような、光電流の問題が生ずる。図１０は図９におけるＴＦＴおよびドレイン電極１０４部を拡大して示す断面図である。
【００１９】
図１０において、ＴＦＴ基板１００の背後からバックライトが照射されている。図１０において、ゲート電極１０１が存在しない部分において、半導体層１０３にバックライトが照射されると電子あるいはホールが発生する。このうち、電子は上層のドレイン電極１０４に吸い寄せられるが、ホール１０に対しては障壁が存在している。したがって、ホール１０は図１０の矢印で示すように、半導体層１０３内を拡散してＴＦＴのチャンネル部１０３１に達する。したがって、このホール１０が図１０の点線で示す矢印のようにチャンネル部１０３１を移動して、ＴＦＴのリーク電流となり、ＴＦＴのＯＦＦ電流を増加させる。
【００２０】
本発明の課題は、半導体層１０３とドレイン電極１０４（ドレイン線１０４）あるいはソース電極１０５を１回でパターニングして、製造コストを低減した場合に生ずる、光電流によるＴＦＴの性能劣化を防止することである。
【課題を解決するための手段】
【００２１】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００２２】
（１）ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、前記ドレイン電極および下層の前記半導体層と前記ドレイン線は分断されており、前記ドレイン電極と前記ドレイン線とは前記画素電極と同じ材料によって形成されたブロック導電膜によって接続されていることを特徴とする液晶表示装置。
【００２３】
（２）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成された構成において、ドレイン電極は、ＴＦＴ基板の裏側から見た場合、ゲート電極によって完全に覆われている液晶表示装置。
【００２４】
（３）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が積層された構成において、ドレイン電極および下層の前記半導体層とドレイン線および下層の前記半導体層は分断されており、ドレイン電極とドレイン線とは画素電極と同じ材料によって接続されており、ドレイン電極は、ＴＦＴ基板の裏側から見た場合、ゲート電極によって完全に覆われている液晶表示装置。すなわち、（１）と（２）の構成を組み合わせた構成である。
【００２５】
（４）半導体層の上に、ＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成された構成において、ドレイン電極、ソース電極、半導体層、ドレイン線は同一のフォトマスクを用いて形成されていることを特徴とする液晶表示装置。
【発明の効果】
【００２６】
本発明によれば、ドレイン線、ドレイン電極、ソース電極およびＴＦＴのチャンネル部を同一のフォト工程によって形成することが出来ると同時に、光電流によってＴＦＴのＯＦＦ電流が増大することを防止することが出来る。したがって、製造コストの低い液晶表示装置を、ＴＦＴ性能の低下を伴うことなく実現することが出来る。
【図面の簡単な説明】
【００２７】
【図１】本発明における液晶表示パネルのＴＦＴ基板の平面図である。
【図２】本発明におけるＴＦＴ基板の断面図である。
【図３】本発明の作用を説明する断面図である。
【図４】本発明の第１の変形例を示す平面図である。
【図５】本発明の第２の変形例を示す平面図である。
【図６】本発明の第３の変形例を示す平面図である。
【図７】本発明の第４の変形例を示す平面図である。
【図８】比較例における液晶表示パネルのＴＦＴ基板の平面図である。
【図９】比較例におけるＴＦＴ基板の断面図である。
【図１０】従来例の問題点を示す断面図である。
【図１１】ハーフトーン露光のプロセス図である。
【発明を実施するための形態】
【００２８】
以下に本発明の内容を実施例によって詳細に説明する。
【実施例１】
【００２９】
図１は本発明によるＩＰＳのＴＦＴ基板１００の平面図であり、図２は図１のＡ−Ａ断面に対応する液晶表示パネルの断面図である。図１は図を複雑にしないために、ＴＦＴ基板１００のみで、かつ、画素電極１０６よりも下側の層のみ記載しており、ＴＦＴ基板１００の櫛歯状に形成されたコモン電極１０９、対向基板２００の構成等は省略されている。
【００３０】
図１は図８に対応する構成であり、図１の構成において、図８と同じ部分は説明を省略する。図１において、図８と異なる構成のひとつは、ドレイン電極１０４の構成である。図１において、ドレイン線１０４とドレイン電極１０４とは分離している。図１において、ドレイン線１０４は縦方向に直線的に延在している。ドレイン線１０４と所定の間隔を経てドレイン電極１０４が横方向に延在している。ドレイン線１０４とドレイン電極１０４とはＩＴＯによって形成されたブロック導電膜１０７によって接続されている。ブロック導電膜１０７はＩＴＯによって形成される画素電極１０６と同時に形成されるので、工程が追加になることは無い。
【００３１】
図２は、図１のＡ−Ａ断面図である。図２は図９に対応する構成であり、図９と重複する部分は説明を省略する。図２においても、ドレイン線１０４、ドレイン電極１０４、ソース電極１０５等と半導体層１０３はＴＦＴのチャンネル部１０３１を除いて、全領域において重複して形成されている。図２が図９と異なる点は、ドレイン線１０４とドレイン電極１０４が分断され、この間をＩＴＯによって形成されているブロック導電膜１０７によって接続している点である。なお、ドレイン線１０４とドレイン電極１０４が分断されている部分では、下層の半導体層１０３も同時に分断されている。図２に示すように、ブロック導電膜１０７は、やはりＩＴＯによって形成される画素電極１０６と同じプロセスで同時に形成される。
【００３２】
図３は本発明の作用を説明する断面図であり、図２における、ＴＦＴおよびドレイン電極１０４部を拡大して示す断面図である。図３において、ＴＦＴ基板１００の背後からバックライトが照射されている。図３において、ゲート電極１０１が形成されている部分はバックライトから遮光されている。図３において、ゲート電極１０１が存在しない部分において、半導体層１０３にバックライトが照射されると電子あるいはホールが発生する。このうち、電子は上層のドレイン電極１０４に吸い寄せられるが、ホールは障壁が存在するので、半導体層１０３内を矢印のように拡散してＴＦＴ側に向かうことは図１０と同様である。
【００３３】
しかし、本発明においては、ドレイン線１０４は連続してドレイン電極１０４になるのではなく、ドレイン線１０４とドレイン電極１０４は、下層の半導体層１０３とともに分断され、ドレイン線１０４とドレイン電極１０４とはＩＴＯによって形成されたブロック導電膜１０７によって電気的に接続されている。ＩＴＯは、キャリアは電子であり、金属と同様な挙動を示す。したがって、半導体とＩＴＯの間には、半導体層１０３とドレイン電極１０４との間に形成されるのと同様な、ホールに対する障壁が発生する。
【００３４】
つまり、半導体層１０３において、光によって発生し、ブロック導電膜１０７方向に拡散して来たホールは、ブロック導電膜１０７と半導体層１０３との間の障壁によってブロックされ、ＴＦＴのチャンネル部１０３１に到達しない。したがって、ドレイン電極１０４あるいはドレイン線１０４の下層の半導体層１０３に発生した光電流は、ＴＦＴのチャンネル部１０３１に到達しないので、ＴＦＴのリーク電流が増大することは無い。
【００３５】
図１が図８と異なる他の点は、ＴＦＴ基板の背面から見て、ソース電極１０５は全てゲート電極１０１によって覆われている点である。ソース電極１０５も半導体層１０３と積層されているので、ソース電極１０５の背面からバックライトが照射されると光電流が発生し、ドレイン電極１０４の部分で説明したのと同様な現象が発生し、ホール１０がチャンネル部１０３１に到達してＴＦＴの性能を劣化させる。すなわち、図８に示す構成では、ソース電極１０５の下側の半導体層１０３から光電流が発生し、これがＴＦＴに流れ込むという現象を生ずる。
【００３６】
これに対して、本発明である図１では、ソース電極１０５は、ＴＦＴ基板１００の背後から見て、全て、ゲート電極１０１によって覆われている。ゲート電極１０１は遮光膜になるので、バックライトによって光電流が生ずることは無い。したがって、本発明によれば、ソース電極１０５側からのＴＦＴへの光電流も防止することが出来、ＴＦＴの性能劣化を防止することが出来る。
【００３７】
図４は本発明の第１の変形例である。図４が図１と異なる点は、ソース電極１０５とドレイン電極１０４との対向面積が大きくなっている点である。したがって、図４の構成によれば、ＴＦＴのＯＮ電流を大きくすることが出来る。一方、ドレイン電極１０４とドレイン線１０４とは下層の半導体層１０３とともに分断され、この部分をＩＴＯによるブロック導電膜１０７で接続していることは図１と同様である。また、ＴＦＴ基板１００の背面から見て、ソース電極１０５と半導体層１０３が積層されている部分は全てゲート電極１０１によって覆われているので、ソース電極１０５における光電流の発生は無い。したがって、図４においても、図１と同様な効果を得ることが出来る。
【００３８】
図５は、本発明の第２の変形例である。図５が図１と異なる点は、ドレイン線１０４の一部が、下層の半導体層１０３とともに分断されて、この部分がブロック導電膜１０７によって接続されている点である。この構成によれば、ＴＦＴをドレイン線１０４近くに形成すことが出来るので、画素の透過率を増大させることが出来る。この構成においても、ドレイン線１０４に発生した光電流は、ブロック導電膜１０７においてブロックされる。また、ＴＦＴ基板１００背面から見て、ソース電極１０５はゲート電極１０１によって完全に覆われているので、ソース電極１０５において光電流が発生することは無い。一方、図５の構成においては、ドレイン線１０４の１部がＩＴＯとなるので、ドレイン線１０４の抵抗が大きくなる点に注意が必要である。
【００３９】
図６は、本発明の第３の変形例である。図６は図４と類似の構成であるが、図４に比べて、ドレイン電極１０４およびソース電極１０５の大きさを小さくすることが出来る。これによって、図２の場合よりも、画素の透過率を向上させることが出来る。
【００４０】
図７は本発明の第４の変形例である。図７の構成は、図５の構成に類似の構成であるが、ＴＦＴをよりドレイン線１０４に近づけることが出来る。したがって、画素の透過率を図５の場合よりもさらに向上させることが出来る。
【００４１】
以上説明したように、本発明によれば、ＴＦＴが光電流によって性能が劣化することを防止することが出来るとともに、半導体層１０３とドレイン線１０４あるいはドレイン電極１０４およびソース電極１０５のパターニングを１回のフォトリソグラフィ工程によって行うことが出来るので、液晶表示装置の製造コストを低減することが出来る。
【符号の説明】
【００４２】
１０…ホール、 １００…ＴＦＴ基板、 １０１…ゲート電極、ゲート電極、 １０２…ゲート絶縁膜、 １０３…半導体層、 １０４…ドレイン電極、ドレイン線、 １０５…ソース電極、 １０６…画素電極、 １０７…ブロック導電膜、 １０８…パッシベーション膜、 １０９…コモン電極、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、２１０…外部導電膜、 ３００…液晶層、 ４００…レジスト、 １０３１…チャンネル部、 １０９１…スリット。
【特許請求の範囲】
【請求項１】
ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、
前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、
前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、
前記ドレイン電極および下層の前記半導体層と前記ドレイン線および下層の前記半導体層は分断されており、前記ドレイン電極と前記ドレイン線とは前記画素電極と同じ材料によって形成されているブロック導電膜によって接続されていることを特徴とする液晶表示装置。
【請求項２】
ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、
前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、
前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、
前記ソース電極は前記ＴＦＴ基板の裏側から見て、前記ゲート電極によって完全に覆われていることを特徴とする液晶表示装置。
【請求項３】
前記ソース電極は前記ＴＦＴ基板の裏側から見て、前記ゲート電極によって完全に覆われていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ドレイン電極、前記ソース電極、前記半導体層、前記ドレイン線は同一のフォトマスクを用いて形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項１】
ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、
前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、
前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、
前記ドレイン電極および下層の前記半導体層と前記ドレイン線および下層の前記半導体層は分断されており、前記ドレイン電極と前記ドレイン線とは前記画素電極と同じ材料によって形成されているブロック導電膜によって接続されていることを特徴とする液晶表示装置。
【請求項２】
ＴＦＴ基板と対向基板と前記ＴＦＴ基板と前記対向基板との間に液晶が挟持された液晶表示装置であって、
前記ＴＦＴ基板には、ゲート電極、ゲート絶縁膜、半導体層がこの順で形成され、前記半導体層の上にはＴＦＴのチャンネル部を除いてドレイン電極、ドレイン線、ソース電極が形成され、
前記ゲート絶縁膜の上には、ＩＴＯによって形成された矩形状の画素電極が配置され、前記画素電極は前記ソース電極とオーバーラップして接続し、
前記画素電極の上には、絶縁膜を介して櫛歯状のコモン電極が配置され、
前記ソース電極は前記ＴＦＴ基板の裏側から見て、前記ゲート電極によって完全に覆われていることを特徴とする液晶表示装置。
【請求項３】
前記ソース電極は前記ＴＦＴ基板の裏側から見て、前記ゲート電極によって完全に覆われていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ドレイン電極、前記ソース電極、前記半導体層、前記ドレイン線は同一のフォトマスクを用いて形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−５３３７２（Ｐ２０１２−５３３７２Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１０−１９７３２６（Ｐ２０１０−１９７３２６）
【出願日】平成２２年９月３日（２０１０．９．３）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２２年９月３日（２０１０．９．３）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]