炭化珪素半導体装置の製造方法
【課題】不純物領域の自己整合的な形成を精度よく行うことができる、炭化珪素半導体装置の製造方法を提供する。
【解決手段】マスク層31の開口部OPを介して炭化珪素基板90上に第1導電型不純物が注入される。第1および第2の材料のそれぞれから作られた第1および第2の膜32、33が成膜される。異方性エッチング中に第1の材料のエッチングが生じたことが検知され、異方性エッチングが停止される。第1および第2の膜32、33によって狭められた開口部OPを介して、炭化珪素基板90上に第2導電型不純物が注入される。
【解決手段】マスク層31の開口部OPを介して炭化珪素基板90上に第1導電型不純物が注入される。第1および第2の材料のそれぞれから作られた第1および第2の膜32、33が成膜される。異方性エッチング中に第1の材料のエッチングが生じたことが検知され、異方性エッチングが停止される。第1および第2の膜32、33によって狭められた開口部OPを介して、炭化珪素基板90上に第2導電型不純物が注入される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の製造において、半導体基板に選択的に不純物領域を形成する工程が行われる。たとえばnチャネル型MOSFET(Metal Oxide Semiconductor Feild Effect Transistor)が製造される場合、npn構造を得るために、n型半導体基板上に部分的にp型不純物領域を形成し、さらにこのp型不純物領域上に部分的にn型不純物領域を形成する工程がしばしば行われる。すなわち互いに広がりの異なる不純物領域が形成される。両不純物領域は、MOSFETの特性ばらつき、特にチャネル長のばらつきを抑制するためには、自己整合的に形成される必要がある。半導体基板としてシリコン基板が用いられる場合は、熱処理による不純物拡散の進行の程度を調整することで不純物領域の広がりを調整することによる二重拡散法が広く用いられている。
【0003】
しかしながら半導体基板として炭化珪素基板が用いられる場合、不純物の拡散係数が小さいので、イオン注入が行われた領域が、熱処理を経て、ほぼそのまま不純物領域となる。よって二重拡散法を用いることは困難である。このため、自己整合的に形成された不純物領域を形成するためには、イオン注入用マスクの開口部の大きさを調整することが必要となる。たとえば特開平10−191486号公報(特許文献1)によれば、多結晶シリコン膜またはそれを酸化した酸化膜がマスクとされ、酸化または酸化膜除去によるマスク端の移動を利用して、異なる不純物領域の形成が行われる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−22137号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記公報に記載の技術によれば、マスクの開口部を狭めるために開口部の側壁が熱酸化され、またこのように狭められた開口部を拡げるために酸化膜が除去される。しかしながらマスクの開口部を調整するのに熱酸化工程を伴うことが望ましくなかったり困難であったりする場合がしばしばある。具体的には、熱酸化工程が要する900〜1200℃程度の高い温度が問題となり得る。たとえば、炭化珪素基板上に金属下地層が形成される場合、高温下では金属下地膜と炭化珪素基板との間で合金化が生じることがある。また、熱酸化工程における酸化速度はあまり速くなく、たとえばスチーム酸化の速度は15nm/分程度である。このため半導体装置の生産効率が低くなり得る。
【0006】
そこでマスクの開口部を狭める方法として、次のような方法が考えられる。まず開口部を有するマスクが設けられた炭化珪素基板上に、膜が成膜される。開口部の側壁上に膜が成膜されることで、開口部が狭まる。次に異方性エッチングによって、マスクの開口部中において、膜のうち、側壁上の部分が残されつつ、残りの部分が除去される。これにより、膜によって狭められた開口部を得ることができる。しかしながらこの方法においては、異方性エッチングを適切なタイミングで停止させる必要がある。エッチングの停止が早すぎると、膜の除去されるべき部分が残存してしまい、この残存した部分がイオン注入を妨げ得る。またエッチングの停止が遅すぎると、側壁上に膜が十分に残存しないことで開口部が十分に狭まらないことがあり得る。よってこの方法を単純に行うのでは、不純物領域を精度よく形成することが難しい。
【0007】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、不純物領域の自己整合的な形成を精度よく行うことができる、炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素基板上にマスク層が形成される。マスク層は、炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含む。マスク層の開口部を介して炭化珪素基板上に第1導電型不純物が注入される。マスク層が形成された炭化珪素基板上に、第1の材料から作られた第1の膜が成膜される。第1の膜は、被覆部上に配置された第1の部分と、開口部の側壁上に配置された第2の部分と、開口部内において炭化珪素基板上に配置された第3の部分とを含む。マスク層および第1の膜が形成された炭化珪素基板上に、第1の材料と異なる第2の材料から作られた第2の膜が成膜される。第2の膜は、第1の膜の第1〜第3の部分の各々の上に配置された部分を含む。第2の膜のうち第1の膜の第3の部分の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチング中に第1の材料のエッチングが生じたことが検知される。第1の材料のエッチングが生じたことを検知する工程によって第1の材料のエッチングが生じたことが検知された後に、異方性エッチングが停止される。異方性エッチングを停止する工程の後に、第1の膜の第2の部分と第2の部分の上に配置された第2の膜とによって狭められた開口部を介して、炭化珪素基板上に第2導電型不純物が注入される。
【0009】
本発明によれば、第2の膜に対する異方性エッチングのエンドポイント検出が、第1の膜に対するエッチングが生じたことを検知することによって行われる。第1の膜に対するエッチングはマスク層の開口部内においてだけでなくマスク層の被覆部上においても生じるので、第1の膜に対するエッチングが生じたことは、精度よく検知することができる。よって第2の膜に対する異方性エッチングの停止を精度よく行うことができるので、開口部の側壁上に第2の膜を精度よく残存させることができる。よって、精度よく狭められた開口部を用いて第2導電型不純物が注入されるので、開口部を用いて第1導電型不純物が注入された領域の一部の上に、第2導電型の領域を精度よく形成することができる。
【0010】
上記製造方法において、マスク層は第2の材料から作られてもよい。
これによりマスク層の材料と第2の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
【0011】
上記製造方法において、第1の膜が成膜された後、かつ第2の膜が成膜される前に、次の工程が行われてもよい。第1の材料と異なる材料から作られた第3の膜が成膜される。第3の膜の上に第1の材料から作られた第4の膜が成膜される。
【0012】
この場合、エッチングの進行にともなって、第4の膜のエッチングにともなう第1の材料のエッチングが検知され、その後に時間間隔を空けて、第1の膜のエッチングにともなう第1の材料のエッチングが検知される。つまり第1の膜のエッチングの検知に先立って、それを予期する検知が行われる。よってエッチングの停止の精度をより高めることができる。
【0013】
上記製造方法において、マスク層が形成される前に、炭化珪素基板上に下地層が形成されてもよい。
【0014】
これにより炭化珪素基板へのオーバーエッチングを抑制することができる。
上記製造方法において、下地層は第1の材料から作られてもよい。
【0015】
これにより下地層の材料と第1の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
【0016】
上記製造方法において、下地層は第1の材料と異なる材料から作られてもよい。
これにより、下地層と第1の膜との間でエッチング選択比を確保することが可能となるので、異方性エッチング後の下地層の残存量の精度を高めることができる。よって下地層を介した第2導電型不純物の注入のばらつきを抑制することができる。
【0017】
上記製造方法において、第1の材料は金属元素を含有しなくてもよい。
これにより、炭化珪素半導体装置を製造するための装置への金属汚染を避けることができる。
【0018】
上記製造方法において、第1の材料はシリコン系材料およびカーボン系材料のいずれかから作られてもよい。
【0019】
これにより、第1の膜の材料を金属元素を含まないものとすることができる。
【発明の効果】
【0020】
以上の説明から明らかなように、本発明によれば、不純物領域の自己整合的な形成を精度よく行うことができる。
【図面の簡単な説明】
【0021】
【図1】本発明の実施の形態1における炭化珪素半導体装置の構成を概略的に示す一部断面図である。
【図2】図1の炭化珪素半導体装置の製造方法の第1工程を概略的に示す一部断面図である。
【図3】図1の炭化珪素半導体装置の製造方法の第2工程を概略的に示す一部断面図である。
【図4】図1の炭化珪素半導体装置の製造方法の第3工程を概略的に示す一部断面図である。
【図5】図1の炭化珪素半導体装置の製造方法の第4工程を概略的に示す一部断面図である。
【図6】図1の炭化珪素半導体装置の製造方法の第5工程を概略的に示す一部断面図である。
【図7】図1の炭化珪素半導体装置の製造方法の第6工程を概略的に示す一部断面図である。
【図8】図1の炭化珪素半導体装置の製造方法の第7工程を概略的に示す一部断面図である。
【図9】図1の炭化珪素半導体装置の製造方法の第8工程を概略的に示す一部断面図である。
【図10】図1の炭化珪素半導体装置の製造方法の第9工程を概略的に示す一部断面図である。
【図11】図1の炭化珪素半導体装置の製造方法の第10工程を概略的に示す一部断面図である。
【図12】図1の炭化珪素半導体装置の製造方法の第11工程を概略的に示す一部断面図である。
【図13】図1の炭化珪素半導体装置の製造方法の第12工程を概略的に示す一部断面図である。
【図14】図1の炭化珪素半導体装置の製造方法の第13工程を概略的に示す一部断面図である。
【図15】図1の炭化珪素半導体装置の製造方法の第14工程を概略的に示す一部断面図である。
【図16】図1の炭化珪素半導体装置の製造方法の第15工程を概略的に示す一部断面図である。
【図17】比較例の製造方法の第1工程を概略的に示す断面図である。
【図18】比較例の製造方法の第2工程を概略的に示す断面図である。
【図19】比較例におけるエンドポイント検出の様子の一例を示すグラフ図である。
【図20】本発明の実施の形態1におけるエンドポイント検出の様子の一例を示すグラフ図である。
【図21】本発明の実施の形態2における炭化珪素半導体装置の製造方法の一工程を概略的に示す部分断面図である。
【図22】本発明の実施の形態2におけるエンドポイント検出の様子の一例を示すグラフ図である。
【発明を実施するための形態】
【0022】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1を参照して、はじめに、本実施の形態の炭化珪素半導体装置としてのMOSFET100の構造について説明する。MOSFET100は、具体的には、縦型DiMOSFET(Double Implanted MOSFET)である。MOSFET100は、エピタキシャル基板90、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。エピタキシャル基板90は、単結晶基板80、バッファ層121、耐圧保持層122、p領域123、およびn+領域124を有する。MOSFET100の平面形状(図1の上方向から見た形状)は、たとえば、2mm以上の長さの辺からなる長方形または正方形である。
【0023】
単結晶基板80およびバッファ層121はn型の導電型を有する。単結晶基板80は、好ましくは炭化珪素から作られている。バッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。またバッファ層121の厚さは、たとえば0.5μmである。
【0024】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化珪素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0025】
エピタキシャル基板90の表面S0には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。また表面S0には、各p領域123の内部に位置するようにn+領域124が形成されている。表面S0上においてp領域123は、n+領域124および耐圧保持層122の間に挟まれ、かつ酸化膜126を介してゲート電極110に覆われたチャネル領域を有する。
【0026】
表面S0において複数のp領域123の間から露出する耐圧保持層122上には酸化膜126が形成されている。具体的には、酸化膜126は、一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように形成されている。酸化膜126上にはゲート電極110が形成されている。よって酸化膜126のうちその上部にゲート電極110が形成された部分はゲート絶縁膜としての機能を有する。また、n+領域124上にはソース電極111が形成されている。ソース電極111の一部はp領域123に接してもよい。ソース電極111上には上部ソース電極127が形成されている。
【0027】
次にMOSFET100の製造方法について、以下に説明する。
図2に示すように、表面S0を有するエピタキシャル基板90(炭化珪素基板)が準備される。具体的には、単結晶基板80の主面上にバッファ層121が形成され、バッファ層121上に耐圧保持層122が形成される。バッファ層121は、導電型がn型の炭化珪素からなり、その厚さは、たとえば0.5μmとされる。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3とされる。
【0028】
図3に示すように、本実施の形態においてはエピタキシャル基板90の表面S0上にエッチングストップ層50(下地層)が形成される。エッチングストップ層50の材料は、たとえば、窒化珪素(SiN)、チタン(Ti)、またはシリコン(Si)である。エッチングストップ層50の厚さは、たとえば50nm以上300nm以下である。
【0029】
図4に示すように、エッチングストップ層50を介してエピタキシャル基板90上にマスク層31が堆積される。マスク層31の材料は、酸化珪素(SiO2)およびポリシリコンのいずれかが好ましく、酸化珪素がより好ましい。
【0030】
図5に示すように、フォトリソグラフィ法によって、マスク層31上にフォトレジストパターン40が形成される。
【0031】
図6に示すように、フォトレジストパターン40をマスクとした異方性エッチングE1により、マスク層31がパターニングされる。異方性エッチングE1は、具体的にはドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。次に、残留したフォトレジストパターン40が除去される。
【0032】
図7に示すように、ここまでの工程により、エッチングストップ層50を介してエピタキシャル基板90上に開口部を有するマスク層31が形成される。具体的にはマスク層31は、エッチングストップ層50を介してエピタキシャル基板90を覆う被覆部CVと、側壁S1を有する開口部OPとを含む。MOSFET100(図1)の寸法仕様上、平面視において、通常、開口部OPの面積は被覆部CVの面積よりも小さい。具体的には、被覆部CVおよび開口部OPの総面積(すなわちマスク層31の面積)に対する開口部OPの面積の割合は、MOSFET100(図1)の寸法仕様上、5%以下が好ましく、3%以下がより好ましい。
【0033】
図8に示すように、マスク層31の開口部OPを経由したイオン注入J1によってエピタキシャル基板90上にp型(第1導電型)不純物が注入される。これによりエピタキシャル基板90中に表面S0から所定の深さまでp領域123が形成される。
【0034】
図9に示すように、その後、エッチングストップ層50およびマスク層31が形成されたエピタキシャル基板90上にエンドポイント膜32(第1の膜)が成膜される。エンドポイント膜32は部分P1〜P3を有する。部分P1(第1の部分)は被覆部CV上に配置され、部分P2(第2の部分)は開口部OPの側壁S1上に配置され、部分P3(第3の部分)は開口部OP内においてエッチングストップ層50を介してエピタキシャル基板90上に配置される。エンドポイント膜32の材料(第1の材料)は、好ましくは金属元素を実質的に含有しないものであり、たとえばシリコン系材料またはカーボン系材料である。シリコン系材料は、たとえば窒化珪素(SiN)である。カーボン系材料は、たとえば炭素(C)である。またエンドポイント膜32の材料は、エッチングストップ層50の材料と同じであってもよい。逆にエンドポイント膜32の材料はエッチングストップ層50の材料と異なってもよい。
【0035】
図10に示すように、マスク層31およびエンドポイント膜32が形成されたエピタキシャル基板90上に、スペーサ膜33(第2の膜)が成膜される。スペーサ膜33は、エンドポイント膜32の部分P1〜P3の各々の上に配置された部分を含む。スペーサ膜33は、たとえば、p−CVD(plasma−Chemical Vapor Deposition)法により形成される。p−CVD法においては、たとえば、成膜温度は400℃程度であり、成膜速度は50〜300nm/分である。
【0036】
スペーサ膜33は、エンドポイント膜32の材料(第1の材料)と異なる材料(第2の材料)から作られる。好ましくは、少なくとも1つの種類の原子が、スペーサ膜33およびエンドポイント膜32の一方にのみ含有されるように、エンドポイント膜32およびスペーサ膜33の各々の材料が選択される。スペーサ膜33の材料は、たとえば酸化珪素(SiO2)である。好ましくはスペーサ膜33の材料はマスク層31の材料と同じである。
【0037】
次に、スペーサ膜33のうちエンドポイント膜32の部分P1およびP3の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチングは、ドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。
【0038】
また、エッチングされている材料の種類を識別するためのエンドポイント検出が開始される。エンドポイント検出は、たとえば、エッチングにともなって発せられた光の分光分析、または、エッチングによって放出された原子の質量分析によって行われる。
【0039】
図11に示すように、異方性エッチングE2の進行によって、エンドポイント膜32の部分P1およびP3が露出する。これに伴い、エンドポイント膜32の材料がエッチングされ始める。つまり、スペーサ膜33の材料とは異なる材料のエッチングが開始される。よってエンドポイント膜32の一部が露出したことは、エンドポイント検出によって検知される。本実施の形態においては、エンドポイント膜32の露出が検知された後にさらに所定量のエッチングが行われることで、言い換えればオーバーエッチングが行われることで、部分P1およびP3が除去される。その後、異方性エッチングE2が停止される。なおこのオーバーエッチングは省略されてもよい。
【0040】
図12に示すように、上述したエッチングの結果、エッチングストップ層50を介してエピタキシャル基板90上に、マスク層31と、エンドポイント膜32と、スペーサ膜33とを有する複合マスク30が形成される。
【0041】
図13に示すように、エンドポイント膜32の部分P2と、部分P2の上に配置されたスペーサ膜33とによって狭められた開口部OPを経由したイオン注入J2によって、エピタキシャル基板90上にn型(第2導電型)不純物が注入される。これにより、エピタキシャル基板90中に表面S0から所定の深さまで、n+領域124が形成される。
【0042】
さらに図14に示すように、複合マスク30およびエッチングストップ層50が除去される。また活性化熱処理が行われる。この熱処理は、たとえば、アルゴン雰囲気中で1700℃で30分間加熱することにより行われる。
【0043】
図15に示すように、エピタキシャル基板90上に、ゲート絶縁膜となる酸化膜126が形成される。具体的には、耐圧保持層122と、p領域123と、n+領域124との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0044】
その後、窒化熱処理工程が行われる。この熱処理は、たとえば、一酸化窒素(NO)雰囲気中で1100℃で120分加熱することにより行われる。この結果、耐圧保持層122、p領域123、およびn+領域124の各々と、酸化膜126との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いた熱処理工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いた熱処理が行われてもよい。この熱処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0045】
図16に示すように、ソース電極111が形成される。具体的には、以下の工程が行われる。
【0046】
酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0047】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0048】
再び図1を参照して、ソース電極111上に上部ソース電極127が形成される。また、酸化膜126上にゲート電極110が形成される。また、単結晶基板80の裏面(図中、下面)上にドレイン電極112が形成される。以上によりMOSFET100が得られる。
【0049】
次に比較例について説明する。比較例においては、本実施の形態(図10)と異なり、エンドポイント膜32が設けられることなくスペーサ膜33が形成される(図17)。マスク層31およびスペーサ膜は酸化珪素から作られており、かつエッチングストップ層50はチタンから作られるものとする。その後、本実施の形態と同様の異方性エッチングが行われる。スペーサ膜33に対するエッチングの進行によって、マスク層31の上面と、開口部OP内のエッチングストップ層50とが露出する(図18)。ここで、スペーサ膜33の材料とマスク層31の材料とが共に酸化珪素であることから、マスク層31の上面の露出はエンドポイント検出の対象とすることができない。よってエンドポイント検出の対象は、開口部OP内におけるエッチングストップ層50の露出のみである。エンドポイント検出(図19)における強度Iの変化、すなわちO(酸素)原子強度の低下、またはTi(チタン)原子強度の増大は、理論的には検出され得る。しかしながらこれらの強度変化は、開口部OPにおいて露出している材料の相違に起因していることから、マスク層31に占める開口部OPの面積の割合が小さくなるほど、強度変化が小さくなる。このように強度変化が小さいことから、エンドポイント検出が実際には困難である。
【0050】
これに対して、本実施の形態のようにエンドポイント膜32(図10)が設けられていると、たとえばエンドポイント膜32が窒化珪素から作られている場合、マスク層31の上面上においてエンドポイント膜32の部分P1が露出することで、窒素(N)原子強度の急激な増大が生じる(図20)。よってエンドポイント検出が容易であるので、エッチングの停止を精度よく行うことができる。
【0051】
より一般的に議論すると、本実施の形態によれば、スペーサ膜33に対する異方性エッチングのエンドポイント検出が、エンドポイント膜32に対するエッチング(図11)が生じたことを検知することによって行われる。エンドポイント膜32に対するエッチングはマスク層31の開口部OP(図9)内においてだけでなくマスク層31の被覆部CV(図9)上においても生じるので、エンドポイント膜32に対するエッチングが生じたことは、精度よく検知することができる。よってスペーサ膜33に対する異方性エッチングの停止を精度よく行うことができるので、開口部OPの側壁S1上にスペーサ膜33を精度よく残存させることができる。よって、精度よく狭められた開口部OPを用いてn型不純物のイオン注入J2(図13)が行われるので、開口部OPを用いてp型不純物が注入された領域(p領域123)の一部の上に、n型の領域を精度よく形成することができる。
【0052】
またエッチングストップ層50が形成されることで(図3)、エピタキシャル基板90へのオーバーエッチングを抑制することができる(図11および図12)。
【0053】
好ましくはマスク層31の材料とスペーサ膜33の材料とは同じであり、この場合、MOSFET100の製造方法をより簡素化することができる。
【0054】
エッチングストップ層50の材料とエンドポイント膜32の材料とは同じであってもよく、この場合、MOSFET100の製造方法をより簡素化することができる。あるいは、両者が互いに異なってもよく、この場合、エッチングストップ層50とエンドポイント膜32との間でエッチング選択比を確保することが可能となる。よって、異方性エッチング(図11)後のエッチングストップ層50(図12)の残存量の精度を高めることができる。よってエッチングストップ層50を介したn型不純物の注入のばらつきを抑制することができる。
【0055】
好ましくはエンドポイント膜32の材料は金属元素を含有せず、これにより、MOSFET100を製造するための装置への金属汚染を避けることができる。
【0056】
(実施の形態2)
本実施の形態においても、まず図2〜図9(実施の形態1)とほぼ同様の工程が行われる。
【0057】
図21に示すように、次に、エンドポイント膜32の材料と異なる材料から作られた中間膜34(第3の膜)が成膜される。中間膜34の上に、エンドポイント膜32の材料と同じ材料から作られた中間膜35(第4の膜)が成膜される。中間膜35上にスペーサ膜33が成膜される。好ましくは、中間膜34の材料は、マスク層31の材料およびスペーサ膜33材料の少なくともいずれかと同じとされる。
【0058】
次に、図11〜図18(実施の形態1)とほぼ同様の工程を経ることで、MOSFET100(図1)が得られる。
【0059】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0060】
本実施の形態によれば、エッチングの進行にともなって、中間膜35の材料のエッチングが検知され、その後に時間間隔を空けて、エンドポイント膜32のエッチングにともなう同一材料のエッチングが検知される。つまりエンドポイント膜32のエッチングが検知に先立って、それを予期する、中間膜35のエッチングの検知が行われる。よってエッチングの停止の精度をより高めることができる。たとえば、マスク層31と中間膜34とスペーサ膜33との各々の材料が酸化珪素であり、またエンドポイント膜32および中間膜35の各々の材料が窒化珪素であり、またエッチングストップ層50の材料がチタンである場合、図22に示すような強度Iの変化が検知される。具体的には、最終的なN(窒素)原子強度の増大に先立って、N原子強度のピークが検出される。
【0061】
なお上記各実施の形態においてはイオン注入J2(図13)の際にエッチングストップ層50が露出されているが、このことは必須ではなく、エッチングストップ層50上にエンドポイント膜32が残存していてもよい。またイオン注入J2は必ずしもエッチングストップ層50を介して行われる必要はなく、エッチングストップ層50の形成が省略されてもよい。
【0062】
また第1導電型がp型であり第2導電型がn型であるが、第1導電型がn型であり第2導電型がp型であってもよい。ただし好ましくは半導体装置のチャネルがn型となるように導電型が選択される。
【0063】
またMOSFETについて詳しく説明したが、半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Feild Effect Transistor)であってもよい。また半導体装置はMISFET以外のものであってもよく、たとえばIGBT(Insulated Gate Bipolar Transistor)であってもよい。
【0064】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0065】
30 複合マスク、31 マスク層、32 エンドポイント膜(第1の膜)、33 スペーサ膜(第2の膜)、34 中間膜(第3の膜)、35 中間膜(第4の膜)、50 エッチングストップ層(下地層)、80 単結晶基板、90 エピタキシャル基板(炭化珪素基板)、CV 被覆部、OP 開口部。
【技術分野】
【0001】
本発明は炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置の製造において、半導体基板に選択的に不純物領域を形成する工程が行われる。たとえばnチャネル型MOSFET(Metal Oxide Semiconductor Feild Effect Transistor)が製造される場合、npn構造を得るために、n型半導体基板上に部分的にp型不純物領域を形成し、さらにこのp型不純物領域上に部分的にn型不純物領域を形成する工程がしばしば行われる。すなわち互いに広がりの異なる不純物領域が形成される。両不純物領域は、MOSFETの特性ばらつき、特にチャネル長のばらつきを抑制するためには、自己整合的に形成される必要がある。半導体基板としてシリコン基板が用いられる場合は、熱処理による不純物拡散の進行の程度を調整することで不純物領域の広がりを調整することによる二重拡散法が広く用いられている。
【0003】
しかしながら半導体基板として炭化珪素基板が用いられる場合、不純物の拡散係数が小さいので、イオン注入が行われた領域が、熱処理を経て、ほぼそのまま不純物領域となる。よって二重拡散法を用いることは困難である。このため、自己整合的に形成された不純物領域を形成するためには、イオン注入用マスクの開口部の大きさを調整することが必要となる。たとえば特開平10−191486号公報(特許文献1)によれば、多結晶シリコン膜またはそれを酸化した酸化膜がマスクとされ、酸化または酸化膜除去によるマスク端の移動を利用して、異なる不純物領域の形成が行われる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000−22137号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記公報に記載の技術によれば、マスクの開口部を狭めるために開口部の側壁が熱酸化され、またこのように狭められた開口部を拡げるために酸化膜が除去される。しかしながらマスクの開口部を調整するのに熱酸化工程を伴うことが望ましくなかったり困難であったりする場合がしばしばある。具体的には、熱酸化工程が要する900〜1200℃程度の高い温度が問題となり得る。たとえば、炭化珪素基板上に金属下地層が形成される場合、高温下では金属下地膜と炭化珪素基板との間で合金化が生じることがある。また、熱酸化工程における酸化速度はあまり速くなく、たとえばスチーム酸化の速度は15nm/分程度である。このため半導体装置の生産効率が低くなり得る。
【0006】
そこでマスクの開口部を狭める方法として、次のような方法が考えられる。まず開口部を有するマスクが設けられた炭化珪素基板上に、膜が成膜される。開口部の側壁上に膜が成膜されることで、開口部が狭まる。次に異方性エッチングによって、マスクの開口部中において、膜のうち、側壁上の部分が残されつつ、残りの部分が除去される。これにより、膜によって狭められた開口部を得ることができる。しかしながらこの方法においては、異方性エッチングを適切なタイミングで停止させる必要がある。エッチングの停止が早すぎると、膜の除去されるべき部分が残存してしまい、この残存した部分がイオン注入を妨げ得る。またエッチングの停止が遅すぎると、側壁上に膜が十分に残存しないことで開口部が十分に狭まらないことがあり得る。よってこの方法を単純に行うのでは、不純物領域を精度よく形成することが難しい。
【0007】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、不純物領域の自己整合的な形成を精度よく行うことができる、炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素基板上にマスク層が形成される。マスク層は、炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含む。マスク層の開口部を介して炭化珪素基板上に第1導電型不純物が注入される。マスク層が形成された炭化珪素基板上に、第1の材料から作られた第1の膜が成膜される。第1の膜は、被覆部上に配置された第1の部分と、開口部の側壁上に配置された第2の部分と、開口部内において炭化珪素基板上に配置された第3の部分とを含む。マスク層および第1の膜が形成された炭化珪素基板上に、第1の材料と異なる第2の材料から作られた第2の膜が成膜される。第2の膜は、第1の膜の第1〜第3の部分の各々の上に配置された部分を含む。第2の膜のうち第1の膜の第3の部分の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチング中に第1の材料のエッチングが生じたことが検知される。第1の材料のエッチングが生じたことを検知する工程によって第1の材料のエッチングが生じたことが検知された後に、異方性エッチングが停止される。異方性エッチングを停止する工程の後に、第1の膜の第2の部分と第2の部分の上に配置された第2の膜とによって狭められた開口部を介して、炭化珪素基板上に第2導電型不純物が注入される。
【0009】
本発明によれば、第2の膜に対する異方性エッチングのエンドポイント検出が、第1の膜に対するエッチングが生じたことを検知することによって行われる。第1の膜に対するエッチングはマスク層の開口部内においてだけでなくマスク層の被覆部上においても生じるので、第1の膜に対するエッチングが生じたことは、精度よく検知することができる。よって第2の膜に対する異方性エッチングの停止を精度よく行うことができるので、開口部の側壁上に第2の膜を精度よく残存させることができる。よって、精度よく狭められた開口部を用いて第2導電型不純物が注入されるので、開口部を用いて第1導電型不純物が注入された領域の一部の上に、第2導電型の領域を精度よく形成することができる。
【0010】
上記製造方法において、マスク層は第2の材料から作られてもよい。
これによりマスク層の材料と第2の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
【0011】
上記製造方法において、第1の膜が成膜された後、かつ第2の膜が成膜される前に、次の工程が行われてもよい。第1の材料と異なる材料から作られた第3の膜が成膜される。第3の膜の上に第1の材料から作られた第4の膜が成膜される。
【0012】
この場合、エッチングの進行にともなって、第4の膜のエッチングにともなう第1の材料のエッチングが検知され、その後に時間間隔を空けて、第1の膜のエッチングにともなう第1の材料のエッチングが検知される。つまり第1の膜のエッチングの検知に先立って、それを予期する検知が行われる。よってエッチングの停止の精度をより高めることができる。
【0013】
上記製造方法において、マスク層が形成される前に、炭化珪素基板上に下地層が形成されてもよい。
【0014】
これにより炭化珪素基板へのオーバーエッチングを抑制することができる。
上記製造方法において、下地層は第1の材料から作られてもよい。
【0015】
これにより下地層の材料と第1の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
【0016】
上記製造方法において、下地層は第1の材料と異なる材料から作られてもよい。
これにより、下地層と第1の膜との間でエッチング選択比を確保することが可能となるので、異方性エッチング後の下地層の残存量の精度を高めることができる。よって下地層を介した第2導電型不純物の注入のばらつきを抑制することができる。
【0017】
上記製造方法において、第1の材料は金属元素を含有しなくてもよい。
これにより、炭化珪素半導体装置を製造するための装置への金属汚染を避けることができる。
【0018】
上記製造方法において、第1の材料はシリコン系材料およびカーボン系材料のいずれかから作られてもよい。
【0019】
これにより、第1の膜の材料を金属元素を含まないものとすることができる。
【発明の効果】
【0020】
以上の説明から明らかなように、本発明によれば、不純物領域の自己整合的な形成を精度よく行うことができる。
【図面の簡単な説明】
【0021】
【図1】本発明の実施の形態1における炭化珪素半導体装置の構成を概略的に示す一部断面図である。
【図2】図1の炭化珪素半導体装置の製造方法の第1工程を概略的に示す一部断面図である。
【図3】図1の炭化珪素半導体装置の製造方法の第2工程を概略的に示す一部断面図である。
【図4】図1の炭化珪素半導体装置の製造方法の第3工程を概略的に示す一部断面図である。
【図5】図1の炭化珪素半導体装置の製造方法の第4工程を概略的に示す一部断面図である。
【図6】図1の炭化珪素半導体装置の製造方法の第5工程を概略的に示す一部断面図である。
【図7】図1の炭化珪素半導体装置の製造方法の第6工程を概略的に示す一部断面図である。
【図8】図1の炭化珪素半導体装置の製造方法の第7工程を概略的に示す一部断面図である。
【図9】図1の炭化珪素半導体装置の製造方法の第8工程を概略的に示す一部断面図である。
【図10】図1の炭化珪素半導体装置の製造方法の第9工程を概略的に示す一部断面図である。
【図11】図1の炭化珪素半導体装置の製造方法の第10工程を概略的に示す一部断面図である。
【図12】図1の炭化珪素半導体装置の製造方法の第11工程を概略的に示す一部断面図である。
【図13】図1の炭化珪素半導体装置の製造方法の第12工程を概略的に示す一部断面図である。
【図14】図1の炭化珪素半導体装置の製造方法の第13工程を概略的に示す一部断面図である。
【図15】図1の炭化珪素半導体装置の製造方法の第14工程を概略的に示す一部断面図である。
【図16】図1の炭化珪素半導体装置の製造方法の第15工程を概略的に示す一部断面図である。
【図17】比較例の製造方法の第1工程を概略的に示す断面図である。
【図18】比較例の製造方法の第2工程を概略的に示す断面図である。
【図19】比較例におけるエンドポイント検出の様子の一例を示すグラフ図である。
【図20】本発明の実施の形態1におけるエンドポイント検出の様子の一例を示すグラフ図である。
【図21】本発明の実施の形態2における炭化珪素半導体装置の製造方法の一工程を概略的に示す部分断面図である。
【図22】本発明の実施の形態2におけるエンドポイント検出の様子の一例を示すグラフ図である。
【発明を実施するための形態】
【0022】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1を参照して、はじめに、本実施の形態の炭化珪素半導体装置としてのMOSFET100の構造について説明する。MOSFET100は、具体的には、縦型DiMOSFET(Double Implanted MOSFET)である。MOSFET100は、エピタキシャル基板90、酸化膜126、ソース電極111、上部ソース電極127、ゲート電極110、およびドレイン電極112を有する。エピタキシャル基板90は、単結晶基板80、バッファ層121、耐圧保持層122、p領域123、およびn+領域124を有する。MOSFET100の平面形状(図1の上方向から見た形状)は、たとえば、2mm以上の長さの辺からなる長方形または正方形である。
【0023】
単結晶基板80およびバッファ層121はn型の導電型を有する。単結晶基板80は、好ましくは炭化珪素から作られている。バッファ層121におけるn型の導電性不純物の濃度は、たとえば5×1017cm-3である。またバッファ層121の厚さは、たとえば0.5μmである。
【0024】
耐圧保持層122は、バッファ層121上に形成されており、また導電型がn型の炭化珪素からなる。たとえば、耐圧保持層122の厚さは10μmであり、そのn型の導電性不純物の濃度は5×1015cm-3である。
【0025】
エピタキシャル基板90の表面S0には、導電型がp型である複数のp領域123が互いに間隔を隔てて形成されている。また表面S0には、各p領域123の内部に位置するようにn+領域124が形成されている。表面S0上においてp領域123は、n+領域124および耐圧保持層122の間に挟まれ、かつ酸化膜126を介してゲート電極110に覆われたチャネル領域を有する。
【0026】
表面S0において複数のp領域123の間から露出する耐圧保持層122上には酸化膜126が形成されている。具体的には、酸化膜126は、一方のp領域123におけるn+領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn+領域124上にまで延在するように形成されている。酸化膜126上にはゲート電極110が形成されている。よって酸化膜126のうちその上部にゲート電極110が形成された部分はゲート絶縁膜としての機能を有する。また、n+領域124上にはソース電極111が形成されている。ソース電極111の一部はp領域123に接してもよい。ソース電極111上には上部ソース電極127が形成されている。
【0027】
次にMOSFET100の製造方法について、以下に説明する。
図2に示すように、表面S0を有するエピタキシャル基板90(炭化珪素基板)が準備される。具体的には、単結晶基板80の主面上にバッファ層121が形成され、バッファ層121上に耐圧保持層122が形成される。バッファ層121は、導電型がn型の炭化珪素からなり、その厚さは、たとえば0.5μmとされる。またバッファ層121における導電型不純物の濃度は、たとえば5×1017cm-3とされる。耐圧保持層122の厚さは、たとえば10μmとされる。また耐圧保持層122におけるn型の導電性不純物の濃度は、たとえば5×1015cm-3とされる。
【0028】
図3に示すように、本実施の形態においてはエピタキシャル基板90の表面S0上にエッチングストップ層50(下地層)が形成される。エッチングストップ層50の材料は、たとえば、窒化珪素(SiN)、チタン(Ti)、またはシリコン(Si)である。エッチングストップ層50の厚さは、たとえば50nm以上300nm以下である。
【0029】
図4に示すように、エッチングストップ層50を介してエピタキシャル基板90上にマスク層31が堆積される。マスク層31の材料は、酸化珪素(SiO2)およびポリシリコンのいずれかが好ましく、酸化珪素がより好ましい。
【0030】
図5に示すように、フォトリソグラフィ法によって、マスク層31上にフォトレジストパターン40が形成される。
【0031】
図6に示すように、フォトレジストパターン40をマスクとした異方性エッチングE1により、マスク層31がパターニングされる。異方性エッチングE1は、具体的にはドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。次に、残留したフォトレジストパターン40が除去される。
【0032】
図7に示すように、ここまでの工程により、エッチングストップ層50を介してエピタキシャル基板90上に開口部を有するマスク層31が形成される。具体的にはマスク層31は、エッチングストップ層50を介してエピタキシャル基板90を覆う被覆部CVと、側壁S1を有する開口部OPとを含む。MOSFET100(図1)の寸法仕様上、平面視において、通常、開口部OPの面積は被覆部CVの面積よりも小さい。具体的には、被覆部CVおよび開口部OPの総面積(すなわちマスク層31の面積)に対する開口部OPの面積の割合は、MOSFET100(図1)の寸法仕様上、5%以下が好ましく、3%以下がより好ましい。
【0033】
図8に示すように、マスク層31の開口部OPを経由したイオン注入J1によってエピタキシャル基板90上にp型(第1導電型)不純物が注入される。これによりエピタキシャル基板90中に表面S0から所定の深さまでp領域123が形成される。
【0034】
図9に示すように、その後、エッチングストップ層50およびマスク層31が形成されたエピタキシャル基板90上にエンドポイント膜32(第1の膜)が成膜される。エンドポイント膜32は部分P1〜P3を有する。部分P1(第1の部分)は被覆部CV上に配置され、部分P2(第2の部分)は開口部OPの側壁S1上に配置され、部分P3(第3の部分)は開口部OP内においてエッチングストップ層50を介してエピタキシャル基板90上に配置される。エンドポイント膜32の材料(第1の材料)は、好ましくは金属元素を実質的に含有しないものであり、たとえばシリコン系材料またはカーボン系材料である。シリコン系材料は、たとえば窒化珪素(SiN)である。カーボン系材料は、たとえば炭素(C)である。またエンドポイント膜32の材料は、エッチングストップ層50の材料と同じであってもよい。逆にエンドポイント膜32の材料はエッチングストップ層50の材料と異なってもよい。
【0035】
図10に示すように、マスク層31およびエンドポイント膜32が形成されたエピタキシャル基板90上に、スペーサ膜33(第2の膜)が成膜される。スペーサ膜33は、エンドポイント膜32の部分P1〜P3の各々の上に配置された部分を含む。スペーサ膜33は、たとえば、p−CVD(plasma−Chemical Vapor Deposition)法により形成される。p−CVD法においては、たとえば、成膜温度は400℃程度であり、成膜速度は50〜300nm/分である。
【0036】
スペーサ膜33は、エンドポイント膜32の材料(第1の材料)と異なる材料(第2の材料)から作られる。好ましくは、少なくとも1つの種類の原子が、スペーサ膜33およびエンドポイント膜32の一方にのみ含有されるように、エンドポイント膜32およびスペーサ膜33の各々の材料が選択される。スペーサ膜33の材料は、たとえば酸化珪素(SiO2)である。好ましくはスペーサ膜33の材料はマスク層31の材料と同じである。
【0037】
次に、スペーサ膜33のうちエンドポイント膜32の部分P1およびP3の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチングは、ドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。
【0038】
また、エッチングされている材料の種類を識別するためのエンドポイント検出が開始される。エンドポイント検出は、たとえば、エッチングにともなって発せられた光の分光分析、または、エッチングによって放出された原子の質量分析によって行われる。
【0039】
図11に示すように、異方性エッチングE2の進行によって、エンドポイント膜32の部分P1およびP3が露出する。これに伴い、エンドポイント膜32の材料がエッチングされ始める。つまり、スペーサ膜33の材料とは異なる材料のエッチングが開始される。よってエンドポイント膜32の一部が露出したことは、エンドポイント検出によって検知される。本実施の形態においては、エンドポイント膜32の露出が検知された後にさらに所定量のエッチングが行われることで、言い換えればオーバーエッチングが行われることで、部分P1およびP3が除去される。その後、異方性エッチングE2が停止される。なおこのオーバーエッチングは省略されてもよい。
【0040】
図12に示すように、上述したエッチングの結果、エッチングストップ層50を介してエピタキシャル基板90上に、マスク層31と、エンドポイント膜32と、スペーサ膜33とを有する複合マスク30が形成される。
【0041】
図13に示すように、エンドポイント膜32の部分P2と、部分P2の上に配置されたスペーサ膜33とによって狭められた開口部OPを経由したイオン注入J2によって、エピタキシャル基板90上にn型(第2導電型)不純物が注入される。これにより、エピタキシャル基板90中に表面S0から所定の深さまで、n+領域124が形成される。
【0042】
さらに図14に示すように、複合マスク30およびエッチングストップ層50が除去される。また活性化熱処理が行われる。この熱処理は、たとえば、アルゴン雰囲気中で1700℃で30分間加熱することにより行われる。
【0043】
図15に示すように、エピタキシャル基板90上に、ゲート絶縁膜となる酸化膜126が形成される。具体的には、耐圧保持層122と、p領域123と、n+領域124との上を覆うように、酸化膜126が形成される。この形成はドライ酸化(熱酸化)により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が1200℃であり、また加熱時間が30分である。
【0044】
その後、窒化熱処理工程が行われる。この熱処理は、たとえば、一酸化窒素(NO)雰囲気中で1100℃で120分加熱することにより行われる。この結果、耐圧保持層122、p領域123、およびn+領域124の各々と、酸化膜126との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いた熱処理工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いた熱処理が行われてもよい。この熱処理の条件は、たとえば、加熱温度が1100℃であり、加熱時間が60分である。
【0045】
図16に示すように、ソース電極111が形成される。具体的には、以下の工程が行われる。
【0046】
酸化膜126上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜126のうちn+領域124上に位置する部分がエッチングにより除去される。これにより酸化膜126に開口部が形成される。次に、この開口部においてn+領域124と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去(リフトオフ)が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル(Ni)からなる。このリフトオフの結果、ソース電極111が形成される。
【0047】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン(Ar)ガスの雰囲気中、加熱温度950℃で2分の熱処理が行なわれる。
【0048】
再び図1を参照して、ソース電極111上に上部ソース電極127が形成される。また、酸化膜126上にゲート電極110が形成される。また、単結晶基板80の裏面(図中、下面)上にドレイン電極112が形成される。以上によりMOSFET100が得られる。
【0049】
次に比較例について説明する。比較例においては、本実施の形態(図10)と異なり、エンドポイント膜32が設けられることなくスペーサ膜33が形成される(図17)。マスク層31およびスペーサ膜は酸化珪素から作られており、かつエッチングストップ層50はチタンから作られるものとする。その後、本実施の形態と同様の異方性エッチングが行われる。スペーサ膜33に対するエッチングの進行によって、マスク層31の上面と、開口部OP内のエッチングストップ層50とが露出する(図18)。ここで、スペーサ膜33の材料とマスク層31の材料とが共に酸化珪素であることから、マスク層31の上面の露出はエンドポイント検出の対象とすることができない。よってエンドポイント検出の対象は、開口部OP内におけるエッチングストップ層50の露出のみである。エンドポイント検出(図19)における強度Iの変化、すなわちO(酸素)原子強度の低下、またはTi(チタン)原子強度の増大は、理論的には検出され得る。しかしながらこれらの強度変化は、開口部OPにおいて露出している材料の相違に起因していることから、マスク層31に占める開口部OPの面積の割合が小さくなるほど、強度変化が小さくなる。このように強度変化が小さいことから、エンドポイント検出が実際には困難である。
【0050】
これに対して、本実施の形態のようにエンドポイント膜32(図10)が設けられていると、たとえばエンドポイント膜32が窒化珪素から作られている場合、マスク層31の上面上においてエンドポイント膜32の部分P1が露出することで、窒素(N)原子強度の急激な増大が生じる(図20)。よってエンドポイント検出が容易であるので、エッチングの停止を精度よく行うことができる。
【0051】
より一般的に議論すると、本実施の形態によれば、スペーサ膜33に対する異方性エッチングのエンドポイント検出が、エンドポイント膜32に対するエッチング(図11)が生じたことを検知することによって行われる。エンドポイント膜32に対するエッチングはマスク層31の開口部OP(図9)内においてだけでなくマスク層31の被覆部CV(図9)上においても生じるので、エンドポイント膜32に対するエッチングが生じたことは、精度よく検知することができる。よってスペーサ膜33に対する異方性エッチングの停止を精度よく行うことができるので、開口部OPの側壁S1上にスペーサ膜33を精度よく残存させることができる。よって、精度よく狭められた開口部OPを用いてn型不純物のイオン注入J2(図13)が行われるので、開口部OPを用いてp型不純物が注入された領域(p領域123)の一部の上に、n型の領域を精度よく形成することができる。
【0052】
またエッチングストップ層50が形成されることで(図3)、エピタキシャル基板90へのオーバーエッチングを抑制することができる(図11および図12)。
【0053】
好ましくはマスク層31の材料とスペーサ膜33の材料とは同じであり、この場合、MOSFET100の製造方法をより簡素化することができる。
【0054】
エッチングストップ層50の材料とエンドポイント膜32の材料とは同じであってもよく、この場合、MOSFET100の製造方法をより簡素化することができる。あるいは、両者が互いに異なってもよく、この場合、エッチングストップ層50とエンドポイント膜32との間でエッチング選択比を確保することが可能となる。よって、異方性エッチング(図11)後のエッチングストップ層50(図12)の残存量の精度を高めることができる。よってエッチングストップ層50を介したn型不純物の注入のばらつきを抑制することができる。
【0055】
好ましくはエンドポイント膜32の材料は金属元素を含有せず、これにより、MOSFET100を製造するための装置への金属汚染を避けることができる。
【0056】
(実施の形態2)
本実施の形態においても、まず図2〜図9(実施の形態1)とほぼ同様の工程が行われる。
【0057】
図21に示すように、次に、エンドポイント膜32の材料と異なる材料から作られた中間膜34(第3の膜)が成膜される。中間膜34の上に、エンドポイント膜32の材料と同じ材料から作られた中間膜35(第4の膜)が成膜される。中間膜35上にスペーサ膜33が成膜される。好ましくは、中間膜34の材料は、マスク層31の材料およびスペーサ膜33材料の少なくともいずれかと同じとされる。
【0058】
次に、図11〜図18(実施の形態1)とほぼ同様の工程を経ることで、MOSFET100(図1)が得られる。
【0059】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0060】
本実施の形態によれば、エッチングの進行にともなって、中間膜35の材料のエッチングが検知され、その後に時間間隔を空けて、エンドポイント膜32のエッチングにともなう同一材料のエッチングが検知される。つまりエンドポイント膜32のエッチングが検知に先立って、それを予期する、中間膜35のエッチングの検知が行われる。よってエッチングの停止の精度をより高めることができる。たとえば、マスク層31と中間膜34とスペーサ膜33との各々の材料が酸化珪素であり、またエンドポイント膜32および中間膜35の各々の材料が窒化珪素であり、またエッチングストップ層50の材料がチタンである場合、図22に示すような強度Iの変化が検知される。具体的には、最終的なN(窒素)原子強度の増大に先立って、N原子強度のピークが検出される。
【0061】
なお上記各実施の形態においてはイオン注入J2(図13)の際にエッチングストップ層50が露出されているが、このことは必須ではなく、エッチングストップ層50上にエンドポイント膜32が残存していてもよい。またイオン注入J2は必ずしもエッチングストップ層50を介して行われる必要はなく、エッチングストップ層50の形成が省略されてもよい。
【0062】
また第1導電型がp型であり第2導電型がn型であるが、第1導電型がn型であり第2導電型がp型であってもよい。ただし好ましくは半導体装置のチャネルがn型となるように導電型が選択される。
【0063】
またMOSFETについて詳しく説明したが、半導体装置はMOSFET以外のMISFET(Metal Insulator Semiconductor Feild Effect Transistor)であってもよい。また半導体装置はMISFET以外のものであってもよく、たとえばIGBT(Insulated Gate Bipolar Transistor)であってもよい。
【0064】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0065】
30 複合マスク、31 マスク層、32 エンドポイント膜(第1の膜)、33 スペーサ膜(第2の膜)、34 中間膜(第3の膜)、35 中間膜(第4の膜)、50 エッチングストップ層(下地層)、80 単結晶基板、90 エピタキシャル基板(炭化珪素基板)、CV 被覆部、OP 開口部。
【特許請求の範囲】
【請求項1】
炭化珪素基板上にマスク層を形成する工程を備え、
前記マスク層は、前記炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含み、さらに
前記マスク層の前記開口部を介して前記炭化珪素基板上に第1導電型不純物を注入する工程と、
前記マスク層が形成された前記炭化珪素基板上に、第1の材料から作られた第1の膜を成膜する工程とを備え、
前記第1の膜は、前記被覆部上に配置された第1の部分と、前記開口部の前記側壁上に配置された第2の部分と、前記開口部内において前記炭化珪素基板上に配置された第3の部分とを含み、さらに
前記マスク層および前記第1の膜が形成された前記炭化珪素基板上に、前記第1の材料と異なる第2の材料から作られた第2の膜を成膜する工程を備え、
前記第2の膜は、前記第1の膜の前記第1〜第3の部分の各々の上に配置された部分を含み、さらに
前記第2の膜のうち前記第1の膜の前記第3の部分の上に配置された部分を除去するための異方性エッチングを開始する工程と、
前記異方性エッチング中に前記第1の材料のエッチングが生じたことを検知する工程と、
前記第1の材料のエッチングが生じたことを検知する工程によって前記第1の材料のエッチングが生じたことが検知された後に、前記異方性エッチングを停止する工程と、
前記異方性エッチングを停止する工程の後に、前記第1の膜の前記第2の部分と前記第2の部分の上に配置された前記第2の膜とによって狭められた前記開口部を介して、前記炭化珪素基板上に第2導電型不純物を注入する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項2】
前記マスク層は前記第2の材料から作られている、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記第1の膜を成膜する工程の後、かつ前記第2の膜を成膜する工程の前に、前記第1の材料と異なる材料から作られた第3の膜を成膜する工程と、前記第3の膜の上に前記第1の材料から作られた第4の膜を成膜する工程とをさらに備える、請求項1または2に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記マスク層を形成する工程の前に、前記炭化珪素基板上に下地層を形成する工程をさらに備える、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記下地層は前記第1の材料から作られている、請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項6】
前記下地層は前記第1の材料と異なる材料から作られている、請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記第1の材料は金属元素を含有しない、請求項1〜6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項8】
前記第1の材料はシリコン系材料およびカーボン系材料のいずれかから作られている、請求項7に記載の炭化珪素半導体装置の製造方法。
【請求項1】
炭化珪素基板上にマスク層を形成する工程を備え、
前記マスク層は、前記炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含み、さらに
前記マスク層の前記開口部を介して前記炭化珪素基板上に第1導電型不純物を注入する工程と、
前記マスク層が形成された前記炭化珪素基板上に、第1の材料から作られた第1の膜を成膜する工程とを備え、
前記第1の膜は、前記被覆部上に配置された第1の部分と、前記開口部の前記側壁上に配置された第2の部分と、前記開口部内において前記炭化珪素基板上に配置された第3の部分とを含み、さらに
前記マスク層および前記第1の膜が形成された前記炭化珪素基板上に、前記第1の材料と異なる第2の材料から作られた第2の膜を成膜する工程を備え、
前記第2の膜は、前記第1の膜の前記第1〜第3の部分の各々の上に配置された部分を含み、さらに
前記第2の膜のうち前記第1の膜の前記第3の部分の上に配置された部分を除去するための異方性エッチングを開始する工程と、
前記異方性エッチング中に前記第1の材料のエッチングが生じたことを検知する工程と、
前記第1の材料のエッチングが生じたことを検知する工程によって前記第1の材料のエッチングが生じたことが検知された後に、前記異方性エッチングを停止する工程と、
前記異方性エッチングを停止する工程の後に、前記第1の膜の前記第2の部分と前記第2の部分の上に配置された前記第2の膜とによって狭められた前記開口部を介して、前記炭化珪素基板上に第2導電型不純物を注入する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項2】
前記マスク層は前記第2の材料から作られている、請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記第1の膜を成膜する工程の後、かつ前記第2の膜を成膜する工程の前に、前記第1の材料と異なる材料から作られた第3の膜を成膜する工程と、前記第3の膜の上に前記第1の材料から作られた第4の膜を成膜する工程とをさらに備える、請求項1または2に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記マスク層を形成する工程の前に、前記炭化珪素基板上に下地層を形成する工程をさらに備える、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記下地層は前記第1の材料から作られている、請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項6】
前記下地層は前記第1の材料と異なる材料から作られている、請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記第1の材料は金属元素を含有しない、請求項1〜6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項8】
前記第1の材料はシリコン系材料およびカーボン系材料のいずれかから作られている、請求項7に記載の炭化珪素半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2012−253291(P2012−253291A)
【公開日】平成24年12月20日(2012.12.20)
【国際特許分類】
【出願番号】特願2011−126886(P2011−126886)
【出願日】平成23年6月7日(2011.6.7)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成24年12月20日(2012.12.20)
【国際特許分類】
【出願日】平成23年6月7日(2011.6.7)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]