焦点検出装置および画像信号処理装置
【課題】AF動作中、被写体の適正な明るさを検出しながら焦点調整を迅速に行うことが出来る。
【解決手段】複数のラインセンサを配列させた焦点検出装置において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号を、キャパシタ316、318にそれぞれ格納し、スイッチ321を開閉することによって、CDS処理(ノイズ除去処理)しながら画素信号を出力する。それとともに、その期間に合わせて、次の画素信号、リセット信号をキャパシタ316、318に格納する。このとき、CDS処理の動作タイミングを、A/D変換処理回路400におけるA/D変換処理動作タイミングから外す。
【解決手段】複数のラインセンサを配列させた焦点検出装置において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号を、キャパシタ316、318にそれぞれ格納し、スイッチ321を開閉することによって、CDS処理(ノイズ除去処理)しながら画素信号を出力する。それとともに、その期間に合わせて、次の画素信号、リセット信号をキャパシタ316、318に格納する。このとき、CDS処理の動作タイミングを、A/D変換処理回路400におけるA/D変換処理動作タイミングから外す。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一眼レフ型カメラなどの撮影装置に搭載される焦点検出装置に関する。
【背景技術】
【0002】
一眼レフ型カメラでは、自動焦点調節(AF)機構として位相差方式の焦点検出装置が搭載されている。焦点検出装置の被写体像が投影されるエリアには、ラインセンサをそれぞれ並列させた複数のラインセンサ群が2つ1組となって2次元的に配置されている。各ラインセンサは、複数のフォトダイオードを並列させた配置構成であり、各フォトダイオードに生じる信号電荷は画素信号として読み出される。
【0003】
通常、ラインセンサは電荷蓄積型センサであり、ラインセンサの傍に配置されるモニタセンサによって電荷蓄積時間が調整される(例えば、特許文献1、2、3参照)。フォトダイオードなどの光電変換素子を備えたモニタセンサは、モニタ対象となっているフォトダイオードの光強度(光量)をリアルタイムで検出する。AGC回路などによってモニタセンサからの出力信号レベルと閾値とを比較し、出力信号レベルが閾値を超えると、対応するラインセンサの電荷蓄積(積分)を終了させる。
【0004】
露光終了したラインセンサの蓄積電荷は、一時的にキャパシタ等のメモリ部に格納される。すべてのラインセンサの電荷蓄積が終了すると、一連の画素信号が被写体像の画像信号として出力される。このとき、サンプルホールド回路(CDS回路)によってノイズ除去処理が行われる。出力画像信号は、A/D変換された後に制御部へ送信された後、デフォーカス量の算出に用いられる。デフォーカス量に基づいてフォーカシングレンズを駆動することによって、焦点調整が行われる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−145792号公報
【特許文献2】特開2004−272238号公報
【特許文献3】特開昭63−238771号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
各ラインセンサの画素信号は、ラインセンサの配列順に従って順番に出力される。AF調整を迅速に行うことを考えると、各ラインセンサから読み出された画素信号を一時的にサンプルホールド(格納)し、格納されていた画素信号を出力タイミングに合わせて出力する動作と、次の走査ライン上の画素信号を読み出し、一時的にサンプルホールドする動作を並列して行うのが好ましい。
【0007】
しかしながら、CDS回路の動作タイミングがA/D変換処理の動作タイミングと一致すると、CDS回路内で発生するノイズがデジタル変換処理に影響し、デジタル画像信号にノイズが含まれてしまう。具体的には、画素信号を読み出して一時的にサンプルホールドする動作のとき(スイッチON状態のとき)に画素信号がA/D変換処理されると、スイッチ動作などによって生じるノイズがデジタル画素信号に乗ってしまう。その結果、被写体の明るさレベルを正確に示す画像信号が得られず、AF調整に手間取ってしまう。また、ノイズ問題は、焦点検出装置以外の画像処理装置についても当てはまる。
【0008】
このように、焦点検出装置あるいは画像処理装置では、ノイズを生じさせないように画素信号の読み出し、出力を迅速に実行することが必要とされる。
【課題を解決するための手段】
【0009】
本発明の焦点検出装置は、複数のラインセンサを備え、例えば、焦点検出装置は一眼レフ型カメラなどの撮影装置に適用される。また、ラインセンサは、例えばCMOSセンサなどアドレス型撮像素子によって構成してもよい。
【0010】
本発明の焦点検出装置は、複数のラインセンサから画素信号を走査順に従って読み出し、出力し、ラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的にキャパシタなどの格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、ノイズ除去処理された画素信号を順に出力する出力回路とを備える。出力回路によって、各ラインセンサに生じた一連の画素信号が、画像信号として合焦制御部へ送られる。出力された画素信号は、A/D変換処理回路によってデジタル画素信号に変換される。
【0011】
本発明では、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、CDS回路および出力回路の動作タイミングを調整するタイミング調整手段を備える。各ラインセンサの画素信号が読み出し走査順に従ってノイズ除去処理された状態で出力される一方、その期間には、次の読み出し順に従った画素信号が読み出され、一時的に格納部に格納される。
【0012】
そして、本発明のタイミング調整手段は、画素信号の出力タイミングを、各ラインセンサの画素信号に対するA/D変換処理タイミングから外す。すなわち、アナログ信号の信号レベルが検波されるタイミングと画素信号の出力タイミングが重ならないように、動作タイミングが調整される。
【0013】
このような動作タイミングの制御によって、CDS処理回路におけるスイッチ切り替え動作において発生するノイズは、デジタル画素信号に影響しない。その結果、被写体の適正な明るさが検出され、正確なAF調整が迅速に実行される。
【0014】
焦点検出装置の回路特性などにより、画素信号の読み出し、格納、出力タイミングを微調整する必要性が生じることもある。この場合、A/D変換処理タイミングと重ならないようにするため、A/D変換処理動作前の期間内で画素信号の読み出しおよび格納動作タイミングを修正、微調整するのが望ましい。
【0015】
各ラインセンサから画素信号出力する期間(ここでは、映像期間という)に合わせて画素信号を読み出し、格納するとき、読み出しタイミング、格納タイミングを回路特性、仕様要求などに従って調整するのが望ましい。この場合、A/D変換処理の動作タイミングとずらすため、複数の動作タイミングのパターンをあらかじめ用意し、その中から選択するように構成してもよい。
【0016】
本発明の他の局面における画像処理装置は、複数の光電変換部から成るフォトセンサを備え、撮影装置などにも適用可能であり、複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、ノイズ除去処理された画素信号を順に出力する出力回路と、出力された画素信号をA/D変換処理するA/D変換回路と、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、CDS回路および出力回路の動作タイミングを調整するタイミング調整手段とを備え、タイミング調整手段が、画素信号の出力タイミングを、A/D変換処理タイミングから外すことを特徴とする。デジタル画素信号にノイズが重畳されないため、正確な輝度情報を含む画像信号が得られる。
【発明の効果】
【0017】
このように本発明によれば、AF動作中、被写体の適正な明るさを検出しながら焦点調整を迅速に行うことが出来る。
【図面の簡単な説明】
【0018】
【図1】第1の実施形態であるデジタルカメラの模式的内部構成図である。
【図2】焦点検出部の基板配置を示した図である。
【図3】焦点検出部のブロック図である。
【図4】ラインセンサ、モニタセンサ、AGC回路の接続関係を示した図である。
【図5】ラインセンサ用画素信号読み出し回路の電気回路図である。
【図6】図5の画素信号読み出し回路の模式的な断面図である。
【図7】モニタセンサの電気回路図である。
【図8】ラインセンサ群に規定される測距ゾーンを示した図である。
【図9】電荷転送部(図2参照)の電気回路図である。
【図10】画素信号の読み出し、出力処理のタイミングチャートである。
【図11】第2の実施形態における一連のCDS処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。
【図12】第3の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。
【図13】第4の実施形態における積分および画素信号読み出しのタイミングチャートである。
【図14】論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。
【発明を実施するための形態】
【0019】
以下、図面を参照しながら本実施形態について説明する。
【0020】
図1は、本実施形態であるデジタルカメラの模式的内部構成図である。
【0021】
一眼レフ型デジタルカメラ10は、本体12と、本体12に着脱自在な交換レンズ14とを備え、本体12内部には、ペンタゴナルダハプリズム(以下、ペンタプリズムという)16、クイックリターンミラー18、フォーカルプレーンシャッタ20、CCDなどの撮像素子22が設けられている。
【0022】
ROM36、RAM37、CPU38を含むシステムコントロール回路30は、カメラ10の撮影動作を制御し、周辺制御回路32、表示部33、AFモジュール24、測光IC23、EEPROM39等に制御信号を出力する。周辺制御回路32は、フォーカルプレーンシャッタ20、絞り(図示せず)、撮像素子22など露光機構を制御し、また、レンズメモリ13からレンズ情報を取得する。
【0023】
電源ボタン(図示せず)の操作によってカメラ10がON状態になると、撮影可能な撮影モードに設定される。撮影光学系15を通った光は、クイックリターンミラー18によってペンタプリズム16の方向へ導かれ、被写体像がピント板17に形成される。ユーザーは、ファインダ窓(図示せず)を通して被写体像を視認する。撮影のためレリーズボタン(図示せず)が半押しされると、ペンタプリズム16の傍に配置される測光IC23が、TTL測光方式に従い、被写体の明るさを検出する。また、クイックリターンミラー18の下方に配置されるAFモジュール24が、位相差方式に従って合焦状態を検出する。
【0024】
撮影光学系15を通った光の一部は、クイックリターンミラー18を透過し、サブミラー19によってAFモジュール24に導かれる。AFモジュール24は、コンデンサーレンズ26、セパレータレンズ27、視野マスク29、焦点検出部40を備え、撮像面(撮像素子22の受光面)と等価な位置(共役面)に配置された視野マスク29によって分割された被写体像は、セパレータレンズ27によって焦点検出部40に再結像される。焦点検出部40は、対になって投影された被写体像の画像信号を出力する。
【0025】
システムコントロール回路30は、AFモジュール24から送られてくる画像信号に基づき、デフォーカス量および焦点調節を行う。すなわち、AFモジュール24によって検出されるデフォーカス量およびピントずれの方向に従い、AFモータドライバ34へ制御信号を出力する。AFモータ35は、AFモータドライバ34からの駆動信号に基づき、撮影光学系15内のフォーカシングレンズをシフトさせる。合焦状態に達するまで一連の焦点検出、レンズ駆動が行われる。
【0026】
レリーズ半押し状態において焦点調整が行われ、被写体の明るさが検出されると、システムコントロール回路30は、露出値、すなわちシャッタースピードおよび絞り値を演算、決定する。そしてレリーズボタンが全押しされると、一連の記録動作処理が実行される。すなわち、クイックリターンミラー18、絞り、およびシャッタ20の動作によって被写体像が撮像素子22に形成され、1フレーム分の画像信号が撮像素子22から信号処理回路25へ出力される。信号処理回路25ではデジタル画像データが生成され、画像データがEEPROM39へ格納される。
【0027】
図2は、焦点検出部の基板配置を示した図である。
【0028】
焦点検出部40は、CMOS型ラインセンサを複数配設させた一体型基板によって構成される。焦点検出デバイス40の表面には、被写体像の縦方向に沿った基板上下方向にラインセンサ群EA1、EA2が設置され、被写体像の横方向に沿った基板左右方向にラインセンサ群EB1、EB2が設置されている。ラインセンサ群EA1、EA2、およびEBA1、EB2はそれぞれ基板中心部を挟んで互いに対向する。
【0029】
視野マスク29、コンデンサーレンズ26、セパレータレンズ27を含む結像光学系は、瞳分割によって2組の被写体像対を形成し、ラインセンサ群EA1、EA2の配置された投影領域、およびラインセンサ群EB1、EB2の配置された投影領域に対し、一対の被写体像をそれぞれ結像させる。
【0030】
各ラインセンサ群は、所定間隔で左右もしくは上下方向に並ぶ複数のラインセンサによって構成され、ラインセンサ群EA1、EA2のラインセンサは左右方向に沿って並列し、ラインセンサ群EB1、EB2のラインセンサは上下方向に沿って並列している。各ラインセンサは、複数のフォトダイオード、画素信号読み出し回路(ともにここでは図示せず)を備える。
【0031】
ラインセンサ群EA1は、9つのラインセンサLSA1〜LSA9によって構成されており、基準ラインセンサとして機能する。一方、ラインセンサ群EA2を構成するラインセンサLSA11〜LSA19は、参照ラインセンサとして機能する。同様に、ラインセンサ群EB1を構成するラインセンサLSB1〜LSB5は基準センサ、ラインセンサ群EB2を構成するラインセンサLSB6〜LSB10は参照ラインセンサとして機能する。
【0032】
ラインセンサ群EA1のLSA1〜LSA9、ラインセンサ群EB1のラインセンサLSB1〜LSB5の側には、電荷転送用の垂直シフトレジスタVSR1〜VSR9、VSS1〜VSS5が設置されており、ラインセンサ群EA2、EB2の各ラインセンサに対しても、垂直シフトレジスタVSR11〜VSR19、VSS6〜VSS10が同様に配置されている。
【0033】
ラインセンサ群EA1、EB1には、一連のモニタセンサLMA1〜LMA9、LMB1〜LMB5がそれぞれ対応するラインセンサの側に配置されている。モニタセンサLMA1〜LMA9、LMB1〜LMB5は、複数の微小センサをラインセンサに沿って並列させた構成であり、対応するラインセンサの領域を複数のエリアに分割してモニタリングする。
【0034】
モニタセンサLMA1〜LMA9は、それぞれラインセンサLSA1〜LSA9の側面に沿ってライン状に配置され、対応するラインセンサの受ける光量(光強度)と同じ光量を受け、光量に応じた信号をモニタ信号として出力する。モニタセンサLMB1〜LMB5も、ラインセンサLSB1〜LSB5の受光量をモニタリングするためモニタ信号を出力する。
【0035】
また、ラインセンサ群EA1、EB1の各モニタセンサの傍には、暗電流成分を検知するOB(Optical Black)モニタセンサOBA1〜OBA9、OBB1〜OBB5が配置されており、検出される暗電流成分に基づいてモニタセンサから出力されるモニタ信号が補正される。
【0036】
AGC回路42は、各モニタセンサから逐次出力されるモニタ信号値を閾値と比較し、オートゲインコントロールによってラインセンサの積分時間を制御する。閾値は、焦点検出に必要な光量が対象となるラインセンサに入射しているか否かを判断する指標値であり、ラインセンサのオーバフローを防ぐように設定されている。
【0037】
モニタ信号値が閾値を超えると、積分終了を示すモニタ信号が論理回路44に送られる。論理回路44は、対応するラインセンサ、すなわちモニタリング対象となっているラインセンサの電荷蓄積(積分)を終了させるための制御信号を出力する。ラインセンサに制御信号が送信されると、電荷蓄積が終了するとともに、一時的に電荷がラインセンサ内で格納される。
【0038】
ラインセンサの電荷蓄積時間は、ライセンサのモニタリング対象エリア毎に独立制御されており、被写体の光強度分布に応じて各ラインセンサの電荷蓄積時間が調整される。すべてのラインセンサの電荷蓄積が終了すると、各ラインセンサの垂直シフトレジスタ、および電荷転送機能をもつ列回路45、46の水平シフトレジスタによって画素信号が順番に読み出されていく。これにより、各ラインセンサの画素信号読み出し回路(ここでは図示せず)において蓄積電荷が電圧変換、増幅処理され、画素信号が出力される。
【0039】
各ラインセンサから読み出された一連の画素信号は、列回路45、46においてノイズ除去処理、増幅処理される。そして、一連の画素信号は、被写体像の画像信号としてシステムコントロール回路30へ送られる。システムコントロール回路30では、対になっているラインセンサ群の画像信号に基づいて位相差が検出され、デフォーカス量が求められる。
【0040】
図3は、焦点検出部のブロック図である。図4は、ラインセンサ、モニタセンサ、AGC回路の接続関係を示した図である。図3、図4を用いて、ラインセンサの電荷蓄積時間(積分時間)の制御について説明する。
【0041】
なお、図3では、垂直方向に沿って延びるラインセンサ対LSA5、LSA15、水平方向に沿って延びるラインセンサ対LSB3、LSB8と、それに応じたモニタセンサLMA5およびLMB3のみを図示し、それ以外のラインセンサ、モニタセンサは省略している。また、図4では、ラインセンサの電荷蓄積終了タイミングをわかりやすく説明のため、図2に示す実際の配置とは異なる配置でラインセンサ、モニタセンサを図示している。
【0042】
ラインセンサLSA5は、ラインセンサ用画素信号読み出し回路PSA5を挟んで向かい合うフォトダイオード対を上下方向に沿って並べた構成であり、ラインセンサ用画素信号読み出し回路によって各フォトダイオードから電荷が読み出される。他のラインセンサLSA15、LSB3、LSB8も同様に画素信号読み出し回路PSA15、PSB3、PSB8を挟んで向かい合うフォトダイオード対を並列させた構成になっている。
【0043】
ラインセンサLSA5の傍に配置されたモニタセンサLMA5は、フォトダイオードを有する微小センサを垂直方向に沿って複数個並べた構成であり、モニタセンサ用画素信号読み出し回路(ここでは図示せず)によって蓄積電荷が読み出される。ラインセンサLSB3の傍に配置されたモニタセンサLSB3も同様の構成になっている。
【0044】
AGC回路42HSは、モニタセンサLMB3から出力されるモニタ信号の電圧レベルが閾値を超えるか否かを検知し、閾値に達すると電荷蓄積(積分)終了を知らせるモニタ信号を論理回路44に出力する。モニタリング対象となっているラインセンサLSB3の電荷蓄積時間(積分時間)は、AGC回路42HSによって調整される。AGC回路42HSの閾値は、ラインセンサLSA1のダイナミックレンジを考慮した値に設定されており、論理回路44からのVMS信号によって設定される。モニタセンサLMA5をモニタリングするAGC回路42V5も同様の構成である。
【0045】
図4では、1つのラインセンサLSB3を図示している。対向位置にあるモニタセンサLMB3は、それぞれフォトダイオードを有する複数の微小センサから構成されており、ここでは、便宜上3つの微小センサM1〜M3、M4〜M6、M7〜M9から構成されるものとする。
【0046】
上述したように、ラインセンサLSB3は、多数のフォトダイオード対を配列させた構成であり、モニタセンサLMB3の微小センサM1〜M9は、それぞれ割り当てられた所定数のフォトダイオードの領域についてモニタリングを行っている。
【0047】
ここでは、3つの測距ゾーンSZ1〜SZ3がラインセンサLSB3に対して規定されており、AGC回路42HSは、モニタセンサM1〜M3、M4〜M6、M7〜M9とそれぞれ接続されるモニタセンサ群42H31、42H32、42H33から構成されており、測距ゾーンSZ1〜SZ3の積分時間をそれぞれ調整する。モニタセンサ群42H31、42H32、42H33は、微小センサM1〜M3、M4〜M6、M7〜M9からの出力信号をそれぞれ検知するため、測距ゾーンSZ1〜SZ3に合わせて3つのモニタセンサ検出部AGC1〜AGC3、AGC4〜AGC6、AGC7〜AGC9をそれぞれ備えている。
【0048】
ラインセンサLSB3の測距ゾーンSZ1を例に挙げると、瞳分割による一対の被写体像が焦点検出部40に投影されると、ラインセンサLSA1の測距ゾーンSZ1およびモニタセンサM1〜M3に電荷が蓄積される。3つの微小センサM1〜M3に入力される光量は、被写体の明るさ分布によってそれぞれ異なるため、モニタセンサ検出部AGC1〜AGC3が積分終了を知らせるモニタ信号を出力するタイミングは異なる。
【0049】
例えば、モニタセンサM1〜M3の微小センサM1に強い光が入射する一方で微小センサM2、M3に入射する光が弱い場合、検出部AGC1に入力するモニタ信号の電圧値が検出部AG2、AG3よりも先に閾値を超え、電荷蓄積終了を知らせるモニタ信号を論理回路44へ出力する。
【0050】
論理回路44は、検出部AGC1から終了信号を受けると、ラインセンサLSB3の測距ゾーンの電荷蓄積を終了させる。ラインセンサLSB3の測距ゾーンSZ1の各フォトダイオードに蓄積された電荷は、電荷蓄積容量(ここでは図示せず)に一時的に格納される。検出部AGC2、あるいは検出部AGC3が最も早く積分終了のモニタ信号を出力した場合も、ラインセンサLSB3の測距ゾーンSZ1の電荷蓄積が同様に終了する。
【0051】
このようなラインセンサの電荷蓄積が、ラインセンサLSB3の測距ゾーンSZ2、SZ3についても、同じように行われる。すなわち、微小センサM4〜M6、M7〜M9のいずれかにおいて閾値を超えるモニタ信号が出力されると、ラインセンサLSB3の測距ゾーンSZ2、SZ3の電荷蓄積をその時点で終了する。
【0052】
すべてのラインセンサの電荷蓄積が終了すると(あるいはその前に所定時間が経過すると)、各ラインセンサから画素信号が出力される。上下方向にあるラインセンサ群EA1、EA2(図2参照)から出力される画素信号は、列回路46に転送される(図2、3参照)。一方、左右方向にあるラインセンサ群EB1、EB2から出力される画素信号は、列回路45へ転送される。
【0053】
列回路45、46においては、出力された画素信号に対してノイズ除去、増幅処理が画素信号に対して行われる。これにより、ラインセンサ群EA1、EA2に対する一対の被写体像に応じた画像信号は、オフセット回路64においてオフセットされた後、出力切替回路66を通じてシステムコントロール回路30へ出力される。一方、ラインセンサ群EB1、EB2に対する一対の被写体像に応じた画像信号は、オフセット回路62においてオフセットされた後、出力切替回路68を通じてシステムコントロール回路30へ出力される。
【0054】
システムコントロール回路30は、論理回路44の動作を制御するとともに、各AGC回路からのモニタ信号を選択的に検知する。モニタ出力選択回路56では、システムコントロール回路30により指定されたモニタ信号が出力され、出力切替回路68からシステムコントロール回路30に送られる。また、OBモニタ出力選択回路52から選択的に出力されるOBモニタ信号は、出力切替回路66を介してシステムコントロール回路30に送られる。なお、OBモニタ信号、モニタ信号は、レベルシフト回路53、55によってそれぞれ出力信号の基準電位がシフトされる。
【0055】
論理回路44は、ラインセンサの電荷蓄積を終了させるとき、選択回路58を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路30に出力する。また、すべてのラインセンサの電荷蓄積が終了すると、選択回路60を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路30へ送る。システムコントロール回路30は、これらのモニタ信号、終了信号に基づいて、各ラインセンサの積分時間、AGC回路のゲインを制御する。
【0056】
図5は、ラインセンサ用画素信号読み出し回路の電気回路図である。図6は、図5の画素信号読み出し回路の模式的な断面図である。図7は、モニタセンサの電気回路図である。
【0057】
図5には、ラインセンサLSB3における一組のフォトダイオード対120Aj、120Bjおよびそれに接続されるラインセンサ用画素信号読み出し回路130jに関する回路構成を示している。フォトダイオード対120Aj、120Bjは、ともにラインセンサ用画素信号読み出し回路130jと接続されている。
【0058】
ラインセンサ用画素信号読み出し回路130jは、不要電荷の掃き出しをスイッチ制御するアンチブルーミングゲート(ABG)121A、121B、一時的に電荷を格納する電荷蓄積容量(MEM)124A、124B、フォトダイオード対120Aj、120Bjに蓄積された電荷を電荷蓄積容量124A、124Bに転送する転送ゲート(TG)122A、122Bを備える。
【0059】
さらに、ラインセンサ用画素信号読み出し回路130jは、FDA(Floating Diffusion Amplifier)に基づく電荷検出機構を備え、電荷注入されるフローティングディフュージョン(FD)125、電荷蓄積容量124A、124Bの蓄積電荷を転送するフローティングディフュージョンゲート(FDG)123A、123B、リセットゲート(RG)26、ソースフォロアアンプ127、および選択ゲート128を備える。
【0060】
図6には、フォトダイオード120Aj付近の焦点検出部40の基板断面が図示されている。n−sub基板の上にp型層(p−well)を形成し、その上にpn接合のフォトダイオード120Ajが構成される。また、フォトダイオード120Ajの表面にp+層を形成することにより、埋め込み型フォトダイオードが構成される。電荷蓄積容量124Aも同様のMOS型ダイオードの構成になっている。
【0061】
なお、フォトダイオード120Ajの上方には開口部(図示せず)が設けられており、開口部を除く部分を遮光膜で覆うことによってフォトダイオード120Aj以外の光入射が防止されている。
【0062】
アンチブルーミングゲート(ABG)121A、転送ゲート(TG)122A、フローティングディフュージョンゲート(FDG)123A、リセットゲート(RG)124Aは、それぞれ表面に電荷転送電極(ゲート電極)を配設したトランジスタによって構成されており、それぞれ電荷読み出しタイミングに合わせてパルス信号が入力される。
【0063】
転送ゲート(TG)122A、フローティングディフュージョンゲート(FDG)123Aの開閉により、電荷蓄積容量124A、およびn+層から成るフローティングディフュージョン(FD)125にそれぞれ電荷が転送される。また、アンチブルーミングゲート(ABG)121Aの開閉により、フォトダイオード120Ajの不要電荷が、n+層129を介してドレインとなる電源VDDAに掃き出される。
【0064】
図7には、フォトダイオード120Ajをモニタリングする微小センサ140mを示している。フォトダイオード142に接続されるモニタセンサ用画素信号読み出し回路144は、アンチブルーミングゲート(ABG)151、転送ゲート(TG)152、リセットゲート(RG)154、さらには電荷蓄積容量(MEM)153、ソースフォロアアンプ155を備える。
【0065】
被写体からの光がラインセンサに到達すると、フォトダイオード120Aj、120Bjの光電変換によって信号電荷(画素信号)が生じ、光量に応じて電荷が蓄積されていく。一方、モニタセンサ140mの光電変換部142に生じる信号電荷は、電荷蓄積153を介して図2、3に示したAGC回路へ随時出力される。
【0066】
モニタ信号が閾値を超えると、フォトダイオード120Ajの電荷蓄積が終了し、蓄積電荷は転送ゲート122A、122Bを通って電荷蓄積容量123A、123Bに一時的に転送される。他のフォトダイオード対の電荷蓄積がすべて終了するまで、蓄積電荷は電荷蓄積容量123A、123Bにそれぞれ保存される。
【0067】
他のラインセンサの電荷蓄積が終了すると、フォトダイオード120Aj、120Bjにおいて生じ、電荷蓄積容量123A、123Bにそれぞれ格納されていた電荷は、別々に、または混合されてフローティングディフュージョン(FD)125に注入される。そして、ソースフォロアアンプ127によって画素信号(電圧信号)が出力される。画素信号が出力されると、リセットゲート126の動作によってフローティングディフュージョン124がリセットされる。
【0068】
図8は、ラインセンサ群に規定される測距ゾーンを示した図である。図9は、電荷転送の列回路(図2参照)の電気回路図である。図10は、画素信号の読み出し、出力処理のタイミングチャートである。図8〜図10を用いて、蓄積電荷(画素信号)の読み出し及び出力処理について説明する。
【0069】
図8には、ラインセンサ群EA1(図2参照)を構成するラインセンサLSA1〜LSA9に対して規定される測距ゾーンDAが示されている。測距ゾーンDAは、モニタセンサの各微小センサがモニタリングするエリア領域に相当し、上下方向に沿って延びる各ラインセンサを横断するように、測距ゾーンDAがラインセンサ配列方向に沿って定められる。
【0070】
ラインセンサ群EA1の画素信号を読み出すとき、ライセンサ配列方向(左右方向)を主走査方向として順番に画素信号を読み出す。上述したように、各ラインセンサはフォトダイオード対を上下方向に並べた構成になっており、フォトダイオード対をラインセンサ上部から下部に向けて順番にライン走査し、画素信号を読み出す。ラインセンサ群EA1の場合、LSA1〜LSA9までの1ライン分のフォトダイオード対から画素信号が順に読み出される。ラインセンサ群EA2も同様に画素信号が読み出される。
【0071】
一方、ラインセンサLSB1〜LSAB5から構成されるラインセンサ群EB1については、上下方向を主走査方向として画素信号が読み出される。主走査ライン上にあるフォトダイオード対の画素信号がラインセンサLSB1からLSB5に向けて順次読み出され、1ライン分の画素信号が読み出されると次のラインに走査が移る。ラインセンサ群EB1に規定される測距ゾーンDBは、各微小センサのモニタリング対象エリアに合わせて規定される。ラインセンサ群EB2に対しても、同様の画素信号読み出しが行われる。
【0072】
本実施形態では、測距ゾーンDA、DBごとにAGC回路で用いられる閾値電圧が設定されている。すなわち、各ラインセンサの同一測距ゾーンにある所定数の微小センサ(図2では3つ)には、同じ閾値電圧が設定される。画素信号の読み出しゲインに関しても同様であり、測距ゾーンDAそれぞれの閾値電圧に応じたゲイン値が定められる。したがって、画素信号を読み出すとき、次の測距ゾーンへ読み出し走査ラインが移る度に新たなゲイン値が設定される。
【0073】
図9には、図5に示すフォトダイオード対120Aj、120Bjの画素信号読み出し回路130jと、出力するための回路を図示している。
【0074】
電荷転送回路46のゲイン設定部302は、クランプ(CL)304、容量Cc1のキャパシタ305、容量Cc2の可変キャパシタ306、増幅器(AMPc)308を有する。システムコントロール回路30からの制御信号に基づいて可変キャパシタ304の容量が変化する。
【0075】
フォトダイオード120Aj、120Bjによって生成された画素信号は、ゲイン設定部302においてゲイン処理される。ゲイン値は、ラインセンサの積分時間、あるいは限度積分時間、すなわち飽和状態にならない限界時間に達したときのラインセンサからの出力信号レベルに応じて定められる。
【0076】
限度積分時間に到達する前に積分終了している場合には1倍のゲインが設定される一方、限度積分時間に到達しても露光が終了しない場合、AGC回路における閾値との比較によってゲイン値が定められる。具体的には、出力信号レベルが低いほど高いゲイン値が設定される。
【0077】
ゲイン値は、キャパシタ305、可変キャパシタ304の容量比“Cc1/Cc2”によって決定される。ここでは、1、4、8、16、32倍のいずれかのゲインが可変キャパシタ304の容量調整によって設定される。定められたゲイン値に従って画素信号が増幅器308においてゲイン処理される。
【0078】
CDS(相関二重サンプリング)回路350は、キャパシタ316(CSH1)、318(CSH2)を設けた格納部330を備える。フォトダイオード120Aj、120Bjによって生成された画素信号は、スイッチ(ΦS)310の切り替えにより、キャパシタ316に一時的に格納される。また、スイッチ(ΦR)312の切り替えによって、リセット信号がキャパシタ318に一時的に格納される。
【0079】
また、CDS(相関二重サンプリング)回路350は、増幅器340、342、およびキャパシタ(CSH3)344、キャパシタ(CSH4)346を備える。スイッチ(ΦT)314がON状態に切り替わると、画素信号とリセット信号がCDS回路350に入力し、これによって画素信号に対するノイズ(リセット雑音)除去処理が行われる。
【0080】
ノイズ除去された画素信号は、差動アンプ320、スイッチ(ΦRDn)321を経由して外部のシステムコントロール回路30へ向けて出力される。スイッチ(ΦRDn)321のON/OFF動作によって画素信号の出力タイミングが決定され、画素信号読み出し走査順に従ってON/OFFが切り替えられる。差動アンプ320では、出力オフセット調整部(図示せず)からの黒レベル信号に応じて画素信号がオフセット調整される。
【0081】
スイッチ(ΦRDn)321の切り替えによって出力された画素信号は、他のラインセンサから出力される画素信号とともに、A/D変換処理回路400においてデジタル信号に変換され、システムコントロール回路30に送られる。
【0082】
図9に示さないフォトダイオード対に対しても、同様の画素信号読み出し、出力処理が行われ、上述した測距ゾーンおよび読み出し走査順序に従って各ラインセンサの画素信号が順次読み出されていく。ただし、各ラインセンサの一方の側のフォトダイオードから画素信号をまとめて先に読み出し、他方の側のフォトダイオードの画素信号を後から読み出すように構成している。
【0083】
図10には、ゲイン部46、CDS処理回路350等の動作タイミングが示されている。各回路の動作タイミングは、タイミングジェネレータ500(図9参照)からのクロックパルス信号に従う。図10に示すアンチブルーミングゲート(ΦABG)からスイッチ(ΦSELj)までの動作は、図9に示したラインセンサのフォトダイオード対120Aj、120Bjに対する画素信号読み出し動作を示している。また、スイッチ(ΦSELj+1)の動作は、次の読み出し走査ライン上にあるフォトダイオード対に対して行われる動作を示している。
【0084】
一方、スイッチ(ΦCL)306〜スイッチ(ΦRDn)321までの動作は、同じラインセンサにある一連のフォトダイオード対において生成される画素信号に対して行われる動作を示しており、スイッチ(ΦRDn+1)の動作は、隣のラインセンサにおいて生成される画素信号に対して行われる動作を示している。クロックADCLKは、A/D変換処理の動作サイクルを示し、1サイクルはクロックパルスの周期に相当する。
【0085】
上述したように、フォトダイオード対120Aj、120Bjに対する積分が終了すると、アンチブルーミングゲート(ΦABGj)121A、121BはON状態となり、フローティングディフュージョンゲート123A(ΦFDG−Aj)、123B(ΦFDG−Aj)が閉じ、転送ゲート(ΦTGj)が開閉することによって、蓄積電荷は、一時的にキャパシタ(MEM−Aj、MEM−Bj)124A、124Bに格納される。
【0086】
すべてのラインセンサについて電荷蓄積が終了すると、一時的にキャパシタ(MEM−Aj、MEM−Bj)124A、124Bに格納されていた画素信号が読み出され、画素信号読み出し回路130j、ゲイン部302を介して格納部330のキャパシタ316(CSH1)へ送られる。
【0087】
具体的には、スイッチ(ΦR)312の切り替えによってリセット信号がキャパシタ(CSH2)318に入力された後、フローティングディフュージョンゲート123A(ΦFDG−Aj)、がON状態に切り替わる。さらに、スイッチ(ΦS)310がON状態になることによって、読み出された画素信号がキャパシタ(CSH1)316に一時的に格納される。
【0088】
画素信号が格納される期間に合わせて、先にキャパシタ(CSH1)136に格納された画素信号が、スイッチ321(ΦRDn)を介して外部に出力される。このように画素信号の読み出しおよび格納動作と画素信号の出力動作が行われる期間を、ここでは映像期間JLとする。
【0089】
映像期間JLでは、各ラインセンサの対象となる読み出し走査ラインに沿って画素信号が順番に読み出される。すなわち、各ラインセンサのスイッチ(ΦRDn(ラインセンサ群EB1ではn=1〜5、ラインセンサ群EA1ではn=1〜9))がクロックパルスに合わせて順番にON状態に切り替わる。図10には、図9に示しているスイッチ(ΦRDn)と、その隣にある図示しないラインセンサのスイッチ(ΦRDn+1)の動作タイミングが表されている。これによって、キャパシタ(CSH1)316に格納された画素信号は、ノイズ除去処理されると同時に電荷転送回路46から出力される。
【0090】
電荷転送回路46から出力された画素信号は、他のラインセンサの同じ読み出し走査ライン上にあるフォトダイオードにおいて生成された画素信号とともにA/D変換処理される。A/D変換処理の動作タイミングは、クロックADCLKの立ち下がりに従っており、他のCDS回路などのスイッチ動作タイミング(ΦR、ΦSなど)と半サイクルずれている。クロックADCLKが立ち下がる時にアナログ信号である画素信号のレベルが検出され、デジタル信号に変換される。
【0091】
フォトダイオード120Ajの画素信号が読み出されると、次の映像期間JKでは、フローティングディフュージョンゲート(FDG−Bj)123Bが開くことによってフォトダイオード120Bjの画素信号が読み出される。そして、選択スイッチ(ΦSELj)がOFF状態となり、次の読み出し走査ライン上に当たるフォトダイオード対に設けられている選択スイッチ(ΦSELj+1)がON状態となり、画素信号が順に読み出される。
【0092】
映像期間JLの間(以下、転送期間JKとする)には、一時的にキャパシタ(CSH1)316に格納された画素信号を出力するためのスイッチ21(ΦT)の動作、およびリセットゲート(ΦRG)のON動作が行われる。また、測距ゾーンの切り替え期間に当たるときには、ゲイン設定部302においてゲイン値の切り替えが行われる。
【0093】
このように、映像期間JLにおいては、読み出し走査ライン上にあるフォトダイオードに生成された画素信号の読み出しと、前回の映像期間JLで読み出され、一時的にキャパシタ(ΦS)316に格納されている画素信号のノイズ除去処理および出力処理が、同時に行われる。
【0094】
画素信号の電荷転送部46への読み出し処理と、画素信号の電荷転送部46からの出力処理がともに映像期間JLにおいて行われるため、スイッチ(ΦRn)321の切り替えタイミングと、画素信号格納のためのスイッチ群、すなわち、スイッチ(ΦR)318、フローティングディフュージョンゲート(ΦFDG−Aj/ΦFDG−Bj)123A、123B、スイッチ(ΦS)316の動作タイミングが一致する場合が生じる。
【0095】
しかしながら、画素信号の出力タイミングは、A/D変換処理の動作タイミングから外れている。すなわち、スイッチ(ΦRn)のON/OFF切り替えタイミングが、A/DクロックADCLKの立ち下がるタイミングとはクロックパルスの半周期分だけずれるように設定されている。そのため、ノイズが画像信号に重畳されているタイミングでA/D変換処理が行われず、スイッチ動作に影響されないデジタル画素信号が生成される。
【0096】
このように第1の実施形態によれば、複数のラインセンサを配列させた焦点検出装置40において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号が、キャパシタ316、318にそれぞれ格納される。そして、スイッチ321を開閉することによって、CDS処理(ノイズ除去処理)されながら出力されるとともに、その映像期間JLに合わせて、次の画素信号、リセット信号がキャパシタ316、318に格納される。そして、CDS処理の動作タイミングがA/D変換処理タイミングから外れている。
【0097】
なお、A/D変換処理タイミングのオフセットは、スイッチ動作タイミングを規定するクロックパルス信号の半サイクルに限定されず、画素信号出力タイミングと一致しないように設定すればよい。
【0098】
次に、図11を用いて第2の実施形態であるデジタルカメラについて説明する。第2の実施形態では、画素信号を格納するためのスイッチ群の動作が、あらかじめ複数用意されたパターンの中から選択される。それ以外の構成については、第1の実施形態と実質的に同じである。
【0099】
図11は、第2の実施形態における一連のCDS処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。
【0100】
パターンAの動作タイミングは、第1の実施形態で示した動作タイミングである。パターンBでは、リセット信号を格納するためのスイッチ(ΦR)312の動作タイミングが、パターン(A)と比べて遅く設定されている。これによって、画素信号読み出し開始まで十分な時間が確保され、画素信号を確実に読み出すことができる。
【0101】
パターン(C)は、スイッチ(ΦS)310、(ΦR)312のON状態期間が、パターン(A)と比べて長く設定される。これによって、画素信号のサンプルホールドが確実に行われ、画素信号が漏れなくキャパシタ(CSH1)316に格納される。
【0102】
パターン(D)は、フローティングディフュージョンゲート(ΦFDG)の開いている時間が、パターン(A)に比べて長く設定されている。これによって、画素信号が確実に電荷転送回路46に読み出される。パターン(E)は、パターン(C)とパターン(D)を組み合わせたものである。
【0103】
本実施形態では、これら5つのパターンの中から1つのパターンが選択、設定される。ここでは、システムコントロール回路30の制御によってパターン選択が行われる。これにより、ハードウェア特性に合わせて画素信号格納処理の動作タイミングを容易に設定することが可能となる。いずれのパターンにおいても、A/D変換処理時にノイズが画像信号に重畳される恐れはない。
【0104】
次に、図12を用いて、第3の実施形態であるデジタルカメラについて説明する。第3の実施形態では、スイッチの動作の開始時期が微調整される。それ以外の構成については、第1の実施形態と実質的に同じである。
【0105】
図12は、第3の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。
【0106】
図12に示すように、一連のスイッチ、ゲートの立ち上がりタイミングが、期間ΔMだけ早くなるように調整されている。これは、次になされるA/DクロックADCLKの立ち下がりタイミングと、スイッチ、ゲートの動作タイミングをできるだけ離すための調整であり、前に発生しているA/DクロックADCLKの立ち下がりタイミングにまで到達しない範囲でタイミングが変更される。
【0107】
このような動作タイミングの微調整により、画素信号にノイズが生じることを防ぐ。微調整される期間ΔMは、論理回路44からの制御信号に基づいて設定される。
【0108】
次に、図13、14を用いて、第4の実施形態であるデジタルカメラについて説明する。第4の実施形態では、第1〜第3の実施形態と異なり、画素信号読み出しに合わせてフォトダイオードにおける電荷蓄積が開始される。それ以外の構成については、実質的に第1の実施形態と同じである。
【0109】
図13は、第4の実施形態における積分および画素信号読み出しのタイミングチャートである。
【0110】
図13では、同一ラインセンサ上のフォトダイオード対に対するフローティングディフュージョンゲートをFD1〜FDnで表し、アンチブルーミングゲート(ΦABGj)、転送ゲート(ΦTGj)、リセットゲート(ΦRG)については、各フォトダイオード対の動作を示している。
【0111】
第1の実施形態で示したように通常積分時間が終了、すなわち、すべてのラインセンサにおける電荷蓄積が終了すると、画素信号読み出し処理が行われる。すなわち、画素信号がゲイン処理された後に一時的にキャパシタに格納され、CDS処理を経て出力される。
【0112】
第4の実施形態では、この画素信号読み出し開始とともに、フォトダイオードへの電荷蓄積が開始される。すなわち、アンチブルーミングゲート(ΦABGj)がOFF状態となって電荷蓄積がすぐに開始される。電荷蓄積が開始されると同時に、対応するAGC回路の判別処理が禁止される。これによって、先に蓄積された画素信号読み出し中にAGC回路の判断で露光終了と判断し、蓄積電荷が読み出されるのを防ぐ。
【0113】
ラインセンサすべての画素信号が読み出されると、AGC回路の判別処理を再開する。このとき、各ラインセンサのフォトダイオードには電荷がすでに蓄積されている。そのため、AGC回路によってモニタセンサの出力レベルが閾値に到達するタイミングがすぐに訪れることになり、画像信号がシステムコントロール回路30へ出力される時間間隔が短くなる。
【0114】
一方、被写体が明るい場合、すべての画素信号の読み出しが終了する前にフォトダイオードが飽和状態に至る。このとき、飽和状態にあるラインセンサ、およびそれと同じ測距ゾーンにあるラインセンサの画素信号については、焦点検出に使用せず、飽和状態にない測距ゾーンにあるラインセンサの画素信号に基づいて焦点調整を行う。この場合、再度積分をやり直す。
【0115】
図14は、論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。
【0116】
レリーズ半押し動作によって焦点検出動作が開始されると、最初に通常の電荷蓄積が開始される。すなわち、電荷蓄積(積分)が開始されると(S101)、限度積分時間を超えているか否かが判断される(S102)。限度積分時間を超えていない状況ですべてのラインセンサの電荷蓄積が終了すると(S103)、そのときの積分時間、具体的には最小積分時間が検出される(S104)。これは、最小積分時間が読み出し時間が短いことによって同時積分、読み出しを行ったときに読み出し中に画素が飽和してしまうことを防ぐためである。一方、ステップS102において限度積分時間を超えた場合、積分を強制終了し(S105)、ステップS106へ移る。
【0117】
ステップS105では、フォーカシングレンズが駆動中であるか否かが判断される。フォーカシングレンズが駆動中である場合、被写体像の明るさレベルを迅速に検出するため、画素信号の読み出しと同時に新たな電荷蓄積を開始させる(S107)。フォーカシングレンズが駆動中ではない場合、積分時間(最小積分時間)(電荷蓄積時間)Trが参照時間Tsを超えているか否かが判断される(S106)。なお、ここでは、前回の電荷蓄積にかかった積分時間を用いている。
【0118】
参照時間Tsは、被写体の明るさレベルを判断するための基準値であり、ラインセンサ全体の画素信号読み出しに必要な時間に相当する。積分時間Trが参照時間Tsを超えている場合、被写体の明るさレベルが低いことを意味し、AF調整を迅速に行うため、画素信号読み出しと同時に電荷蓄積(積分)が開始される(S107)。それと同時に、AGC回路の動作を禁止し、電荷蓄積を終了させないようにする(S108)。
【0119】
全ラインセンサの画素信号の読み出しが終了すると(S109)、AGC回路によるモニタリング機能を再開させる。再開させた時点においてモニタセンサの出力信号レベルが閾値を超えているラインセンサがある場合、そのラインセンサは飽和状態にある。そのため、モニタセンサの出力信号レベルが閾値を超えている場合、対応する測距ゾーンのラインセンサの画素信号を焦点検出に使用しないことが決定され、飽和状態になった画素信号は出力されない(S110、S113)。この場合、前回までのAF演算にそのラインセンサが使用されている場合があることを考慮し、再度積分をやり直す。
【0120】
ステップS111では、AGC回路の動作を再開させる。AF調整が終了していなければステップS102へ戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される。
【0121】
一方、ステップS106において積分時間Trが参照時間Ts以下であると判断された場合、被写体が明るく画像信号を速やかに検出できるため、画素信号の読み出し処理のみが実行され、全ラインセンサの画素信号読み出しが終了するまで積分は行われない(S114)。全ラインセンサの画素信号の読み出しが終了すると(S115)、AF調整が終了していなければステップS102に戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される(S116)。
【0122】
このように第4の実施形態によれば、複数のラインセンサを配列させた焦点検出装置において、フォーカシングレンズが駆動されている、あるいは、積分時間が参照時間より長い(被写体が暗い)場合、ラインセンサの電荷蓄積終了によって画素信号が読み出されると同時に、ラインセンサでの電荷蓄積が開始される。この間、AGC回路による信号レベルのモニタリングを禁止する。全ラインセンサの画素信号が読み出されると、AGC回路を再機能させ、ラインセンサの電荷蓄積を終了させていく。
【0123】
電荷蓄積開始時期は、画素信号の読み出しと同時に実行することに限定されず、全ラインセンサの画素信号の読み出し終了前に行えばよい。また、フォーカシングレンズの駆動に関係なく電荷蓄積開始時期の制御を行ってもよい。さらに、積分時間の検出、比較方法以外の方法で被写体の明るさレベルを検出してもよい。
【0124】
測距方式については限定されず、また、ラインセンサの数、配列方向も限定されない。一眼レフ以外のカメラに適用することも可能であり、携帯電話など撮影機能を備えた撮影装置に適用してもよい。さらに、第1実施形態などに関し、撮影装置に関係しない画像処理装置に適用することも可能である。
【符号の説明】
【0125】
10 一眼レフ型デジタルカメラ
24 AFモジュール(焦点検出装置)
40 焦点検出部
44 論理回路
46 電荷転送回路((出力回路)
120Aj、120Bj フォトダイオード(光電変換素子)
122A 転送ゲート(電荷転送ゲート)
124A 電荷蓄積容量(電荷格納部)
321 スイッチ(出力回路)
350 CDS処理回路
400 A/D変換処理回路
TZ 閾値
Δt、ΔT、ΔT’ 電荷転送時間
【技術分野】
【0001】
本発明は、一眼レフ型カメラなどの撮影装置に搭載される焦点検出装置に関する。
【背景技術】
【0002】
一眼レフ型カメラでは、自動焦点調節(AF)機構として位相差方式の焦点検出装置が搭載されている。焦点検出装置の被写体像が投影されるエリアには、ラインセンサをそれぞれ並列させた複数のラインセンサ群が2つ1組となって2次元的に配置されている。各ラインセンサは、複数のフォトダイオードを並列させた配置構成であり、各フォトダイオードに生じる信号電荷は画素信号として読み出される。
【0003】
通常、ラインセンサは電荷蓄積型センサであり、ラインセンサの傍に配置されるモニタセンサによって電荷蓄積時間が調整される(例えば、特許文献1、2、3参照)。フォトダイオードなどの光電変換素子を備えたモニタセンサは、モニタ対象となっているフォトダイオードの光強度(光量)をリアルタイムで検出する。AGC回路などによってモニタセンサからの出力信号レベルと閾値とを比較し、出力信号レベルが閾値を超えると、対応するラインセンサの電荷蓄積(積分)を終了させる。
【0004】
露光終了したラインセンサの蓄積電荷は、一時的にキャパシタ等のメモリ部に格納される。すべてのラインセンサの電荷蓄積が終了すると、一連の画素信号が被写体像の画像信号として出力される。このとき、サンプルホールド回路(CDS回路)によってノイズ除去処理が行われる。出力画像信号は、A/D変換された後に制御部へ送信された後、デフォーカス量の算出に用いられる。デフォーカス量に基づいてフォーカシングレンズを駆動することによって、焦点調整が行われる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−145792号公報
【特許文献2】特開2004−272238号公報
【特許文献3】特開昭63−238771号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
各ラインセンサの画素信号は、ラインセンサの配列順に従って順番に出力される。AF調整を迅速に行うことを考えると、各ラインセンサから読み出された画素信号を一時的にサンプルホールド(格納)し、格納されていた画素信号を出力タイミングに合わせて出力する動作と、次の走査ライン上の画素信号を読み出し、一時的にサンプルホールドする動作を並列して行うのが好ましい。
【0007】
しかしながら、CDS回路の動作タイミングがA/D変換処理の動作タイミングと一致すると、CDS回路内で発生するノイズがデジタル変換処理に影響し、デジタル画像信号にノイズが含まれてしまう。具体的には、画素信号を読み出して一時的にサンプルホールドする動作のとき(スイッチON状態のとき)に画素信号がA/D変換処理されると、スイッチ動作などによって生じるノイズがデジタル画素信号に乗ってしまう。その結果、被写体の明るさレベルを正確に示す画像信号が得られず、AF調整に手間取ってしまう。また、ノイズ問題は、焦点検出装置以外の画像処理装置についても当てはまる。
【0008】
このように、焦点検出装置あるいは画像処理装置では、ノイズを生じさせないように画素信号の読み出し、出力を迅速に実行することが必要とされる。
【課題を解決するための手段】
【0009】
本発明の焦点検出装置は、複数のラインセンサを備え、例えば、焦点検出装置は一眼レフ型カメラなどの撮影装置に適用される。また、ラインセンサは、例えばCMOSセンサなどアドレス型撮像素子によって構成してもよい。
【0010】
本発明の焦点検出装置は、複数のラインセンサから画素信号を走査順に従って読み出し、出力し、ラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的にキャパシタなどの格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、ノイズ除去処理された画素信号を順に出力する出力回路とを備える。出力回路によって、各ラインセンサに生じた一連の画素信号が、画像信号として合焦制御部へ送られる。出力された画素信号は、A/D変換処理回路によってデジタル画素信号に変換される。
【0011】
本発明では、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、CDS回路および出力回路の動作タイミングを調整するタイミング調整手段を備える。各ラインセンサの画素信号が読み出し走査順に従ってノイズ除去処理された状態で出力される一方、その期間には、次の読み出し順に従った画素信号が読み出され、一時的に格納部に格納される。
【0012】
そして、本発明のタイミング調整手段は、画素信号の出力タイミングを、各ラインセンサの画素信号に対するA/D変換処理タイミングから外す。すなわち、アナログ信号の信号レベルが検波されるタイミングと画素信号の出力タイミングが重ならないように、動作タイミングが調整される。
【0013】
このような動作タイミングの制御によって、CDS処理回路におけるスイッチ切り替え動作において発生するノイズは、デジタル画素信号に影響しない。その結果、被写体の適正な明るさが検出され、正確なAF調整が迅速に実行される。
【0014】
焦点検出装置の回路特性などにより、画素信号の読み出し、格納、出力タイミングを微調整する必要性が生じることもある。この場合、A/D変換処理タイミングと重ならないようにするため、A/D変換処理動作前の期間内で画素信号の読み出しおよび格納動作タイミングを修正、微調整するのが望ましい。
【0015】
各ラインセンサから画素信号出力する期間(ここでは、映像期間という)に合わせて画素信号を読み出し、格納するとき、読み出しタイミング、格納タイミングを回路特性、仕様要求などに従って調整するのが望ましい。この場合、A/D変換処理の動作タイミングとずらすため、複数の動作タイミングのパターンをあらかじめ用意し、その中から選択するように構成してもよい。
【0016】
本発明の他の局面における画像処理装置は、複数の光電変換部から成るフォトセンサを備え、撮影装置などにも適用可能であり、複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、ノイズ除去処理された画素信号を順に出力する出力回路と、出力された画素信号をA/D変換処理するA/D変換回路と、画素信号の読み出しおよび格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、画素信号読み出し回路、CDS回路および出力回路の動作タイミングを調整するタイミング調整手段とを備え、タイミング調整手段が、画素信号の出力タイミングを、A/D変換処理タイミングから外すことを特徴とする。デジタル画素信号にノイズが重畳されないため、正確な輝度情報を含む画像信号が得られる。
【発明の効果】
【0017】
このように本発明によれば、AF動作中、被写体の適正な明るさを検出しながら焦点調整を迅速に行うことが出来る。
【図面の簡単な説明】
【0018】
【図1】第1の実施形態であるデジタルカメラの模式的内部構成図である。
【図2】焦点検出部の基板配置を示した図である。
【図3】焦点検出部のブロック図である。
【図4】ラインセンサ、モニタセンサ、AGC回路の接続関係を示した図である。
【図5】ラインセンサ用画素信号読み出し回路の電気回路図である。
【図6】図5の画素信号読み出し回路の模式的な断面図である。
【図7】モニタセンサの電気回路図である。
【図8】ラインセンサ群に規定される測距ゾーンを示した図である。
【図9】電荷転送部(図2参照)の電気回路図である。
【図10】画素信号の読み出し、出力処理のタイミングチャートである。
【図11】第2の実施形態における一連のCDS処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。
【図12】第3の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。
【図13】第4の実施形態における積分および画素信号読み出しのタイミングチャートである。
【図14】論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。
【発明を実施するための形態】
【0019】
以下、図面を参照しながら本実施形態について説明する。
【0020】
図1は、本実施形態であるデジタルカメラの模式的内部構成図である。
【0021】
一眼レフ型デジタルカメラ10は、本体12と、本体12に着脱自在な交換レンズ14とを備え、本体12内部には、ペンタゴナルダハプリズム(以下、ペンタプリズムという)16、クイックリターンミラー18、フォーカルプレーンシャッタ20、CCDなどの撮像素子22が設けられている。
【0022】
ROM36、RAM37、CPU38を含むシステムコントロール回路30は、カメラ10の撮影動作を制御し、周辺制御回路32、表示部33、AFモジュール24、測光IC23、EEPROM39等に制御信号を出力する。周辺制御回路32は、フォーカルプレーンシャッタ20、絞り(図示せず)、撮像素子22など露光機構を制御し、また、レンズメモリ13からレンズ情報を取得する。
【0023】
電源ボタン(図示せず)の操作によってカメラ10がON状態になると、撮影可能な撮影モードに設定される。撮影光学系15を通った光は、クイックリターンミラー18によってペンタプリズム16の方向へ導かれ、被写体像がピント板17に形成される。ユーザーは、ファインダ窓(図示せず)を通して被写体像を視認する。撮影のためレリーズボタン(図示せず)が半押しされると、ペンタプリズム16の傍に配置される測光IC23が、TTL測光方式に従い、被写体の明るさを検出する。また、クイックリターンミラー18の下方に配置されるAFモジュール24が、位相差方式に従って合焦状態を検出する。
【0024】
撮影光学系15を通った光の一部は、クイックリターンミラー18を透過し、サブミラー19によってAFモジュール24に導かれる。AFモジュール24は、コンデンサーレンズ26、セパレータレンズ27、視野マスク29、焦点検出部40を備え、撮像面(撮像素子22の受光面)と等価な位置(共役面)に配置された視野マスク29によって分割された被写体像は、セパレータレンズ27によって焦点検出部40に再結像される。焦点検出部40は、対になって投影された被写体像の画像信号を出力する。
【0025】
システムコントロール回路30は、AFモジュール24から送られてくる画像信号に基づき、デフォーカス量および焦点調節を行う。すなわち、AFモジュール24によって検出されるデフォーカス量およびピントずれの方向に従い、AFモータドライバ34へ制御信号を出力する。AFモータ35は、AFモータドライバ34からの駆動信号に基づき、撮影光学系15内のフォーカシングレンズをシフトさせる。合焦状態に達するまで一連の焦点検出、レンズ駆動が行われる。
【0026】
レリーズ半押し状態において焦点調整が行われ、被写体の明るさが検出されると、システムコントロール回路30は、露出値、すなわちシャッタースピードおよび絞り値を演算、決定する。そしてレリーズボタンが全押しされると、一連の記録動作処理が実行される。すなわち、クイックリターンミラー18、絞り、およびシャッタ20の動作によって被写体像が撮像素子22に形成され、1フレーム分の画像信号が撮像素子22から信号処理回路25へ出力される。信号処理回路25ではデジタル画像データが生成され、画像データがEEPROM39へ格納される。
【0027】
図2は、焦点検出部の基板配置を示した図である。
【0028】
焦点検出部40は、CMOS型ラインセンサを複数配設させた一体型基板によって構成される。焦点検出デバイス40の表面には、被写体像の縦方向に沿った基板上下方向にラインセンサ群EA1、EA2が設置され、被写体像の横方向に沿った基板左右方向にラインセンサ群EB1、EB2が設置されている。ラインセンサ群EA1、EA2、およびEBA1、EB2はそれぞれ基板中心部を挟んで互いに対向する。
【0029】
視野マスク29、コンデンサーレンズ26、セパレータレンズ27を含む結像光学系は、瞳分割によって2組の被写体像対を形成し、ラインセンサ群EA1、EA2の配置された投影領域、およびラインセンサ群EB1、EB2の配置された投影領域に対し、一対の被写体像をそれぞれ結像させる。
【0030】
各ラインセンサ群は、所定間隔で左右もしくは上下方向に並ぶ複数のラインセンサによって構成され、ラインセンサ群EA1、EA2のラインセンサは左右方向に沿って並列し、ラインセンサ群EB1、EB2のラインセンサは上下方向に沿って並列している。各ラインセンサは、複数のフォトダイオード、画素信号読み出し回路(ともにここでは図示せず)を備える。
【0031】
ラインセンサ群EA1は、9つのラインセンサLSA1〜LSA9によって構成されており、基準ラインセンサとして機能する。一方、ラインセンサ群EA2を構成するラインセンサLSA11〜LSA19は、参照ラインセンサとして機能する。同様に、ラインセンサ群EB1を構成するラインセンサLSB1〜LSB5は基準センサ、ラインセンサ群EB2を構成するラインセンサLSB6〜LSB10は参照ラインセンサとして機能する。
【0032】
ラインセンサ群EA1のLSA1〜LSA9、ラインセンサ群EB1のラインセンサLSB1〜LSB5の側には、電荷転送用の垂直シフトレジスタVSR1〜VSR9、VSS1〜VSS5が設置されており、ラインセンサ群EA2、EB2の各ラインセンサに対しても、垂直シフトレジスタVSR11〜VSR19、VSS6〜VSS10が同様に配置されている。
【0033】
ラインセンサ群EA1、EB1には、一連のモニタセンサLMA1〜LMA9、LMB1〜LMB5がそれぞれ対応するラインセンサの側に配置されている。モニタセンサLMA1〜LMA9、LMB1〜LMB5は、複数の微小センサをラインセンサに沿って並列させた構成であり、対応するラインセンサの領域を複数のエリアに分割してモニタリングする。
【0034】
モニタセンサLMA1〜LMA9は、それぞれラインセンサLSA1〜LSA9の側面に沿ってライン状に配置され、対応するラインセンサの受ける光量(光強度)と同じ光量を受け、光量に応じた信号をモニタ信号として出力する。モニタセンサLMB1〜LMB5も、ラインセンサLSB1〜LSB5の受光量をモニタリングするためモニタ信号を出力する。
【0035】
また、ラインセンサ群EA1、EB1の各モニタセンサの傍には、暗電流成分を検知するOB(Optical Black)モニタセンサOBA1〜OBA9、OBB1〜OBB5が配置されており、検出される暗電流成分に基づいてモニタセンサから出力されるモニタ信号が補正される。
【0036】
AGC回路42は、各モニタセンサから逐次出力されるモニタ信号値を閾値と比較し、オートゲインコントロールによってラインセンサの積分時間を制御する。閾値は、焦点検出に必要な光量が対象となるラインセンサに入射しているか否かを判断する指標値であり、ラインセンサのオーバフローを防ぐように設定されている。
【0037】
モニタ信号値が閾値を超えると、積分終了を示すモニタ信号が論理回路44に送られる。論理回路44は、対応するラインセンサ、すなわちモニタリング対象となっているラインセンサの電荷蓄積(積分)を終了させるための制御信号を出力する。ラインセンサに制御信号が送信されると、電荷蓄積が終了するとともに、一時的に電荷がラインセンサ内で格納される。
【0038】
ラインセンサの電荷蓄積時間は、ライセンサのモニタリング対象エリア毎に独立制御されており、被写体の光強度分布に応じて各ラインセンサの電荷蓄積時間が調整される。すべてのラインセンサの電荷蓄積が終了すると、各ラインセンサの垂直シフトレジスタ、および電荷転送機能をもつ列回路45、46の水平シフトレジスタによって画素信号が順番に読み出されていく。これにより、各ラインセンサの画素信号読み出し回路(ここでは図示せず)において蓄積電荷が電圧変換、増幅処理され、画素信号が出力される。
【0039】
各ラインセンサから読み出された一連の画素信号は、列回路45、46においてノイズ除去処理、増幅処理される。そして、一連の画素信号は、被写体像の画像信号としてシステムコントロール回路30へ送られる。システムコントロール回路30では、対になっているラインセンサ群の画像信号に基づいて位相差が検出され、デフォーカス量が求められる。
【0040】
図3は、焦点検出部のブロック図である。図4は、ラインセンサ、モニタセンサ、AGC回路の接続関係を示した図である。図3、図4を用いて、ラインセンサの電荷蓄積時間(積分時間)の制御について説明する。
【0041】
なお、図3では、垂直方向に沿って延びるラインセンサ対LSA5、LSA15、水平方向に沿って延びるラインセンサ対LSB3、LSB8と、それに応じたモニタセンサLMA5およびLMB3のみを図示し、それ以外のラインセンサ、モニタセンサは省略している。また、図4では、ラインセンサの電荷蓄積終了タイミングをわかりやすく説明のため、図2に示す実際の配置とは異なる配置でラインセンサ、モニタセンサを図示している。
【0042】
ラインセンサLSA5は、ラインセンサ用画素信号読み出し回路PSA5を挟んで向かい合うフォトダイオード対を上下方向に沿って並べた構成であり、ラインセンサ用画素信号読み出し回路によって各フォトダイオードから電荷が読み出される。他のラインセンサLSA15、LSB3、LSB8も同様に画素信号読み出し回路PSA15、PSB3、PSB8を挟んで向かい合うフォトダイオード対を並列させた構成になっている。
【0043】
ラインセンサLSA5の傍に配置されたモニタセンサLMA5は、フォトダイオードを有する微小センサを垂直方向に沿って複数個並べた構成であり、モニタセンサ用画素信号読み出し回路(ここでは図示せず)によって蓄積電荷が読み出される。ラインセンサLSB3の傍に配置されたモニタセンサLSB3も同様の構成になっている。
【0044】
AGC回路42HSは、モニタセンサLMB3から出力されるモニタ信号の電圧レベルが閾値を超えるか否かを検知し、閾値に達すると電荷蓄積(積分)終了を知らせるモニタ信号を論理回路44に出力する。モニタリング対象となっているラインセンサLSB3の電荷蓄積時間(積分時間)は、AGC回路42HSによって調整される。AGC回路42HSの閾値は、ラインセンサLSA1のダイナミックレンジを考慮した値に設定されており、論理回路44からのVMS信号によって設定される。モニタセンサLMA5をモニタリングするAGC回路42V5も同様の構成である。
【0045】
図4では、1つのラインセンサLSB3を図示している。対向位置にあるモニタセンサLMB3は、それぞれフォトダイオードを有する複数の微小センサから構成されており、ここでは、便宜上3つの微小センサM1〜M3、M4〜M6、M7〜M9から構成されるものとする。
【0046】
上述したように、ラインセンサLSB3は、多数のフォトダイオード対を配列させた構成であり、モニタセンサLMB3の微小センサM1〜M9は、それぞれ割り当てられた所定数のフォトダイオードの領域についてモニタリングを行っている。
【0047】
ここでは、3つの測距ゾーンSZ1〜SZ3がラインセンサLSB3に対して規定されており、AGC回路42HSは、モニタセンサM1〜M3、M4〜M6、M7〜M9とそれぞれ接続されるモニタセンサ群42H31、42H32、42H33から構成されており、測距ゾーンSZ1〜SZ3の積分時間をそれぞれ調整する。モニタセンサ群42H31、42H32、42H33は、微小センサM1〜M3、M4〜M6、M7〜M9からの出力信号をそれぞれ検知するため、測距ゾーンSZ1〜SZ3に合わせて3つのモニタセンサ検出部AGC1〜AGC3、AGC4〜AGC6、AGC7〜AGC9をそれぞれ備えている。
【0048】
ラインセンサLSB3の測距ゾーンSZ1を例に挙げると、瞳分割による一対の被写体像が焦点検出部40に投影されると、ラインセンサLSA1の測距ゾーンSZ1およびモニタセンサM1〜M3に電荷が蓄積される。3つの微小センサM1〜M3に入力される光量は、被写体の明るさ分布によってそれぞれ異なるため、モニタセンサ検出部AGC1〜AGC3が積分終了を知らせるモニタ信号を出力するタイミングは異なる。
【0049】
例えば、モニタセンサM1〜M3の微小センサM1に強い光が入射する一方で微小センサM2、M3に入射する光が弱い場合、検出部AGC1に入力するモニタ信号の電圧値が検出部AG2、AG3よりも先に閾値を超え、電荷蓄積終了を知らせるモニタ信号を論理回路44へ出力する。
【0050】
論理回路44は、検出部AGC1から終了信号を受けると、ラインセンサLSB3の測距ゾーンの電荷蓄積を終了させる。ラインセンサLSB3の測距ゾーンSZ1の各フォトダイオードに蓄積された電荷は、電荷蓄積容量(ここでは図示せず)に一時的に格納される。検出部AGC2、あるいは検出部AGC3が最も早く積分終了のモニタ信号を出力した場合も、ラインセンサLSB3の測距ゾーンSZ1の電荷蓄積が同様に終了する。
【0051】
このようなラインセンサの電荷蓄積が、ラインセンサLSB3の測距ゾーンSZ2、SZ3についても、同じように行われる。すなわち、微小センサM4〜M6、M7〜M9のいずれかにおいて閾値を超えるモニタ信号が出力されると、ラインセンサLSB3の測距ゾーンSZ2、SZ3の電荷蓄積をその時点で終了する。
【0052】
すべてのラインセンサの電荷蓄積が終了すると(あるいはその前に所定時間が経過すると)、各ラインセンサから画素信号が出力される。上下方向にあるラインセンサ群EA1、EA2(図2参照)から出力される画素信号は、列回路46に転送される(図2、3参照)。一方、左右方向にあるラインセンサ群EB1、EB2から出力される画素信号は、列回路45へ転送される。
【0053】
列回路45、46においては、出力された画素信号に対してノイズ除去、増幅処理が画素信号に対して行われる。これにより、ラインセンサ群EA1、EA2に対する一対の被写体像に応じた画像信号は、オフセット回路64においてオフセットされた後、出力切替回路66を通じてシステムコントロール回路30へ出力される。一方、ラインセンサ群EB1、EB2に対する一対の被写体像に応じた画像信号は、オフセット回路62においてオフセットされた後、出力切替回路68を通じてシステムコントロール回路30へ出力される。
【0054】
システムコントロール回路30は、論理回路44の動作を制御するとともに、各AGC回路からのモニタ信号を選択的に検知する。モニタ出力選択回路56では、システムコントロール回路30により指定されたモニタ信号が出力され、出力切替回路68からシステムコントロール回路30に送られる。また、OBモニタ出力選択回路52から選択的に出力されるOBモニタ信号は、出力切替回路66を介してシステムコントロール回路30に送られる。なお、OBモニタ信号、モニタ信号は、レベルシフト回路53、55によってそれぞれ出力信号の基準電位がシフトされる。
【0055】
論理回路44は、ラインセンサの電荷蓄積を終了させるとき、選択回路58を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路30に出力する。また、すべてのラインセンサの電荷蓄積が終了すると、選択回路60を通じて電荷蓄積終了を知らせる信号をシステムコントロール回路30へ送る。システムコントロール回路30は、これらのモニタ信号、終了信号に基づいて、各ラインセンサの積分時間、AGC回路のゲインを制御する。
【0056】
図5は、ラインセンサ用画素信号読み出し回路の電気回路図である。図6は、図5の画素信号読み出し回路の模式的な断面図である。図7は、モニタセンサの電気回路図である。
【0057】
図5には、ラインセンサLSB3における一組のフォトダイオード対120Aj、120Bjおよびそれに接続されるラインセンサ用画素信号読み出し回路130jに関する回路構成を示している。フォトダイオード対120Aj、120Bjは、ともにラインセンサ用画素信号読み出し回路130jと接続されている。
【0058】
ラインセンサ用画素信号読み出し回路130jは、不要電荷の掃き出しをスイッチ制御するアンチブルーミングゲート(ABG)121A、121B、一時的に電荷を格納する電荷蓄積容量(MEM)124A、124B、フォトダイオード対120Aj、120Bjに蓄積された電荷を電荷蓄積容量124A、124Bに転送する転送ゲート(TG)122A、122Bを備える。
【0059】
さらに、ラインセンサ用画素信号読み出し回路130jは、FDA(Floating Diffusion Amplifier)に基づく電荷検出機構を備え、電荷注入されるフローティングディフュージョン(FD)125、電荷蓄積容量124A、124Bの蓄積電荷を転送するフローティングディフュージョンゲート(FDG)123A、123B、リセットゲート(RG)26、ソースフォロアアンプ127、および選択ゲート128を備える。
【0060】
図6には、フォトダイオード120Aj付近の焦点検出部40の基板断面が図示されている。n−sub基板の上にp型層(p−well)を形成し、その上にpn接合のフォトダイオード120Ajが構成される。また、フォトダイオード120Ajの表面にp+層を形成することにより、埋め込み型フォトダイオードが構成される。電荷蓄積容量124Aも同様のMOS型ダイオードの構成になっている。
【0061】
なお、フォトダイオード120Ajの上方には開口部(図示せず)が設けられており、開口部を除く部分を遮光膜で覆うことによってフォトダイオード120Aj以外の光入射が防止されている。
【0062】
アンチブルーミングゲート(ABG)121A、転送ゲート(TG)122A、フローティングディフュージョンゲート(FDG)123A、リセットゲート(RG)124Aは、それぞれ表面に電荷転送電極(ゲート電極)を配設したトランジスタによって構成されており、それぞれ電荷読み出しタイミングに合わせてパルス信号が入力される。
【0063】
転送ゲート(TG)122A、フローティングディフュージョンゲート(FDG)123Aの開閉により、電荷蓄積容量124A、およびn+層から成るフローティングディフュージョン(FD)125にそれぞれ電荷が転送される。また、アンチブルーミングゲート(ABG)121Aの開閉により、フォトダイオード120Ajの不要電荷が、n+層129を介してドレインとなる電源VDDAに掃き出される。
【0064】
図7には、フォトダイオード120Ajをモニタリングする微小センサ140mを示している。フォトダイオード142に接続されるモニタセンサ用画素信号読み出し回路144は、アンチブルーミングゲート(ABG)151、転送ゲート(TG)152、リセットゲート(RG)154、さらには電荷蓄積容量(MEM)153、ソースフォロアアンプ155を備える。
【0065】
被写体からの光がラインセンサに到達すると、フォトダイオード120Aj、120Bjの光電変換によって信号電荷(画素信号)が生じ、光量に応じて電荷が蓄積されていく。一方、モニタセンサ140mの光電変換部142に生じる信号電荷は、電荷蓄積153を介して図2、3に示したAGC回路へ随時出力される。
【0066】
モニタ信号が閾値を超えると、フォトダイオード120Ajの電荷蓄積が終了し、蓄積電荷は転送ゲート122A、122Bを通って電荷蓄積容量123A、123Bに一時的に転送される。他のフォトダイオード対の電荷蓄積がすべて終了するまで、蓄積電荷は電荷蓄積容量123A、123Bにそれぞれ保存される。
【0067】
他のラインセンサの電荷蓄積が終了すると、フォトダイオード120Aj、120Bjにおいて生じ、電荷蓄積容量123A、123Bにそれぞれ格納されていた電荷は、別々に、または混合されてフローティングディフュージョン(FD)125に注入される。そして、ソースフォロアアンプ127によって画素信号(電圧信号)が出力される。画素信号が出力されると、リセットゲート126の動作によってフローティングディフュージョン124がリセットされる。
【0068】
図8は、ラインセンサ群に規定される測距ゾーンを示した図である。図9は、電荷転送の列回路(図2参照)の電気回路図である。図10は、画素信号の読み出し、出力処理のタイミングチャートである。図8〜図10を用いて、蓄積電荷(画素信号)の読み出し及び出力処理について説明する。
【0069】
図8には、ラインセンサ群EA1(図2参照)を構成するラインセンサLSA1〜LSA9に対して規定される測距ゾーンDAが示されている。測距ゾーンDAは、モニタセンサの各微小センサがモニタリングするエリア領域に相当し、上下方向に沿って延びる各ラインセンサを横断するように、測距ゾーンDAがラインセンサ配列方向に沿って定められる。
【0070】
ラインセンサ群EA1の画素信号を読み出すとき、ライセンサ配列方向(左右方向)を主走査方向として順番に画素信号を読み出す。上述したように、各ラインセンサはフォトダイオード対を上下方向に並べた構成になっており、フォトダイオード対をラインセンサ上部から下部に向けて順番にライン走査し、画素信号を読み出す。ラインセンサ群EA1の場合、LSA1〜LSA9までの1ライン分のフォトダイオード対から画素信号が順に読み出される。ラインセンサ群EA2も同様に画素信号が読み出される。
【0071】
一方、ラインセンサLSB1〜LSAB5から構成されるラインセンサ群EB1については、上下方向を主走査方向として画素信号が読み出される。主走査ライン上にあるフォトダイオード対の画素信号がラインセンサLSB1からLSB5に向けて順次読み出され、1ライン分の画素信号が読み出されると次のラインに走査が移る。ラインセンサ群EB1に規定される測距ゾーンDBは、各微小センサのモニタリング対象エリアに合わせて規定される。ラインセンサ群EB2に対しても、同様の画素信号読み出しが行われる。
【0072】
本実施形態では、測距ゾーンDA、DBごとにAGC回路で用いられる閾値電圧が設定されている。すなわち、各ラインセンサの同一測距ゾーンにある所定数の微小センサ(図2では3つ)には、同じ閾値電圧が設定される。画素信号の読み出しゲインに関しても同様であり、測距ゾーンDAそれぞれの閾値電圧に応じたゲイン値が定められる。したがって、画素信号を読み出すとき、次の測距ゾーンへ読み出し走査ラインが移る度に新たなゲイン値が設定される。
【0073】
図9には、図5に示すフォトダイオード対120Aj、120Bjの画素信号読み出し回路130jと、出力するための回路を図示している。
【0074】
電荷転送回路46のゲイン設定部302は、クランプ(CL)304、容量Cc1のキャパシタ305、容量Cc2の可変キャパシタ306、増幅器(AMPc)308を有する。システムコントロール回路30からの制御信号に基づいて可変キャパシタ304の容量が変化する。
【0075】
フォトダイオード120Aj、120Bjによって生成された画素信号は、ゲイン設定部302においてゲイン処理される。ゲイン値は、ラインセンサの積分時間、あるいは限度積分時間、すなわち飽和状態にならない限界時間に達したときのラインセンサからの出力信号レベルに応じて定められる。
【0076】
限度積分時間に到達する前に積分終了している場合には1倍のゲインが設定される一方、限度積分時間に到達しても露光が終了しない場合、AGC回路における閾値との比較によってゲイン値が定められる。具体的には、出力信号レベルが低いほど高いゲイン値が設定される。
【0077】
ゲイン値は、キャパシタ305、可変キャパシタ304の容量比“Cc1/Cc2”によって決定される。ここでは、1、4、8、16、32倍のいずれかのゲインが可変キャパシタ304の容量調整によって設定される。定められたゲイン値に従って画素信号が増幅器308においてゲイン処理される。
【0078】
CDS(相関二重サンプリング)回路350は、キャパシタ316(CSH1)、318(CSH2)を設けた格納部330を備える。フォトダイオード120Aj、120Bjによって生成された画素信号は、スイッチ(ΦS)310の切り替えにより、キャパシタ316に一時的に格納される。また、スイッチ(ΦR)312の切り替えによって、リセット信号がキャパシタ318に一時的に格納される。
【0079】
また、CDS(相関二重サンプリング)回路350は、増幅器340、342、およびキャパシタ(CSH3)344、キャパシタ(CSH4)346を備える。スイッチ(ΦT)314がON状態に切り替わると、画素信号とリセット信号がCDS回路350に入力し、これによって画素信号に対するノイズ(リセット雑音)除去処理が行われる。
【0080】
ノイズ除去された画素信号は、差動アンプ320、スイッチ(ΦRDn)321を経由して外部のシステムコントロール回路30へ向けて出力される。スイッチ(ΦRDn)321のON/OFF動作によって画素信号の出力タイミングが決定され、画素信号読み出し走査順に従ってON/OFFが切り替えられる。差動アンプ320では、出力オフセット調整部(図示せず)からの黒レベル信号に応じて画素信号がオフセット調整される。
【0081】
スイッチ(ΦRDn)321の切り替えによって出力された画素信号は、他のラインセンサから出力される画素信号とともに、A/D変換処理回路400においてデジタル信号に変換され、システムコントロール回路30に送られる。
【0082】
図9に示さないフォトダイオード対に対しても、同様の画素信号読み出し、出力処理が行われ、上述した測距ゾーンおよび読み出し走査順序に従って各ラインセンサの画素信号が順次読み出されていく。ただし、各ラインセンサの一方の側のフォトダイオードから画素信号をまとめて先に読み出し、他方の側のフォトダイオードの画素信号を後から読み出すように構成している。
【0083】
図10には、ゲイン部46、CDS処理回路350等の動作タイミングが示されている。各回路の動作タイミングは、タイミングジェネレータ500(図9参照)からのクロックパルス信号に従う。図10に示すアンチブルーミングゲート(ΦABG)からスイッチ(ΦSELj)までの動作は、図9に示したラインセンサのフォトダイオード対120Aj、120Bjに対する画素信号読み出し動作を示している。また、スイッチ(ΦSELj+1)の動作は、次の読み出し走査ライン上にあるフォトダイオード対に対して行われる動作を示している。
【0084】
一方、スイッチ(ΦCL)306〜スイッチ(ΦRDn)321までの動作は、同じラインセンサにある一連のフォトダイオード対において生成される画素信号に対して行われる動作を示しており、スイッチ(ΦRDn+1)の動作は、隣のラインセンサにおいて生成される画素信号に対して行われる動作を示している。クロックADCLKは、A/D変換処理の動作サイクルを示し、1サイクルはクロックパルスの周期に相当する。
【0085】
上述したように、フォトダイオード対120Aj、120Bjに対する積分が終了すると、アンチブルーミングゲート(ΦABGj)121A、121BはON状態となり、フローティングディフュージョンゲート123A(ΦFDG−Aj)、123B(ΦFDG−Aj)が閉じ、転送ゲート(ΦTGj)が開閉することによって、蓄積電荷は、一時的にキャパシタ(MEM−Aj、MEM−Bj)124A、124Bに格納される。
【0086】
すべてのラインセンサについて電荷蓄積が終了すると、一時的にキャパシタ(MEM−Aj、MEM−Bj)124A、124Bに格納されていた画素信号が読み出され、画素信号読み出し回路130j、ゲイン部302を介して格納部330のキャパシタ316(CSH1)へ送られる。
【0087】
具体的には、スイッチ(ΦR)312の切り替えによってリセット信号がキャパシタ(CSH2)318に入力された後、フローティングディフュージョンゲート123A(ΦFDG−Aj)、がON状態に切り替わる。さらに、スイッチ(ΦS)310がON状態になることによって、読み出された画素信号がキャパシタ(CSH1)316に一時的に格納される。
【0088】
画素信号が格納される期間に合わせて、先にキャパシタ(CSH1)136に格納された画素信号が、スイッチ321(ΦRDn)を介して外部に出力される。このように画素信号の読み出しおよび格納動作と画素信号の出力動作が行われる期間を、ここでは映像期間JLとする。
【0089】
映像期間JLでは、各ラインセンサの対象となる読み出し走査ラインに沿って画素信号が順番に読み出される。すなわち、各ラインセンサのスイッチ(ΦRDn(ラインセンサ群EB1ではn=1〜5、ラインセンサ群EA1ではn=1〜9))がクロックパルスに合わせて順番にON状態に切り替わる。図10には、図9に示しているスイッチ(ΦRDn)と、その隣にある図示しないラインセンサのスイッチ(ΦRDn+1)の動作タイミングが表されている。これによって、キャパシタ(CSH1)316に格納された画素信号は、ノイズ除去処理されると同時に電荷転送回路46から出力される。
【0090】
電荷転送回路46から出力された画素信号は、他のラインセンサの同じ読み出し走査ライン上にあるフォトダイオードにおいて生成された画素信号とともにA/D変換処理される。A/D変換処理の動作タイミングは、クロックADCLKの立ち下がりに従っており、他のCDS回路などのスイッチ動作タイミング(ΦR、ΦSなど)と半サイクルずれている。クロックADCLKが立ち下がる時にアナログ信号である画素信号のレベルが検出され、デジタル信号に変換される。
【0091】
フォトダイオード120Ajの画素信号が読み出されると、次の映像期間JKでは、フローティングディフュージョンゲート(FDG−Bj)123Bが開くことによってフォトダイオード120Bjの画素信号が読み出される。そして、選択スイッチ(ΦSELj)がOFF状態となり、次の読み出し走査ライン上に当たるフォトダイオード対に設けられている選択スイッチ(ΦSELj+1)がON状態となり、画素信号が順に読み出される。
【0092】
映像期間JLの間(以下、転送期間JKとする)には、一時的にキャパシタ(CSH1)316に格納された画素信号を出力するためのスイッチ21(ΦT)の動作、およびリセットゲート(ΦRG)のON動作が行われる。また、測距ゾーンの切り替え期間に当たるときには、ゲイン設定部302においてゲイン値の切り替えが行われる。
【0093】
このように、映像期間JLにおいては、読み出し走査ライン上にあるフォトダイオードに生成された画素信号の読み出しと、前回の映像期間JLで読み出され、一時的にキャパシタ(ΦS)316に格納されている画素信号のノイズ除去処理および出力処理が、同時に行われる。
【0094】
画素信号の電荷転送部46への読み出し処理と、画素信号の電荷転送部46からの出力処理がともに映像期間JLにおいて行われるため、スイッチ(ΦRn)321の切り替えタイミングと、画素信号格納のためのスイッチ群、すなわち、スイッチ(ΦR)318、フローティングディフュージョンゲート(ΦFDG−Aj/ΦFDG−Bj)123A、123B、スイッチ(ΦS)316の動作タイミングが一致する場合が生じる。
【0095】
しかしながら、画素信号の出力タイミングは、A/D変換処理の動作タイミングから外れている。すなわち、スイッチ(ΦRn)のON/OFF切り替えタイミングが、A/DクロックADCLKの立ち下がるタイミングとはクロックパルスの半周期分だけずれるように設定されている。そのため、ノイズが画像信号に重畳されているタイミングでA/D変換処理が行われず、スイッチ動作に影響されないデジタル画素信号が生成される。
【0096】
このように第1の実施形態によれば、複数のラインセンサを配列させた焦点検出装置40において、ラインセンサのフォトダイオードから読み出された画素信号およびリセット信号が、キャパシタ316、318にそれぞれ格納される。そして、スイッチ321を開閉することによって、CDS処理(ノイズ除去処理)されながら出力されるとともに、その映像期間JLに合わせて、次の画素信号、リセット信号がキャパシタ316、318に格納される。そして、CDS処理の動作タイミングがA/D変換処理タイミングから外れている。
【0097】
なお、A/D変換処理タイミングのオフセットは、スイッチ動作タイミングを規定するクロックパルス信号の半サイクルに限定されず、画素信号出力タイミングと一致しないように設定すればよい。
【0098】
次に、図11を用いて第2の実施形態であるデジタルカメラについて説明する。第2の実施形態では、画素信号を格納するためのスイッチ群の動作が、あらかじめ複数用意されたパターンの中から選択される。それ以外の構成については、第1の実施形態と実質的に同じである。
【0099】
図11は、第2の実施形態における一連のCDS処理動作における画素信号を格納する動作タイミングを示したタイミングチャートである。
【0100】
パターンAの動作タイミングは、第1の実施形態で示した動作タイミングである。パターンBでは、リセット信号を格納するためのスイッチ(ΦR)312の動作タイミングが、パターン(A)と比べて遅く設定されている。これによって、画素信号読み出し開始まで十分な時間が確保され、画素信号を確実に読み出すことができる。
【0101】
パターン(C)は、スイッチ(ΦS)310、(ΦR)312のON状態期間が、パターン(A)と比べて長く設定される。これによって、画素信号のサンプルホールドが確実に行われ、画素信号が漏れなくキャパシタ(CSH1)316に格納される。
【0102】
パターン(D)は、フローティングディフュージョンゲート(ΦFDG)の開いている時間が、パターン(A)に比べて長く設定されている。これによって、画素信号が確実に電荷転送回路46に読み出される。パターン(E)は、パターン(C)とパターン(D)を組み合わせたものである。
【0103】
本実施形態では、これら5つのパターンの中から1つのパターンが選択、設定される。ここでは、システムコントロール回路30の制御によってパターン選択が行われる。これにより、ハードウェア特性に合わせて画素信号格納処理の動作タイミングを容易に設定することが可能となる。いずれのパターンにおいても、A/D変換処理時にノイズが画像信号に重畳される恐れはない。
【0104】
次に、図12を用いて、第3の実施形態であるデジタルカメラについて説明する。第3の実施形態では、スイッチの動作の開始時期が微調整される。それ以外の構成については、第1の実施形態と実質的に同じである。
【0105】
図12は、第3の実施形態におけるスイッチの動作タイミングを示したタイミングチャートである。
【0106】
図12に示すように、一連のスイッチ、ゲートの立ち上がりタイミングが、期間ΔMだけ早くなるように調整されている。これは、次になされるA/DクロックADCLKの立ち下がりタイミングと、スイッチ、ゲートの動作タイミングをできるだけ離すための調整であり、前に発生しているA/DクロックADCLKの立ち下がりタイミングにまで到達しない範囲でタイミングが変更される。
【0107】
このような動作タイミングの微調整により、画素信号にノイズが生じることを防ぐ。微調整される期間ΔMは、論理回路44からの制御信号に基づいて設定される。
【0108】
次に、図13、14を用いて、第4の実施形態であるデジタルカメラについて説明する。第4の実施形態では、第1〜第3の実施形態と異なり、画素信号読み出しに合わせてフォトダイオードにおける電荷蓄積が開始される。それ以外の構成については、実質的に第1の実施形態と同じである。
【0109】
図13は、第4の実施形態における積分および画素信号読み出しのタイミングチャートである。
【0110】
図13では、同一ラインセンサ上のフォトダイオード対に対するフローティングディフュージョンゲートをFD1〜FDnで表し、アンチブルーミングゲート(ΦABGj)、転送ゲート(ΦTGj)、リセットゲート(ΦRG)については、各フォトダイオード対の動作を示している。
【0111】
第1の実施形態で示したように通常積分時間が終了、すなわち、すべてのラインセンサにおける電荷蓄積が終了すると、画素信号読み出し処理が行われる。すなわち、画素信号がゲイン処理された後に一時的にキャパシタに格納され、CDS処理を経て出力される。
【0112】
第4の実施形態では、この画素信号読み出し開始とともに、フォトダイオードへの電荷蓄積が開始される。すなわち、アンチブルーミングゲート(ΦABGj)がOFF状態となって電荷蓄積がすぐに開始される。電荷蓄積が開始されると同時に、対応するAGC回路の判別処理が禁止される。これによって、先に蓄積された画素信号読み出し中にAGC回路の判断で露光終了と判断し、蓄積電荷が読み出されるのを防ぐ。
【0113】
ラインセンサすべての画素信号が読み出されると、AGC回路の判別処理を再開する。このとき、各ラインセンサのフォトダイオードには電荷がすでに蓄積されている。そのため、AGC回路によってモニタセンサの出力レベルが閾値に到達するタイミングがすぐに訪れることになり、画像信号がシステムコントロール回路30へ出力される時間間隔が短くなる。
【0114】
一方、被写体が明るい場合、すべての画素信号の読み出しが終了する前にフォトダイオードが飽和状態に至る。このとき、飽和状態にあるラインセンサ、およびそれと同じ測距ゾーンにあるラインセンサの画素信号については、焦点検出に使用せず、飽和状態にない測距ゾーンにあるラインセンサの画素信号に基づいて焦点調整を行う。この場合、再度積分をやり直す。
【0115】
図14は、論理回路において実行される電荷蓄積、画素信号読み出し制御処理のフローチャートである。
【0116】
レリーズ半押し動作によって焦点検出動作が開始されると、最初に通常の電荷蓄積が開始される。すなわち、電荷蓄積(積分)が開始されると(S101)、限度積分時間を超えているか否かが判断される(S102)。限度積分時間を超えていない状況ですべてのラインセンサの電荷蓄積が終了すると(S103)、そのときの積分時間、具体的には最小積分時間が検出される(S104)。これは、最小積分時間が読み出し時間が短いことによって同時積分、読み出しを行ったときに読み出し中に画素が飽和してしまうことを防ぐためである。一方、ステップS102において限度積分時間を超えた場合、積分を強制終了し(S105)、ステップS106へ移る。
【0117】
ステップS105では、フォーカシングレンズが駆動中であるか否かが判断される。フォーカシングレンズが駆動中である場合、被写体像の明るさレベルを迅速に検出するため、画素信号の読み出しと同時に新たな電荷蓄積を開始させる(S107)。フォーカシングレンズが駆動中ではない場合、積分時間(最小積分時間)(電荷蓄積時間)Trが参照時間Tsを超えているか否かが判断される(S106)。なお、ここでは、前回の電荷蓄積にかかった積分時間を用いている。
【0118】
参照時間Tsは、被写体の明るさレベルを判断するための基準値であり、ラインセンサ全体の画素信号読み出しに必要な時間に相当する。積分時間Trが参照時間Tsを超えている場合、被写体の明るさレベルが低いことを意味し、AF調整を迅速に行うため、画素信号読み出しと同時に電荷蓄積(積分)が開始される(S107)。それと同時に、AGC回路の動作を禁止し、電荷蓄積を終了させないようにする(S108)。
【0119】
全ラインセンサの画素信号の読み出しが終了すると(S109)、AGC回路によるモニタリング機能を再開させる。再開させた時点においてモニタセンサの出力信号レベルが閾値を超えているラインセンサがある場合、そのラインセンサは飽和状態にある。そのため、モニタセンサの出力信号レベルが閾値を超えている場合、対応する測距ゾーンのラインセンサの画素信号を焦点検出に使用しないことが決定され、飽和状態になった画素信号は出力されない(S110、S113)。この場合、前回までのAF演算にそのラインセンサが使用されている場合があることを考慮し、再度積分をやり直す。
【0120】
ステップS111では、AGC回路の動作を再開させる。AF調整が終了していなければステップS102へ戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される。
【0121】
一方、ステップS106において積分時間Trが参照時間Ts以下であると判断された場合、被写体が明るく画像信号を速やかに検出できるため、画素信号の読み出し処理のみが実行され、全ラインセンサの画素信号読み出しが終了するまで積分は行われない(S114)。全ラインセンサの画素信号の読み出しが終了すると(S115)、AF調整が終了していなければステップS102に戻り、電荷蓄積および画素信号読み出し処理の制御が繰り返される(S116)。
【0122】
このように第4の実施形態によれば、複数のラインセンサを配列させた焦点検出装置において、フォーカシングレンズが駆動されている、あるいは、積分時間が参照時間より長い(被写体が暗い)場合、ラインセンサの電荷蓄積終了によって画素信号が読み出されると同時に、ラインセンサでの電荷蓄積が開始される。この間、AGC回路による信号レベルのモニタリングを禁止する。全ラインセンサの画素信号が読み出されると、AGC回路を再機能させ、ラインセンサの電荷蓄積を終了させていく。
【0123】
電荷蓄積開始時期は、画素信号の読み出しと同時に実行することに限定されず、全ラインセンサの画素信号の読み出し終了前に行えばよい。また、フォーカシングレンズの駆動に関係なく電荷蓄積開始時期の制御を行ってもよい。さらに、積分時間の検出、比較方法以外の方法で被写体の明るさレベルを検出してもよい。
【0124】
測距方式については限定されず、また、ラインセンサの数、配列方向も限定されない。一眼レフ以外のカメラに適用することも可能であり、携帯電話など撮影機能を備えた撮影装置に適用してもよい。さらに、第1実施形態などに関し、撮影装置に関係しない画像処理装置に適用することも可能である。
【符号の説明】
【0125】
10 一眼レフ型デジタルカメラ
24 AFモジュール(焦点検出装置)
40 焦点検出部
44 論理回路
46 電荷転送回路((出力回路)
120Aj、120Bj フォトダイオード(光電変換素子)
122A 転送ゲート(電荷転送ゲート)
124A 電荷蓄積容量(電荷格納部)
321 スイッチ(出力回路)
350 CDS処理回路
400 A/D変換処理回路
TZ 閾値
Δt、ΔT、ΔT’ 電荷転送時間
【特許請求の範囲】
【請求項1】
複数のラインセンサを備えた焦点検出装置であって、
対応するラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、
順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、
ノイズ除去処理された画素信号を順に出力する出力回路と、
画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記CDS回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
前記タイミング調整手段が、画素信号の出力タイミングを、各ラインセンサの画素信号に対するA/D変換処理タイミングから外すことを特徴とする焦点検出装置。
【請求項2】
画素信号の読み出しおよび格納動作タイミングが、A/D変換処理動作前に修正されていることを特徴とする請求項1に記載の焦点検出装置。
【請求項3】
画素信号の読み出しおよび格納動作タイミングが、複数のタイミングパターンの中から選択されるものであることを特徴とする請求項1乃至2のいずれかに記載の焦点検出装置。
【請求項4】
請求項1に記載された焦点検出装置を備えた撮影装置。
【請求項5】
複数の光電変換部から成るフォトセンサと、
前記複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、
順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、
ノイズ除去処理された画素信号を順に出力する出力回路と、
出力された画素信号をA/D変換処理するA/D変換回路と、
画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記CDS回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
前記タイミング調整手段が、画素信号の出力タイミングを、A/D変換処理タイミングから外すことを特徴とする画像処理装置。
【請求項1】
複数のラインセンサを備えた焦点検出装置であって、
対応するラインセンサの蓄積電荷を画素信号として順に読み出す画素信号読み出し回路と、
順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、
ノイズ除去処理された画素信号を順に出力する出力回路と、
画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記CDS回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
前記タイミング調整手段が、画素信号の出力タイミングを、各ラインセンサの画素信号に対するA/D変換処理タイミングから外すことを特徴とする焦点検出装置。
【請求項2】
画素信号の読み出しおよび格納動作タイミングが、A/D変換処理動作前に修正されていることを特徴とする請求項1に記載の焦点検出装置。
【請求項3】
画素信号の読み出しおよび格納動作タイミングが、複数のタイミングパターンの中から選択されるものであることを特徴とする請求項1乃至2のいずれかに記載の焦点検出装置。
【請求項4】
請求項1に記載された焦点検出装置を備えた撮影装置。
【請求項5】
複数の光電変換部から成るフォトセンサと、
前記複数の光電変換部に蓄積された電荷を画素信号として順に読み出す画素信号読み出し回路と、
順に読み出された画素信号を一時的に格納部に格納し、格納された画素信号に対しノイズ除去処理するCDS回路と、
ノイズ除去処理された画素信号を順に出力する出力回路と、
出力された画素信号をA/D変換処理するA/D変換回路と、
画素信号の読み出しおよび前記格納部への格納を、先に格納された画素信号のノイズ除去処理および出力に合わせて行うように、前記画素信号読み出し回路、前記CDS回路および前記出力回路の動作タイミングを調整するタイミング調整手段とを備え、
前記タイミング調整手段が、画素信号の出力タイミングを、A/D変換処理タイミングから外すことを特徴とする画像処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−107614(P2011−107614A)
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願番号】特願2009−265204(P2009−265204)
【出願日】平成21年11月20日(2009.11.20)
【出願人】(000113263)HOYA株式会社 (3,820)
【Fターム(参考)】
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願日】平成21年11月20日(2009.11.20)
【出願人】(000113263)HOYA株式会社 (3,820)
【Fターム(参考)】
[ Back to top ]