画像分割処理用の画像信号処理装置、方法及びプログラム
【課題】任意の映像フォーマットの高解像度画像を複数のサブ画像に変換する画像信号処理装置、方法及びプログラムを提供する。
【解決手段】本発明による画像信号処理装置１は、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段（１２）と、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段（１４）と、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成する手段（１５）とを備える。
【解決手段】本発明による画像信号処理装置１は、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段（１２）と、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段（１４）と、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成する手段（１５）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像分割処理用の画像信号処理に関し、特に、ビデオ画像で用いられる所定のサンプリング構造を持つ高解像度カラー画像を、該サンプリング構造を保持した複数の低解像度カラー画像に変換する、画像分割処理用の画像信号処理装置、方法及びプログラムに関する。
【背景技術】
【０００２】
従来、例えばスーパーハイビジョン（超高精細度画像）として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う場合、ほぼリアルタイムで処理するにはデータ量が多いことに起因して、当該高解像度のフレーム画像を例えば４分割し、各分割した４つの画像領域について、並列処理することが知られている。このように４分割したフレーム画像のデータ量であれば、一般的に用いられる既存の低解像度用の信号処理や伝送路を用いて処理することができる。即ち、このような場合、高解像度のカラービデオ画像を一旦入力して、複数の低解像度のサブカラービデオ画像に変換し（以下、低解像度化処理と称する）、複数のサブカラービデオ画像を並列処理（例えば、ゲイン補正や黒レベル調整）した後、元の高解像度のカラービデオ画像を表示又は再構成することができる。
【０００３】
従来から知られている低解像度化処理に用いる信号処理装置１０１の具体例を図６に示す。図６に示す信号処理装置１０１は、高解像度の画像フレームＳｉｎを入力し、入力した画像フレームＳｉｎを、例えば４つの画面領域（第１領域〜第４領域）に対応する複数の低解像度サブ画像に分割する。更に、信号処理装置１０１は、各分割した領域の画像データを第１〜第４フレームメモリ１０２，１０３，１０４，１０５に振り分けて格納し、各サブ画像について格納したそれぞれのフレームメモリから読み出す時間軸を調整し、並列に同期して各サブ画像ｓｕｂＳｏｕｔ１〜ｓｕｂＳｏｕｔ４を出力する。これにより、高解像度のカラーテレビ画像の信号処理や信号伝送の処理負担を分散させることができる。
【０００４】
一方、図７に示すように、入力された高解像度の画像フレームＳｉｎについて低解像度化処理する他の例として、該画像フレームＳｉｎの各画素Ｓを、水平（行）画素１個×垂直（列）画素２個からなる画素ブロックＵ（図７の例において、１×２画素ブロックと称する）で、複数の低解像度画像に順次割り当てて、各サブ画像Ｓ’ｏｕｔ１〜Ｓ’ｏｕｔ４を生成する方法が開示されている（例えば、非特許文献１参照）。
【０００５】
また、固体撮像素子に関しては、固体撮像素子の出力信号端子の構成等に基づいて、高解像度画像を列単位や行単位で分割し、低解像度のサブ画像に変換して出力する方法も知られており、この出力フォーマットに従って画像信号を処理する手法もよく用いられている。
【０００６】
【非特許文献１】全米映画テレビジョン技術者協会規格書，Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ （ＳＭＰＴＥ） ４３５−１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述した図６に示す従来の方式で、通常、空間領域の処理は処理タイミングを揃える必要があるため、複数の低解像度化したサブ画像を同一タイミングで処理するには、各フレームメモリからの読み出しの際に時間調整を行わなければならず、この時間調整による時間遅れが発生する。例えば、このような分割法を用いてインターフェース等を構成したときの信号時間の遅延は、多段に機器を接続した場合や、画面の高精細化に伴い多数の画像領域に分割した場合に極めて大きな問題となる。
【０００８】
更に、図７に示す従来の方式では、サンプリングパターンとして４：２：０型を持つ画像サンプリング構造の映像フォーマットの場合や、例えば単板カラーカメラとして知られる映像フォーマットの場合に、低解像度化する前の高解像度画像のサンプリングパターンが、低解像度化した分割後のサブ画像のサンプリングパターンと一致しないばかりか、サブ画像毎にもサンプリングパターンが異なってしまい、各サブ画像に対するゲイン補正や黒レベル調整などの信号処理を行うには、各サブ画像間で情報のやり取りが必要になったり、サンプリングパターンに応じた分割方法や信号処理手法が必要となる。これは、多種あるサンプリングパターンの高解像度画像毎に異なる分割方法で低解像度化処理することを意味しており、低解像度化処理の際に、映像フォーマットの種別に応じて処理設定を変更することが必要となる。
【０００９】
また、固体撮像素子の出力信号端子の構成等から列単位や行単位で分割する方法として、入力した高解像度画像を複数の低解像度画像に分ける場合に、カラム（列）毎に分割する信号処理方法か、又はライン（行）毎に分割する信号処理方法がある。しかしながら、固体撮像素子のカラービデオ画像によく用いられる、赤、緑、青の信号の１フレームのサンプリングパターンが異なる場合（ベイヤー型の色フィルタを用いた単板ビデオカラーカメラの撮像素子出力信号）や、輝度と色差信号との間でサンプリングパターンが異なる場合（輝度及び色差信号のサンプリング構造が４：２：２型、４：２：０型、４：１：１型４：１：０型で表されるような信号）には、生成されたサブ画像毎に、各色信号間のサンプリングパターンが異なってしまい、その後の信号処理においてサブ画像毎に異なる信号処理（異なる画素位置に適合させた処理）が必要となる。
【００１０】
本発明の目的は、上記課題を解決し、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換する画像信号処理装置、方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明による画像信号処理装置は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段と、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段と、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする。
【００１２】
また、本発明による画像信号処理装置において、前記高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合することを特徴とする。
【００１３】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、１画素単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝０に設定されることを特徴とする。
【００１４】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝０に設定されることを特徴とする。
【００１５】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝１に設定されることを特徴とする。
【００１６】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝１に設定されることを特徴とする。
【００１７】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝２に設定されることを特徴とする。
【００１８】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝２に設定されることを特徴とする。
【００１９】
また、本発明による画像信号処理装置において、前記高解像度画像は、予め定めた有効範囲を有し、前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に２ｋ×２ｌ画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする。
【００２０】
また、本発明による画像信号処理装置において、前記高解像度画像を分割するための（ｋ，ｌ）の組み合わせについて、前記高解像度画像に付加された映像フォーマットＩＤを抽出し、前記低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する制御パラメータ設定手段を更に備えることを特徴とする。
【００２１】
更に、本発明による画像信号処理方法は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理方法であって、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする。
【００２２】
更に、本発明は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置として構成するコンピュータに、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラムとしても特徴付けられる。
【発明の効果】
【００２３】
本発明によれば、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換するため、その後の処理として入力される高解像度のサンプリング構造に関わらず、同じ信号処理プロセスで動作させることができるようになり、低解像度画像用に用いられる任意の映像フォーマットの並列信号処理装置、又は伝送用のインターフェース装置を利用することができるようになる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る画像信号処理装置は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理するための装置である。
【００２５】
当該画像信号処理装置は、高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割し（第１の分割手段と称する）、ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割し（第２の分割手段と称する）、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成することが可能な信号を送出する。
【００２６】
当該画像信号処理装置によれば、高解像度画像のサンプリング構造が、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合させて、低解像度化処理することができる。
【００２７】
例えば、１画素単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝０に設定する。
【００２８】
例えば、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝０に設定する。
【００２９】
例えば、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝１に設定する。
【００３０】
例えば、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝１に設定する。行画素数２×列画素数２からなる画素ブロック単位の処理装置としては、ＪＰＥＧ、ＭＰＥＧ−１、ＭＰＥＧ−２や民生用のＤＶＣの４：２：０型の信号処理装置が知られている。
【００３１】
例えば、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝２に設定する。行画素数１×列画素数４からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット（ＤＶフォーマット）の４：１：１型の信号処理装置が知られている。
【００３２】
例えば、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝２に設定する。行画素数２×列画素数４からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット（ＤＶフォーマット）の４：１：０型の信号処理装置が知られている。
【００３３】
尚、制御パラメータ設定手段１７は、入力される超高精細映像を分割するための（ｋ，ｌ）の組み合わせについて、超高精細映像に付加された映像フォーマットＩＤを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する機能を更に具備することにより、上述した任意のフォーマットを同一の処理態様で分割しながら、分割した低解像度画像の映像フォーマットを後続する処理に伝えることができる。
【００３４】
以下、本発明による実施例１の画像信号処理装置を説明する。実施例１は、４：４：４型、４：２：２型、４：２：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合する２×２画素を画素ブロック単位とする例について説明する。
【００３５】
（実施例１）
図１に、本発明による一実施例の画像信号処理装置の動作概略図を示す。また、図２に本発明による一実施例の画像信号処理装置のブロック図を示す。本実施例の画像信号処理装置１は、入力される高解像度画像が有するサンプリング構造と同じサンプリング構造を保持した複数の低解像度画像を生成するために、２×２画素（行画素２個×列画素２個）を基本単位として該高解像度画像を画像分割する装置である。図１では、画像信号処理装置１は、各画素Ｓ（例示する、Ｓ１，Ｓ２，Ｓ３，Ｓ４，．．．，Ｓｂ，Ｓｃ）において、２×２画素からなる基本画素ブロックＵ単位で、各基本画素ブロックＵを複数のサブ画像に予め定めた順で割り当て、低解像度画像Ｓｏｕｔ１〜Ｓｏｕｔ４を生成することができる。
【００３６】
図１では、画像信号処理装置１は、２ｍ×２ｎ画素の入力ビデオ画像が供給され、同じフレーム周波数を持つ４つのｍ×ｎ画素のサブビデオ画像に分割する例を示している。尚、水平方向の画素数（１つの画像フレームにおける行画素の数）Ｎｘが、ｍ＜Ｎｘ＜２ｍであり、且つ垂直方向の画素数（１つの画像フレームにおける列画素の数）Ｎｙが、ｎ＜Ｎｙ＜２ｎである所定の有効画素（Ｎｘ，Ｎｙ）の入力ビデオ画像が供給される場合、常に２×２画素の基本画素ブロックを確保するために、画像信号処理装置１は、有効画素（Ｎｘ，Ｎｙ）以外の領域の画素値に任意の値を挿入するようにする。尚、特定のブロックサイズを“行画素数×列画素数”と表し、特定の画素数からなる画像範囲を（行画素数，列画素数）と表している。
【００３７】
従って、画像信号処理装置１は、有効画素を１フレーム内の画素数を２ｍ×２ｎの入力ビデオ画像として設定し、２×２画素を単位画素として複数のサブ画像に予め定めた順で割り当てる。これにより、例えば水平方向に順次入力される高解像度画像の画素信号に対して、少なくとも４行分の画素数を一時メモリに格納し、その後、各一時メモリから並列に読み出して、同時に処理することができる。ここで、並列に読み出された各低解像度画像は、入力された高解像度画像のサンプリング構造を保持しており、且つ各低解像度におけるその後の処理も同一にすることができる。例えば、低解像度化した後の処理について、図示していないが、様々な用途があり、例えば本実施例の画像信号処理装置１を用いてハイビジョンを超える解像度を持つ超高精細動画像を複数枚のハイビジョン映像に分割した場合、その分割数と同じ数のハイビジョン映像処理装置を使用し、並列にゲイン補正や黒レベル調整、色バランス調整を施し、再び複数枚のハイビジョン画像から当該低解像度化処理とは逆の処理（再構成処理）で、２×２画素単位で１枚の超高精細動画像を再構成することにより、ハイビジョンを超える解像度を持つ映像のリアルタイム処理を実現することができる。
【００３８】
図２を参照して、画像信号処理装置１を具体的に説明する。画像信号処理装置１は、高解像度画像信号入力部１１と、画素ブロック割り当て手段１２と、Ｎ（Ｎは２以上の整数）個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎと、画素ブロック読み出し制御手段１４と、低解像度画像構成手段１５と、低解像度画像信号出力部１６とを備える。
【００３９】
高解像度画像信号入力部１１は、並列処理する画像フレームとしての任意の映像フォーマット（後述する５種類のサンプリング構造を持つ映像フォーマットのいずれでもよい）の高解像度画像の画素信号を、水平方向の各行画素を順次入力して、水平方向の各行画素を全て入力した後、垂直方向にシフトした次の各行画素を順次入力するように繰り返して、該高解像度画像の画素信号を所定の順で連続的に入力する。ここで、画素信号は、例えば、ＲＧＢを１組とするサンプリングパターンの４：４：４型とすることができるが、これに限定されないことは、後述により明らかになる。
【００４０】
画素ブロック割り当て手段１２は、前述した第１の分割手段として機能させることができ、例えば入力された画素信号を、高解像度画像のサンプリング構造を保持した２×２画素ブロック単位に予め定めた順で、Ｎ個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎに順次割り当てる。ここで、本実施例では、低解像度化修理として、当該一時メモリ毎に順に割り当て、且つ後述する画素ブロック読み出し制御手段１４で順次読み出すものとして説明するが、画素ブロック読み出し制御手段１４の読み出し制御のみで低解像度化修理を実現することもできる。画素ブロック割り当て手段１２は、入力された高解像度画像の画素信号が、所定の有効画素（Ｎｘ，Ｎｙ）の入力ビデオ画像が供給される場合に、有効画素（Ｎｘ，Ｎｙ）の端部においても常に２×２画素の基本画素ブロックを確保するために、有効画素（Ｎｘ，Ｎｙ）以外の領域の画素値に任意の値を挿入して割り当てる。
【００４１】
画素ブロック読み出し制御手段１４は、前述した第２の分割手段として機能させることができ、例えば水平方向に予め定められた順で入力される高解像度画像の画素信号に対して、低解像度画像として並列処理することが可能となる時点で、即ち少なくとも２×ｂライン分の画素数（本実施例では４行分の画素数）が当該一時メモリに格納された時点で、Ｎ個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎから、各一時メモリに格納された順の２×２画素ブロックの信号を並列に読み出して、同期して低解像度画像構成手段１５に送出する。尚、後述するように、高解像度画像が、画素数（ａ×２ｍ）×（ｂ×２ｎ）のフレームで構成される場合、Ｎは、（ａ×ｂ）である（ａ，ｂは、１以上の整数であり、且つａ×ｂは１以上の整数）。
【００４２】
低解像度画像構成手段１５は、随意、画素ブロック読み出し制御手段１４の制御によって入力される各一時メモリの画素ブロックをそれぞれの低解像度画像の画素ブロックとした、２ｍ×２ｎ画素の低解像度画像をそれぞれ構成し、低解像度画像信号出力部１６を経て外部に出力する。ここで、２ｍ×２ｎ画素の低解像度画像の画素信号は、高解像度画像のサンプリング構造を保持している。また、低解像度画像構成手段１５は、低解像度画像を再構成することなく、各一時メモリの画素ブロックの信号を、低解像度画像信号出力部１６を経て外部に出力してもよい。
【００４３】
低解像度画像信号出力部１６から出力される複数の低解像度画像は、当該並列処理を必要とする任意の画像処理に用いることができる。
【００４４】
制御パラメータ設定手段１７は、入力される高解像度画像の有効画素（Ｎｘ，Ｎｙ）、及び分割数Ｎを、画素ブロック割り当て手段１２、画素ブロック読み出し制御手段１４、及び、随意設けられる低解像度画像構成手段１５に対して設定する機能を有する。尚、制御パラメータ設定手段１７は、サンプリング構造の情報を入力したり、設定したりする必要がないことに留意する。
【００４５】
次に、画像信号処理装置１によって有効画素を１フレーム内の画素数を行画素数（ａ×２ｍ）×列画素数（ｂ×２ｎ）の入力ビデオ画像として設定し、２×２画素ブロック単位で複数のサブ画像のために割り当てた場合に、並列処理することができるようになることについて説明する。
【００４６】
例えば、画像信号処理装置１は、前記高解像度画像が、任意の整数ａ，ｂ，ｍ，ｎとして、行画素数（ａ×２ｍ）×列画素数（ｂ×２ｎ）からなる画素サイズを有する場合に、２×２画素の基本画素ブロック単位で分割し、（ａ×ｂ）個からなる行画素数２ｍ×列画素数２ｎの低解像度画像を生成することができる。
【００４７】
現時点において、処理又は伝送される高解像度画像の映像フォーマットとして、ＲＧＢ又はＹＣｒＣｂ方式（輝度及び色差信号方式）では、４：４：４型、４：２：２型、及び４：２：０型が知られており、単板カラー方式では、ベイヤー型、４色フィルタ型が知られている。本実施例の画像信号処理装置１の低解像度化処理において、入力される高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合し、サンプリング構造の情報を画像信号処理装置１に設定する必要がない。また、以下の説明からも明らかとなるが、入力される高解像度画像の画素信号は、隣接する２×２画素内で４色の異なる色フィルタ特性を有するオンチップ色フィルタを備えた単板カラー撮像素子の出力信号から構成することができる。
【００４８】
図１に示すように、画素Ｓは、１画素のサンプリングパターンと考えることができる。従って、Ｇ，Ｂ，Ｒのビデオ信号の４：４：４のサンプリングパターンに対応した映像フォーマットでは、図３（Ａ）に示すα，β，γをＲ，Ｇ，Ｂに対応させたパターンに相当する。この場合、図３（Ａ）は、１つの画素位置に、α（Ｒ），β（Ｇ），γ（Ｂ）の３つの画素データ１００ａ，１０１ａ，１０２ａが存在することを示している。
【００４９】
また、Ｇ，Ｂ，Ｒのビデオ信号のサンプリングパターンが４：２：２又は４：２：０の場合には、それぞれ図３（Ｂ）及び図３（Ｃ）に示すように、α，β，γをＲ，Ｇ，Ｂに対応させたパターンに相当する。この場合、Ｂ，Ｒのデータは、水平方向に１画素おきか、又は水平、垂直方向に１画素おきに存在することになる。このＢ，Ｒのサンプリングの実際の位置として、Ｇ信号のサンプリング位置と同じであるか、又は隣接したＧ信号の間であるかは、本実施例の画像信号処理装置１では問題とならなくなる。本実施例の画像信号処理装置１では、２×２画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができるためである。
【００５０】
また、図１に示す画素位置は、α，β，γをＣｒ，Ｙ，Ｃｂに対応させることにより、輝度信号Ｙ，２つの色差信号Ｃｂ，Ｃｒにも同様に適用することができ、Ｙ，Ｃｂ，Ｃｒのビデオ信号の４：４：４型のサンプリングパターンが存在し、Ｙ，Ｃｂ，Ｃｒのビデオ信号のサンプリングパターンが４：２：２型、４：２：０型の場合には、それぞれ図３（Ｂ）及び図３（Ｃ）に示すように、Ｃｂ，Ｃｒのデータは、水平方向に１画素おきか、又は水平垂直方向に１画素おきに存在する。この場合も同様に、本実施例の画像信号処理装置１では、２×２画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
【００５１】
更に、本実施例の画像信号処理装置１は、図３（Ｄ）及び図３（Ｅ）に示すベイヤー型、又は４色カラーフィルタを用いた単板カラーカメラのサンプリングパターンにも適用することができる。図３（Ｄ）及び図３（Ｅ）に示すサンプリング構造から明らかなように、本実施例の画像信号処理装置１では、２×２画素ブロック単位の割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
【００５２】
図４に、画像信号処理装置１において入力される高解像度画像と、生成される複数の低解像度画像との関係を示す。図４に示す１画素内の数値は、画素の水平又は垂直のアドレス（又は、行又は列アドレス）を示し、高解像度入力ビデオ画像に対して、どの低解像度出力ビデオ画像に割り当てられ、出力されるかを、このアドレス値で示している。図４に示す例では、画像信号処理装置１は、入力される高解像画像Ｓｉｎを、２×２画素単位で割り当てた４つのビデオ信号Ｓｏｕｔ１，Ｓｏｕｔ２，Ｓｏｕｔ３，Ｓｏｕｔ４に分割する。
【００５３】
画像信号処理装置１における画素ブロック割り当て手段１２は、２×２画素単位での低解像化処理を、以下のように規定されたシーケンスに従って行う。
【００５４】
２×２画素（２ｐ−１，２ｑ−１），（２ｐ−１，２ｑ），（２ｐ，２ｑ−１），（２ｐ，２ｑ）を、サブ画像１に割り振る。
【００５５】
２×２画素（２ｐ−１，４ｑ−１），（２ｐ−１，４ｑ），（２ｐ，４ｑ−１），（２ｐ，４ｑ）を、サブ画像２に割り振る。
【００５６】
２×２画素（４ｐ−１，２ｑ−１），（４ｐ−１，２ｑ），（４ｐ，２ｑ−１），（４ｐ，２ｑ）を、サブ画像３に割り振る。
【００５７】
２×２画素（４ｐ−１，４ｑ−１），（４ｐ−１，４ｑ），（４ｐ，４ｑ−１），（４ｐ，４ｑ）を、サブ画像４に割り振る。
【００５８】
以上のように、低解像度画像の左上から順に詰めて配置する。ここで、ｐはライン番号、ｑはカラム番号を示す。また、ｐ，ｑの範囲は、１≦ｐ≦ｍ，１≦ｑ≦ｎである。
【００５９】
このように入力される高解像度画像を分割することで、図３に示した、いずれのサンプリングパターンを有する入力画像であっても、出力として得られる４つのサブ画像は、入力画像のサンプリング構造を保持しながら各サブ画像間で同一のサンプリングパターンを持つ低解像度画像となり、４つのサブ画像は、その後同じ任意の信号処理アルゴリズムを用いて処理することが可能となる。
【００６０】
次に、本発明による実施例２の画像信号処理装置を説明する。実施例２は、４：１：１型、及び４：１：０型におけるサンプリング構造において、それぞれに適合する画素ブロック単位においても実施例１の画像信号処理装置を利用することができることについて説明する。
【００６１】
（実施例２）
本発明による実施例２の画像信号処理装置は、図１に示す実施例１の画像信号処理装置と同様の構成要素を用いて実現することができ、各手段の詳細な説明は省略する。ただし、実施例２では、制御パラメータ設定手段１７が、入力される超高精細映像を分割するための（ｋ，ｌ）の組み合わせについて、超高精細映像に付加された映像フォーマットＩＤを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する機能を更に有する点で相違する。
【００６２】
図５に、４：１：１型、及び４：１：０型におけるサンプリング構造の一例を示す。ここで、前述したように、ＲＧＢ方式又は輝度及び色差信号方式に応じて、α、β、γは置き換えられる。
【００６３】
実施例２では、入力される超高精細映像には、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造であるかを識別するための映像フォーマットのＩＤ（識別子）が付されている場合を想定している。このような場合、制御パラメータ設定手段１７は、当該映像フォーマットのＩＤに従って、低解像度化する単位ブロックを決定し、画素ブロック割り当て手段１２、画素ブロック読み出し制御手段１４、及び低解像度画像１５を制御して低解像度画像を構成する。更に、制御パラメータ設定手段１７は、生成した低解像度画像毎に当該映像フォーマットのＩＤを付加する。
【００６４】
これにより、本発明による実施例２の画像信号処理装置であれば、その後の処理において如何なる映像フォーマットについて処理したものであるかを識別することができ、任意の映像フォーマットに適した低解像度化処理を施すことができるようになる。
【００６５】
前述した実施例では、説明の便宜のために、各手段を個別の手段として説明したが、適宜組み合わせて、又は１つの制御手段で構成することができることは明らかである。また、例えば画像信号処理装置１を複数の装置又はコンピュータで実現することができる。更に、画像信号処理装置１として構成する１つ以上のコンピュータは、前述した各処理を実現させるために、中央演算処理装置（ＣＰＵ）の制御によって実現でき、少なくとも１つ以上のメモリを備えることができる。更に、画像信号処理装置１としてコンピュータを機能させるために、メモリの所定の領域にＣＰＵで実行させるためのプログラムを格納することができる。また、前述した各処理を実現させるために必要とされるデータを、メモリに一時的、又は恒久的に格納することもできる。このようなメモリは、適宜コンピュータ内部のＲＯＭ、ＲＡＭ又はハードディスクなどで構成させることができ、或いは又、外部記憶装置（例えば、外付けハードディスク）を用いて構成させることもできる。従って、本発明は、前述した実施例に限定されるものではなく、その主旨を逸脱しない範囲において種々変更可能である。
【産業上の利用可能性】
【００６６】
本発明によれば、例えばスーパーハイビジョン（超高精細度画像）として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う際の低解像化処理を行う場合に、同一のサンプリング構造を保持した低解像度画像を生成して、映像フォーマットに依存することのない後の信号処理を可能にするため、高解像度画像を並列処理する用途に有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明による一実施例の画像信号処理装置の動作概略図である。
【図２】本発明による一実施例の画像信号処理装置のブロック図である。
【図３】処理又は伝送される高解像度画像の映像フォーマット例を示す図である。
【図４】画像信号処理装置１において入力される高解像度画像と、生成される複数の低解像度画像との関係を示す図である。
【図５】処理又は伝送される高解像度画像の他の映像フォーマット例を示す図である。
【図６】従来の画像信号処理装置のブロック図である。
【図７】従来の別の画像信号処理の例を示す図である。
【符号の説明】
【００６８】
１ 画像信号処理装置
１１ 高解像度画像信号入力部
１２ 画素ブロック割り当て手段
１３−１，１３−２，１３−Ｎ 低解像度画像用一時メモリ
１４ 画素ブロック読み出し制御手段
１５ 低解像度画像構成手段
１６ 低解像度画像信号出力部
１７ 制御パラメータ設定手段
１０１ 信号処理装置
１０２，１０３，１０４，１０５ フレームメモリ
【技術分野】
【０００１】
本発明は、画像分割処理用の画像信号処理に関し、特に、ビデオ画像で用いられる所定のサンプリング構造を持つ高解像度カラー画像を、該サンプリング構造を保持した複数の低解像度カラー画像に変換する、画像分割処理用の画像信号処理装置、方法及びプログラムに関する。
【背景技術】
【０００２】
従来、例えばスーパーハイビジョン（超高精細度画像）として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う場合、ほぼリアルタイムで処理するにはデータ量が多いことに起因して、当該高解像度のフレーム画像を例えば４分割し、各分割した４つの画像領域について、並列処理することが知られている。このように４分割したフレーム画像のデータ量であれば、一般的に用いられる既存の低解像度用の信号処理や伝送路を用いて処理することができる。即ち、このような場合、高解像度のカラービデオ画像を一旦入力して、複数の低解像度のサブカラービデオ画像に変換し（以下、低解像度化処理と称する）、複数のサブカラービデオ画像を並列処理（例えば、ゲイン補正や黒レベル調整）した後、元の高解像度のカラービデオ画像を表示又は再構成することができる。
【０００３】
従来から知られている低解像度化処理に用いる信号処理装置１０１の具体例を図６に示す。図６に示す信号処理装置１０１は、高解像度の画像フレームＳｉｎを入力し、入力した画像フレームＳｉｎを、例えば４つの画面領域（第１領域〜第４領域）に対応する複数の低解像度サブ画像に分割する。更に、信号処理装置１０１は、各分割した領域の画像データを第１〜第４フレームメモリ１０２，１０３，１０４，１０５に振り分けて格納し、各サブ画像について格納したそれぞれのフレームメモリから読み出す時間軸を調整し、並列に同期して各サブ画像ｓｕｂＳｏｕｔ１〜ｓｕｂＳｏｕｔ４を出力する。これにより、高解像度のカラーテレビ画像の信号処理や信号伝送の処理負担を分散させることができる。
【０００４】
一方、図７に示すように、入力された高解像度の画像フレームＳｉｎについて低解像度化処理する他の例として、該画像フレームＳｉｎの各画素Ｓを、水平（行）画素１個×垂直（列）画素２個からなる画素ブロックＵ（図７の例において、１×２画素ブロックと称する）で、複数の低解像度画像に順次割り当てて、各サブ画像Ｓ’ｏｕｔ１〜Ｓ’ｏｕｔ４を生成する方法が開示されている（例えば、非特許文献１参照）。
【０００５】
また、固体撮像素子に関しては、固体撮像素子の出力信号端子の構成等に基づいて、高解像度画像を列単位や行単位で分割し、低解像度のサブ画像に変換して出力する方法も知られており、この出力フォーマットに従って画像信号を処理する手法もよく用いられている。
【０００６】
【非特許文献１】全米映画テレビジョン技術者協会規格書，Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ （ＳＭＰＴＥ） ４３５−１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述した図６に示す従来の方式で、通常、空間領域の処理は処理タイミングを揃える必要があるため、複数の低解像度化したサブ画像を同一タイミングで処理するには、各フレームメモリからの読み出しの際に時間調整を行わなければならず、この時間調整による時間遅れが発生する。例えば、このような分割法を用いてインターフェース等を構成したときの信号時間の遅延は、多段に機器を接続した場合や、画面の高精細化に伴い多数の画像領域に分割した場合に極めて大きな問題となる。
【０００８】
更に、図７に示す従来の方式では、サンプリングパターンとして４：２：０型を持つ画像サンプリング構造の映像フォーマットの場合や、例えば単板カラーカメラとして知られる映像フォーマットの場合に、低解像度化する前の高解像度画像のサンプリングパターンが、低解像度化した分割後のサブ画像のサンプリングパターンと一致しないばかりか、サブ画像毎にもサンプリングパターンが異なってしまい、各サブ画像に対するゲイン補正や黒レベル調整などの信号処理を行うには、各サブ画像間で情報のやり取りが必要になったり、サンプリングパターンに応じた分割方法や信号処理手法が必要となる。これは、多種あるサンプリングパターンの高解像度画像毎に異なる分割方法で低解像度化処理することを意味しており、低解像度化処理の際に、映像フォーマットの種別に応じて処理設定を変更することが必要となる。
【０００９】
また、固体撮像素子の出力信号端子の構成等から列単位や行単位で分割する方法として、入力した高解像度画像を複数の低解像度画像に分ける場合に、カラム（列）毎に分割する信号処理方法か、又はライン（行）毎に分割する信号処理方法がある。しかしながら、固体撮像素子のカラービデオ画像によく用いられる、赤、緑、青の信号の１フレームのサンプリングパターンが異なる場合（ベイヤー型の色フィルタを用いた単板ビデオカラーカメラの撮像素子出力信号）や、輝度と色差信号との間でサンプリングパターンが異なる場合（輝度及び色差信号のサンプリング構造が４：２：２型、４：２：０型、４：１：１型４：１：０型で表されるような信号）には、生成されたサブ画像毎に、各色信号間のサンプリングパターンが異なってしまい、その後の信号処理においてサブ画像毎に異なる信号処理（異なる画素位置に適合させた処理）が必要となる。
【００１０】
本発明の目的は、上記課題を解決し、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換する画像信号処理装置、方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明による画像信号処理装置は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段と、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段と、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする。
【００１２】
また、本発明による画像信号処理装置において、前記高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合することを特徴とする。
【００１３】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、１画素単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝０に設定されることを特徴とする。
【００１４】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝０に設定されることを特徴とする。
【００１５】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝１に設定されることを特徴とする。
【００１６】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝１に設定されることを特徴とする。
【００１７】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝２に設定されることを特徴とする。
【００１８】
また、本発明による画像信号処理装置において、前記ｋ，ｌが、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝２に設定されることを特徴とする。
【００１９】
また、本発明による画像信号処理装置において、前記高解像度画像は、予め定めた有効範囲を有し、前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に２ｋ×２ｌ画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする。
【００２０】
また、本発明による画像信号処理装置において、前記高解像度画像を分割するための（ｋ，ｌ）の組み合わせについて、前記高解像度画像に付加された映像フォーマットＩＤを抽出し、前記低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する制御パラメータ設定手段を更に備えることを特徴とする。
【００２１】
更に、本発明による画像信号処理方法は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理方法であって、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする。
【００２２】
更に、本発明は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置として構成するコンピュータに、前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラムとしても特徴付けられる。
【発明の効果】
【００２３】
本発明によれば、任意の映像フォーマットの高解像度画像を、該高解像度画像のものと同じサンプリング構造を持つ低解像度の複数のサブ画像に変換するため、その後の処理として入力される高解像度のサンプリング構造に関わらず、同じ信号処理プロセスで動作させることができるようになり、低解像度画像用に用いられる任意の映像フォーマットの並列信号処理装置、又は伝送用のインターフェース装置を利用することができるようになる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る画像信号処理装置は、１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理するための装置である。
【００２５】
当該画像信号処理装置は、高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割し（第１の分割手段と称する）、ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割し（第２の分割手段と称する）、前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成することが可能な信号を送出する。
【００２６】
当該画像信号処理装置によれば、高解像度画像のサンプリング構造が、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合させて、低解像度化処理することができる。
【００２７】
例えば、１画素単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝０に設定する。
【００２８】
例えば、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝０に設定する。
【００２９】
例えば、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝１に設定する。
【００３０】
例えば、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝１に設定する。行画素数２×列画素数２からなる画素ブロック単位の処理装置としては、ＪＰＥＧ、ＭＰＥＧ−１、ＭＰＥＧ−２や民生用のＤＶＣの４：２：０型の信号処理装置が知られている。
【００３１】
例えば、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝０，ｌ＝２に設定する。行画素数１×列画素数４からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット（ＤＶフォーマット）の４：１：１型の信号処理装置が知られている。
【００３２】
例えば、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、後述する制御パラメータ設定手段１７により、ｋ，ｌをそれぞれｋ＝１，ｌ＝２に設定する。行画素数２×列画素数４からなる画素ブロック単位の処理装置としては、民生用のビデオフォーマット（ＤＶフォーマット）の４：１：０型の信号処理装置が知られている。
【００３３】
尚、制御パラメータ設定手段１７は、入力される超高精細映像を分割するための（ｋ，ｌ）の組み合わせについて、超高精細映像に付加された映像フォーマットＩＤを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する機能を更に具備することにより、上述した任意のフォーマットを同一の処理態様で分割しながら、分割した低解像度画像の映像フォーマットを後続する処理に伝えることができる。
【００３４】
以下、本発明による実施例１の画像信号処理装置を説明する。実施例１は、４：４：４型、４：２：２型、４：２：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合する２×２画素を画素ブロック単位とする例について説明する。
【００３５】
（実施例１）
図１に、本発明による一実施例の画像信号処理装置の動作概略図を示す。また、図２に本発明による一実施例の画像信号処理装置のブロック図を示す。本実施例の画像信号処理装置１は、入力される高解像度画像が有するサンプリング構造と同じサンプリング構造を保持した複数の低解像度画像を生成するために、２×２画素（行画素２個×列画素２個）を基本単位として該高解像度画像を画像分割する装置である。図１では、画像信号処理装置１は、各画素Ｓ（例示する、Ｓ１，Ｓ２，Ｓ３，Ｓ４，．．．，Ｓｂ，Ｓｃ）において、２×２画素からなる基本画素ブロックＵ単位で、各基本画素ブロックＵを複数のサブ画像に予め定めた順で割り当て、低解像度画像Ｓｏｕｔ１〜Ｓｏｕｔ４を生成することができる。
【００３６】
図１では、画像信号処理装置１は、２ｍ×２ｎ画素の入力ビデオ画像が供給され、同じフレーム周波数を持つ４つのｍ×ｎ画素のサブビデオ画像に分割する例を示している。尚、水平方向の画素数（１つの画像フレームにおける行画素の数）Ｎｘが、ｍ＜Ｎｘ＜２ｍであり、且つ垂直方向の画素数（１つの画像フレームにおける列画素の数）Ｎｙが、ｎ＜Ｎｙ＜２ｎである所定の有効画素（Ｎｘ，Ｎｙ）の入力ビデオ画像が供給される場合、常に２×２画素の基本画素ブロックを確保するために、画像信号処理装置１は、有効画素（Ｎｘ，Ｎｙ）以外の領域の画素値に任意の値を挿入するようにする。尚、特定のブロックサイズを“行画素数×列画素数”と表し、特定の画素数からなる画像範囲を（行画素数，列画素数）と表している。
【００３７】
従って、画像信号処理装置１は、有効画素を１フレーム内の画素数を２ｍ×２ｎの入力ビデオ画像として設定し、２×２画素を単位画素として複数のサブ画像に予め定めた順で割り当てる。これにより、例えば水平方向に順次入力される高解像度画像の画素信号に対して、少なくとも４行分の画素数を一時メモリに格納し、その後、各一時メモリから並列に読み出して、同時に処理することができる。ここで、並列に読み出された各低解像度画像は、入力された高解像度画像のサンプリング構造を保持しており、且つ各低解像度におけるその後の処理も同一にすることができる。例えば、低解像度化した後の処理について、図示していないが、様々な用途があり、例えば本実施例の画像信号処理装置１を用いてハイビジョンを超える解像度を持つ超高精細動画像を複数枚のハイビジョン映像に分割した場合、その分割数と同じ数のハイビジョン映像処理装置を使用し、並列にゲイン補正や黒レベル調整、色バランス調整を施し、再び複数枚のハイビジョン画像から当該低解像度化処理とは逆の処理（再構成処理）で、２×２画素単位で１枚の超高精細動画像を再構成することにより、ハイビジョンを超える解像度を持つ映像のリアルタイム処理を実現することができる。
【００３８】
図２を参照して、画像信号処理装置１を具体的に説明する。画像信号処理装置１は、高解像度画像信号入力部１１と、画素ブロック割り当て手段１２と、Ｎ（Ｎは２以上の整数）個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎと、画素ブロック読み出し制御手段１４と、低解像度画像構成手段１５と、低解像度画像信号出力部１６とを備える。
【００３９】
高解像度画像信号入力部１１は、並列処理する画像フレームとしての任意の映像フォーマット（後述する５種類のサンプリング構造を持つ映像フォーマットのいずれでもよい）の高解像度画像の画素信号を、水平方向の各行画素を順次入力して、水平方向の各行画素を全て入力した後、垂直方向にシフトした次の各行画素を順次入力するように繰り返して、該高解像度画像の画素信号を所定の順で連続的に入力する。ここで、画素信号は、例えば、ＲＧＢを１組とするサンプリングパターンの４：４：４型とすることができるが、これに限定されないことは、後述により明らかになる。
【００４０】
画素ブロック割り当て手段１２は、前述した第１の分割手段として機能させることができ、例えば入力された画素信号を、高解像度画像のサンプリング構造を保持した２×２画素ブロック単位に予め定めた順で、Ｎ個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎに順次割り当てる。ここで、本実施例では、低解像度化修理として、当該一時メモリ毎に順に割り当て、且つ後述する画素ブロック読み出し制御手段１４で順次読み出すものとして説明するが、画素ブロック読み出し制御手段１４の読み出し制御のみで低解像度化修理を実現することもできる。画素ブロック割り当て手段１２は、入力された高解像度画像の画素信号が、所定の有効画素（Ｎｘ，Ｎｙ）の入力ビデオ画像が供給される場合に、有効画素（Ｎｘ，Ｎｙ）の端部においても常に２×２画素の基本画素ブロックを確保するために、有効画素（Ｎｘ，Ｎｙ）以外の領域の画素値に任意の値を挿入して割り当てる。
【００４１】
画素ブロック読み出し制御手段１４は、前述した第２の分割手段として機能させることができ、例えば水平方向に予め定められた順で入力される高解像度画像の画素信号に対して、低解像度画像として並列処理することが可能となる時点で、即ち少なくとも２×ｂライン分の画素数（本実施例では４行分の画素数）が当該一時メモリに格納された時点で、Ｎ個の低解像度画像用一時メモリ１３−１，１３−２，．．．，１３−Ｎから、各一時メモリに格納された順の２×２画素ブロックの信号を並列に読み出して、同期して低解像度画像構成手段１５に送出する。尚、後述するように、高解像度画像が、画素数（ａ×２ｍ）×（ｂ×２ｎ）のフレームで構成される場合、Ｎは、（ａ×ｂ）である（ａ，ｂは、１以上の整数であり、且つａ×ｂは１以上の整数）。
【００４２】
低解像度画像構成手段１５は、随意、画素ブロック読み出し制御手段１４の制御によって入力される各一時メモリの画素ブロックをそれぞれの低解像度画像の画素ブロックとした、２ｍ×２ｎ画素の低解像度画像をそれぞれ構成し、低解像度画像信号出力部１６を経て外部に出力する。ここで、２ｍ×２ｎ画素の低解像度画像の画素信号は、高解像度画像のサンプリング構造を保持している。また、低解像度画像構成手段１５は、低解像度画像を再構成することなく、各一時メモリの画素ブロックの信号を、低解像度画像信号出力部１６を経て外部に出力してもよい。
【００４３】
低解像度画像信号出力部１６から出力される複数の低解像度画像は、当該並列処理を必要とする任意の画像処理に用いることができる。
【００４４】
制御パラメータ設定手段１７は、入力される高解像度画像の有効画素（Ｎｘ，Ｎｙ）、及び分割数Ｎを、画素ブロック割り当て手段１２、画素ブロック読み出し制御手段１４、及び、随意設けられる低解像度画像構成手段１５に対して設定する機能を有する。尚、制御パラメータ設定手段１７は、サンプリング構造の情報を入力したり、設定したりする必要がないことに留意する。
【００４５】
次に、画像信号処理装置１によって有効画素を１フレーム内の画素数を行画素数（ａ×２ｍ）×列画素数（ｂ×２ｎ）の入力ビデオ画像として設定し、２×２画素ブロック単位で複数のサブ画像のために割り当てた場合に、並列処理することができるようになることについて説明する。
【００４６】
例えば、画像信号処理装置１は、前記高解像度画像が、任意の整数ａ，ｂ，ｍ，ｎとして、行画素数（ａ×２ｍ）×列画素数（ｂ×２ｎ）からなる画素サイズを有する場合に、２×２画素の基本画素ブロック単位で分割し、（ａ×ｂ）個からなる行画素数２ｍ×列画素数２ｎの低解像度画像を生成することができる。
【００４７】
現時点において、処理又は伝送される高解像度画像の映像フォーマットとして、ＲＧＢ又はＹＣｒＣｂ方式（輝度及び色差信号方式）では、４：４：４型、４：２：２型、及び４：２：０型が知られており、単板カラー方式では、ベイヤー型、４色フィルタ型が知られている。本実施例の画像信号処理装置１の低解像度化処理において、入力される高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合し、サンプリング構造の情報を画像信号処理装置１に設定する必要がない。また、以下の説明からも明らかとなるが、入力される高解像度画像の画素信号は、隣接する２×２画素内で４色の異なる色フィルタ特性を有するオンチップ色フィルタを備えた単板カラー撮像素子の出力信号から構成することができる。
【００４８】
図１に示すように、画素Ｓは、１画素のサンプリングパターンと考えることができる。従って、Ｇ，Ｂ，Ｒのビデオ信号の４：４：４のサンプリングパターンに対応した映像フォーマットでは、図３（Ａ）に示すα，β，γをＲ，Ｇ，Ｂに対応させたパターンに相当する。この場合、図３（Ａ）は、１つの画素位置に、α（Ｒ），β（Ｇ），γ（Ｂ）の３つの画素データ１００ａ，１０１ａ，１０２ａが存在することを示している。
【００４９】
また、Ｇ，Ｂ，Ｒのビデオ信号のサンプリングパターンが４：２：２又は４：２：０の場合には、それぞれ図３（Ｂ）及び図３（Ｃ）に示すように、α，β，γをＲ，Ｇ，Ｂに対応させたパターンに相当する。この場合、Ｂ，Ｒのデータは、水平方向に１画素おきか、又は水平、垂直方向に１画素おきに存在することになる。このＢ，Ｒのサンプリングの実際の位置として、Ｇ信号のサンプリング位置と同じであるか、又は隣接したＧ信号の間であるかは、本実施例の画像信号処理装置１では問題とならなくなる。本実施例の画像信号処理装置１では、２×２画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができるためである。
【００５０】
また、図１に示す画素位置は、α，β，γをＣｒ，Ｙ，Ｃｂに対応させることにより、輝度信号Ｙ，２つの色差信号Ｃｂ，Ｃｒにも同様に適用することができ、Ｙ，Ｃｂ，Ｃｒのビデオ信号の４：４：４型のサンプリングパターンが存在し、Ｙ，Ｃｂ，Ｃｒのビデオ信号のサンプリングパターンが４：２：２型、４：２：０型の場合には、それぞれ図３（Ｂ）及び図３（Ｃ）に示すように、Ｃｂ，Ｃｒのデータは、水平方向に１画素おきか、又は水平垂直方向に１画素おきに存在する。この場合も同様に、本実施例の画像信号処理装置１では、２×２画素ブロック割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
【００５１】
更に、本実施例の画像信号処理装置１は、図３（Ｄ）及び図３（Ｅ）に示すベイヤー型、又は４色カラーフィルタを用いた単板カラーカメラのサンプリングパターンにも適用することができる。図３（Ｄ）及び図３（Ｅ）に示すサンプリング構造から明らかなように、本実施例の画像信号処理装置１では、２×２画素ブロック単位の割り当てによる低解像度化処理を施すため、入力される高解像度画像のサンプリング構造を保持することができることが分かる。
【００５２】
図４に、画像信号処理装置１において入力される高解像度画像と、生成される複数の低解像度画像との関係を示す。図４に示す１画素内の数値は、画素の水平又は垂直のアドレス（又は、行又は列アドレス）を示し、高解像度入力ビデオ画像に対して、どの低解像度出力ビデオ画像に割り当てられ、出力されるかを、このアドレス値で示している。図４に示す例では、画像信号処理装置１は、入力される高解像画像Ｓｉｎを、２×２画素単位で割り当てた４つのビデオ信号Ｓｏｕｔ１，Ｓｏｕｔ２，Ｓｏｕｔ３，Ｓｏｕｔ４に分割する。
【００５３】
画像信号処理装置１における画素ブロック割り当て手段１２は、２×２画素単位での低解像化処理を、以下のように規定されたシーケンスに従って行う。
【００５４】
２×２画素（２ｐ−１，２ｑ−１），（２ｐ−１，２ｑ），（２ｐ，２ｑ−１），（２ｐ，２ｑ）を、サブ画像１に割り振る。
【００５５】
２×２画素（２ｐ−１，４ｑ−１），（２ｐ−１，４ｑ），（２ｐ，４ｑ−１），（２ｐ，４ｑ）を、サブ画像２に割り振る。
【００５６】
２×２画素（４ｐ−１，２ｑ−１），（４ｐ−１，２ｑ），（４ｐ，２ｑ−１），（４ｐ，２ｑ）を、サブ画像３に割り振る。
【００５７】
２×２画素（４ｐ−１，４ｑ−１），（４ｐ−１，４ｑ），（４ｐ，４ｑ−１），（４ｐ，４ｑ）を、サブ画像４に割り振る。
【００５８】
以上のように、低解像度画像の左上から順に詰めて配置する。ここで、ｐはライン番号、ｑはカラム番号を示す。また、ｐ，ｑの範囲は、１≦ｐ≦ｍ，１≦ｑ≦ｎである。
【００５９】
このように入力される高解像度画像を分割することで、図３に示した、いずれのサンプリングパターンを有する入力画像であっても、出力として得られる４つのサブ画像は、入力画像のサンプリング構造を保持しながら各サブ画像間で同一のサンプリングパターンを持つ低解像度画像となり、４つのサブ画像は、その後同じ任意の信号処理アルゴリズムを用いて処理することが可能となる。
【００６０】
次に、本発明による実施例２の画像信号処理装置を説明する。実施例２は、４：１：１型、及び４：１：０型におけるサンプリング構造において、それぞれに適合する画素ブロック単位においても実施例１の画像信号処理装置を利用することができることについて説明する。
【００６１】
（実施例２）
本発明による実施例２の画像信号処理装置は、図１に示す実施例１の画像信号処理装置と同様の構成要素を用いて実現することができ、各手段の詳細な説明は省略する。ただし、実施例２では、制御パラメータ設定手段１７が、入力される超高精細映像を分割するための（ｋ，ｌ）の組み合わせについて、超高精細映像に付加された映像フォーマットＩＤを抽出し、分割した低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する機能を更に有する点で相違する。
【００６２】
図５に、４：１：１型、及び４：１：０型におけるサンプリング構造の一例を示す。ここで、前述したように、ＲＧＢ方式又は輝度及び色差信号方式に応じて、α、β、γは置き換えられる。
【００６３】
実施例２では、入力される超高精細映像には、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造であるかを識別するための映像フォーマットのＩＤ（識別子）が付されている場合を想定している。このような場合、制御パラメータ設定手段１７は、当該映像フォーマットのＩＤに従って、低解像度化する単位ブロックを決定し、画素ブロック割り当て手段１２、画素ブロック読み出し制御手段１４、及び低解像度画像１５を制御して低解像度画像を構成する。更に、制御パラメータ設定手段１７は、生成した低解像度画像毎に当該映像フォーマットのＩＤを付加する。
【００６４】
これにより、本発明による実施例２の画像信号処理装置であれば、その後の処理において如何なる映像フォーマットについて処理したものであるかを識別することができ、任意の映像フォーマットに適した低解像度化処理を施すことができるようになる。
【００６５】
前述した実施例では、説明の便宜のために、各手段を個別の手段として説明したが、適宜組み合わせて、又は１つの制御手段で構成することができることは明らかである。また、例えば画像信号処理装置１を複数の装置又はコンピュータで実現することができる。更に、画像信号処理装置１として構成する１つ以上のコンピュータは、前述した各処理を実現させるために、中央演算処理装置（ＣＰＵ）の制御によって実現でき、少なくとも１つ以上のメモリを備えることができる。更に、画像信号処理装置１としてコンピュータを機能させるために、メモリの所定の領域にＣＰＵで実行させるためのプログラムを格納することができる。また、前述した各処理を実現させるために必要とされるデータを、メモリに一時的、又は恒久的に格納することもできる。このようなメモリは、適宜コンピュータ内部のＲＯＭ、ＲＡＭ又はハードディスクなどで構成させることができ、或いは又、外部記憶装置（例えば、外付けハードディスク）を用いて構成させることもできる。従って、本発明は、前述した実施例に限定されるものではなく、その主旨を逸脱しない範囲において種々変更可能である。
【産業上の利用可能性】
【００６６】
本発明によれば、例えばスーパーハイビジョン（超高精細度画像）として知られる高解像度のカラーテレビ画像の信号処理や信号伝送を行う際の低解像化処理を行う場合に、同一のサンプリング構造を保持した低解像度画像を生成して、映像フォーマットに依存することのない後の信号処理を可能にするため、高解像度画像を並列処理する用途に有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明による一実施例の画像信号処理装置の動作概略図である。
【図２】本発明による一実施例の画像信号処理装置のブロック図である。
【図３】処理又は伝送される高解像度画像の映像フォーマット例を示す図である。
【図４】画像信号処理装置１において入力される高解像度画像と、生成される複数の低解像度画像との関係を示す図である。
【図５】処理又は伝送される高解像度画像の他の映像フォーマット例を示す図である。
【図６】従来の画像信号処理装置のブロック図である。
【図７】従来の別の画像信号処理の例を示す図である。
【符号の説明】
【００６８】
１ 画像信号処理装置
１１ 高解像度画像信号入力部
１２ 画素ブロック割り当て手段
１３−１，１３−２，１３−Ｎ 低解像度画像用一時メモリ
１４ 画素ブロック読み出し制御手段
１５ 低解像度画像構成手段
１６ 低解像度画像信号出力部
１７ 制御パラメータ設定手段
１０１ 信号処理装置
１０２，１０３，１０４，１０５ フレームメモリ
【特許請求の範囲】
【請求項１】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段と、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段と、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする、画像信号処理装置。
【請求項２】
前記高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合することを特徴とする、請求項１に記載の画像信号処理装置。
【請求項３】
前記ｋ，ｌが、１画素単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝０に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項４】
前記ｋ，ｌが、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝０に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項５】
前記ｋ，ｌが、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝１に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項６】
前記ｋ，ｌが、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝１に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項７】
前記ｋ，ｌが、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝２に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項８】
前記ｋ，ｌが、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝２に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項９】
前記高解像度画像は、予め定めた有効範囲を有し、
前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に２ｋ×２ｌ画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする、請求項１〜８のいずれか一項に記載の画像信号処理装置。
【請求項１０】
前記高解像度画像を分割するための（ｋ，ｌ）の組み合わせについて、前記高解像度画像に付加された映像フォーマットＩＤを抽出し、前記低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する制御パラメータ設定手段を更に備えることを特徴とする、請求項１〜９のいずれか一項に記載の信号処理装置。
【請求項１１】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理方法であって、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする、画像信号処理方法。
【請求項１２】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置として構成するコンピュータに、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラム。
【請求項１】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割する第１の分割手段と、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割する第２の分割手段と、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする、画像信号処理装置。
【請求項２】
前記高解像度画像のサンプリング構造は、ＲＧＢ方式又は輝度及び色差信号方式の４：４：４型、４：２：２型、４：２：０型、４：１：１型、４：１：０型、及び単板カラー方式におけるベイヤー型及び４色フィルタ型におけるいずれのサンプリング構造においても適合することを特徴とする、請求項１に記載の画像信号処理装置。
【請求項３】
前記ｋ，ｌが、１画素単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝０に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項４】
前記ｋ，ｌが、行画素数２×列画素数１からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝０に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項５】
前記ｋ，ｌが、行画素数２×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝１に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項６】
前記ｋ，ｌが、行画素数１×列画素数２からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝１に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項７】
前記ｋ，ｌが、行画素数１×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝０，ｌ＝２に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項８】
前記ｋ，ｌが、行画素数２×列画素数４からなる画素ブロック単位の低解像度化処理とするために、それぞれｋ＝１，ｌ＝２に設定されることを特徴とする、請求項２に記載の画像信号処理装置。
【請求項９】
前記高解像度画像は、予め定めた有効範囲を有し、
前記高解像度画像を分割する手段は、前記有効範囲の画素信号に対して常に２ｋ×２ｌ画素の基本画素ブロックでの分割を確保するために、前記有効画素以外の領域の画素値に任意の値を挿入する手段を有することを特徴とする、請求項１〜８のいずれか一項に記載の画像信号処理装置。
【請求項１０】
前記高解像度画像を分割するための（ｋ，ｌ）の組み合わせについて、前記高解像度画像に付加された映像フォーマットＩＤを抽出し、前記低解像度画像を生成するための低解像度化した信号の各々に該ＩＤを付加する制御パラメータ設定手段を更に備えることを特徴とする、請求項１〜９のいずれか一項に記載の信号処理装置。
【請求項１１】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理方法であって、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを含むことを特徴とする、画像信号処理方法。
【請求項１２】
１以上の整数ａ，ｂ，ｍ，ｎ、及び０以上の整数ｋ，ｌとして、行画素数ｍ＊（ａ＊２ｋ）×列画素数ｎ＊（ｂ＊２ｌ）からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置として構成するコンピュータに、
前記高解像度画像を、隣接して連なる画素構成の行画素数（ａ＊２ｋ）×列画素数（ｂ＊２ｌ）からなるブロック領域で、ｍ×ｎ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々を、隣接して連なる画素構成の行画素数２ｋ×列画素数２ｌからなる画素ブロックで、ａ×ｂ個に分割するステップと、
前記ｍ×ｎ個のブロック領域の各々に対して同一位置にある、行画素数２ｋ×列画素数２ｌの画素ブロックを順次取り出し、ａ×ｂ個の行画素数ｍ＊２ｋ×列画素数ｎ＊２ｌからなる低解像度画像を生成するための低解像度化した信号を送出するステップとを実行させるための画像信号処理プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２６０５５０（Ｐ２００９−２６０５５０Ａ）
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願番号】特願２００８−１０５９４４（Ｐ２００８−１０５９４４）
【出願日】平成２０年４月１５日（２００８．４．１５）
【出願人】（０００００４３５２）日本放送協会 (2,206)
【Ｆターム（参考）】
【公開日】平成２１年１１月５日（２００９．１１．５）
【国際特許分類】
【出願日】平成２０年４月１５日（２００８．４．１５）
【出願人】（０００００４３５２）日本放送協会 (2,206)
【Ｆターム（参考）】
[ Back to top ]