画像表示装置
【課題】開口率（各画素の発光面積の割合）を上げることが可能な画像表示装置を提供すること。
【解決手段】画像表示装置であって、電流が流れることで発光する発光素子と、電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする。
【解決手段】画像表示装置であって、電流が流れることで発光する発光素子と、電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイ装置などの画像表示装置に関する。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro Luminescence）素子と、例えば、アモルファスシリコンや多結晶シリコン等で形成される薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）を含む画素回路とを備えた画像表示装置が提案されている。
【０００３】
有機ＥＬ素子を用いた画像表示装置は、光透過性を有する基板上に形成された有機ＥＬ素子から当該基板を通して下方に光を放つボトムエミッション構造に関する技術が開示されている（下記特許文献１参照）。また、有機ＥＬ素子とは別に、液晶素子を用いた画像表示装置として、特許文献２が存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０８１０９４号公報
【特許文献２】特開平９−１０１５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ボトムエミッション構造の画像表示装置は、有機ＥＬ素子が発する光を画素回路が遮らないようにするために、平面視して有機ＥＬ素子と画素回路とが併設して形成されるため、開口率（各画素の発光面積の割合）が小さくなるという問題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、開口率を上げることのできる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様に係る画像表示装置は、電流が流れることで発光する発光素子と、電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする。
【０００８】
また、本発明の第２の態様に係る画像表示装置は、前記ドライバ素子が、ゲート層と当該ゲート層上に形成される第１絶縁層と、前記第１絶縁層上に形成されるチャネル層と、前記第１絶縁層上から前記チャネル層上まで形成されるソース・ドレイン層とを備え、前記チャネル層上に、前記ゲート層と接続される接続配線が延在して形成されることを特徴とする。
【０００９】
また、本発明の第３の態様に係る画像表示装置は、前記接続配線の一部と前記容量素子の電極層の一部とが接続されていることを特徴とする。
【００１０】
また、本発明の第４の態様に係る画像表示装置は、前記ソース・ドレイン層の一部と前記発光素子の一部とが電気的に接続されることを特徴とする。
【００１１】
また、本発明の第５の態様に係る画像表示装置は、前記ソース・ドレイン層と前記発光素子との間に、前記接続配線と同一材料のコンタクト部が形成されていることを特徴とする。
【００１２】
また、本発明の第６の態様に係る画像表示装置は、前記ドライバ素子及び前記容量素子が、平面視して離間するように設けられており、前記容量素子上に前記発光素子が形成されていることを特徴とする。
【００１３】
また、本発明の第７の態様に係る画像表示装置は、前記容量素子が、前記発光素子に流れる電流量に応じた電荷が蓄積されることを特徴とする。
【００１４】
また、本発明の第８の態様に係る画像表示装置は、前記発光素子の発光期間に前記容量素子に蓄積された電荷に基づいて前記ドライバ素子がオン状態となり前記発光素子が発光することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、開口率を上げることが可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る画像表示装置の平面図である。
【図２】表示部を構成する画素の拡大した平面図である。
【図３】図２のＡ−Ａの長破線における一画素の拡大断面図である。
【図４】画素内の有機発光ダイオードの各層を説明する断面図である。
【図５】図５（Ａ），図５（Ｂ），図５（Ｃ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図６】図６（Ａ），図６（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図７】図７（Ａ），図７（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図８】図８（Ａ），図８（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図９】図９（Ａ），図９（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１０】図１０（Ａ），図１０（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１１】図１１（Ａ），図１１（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１２】本実施形態に係る画像表示装置の画素回路である。
【図１３】画素回路の動作を示すタイミングチャートである。
【図１４】期間Ｔ１での画素回路における電流の流れを示す図である。
【図１５】期間Ｔ２での画素回路における電流の流れを示す図である。
【図１６】期間Ｔ３での画素回路における電流の流れを示す図である。
【図１７】期間Ｔ４での画素回路における電流の流れを示す図である。
【図１８】期間Ｔ５での画素回路における電流の流れを示す図である。
【発明を実施するための形態】
【００１７】
以下に添付図面を参照して、本発明にかかる画像表示装置の実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
【００１８】
＜画像表示装置の概略構成＞
図１は、第１実施形態に係る画像表示装置１を示す図である。画像表示装置１は、有機発光ダイオードＯＬＥＤの発光を利用している。
【００１９】
画像表示装置１は、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものであり、素子基板２と、素子基板２上に実装される実装回路３とを有している。
【００２０】
素子基板２は、例えば、ガラス、プラスチック、金属又はセラミックからなり、素子基板２の中央に位置する表示部Ｄ１には、複数の画素４がマトリックス状に配列されている。また、素子基板２の端部に位置する実装部Ｄ２には、実装回路３が実装されている。なお、図１に示すように、矩形状の素子基板２の長手方向に沿った実装部Ｄ２に実装された実装回路３をＸドライバ３ａとする。また、素子基板２の短手方向に沿った実装部Ｄ２に実装された実装回路３をＹドライバ３ｂとする。なお、素子基板２の厚みは、例えば、０．３ｍｍ以上１．５ｍｍ以下のものを用いることができる。
【００２１】
また、画素４は、赤色、緑色又は青色のいずれかの色を発光することができる。このことは、後述するように有機発光ダイオードＯＬＥＤを構成する材料を適宜選択することによって、発光する色を決定することができる。なお、本実施形態においては、画素を赤色、緑色又は青色のいずれかの色を発光するものとしたが、例えば白色又は橙色等の色を発光するようにしてもよい。
【００２２】
画素４は、図２に示すように、発光領域Ｒ１と該発光領域Ｒ１の周囲を取り囲む非発光領域Ｒ２とを含んで構成されており、発光領域Ｒ１に発光可能な有機発光ダイオードＯＬＥＤが設けられている。なお、図２は、図１の表示部Ｄ１の一部を拡大した平面図である。
【００２３】
また、各画素４には、隔壁５が設けられている。隔壁５は、断面が上部よりも下部が幅狭の形状であって、後述する絶縁物６上に形成されている。隔壁５上には、後述するように、蒸着法を用いて有機発光ダイオードＯＬＥＤを構成する層を塗り分けるのに、蒸着マスクを載置することができる。隔壁５は、例えば、酸化ケイ素、窒化ケイ素又は酸化窒化ケイ素等の無機絶縁材料、あるいはフェノール樹脂、ノボラック樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料から成る。なお、隔壁５の厚みは、例えば、１μｍ以上４μｍ以下に設定されている。
【００２４】
また、隔壁５にて囲まれる領域に後述する第２電極層２７が形成されている。第２電極層２７は、後述するように蒸着法を用いて表示部Ｄ１全面に形成しようとしたとき、隔壁５によって第２電極層２７が画素４ごとに形成される。隔壁５が上部よりも下部が幅狭になっていることにより、隔壁５の上面には、第２電極層２７と同一材料の膜が被着するものの、隔壁５の側面全てに第２電極層２７が被着しないため、隔壁５の側面で第２電極層２７が不連続となる。
【００２５】
また、素子基板２上には、素子基板２に対して対向するように配置された封止基板７が形成されている。封止基板７は光を透過する基板から成り、例えば、ガラス又はプラスチックを用いることができる。なお、本実施形態においては、素子基板２側から封止基板７側に向けて光が発せられるトップエミッション型の有機ＥＬディスプレイであるため、封止基板７は光を透過する部材が用いられる。
【００２６】
素子基板２の表示部Ｄ１には、画素４を被覆するように保護膜８が形成されている。保護膜８は、隔壁５をも被覆するように形成されることで、各画素４に酸素又は水分が浸入するのを低減し、各画素４の特性が変化するのを抑制することができる。保護膜８は、例えば、窒化珪素、酸化珪素又は酸化窒化珪素等の無機絶縁材料から成る。さらに、保護膜８上にシール材９を介して封止基板７が貼り合わされている。なお、保護膜８は、各画素４の特性が変化するのを抑制するために、厚みが１μｍ以上に設定されている。
【００２７】
シール材９は、接着材としての機能を有し、硬化することによって素子基板２と封止基板７とを固着することができる。かかるシール材９は、例えば、アクリル樹脂、エポキシ樹脂、ウレタン樹脂又はシリコン樹脂等の光硬化性樹脂、あるいは熱硬化性の樹脂を用いることができる。なお、本実施形態においては、紫外線の照射により硬化する光硬化性のエポキシ樹脂を用いる。なお、シール材９は有機樹脂材料からなり、素子基板２と封止基板７とを強固に接着させるために、厚みが１μｍ以上に設定されている。
【００２８】
次に、図３に示すように、素子基板２と封止基板７との間に形成される各種層について説明する。なお、図３は、図２の長破線におけるＡ−Ａ断面図における一画素の断面図である。
【００２９】
素子基板２上には、ＴＦＴや電気配線等から成る回路層１０が形成されている。
【００３０】
回路層１０には、有機発光ダイオードＯＬＥＤに流れる電流量を調整する駆動トランジスタＴｄが含まれている。駆動トランジスタＴｄは、素子基板４上に形成されるゲート層１１と、素子基板４及びゲート層１１上に形成される第１絶縁膜１２と、第１絶縁膜１２上に形成されるチャネル層１３と、チャネル層１３上に形成されるソース・ドレイン層１４と、ソース・ドレイン層１４上に形成される第２絶縁膜１５とを備えている。
【００３１】
ゲート層１１は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、第１絶縁膜１２は、チャネル層１３とゲート層１１との間を絶縁する材料から成り、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。また、チャネル層１３は、半導体層であって、アモルファスシリコン（非晶質ケイ素）からなる。また、ソース・ドレイン層１４は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、ソース・ドレイン層１４の下には、アモルファスシリコンとソース・ドレイン層のコンタクトを良好にするため、例えばリンをドープしたアモルファスシリコンを形成させてもよい。また、第２絶縁膜１５は、ソース・ドレイン層１４を被覆するように形成されており、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。
【００３２】
また、回路層１０には、容量素子ＣＳが含まれている。容量素子ＣＳは、素子基板４上に形成される電極層の一層としての第１容量電極層１６と、第１容量電極層１６上に形成される誘電体層の一層としての第１誘電体層１７と、第１誘電体層１７上に形成される電極層の一層としての第２容量電極層１８と、第２容量電極層１８上に形成される誘電体層の一層としての第２誘電体層１９と、第２誘電体層１９上に形成される電極層の一層としての第３容量電極層２０とを備えている。
【００３３】
容量素子ＣＳは、第１容量電極層１６と第２容量電極層１８との電極間に電荷が蓄積される。また、第２容量電極層１８と第３容量電極層２０との電極間に電荷が蓄積される。
【００３４】
第１容量電極層１６、第２容量電極層１８は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、第１誘電体層１７及び第２誘電体層１９は、第１容量電極層１６と第２容量電極層１８との間に介在され、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。なお、第１容量電極層１６とゲート層１１は、同一材料から構成されてもよい。第１誘電体層１７と第１絶縁膜１２は、同一材料から構成されてもよい。第２容量電極層１８とソース・ドレイン層１４は、同一材料から構成されてもよい。第２誘電体層１９と第２絶縁膜１５は、同一材料から構成されてもよい。
【００３５】
また、第３容量電極層２０は、例えば、銅、モリブデン、アルミニウム、ニッケル、チタン、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。第３電極層２０の一部は、第１誘電体層１７及び第２誘電体層１９を貫通して、第１容量電極層１６と接続されている。
【００３６】
また、回路層１１には、ゲート層１１とソース・ドレイン層１４、あるいは第２容量電極層１８とを電気的に接続する接続配線２１が形成されている。接続配線２１は、一部が第１絶縁膜１２及び第２絶縁膜１５を貫通してゲート層１１と接続され、一部が第２絶縁膜１５を貫通してソース・ドレイン層１４、あるいは第２容量電極層１８と接続されている。接続配線２１は、例えば、銅、モリブデン、ニッケル、チタン、アルミニウム、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。第一絶縁膜への貫通孔と第二絶縁膜への貫通孔は同時に形成することが可能であり、この構造をとることで、よりプロセスステップが少なく回路部を形成することが可能となる。
【００３７】
接続配線２１の一部は、平面視してチャネル層１３と重なる領域にまで延在して形成させることもできる。このとき、接続配線２１を、ゲート層１１と接続すると、接続配線２１とゲート層１１とを同電位に維持することができる。そして、ゲート層１１に後述するように、所定の電位を与えた場合、チャネル層１３に対して、チャネル層１３の下方に位置するゲート層１１側からと、チャネル層１３の上方に位置する接続配線２１側からの両方から電圧を受け、駆動トランジスタＴｄのオン特性を良好にすることができる。これにより、駆動トランジスタＴｄをより低い電圧で所望の電流を流すことが出来る。これにより、例えば画像信号を発生するＩＣの耐圧を下げて低コスト化することや、電源電圧を下げ、ディスプレイの消費電力を下げることが可能となり、パネル性能向上に寄与することが出来る。
【００３８】
また、ソース・ドレイン層１４上に形成される第２絶縁膜１５を貫通するコンタクト部２２が形成されている。コンタクト部２２は、後述するコンタクト電極層２３と接続され、コンタクト部はコンタクト電極層２３によって覆われることとなる。これにより、後述される平坦化膜の貫通孔を形成する場所がコンタクト部２２上となる。平坦化膜となる感光性樹脂の密着力は金属上の方が、第２絶縁膜１５の材料となる酸化ケイ素又は窒化珪素等の樹脂上よりすぐれており、貫通孔を安定して形成することが出来る。
【００３９】
また、回路層１０上には、回路層１０の表面の凹凸を低減するために平坦化膜２４が形成されている。回路層１０は、パターニングされた構造物であるため、その表面が凹凸に形成され、回路層１０上を平坦にしないと、回路層１０上に有機発光ダイオードＯＬＥＤを平らに設けることが困難となる。その結果、有機発光ダイオードＯＬＥＤを構成する各層の厚みを制御することが難しく、有機発光ダイオードＯＬＥＤが所望の色の光を発することができなくなる。これは、有機発光ダイオードＯＬＥＤが発する光の色が、有機発光ダイオードＯＬＥＤを構成する各層の厚みに依存するためである。そのため、回路層１０上に、平坦化膜２４を形成することで、回路層１０上に形成する有機発光ダイオードＯＬＥＤの厚みを制御しやすくしている。かかる平坦化膜２４は、例えばノボラック樹脂、アクリル樹脂、エポキシ樹脂又はシリコン樹脂等の絶縁性を有する有機材料を用いることができる。なお、平坦化膜２４の厚みは、例えば２μｍ以上５μｍ以下に設定されている。
【００４０】
平坦化膜２４には、平坦化膜２４を貫通する貫通孔としてのコンタクトホールＳが形成されている。かかるコンタクトホールＳは、上部よりも下部が幅狭に形成されている。コンタクトホールＳは、各画素４に形成されており、コンタクトホールＳの底部には、コンタクト部２２の一部が露出している。なお、コンタクト部２２は、例えば、銅、モリブデン、ニッケル、チタン、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。
【００４１】
コンタクトホールＳの内壁面には、コンタクト電極層２３が形成されている。コンタクト電極層２３は、コンタクト部２２と接続され、コンタクトホールＳの底部から平坦化膜２４の上面にかけて延在されている。そして、コンタクト電極層２３は、後述する第１電極層２５と間を空けて設けられている。なお、コンタクト電極層２３は、例えば、銅又はアルミニウム等の導電材料からなる。
【００４２】
そして、上述した絶縁物６が、非発光領域Ｒ２上に形成されている。具体的には、絶縁物６の一部は、コンタクト電極層２３と第１電極層２５との間に設けられている。また、絶縁物６の一部は、コンタクトホールＳに起因した窪みに充填されている。かかる絶縁物６は、例えば、フェノール樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料、或いは窒化珪素、酸化珪素又は酸化窒化珪素等の無機絶縁材料からなる。なお、絶縁物６の一部は、第１電極層２５と第２電極層２７との間に介在させ、両者が短絡するのを防止する機能を有している。仮に、第１電極層２５と第２電極層２７とが短絡すると発光層２６に電流が流れにくくなり、発光層２６が発光しなくなる。
【００４３】
図４は、有機発光ダイオードＯＬＥＤの構成を説明するための断面図である。発光領域Ｒ１に位置する平坦化膜２４上には、有機発光ダイオードＯＬＥＤが形成されている。図３及び図４に示すように、有機発光ダイオードＯＬＥＤは、第１電極層２５と、第１電極層２５上に形成された発光層２６と、発光層２６上に形成された第２電極層２７と、を含んで構成されている。ここで、発光領域Ｒ１は、第１電極層２５と第２電極層２７が直接接するとともに、第１電極層２５と第２電極層２７との間に電流が流れることで発光する領域のことをいう。
【００４４】
第１電極層２５は、平坦化膜２４上に形成される。第１電極層２５は、例えば、アルミニウム、銀、銅、金、ロジウム又はネオジム等の光高反射金属、あるいはこれらの合金等の光反射率の大きい材料から成る。このように、第１電極層２５を光反射率の大きい材料から構成することにより、トップエミッション型の有機発光ダイオードＯＬＥＤにおいては光取り出し効率を向上させることができる。なお、第１電極層２５の厚みは、例えば、５０ｎｍ以上５００ｎｍ以下に設定されている。
【００４５】
そして、発光領域Ｒ１に対応する第１電極層２５上に発光層２６が形成され、その上に第２電極層２７が形成される。また、発光層２６の一部は、発光領域Ｒ１に位置する第１電極層２７上から非発光領域Ｒ２に位置する絶縁物６の傾斜する側面にかけて形成されている。発光層２６は、複数の層から構成されている。本実施形態においては、発光層２６は、正孔注入層２８、正孔輸送層２９、有機発光層３０、電子輸送層３１及び電子注入層３２を順次積層した構成である。また、発光層２６の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。発光層２６が、例えば、赤色を発する場合について説明する。
【００４６】
この場合、正孔注入層２８は、例えば、酸化ニッケル、酸化チタン、フッ化炭素、銅フタロシアニン（ＣｕＰｃ）、或いは１，４，５，８，９，１２−ヘキサアザトリフェニレン又はこれにシアノ基などが結合した誘導体等の複素環化合物から成る。正孔注入層２８の厚みは、例えば５ｎｍ以上４０ｎｍ以下に設定されている。
【００４７】
また、正孔輸送層２９は、例えばＮ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）、４，４’−ビス[Ｎ−（ナフチル）−Ｎ−フェニル−アミノ]ビフェニル（α−ＮＰＤ）等の芳香族ジアミン化合物、および４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）等のスターバースト芳香族又は芳香族アミン化合物を用いることができる。正孔輸送層２９の厚みは、例えば、１０ｎｍ以上５０ｎｍ以下に設定されている。
【００４８】
また、有機発光層３０は、例えば、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等のホスト材料に、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム等の有機金属化合物、或いはＤＣＪＴＢ、クマリン、キナクリドン、フェナンスレン基を有するペリノン誘導体、或いはオリゴチオフェン誘導体又はペリレン誘導体等のドーパント材料を含有したものを用いることができる。有機発光層３０の厚みは、例えば２０ｎｍ以上４０ｎｍ以下に設定されている。
【００４９】
また、電子輸送層３１は、例えば、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエンを用いることができる。電子輸送層３１の厚みは、例えば２０ｎｍ以上６０ｎｍ以下に設定されている。
【００５０】
また、電子注入層３２は、例えば、フッ化リチウム、フッ化セシウム、フッ化炭素等を用いることができる。電子注入層３２の厚みは、例えば、０．５ｎｍ以上２ｎｍ以下に設定されている。
【００５１】
発光層２６上には、第２電極層２７が形成されている。第２電極層２７は、発光層２６の上面側から光を取り出すために、例えば、インジウム錫酸化物（ＩＴＯ）、錫酸化物等の光透過性を有する導電材料を用いて形成される。また、第２電極層２７が、例えば、マグネシウム、銀、アルミニウム又はカルシウム等の材料から成る場合、その厚みを１００ｎｍ以下にすることによって、光透過性の電極とすることができる。このようにして、第２電極層２７は、発光層２６の発する光が透過する。そして、透過した光は、画像表示装置１の外部に放出される。
【００５２】
発光層２６は、第１電極層２５と第２電極層２７との間に電流が流れ、発光層２６中に注入された正孔と電子とが結合することによって励起されて発光する。そして、発光層２６が発する光が第１電極層２５と第２電極層２７との間で定在波となって共振し、発光する光を強めるために、発光層２６の厚みが調整されている。
【００５３】
＜画像表示装置の製造方法＞
次に、図３に示される構成を有する画像表示装置の製造方法について説明する。図５〜図１１は、本実施の形態にかかる画像表示装置の工程断面図である。
【００５４】
最初に、図５（Ａ）に示すように、例えばガラスからなる素子基板２を準備する。そして、図５（Ｂ）に示すように、素子基板２上に、回路層１１に含まれるゲート層１１及び第１容量電極層１６を形成する。なお、ゲート層１１及び第１容量電極層１６は、例えば銅等の導電材料から成る金属層をパターニングして得られる。つまり、ゲート層１１及び第１容量電極層１６は、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等の薄膜形成技術、フォトリソグラフィー法、エッチング法又はレーザー加工法等の薄膜加工技術を用いて、所定パターンに形成される。そのため、ゲート層１１及び第１容量電極層１６は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、ゲート層１１及び第１容量電極層１６を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。
【００５５】
次に、図５（Ｃ）に示すように、ゲート層１１及び第１容量電極層１６を被覆するように、例えばＣＶＤなどの薄膜形成技術を用いて、例えば窒化珪素から成る第１絶縁被加工膜１２ｘを形成する。そして、図６（Ａ）に示すように、第１絶縁被加工膜１２ｘ上であって、ゲート１１と重なる箇所に、薄膜形成技術及び薄膜加工技術を用いて、例えばアモルファスシリコンから成るチャネル層１３を形成する。チャネル層１３上層には、ソース・ドレインとのコンタクトを良好にするため、例えばリンをドープしたアモルファスシリコンを形成してもよい。
【００５６】
次に、図６（Ｂ）に示すように、第１絶縁被加工膜１２ｘ上からチャネル層１３上にかけて、ソース・ドレイン層１４を形成する。ソース・ドレイン層１４は、ソースとしての機能とドレインとしての機能を奏するように、チャネル層１３上で二つに分離されて形成される。また、第１絶縁被加工膜１２ｘ上であって、第１容量電極層１６と重なる領域に第２容量電極層１８が形成される。ソース・ドレイン層１４及び第２容量電極層１８は、例えば銅等の導電材料から成る金属層をパターニングして得られるため、同一材料から形成することができる。このように、ソース・ドレイン層１４及び第２容量電極層１８を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。前述、例えばリンをドープしたアモルファスシリコンを形成した場合は、ソース・ドレインをチャネル層１３の上で分離したように、リンをドープしたアモルファスシリコンもチャネル層１３の上で、例えばドライエッチングにより分離する。
【００５７】
次に、図７（Ａ）に示すように、ソース・ドレイン層１４及び第２容量電極層１８を被覆するように、薄膜形成技術を用いて、例えば窒化珪素から成る第２絶縁被加工膜１５ｘを形成する。そして、第２絶縁被加工膜１５ｘの一部に対して、薄膜加工技術を用いて、ビア孔を形成する。なお、図７（Ａ）に示す破線箇所がビア孔を形成する箇所となる。具体的には、各画素において、ソース・ドレイン層１４上に位置する第２絶縁被加工膜１５ｘの一部であって、後述するようにコンタクト部２２が形成される箇所Ｐｘ１と、ゲート層１１と重なる領域であって、第１絶縁被加工膜１２ｘ及び第２絶縁被加工膜１５ｘが積層されている箇所Ｐｘ２と、第２容量電極層１８と重なる領域であって、第２絶縁被加工膜１５ｘの一部である箇所Ｐｘ３と、第１容量電極層１６と重なる領域であって、第１絶縁被加工膜１２ｘ及び第２絶縁被加工膜１５ｘが積層されている箇所Ｐｘ４である。
【００５８】
次に、図７（Ｂ）に示すように、第２絶縁被加工膜１５ｘに対して、薄膜加工技術を用いて、第２絶縁加工膜１５ｘ、或いは第２絶縁被加工膜１５ｘ及び第１絶縁被加工膜１２ｘを貫通するビア孔Ｐ１、Ｐ２、Ｐ３、Ｐ４を形成する。
【００５９】
次に、図８（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、ビア孔Ｐ１に例えばインジウム錫酸化物（ＩＴＯ）から成るコンタクト部２２を形成する。また、同様にして、ビア孔Ｐ２及びビア孔Ｐ３に、接続配線２１を形成する。また、ビア孔Ｐ４に、第３容量電極層２０を形成する。コンタクト部２２、接続配線２１及び第３容量電極層２０は、ビア孔を形成した基板上に例えばインジウム錫酸化物（ＩＴＯ）等の導電材料から成る金属層を形成し、該金属層をパターニングして得られる。そのため、コンタクト部２２、接続配線２１及び第３容量電極層２０は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、コンタクト部２２、接続配線２１及び第３容量電極層２０を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。
【００６０】
次に、図８（Ｂ）に示すように、コンタクト部２２、接続配線２１及び第３容量電極層２０を被覆するように、薄膜形成技術及び薄膜加工技術を用いて、例えばノボラック樹脂から成り、コンタクトホールＳを有する平坦化膜２４を形成する。なお、コンタクトホールＳの底部には、接続配線２１が露出した状態となる。
【００６１】
次に、図９（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、コンタクトホールＳの内壁面から平坦化膜２４の上面にかけて、例えばアルミ二ウムから成るコンタクト電極層２３を形成する。かかるコンタクト電極層２３は、コンタクトホールＳの底面から露出するコンタクト部２２と接続する。また、同様にして、平坦化膜２４上であって、発光領域Ｒ１に対応する箇所に、例えばアルミ二ウムから成る第１電極層２５を形成する。そのため、コンタクト電極層２３及び第１電極層２５は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、コンタクト電極層２３及び第１電極層２５を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。なお、各画素において、コンタクト電極層２３と第１電極層２５は、両者の間に距離を空けて配設されている。そのため、コンタクト電極層２３と第１電極層２５との間には、平坦化膜２４の一部が露出している。
【００６２】
次に、図９（Ｂ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、コンタクト電極層２３、露出する平坦化膜２４及び第１電極層２５上であって、非発光領域Ｒ２に対応する箇所に、例えば、窒化珪素から成る絶縁物６を形成する。絶縁物６は、コンタクト電極層２４の一部、及び第１電極層２５の一部を露出するようにパターニングして形成される。
【００６３】
次に、図１０（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、各画素を取り囲むように絶縁物６上に、例えばノボラック樹脂から成る隔壁５を形成する。隔壁５は、上部よりも下部が幅狭になるように形成される。そして、図１０（Ｂ）に示すように、例えば蒸着法を用いて、第１電極層２５上に、発光層２６を形成する。具体的には、発光層２６を形成する際は、蒸着マスクを隔壁５上に載置する。そして、各画素４を、赤色、緑色又は青色と発光する色に応じた有機材料を塗り分けることができる。
【００６４】
次に、図１１（Ａ）に示すように、発光層２６上から絶縁物６上にかけて、例えば、マグネシウムと銀との合金からなる第２電極層２７を形成する。第２電極層２７を形成する際は、蒸着マスクを用いずに、表示部Ｄ１全面に第２電極層２７を構成する材料を被着させる。そして、発光層２６上から絶縁物６上を介してコンタクト電極層２３上にまで形成することができる。このようにして、各画素４に有機発光ダイオードＯＬＥＤを形成することができる。そして、第２電極層２７とコンタクト電極層２３とを直接接続することにより、第２電極層２７とコンタクト電極層２３とを電気的に接続することができる。
【００６５】
さらに、図１１（Ｂ）に示すように、例えば、スパッタリング法又はＣＶＤ法を用いて、表示部Ｄ１上に有機発光ダイオードＯＬＥＤが劣化しないように保護膜８を形成する。有機発光ダイオードＯＬＥＤを保護膜８で被覆することにより、外気から有機発光ダイオードＯＬＥＤが晒されるのを防止することができる。
【００６６】
次に、ガラスからなる封止基板７を準備する。そして、封止基板７上に、例えば、ディスペンサ法又はスクリーン印刷法を用いて、未硬化のシール材を塗布する。このようにして、未硬化のシール材が塗布された状態の封止基板７を準備することができる。
【００６７】
次に、上述した工程により得られた積層体を有する素子基板２と未硬化のシール材が塗布された封止基板７の両方を用意する。そして、両基板を位置合わせして、両基板を未硬化のシール材を介して貼り合わせる。なお、封止基板７を未硬化のシール材によって、素子基板２に貼り合わせる作業は、例えば窒素ガス又はアルゴンガス等の不活性ガス中や、高真空中で行うことによって、素子基板２と封止基板７との間に酸素や水分が含まれるのを抑制することができる。
【００６８】
さらに、未硬化のシール材を硬化させて、素子基板２と封止基板７の両者を固着させることができる。ここで、未硬化のシール材が硬化することにより、シール材９となる。このようにして、有機ＥＬディスプレイ装置を作製することができる。そして、素子基板２の非表示領域Ｄ２上に実装回路３を実装することで、画像表示装置１を作製することができる。
【００６９】
＜画素回路の動作＞
次に、有機発光ダイオードＯＬＥＤの発光動作について説明する。なお、図５は、本実施形態に係る画像表示装置の一画素に対応する画素回路を示す図面である。画素回路は、回路層１１内に位置する。なお、図５、図７〜図１１では、有機発光ダイオードＯＬＥＤの容量をＣＯＬＥＤとして表している。有機発光ダイオードＯＬＥＤは、電流が流れる向きと反対方向に電圧が加わると容量として機能する。画素４は、素子基板２上にマトリックス状に配列されており、各画素回路についても各画素４に対応して素子基板２上にマトリックス状に配列される。
【００７０】
本画素回路は、ｎ型ＴＦＴを用いたアノードコモンのトップエミッション構造に関する４ＴＦＴ画素回路である。画素は、有機発光ダイオードＯＬＥＤ、４つのＴＦＴを制御するための各種配線、及び容量素子を含んで構成されている。ここで、４つのＴＦＴとは、ドライバ素子としての駆動トランジスタＴｄと、駆動トランジスタＴｄのドレイン・ソース間に電流が流れ始める駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出するときに用いる閾値電圧検出トランジスタＴｔｈと、容量素子に蓄積された電荷を抜くための第１スイッチングトランジスタＴＳ１と、画像データを供給する第２スイッチングトランジスタＴＳ２である。
【００７１】
ここで、各種配線とは、有機発光ダイオードＯＬＥＤの両端に電位差を生じさせる電源線ＶＤＤと、閾値電圧検出トランジスタＴｔｈ及び第２スイッチングトランジスタＴＳ２のオン・オフを制御するＴｔｈ制御線Ｌｔｈと、第１スイッチングトランジスタＴＳ１のオン・オフを制御する走査線ＬＳと、画像データを供給する画像信号線ＬＧと、基準電位に接続される基準線ＬＢである。なお、本実施形態に係る基準線ＬＢは、アースに接続される。ここで、容量素子は、第１容量素子Ｃｓ１と、第２容量素子Ｃｓ２と、第３容量素子Ｃｓ３である。
【００７２】
画像信号線ＬＧは、Ｘドライバ３ａと接続されている。Ｘドライバ３ａからは、素子基板２の短手方向に沿って多数の画像信号線ＬＧが延在されている。一つの画像信号線ＬＧは、短手方向に沿った一ラインの複数の画素と接続されている。そして、Ｘドライバ３ａから各画像信号線ＬＧに画像に応じた画像データが供給される。
【００７３】
走査線ＬＳ及びＴｔｈ制御線Ｌｔｈは、Ｙドライバ３ｂと接続されている。Ｙドライバ３ｂからは、素子基板２の長手方向に沿って多数の走査線ＬＳ及びＴｔｈ制御線Ｌｔｈが延在されている。一つの走査線ＬＳ及び一つのＴｔｈ制御線Ｌｔｈは、長手方向に沿った一ラインの複数の画素と接続されている。そして、Ｙドライバ３ｂから各走査線ＬＳとＴｔｈ制御線Ｌｔｈに制御信号が供給される。なお、電源線ＶＤＤは、画像データが書き込まれる同時に書き込まれる画素回路において共通に接続されている。そして、電源線ＶＤＤは、例えば、フレキシブルプリント基板を介して外部から電源が供給される。
【００７４】
図５に示すように、電源線ＶＤＤと基準線ＬＢの間に、有機発光ダイオードＯＬＥＤと駆動トランジスタＴｄが直列に接続されている。つまり、有機発光ダイオードＯＬＥＤのカソードと駆動トランジスタＴｄのドレインが接続され、有機発光ダイオードＯＬＥＤのアノードと電源線ＶＤＤが接続される。駆動トランジスタＴｄのソースは、基準線ＬＢと接続される。
【００７５】
閾値電圧検出トランジスタＴｔｈの一端は、有機発光ダイオードＯＬＥＤのカソードと駆動トランジスタＴｄのドレインとの間に接続される。閾値電圧検出トランジスタＴｔｈの他端は、駆動トランジスタＴｄのゲートと第１容量素子Ｃｓ１の一端の間に接続される。また、閾値電圧検出トランジスタＴｔｈのゲートは、Ｔｔｈ制御線Ｌｔｈと接続される。そして、閾値電圧検出トランジスタＴｔｈは、Ｔｔｈ制御線Ｌｔｈからの信号に応じて、オン状態又はオフ状態に切り替えられる。
【００７６】
第１スイッチングトランジスタＴＳ１の一端は、第１容量素子Ｃｓ１の他端と第２スイッチングトランジスタＴＳ２の一端との間に接続される。第１スイッチングトランジスタＴＳ１の他端は、基準線ＬＢと接続される。第１スイッチングトランジスタＴＳ１のゲートは、Ｔｔｈ制御線Ｌｔｈと接続される。そして、第１スイッチングトランジスタＴＳ１は、Ｔｔｈ制御線Ｌｔｈからの信号に応じて、オン状態又はオフ状態に切り替えられる。
【００７７】
第２スイッチングトランジスタＴＳ２の一端は、第１容量素子Ｃｓ１の他端と接続される。第２スイッチングトランジスタＴＳ２の他端は、画像信号線ＬＧと接続される。また、第２スイッチングトランジスタＴＳ２のゲートは、走査線ＬＳと接続される。そして、第２スイッチングトランジスタＴＳ２は、走査線ＬＳからの信号に応じて、オン状態又はオフ状態に切り替えられる。スイッチングトランジスタＴＳ２がオン状態のときに、画像信号線ＬＧから画像データが供給されると、容量素子に画像データに応じた電荷が蓄積される。
【００７８】
第２容量素子Ｃｓ２と第３容量素子Ｃｓ３の一端同士が接続され、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３の他端同士が接続される。そして、第２容量素子Ｃｓ２の一端と第３容量素子Ｃｓ３の一端は、第２スイッチングトランジスタＴＳ２の一端と第１容量素子Ｃｓ１の他端との間に接続される。また、第２容量素子Ｃｓ２の他端と第３容量素子Ｃｓ３の他端は、基準線ＬＢに接続される。
【００７９】
図６は、図５の画素回路の動作を示すタイミングチャートである。図６に示されるように、一の画像データを表示するための単位フレーム期間は、容量ＣＯＬＥＤに電荷を蓄積する準備期間Ｔ１と、容量素子の電荷を抜く初期化期間Ｔ２と、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出するための閾値検出期間Ｔ３と、画素回路に画像データを書き込むための書込み期間Ｔ４と、有機発光ダイオードＯＬＥＤが発光する発光期間Ｔ５とから構成されている。なお、書込み期間Ｔ４における画像信号線ＬＧの電位は、各有機発光ダイオードＯＬＥＤの発光輝度によって決まる任意の値であるため、図６では、当該電位が存在し得る範囲にハッチングが便宜的に付されている。
【００８０】
以下では、図７〜１１を参照して、図６の期間Ｔ１〜Ｔ５について説明する。
【００８１】
（準備期間）
図７では、有機発光ダイオードＯＬＥＤの容量ＣＯＬＥＤに電荷を蓄積する準備期間Ｔ１での画素回路における電流の流れが示されている。
【００８２】
図７に示すように、基準線ＬＢから駆動トランジスタＴｄを介して容量ＣＯＬＥＤに電荷が蓄積される。
【００８３】
ここで、準備期間Ｔ１における各ＴＦＴを制御するための各種配線の電位について説明する。まず、電源線ＶＤＤの電位を負電位（−Ｖｐ）とする、Ｔｔｈ制御線Ｌｔｈ、走査線ＬＳ、及び画像信号線ＬＧの電位を低電位（ＶｇＬ）とする。そして、駆動トランジスタＴｄをオン状態とする。また、閾値電圧検出トランジスタＴｔｈ、第１スイッチングトランジスタＴＳ１、及び第２スイッチングトランジスタＴＳ２をオフ状態とする。
【００８４】
準備期間Ｔ１において、各種配線の電位をこのように制御することによって、電源線ＶＤＤの電位を基準線ＬＢよりも低い電位とし、駆動トランジスタＴｄをオン状態とする。そして、有機発光ダイオードＯＬＥＤに逆バイアスを印加し、基準線ＬＢから駆動トランジスタＴｄを介して容量ＣＯＬＥＤに電荷を蓄積する。
【００８５】
（初期化期間）
図８では、第１容量素子Ｃｓ１、第２容量素子Ｃｓ２、及び第３容量素子Ｃｓ３の電荷が抜ける初期化期間Ｔ２での画素回路における電流の流れが示されている。
【００８６】
図８に示すように、第１容量素子Ｃｓ１、第２容量素子Ｃｓ２、及び第３容量素子Ｃｓ３の電荷が基準線ＬＢに抜ける。
【００８７】
ここで、初期化期間Ｔ２における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、負電位（−Ｖｐ）に維持される。Ｔｔｈ制御線Ｌｔｈの電位は、低電位（ＶｇＬ）から高電位（ＶｇＨ）に切り替えられる。走査線ＬＳと画像信号線ＬＧの電位は、負電位（ＶｇＬ）に維持される。駆動トランジスタＴｄ、閾値電圧検出トランジスタＴｔｈ、及び第１スイッチングトランジスタＴＳ１をオン状態とする。また、第２スイッチングトランジスタＴＳ２をオフ状態とする。
【００８８】
初期化期間Ｔ２では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓ１に蓄積された電荷の一部は、閾値電圧検出トランジスタＴｔｈ及び駆動トランジスタＴｄを介して基準線ＬＢに抜ける。また、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積された電荷は、第１スイッチングトランジスタＴＳ１を介して基準線ＬＢに抜ける。
【００８９】
（閾値電圧検出期間）
図９では、第１容量素子Ｃｓ１に駆動トランジスタＴｄの閾値電圧に対応する電荷が蓄積される閾値電圧検出期間Ｔ３での画素回路における電流の流れが示されている。
【００９０】
図９に示すように、容量ＣＯＬＥＤ及び第１容量素子Ｃｓ１に残存する電荷が駆動トランジスタＴｄを介して抜け、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。
【００９１】
ここで、閾値電圧検出期間Ｔ３における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、負電位（−Ｖｐ）からゼロ電位（０Ｖ）に切り替えられる。Ｔｔｈ制御線Ｌｔｈの電位は、高電位（ＶｇＨ）に維持される。走査線ＬＳ及び画像信号線ＬＧの電位は、低電位（ＶｇＬ）に維持される。閾値電圧検出期間Ｔ３の前半では、各種配線の電位をこのように制御することによって、駆動トランジスタＴｄ、閾値電圧検出トランジスタＴｔｈ、及び第１スイッチングトランジスタＴＳ１がオン状態とする。第２スイッチングトランジスタＴＳ２をオフ状態とする。また、閾値電圧検出期間Ｔ３の後半では、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。
【００９２】
閾値電圧検出期間Ｔ３では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓ１に残存する電荷、及び容量ＣＯＬＥＤに蓄積されている電荷が駆動トランジスタＴｄを介して基準線ＬＢに抜ける。具体的には、駆動トランジスタＴｄのゲート・ソース間の電位が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで、第１容量素子Ｃｓ１及び容量ＣＯＬＥＤの電荷が抜ける。そして、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。このとき、第１容量素子Ｃｓ１には、駆動トランジスタＴｄの閾値電圧Ｖｔｈに応じた電荷が蓄積される。
【００９３】
その結果、期間Ｔ３では、駆動トランジスタＴｄの閾値電圧に応じた電荷が第１容量素子Ｃｓ１に蓄積されて、画素ごとに異なる駆動トランジスタＴｄの閾値電圧Ｖｔｈのばらつきが補償される。
【００９４】
（書込み期間）
図１０では、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に画像データに応じた電荷が蓄積される書込み期間Ｔ４での画素回路における電流の流れが示されている。
【００９５】
図１０に示すように、画像信号線ＬＧから第２スイッチングトランジスタＴＳ２を介して、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に画像データに応じた電荷を蓄積する。
【００９６】
ここで、書込み期間Ｔ４における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、ゼロ電位（０Ｖ）に維持される。Ｔｔｈ制御線Ｌｔｈは、高電位（ＶｇＨ）から低電位（ＶｇＬ）に切り替えられる。走査線ＬＳ及び画像信号線ＬＧは、低電位から高電位に切り替えられる。駆動トランジスタＴｄ及び第２スイッチングトランジスタＴＳ２をオン状態とする。閾値電圧検出トランジスタＴｔｈ及び第１スイッチングトランジスタＴＳ１をオフ状態とする。
【００９７】
書込み期間Ｔ４では、各種配線の電位をこのように制御することによって、画像信号線ＬＧから画像データを第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に供給し、画像データに応じた電荷を第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積する。また、第１容量素子Ｃｓ１に蓄積された駆動トランジスタＴｄの閾値電圧Ｖｔｈに応じたで電荷に基づいて、駆動トランジスタＴｄをオン状態とし、容量ＣＯＬＥＤに残存する電荷を駆動トランジスタＴｄを介して基準線ＬＢに放出する。
【００９８】
（発光期間）
図１１では、有機発光ダイオードＯＬＥＤが発光する発光期間Ｔ５での画素回路における電流の流れが示されている。
【００９９】
図１１に示すように、電源線ＶＤＤから有機発光ダイオードＯＬＥＤ及び駆動トランジスタＴｄを介して基準線ＬＢに電流が流れ、有機発光ダイオードＯＬＥＤが発光する。
【０１００】
ここで、発光期間Ｔ５における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位をゼロ電位（０Ｖ）から正電位（ＶＤＤ）に切り替える。Ｔｔｈ制御線Ｌｔｈ、走査線ＬＳ、及び画像信号線ＬＧを低電位（ＶｇＬ）とする。駆動トランジスタＴｄをオン状態とする。また、閾値電圧検出トランジスタＴｔｈ、第１スイッチングトランジスタＴＳ１、及び第２スイッチングトランジスタＴＳ２をオフ状態とする。
【０１０１】
発光期間Ｔ５では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓに蓄積された駆動トランジスタＴｄの閾値電圧に応じた電荷、および第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積された画像データに応じた電荷に起因して、駆動トランジスタＴｄがオン状態となる。かかる駆動トランジスタＴｄは、有機発光ダイオードＯＬＥＤが画像データに応じた輝度で発光するように導通制御されている。そして、電源線ＶＤＤの電位を高電位にすると、有機発光ダイオードＯＬＥＤに画像データに応じた電流が流れ、有機発光ダイオードＯＬＥＤが発光する。
【０１０２】
上述したように、画像信号線ＬＧから供給される画像データに応じた電荷を第２容量素子Ｃｓ２と第３容量素子Ｃｓ３に蓄積することができる。第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を、第２スイッチングトランジスタＴＳ２の一端と基準線ＬＢとの間において電気的に並列に接続することにより、容量素子に蓄積される電荷量を大きくすることができる。
【０１０３】
本実施形態に係る画像表示装置によれば、容量素子ＣＳは、第１容量電極層１６と第２容量電極層１８との電極間に電荷が蓄積される。また、第２容量電極層１８と第３容量電極層２０との電極間に電荷が蓄積される。つまり、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を上下方向に積層することにより、画素内に設けられる容量が形成される領域を小さくすることができ、画素内の回路層の配置構成の自由度を向上させることができる。また、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を積層することにより、画像データの供給する電位をこれまでよりも低く設定することができ、ひいてはＸドライバ３ａを小さなものを用いることが出来る。その結果、画像表示装置全体を小型化することができる。
【０１０４】
また、本実施形態に係る画像表示装置によれば、画像データに応じた電荷をこれまでよりも効率良く容量素子に蓄積することができるため、各画素の発光輝度を向上させることができる。また、各画素に流す電流量を小さくしても、所望する発光輝度が得られるため、各画素に流す電流量を小さくし、発光層を構成する有機発光材料の劣化を抑制し、画像表示装置の製品寿命を長くすることもできる。
【０１０５】
さらに、本実施形態に係る画像表示装置によれば、ボトムエミッション構造の画像表示装置と比較して、回路層と有機発光ダイオードの位置関係を、上下方向重ねて配置するとともに、更に容量素子を積層構造としたことにより、効果的に開口率を上げることができる。
【０１０６】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。上述した実施形態においては、第１電極層が共通電極であるアノードコモンの画像表示装置について説明したが、本発明の作用効果を奏するのであれば、隔壁を有さないトップエミッション構造であって、且つ第２電極層が全画素で共通電極となるカソードコモンの画像表示装置であってもよい。なお、上述した実施形態においては、有機ＥＬディスプレイ装置を例に挙げて説明したが、本発明の作用効果を奏するのであれば、液晶素子を用いた画像表示装置に適用してもよい。
【符号の説明】
【０１０７】
１ 画像表示装置
２ 素子基板
３ 実装回路
４ 画素
５ 隔壁
６ 絶縁物
７ 封止基板
８ 保護膜
９ シール材
１０ 回路層
１１ ゲート層
１２ 第１絶縁膜
１３ チャネル層
１４ ソース・ドレイン層
１５ 第２絶縁膜
１６ 第１容量電極層
１７ 第１誘電体層
１８ 第２容量電極層
１９ 第２誘電体層
２０ 第３容量電極層
２１ 接続配線
２２ コンタクト部
２３ コンタクト電極層
２４ 平坦化膜
２５ 第１電極層
２６ 発光層
２７ 第２電極層
２８ 正孔注入層
２９ 正孔輸送層
３０ 有機発光層
３１ 電子輸送層
３２ 電子注入層
Ｄ１ 表示部
Ｄ２ 実装部
Ｒ１ 発光領域
Ｒ２ 非発光領域
Ｄ１ 表示部
Ｓ コンタクトホール
ＯＬＥＤ 有機発光ダイオード
Ｔｄ 駆動トランジスタ
Ｔｔｈ 閾値電圧検出トランジスタ
ＴＳ１ 第１スイッチングトランジスタ
ＴＳ２ 第２スイッチングトランジスタ
ＣＳ 容量素子
ＶＤＤ 電源線
Ｌｔｈ Ｔｔｈ制御線
ＬＧ 画像信号線
ＬＳ 走査線
ＬＢ 基準線
Ｃｓ１ 第１容量
Ｃｓ２ 第２容量
Ｃｓ３ 第３容量
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイ装置などの画像表示装置に関する。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro Luminescence）素子と、例えば、アモルファスシリコンや多結晶シリコン等で形成される薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）を含む画素回路とを備えた画像表示装置が提案されている。
【０００３】
有機ＥＬ素子を用いた画像表示装置は、光透過性を有する基板上に形成された有機ＥＬ素子から当該基板を通して下方に光を放つボトムエミッション構造に関する技術が開示されている（下記特許文献１参照）。また、有機ＥＬ素子とは別に、液晶素子を用いた画像表示装置として、特許文献２が存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０８１０９４号公報
【特許文献２】特開平９−１０１５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ボトムエミッション構造の画像表示装置は、有機ＥＬ素子が発する光を画素回路が遮らないようにするために、平面視して有機ＥＬ素子と画素回路とが併設して形成されるため、開口率（各画素の発光面積の割合）が小さくなるという問題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、開口率を上げることのできる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様に係る画像表示装置は、電流が流れることで発光する発光素子と、電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする。
【０００８】
また、本発明の第２の態様に係る画像表示装置は、前記ドライバ素子が、ゲート層と当該ゲート層上に形成される第１絶縁層と、前記第１絶縁層上に形成されるチャネル層と、前記第１絶縁層上から前記チャネル層上まで形成されるソース・ドレイン層とを備え、前記チャネル層上に、前記ゲート層と接続される接続配線が延在して形成されることを特徴とする。
【０００９】
また、本発明の第３の態様に係る画像表示装置は、前記接続配線の一部と前記容量素子の電極層の一部とが接続されていることを特徴とする。
【００１０】
また、本発明の第４の態様に係る画像表示装置は、前記ソース・ドレイン層の一部と前記発光素子の一部とが電気的に接続されることを特徴とする。
【００１１】
また、本発明の第５の態様に係る画像表示装置は、前記ソース・ドレイン層と前記発光素子との間に、前記接続配線と同一材料のコンタクト部が形成されていることを特徴とする。
【００１２】
また、本発明の第６の態様に係る画像表示装置は、前記ドライバ素子及び前記容量素子が、平面視して離間するように設けられており、前記容量素子上に前記発光素子が形成されていることを特徴とする。
【００１３】
また、本発明の第７の態様に係る画像表示装置は、前記容量素子が、前記発光素子に流れる電流量に応じた電荷が蓄積されることを特徴とする。
【００１４】
また、本発明の第８の態様に係る画像表示装置は、前記発光素子の発光期間に前記容量素子に蓄積された電荷に基づいて前記ドライバ素子がオン状態となり前記発光素子が発光することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、開口率を上げることが可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る画像表示装置の平面図である。
【図２】表示部を構成する画素の拡大した平面図である。
【図３】図２のＡ−Ａの長破線における一画素の拡大断面図である。
【図４】画素内の有機発光ダイオードの各層を説明する断面図である。
【図５】図５（Ａ），図５（Ｂ），図５（Ｃ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図６】図６（Ａ），図６（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図７】図７（Ａ），図７（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図８】図８（Ａ），図８（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図９】図９（Ａ），図９（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１０】図１０（Ａ），図１０（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１１】図１１（Ａ），図１１（Ｂ）は、本実施形態の画像表示装置の製造工程を示す画素の断面図である。
【図１２】本実施形態に係る画像表示装置の画素回路である。
【図１３】画素回路の動作を示すタイミングチャートである。
【図１４】期間Ｔ１での画素回路における電流の流れを示す図である。
【図１５】期間Ｔ２での画素回路における電流の流れを示す図である。
【図１６】期間Ｔ３での画素回路における電流の流れを示す図である。
【図１７】期間Ｔ４での画素回路における電流の流れを示す図である。
【図１８】期間Ｔ５での画素回路における電流の流れを示す図である。
【発明を実施するための形態】
【００１７】
以下に添付図面を参照して、本発明にかかる画像表示装置の実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
【００１８】
＜画像表示装置の概略構成＞
図１は、第１実施形態に係る画像表示装置１を示す図である。画像表示装置１は、有機発光ダイオードＯＬＥＤの発光を利用している。
【００１９】
画像表示装置１は、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものであり、素子基板２と、素子基板２上に実装される実装回路３とを有している。
【００２０】
素子基板２は、例えば、ガラス、プラスチック、金属又はセラミックからなり、素子基板２の中央に位置する表示部Ｄ１には、複数の画素４がマトリックス状に配列されている。また、素子基板２の端部に位置する実装部Ｄ２には、実装回路３が実装されている。なお、図１に示すように、矩形状の素子基板２の長手方向に沿った実装部Ｄ２に実装された実装回路３をＸドライバ３ａとする。また、素子基板２の短手方向に沿った実装部Ｄ２に実装された実装回路３をＹドライバ３ｂとする。なお、素子基板２の厚みは、例えば、０．３ｍｍ以上１．５ｍｍ以下のものを用いることができる。
【００２１】
また、画素４は、赤色、緑色又は青色のいずれかの色を発光することができる。このことは、後述するように有機発光ダイオードＯＬＥＤを構成する材料を適宜選択することによって、発光する色を決定することができる。なお、本実施形態においては、画素を赤色、緑色又は青色のいずれかの色を発光するものとしたが、例えば白色又は橙色等の色を発光するようにしてもよい。
【００２２】
画素４は、図２に示すように、発光領域Ｒ１と該発光領域Ｒ１の周囲を取り囲む非発光領域Ｒ２とを含んで構成されており、発光領域Ｒ１に発光可能な有機発光ダイオードＯＬＥＤが設けられている。なお、図２は、図１の表示部Ｄ１の一部を拡大した平面図である。
【００２３】
また、各画素４には、隔壁５が設けられている。隔壁５は、断面が上部よりも下部が幅狭の形状であって、後述する絶縁物６上に形成されている。隔壁５上には、後述するように、蒸着法を用いて有機発光ダイオードＯＬＥＤを構成する層を塗り分けるのに、蒸着マスクを載置することができる。隔壁５は、例えば、酸化ケイ素、窒化ケイ素又は酸化窒化ケイ素等の無機絶縁材料、あるいはフェノール樹脂、ノボラック樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料から成る。なお、隔壁５の厚みは、例えば、１μｍ以上４μｍ以下に設定されている。
【００２４】
また、隔壁５にて囲まれる領域に後述する第２電極層２７が形成されている。第２電極層２７は、後述するように蒸着法を用いて表示部Ｄ１全面に形成しようとしたとき、隔壁５によって第２電極層２７が画素４ごとに形成される。隔壁５が上部よりも下部が幅狭になっていることにより、隔壁５の上面には、第２電極層２７と同一材料の膜が被着するものの、隔壁５の側面全てに第２電極層２７が被着しないため、隔壁５の側面で第２電極層２７が不連続となる。
【００２５】
また、素子基板２上には、素子基板２に対して対向するように配置された封止基板７が形成されている。封止基板７は光を透過する基板から成り、例えば、ガラス又はプラスチックを用いることができる。なお、本実施形態においては、素子基板２側から封止基板７側に向けて光が発せられるトップエミッション型の有機ＥＬディスプレイであるため、封止基板７は光を透過する部材が用いられる。
【００２６】
素子基板２の表示部Ｄ１には、画素４を被覆するように保護膜８が形成されている。保護膜８は、隔壁５をも被覆するように形成されることで、各画素４に酸素又は水分が浸入するのを低減し、各画素４の特性が変化するのを抑制することができる。保護膜８は、例えば、窒化珪素、酸化珪素又は酸化窒化珪素等の無機絶縁材料から成る。さらに、保護膜８上にシール材９を介して封止基板７が貼り合わされている。なお、保護膜８は、各画素４の特性が変化するのを抑制するために、厚みが１μｍ以上に設定されている。
【００２７】
シール材９は、接着材としての機能を有し、硬化することによって素子基板２と封止基板７とを固着することができる。かかるシール材９は、例えば、アクリル樹脂、エポキシ樹脂、ウレタン樹脂又はシリコン樹脂等の光硬化性樹脂、あるいは熱硬化性の樹脂を用いることができる。なお、本実施形態においては、紫外線の照射により硬化する光硬化性のエポキシ樹脂を用いる。なお、シール材９は有機樹脂材料からなり、素子基板２と封止基板７とを強固に接着させるために、厚みが１μｍ以上に設定されている。
【００２８】
次に、図３に示すように、素子基板２と封止基板７との間に形成される各種層について説明する。なお、図３は、図２の長破線におけるＡ−Ａ断面図における一画素の断面図である。
【００２９】
素子基板２上には、ＴＦＴや電気配線等から成る回路層１０が形成されている。
【００３０】
回路層１０には、有機発光ダイオードＯＬＥＤに流れる電流量を調整する駆動トランジスタＴｄが含まれている。駆動トランジスタＴｄは、素子基板４上に形成されるゲート層１１と、素子基板４及びゲート層１１上に形成される第１絶縁膜１２と、第１絶縁膜１２上に形成されるチャネル層１３と、チャネル層１３上に形成されるソース・ドレイン層１４と、ソース・ドレイン層１４上に形成される第２絶縁膜１５とを備えている。
【００３１】
ゲート層１１は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、第１絶縁膜１２は、チャネル層１３とゲート層１１との間を絶縁する材料から成り、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。また、チャネル層１３は、半導体層であって、アモルファスシリコン（非晶質ケイ素）からなる。また、ソース・ドレイン層１４は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、ソース・ドレイン層１４の下には、アモルファスシリコンとソース・ドレイン層のコンタクトを良好にするため、例えばリンをドープしたアモルファスシリコンを形成させてもよい。また、第２絶縁膜１５は、ソース・ドレイン層１４を被覆するように形成されており、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。
【００３２】
また、回路層１０には、容量素子ＣＳが含まれている。容量素子ＣＳは、素子基板４上に形成される電極層の一層としての第１容量電極層１６と、第１容量電極層１６上に形成される誘電体層の一層としての第１誘電体層１７と、第１誘電体層１７上に形成される電極層の一層としての第２容量電極層１８と、第２容量電極層１８上に形成される誘電体層の一層としての第２誘電体層１９と、第２誘電体層１９上に形成される電極層の一層としての第３容量電極層２０とを備えている。
【００３３】
容量素子ＣＳは、第１容量電極層１６と第２容量電極層１８との電極間に電荷が蓄積される。また、第２容量電極層１８と第３容量電極層２０との電極間に電荷が蓄積される。
【００３４】
第１容量電極層１６、第２容量電極層１８は、例えば、銅、モリブデン、アルミウム、ニッケル又はチタン等の導体材料、あるいはこれらの合金等を単層、あるいは複数層を積層させてなる。また、第１誘電体層１７及び第２誘電体層１９は、第１容量電極層１６と第２容量電極層１８との間に介在され、例えば、窒化珪素又は酸化珪素等の絶縁材料からなる。なお、第１容量電極層１６とゲート層１１は、同一材料から構成されてもよい。第１誘電体層１７と第１絶縁膜１２は、同一材料から構成されてもよい。第２容量電極層１８とソース・ドレイン層１４は、同一材料から構成されてもよい。第２誘電体層１９と第２絶縁膜１５は、同一材料から構成されてもよい。
【００３５】
また、第３容量電極層２０は、例えば、銅、モリブデン、アルミニウム、ニッケル、チタン、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。第３電極層２０の一部は、第１誘電体層１７及び第２誘電体層１９を貫通して、第１容量電極層１６と接続されている。
【００３６】
また、回路層１１には、ゲート層１１とソース・ドレイン層１４、あるいは第２容量電極層１８とを電気的に接続する接続配線２１が形成されている。接続配線２１は、一部が第１絶縁膜１２及び第２絶縁膜１５を貫通してゲート層１１と接続され、一部が第２絶縁膜１５を貫通してソース・ドレイン層１４、あるいは第２容量電極層１８と接続されている。接続配線２１は、例えば、銅、モリブデン、ニッケル、チタン、アルミニウム、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。第一絶縁膜への貫通孔と第二絶縁膜への貫通孔は同時に形成することが可能であり、この構造をとることで、よりプロセスステップが少なく回路部を形成することが可能となる。
【００３７】
接続配線２１の一部は、平面視してチャネル層１３と重なる領域にまで延在して形成させることもできる。このとき、接続配線２１を、ゲート層１１と接続すると、接続配線２１とゲート層１１とを同電位に維持することができる。そして、ゲート層１１に後述するように、所定の電位を与えた場合、チャネル層１３に対して、チャネル層１３の下方に位置するゲート層１１側からと、チャネル層１３の上方に位置する接続配線２１側からの両方から電圧を受け、駆動トランジスタＴｄのオン特性を良好にすることができる。これにより、駆動トランジスタＴｄをより低い電圧で所望の電流を流すことが出来る。これにより、例えば画像信号を発生するＩＣの耐圧を下げて低コスト化することや、電源電圧を下げ、ディスプレイの消費電力を下げることが可能となり、パネル性能向上に寄与することが出来る。
【００３８】
また、ソース・ドレイン層１４上に形成される第２絶縁膜１５を貫通するコンタクト部２２が形成されている。コンタクト部２２は、後述するコンタクト電極層２３と接続され、コンタクト部はコンタクト電極層２３によって覆われることとなる。これにより、後述される平坦化膜の貫通孔を形成する場所がコンタクト部２２上となる。平坦化膜となる感光性樹脂の密着力は金属上の方が、第２絶縁膜１５の材料となる酸化ケイ素又は窒化珪素等の樹脂上よりすぐれており、貫通孔を安定して形成することが出来る。
【００３９】
また、回路層１０上には、回路層１０の表面の凹凸を低減するために平坦化膜２４が形成されている。回路層１０は、パターニングされた構造物であるため、その表面が凹凸に形成され、回路層１０上を平坦にしないと、回路層１０上に有機発光ダイオードＯＬＥＤを平らに設けることが困難となる。その結果、有機発光ダイオードＯＬＥＤを構成する各層の厚みを制御することが難しく、有機発光ダイオードＯＬＥＤが所望の色の光を発することができなくなる。これは、有機発光ダイオードＯＬＥＤが発する光の色が、有機発光ダイオードＯＬＥＤを構成する各層の厚みに依存するためである。そのため、回路層１０上に、平坦化膜２４を形成することで、回路層１０上に形成する有機発光ダイオードＯＬＥＤの厚みを制御しやすくしている。かかる平坦化膜２４は、例えばノボラック樹脂、アクリル樹脂、エポキシ樹脂又はシリコン樹脂等の絶縁性を有する有機材料を用いることができる。なお、平坦化膜２４の厚みは、例えば２μｍ以上５μｍ以下に設定されている。
【００４０】
平坦化膜２４には、平坦化膜２４を貫通する貫通孔としてのコンタクトホールＳが形成されている。かかるコンタクトホールＳは、上部よりも下部が幅狭に形成されている。コンタクトホールＳは、各画素４に形成されており、コンタクトホールＳの底部には、コンタクト部２２の一部が露出している。なお、コンタクト部２２は、例えば、銅、モリブデン、ニッケル、チタン、インジウム錫酸化物（ＩＴＯ）、金又はプラチナ等の導体材料、これらの合金等からなる。
【００４１】
コンタクトホールＳの内壁面には、コンタクト電極層２３が形成されている。コンタクト電極層２３は、コンタクト部２２と接続され、コンタクトホールＳの底部から平坦化膜２４の上面にかけて延在されている。そして、コンタクト電極層２３は、後述する第１電極層２５と間を空けて設けられている。なお、コンタクト電極層２３は、例えば、銅又はアルミニウム等の導電材料からなる。
【００４２】
そして、上述した絶縁物６が、非発光領域Ｒ２上に形成されている。具体的には、絶縁物６の一部は、コンタクト電極層２３と第１電極層２５との間に設けられている。また、絶縁物６の一部は、コンタクトホールＳに起因した窪みに充填されている。かかる絶縁物６は、例えば、フェノール樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料、或いは窒化珪素、酸化珪素又は酸化窒化珪素等の無機絶縁材料からなる。なお、絶縁物６の一部は、第１電極層２５と第２電極層２７との間に介在させ、両者が短絡するのを防止する機能を有している。仮に、第１電極層２５と第２電極層２７とが短絡すると発光層２６に電流が流れにくくなり、発光層２６が発光しなくなる。
【００４３】
図４は、有機発光ダイオードＯＬＥＤの構成を説明するための断面図である。発光領域Ｒ１に位置する平坦化膜２４上には、有機発光ダイオードＯＬＥＤが形成されている。図３及び図４に示すように、有機発光ダイオードＯＬＥＤは、第１電極層２５と、第１電極層２５上に形成された発光層２６と、発光層２６上に形成された第２電極層２７と、を含んで構成されている。ここで、発光領域Ｒ１は、第１電極層２５と第２電極層２７が直接接するとともに、第１電極層２５と第２電極層２７との間に電流が流れることで発光する領域のことをいう。
【００４４】
第１電極層２５は、平坦化膜２４上に形成される。第１電極層２５は、例えば、アルミニウム、銀、銅、金、ロジウム又はネオジム等の光高反射金属、あるいはこれらの合金等の光反射率の大きい材料から成る。このように、第１電極層２５を光反射率の大きい材料から構成することにより、トップエミッション型の有機発光ダイオードＯＬＥＤにおいては光取り出し効率を向上させることができる。なお、第１電極層２５の厚みは、例えば、５０ｎｍ以上５００ｎｍ以下に設定されている。
【００４５】
そして、発光領域Ｒ１に対応する第１電極層２５上に発光層２６が形成され、その上に第２電極層２７が形成される。また、発光層２６の一部は、発光領域Ｒ１に位置する第１電極層２７上から非発光領域Ｒ２に位置する絶縁物６の傾斜する側面にかけて形成されている。発光層２６は、複数の層から構成されている。本実施形態においては、発光層２６は、正孔注入層２８、正孔輸送層２９、有機発光層３０、電子輸送層３１及び電子注入層３２を順次積層した構成である。また、発光層２６の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。発光層２６が、例えば、赤色を発する場合について説明する。
【００４６】
この場合、正孔注入層２８は、例えば、酸化ニッケル、酸化チタン、フッ化炭素、銅フタロシアニン（ＣｕＰｃ）、或いは１，４，５，８，９，１２−ヘキサアザトリフェニレン又はこれにシアノ基などが結合した誘導体等の複素環化合物から成る。正孔注入層２８の厚みは、例えば５ｎｍ以上４０ｎｍ以下に設定されている。
【００４７】
また、正孔輸送層２９は、例えばＮ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）、４，４’−ビス[Ｎ−（ナフチル）−Ｎ−フェニル−アミノ]ビフェニル（α−ＮＰＤ）等の芳香族ジアミン化合物、および４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）等のスターバースト芳香族又は芳香族アミン化合物を用いることができる。正孔輸送層２９の厚みは、例えば、１０ｎｍ以上５０ｎｍ以下に設定されている。
【００４８】
また、有機発光層３０は、例えば、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等のホスト材料に、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム等の有機金属化合物、或いはＤＣＪＴＢ、クマリン、キナクリドン、フェナンスレン基を有するペリノン誘導体、或いはオリゴチオフェン誘導体又はペリレン誘導体等のドーパント材料を含有したものを用いることができる。有機発光層３０の厚みは、例えば２０ｎｍ以上４０ｎｍ以下に設定されている。
【００４９】
また、電子輸送層３１は、例えば、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエンを用いることができる。電子輸送層３１の厚みは、例えば２０ｎｍ以上６０ｎｍ以下に設定されている。
【００５０】
また、電子注入層３２は、例えば、フッ化リチウム、フッ化セシウム、フッ化炭素等を用いることができる。電子注入層３２の厚みは、例えば、０．５ｎｍ以上２ｎｍ以下に設定されている。
【００５１】
発光層２６上には、第２電極層２７が形成されている。第２電極層２７は、発光層２６の上面側から光を取り出すために、例えば、インジウム錫酸化物（ＩＴＯ）、錫酸化物等の光透過性を有する導電材料を用いて形成される。また、第２電極層２７が、例えば、マグネシウム、銀、アルミニウム又はカルシウム等の材料から成る場合、その厚みを１００ｎｍ以下にすることによって、光透過性の電極とすることができる。このようにして、第２電極層２７は、発光層２６の発する光が透過する。そして、透過した光は、画像表示装置１の外部に放出される。
【００５２】
発光層２６は、第１電極層２５と第２電極層２７との間に電流が流れ、発光層２６中に注入された正孔と電子とが結合することによって励起されて発光する。そして、発光層２６が発する光が第１電極層２５と第２電極層２７との間で定在波となって共振し、発光する光を強めるために、発光層２６の厚みが調整されている。
【００５３】
＜画像表示装置の製造方法＞
次に、図３に示される構成を有する画像表示装置の製造方法について説明する。図５〜図１１は、本実施の形態にかかる画像表示装置の工程断面図である。
【００５４】
最初に、図５（Ａ）に示すように、例えばガラスからなる素子基板２を準備する。そして、図５（Ｂ）に示すように、素子基板２上に、回路層１１に含まれるゲート層１１及び第１容量電極層１６を形成する。なお、ゲート層１１及び第１容量電極層１６は、例えば銅等の導電材料から成る金属層をパターニングして得られる。つまり、ゲート層１１及び第１容量電極層１６は、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等の薄膜形成技術、フォトリソグラフィー法、エッチング法又はレーザー加工法等の薄膜加工技術を用いて、所定パターンに形成される。そのため、ゲート層１１及び第１容量電極層１６は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、ゲート層１１及び第１容量電極層１６を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。
【００５５】
次に、図５（Ｃ）に示すように、ゲート層１１及び第１容量電極層１６を被覆するように、例えばＣＶＤなどの薄膜形成技術を用いて、例えば窒化珪素から成る第１絶縁被加工膜１２ｘを形成する。そして、図６（Ａ）に示すように、第１絶縁被加工膜１２ｘ上であって、ゲート１１と重なる箇所に、薄膜形成技術及び薄膜加工技術を用いて、例えばアモルファスシリコンから成るチャネル層１３を形成する。チャネル層１３上層には、ソース・ドレインとのコンタクトを良好にするため、例えばリンをドープしたアモルファスシリコンを形成してもよい。
【００５６】
次に、図６（Ｂ）に示すように、第１絶縁被加工膜１２ｘ上からチャネル層１３上にかけて、ソース・ドレイン層１４を形成する。ソース・ドレイン層１４は、ソースとしての機能とドレインとしての機能を奏するように、チャネル層１３上で二つに分離されて形成される。また、第１絶縁被加工膜１２ｘ上であって、第１容量電極層１６と重なる領域に第２容量電極層１８が形成される。ソース・ドレイン層１４及び第２容量電極層１８は、例えば銅等の導電材料から成る金属層をパターニングして得られるため、同一材料から形成することができる。このように、ソース・ドレイン層１４及び第２容量電極層１８を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。前述、例えばリンをドープしたアモルファスシリコンを形成した場合は、ソース・ドレインをチャネル層１３の上で分離したように、リンをドープしたアモルファスシリコンもチャネル層１３の上で、例えばドライエッチングにより分離する。
【００５７】
次に、図７（Ａ）に示すように、ソース・ドレイン層１４及び第２容量電極層１８を被覆するように、薄膜形成技術を用いて、例えば窒化珪素から成る第２絶縁被加工膜１５ｘを形成する。そして、第２絶縁被加工膜１５ｘの一部に対して、薄膜加工技術を用いて、ビア孔を形成する。なお、図７（Ａ）に示す破線箇所がビア孔を形成する箇所となる。具体的には、各画素において、ソース・ドレイン層１４上に位置する第２絶縁被加工膜１５ｘの一部であって、後述するようにコンタクト部２２が形成される箇所Ｐｘ１と、ゲート層１１と重なる領域であって、第１絶縁被加工膜１２ｘ及び第２絶縁被加工膜１５ｘが積層されている箇所Ｐｘ２と、第２容量電極層１８と重なる領域であって、第２絶縁被加工膜１５ｘの一部である箇所Ｐｘ３と、第１容量電極層１６と重なる領域であって、第１絶縁被加工膜１２ｘ及び第２絶縁被加工膜１５ｘが積層されている箇所Ｐｘ４である。
【００５８】
次に、図７（Ｂ）に示すように、第２絶縁被加工膜１５ｘに対して、薄膜加工技術を用いて、第２絶縁加工膜１５ｘ、或いは第２絶縁被加工膜１５ｘ及び第１絶縁被加工膜１２ｘを貫通するビア孔Ｐ１、Ｐ２、Ｐ３、Ｐ４を形成する。
【００５９】
次に、図８（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、ビア孔Ｐ１に例えばインジウム錫酸化物（ＩＴＯ）から成るコンタクト部２２を形成する。また、同様にして、ビア孔Ｐ２及びビア孔Ｐ３に、接続配線２１を形成する。また、ビア孔Ｐ４に、第３容量電極層２０を形成する。コンタクト部２２、接続配線２１及び第３容量電極層２０は、ビア孔を形成した基板上に例えばインジウム錫酸化物（ＩＴＯ）等の導電材料から成る金属層を形成し、該金属層をパターニングして得られる。そのため、コンタクト部２２、接続配線２１及び第３容量電極層２０は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、コンタクト部２２、接続配線２１及び第３容量電極層２０を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。
【００６０】
次に、図８（Ｂ）に示すように、コンタクト部２２、接続配線２１及び第３容量電極層２０を被覆するように、薄膜形成技術及び薄膜加工技術を用いて、例えばノボラック樹脂から成り、コンタクトホールＳを有する平坦化膜２４を形成する。なお、コンタクトホールＳの底部には、接続配線２１が露出した状態となる。
【００６１】
次に、図９（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、コンタクトホールＳの内壁面から平坦化膜２４の上面にかけて、例えばアルミ二ウムから成るコンタクト電極層２３を形成する。かかるコンタクト電極層２３は、コンタクトホールＳの底面から露出するコンタクト部２２と接続する。また、同様にして、平坦化膜２４上であって、発光領域Ｒ１に対応する箇所に、例えばアルミ二ウムから成る第１電極層２５を形成する。そのため、コンタクト電極層２３及び第１電極層２５は、一層の金属層をパターニングして得られるため、同一材料から形成することができる。このように、コンタクト電極層２３及び第１電極層２５を同時に形成することができ、それぞれを別々に形成するよりも製造工程を簡略化することができる。なお、各画素において、コンタクト電極層２３と第１電極層２５は、両者の間に距離を空けて配設されている。そのため、コンタクト電極層２３と第１電極層２５との間には、平坦化膜２４の一部が露出している。
【００６２】
次に、図９（Ｂ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、コンタクト電極層２３、露出する平坦化膜２４及び第１電極層２５上であって、非発光領域Ｒ２に対応する箇所に、例えば、窒化珪素から成る絶縁物６を形成する。絶縁物６は、コンタクト電極層２４の一部、及び第１電極層２５の一部を露出するようにパターニングして形成される。
【００６３】
次に、図１０（Ａ）に示すように、薄膜形成技術及び薄膜加工技術を用いて、各画素を取り囲むように絶縁物６上に、例えばノボラック樹脂から成る隔壁５を形成する。隔壁５は、上部よりも下部が幅狭になるように形成される。そして、図１０（Ｂ）に示すように、例えば蒸着法を用いて、第１電極層２５上に、発光層２６を形成する。具体的には、発光層２６を形成する際は、蒸着マスクを隔壁５上に載置する。そして、各画素４を、赤色、緑色又は青色と発光する色に応じた有機材料を塗り分けることができる。
【００６４】
次に、図１１（Ａ）に示すように、発光層２６上から絶縁物６上にかけて、例えば、マグネシウムと銀との合金からなる第２電極層２７を形成する。第２電極層２７を形成する際は、蒸着マスクを用いずに、表示部Ｄ１全面に第２電極層２７を構成する材料を被着させる。そして、発光層２６上から絶縁物６上を介してコンタクト電極層２３上にまで形成することができる。このようにして、各画素４に有機発光ダイオードＯＬＥＤを形成することができる。そして、第２電極層２７とコンタクト電極層２３とを直接接続することにより、第２電極層２７とコンタクト電極層２３とを電気的に接続することができる。
【００６５】
さらに、図１１（Ｂ）に示すように、例えば、スパッタリング法又はＣＶＤ法を用いて、表示部Ｄ１上に有機発光ダイオードＯＬＥＤが劣化しないように保護膜８を形成する。有機発光ダイオードＯＬＥＤを保護膜８で被覆することにより、外気から有機発光ダイオードＯＬＥＤが晒されるのを防止することができる。
【００６６】
次に、ガラスからなる封止基板７を準備する。そして、封止基板７上に、例えば、ディスペンサ法又はスクリーン印刷法を用いて、未硬化のシール材を塗布する。このようにして、未硬化のシール材が塗布された状態の封止基板７を準備することができる。
【００６７】
次に、上述した工程により得られた積層体を有する素子基板２と未硬化のシール材が塗布された封止基板７の両方を用意する。そして、両基板を位置合わせして、両基板を未硬化のシール材を介して貼り合わせる。なお、封止基板７を未硬化のシール材によって、素子基板２に貼り合わせる作業は、例えば窒素ガス又はアルゴンガス等の不活性ガス中や、高真空中で行うことによって、素子基板２と封止基板７との間に酸素や水分が含まれるのを抑制することができる。
【００６８】
さらに、未硬化のシール材を硬化させて、素子基板２と封止基板７の両者を固着させることができる。ここで、未硬化のシール材が硬化することにより、シール材９となる。このようにして、有機ＥＬディスプレイ装置を作製することができる。そして、素子基板２の非表示領域Ｄ２上に実装回路３を実装することで、画像表示装置１を作製することができる。
【００６９】
＜画素回路の動作＞
次に、有機発光ダイオードＯＬＥＤの発光動作について説明する。なお、図５は、本実施形態に係る画像表示装置の一画素に対応する画素回路を示す図面である。画素回路は、回路層１１内に位置する。なお、図５、図７〜図１１では、有機発光ダイオードＯＬＥＤの容量をＣＯＬＥＤとして表している。有機発光ダイオードＯＬＥＤは、電流が流れる向きと反対方向に電圧が加わると容量として機能する。画素４は、素子基板２上にマトリックス状に配列されており、各画素回路についても各画素４に対応して素子基板２上にマトリックス状に配列される。
【００７０】
本画素回路は、ｎ型ＴＦＴを用いたアノードコモンのトップエミッション構造に関する４ＴＦＴ画素回路である。画素は、有機発光ダイオードＯＬＥＤ、４つのＴＦＴを制御するための各種配線、及び容量素子を含んで構成されている。ここで、４つのＴＦＴとは、ドライバ素子としての駆動トランジスタＴｄと、駆動トランジスタＴｄのドレイン・ソース間に電流が流れ始める駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出するときに用いる閾値電圧検出トランジスタＴｔｈと、容量素子に蓄積された電荷を抜くための第１スイッチングトランジスタＴＳ１と、画像データを供給する第２スイッチングトランジスタＴＳ２である。
【００７１】
ここで、各種配線とは、有機発光ダイオードＯＬＥＤの両端に電位差を生じさせる電源線ＶＤＤと、閾値電圧検出トランジスタＴｔｈ及び第２スイッチングトランジスタＴＳ２のオン・オフを制御するＴｔｈ制御線Ｌｔｈと、第１スイッチングトランジスタＴＳ１のオン・オフを制御する走査線ＬＳと、画像データを供給する画像信号線ＬＧと、基準電位に接続される基準線ＬＢである。なお、本実施形態に係る基準線ＬＢは、アースに接続される。ここで、容量素子は、第１容量素子Ｃｓ１と、第２容量素子Ｃｓ２と、第３容量素子Ｃｓ３である。
【００７２】
画像信号線ＬＧは、Ｘドライバ３ａと接続されている。Ｘドライバ３ａからは、素子基板２の短手方向に沿って多数の画像信号線ＬＧが延在されている。一つの画像信号線ＬＧは、短手方向に沿った一ラインの複数の画素と接続されている。そして、Ｘドライバ３ａから各画像信号線ＬＧに画像に応じた画像データが供給される。
【００７３】
走査線ＬＳ及びＴｔｈ制御線Ｌｔｈは、Ｙドライバ３ｂと接続されている。Ｙドライバ３ｂからは、素子基板２の長手方向に沿って多数の走査線ＬＳ及びＴｔｈ制御線Ｌｔｈが延在されている。一つの走査線ＬＳ及び一つのＴｔｈ制御線Ｌｔｈは、長手方向に沿った一ラインの複数の画素と接続されている。そして、Ｙドライバ３ｂから各走査線ＬＳとＴｔｈ制御線Ｌｔｈに制御信号が供給される。なお、電源線ＶＤＤは、画像データが書き込まれる同時に書き込まれる画素回路において共通に接続されている。そして、電源線ＶＤＤは、例えば、フレキシブルプリント基板を介して外部から電源が供給される。
【００７４】
図５に示すように、電源線ＶＤＤと基準線ＬＢの間に、有機発光ダイオードＯＬＥＤと駆動トランジスタＴｄが直列に接続されている。つまり、有機発光ダイオードＯＬＥＤのカソードと駆動トランジスタＴｄのドレインが接続され、有機発光ダイオードＯＬＥＤのアノードと電源線ＶＤＤが接続される。駆動トランジスタＴｄのソースは、基準線ＬＢと接続される。
【００７５】
閾値電圧検出トランジスタＴｔｈの一端は、有機発光ダイオードＯＬＥＤのカソードと駆動トランジスタＴｄのドレインとの間に接続される。閾値電圧検出トランジスタＴｔｈの他端は、駆動トランジスタＴｄのゲートと第１容量素子Ｃｓ１の一端の間に接続される。また、閾値電圧検出トランジスタＴｔｈのゲートは、Ｔｔｈ制御線Ｌｔｈと接続される。そして、閾値電圧検出トランジスタＴｔｈは、Ｔｔｈ制御線Ｌｔｈからの信号に応じて、オン状態又はオフ状態に切り替えられる。
【００７６】
第１スイッチングトランジスタＴＳ１の一端は、第１容量素子Ｃｓ１の他端と第２スイッチングトランジスタＴＳ２の一端との間に接続される。第１スイッチングトランジスタＴＳ１の他端は、基準線ＬＢと接続される。第１スイッチングトランジスタＴＳ１のゲートは、Ｔｔｈ制御線Ｌｔｈと接続される。そして、第１スイッチングトランジスタＴＳ１は、Ｔｔｈ制御線Ｌｔｈからの信号に応じて、オン状態又はオフ状態に切り替えられる。
【００７７】
第２スイッチングトランジスタＴＳ２の一端は、第１容量素子Ｃｓ１の他端と接続される。第２スイッチングトランジスタＴＳ２の他端は、画像信号線ＬＧと接続される。また、第２スイッチングトランジスタＴＳ２のゲートは、走査線ＬＳと接続される。そして、第２スイッチングトランジスタＴＳ２は、走査線ＬＳからの信号に応じて、オン状態又はオフ状態に切り替えられる。スイッチングトランジスタＴＳ２がオン状態のときに、画像信号線ＬＧから画像データが供給されると、容量素子に画像データに応じた電荷が蓄積される。
【００７８】
第２容量素子Ｃｓ２と第３容量素子Ｃｓ３の一端同士が接続され、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３の他端同士が接続される。そして、第２容量素子Ｃｓ２の一端と第３容量素子Ｃｓ３の一端は、第２スイッチングトランジスタＴＳ２の一端と第１容量素子Ｃｓ１の他端との間に接続される。また、第２容量素子Ｃｓ２の他端と第３容量素子Ｃｓ３の他端は、基準線ＬＢに接続される。
【００７９】
図６は、図５の画素回路の動作を示すタイミングチャートである。図６に示されるように、一の画像データを表示するための単位フレーム期間は、容量ＣＯＬＥＤに電荷を蓄積する準備期間Ｔ１と、容量素子の電荷を抜く初期化期間Ｔ２と、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出するための閾値検出期間Ｔ３と、画素回路に画像データを書き込むための書込み期間Ｔ４と、有機発光ダイオードＯＬＥＤが発光する発光期間Ｔ５とから構成されている。なお、書込み期間Ｔ４における画像信号線ＬＧの電位は、各有機発光ダイオードＯＬＥＤの発光輝度によって決まる任意の値であるため、図６では、当該電位が存在し得る範囲にハッチングが便宜的に付されている。
【００８０】
以下では、図７〜１１を参照して、図６の期間Ｔ１〜Ｔ５について説明する。
【００８１】
（準備期間）
図７では、有機発光ダイオードＯＬＥＤの容量ＣＯＬＥＤに電荷を蓄積する準備期間Ｔ１での画素回路における電流の流れが示されている。
【００８２】
図７に示すように、基準線ＬＢから駆動トランジスタＴｄを介して容量ＣＯＬＥＤに電荷が蓄積される。
【００８３】
ここで、準備期間Ｔ１における各ＴＦＴを制御するための各種配線の電位について説明する。まず、電源線ＶＤＤの電位を負電位（−Ｖｐ）とする、Ｔｔｈ制御線Ｌｔｈ、走査線ＬＳ、及び画像信号線ＬＧの電位を低電位（ＶｇＬ）とする。そして、駆動トランジスタＴｄをオン状態とする。また、閾値電圧検出トランジスタＴｔｈ、第１スイッチングトランジスタＴＳ１、及び第２スイッチングトランジスタＴＳ２をオフ状態とする。
【００８４】
準備期間Ｔ１において、各種配線の電位をこのように制御することによって、電源線ＶＤＤの電位を基準線ＬＢよりも低い電位とし、駆動トランジスタＴｄをオン状態とする。そして、有機発光ダイオードＯＬＥＤに逆バイアスを印加し、基準線ＬＢから駆動トランジスタＴｄを介して容量ＣＯＬＥＤに電荷を蓄積する。
【００８５】
（初期化期間）
図８では、第１容量素子Ｃｓ１、第２容量素子Ｃｓ２、及び第３容量素子Ｃｓ３の電荷が抜ける初期化期間Ｔ２での画素回路における電流の流れが示されている。
【００８６】
図８に示すように、第１容量素子Ｃｓ１、第２容量素子Ｃｓ２、及び第３容量素子Ｃｓ３の電荷が基準線ＬＢに抜ける。
【００８７】
ここで、初期化期間Ｔ２における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、負電位（−Ｖｐ）に維持される。Ｔｔｈ制御線Ｌｔｈの電位は、低電位（ＶｇＬ）から高電位（ＶｇＨ）に切り替えられる。走査線ＬＳと画像信号線ＬＧの電位は、負電位（ＶｇＬ）に維持される。駆動トランジスタＴｄ、閾値電圧検出トランジスタＴｔｈ、及び第１スイッチングトランジスタＴＳ１をオン状態とする。また、第２スイッチングトランジスタＴＳ２をオフ状態とする。
【００８８】
初期化期間Ｔ２では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓ１に蓄積された電荷の一部は、閾値電圧検出トランジスタＴｔｈ及び駆動トランジスタＴｄを介して基準線ＬＢに抜ける。また、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積された電荷は、第１スイッチングトランジスタＴＳ１を介して基準線ＬＢに抜ける。
【００８９】
（閾値電圧検出期間）
図９では、第１容量素子Ｃｓ１に駆動トランジスタＴｄの閾値電圧に対応する電荷が蓄積される閾値電圧検出期間Ｔ３での画素回路における電流の流れが示されている。
【００９０】
図９に示すように、容量ＣＯＬＥＤ及び第１容量素子Ｃｓ１に残存する電荷が駆動トランジスタＴｄを介して抜け、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。
【００９１】
ここで、閾値電圧検出期間Ｔ３における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、負電位（−Ｖｐ）からゼロ電位（０Ｖ）に切り替えられる。Ｔｔｈ制御線Ｌｔｈの電位は、高電位（ＶｇＨ）に維持される。走査線ＬＳ及び画像信号線ＬＧの電位は、低電位（ＶｇＬ）に維持される。閾値電圧検出期間Ｔ３の前半では、各種配線の電位をこのように制御することによって、駆動トランジスタＴｄ、閾値電圧検出トランジスタＴｔｈ、及び第１スイッチングトランジスタＴＳ１がオン状態とする。第２スイッチングトランジスタＴＳ２をオフ状態とする。また、閾値電圧検出期間Ｔ３の後半では、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。
【００９２】
閾値電圧検出期間Ｔ３では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓ１に残存する電荷、及び容量ＣＯＬＥＤに蓄積されている電荷が駆動トランジスタＴｄを介して基準線ＬＢに抜ける。具体的には、駆動トランジスタＴｄのゲート・ソース間の電位が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで、第１容量素子Ｃｓ１及び容量ＣＯＬＥＤの電荷が抜ける。そして、駆動トランジスタＴｄがオン状態からオフ状態に切り替わる。このとき、第１容量素子Ｃｓ１には、駆動トランジスタＴｄの閾値電圧Ｖｔｈに応じた電荷が蓄積される。
【００９３】
その結果、期間Ｔ３では、駆動トランジスタＴｄの閾値電圧に応じた電荷が第１容量素子Ｃｓ１に蓄積されて、画素ごとに異なる駆動トランジスタＴｄの閾値電圧Ｖｔｈのばらつきが補償される。
【００９４】
（書込み期間）
図１０では、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に画像データに応じた電荷が蓄積される書込み期間Ｔ４での画素回路における電流の流れが示されている。
【００９５】
図１０に示すように、画像信号線ＬＧから第２スイッチングトランジスタＴＳ２を介して、第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に画像データに応じた電荷を蓄積する。
【００９６】
ここで、書込み期間Ｔ４における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位は、ゼロ電位（０Ｖ）に維持される。Ｔｔｈ制御線Ｌｔｈは、高電位（ＶｇＨ）から低電位（ＶｇＬ）に切り替えられる。走査線ＬＳ及び画像信号線ＬＧは、低電位から高電位に切り替えられる。駆動トランジスタＴｄ及び第２スイッチングトランジスタＴＳ２をオン状態とする。閾値電圧検出トランジスタＴｔｈ及び第１スイッチングトランジスタＴＳ１をオフ状態とする。
【００９７】
書込み期間Ｔ４では、各種配線の電位をこのように制御することによって、画像信号線ＬＧから画像データを第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に供給し、画像データに応じた電荷を第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積する。また、第１容量素子Ｃｓ１に蓄積された駆動トランジスタＴｄの閾値電圧Ｖｔｈに応じたで電荷に基づいて、駆動トランジスタＴｄをオン状態とし、容量ＣＯＬＥＤに残存する電荷を駆動トランジスタＴｄを介して基準線ＬＢに放出する。
【００９８】
（発光期間）
図１１では、有機発光ダイオードＯＬＥＤが発光する発光期間Ｔ５での画素回路における電流の流れが示されている。
【００９９】
図１１に示すように、電源線ＶＤＤから有機発光ダイオードＯＬＥＤ及び駆動トランジスタＴｄを介して基準線ＬＢに電流が流れ、有機発光ダイオードＯＬＥＤが発光する。
【０１００】
ここで、発光期間Ｔ５における各ＴＦＴを制御するための各種配線の電位について説明する。電源線ＶＤＤの電位をゼロ電位（０Ｖ）から正電位（ＶＤＤ）に切り替える。Ｔｔｈ制御線Ｌｔｈ、走査線ＬＳ、及び画像信号線ＬＧを低電位（ＶｇＬ）とする。駆動トランジスタＴｄをオン状態とする。また、閾値電圧検出トランジスタＴｔｈ、第１スイッチングトランジスタＴＳ１、及び第２スイッチングトランジスタＴＳ２をオフ状態とする。
【０１０１】
発光期間Ｔ５では、各種配線の電位をこのように制御することによって、第１容量素子Ｃｓに蓄積された駆動トランジスタＴｄの閾値電圧に応じた電荷、および第２容量素子Ｃｓ２及び第３容量素子Ｃｓ３に蓄積された画像データに応じた電荷に起因して、駆動トランジスタＴｄがオン状態となる。かかる駆動トランジスタＴｄは、有機発光ダイオードＯＬＥＤが画像データに応じた輝度で発光するように導通制御されている。そして、電源線ＶＤＤの電位を高電位にすると、有機発光ダイオードＯＬＥＤに画像データに応じた電流が流れ、有機発光ダイオードＯＬＥＤが発光する。
【０１０２】
上述したように、画像信号線ＬＧから供給される画像データに応じた電荷を第２容量素子Ｃｓ２と第３容量素子Ｃｓ３に蓄積することができる。第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を、第２スイッチングトランジスタＴＳ２の一端と基準線ＬＢとの間において電気的に並列に接続することにより、容量素子に蓄積される電荷量を大きくすることができる。
【０１０３】
本実施形態に係る画像表示装置によれば、容量素子ＣＳは、第１容量電極層１６と第２容量電極層１８との電極間に電荷が蓄積される。また、第２容量電極層１８と第３容量電極層２０との電極間に電荷が蓄積される。つまり、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を上下方向に積層することにより、画素内に設けられる容量が形成される領域を小さくすることができ、画素内の回路層の配置構成の自由度を向上させることができる。また、第２容量素子Ｃｓ２と第３容量素子Ｃｓ３を積層することにより、画像データの供給する電位をこれまでよりも低く設定することができ、ひいてはＸドライバ３ａを小さなものを用いることが出来る。その結果、画像表示装置全体を小型化することができる。
【０１０４】
また、本実施形態に係る画像表示装置によれば、画像データに応じた電荷をこれまでよりも効率良く容量素子に蓄積することができるため、各画素の発光輝度を向上させることができる。また、各画素に流す電流量を小さくしても、所望する発光輝度が得られるため、各画素に流す電流量を小さくし、発光層を構成する有機発光材料の劣化を抑制し、画像表示装置の製品寿命を長くすることもできる。
【０１０５】
さらに、本実施形態に係る画像表示装置によれば、ボトムエミッション構造の画像表示装置と比較して、回路層と有機発光ダイオードの位置関係を、上下方向重ねて配置するとともに、更に容量素子を積層構造としたことにより、効果的に開口率を上げることができる。
【０１０６】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。上述した実施形態においては、第１電極層が共通電極であるアノードコモンの画像表示装置について説明したが、本発明の作用効果を奏するのであれば、隔壁を有さないトップエミッション構造であって、且つ第２電極層が全画素で共通電極となるカソードコモンの画像表示装置であってもよい。なお、上述した実施形態においては、有機ＥＬディスプレイ装置を例に挙げて説明したが、本発明の作用効果を奏するのであれば、液晶素子を用いた画像表示装置に適用してもよい。
【符号の説明】
【０１０７】
１ 画像表示装置
２ 素子基板
３ 実装回路
４ 画素
５ 隔壁
６ 絶縁物
７ 封止基板
８ 保護膜
９ シール材
１０ 回路層
１１ ゲート層
１２ 第１絶縁膜
１３ チャネル層
１４ ソース・ドレイン層
１５ 第２絶縁膜
１６ 第１容量電極層
１７ 第１誘電体層
１８ 第２容量電極層
１９ 第２誘電体層
２０ 第３容量電極層
２１ 接続配線
２２ コンタクト部
２３ コンタクト電極層
２４ 平坦化膜
２５ 第１電極層
２６ 発光層
２７ 第２電極層
２８ 正孔注入層
２９ 正孔輸送層
３０ 有機発光層
３１ 電子輸送層
３２ 電子注入層
Ｄ１ 表示部
Ｄ２ 実装部
Ｒ１ 発光領域
Ｒ２ 非発光領域
Ｄ１ 表示部
Ｓ コンタクトホール
ＯＬＥＤ 有機発光ダイオード
Ｔｄ 駆動トランジスタ
Ｔｔｈ 閾値電圧検出トランジスタ
ＴＳ１ 第１スイッチングトランジスタ
ＴＳ２ 第２スイッチングトランジスタ
ＣＳ 容量素子
ＶＤＤ 電源線
Ｌｔｈ Ｔｔｈ制御線
ＬＧ 画像信号線
ＬＳ 走査線
ＬＢ 基準線
Ｃｓ１ 第１容量
Ｃｓ２ 第２容量
Ｃｓ３ 第３容量
【特許請求の範囲】
【請求項１】
電流が流れることで発光する発光素子と、
電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、
前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、
前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、
前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記ドライバ素子は、ゲート層と当該ゲート層上に形成される第１絶縁層と、前記第１絶縁層上に形成されるチャネル層と、前記第１絶縁層上から前記チャネル層上まで形成されるソース・ドレイン層とを備え、
前記チャネル層上に、前記ゲート層と接続される接続配線が延在して形成されることを特徴とする画像表示装置。
【請求項３】
請求項２に記載の画像表示装置において、
前記接続配線の一部と前記容量素子の電極層の一部とが接続されていることを特徴とする画像表示装置。
【請求項４】
請求項２に記載の画像表示装置において、
前記ソース・ドレイン層の一部と前記発光素子の一部とが電気的に接続されることを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、
前記ソース・ドレイン層と前記発光素子との間に、前記接続配線と同一材料のコンタクト部が形成されていることを特徴とする画像表示装置。
【請求項６】
請求項１に記載の画像表示装置において、
前記容量素子は、前記発光素子に流れる電流量に応じた電荷が蓄積されることを特徴とする画像表示装置。
【請求項７】
請求項１に記載の画像表示装置において、
前記発光素子の発光期間に前記容量素子に蓄積された電荷に基づいて前記ドライバ素子がオン状態となり前記発光素子が発光することを特徴とする画像表示装置。
【請求項１】
電流が流れることで発光する発光素子と、
電圧を印加することで、前記発光素子に流れる電流量を調整するドライバ素子と、
前記ドライバ素子に対して印加する前記電圧に応じた電荷が蓄積されるとともに、複数の誘電体層を電極層を介して積層してなる容量素子とを備え、
前記ドライバ素子及び前記容量素子は、平面視して離間するように設けられており、
前記容量素子上に前記発光素子が重なるように形成されていることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記ドライバ素子は、ゲート層と当該ゲート層上に形成される第１絶縁層と、前記第１絶縁層上に形成されるチャネル層と、前記第１絶縁層上から前記チャネル層上まで形成されるソース・ドレイン層とを備え、
前記チャネル層上に、前記ゲート層と接続される接続配線が延在して形成されることを特徴とする画像表示装置。
【請求項３】
請求項２に記載の画像表示装置において、
前記接続配線の一部と前記容量素子の電極層の一部とが接続されていることを特徴とする画像表示装置。
【請求項４】
請求項２に記載の画像表示装置において、
前記ソース・ドレイン層の一部と前記発光素子の一部とが電気的に接続されることを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、
前記ソース・ドレイン層と前記発光素子との間に、前記接続配線と同一材料のコンタクト部が形成されていることを特徴とする画像表示装置。
【請求項６】
請求項１に記載の画像表示装置において、
前記容量素子は、前記発光素子に流れる電流量に応じた電荷が蓄積されることを特徴とする画像表示装置。
【請求項７】
請求項１に記載の画像表示装置において、
前記発光素子の発光期間に前記容量素子に蓄積された電荷に基づいて前記ドライバ素子がオン状態となり前記発光素子が発光することを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−２５６５３８（Ｐ２０１０−２５６５３８Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０５１６４（Ｐ２００９−１０５１６４）
【出願日】平成２１年４月２３日（２００９．４．２３）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２３日（２００９．４．２３）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]