磁気センサ及びその製造方法
【課題】センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性が安定して得られ、作製工程が複雑化しない、磁気センサを提供する。
【解決手段】抵抗素子を直列に接続した通電経路単位４１，４２，４３，４４のそれぞれに関し、一方端部は電源端子Ｖｃｃに電気的に接続され、他方端部は接地端子ＧＮＤに電気的に接続され、抵抗素子同士の接続部は出力端子Ｖｏ１〜Ｖｏ４に電気的に接続される。通電経路単位のそれぞれを構成する複数の抵抗素子の少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、電源端子は全ての通電経路単位につき共通化され、接地端子は全ての通電経路単位につき共通化される。全ての通電経路単位は絶縁膜の一方の面に接して形成され、絶縁膜の他方の面に接して配置された導電膜を用いて、電源端子共通化のための電源接続配線及び接地端子共通化のための接地接続配線が形成される。
【解決手段】抵抗素子を直列に接続した通電経路単位４１，４２，４３，４４のそれぞれに関し、一方端部は電源端子Ｖｃｃに電気的に接続され、他方端部は接地端子ＧＮＤに電気的に接続され、抵抗素子同士の接続部は出力端子Ｖｏ１〜Ｖｏ４に電気的に接続される。通電経路単位のそれぞれを構成する複数の抵抗素子の少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、電源端子は全ての通電経路単位につき共通化され、接地端子は全ての通電経路単位につき共通化される。全ての通電経路単位は絶縁膜の一方の面に接して形成され、絶縁膜の他方の面に接して配置された導電膜を用いて、電源端子共通化のための電源接続配線及び接地端子共通化のための接地接続配線が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加される外部磁界を検知し、該外部磁界に応じた出力が得られるように構成された磁気センサに関するものである。
【背景技術】
【０００２】
小型化及び高精度検出に有利な磁気センサとして、特定方向に細長いパターン状に形成された磁気抵抗効果膜からなる磁気抵抗効果素子［または磁気抵抗素子］（ＭＲ素子）を含み、電源端子と接地端子との間に電圧を印加することにより、出力端子から印加外部磁界に応じた出力が得られるように構成されたものが用いられている（たとえば特許文献１及び特許文献２参照）。このような磁気センサには更なる小型化が要請されている。
【０００３】
たとえば、携帯端末機器（携帯電話機、スマートフォン、携帯型パーソナルコンピュータ等）に内蔵される小型カメラには、オートフォーカス機能又は光学ズーム機能を実現するために、光学レンズ（または光学レンズ群）を光軸方向に移動させる駆動力を発現するためのアクチュエータが用いられている。このアクチュエータには、上記のようなＭＲ素子を用いた磁気センサと多極磁石との組合せを持つリニアエンコーダから出力される位置検知信号が入力される。高精度のオートフォーカス機能又は光学ズーム機能を得るためには、光学レンズを非常に細かいピッチで移動させる制御を行うことが要求される。このため、リニアエンコーダにおいて、位置検知精度を高めるため、多極磁石の着磁ピッチひいてはＭＲ素子を含む抵抗素子の配列ピッチを微細化することが必要となる。
【０００４】
このように、リニアエンコーダまたは同様な原理によるロータリーエンコーダを構成するのに使用される磁気センサには、ＭＲ素子等の抵抗素子の配列ピッチを更に微細化することが要請されている。このＭＲ素子等の抵抗素子の配列ピッチの微細化は、磁気センサの小型化にも寄与する。
【０００５】
以上のような磁気センサに用いられるＭＲ素子を構成する磁気抵抗効果膜としては、異方性磁気抵抗効果（ＡＭＲ）を発揮し、単層構成が可能な、Ｎｉ−Ｆｅ合金膜およびＮｉ−Ｆｅ−Ｃｏ合金膜等の膜を使用することができる（たとえば特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２９９００号公報
【特許文献２】特開２００８−９６３５８号公報
【特許文献３】特開平９−６３８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載の磁気センサでは、検知精度を高めるために、複数のＭＲ素子を絶縁膜を介して積層することで配列している。このため、ＭＲ素子の数が多くなると、多数の磁気抵抗効果膜と絶縁膜とを積層させることが必要となり、各絶縁膜に形成されたスルーホールを介してＭＲ素子を接続することが必要になり、作製工程が複雑化するという不利がある。更に、複数のＭＲ素子が互いに異なる層の磁気抵抗効果膜を用いて形成されるので、高いセンサ特性を安定して得ることが困難であるという不利もある。
【０００８】
また、上記特許文献２には、磁気センサ（磁気検出装置）において、ＭＲ素子の端部に設けられる電極層と電源パッドとを基板上の電源配線層を介して接続すること、及び固定抵抗素子の端部に設けられる電極層と接地パッドとを基板上の接地配線層を介して接続することが開示されている。更に、特許文献２には、ＭＲ素子及び固定抵抗素子等の抵抗素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献２には、抵抗素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。更に、特許文献２に記載の磁気センサでは、基板上に絶縁保護層と平坦化層とに挟持されたシールド層が配置されており、層構成が複雑で、作製工程が複雑化するという不利がある。
【０００９】
また、特許文献３には、ＭＲ素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献３には、ＭＲ素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。
【００１０】
本発明の１つの目的は、ＭＲ素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサを提供することにある。
【００１１】
また、本発明の他の目的は、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によれば、上記何れかの目的を達成するものとして、
複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、
該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、
前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、
前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、
全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、
前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ、
が提供される。
【００１３】
本発明の一態様においては、前記抵抗素子は、特定方向に互いに平行に延びた細長い２つの延在部と該延在部の一端部同士を連結する連結部とからなるＵ字形状単位部分を少なくとも１つ有する。本発明の一態様においては、全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されている。本発明の一態様においては、前記通電経路単位は４個設けられており、そのうちの２個が第１群を形成し且つ他の２個が第２群を形成しており、前記第１群の通電経路単位及び前記第２群の通電経路単位は、前記第１群に属する抵抗素子の延在部と前記第２群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されている。
【００１４】
本発明の一態様においては、前記第１群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第１の側に配置されており、前記第２群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第１の側と反対の第２の側に配置されており、前記電源端子は前記抵抗素子の第１の側に配置されており、前記接地端子は前記抵抗素子の第２の側に配置されている。
【００１５】
本発明の一態様においては、前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子である。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有する。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなる。
【００１６】
本発明の一態様においては、前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられている。本発明の一態様においては、前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられている。
【００１７】
本発明の一態様においては、前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されている。本発明の一態様においては、前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されている。
【００１８】
本発明の一態様においては、前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されている。
【００１９】
また、本発明によれば、上記何れかの目的を達成するものとして、
上記磁気センサを製造する方法であって、
基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、
前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、
前記絶縁膜の所要位置にスルーホールを形成し、
前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、
前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法、
が提供される。
【００２０】
本発明の一態様においては、前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成する。本発明の一態様においては、前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成する。
【発明の効果】
【００２１】
本発明によれば、磁気抵抗効果素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサが提供される。
【００２２】
また、本発明によれば、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法が提供される。
【図面の簡単な説明】
【００２３】
【図１】本発明による磁気センサの一実施形態を示す模式的平面図である。
【図２】図１のＡ線第一部分断面図である。
【図３】図１のＡ線第二部分断面図。
【図４】図１のＢ線断面図である。
【図５】図１の実施形態の磁気センサの等価回路図である。
【図６】図１の実施形態の磁気センサを用いて構成されるリニアエンコーダまたはロータリーエンコーダにおける多極磁石と磁気センサの抵抗素子との位置関係を説明するための模式図である。
【図７】図１の実施形態の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。
【図８】図７の模式的断面図である。
【図９】参考例の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。
【図１０】図１の実施形態の磁気センサの変形例を示す模式的平面図である。
【図１１】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１２】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１３】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１４】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１５】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１６】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１７】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１８】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１９】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図２０】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【発明を実施するための形態】
【００２４】
次に、図面を参照して本発明の実施の形態を詳細に説明する。
【００２５】
図１は本発明による磁気センサの一実施形態を示す模式的平面図であり、図２、図３および図４はそれぞれそのＡ線第一部分断面図、Ａ線第二部分断面図およびＢ線断面図である。また、図５は本実施形態の磁気センサの等価回路図であり、図６は本実施形態の磁気センサを用いて構成されるリニアエンコーダまたはロータリーエンコーダにおける多極磁石と磁気センサの抵抗素子との位置関係を説明するための模式図である。
【００２６】
本実施形態の磁気センサは、少なくとも表層部が絶縁性を有する基板１を用いて構成されている。基板１としては、たとえば、図２〜図４に示されるように、半導体（たとえばシリコン）、絶縁体（たとえばガラスおよびアルミナ）または導体からなる板状基材１ａの一主面（図２〜図４では上面）上に絶縁層１ｂを形成してなるものを用いることができる。或いは、基板１としては、たとえば、ガラスおよびアルミナなどの絶縁体からなる板状部材それ自体を用いてもよい。
【００２７】
基板１の絶縁性表層部（図２〜図４では絶縁層１ｂ）に接して、基板１の上面上には、パターニングされた導電膜２ｍからなる電源接続配線２１及び接地接続配線２２が形成されている。電源接続配線２１及び接地接続配線２２を形成する導電膜２ｍとしては、たとえば、アルミニウム（Ａｌ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜、アルミニウム−シリコン（Ａｌ−Ｓｉ）膜、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜および金（Ａｕ）膜を用いることができる。これらの導電膜は、ドライエッチングによるパターニングが容易である。電源接続配線２１は電源端子の共通化のために設けられており、接地接続配線２２は接地端子の共通化のために設けられている。これらの端子共通化については、後述する。
【００２８】
基板１の上面上、即ち基板１の絶縁性表層部（図２〜図４では絶縁層１ｂ）上には、電源接続配線２１及び接地接続配線２２を覆うようにして絶縁膜３が形成されている。絶縁膜３としては、たとえば、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラス（ＰＳＧ）膜およびホウリン珪酸ガラス（ＢＰＳＧ）膜を用いることができる。
【００２９】
絶縁膜３上には、４つの通電経路単位４１，４２，４３，４４が設けられている。通電経路単位４１は、直列に接続された２つの磁気抵抗効果素子（以下「ＭＲ素子」）Ｒ１，Ｒ２を有する。通電経路単位４２は、直列に接続された２つのＭＲ素子Ｒ３，Ｒ４を有する。通電経路単位４３は、直列に接続された２つのＭＲ素子Ｒ５，Ｒ６を有する。通電経路単位４４は、直列に接続された２つのＭＲ素子Ｒ７，Ｒ８を有する。
【００３０】
各ＭＲ素子は磁気抵抗効果膜からなる。磁気抵抗効果膜としては、磁気異方性に基づき、ある方向に関する磁界成分の大きさに応じた抵抗値変化を示すものであり、たとえば、特許文献３に記載されているような、異方性磁気抵抗効果（ＡＭＲ）を発揮し、単層構成が可能な、ニッケル−鉄（Ｎｉ−Ｆｅ）合金膜およびニッケル−鉄−コバルト（Ｎｉ−Ｆｅ−Ｃｏ）合金膜等の膜を使用することができる。
【００３１】
ＭＲ素子Ｒ１は、特定方向（図１における左右方向［Ａ線に平行な方向］）に互いに平行に延びた細長い２つの延在部４ａ，４ａ’と該延在部の一端部同士を連結する連結部４ｂとからなるＵ字形状単位部分Ｕを有する。２つ以上のＵ字形状単位部分Ｕを互いに平行になるように同一の向きに配列し直列に接続したものをＭＲ素子Ｒ１とすることも可能である。
【００３２】
他のＭＲ素子Ｒ２〜Ｒ８も、ＭＲ素子Ｒ１と同様の構成を有する。
【００３３】
全てのＭＲ素子Ｒ１〜Ｒ８は、延在部４ａ，４ａ’が互いに平行に配列され且つ前記特定方向と直交する方向（図１における上下方向［Ｂ線に平行な方向］）に配列されている。
【００３４】
尚、本実施形態では、通電経路単位４１，４２，４３，４４のそれぞれを構成する２つの抵抗素子の全てがＭＲ素子であるものとしているが、本発明は、これに限定されるものではない。本発明においては、通電経路単位のそれぞれを構成する複数の抵抗素子は、少なくとも１つがＭＲ素子であればよく、他のいくつかはＭＲ素子以外の抵抗素子（磁気異方性を有しない抵抗素子）であってもよい。
【００３５】
さて、本実施形態において、通電経路単位４１は、更に、ＭＲ素子Ｒ１とＭＲ素子Ｒ２とを接続する中間導電接続部５１と、ＭＲ素子Ｒ１に接続され通電経路単位の一方の端部まで延びた一方端導電接続部５２と、ＭＲ素子Ｒ２に接続され通電経路単位の他方の端部まで延びた他方端導電接続部５３とを有する。これらの導電接続部５１〜５３と上記ＭＲ素子Ｒ１，Ｒ２とにより、通電経路単位４１が構成されている。
【００３６】
このような構成は、他の通電経路単位４２，４３，４４についても同様に当てはまる。即ち、通電経路単位４２，４３，４４のそれぞれも、通電経路単位４１と同様に、ＭＲ素子同士を接続する中間導電接続部５１と、一方のＭＲ素子に接続され通電経路単位の一方の端部まで延びた一方端導電接続部５２と、他方のＭＲ素子に接続され通電経路単位の他方の端部まで延びた他方端導電接続部５３とを有する。
【００３７】
中間導電接続部５１、一方端導電接続部５２および他方端導電接続部５３は、図２〜図４に示されるように、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する。この積層構造は、磁気抵抗効果膜４ｍが非常に薄く（たとえば０．０３μｍ）且つ導電体層５ｍが比較的厚い（たとえば０．６μｍ）ので、総合的には導電体層５ｍに基づく十分な導電性を示すものとなる。導電体層５ｍとしては、たとえば、上記の電源接続配線２１及び接地接続配線２２を形成する導電膜と同様な、アルミニウム（Ａｌ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜、アルミニウム−シリコン（Ａｌ−Ｓｉ）膜、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜および金（Ａｕ）膜を用いることができる。
【００３８】
以上のように、絶縁膜３の一方の面である上面に接して通電経路単位４１，４２，４３，４４が形成されており、絶縁膜３の他方の面である下面が導電膜２ｍからなる電源接続配線２１及び接地接続配線２２を覆っている。
【００３９】
一方、各通電経路単位の中間導電接続部５１に接続するように、出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４が形成されている。また、ＭＲ素子Ｒ３，Ｒ７に接続された一方端導電接続部５２に接続するようにして電源端子Ｖｃｃが形成されており、ＭＲ素子Ｒ６，Ｒ８に接続された他方端導電接続部５３に接続するようにして接地端子ＧＮＤが形成されている。これらの出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４、電源端子Ｖｃｃおよび接地端子ＧＮＤは、上記中間導電接続部５１、一方端導電接続部５２および他方端導電接続部５３に連続してそれぞれ同様な構成にて形成されており、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する。
【００４０】
絶縁膜３の所要位置にはスルーホールＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５が形成されている。一方端導電接続部５２のうちのいくつかは、所要のスルーホールＴＨ１を介して（即ち磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有するスルーホール内導体を介して）電源接続配線２１と接続されている。他方端導電接続部５３のうちのいくつかは、所要のスルーホールＴＨ２を介して（即ち磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有するスルーホール内導体を介して）接地接続配線２２と接続されている。
【００４１】
一方端導電接続部５２のうちの他のいくつかが、所要のスルーホールＴＨ３内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる上記電源端子Ｖｃｃと接続されている。他方端導電接続部５３のうちの他のいくつかが、所要のスルーホールＴＨ４内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる上記接地端子ＧＮＤと接続されている。
【００４２】
また、中間導電接続部５１は、所要のスルーホールＴＨ５内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４と接続されている。
【００４３】
スルーホールＴＨ３，ＴＨ４，ＴＨ５は、後述のようにワイヤーボンディングパッドとして機能する端子が設けられるので、そのような端子ではないスルーホールＴＨ１，ＴＨ２より大きめに形成される。たとえば、スルーホールＴＨ１，ＴＨ２を３０μｍ□とし、スルーホールＴＨ３，ＴＨ４，ＴＨ５を７０μｍ□とすることができる。
【００４４】
絶縁膜３の一方の面である上面には、通電経路単位４１，４２，４３，４４を覆うようにして絶縁保護膜６が形成されている。絶縁保護膜６には、いくつかの開口ＯＨが形成されており、これらの開口ＯＨを介して、出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４、電源端子Ｖｃｃおよび接地端子ＧＮＤが絶縁保護膜６から露出している。絶縁保護膜６としては、たとえば、上記の絶縁膜３と同様な、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラス（ＰＳＧ）膜およびホウリン珪酸ガラス（ＢＰＳＧ）膜を用いることができる。
【００４５】
以上のように、通電経路単位４１，４２，４３，４４のそれぞれに関して、一方の端部は直接または電源接続配線２１を介して電源端子Ｖｃｃに電気的に接続され、他方の端部は直接または接地接続配線２２を介して接地端子ＧＮＤに電気的に接続され、ＭＲ素子同士の接続部は直接的に出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４に電気的に接続されている。
【００４６】
即ち、電源端子Ｖｃｃは全ての通電経路単位４１，４２，４３，４４につき共通化されており、接地端子ＧＮＤは全ての通電経路単位４１，４２，４３，４４につき共通化されている。かくして、４つの通電経路単位４１，４２，４３，４４は、共通の１つの電源端子Ｖｃｃおよび共通の１つの接地端子ＧＮＤに、それぞれ接続されている。
【００４７】
４個の通電経路単位は、そのうちの２個（４１，４２）が第１群を形成し且つ他の２個（４３，４４）が第２群を形成している。第１群の通電経路単位及び第２群の通電経路単位は、第１群に属するＭＲ素子Ｒ１〜Ｒ４の延在部４ａ，４ａ’と第２群に属するＭＲ素子Ｒ５〜Ｒ８の延在部４ａ，４ａ’とが前記特定方向と直交するＢ線方向に関して交互に位置するように、互いに逆向きに入り組んで配置され、全体としてＢ線方向に配列されている。
【００４８】
ここで、第１群では、通電経路単位４１，４２の出力端子Ｖｏ１，Ｖｏ２は前記特定方向であるＡ線方向に関しＭＲ素子Ｒ１〜Ｒ４の第１の側（図１では左側）に配置されている。これに対して、第２群では、通電経路単位４３，４４の出力端子Ｖｏ３，Ｖｏ４は前記特定方向であるＡ線方向に関しＭＲ素子Ｒ５〜Ｒ８の前記第１の側と反対の第２の側（図１では右側）に配置されている。電源端子Ｖｃｃは上記第１の側（図１では左側）に配置されており、接地端子ＧＮＤは上記第２の側（図１では右側）に配置されている。
【００４９】
ＭＲ素子Ｒ１〜Ｒ８は等ピッチで配列されており、この配列ピッチは、図６に示されるように、多極磁石ＭＭの磁極間距離（Ｎ極とＳ極との最短距離）の１／４とされている。この場合、図５に示されるブリッジ回路の出力端子Ｖｏ１〜Ｖｏ４から互いに位相の異なる複数の電圧信号出力を得ることができ、これに基づき多極磁石ＭＭと磁気センサとの関係を示す情報を得ることができる。このようなエンコーダ機能自体については、公知であるので、ここでは説明を省略する。
【００５０】
本実施形態においては、電源端子Ｖｃｃおよび接地端子ＧＮＤは、それぞれ全ての通電経路単位４１，４２，４３，４４につき共通化されているので、端子数の削減に基づく磁気センサの小型化が可能である。また、本実施形態においては、ＭＲ素子Ｒ１〜Ｒ８が同一層の磁気抵抗効果膜４ｍを用いて形成されるので、高いセンサ特性を安定して得ることができ、また作製工程が複雑化することはない。また、Ｕ字形状単位部分Ｕを持つ２つのＭＲ素子を直列に接続した構成をそれぞれ有する４つの通電経路単位４１，４２，４３，４４を２つの群に分け、これらを互いに逆向きに入り組むように配置したことで、ＭＲ素子の所要の特定方向長さを確保して所要のセンサ特性を確保しつつ磁気センサの小型化が可能である。
【００５１】
図７は本実施形態の磁気センサをパッケージ内に収容した形態を示す模式的平面図であり、図８はその模式的断面図である。
【００５２】
図７および図８に示されるように、基板１の下面（図１における下面に相当）はリードフレーム７のパッド部７ａに接合されている。リードフレーム７のリード部７ｂには、ボンディングワイヤーＢＷ１により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１、ボンディングワイヤーＢＷ２により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２、及びボンディングワイヤーＢＷ３により出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部７３が設けられている。基板１、ボンディングワイヤーＢＷ１〜ＢＷ３およびリードフレーム７は、樹脂パッケージ８内に封止されている。尚、図示はされていないが、ボンディングワイヤーＢＷ１〜ＢＷ３は、それぞれ部分的にパッケージ８の外表面から露出している。
【００５３】
図９は、以上のような本発明の実施形態との比較のための参考例の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。図９において、図７におけると同様の部材または部分には同一の符号が付されている。
【００５４】
この参考例は、電気回路的には、上記本発明実施形態のものと同等であり、図５および図６に関し説明したことが当てはまる。但し、この参考例では、上記本発明実施形態における、基板１の上面上のパターニングされた導電膜からなる電源接続配線２１及び接地接続配線２２は形成されていない。更に、この参考例では、上記本発明実施形態における絶縁層３は形成されていない。即ち、電源端子は全ての通電経路単位につき共通化されてはおらず、接地端子は全ての通電経路単位につき共通化されてはいない。
【００５５】
このため、電源端子Ｖｃｃは、第１群の出力端子Ｖｏ１，Ｖｏ２と同様に第１の側（図９では左側）に配置されたものに加えて、第２群の出力端子Ｖｏ３，Ｖｏ４と同様に第２の側（図９では右側）に配置されたものも必要であり、合計２つ設けられている。また、接地端子ＧＮＤは、第２群の出力端子Ｖｏ３，Ｖｏ４と同様に第２の側（図９では右側）に配置されたものに加えて、第１群の出力端子Ｖｏ１，Ｖｏ２と同様に第１の側（図９では左側）に配置されたものも必要であり、合計２つ設けられている。
【００５６】
これに対応して、図９に示されるように、ボンディングワイヤーＢＷ１により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１の他に、ボンディングワイヤーＢＷ１’により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１’が必要になり、更に、ボンディングワイヤーＢＷ２により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２の他に、ボンディングワイヤーＢＷ２’により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２’が必要になる。
【００５７】
従って、図７と図９とを比較すれば明らかなように、参考例では、第１の側（図９では左側）および第２の側（図９では右側）のいずれにおいても、端子部が４つ必要であるのに対して、本発明実施形態では、第１の側（図１では左側）および第２の側（図１では右側）のいずれにおいても、端子部が３つのみでよく、パッケージの十分な小型化が可能である。
【００５８】
図１０は、以上のような本発明の実施形態の磁気センサの変形例を示す模式的平面図であり、パターニングされた導電膜２ｍからなる電源接続配線２１及び接地接続配線２２と、これらに接続される電源端子Ｖｃｃ、接地端子ＧＮＤおよびスルーホールＴＨ１，ＴＨ２との位置関係が示されている。この変形例は、上記実施形態とは、接地接続配線２２の形状のみ異なる。即ち、接地接続配線２２は、全ての上記ＭＲ素子Ｒ１〜Ｒ８を包含する広がりを持つ面状領域を含んで形成されている。ここで、面状領域が「ＭＲ素子Ｒ１〜Ｒ８を包含する広がりを持つ」とは、基板１の面法線方向に見て、全てのＭＲ素子Ｒ１〜Ｒ８および隣接ＭＲ素子間の部分の全てが面状領域内に包含されることを意味する。この面状領域は、たとえば、実質的に矩形状に形成されている。
【００５９】
この変形例によれば、ＭＲ素子Ｒ１〜Ｒ８の全体が接地接続配線２２を形成する導電膜２ｍによりシールドされることで、外部電磁波によるセンサの誤動作が防止されるという効果が得られる。また、この変形例によれば、ＭＲ素子Ｒ１〜Ｒ８の形成に際して、下地が平坦で段差のないものとなるので、磁気抵抗効果膜のパターニングの際のフォトリソグラフィー露光が全体として均一化され、形成されるフォトレジストパターンの形状が安定化すると共に、磁気抵抗効果膜のパターニングの際のエッチングの精度が高められ、かくして形成されるＭＲ素子Ｒ１〜Ｒ８の抵抗値の精度が向上するという効果も得られる。
【００６０】
次に、本発明による磁気センサの製造方法の一実施形態を、説明する。
【００６１】
図１１〜図２０は、上記実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【００６２】
先ず、図１１に示されるように、シリコン、ガラスまたはアルミナ等からなる板状基材１ａを用意する。
【００６３】
次に、図１２に示されるように、板状基材１ａの上面上に絶縁層１ｂを形成することで、絶縁性表層部を持つ基板１を形成する。絶縁層１ｂは、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。板状基材１ａがシリコンからなる場合には、絶縁層１ｂは加圧酸化プロセスによる熱酸化膜の形成により行うこともできる。絶縁層１ｂの厚さは、たとえば０．５μｍである。
【００６４】
次に、図１３に示されるように、基板１の上面即ち絶縁層１ｂの表面上に導電膜２ｍを形成する。導電膜２ｍの形成は、スパッタ法または蒸着法によるアルミニウム（Ａｌ）膜の形成により行うことができる。導電膜２ｍの厚さは、たとえば０．５μｍである。
【００６５】
次に、図１４に示されるように、導電膜２ｍをパターニングすることで、所要の形状の電源接続配線２１及び接地接続配線２２を形成する。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。
【００６６】
次に、図１５に示されるように、基板１の絶縁層１ｂ上に電源接続配線２１及び接地接続配線２２を覆うようにして絶縁膜３を形成する。絶縁膜３の形成は、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。絶縁膜３の厚さは、たとえば０．８μｍである。
【００６７】
次に、図１６に示されるように、絶縁膜３の所要位置にスルーホールＴＨ１〜ＴＨ５を形成する。スルーホールの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図１６には、一部のスルーホールのみ示されているが、他のスルーホールも同様にして所要位置に形成される。
【００６８】
次に、図１７に示されるように、絶縁膜３上に磁気抵抗効果膜４ｍおよび導電体層５ｍをこの順に形成する。磁気抵抗効果膜４ｍの形成は、スパッタ法または蒸着法によるニッケル−鉄（Ｎｉ−Ｆｅ）合金膜またはニッケル−鉄−コバルト（Ｎｉ−Ｆｅ−Ｃｏ）合金膜の形成により行うことができる。磁気抵抗効果膜４ｍの厚さは、たとえば０．０３μｍである。また、導電体層５ｍの形成は、スパッタ法または蒸着法によるアルミニウム（Ａｌ）膜の形成により行うことができる。導電体層５ｍの厚さは、たとえば０．６μｍである。
【００６９】
次に、図１８に示されるように、磁気抵抗効果膜４ｍおよび導電体層５ｍを、所要の通電経路単位に対応する形状にパターニングする。尚、その際、電源端子に対応する部分、接地端子に対応する部分及び出力端子に対応する部分、更には電源接続配線２１との接続に用いられるスルーホールＴＨ１に対応する部分および接地接続配線２２との接続に用いられるスルーホールＴＨ２に対応する部分をも残留させておく。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。
【００７０】
次に、図１９に示されるように、残留する導電体層５ｍのうちＭＲ素子Ｒ１〜Ｒ８に対応する部分のみ除去し、これにより磁気抵抗効果膜４ｍからなるＭＲ素子Ｒ１〜Ｒ８、並びに、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する一方端導電接続部５２、他方端導電接続部５３及び中間導電接続部５１を形成する。ＭＲ素子Ｒ１〜Ｒ８に対応する部分の導電体層５ｍの除去は、フォトリソグラフィーおよびウェットエッチングにより行うことができる。ウェットエッチング液としては、磁気抵抗効果膜４ｍと反応しないものを選択する。かくして、絶縁膜３上に通電経路単位４１，４２，４３，４４が形成され、その際に、ＭＲ素子Ｒ１〜Ｒ８に接続され通電経路単位４１，４２，４３，４４の一方の端部まで延びた一方端導電接続部５２のうちのいくつかが所要のスルーホールＴＨ１を介して電源接続配線２１と接続され、ＭＲ素子Ｒ１〜Ｒ８に接続され通電経路単位４１，４２，４３，４４の他方の端部まで延びた他方端導電接続部５３のうちのいくつかが所要のスルーホールＴＨ２を介して接地接続配線２２と接続される。尚、図１９には、一部のＭＲ素子、一部の導電接続部および一部の通電経路単位のみ示されているが、他のＭＲ素子、導電接続部および通電経路単位も同様にして所要位置に形成される。
【００７１】
更に、残留する磁気抵抗効果膜４ｍおよび導電体層５ｍを覆うようにして絶縁膜３上に絶縁保護膜６を形成する。絶縁保護膜６の形成は、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。絶縁保護膜６の厚さは、たとえば０．８μｍである。
【００７２】
次に、図２０に示されるように、絶縁保護膜６の所要位置に開口ＯＨを形成して、開口ＯＨから露出する磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造の部分により、電源端子Ｖｃｃ、接地端子ＧＮＤ及び出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４を形成する。開口ＯＨの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図２０には、一部の開口および一部の端子のみ示されているが、他の開口および端子も同様にして所要位置に形成される。
【符号の説明】
【００７３】
１ 基板
１ａ 板状基材
１ｂ 絶縁層
２１ 電源接続配線
２２ 接地接続配線
２ｍ 導電膜
３ 絶縁膜
４１，４２，４３，４４ 通電経路単位
Ｒ１〜Ｒ８ ＭＲ素子（磁気抵抗効果素子）
４ｍ 磁気抵抗効果膜
４ａ，４ａ’ Ｕ字形状単位部分の延在部
４ｂ Ｕ字形状単位部分の連結部
Ｕ ＭＲ素子のＵ字形状単位部分
５１ 通電経路単位の中間導電接続部
５２ 通電経路単位の一方端導電接続部
５３ 通電経路単位の他方端導電接続部
Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４ 出力端子
Ｖｃｃ 電源端子
ＧＮＤ 接地端子
５ｍ 導電体層
ＴＨ１〜ＴＨ５ スルーホール
６ 絶縁保護膜
ＯＨ 開口
ＭＭ 多極磁石
７ リードフレーム
７ａ パッド部
７ｂ リード部
７１，７１’ 外部接続電源端子部
７２，７２’ 外部接続接地端子部
７３ 外部接続出力端子部
ＢＷ１〜ＢＷ３，ＢＷ１’，ＢＷ２’ ボンディングワイヤー
８ 樹脂パッケージ
【技術分野】
【０００１】
本発明は、印加される外部磁界を検知し、該外部磁界に応じた出力が得られるように構成された磁気センサに関するものである。
【背景技術】
【０００２】
小型化及び高精度検出に有利な磁気センサとして、特定方向に細長いパターン状に形成された磁気抵抗効果膜からなる磁気抵抗効果素子［または磁気抵抗素子］（ＭＲ素子）を含み、電源端子と接地端子との間に電圧を印加することにより、出力端子から印加外部磁界に応じた出力が得られるように構成されたものが用いられている（たとえば特許文献１及び特許文献２参照）。このような磁気センサには更なる小型化が要請されている。
【０００３】
たとえば、携帯端末機器（携帯電話機、スマートフォン、携帯型パーソナルコンピュータ等）に内蔵される小型カメラには、オートフォーカス機能又は光学ズーム機能を実現するために、光学レンズ（または光学レンズ群）を光軸方向に移動させる駆動力を発現するためのアクチュエータが用いられている。このアクチュエータには、上記のようなＭＲ素子を用いた磁気センサと多極磁石との組合せを持つリニアエンコーダから出力される位置検知信号が入力される。高精度のオートフォーカス機能又は光学ズーム機能を得るためには、光学レンズを非常に細かいピッチで移動させる制御を行うことが要求される。このため、リニアエンコーダにおいて、位置検知精度を高めるため、多極磁石の着磁ピッチひいてはＭＲ素子を含む抵抗素子の配列ピッチを微細化することが必要となる。
【０００４】
このように、リニアエンコーダまたは同様な原理によるロータリーエンコーダを構成するのに使用される磁気センサには、ＭＲ素子等の抵抗素子の配列ピッチを更に微細化することが要請されている。このＭＲ素子等の抵抗素子の配列ピッチの微細化は、磁気センサの小型化にも寄与する。
【０００５】
以上のような磁気センサに用いられるＭＲ素子を構成する磁気抵抗効果膜としては、異方性磁気抵抗効果（ＡＭＲ）を発揮し、単層構成が可能な、Ｎｉ−Ｆｅ合金膜およびＮｉ−Ｆｅ−Ｃｏ合金膜等の膜を使用することができる（たとえば特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２９９００号公報
【特許文献２】特開２００８−９６３５８号公報
【特許文献３】特開平９−６３８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載の磁気センサでは、検知精度を高めるために、複数のＭＲ素子を絶縁膜を介して積層することで配列している。このため、ＭＲ素子の数が多くなると、多数の磁気抵抗効果膜と絶縁膜とを積層させることが必要となり、各絶縁膜に形成されたスルーホールを介してＭＲ素子を接続することが必要になり、作製工程が複雑化するという不利がある。更に、複数のＭＲ素子が互いに異なる層の磁気抵抗効果膜を用いて形成されるので、高いセンサ特性を安定して得ることが困難であるという不利もある。
【０００８】
また、上記特許文献２には、磁気センサ（磁気検出装置）において、ＭＲ素子の端部に設けられる電極層と電源パッドとを基板上の電源配線層を介して接続すること、及び固定抵抗素子の端部に設けられる電極層と接地パッドとを基板上の接地配線層を介して接続することが開示されている。更に、特許文献２には、ＭＲ素子及び固定抵抗素子等の抵抗素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献２には、抵抗素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。更に、特許文献２に記載の磁気センサでは、基板上に絶縁保護層と平坦化層とに挟持されたシールド層が配置されており、層構成が複雑で、作製工程が複雑化するという不利がある。
【０００９】
また、特許文献３には、ＭＲ素子を複数個用意して、ブリッジ回路を形成することが開示されている。しかし、特許文献３には、ＭＲ素子の数が多くなる場合のセンサ寸法の抑制についての示唆はない。
【００１０】
本発明の１つの目的は、ＭＲ素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサを提供することにある。
【００１１】
また、本発明の他の目的は、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明によれば、上記何れかの目的を達成するものとして、
複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、
該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、
前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、
前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、
全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、
前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ、
が提供される。
【００１３】
本発明の一態様においては、前記抵抗素子は、特定方向に互いに平行に延びた細長い２つの延在部と該延在部の一端部同士を連結する連結部とからなるＵ字形状単位部分を少なくとも１つ有する。本発明の一態様においては、全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されている。本発明の一態様においては、前記通電経路単位は４個設けられており、そのうちの２個が第１群を形成し且つ他の２個が第２群を形成しており、前記第１群の通電経路単位及び前記第２群の通電経路単位は、前記第１群に属する抵抗素子の延在部と前記第２群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されている。
【００１４】
本発明の一態様においては、前記第１群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第１の側に配置されており、前記第２群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第１の側と反対の第２の側に配置されており、前記電源端子は前記抵抗素子の第１の側に配置されており、前記接地端子は前記抵抗素子の第２の側に配置されている。
【００１５】
本発明の一態様においては、前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子である。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有する。本発明の一態様においては、前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなる。
【００１６】
本発明の一態様においては、前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられている。本発明の一態様においては、前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられている。
【００１７】
本発明の一態様においては、前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されている。本発明の一態様においては、前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されている。
【００１８】
本発明の一態様においては、前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されている。
【００１９】
また、本発明によれば、上記何れかの目的を達成するものとして、
上記磁気センサを製造する方法であって、
基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、
前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、
前記絶縁膜の所要位置にスルーホールを形成し、
前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、
前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法、
が提供される。
【００２０】
本発明の一態様においては、前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成する。本発明の一態様においては、前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成する。
【発明の効果】
【００２１】
本発明によれば、磁気抵抗効果素子等の抵抗素子の数が増加しても、センサ寸法の拡大が抑制され小型化に有利で、高いセンサ特性を安定して得ることができ、しかもその作製のための工程が複雑化することのない、磁気センサが提供される。
【００２２】
また、本発明によれば、以上のような磁気センサを簡易な工程で得ることのできる磁気センサの製造方法が提供される。
【図面の簡単な説明】
【００２３】
【図１】本発明による磁気センサの一実施形態を示す模式的平面図である。
【図２】図１のＡ線第一部分断面図である。
【図３】図１のＡ線第二部分断面図。
【図４】図１のＢ線断面図である。
【図５】図１の実施形態の磁気センサの等価回路図である。
【図６】図１の実施形態の磁気センサを用いて構成されるリニアエンコーダまたはロータリーエンコーダにおける多極磁石と磁気センサの抵抗素子との位置関係を説明するための模式図である。
【図７】図１の実施形態の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。
【図８】図７の模式的断面図である。
【図９】参考例の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。
【図１０】図１の実施形態の磁気センサの変形例を示す模式的平面図である。
【図１１】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１２】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１３】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１４】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１５】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１６】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１７】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１８】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図１９】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【図２０】図１の実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【発明を実施するための形態】
【００２４】
次に、図面を参照して本発明の実施の形態を詳細に説明する。
【００２５】
図１は本発明による磁気センサの一実施形態を示す模式的平面図であり、図２、図３および図４はそれぞれそのＡ線第一部分断面図、Ａ線第二部分断面図およびＢ線断面図である。また、図５は本実施形態の磁気センサの等価回路図であり、図６は本実施形態の磁気センサを用いて構成されるリニアエンコーダまたはロータリーエンコーダにおける多極磁石と磁気センサの抵抗素子との位置関係を説明するための模式図である。
【００２６】
本実施形態の磁気センサは、少なくとも表層部が絶縁性を有する基板１を用いて構成されている。基板１としては、たとえば、図２〜図４に示されるように、半導体（たとえばシリコン）、絶縁体（たとえばガラスおよびアルミナ）または導体からなる板状基材１ａの一主面（図２〜図４では上面）上に絶縁層１ｂを形成してなるものを用いることができる。或いは、基板１としては、たとえば、ガラスおよびアルミナなどの絶縁体からなる板状部材それ自体を用いてもよい。
【００２７】
基板１の絶縁性表層部（図２〜図４では絶縁層１ｂ）に接して、基板１の上面上には、パターニングされた導電膜２ｍからなる電源接続配線２１及び接地接続配線２２が形成されている。電源接続配線２１及び接地接続配線２２を形成する導電膜２ｍとしては、たとえば、アルミニウム（Ａｌ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜、アルミニウム−シリコン（Ａｌ−Ｓｉ）膜、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜および金（Ａｕ）膜を用いることができる。これらの導電膜は、ドライエッチングによるパターニングが容易である。電源接続配線２１は電源端子の共通化のために設けられており、接地接続配線２２は接地端子の共通化のために設けられている。これらの端子共通化については、後述する。
【００２８】
基板１の上面上、即ち基板１の絶縁性表層部（図２〜図４では絶縁層１ｂ）上には、電源接続配線２１及び接地接続配線２２を覆うようにして絶縁膜３が形成されている。絶縁膜３としては、たとえば、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラス（ＰＳＧ）膜およびホウリン珪酸ガラス（ＢＰＳＧ）膜を用いることができる。
【００２９】
絶縁膜３上には、４つの通電経路単位４１，４２，４３，４４が設けられている。通電経路単位４１は、直列に接続された２つの磁気抵抗効果素子（以下「ＭＲ素子」）Ｒ１，Ｒ２を有する。通電経路単位４２は、直列に接続された２つのＭＲ素子Ｒ３，Ｒ４を有する。通電経路単位４３は、直列に接続された２つのＭＲ素子Ｒ５，Ｒ６を有する。通電経路単位４４は、直列に接続された２つのＭＲ素子Ｒ７，Ｒ８を有する。
【００３０】
各ＭＲ素子は磁気抵抗効果膜からなる。磁気抵抗効果膜としては、磁気異方性に基づき、ある方向に関する磁界成分の大きさに応じた抵抗値変化を示すものであり、たとえば、特許文献３に記載されているような、異方性磁気抵抗効果（ＡＭＲ）を発揮し、単層構成が可能な、ニッケル−鉄（Ｎｉ−Ｆｅ）合金膜およびニッケル−鉄−コバルト（Ｎｉ−Ｆｅ−Ｃｏ）合金膜等の膜を使用することができる。
【００３１】
ＭＲ素子Ｒ１は、特定方向（図１における左右方向［Ａ線に平行な方向］）に互いに平行に延びた細長い２つの延在部４ａ，４ａ’と該延在部の一端部同士を連結する連結部４ｂとからなるＵ字形状単位部分Ｕを有する。２つ以上のＵ字形状単位部分Ｕを互いに平行になるように同一の向きに配列し直列に接続したものをＭＲ素子Ｒ１とすることも可能である。
【００３２】
他のＭＲ素子Ｒ２〜Ｒ８も、ＭＲ素子Ｒ１と同様の構成を有する。
【００３３】
全てのＭＲ素子Ｒ１〜Ｒ８は、延在部４ａ，４ａ’が互いに平行に配列され且つ前記特定方向と直交する方向（図１における上下方向［Ｂ線に平行な方向］）に配列されている。
【００３４】
尚、本実施形態では、通電経路単位４１，４２，４３，４４のそれぞれを構成する２つの抵抗素子の全てがＭＲ素子であるものとしているが、本発明は、これに限定されるものではない。本発明においては、通電経路単位のそれぞれを構成する複数の抵抗素子は、少なくとも１つがＭＲ素子であればよく、他のいくつかはＭＲ素子以外の抵抗素子（磁気異方性を有しない抵抗素子）であってもよい。
【００３５】
さて、本実施形態において、通電経路単位４１は、更に、ＭＲ素子Ｒ１とＭＲ素子Ｒ２とを接続する中間導電接続部５１と、ＭＲ素子Ｒ１に接続され通電経路単位の一方の端部まで延びた一方端導電接続部５２と、ＭＲ素子Ｒ２に接続され通電経路単位の他方の端部まで延びた他方端導電接続部５３とを有する。これらの導電接続部５１〜５３と上記ＭＲ素子Ｒ１，Ｒ２とにより、通電経路単位４１が構成されている。
【００３６】
このような構成は、他の通電経路単位４２，４３，４４についても同様に当てはまる。即ち、通電経路単位４２，４３，４４のそれぞれも、通電経路単位４１と同様に、ＭＲ素子同士を接続する中間導電接続部５１と、一方のＭＲ素子に接続され通電経路単位の一方の端部まで延びた一方端導電接続部５２と、他方のＭＲ素子に接続され通電経路単位の他方の端部まで延びた他方端導電接続部５３とを有する。
【００３７】
中間導電接続部５１、一方端導電接続部５２および他方端導電接続部５３は、図２〜図４に示されるように、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する。この積層構造は、磁気抵抗効果膜４ｍが非常に薄く（たとえば０．０３μｍ）且つ導電体層５ｍが比較的厚い（たとえば０．６μｍ）ので、総合的には導電体層５ｍに基づく十分な導電性を示すものとなる。導電体層５ｍとしては、たとえば、上記の電源接続配線２１及び接地接続配線２２を形成する導電膜と同様な、アルミニウム（Ａｌ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜、アルミニウム−シリコン（Ａｌ−Ｓｉ）膜、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜および金（Ａｕ）膜を用いることができる。
【００３８】
以上のように、絶縁膜３の一方の面である上面に接して通電経路単位４１，４２，４３，４４が形成されており、絶縁膜３の他方の面である下面が導電膜２ｍからなる電源接続配線２１及び接地接続配線２２を覆っている。
【００３９】
一方、各通電経路単位の中間導電接続部５１に接続するように、出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４が形成されている。また、ＭＲ素子Ｒ３，Ｒ７に接続された一方端導電接続部５２に接続するようにして電源端子Ｖｃｃが形成されており、ＭＲ素子Ｒ６，Ｒ８に接続された他方端導電接続部５３に接続するようにして接地端子ＧＮＤが形成されている。これらの出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４、電源端子Ｖｃｃおよび接地端子ＧＮＤは、上記中間導電接続部５１、一方端導電接続部５２および他方端導電接続部５３に連続してそれぞれ同様な構成にて形成されており、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する。
【００４０】
絶縁膜３の所要位置にはスルーホールＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５が形成されている。一方端導電接続部５２のうちのいくつかは、所要のスルーホールＴＨ１を介して（即ち磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有するスルーホール内導体を介して）電源接続配線２１と接続されている。他方端導電接続部５３のうちのいくつかは、所要のスルーホールＴＨ２を介して（即ち磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有するスルーホール内導体を介して）接地接続配線２２と接続されている。
【００４１】
一方端導電接続部５２のうちの他のいくつかが、所要のスルーホールＴＨ３内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる上記電源端子Ｖｃｃと接続されている。他方端導電接続部５３のうちの他のいくつかが、所要のスルーホールＴＨ４内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる上記接地端子ＧＮＤと接続されている。
【００４２】
また、中間導電接続部５１は、所要のスルーホールＴＨ５内の磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する導体からなる出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４と接続されている。
【００４３】
スルーホールＴＨ３，ＴＨ４，ＴＨ５は、後述のようにワイヤーボンディングパッドとして機能する端子が設けられるので、そのような端子ではないスルーホールＴＨ１，ＴＨ２より大きめに形成される。たとえば、スルーホールＴＨ１，ＴＨ２を３０μｍ□とし、スルーホールＴＨ３，ＴＨ４，ＴＨ５を７０μｍ□とすることができる。
【００４４】
絶縁膜３の一方の面である上面には、通電経路単位４１，４２，４３，４４を覆うようにして絶縁保護膜６が形成されている。絶縁保護膜６には、いくつかの開口ＯＨが形成されており、これらの開口ＯＨを介して、出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４、電源端子Ｖｃｃおよび接地端子ＧＮＤが絶縁保護膜６から露出している。絶縁保護膜６としては、たとえば、上記の絶縁膜３と同様な、シリコン酸化物膜、シリコン窒化物膜、シリコン酸化窒化物膜、リン珪酸ガラス（ＰＳＧ）膜およびホウリン珪酸ガラス（ＢＰＳＧ）膜を用いることができる。
【００４５】
以上のように、通電経路単位４１，４２，４３，４４のそれぞれに関して、一方の端部は直接または電源接続配線２１を介して電源端子Ｖｃｃに電気的に接続され、他方の端部は直接または接地接続配線２２を介して接地端子ＧＮＤに電気的に接続され、ＭＲ素子同士の接続部は直接的に出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４に電気的に接続されている。
【００４６】
即ち、電源端子Ｖｃｃは全ての通電経路単位４１，４２，４３，４４につき共通化されており、接地端子ＧＮＤは全ての通電経路単位４１，４２，４３，４４につき共通化されている。かくして、４つの通電経路単位４１，４２，４３，４４は、共通の１つの電源端子Ｖｃｃおよび共通の１つの接地端子ＧＮＤに、それぞれ接続されている。
【００４７】
４個の通電経路単位は、そのうちの２個（４１，４２）が第１群を形成し且つ他の２個（４３，４４）が第２群を形成している。第１群の通電経路単位及び第２群の通電経路単位は、第１群に属するＭＲ素子Ｒ１〜Ｒ４の延在部４ａ，４ａ’と第２群に属するＭＲ素子Ｒ５〜Ｒ８の延在部４ａ，４ａ’とが前記特定方向と直交するＢ線方向に関して交互に位置するように、互いに逆向きに入り組んで配置され、全体としてＢ線方向に配列されている。
【００４８】
ここで、第１群では、通電経路単位４１，４２の出力端子Ｖｏ１，Ｖｏ２は前記特定方向であるＡ線方向に関しＭＲ素子Ｒ１〜Ｒ４の第１の側（図１では左側）に配置されている。これに対して、第２群では、通電経路単位４３，４４の出力端子Ｖｏ３，Ｖｏ４は前記特定方向であるＡ線方向に関しＭＲ素子Ｒ５〜Ｒ８の前記第１の側と反対の第２の側（図１では右側）に配置されている。電源端子Ｖｃｃは上記第１の側（図１では左側）に配置されており、接地端子ＧＮＤは上記第２の側（図１では右側）に配置されている。
【００４９】
ＭＲ素子Ｒ１〜Ｒ８は等ピッチで配列されており、この配列ピッチは、図６に示されるように、多極磁石ＭＭの磁極間距離（Ｎ極とＳ極との最短距離）の１／４とされている。この場合、図５に示されるブリッジ回路の出力端子Ｖｏ１〜Ｖｏ４から互いに位相の異なる複数の電圧信号出力を得ることができ、これに基づき多極磁石ＭＭと磁気センサとの関係を示す情報を得ることができる。このようなエンコーダ機能自体については、公知であるので、ここでは説明を省略する。
【００５０】
本実施形態においては、電源端子Ｖｃｃおよび接地端子ＧＮＤは、それぞれ全ての通電経路単位４１，４２，４３，４４につき共通化されているので、端子数の削減に基づく磁気センサの小型化が可能である。また、本実施形態においては、ＭＲ素子Ｒ１〜Ｒ８が同一層の磁気抵抗効果膜４ｍを用いて形成されるので、高いセンサ特性を安定して得ることができ、また作製工程が複雑化することはない。また、Ｕ字形状単位部分Ｕを持つ２つのＭＲ素子を直列に接続した構成をそれぞれ有する４つの通電経路単位４１，４２，４３，４４を２つの群に分け、これらを互いに逆向きに入り組むように配置したことで、ＭＲ素子の所要の特定方向長さを確保して所要のセンサ特性を確保しつつ磁気センサの小型化が可能である。
【００５１】
図７は本実施形態の磁気センサをパッケージ内に収容した形態を示す模式的平面図であり、図８はその模式的断面図である。
【００５２】
図７および図８に示されるように、基板１の下面（図１における下面に相当）はリードフレーム７のパッド部７ａに接合されている。リードフレーム７のリード部７ｂには、ボンディングワイヤーＢＷ１により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１、ボンディングワイヤーＢＷ２により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２、及びボンディングワイヤーＢＷ３により出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部７３が設けられている。基板１、ボンディングワイヤーＢＷ１〜ＢＷ３およびリードフレーム７は、樹脂パッケージ８内に封止されている。尚、図示はされていないが、ボンディングワイヤーＢＷ１〜ＢＷ３は、それぞれ部分的にパッケージ８の外表面から露出している。
【００５３】
図９は、以上のような本発明の実施形態との比較のための参考例の磁気センサをパッケージ内に収容した形態を示す模式的平面図である。図９において、図７におけると同様の部材または部分には同一の符号が付されている。
【００５４】
この参考例は、電気回路的には、上記本発明実施形態のものと同等であり、図５および図６に関し説明したことが当てはまる。但し、この参考例では、上記本発明実施形態における、基板１の上面上のパターニングされた導電膜からなる電源接続配線２１及び接地接続配線２２は形成されていない。更に、この参考例では、上記本発明実施形態における絶縁層３は形成されていない。即ち、電源端子は全ての通電経路単位につき共通化されてはおらず、接地端子は全ての通電経路単位につき共通化されてはいない。
【００５５】
このため、電源端子Ｖｃｃは、第１群の出力端子Ｖｏ１，Ｖｏ２と同様に第１の側（図９では左側）に配置されたものに加えて、第２群の出力端子Ｖｏ３，Ｖｏ４と同様に第２の側（図９では右側）に配置されたものも必要であり、合計２つ設けられている。また、接地端子ＧＮＤは、第２群の出力端子Ｖｏ３，Ｖｏ４と同様に第２の側（図９では右側）に配置されたものに加えて、第１群の出力端子Ｖｏ１，Ｖｏ２と同様に第１の側（図９では左側）に配置されたものも必要であり、合計２つ設けられている。
【００５６】
これに対応して、図９に示されるように、ボンディングワイヤーＢＷ１により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１の他に、ボンディングワイヤーＢＷ１’により電源端子Ｖｃｃにワイヤーボンディングされた外部接続電源端子部７１’が必要になり、更に、ボンディングワイヤーＢＷ２により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２の他に、ボンディングワイヤーＢＷ２’により接地端子ＧＮＤにワイヤーボンディングされた外部接続接地端子部７２’が必要になる。
【００５７】
従って、図７と図９とを比較すれば明らかなように、参考例では、第１の側（図９では左側）および第２の側（図９では右側）のいずれにおいても、端子部が４つ必要であるのに対して、本発明実施形態では、第１の側（図１では左側）および第２の側（図１では右側）のいずれにおいても、端子部が３つのみでよく、パッケージの十分な小型化が可能である。
【００５８】
図１０は、以上のような本発明の実施形態の磁気センサの変形例を示す模式的平面図であり、パターニングされた導電膜２ｍからなる電源接続配線２１及び接地接続配線２２と、これらに接続される電源端子Ｖｃｃ、接地端子ＧＮＤおよびスルーホールＴＨ１，ＴＨ２との位置関係が示されている。この変形例は、上記実施形態とは、接地接続配線２２の形状のみ異なる。即ち、接地接続配線２２は、全ての上記ＭＲ素子Ｒ１〜Ｒ８を包含する広がりを持つ面状領域を含んで形成されている。ここで、面状領域が「ＭＲ素子Ｒ１〜Ｒ８を包含する広がりを持つ」とは、基板１の面法線方向に見て、全てのＭＲ素子Ｒ１〜Ｒ８および隣接ＭＲ素子間の部分の全てが面状領域内に包含されることを意味する。この面状領域は、たとえば、実質的に矩形状に形成されている。
【００５９】
この変形例によれば、ＭＲ素子Ｒ１〜Ｒ８の全体が接地接続配線２２を形成する導電膜２ｍによりシールドされることで、外部電磁波によるセンサの誤動作が防止されるという効果が得られる。また、この変形例によれば、ＭＲ素子Ｒ１〜Ｒ８の形成に際して、下地が平坦で段差のないものとなるので、磁気抵抗効果膜のパターニングの際のフォトリソグラフィー露光が全体として均一化され、形成されるフォトレジストパターンの形状が安定化すると共に、磁気抵抗効果膜のパターニングの際のエッチングの精度が高められ、かくして形成されるＭＲ素子Ｒ１〜Ｒ８の抵抗値の精度が向上するという効果も得られる。
【００６０】
次に、本発明による磁気センサの製造方法の一実施形態を、説明する。
【００６１】
図１１〜図２０は、上記実施形態の磁気センサの製造工程を説明するための模式的断面図である。
【００６２】
先ず、図１１に示されるように、シリコン、ガラスまたはアルミナ等からなる板状基材１ａを用意する。
【００６３】
次に、図１２に示されるように、板状基材１ａの上面上に絶縁層１ｂを形成することで、絶縁性表層部を持つ基板１を形成する。絶縁層１ｂは、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。板状基材１ａがシリコンからなる場合には、絶縁層１ｂは加圧酸化プロセスによる熱酸化膜の形成により行うこともできる。絶縁層１ｂの厚さは、たとえば０．５μｍである。
【００６４】
次に、図１３に示されるように、基板１の上面即ち絶縁層１ｂの表面上に導電膜２ｍを形成する。導電膜２ｍの形成は、スパッタ法または蒸着法によるアルミニウム（Ａｌ）膜の形成により行うことができる。導電膜２ｍの厚さは、たとえば０．５μｍである。
【００６５】
次に、図１４に示されるように、導電膜２ｍをパターニングすることで、所要の形状の電源接続配線２１及び接地接続配線２２を形成する。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。
【００６６】
次に、図１５に示されるように、基板１の絶縁層１ｂ上に電源接続配線２１及び接地接続配線２２を覆うようにして絶縁膜３を形成する。絶縁膜３の形成は、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。絶縁膜３の厚さは、たとえば０．８μｍである。
【００６７】
次に、図１６に示されるように、絶縁膜３の所要位置にスルーホールＴＨ１〜ＴＨ５を形成する。スルーホールの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図１６には、一部のスルーホールのみ示されているが、他のスルーホールも同様にして所要位置に形成される。
【００６８】
次に、図１７に示されるように、絶縁膜３上に磁気抵抗効果膜４ｍおよび導電体層５ｍをこの順に形成する。磁気抵抗効果膜４ｍの形成は、スパッタ法または蒸着法によるニッケル−鉄（Ｎｉ−Ｆｅ）合金膜またはニッケル−鉄−コバルト（Ｎｉ−Ｆｅ−Ｃｏ）合金膜の形成により行うことができる。磁気抵抗効果膜４ｍの厚さは、たとえば０．０３μｍである。また、導電体層５ｍの形成は、スパッタ法または蒸着法によるアルミニウム（Ａｌ）膜の形成により行うことができる。導電体層５ｍの厚さは、たとえば０．６μｍである。
【００６９】
次に、図１８に示されるように、磁気抵抗効果膜４ｍおよび導電体層５ｍを、所要の通電経路単位に対応する形状にパターニングする。尚、その際、電源端子に対応する部分、接地端子に対応する部分及び出力端子に対応する部分、更には電源接続配線２１との接続に用いられるスルーホールＴＨ１に対応する部分および接地接続配線２２との接続に用いられるスルーホールＴＨ２に対応する部分をも残留させておく。このパターニングは、フォトリソグラフィーおよびドライエッチングにより行うことができる。
【００７０】
次に、図１９に示されるように、残留する導電体層５ｍのうちＭＲ素子Ｒ１〜Ｒ８に対応する部分のみ除去し、これにより磁気抵抗効果膜４ｍからなるＭＲ素子Ｒ１〜Ｒ８、並びに、磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造を有する一方端導電接続部５２、他方端導電接続部５３及び中間導電接続部５１を形成する。ＭＲ素子Ｒ１〜Ｒ８に対応する部分の導電体層５ｍの除去は、フォトリソグラフィーおよびウェットエッチングにより行うことができる。ウェットエッチング液としては、磁気抵抗効果膜４ｍと反応しないものを選択する。かくして、絶縁膜３上に通電経路単位４１，４２，４３，４４が形成され、その際に、ＭＲ素子Ｒ１〜Ｒ８に接続され通電経路単位４１，４２，４３，４４の一方の端部まで延びた一方端導電接続部５２のうちのいくつかが所要のスルーホールＴＨ１を介して電源接続配線２１と接続され、ＭＲ素子Ｒ１〜Ｒ８に接続され通電経路単位４１，４２，４３，４４の他方の端部まで延びた他方端導電接続部５３のうちのいくつかが所要のスルーホールＴＨ２を介して接地接続配線２２と接続される。尚、図１９には、一部のＭＲ素子、一部の導電接続部および一部の通電経路単位のみ示されているが、他のＭＲ素子、導電接続部および通電経路単位も同様にして所要位置に形成される。
【００７１】
更に、残留する磁気抵抗効果膜４ｍおよび導電体層５ｍを覆うようにして絶縁膜３上に絶縁保護膜６を形成する。絶縁保護膜６の形成は、ＣＶＤ法またはスパッタ法による酸化シリコン（ＳｉＯ２）膜または窒化シリコン（Ｓｉ３Ｎ４）膜の形成により行うことができる。絶縁保護膜６の厚さは、たとえば０．８μｍである。
【００７２】
次に、図２０に示されるように、絶縁保護膜６の所要位置に開口ＯＨを形成して、開口ＯＨから露出する磁気抵抗効果膜４ｍと導電体層５ｍとの積層構造の部分により、電源端子Ｖｃｃ、接地端子ＧＮＤ及び出力端子Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４を形成する。開口ＯＨの形成は、フォトリソグラフィーおよびドライエッチングにより行うことができる。尚、図２０には、一部の開口および一部の端子のみ示されているが、他の開口および端子も同様にして所要位置に形成される。
【符号の説明】
【００７３】
１ 基板
１ａ 板状基材
１ｂ 絶縁層
２１ 電源接続配線
２２ 接地接続配線
２ｍ 導電膜
３ 絶縁膜
４１，４２，４３，４４ 通電経路単位
Ｒ１〜Ｒ８ ＭＲ素子（磁気抵抗効果素子）
４ｍ 磁気抵抗効果膜
４ａ，４ａ’ Ｕ字形状単位部分の延在部
４ｂ Ｕ字形状単位部分の連結部
Ｕ ＭＲ素子のＵ字形状単位部分
５１ 通電経路単位の中間導電接続部
５２ 通電経路単位の一方端導電接続部
５３ 通電経路単位の他方端導電接続部
Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４ 出力端子
Ｖｃｃ 電源端子
ＧＮＤ 接地端子
５ｍ 導電体層
ＴＨ１〜ＴＨ５ スルーホール
６ 絶縁保護膜
ＯＨ 開口
ＭＭ 多極磁石
７ リードフレーム
７ａ パッド部
７ｂ リード部
７１，７１’ 外部接続電源端子部
７２，７２’ 外部接続接地端子部
７３ 外部接続出力端子部
ＢＷ１〜ＢＷ３，ＢＷ１’，ＢＷ２’ ボンディングワイヤー
８ 樹脂パッケージ
【特許請求の範囲】
【請求項１】
複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、
該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、
前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、
前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、
全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、
前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ。
【請求項２】
前記抵抗素子は、特定方向に互いに平行に延びた細長い２つの延在部と該延在部の一端部同士を連結する連結部とからなるＵ字形状単位部分を少なくとも１つ有することを特徴とする、請求項１に記載の磁気センサ。
【請求項３】
全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されていることを特徴とする、請求項２に記載の磁気センサ。
【請求項４】
前記通電経路単位は４個設けられており、そのうちの２個が第１群を形成し且つ他の２個が第２群を形成しており、前記第１群の通電経路単位及び前記第２群の通電経路単位は、前記第１群に属する抵抗素子の延在部と前記第２群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されていることを特徴とする、請求項３に記載の磁気センサ。
【請求項５】
前記第１群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第１の側に配置されており、前記第２群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第１の側と反対の第２の側に配置されており、前記電源端子は前記抵抗素子の第１の側に配置されており、前記接地端子は前記抵抗素子の第２の側に配置されていることを特徴とする、請求項４に記載の磁気センサ。
【請求項６】
前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子であることを特徴とする、請求項１乃至５のいずれか一項に記載の磁気センサ。
【請求項７】
前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有することを特徴とする、請求項６に記載の磁気センサ。
【請求項８】
前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなることを特徴とする、請求項６または７に記載の磁気センサ。
【請求項９】
前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられていることを特徴とする、請求項１乃至８のいずれか一項に記載の磁気センサ。
【請求項１０】
前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられていることを特徴とする、請求項９に記載の磁気センサ。
【請求項１１】
前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されていることを特徴とする、請求項１乃至１０のいずれか一項に記載の磁気センサ。
【請求項１２】
前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されていることを特徴とする、請求項１１に記載の磁気センサ。
【請求項１３】
前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されていることを特徴とする、請求項１乃至１２のいずれか一項に記載の磁気センサ。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の磁気センサを製造する方法であって、
基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、
前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、
前記絶縁膜の所要位置にスルーホールを形成し、
前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、
前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法。
【請求項１５】
前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成することを特徴とする、請求項１４に記載の磁気センサの製造方法。
【請求項１６】
前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成することを特徴とする、請求項１５に記載の磁気センサの製造方法。
【請求項１】
複数の抵抗素子を直列に接続した通電経路単位が複数設けられており、
該通電経路単位のそれぞれに関して、一方の端部は電源端子に電気的に接続され、他方の端部は接地端子に電気的に接続され、抵抗素子同士の接続部は出力端子に電気的に接続されており、
前記通電経路単位のそれぞれを構成する複数の抵抗素子のうちの少なくとも１つは、磁気抵抗効果膜からなる磁気抵抗効果素子であり、
前記電源端子は全ての前記通電経路単位につき共通化されており、前記接地端子は全ての前記通電経路単位につき共通化されており、
全ての前記通電経路単位は絶縁膜の一方の面に接して形成されており、
前記絶縁膜の他方の面に接して配置された導電膜を用いて、前記電源端子の共通化のための電源接続配線及び前記接地端子の共通化のための接地接続配線が形成されていることを特徴とする磁気センサ。
【請求項２】
前記抵抗素子は、特定方向に互いに平行に延びた細長い２つの延在部と該延在部の一端部同士を連結する連結部とからなるＵ字形状単位部分を少なくとも１つ有することを特徴とする、請求項１に記載の磁気センサ。
【請求項３】
全ての前記抵抗素子は、前記延在部が互いに平行に配列され且つ前記特定方向と直交する方向に配列されていることを特徴とする、請求項２に記載の磁気センサ。
【請求項４】
前記通電経路単位は４個設けられており、そのうちの２個が第１群を形成し且つ他の２個が第２群を形成しており、前記第１群の通電経路単位及び前記第２群の通電経路単位は、前記第１群に属する抵抗素子の延在部と前記第２群に属する抵抗素子の延在部とが前記特定方向と直交する方向に関して交互に位置するように、互いに逆向きに入り組んで配置されていることを特徴とする、請求項３に記載の磁気センサ。
【請求項５】
前記第１群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の第１の側に配置されており、前記第２群では前記通電経路単位のそれぞれの出力端子は前記特定方向に関し前記抵抗素子の前記第１の側と反対の第２の側に配置されており、前記電源端子は前記抵抗素子の第１の側に配置されており、前記接地端子は前記抵抗素子の第２の側に配置されていることを特徴とする、請求項４に記載の磁気センサ。
【請求項６】
前記通電経路単位のそれぞれを構成する複数の抵抗素子の全てが前記磁気抵抗効果素子であることを特徴とする、請求項１乃至５のいずれか一項に記載の磁気センサ。
【請求項７】
前記通電経路単位は、前記磁気抵抗効果素子以外の部分が磁気抵抗効果膜と導電体層との積層構造を有することを特徴とする、請求項６に記載の磁気センサ。
【請求項８】
前記通電経路単位は、前記磁気抵抗効果素子と、該磁気抵抗効果素子同士を接続する中間導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部と、前記磁気抵抗効果素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部とを含んでなることを特徴とする、請求項６または７に記載の磁気センサ。
【請求項９】
前記絶縁膜は、前記他方の面が前記電源接続配線及び前記接地接続配線を覆うようにして基板の絶縁性表層部に接して設けられていることを特徴とする、請求項１乃至８のいずれか一項に記載の磁気センサ。
【請求項１０】
前記基板はリードフレームのパッド部に接合されており、前記リードフレームのリード部には、前記電源端子にワイヤーボンディングされた外部接続電源端子部、前記接地端子にワイヤーボンディングされた外部接続接地端子部及び前記出力端子のそれぞれにワイヤーボンディングされた複数の外部接続出力端子部が設けられていることを特徴とする、請求項９に記載の磁気センサ。
【請求項１１】
前記絶縁膜の一方の面には前記通電経路単位を覆うようにして絶縁保護膜が形成されていることを特徴とする、請求項１乃至１０のいずれか一項に記載の磁気センサ。
【請求項１２】
前記絶縁保護膜には、前記電源端子、前記接地端子及び前記出力端子を露出させるように開口が形成されていることを特徴とする、請求項１１に記載の磁気センサ。
【請求項１３】
前記接地接続配線は、全ての前記磁気抵抗効果素子を包含する広がりを持つ面状領域を含んで形成されていることを特徴とする、請求項１乃至１２のいずれか一項に記載の磁気センサ。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の磁気センサを製造する方法であって、
基板の絶縁性表層部上に導電膜を形成し、該導電膜をパターニングすることで、前記電源接続配線及び前記接地接続配線を形成し、
前記基板の絶縁性表層部上に前記電源接続配線及び前記接地接続配線を覆うようにして絶縁膜を形成し、
前記絶縁膜の所要位置にスルーホールを形成し、
前記絶縁膜上に前記通電経路単位を形成し、その際に、前記抵抗素子に接続され前記通電経路単位の一方の端部まで延びた一方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記電源接続配線と接続させ、前記抵抗素子に接続され前記通電経路単位の他方の端部まで延びた他方端導電接続部のうちのいくつかを所要の前記スルーホールを介して前記接地接続配線と接続させ、
前記一方端導電接続部のうちの他のいくつかに接続するように前記電源端子を形成し、前記他方端導電接続部のうちの他のいくつかに接続するように前記接地端子を形成し、前記通電経路単位の抵抗素子同士を接続する中間導電接続部に接続するように前記出力端子を形成することを特徴とする、磁気センサの製造方法。
【請求項１５】
前記通電経路単位を形成するに際して、前記絶縁膜上に磁気抵抗効果膜および導電体層をこの順に形成し、これら磁気抵抗効果膜および導電体層を前記通電経路単位に対応する形状にパターニングした後に、残留する導電体層のうち前記抵抗素子に対応する部分のみ除去し、これにより前記磁気抵抗効果膜からなる前記抵抗素子、および前記磁気抵抗効果膜と前記導電体層との積層構造を有する前記一方端導電接続部、前記他方端導電接続部及び前記中間導電接続部を形成することを特徴とする、請求項１４に記載の磁気センサの製造方法。
【請求項１６】
前記磁気抵抗効果膜および導電体層をパターニングするに際して、前記電源端子、前記接地端子及び前記出力端子に対応する部分をも残留させておき、これらの残留する磁気抵抗効果膜および導電体層を覆うようにして前記絶縁膜上に絶縁保護膜を形成し、該絶縁保護膜の所要位置に開口を形成して、該開口から露出する前記磁気抵抗効果膜と前記導電体層との積層構造の部分により、前記電源端子、前記接地端子及び前記出力端子を形成することを特徴とする、請求項１５に記載の磁気センサの製造方法。
【図７】
【図１５】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図１５】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１２−１７３２０６（Ｐ２０１２−１７３２０６Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３７２００（Ｐ２０１１−３７２００）
【出願日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（５９８１４１５２３）山梨日本電気株式会社 (9)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２３日（２０１１．２．２３）
【出願人】（５９８１４１５２３）山梨日本電気株式会社 (9)
【Ｆターム（参考）】
[ Back to top ]