電子カメラ
【課題】低コストで連続撮影時の撮影間隔を短くすることができる電子カメラを提供すること。
【解決手段】複数のフォトダイオード１１ａ、１１ｂにおける光電変換によって得られた電荷は、異なる時点ごとに異なる位置のリードゲート１２ａ、１２ｂが制御されることによって、異なる時点で垂直読み出しバッファ１３ａ、１３ｂに転送される。垂直読み出しバッファ１３ａ、１３ｂに転送された電荷はすべての時点での露光が終了するまで保持される。すべての時点での露光が終了した後、垂直読み出しバッファ１３ａ、１３ｂにそれぞれ転送された電荷が同一タイミングで水平読み出しバッファ１４に垂直転送され、同一タイミングで水平読み出しバッファ１４から水平転送される。
【解決手段】複数のフォトダイオード１１ａ、１１ｂにおける光電変換によって得られた電荷は、異なる時点ごとに異なる位置のリードゲート１２ａ、１２ｂが制御されることによって、異なる時点で垂直読み出しバッファ１３ａ、１３ｂに転送される。垂直読み出しバッファ１３ａ、１３ｂに転送された電荷はすべての時点での露光が終了するまで保持される。すべての時点での露光が終了した後、垂直読み出しバッファ１３ａ、１３ｂにそれぞれ転送された電荷が同一タイミングで水平読み出しバッファ１４に垂直転送され、同一タイミングで水平読み出しバッファ１４から水平転送される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体を撮像してその画像を記録する電子カメラに関し、特に被写体を連続して撮像する連続撮像機能を備えた電子カメラに関する。
【背景技術】
【０００２】
一般に、連続撮影時の撮影間隔を短くする技術として、例えば特許文献１には、撮像素子から電荷を読み出す際に間引きして読み出すようにするとともに、画像の一時的な蓄え場所としてバッファメモリを設けておき、記録媒体への書き込みにかかる時間ロスを吸収することにより、撮影間隔を短くする技術が提案されている。
【０００３】
また、バッファメモリを設けることによりメモリ容量が増大し、コストアップにつながると言う問題を解決するために、撮影画面を複数の小画面に分割し、この複数の小画面に分割した撮影画面の中から露光箇所を選択できるようにシャッター部を設け、順次撮像することで撮像素子から１度の読み出しで、連続する複数の画像を得る技術として、特許文献２のような技術が提案されている。
【特許文献１】特開平１１−２５２４６８号公報
【特許文献２】特開２０００−３０７９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように、特許文献１の技術では、画像の一時的な蓄え場所としてバッファメモリを設ける必要があり、コストアップにつながるおそれがある。
【０００５】
また、特許文献２の技術では、撮影画面の中から露光箇所を選択できるようにするための構成として、光軸を小画面の中心に来るように調整可能なシフト光学部と、撮像しない部分を遮光するシャッター部とが必要になりコストアップにつながるおそれがある。更に、シフト光学部は、その構成が複雑であり、この分、更なるコストアップの要因となるおそれがある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであり、低コストで連続撮影時の撮影間隔を短くすることができる電子カメラを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様の電子カメラは、第１の方向とこの第１の方向を横切る第２の方向とに配列され、光電変換を行う複数の受光部と、前記複数の受光部に対応する位置に設けられ、対応する受光部における光電変換によって生成された電荷を蓄積するとともに、蓄積した電荷を前記第１の方向に転送する複数の第１方向転送バッファと、前記複数の第１方向転送バッファによって前記第１の方向に転送された電荷を前記第２の方向に転送する第２方向転送バッファと、前記複数の受光部と前記複数の第１方向転送バッファとの間に設けられ、前記複数の受光部における光電変換によって生成された電荷をそれぞれ対応する第１方向転送バッファに転送する複数の転送部とを有する撮像素子と、複数の異なるタイミング毎に、それぞれ相異なる位置の前記転送部を制御してこの転送部に対応する前記第１方向転送バッファに順次電荷を蓄積させるとともに、前記複数の第１方向転送バッファ及び前記第２の転送バッファを制御して前記複数の第１方向転送バッファに蓄積された電荷を同一タイミングで前記第１の方向及び前記第２の方向に転送する制御部とを具備することを特徴とする。
【０００８】
この第１の態様によれば、異なるタイミングで第１方向転送バッファに転送された電荷を、同一のタイミングで第１の方向及び第２の方向に転送するような制御がなされるので、連続的に撮像される複数の画像信号を１度の読み出しで得ることができる。
【発明の効果】
【０００９】
本発明によれば、低コストで連続撮影時の撮影間隔を短くすることができる電子カメラを提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施形態について説明する。
まず、本発明の概念について説明する。図１は、本発明の一実施形態に係る電子カメラの撮像素子の構成図である。なお、図１では説明を簡略化する為に、２×４の画素しか図示していない。
【００１１】
図１に示す構成において、図示しない被写体からの光像は、撮像素子を構成する複数の受光部としての複数のフォトダイオード１１ａ、１１ｂで受光され、光電変換される。これら複数のフォトダイオード１１ａ、１１ｂにおいて光電変換されて得られた電荷は、転送部としての複数のリードゲート（ＲＧ）１２ａ、１２ｂを介して第１方向転送バッファとしての複数の垂直読み出しバッファ（ＶＣＣＤ）に転送される。ここで、複数のリードゲート１２ａ、１２ｂは、それぞれの電荷転送タイミングが異なるように制御され、この結果、複数の垂直読み出しバッファには、それぞれ異なるタイミングで電荷が転送される。ＶＣＣＤ１３ａ、１３ｂに転送された電荷は、同じタイミングで第２方向転送バッファとしての水平読み出しバッファ（ＨＣＣＤ）１４に垂直転送され、更に、ＨＣＣＤ１４から水平転送される。これにより、１撮影画面上で複数の連続する画像が撮像される。
【００１２】
図２は、連続撮影時における撮像素子の電荷読み出しに関するタイミングチャートである。
例えば４連写ならば、まず時点Ｔ１において、すべてのフォトダイオードの電荷がリセットされ、ＲＧ１のリードゲートがＯｎ状態になる。これによりＲＧ１に接続されるＶＣＣＤ１３ａに時点Ｔ１の電荷が転送される。続く時点Ｔ２において、再びすべてのフォトダイオードの電荷がリセットされ、ＲＧ２のリードゲートがＯｎ状態になる。これによりＲＧ２に接続されるＶＣＣＤ１３ｂに時点Ｔ２の電荷が転送される。続く時点Ｔ３において、すべてのフォトダイオードの電荷がリセットされ、ＲＧ３のリードゲートがＯｎ状態になる。これによりＲＧ３に接続されるＶＣＣＤ１３ａに時点Ｔ３の電荷が転送される。続く時点Ｔ４において、すべてのフォトダイオードがリセットされ、ＲＧ４のリードゲートがＯｎ状態になる。これによりＲＧ４に接続されるＶＣＣＤ１３ｂに時点Ｔ４の電荷が転送される。
【００１３】
この後、垂直転送及び水平転送が順次行われることで、撮像素子から１度の読み出しを行うことで、時点Ｔ１から時点Ｔ４のタイミングで撮像された画像信号を得ることができる。
【００１４】
即ち、本発明では、ＶＣＣＤ１３ａ、１３ｂをメモリとして用いることで、時点の異なる画像信号を撮像素子より読み出して一時的にメモリバッファへ書き込みながら撮像を繰り返すことで連続する画像信号を得る方法と比較して、メモリバッファへの書き込み時間を削除できるので撮影間隔の短い連続する画像信号を得ることができる。また、画像信号を撮像素子より読み出して一時的にメモリバッファへ書き込む必要がなくなるので、メモリバッファを削除できる。
【００１５】
以下、本発明の一実施形態について説明する。図３は、本発明の一実施形態に係る電子カメラの構成である。図３において、レンズ２１から入射された光像は、図示しない色フィルタを介して上記撮像素子としてのＣＣＤイメージャ２２に結像される。このＣＣＤイメージャ２２は、タイミングジェネレータ２３により駆動される。また、タイミングジェネレータ２３は、ＣＣＤイメージャ２２内部のリードゲートの制御を行うリードゲート（ＲＧ）制御部２３ａの機能も有している。このＲＧ制御部２３ａの詳細な動作については後で詳しく述べる。
【００１６】
ＣＣＤイメージャ２２で得られた画像信号は、プリプロセス回路２４で増幅、波形整形、ノイズ除去等の所定の処理が行われた後、アナログデジタル（Ａ／Ｄ）変換器２５でデジタルデータ化される。
【００１７】
デジタルデータ化された画像信号は、画像処理回路２６で種々の画像処理が行われる。画像処理回路２６で画像処理された画像信号はバス２７に転送される。バス２７に転送された画像信号は、メモリ制御回路２８の指示に従って、ＳＤＲＡＭ２９に書き込まれる。
【００１８】
ここで、ＳＤＲＡＭ２９に書き込まれた画像信号を表示出力する際には、ＳＤＲＡＭ２９に書き込まれた画像信号がメモリ制御回路２８の指示に従って、バス２７を介してビデオエンコーダ３０に入力される。ビデオエンコーダ３０では、入力された画像信号からＮＴＳＣやＰＡＬなどの所定のフォーマットに従った画像信号が生成され、生成された画像信号に基づいて図示しないモニタ上に画像が表示される。
【００１９】
一方、ＳＤＲＡＭ２９に書き込まれた画像信号を記録する際には、ＳＤＲＡＭ２９に書き込まれた画像信号が、メモリ制御回路２８の指示に従って、バス２７を介してＪＰＥＧ処理回路３１に入力される。ＪＰＥＧ処理回路３１に入力された画像信号は、ＣＰＵ３２から指示された圧縮率に従って圧縮される。圧縮された画像信号は、ＣＰＵ３２の指示に従ってメモリカード３３に書き込まれる。
【００２０】
また、バス２７には入力部３４が接続されている。入力部３４は、カメラユーザが本電子カメラに対して撮影実行の指示や、撮像モードの切り替え指示などの各種指示を行うための操作入力部である。ここで、本一実施形態における撮像モードには、１枚撮像（単写）モードと連続撮像（連写）モードが含まれている。この撮像モードは、入力部３４によって指示された内容に従って、ＣＰＵ３２に設けられた撮像モード設定部３２ａにおいて設定される。また、連写モード時には、更に連写時の連写枚数と連写間隔とを入力部３４によって指示することができる。これら連写枚数及び連写間隔は、入力部３４によって指示された内容に従って、ＣＰＵ３２に設けられた連写枚数設定部３２ｂ及び連写間隔設定部３２ｃにおいてそれぞれ設定される。ＣＰＵ３２内部の制御部３２ｄは、これら撮像モードや、連写枚数、及び連写間隔の設定に従ってタイミングジェネレータ２３に制御指令を送りタイミングジェネレータ２３の制御を行う。
【００２１】
図４は、ＣＣＤイメージャ２２の詳細な構成を示す図である。なお、ここでは、説明を簡略化する為に、水平方向に８画素、垂直方向に１２画素分を図示している。
【００２２】
フォトダイオード１１ａ〜１１ｈの前面には、モザイク状に配列された色フィルタ（Ｒ、Ｇｒ、Ｇｂ、Ｂ）が装着されている。
【００２３】
ＣＣＤイメージャ２２は、フォトダイオード１１ａ〜１１ｈと、フォトダイオード１１ａ〜１１ｈのそれぞれで光電変換されて得られた電荷を垂直読み出しバッファ（ＶＣＣＤ）１３ａ〜１３ｈへ転送するためのリードゲート１２ａ〜１２ｈと、ＶＣＣＤ１３ａ〜１３ｈの終端に配置されＶＣＣＤ１３ａ〜１３ｈから転送されてきた電荷を水平方向に転送する水平読み出しバッファ（ＨＣＣＤ）１４とを含む。また、上記したように、ＣＣＤイメージャ２２は、図３のタイミングジェネレータ２３から出力されるタイミング信号によって駆動される。
【００２４】
即ち、リードゲート１２ａ〜１２ｈの電荷転送は、タイミングジェネレータ２３のＲＧ制御部２３ａで生成されたリードゲート制御信号によって制御される。このリードゲート制御信号は、ＣＰＵ３２の撮像モード設定部３２ａで設定された撮像モードに従って生成される。撮像モードが単写モードに設定されていれば、ＲＧ制御部２３ａで生成されるリードゲート制御信号は１種類である。一方、撮像モードが連写モードに設定されていれば、連写枚数設定部３２ｂで設定される連写枚数分のリードゲート制御信号が生成される。即ち、ＲＧ制御部２３ａで生成されるリードゲート制御信号の数が連続撮像時の撮像タイミング数となる。また、連写間隔設定部３２ｃで設定される連写間隔により、時点Ｔ１に連続して続く時点Ｔ２、Ｔ３、Ｔ４…でのリードゲートがＯｎされる間隔（即ち、リードゲート制御信号が出力される時間間隔）が設定される。
【００２５】
また、上記したように、図３のメモリ制御回路２８によって、ＳＤＲＡＭ２９への書き込み又は読み出し制御が行われる。ここで、ＣＰＵ３２内部の制御部３２ｄは、配列変換部としての機能を有しており、この制御部３２ｄでは、画像表示のためのアドレス制御が行われる。このアドレス制御も撮像モード設定部３２ａで設定された撮像モードに従って行われる。撮像モードが単写モードに設定されていれば、ＣＣＤイメージャ２２から読み出された画像信号は、すべて同一の撮像期間で得られた画像信号なので特別なアドレス制御はいらない。一方、撮像モードが連写モードに設定されていれば、制御部３２ｄでは、連写枚数設定部３２ｂで設定された連写枚数に基づいて、モニタ表示する画像のアドレス制御が行われ、ここでアドレス変換された画像信号が、それぞれの時点毎にＳＤＲＡＭ２９に書き込まれる。
【００２６】
上記図３及び図４で説明した構成により、ＣＣＤイメージャ２２の各画素に対するフォトダイオード１１ａ〜１１ｈで受光され光電変換されて得られた電荷をそれぞれ対応するＶＣＣＤ１３ａ〜１３ｈに転送するためのリードゲート１２ａ〜１２ｈを、各時点毎に制御して、時点の異なるタイミングで得られた電荷をＶＣＣＤ１３ａ〜１３ｈにそれぞれ転送し、転送した電荷をＶＣＣＤ１３ａ〜１３ｈから垂直転送してＨＣＣＤ１４で水平転送することで、複数の連続する画像を短い時間間隔で撮像することができる。
【００２７】
例えば、時点Ｔ１、Ｔ２、Ｔ３、Ｔ４における画像を連写する時、図４に示したように、Ｒ、Ｇｒ、Ｇｂ、Ｂの４画素単位を一塊として、リードゲート１２ａ〜１２ｈのタイミング制御が行われる。時点Ｔ１では、すべてのフォトダイオードの電荷がリセットされ、水平画素列１２、１１、８、７、４、３のリードゲート１２ａ、１２ｂ、１２ｅ、１２ｆがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ａ、１３ｂ、１３ｅ、１３ｆに転送される。これら転送された電荷は、その後の時点Ｔ２、Ｔ３、Ｔ４の露光が終了するまで、それぞれのＶＣＣＤで保持される。
【００２８】
次の時点Ｔ２では、すべてのフォトダイオードの電荷がリセットされ、水平画素列１２、１１、８、７、４、３のリードゲート１２ｃ、１２ｄ、１２ｇ、１２ｈがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ｃ、１３ｄ、１３ｇ、１３ｈに転送される。これら転送された電荷は、その後の時点Ｔ３、Ｔ４の露光が終了するまで、それぞれのＶＣＣＤで保持される。
【００２９】
次の時点Ｔ３では、すべてのフォトダイオードがリセットされ、水平画素列１０、９、６、５、２、１のリードゲート１２ａ、１２ｂ、１２ｅ、１２ｆがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ａ、１３ｂ、１３ｅ、１３ｆに転送される。これら転送された電荷はその後の時点Ｔ４の露光が終了するまで、それぞれのＶＣＣＤにおいて保持される。
【００３０】
次の時点Ｔ４では、すべてのフォトダイオードがリセットされ、水平画素列１０、９、６、５、２、１のリードゲート１２ｃ、１２ｄ、１２ｇ、１２ｈがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ｃ、１３ｄ、１３ｇ、１３ｈに転送される。
【００３１】
その後、各ＶＣＣＤに保持された電荷がＨＣＣＤ１４に同時に垂直転送され、ＨＣＣＤ１４から水平転送されることで、ＣＣＤイメージャ２２からの１度の読み出しで、時点Ｔ１から時点Ｔ４のタイミングで撮像された画像信号を得ることができる。
【００３２】
このような制御は、ＲＧ制御部２３ａからのリードゲート制御信号に基づいて行われるが、このリードゲート制御信号が撮像モード設定部３２ａ、連写枚数設定部３２ｂ、連写間隔設定部３２ｃの設定に従って生成されるようにしているので、ユーザの設定に応じた適切なリードゲート制御がなされる。
【００３３】
また、外部のメモリカード３３に画像信号を書き込む際やモニタ等への表示時などでは、それぞれの時点毎の画像信号となるように、制御部３２ｄにおいてアドレス制御がなされる。この場合にも、リードゲート制御の場合と同様に、撮像モード設定部３２ａ、連写枚数設定部３２ｂ、連写間隔設定部３２ｃの設定に従って適切なアドレス制御がなされるようにしている。
【００３４】
以上説明したように、本一実施形態によれば、ＣＣＤイメージャのリードゲート制御を画素単位で行い、また、ＶＣＣＤをメモリとして使うことにより、撮像素子を複数の小画面に分割し、露光箇所を選択できるようにシャッター部を設け、順次撮像するために、小画面の中心に光軸が来るように調整するシフト光学部を設けなくても、撮像素子から１度の読み出しで、時点の異なる複数の画像を得ることができる。これにより、時間間隔の短い連続する複数の画像を、バッファメモリを設けることなく得ることが容易に可能であるという特有の効果が得られる。
【００３５】
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００３６】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る電子カメラの撮像素子の構成図である。
【図２】連続撮影時における撮像素子の電荷読み出しに関するタイミングチャートである。
【図３】本発明の一実施形態に係る電子カメラの構成である。
【図４】ＣＣＤイメージャの詳細な構成を示す図である。
【符号の説明】
【００３８】
１１ａ〜１１ｈ…フォトダイオード、１２ａ〜１２ｈ…リードゲート、１３ａ〜１３ｈ…垂直読み出しバッファ（ＶＣＣＤ）、１４…水平読み出しバッファ（ＨＣＣＤ）、２１…レンズ、２２…ＣＣＤイメージャ、２３…タイミングジェネレータ、２３ａ…リードゲート（ＲＧ）制御部、２４…プリプロセス回路、２５…アナログデジタル（Ａ／Ｄ）変換器、２６…画像処理回路、２７…バス、２８…メモリ制御回路、２９…ＳＤＲＡＭ、３０…ビデオエンコーダ、３１…ＪＰＥＧ処理回路、３２…ＣＰＵ、３２ａ…撮像モード設定部、３２ｂ…連写枚数設定部、３２ｃ…連写間隔設定部、３２ｄ…制御部、３３…メモリカード、３４…入力部
【技術分野】
【０００１】
本発明は、被写体を撮像してその画像を記録する電子カメラに関し、特に被写体を連続して撮像する連続撮像機能を備えた電子カメラに関する。
【背景技術】
【０００２】
一般に、連続撮影時の撮影間隔を短くする技術として、例えば特許文献１には、撮像素子から電荷を読み出す際に間引きして読み出すようにするとともに、画像の一時的な蓄え場所としてバッファメモリを設けておき、記録媒体への書き込みにかかる時間ロスを吸収することにより、撮影間隔を短くする技術が提案されている。
【０００３】
また、バッファメモリを設けることによりメモリ容量が増大し、コストアップにつながると言う問題を解決するために、撮影画面を複数の小画面に分割し、この複数の小画面に分割した撮影画面の中から露光箇所を選択できるようにシャッター部を設け、順次撮像することで撮像素子から１度の読み出しで、連続する複数の画像を得る技術として、特許文献２のような技術が提案されている。
【特許文献１】特開平１１−２５２４６８号公報
【特許文献２】特開２０００−３０７９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように、特許文献１の技術では、画像の一時的な蓄え場所としてバッファメモリを設ける必要があり、コストアップにつながるおそれがある。
【０００５】
また、特許文献２の技術では、撮影画面の中から露光箇所を選択できるようにするための構成として、光軸を小画面の中心に来るように調整可能なシフト光学部と、撮像しない部分を遮光するシャッター部とが必要になりコストアップにつながるおそれがある。更に、シフト光学部は、その構成が複雑であり、この分、更なるコストアップの要因となるおそれがある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであり、低コストで連続撮影時の撮影間隔を短くすることができる電子カメラを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様の電子カメラは、第１の方向とこの第１の方向を横切る第２の方向とに配列され、光電変換を行う複数の受光部と、前記複数の受光部に対応する位置に設けられ、対応する受光部における光電変換によって生成された電荷を蓄積するとともに、蓄積した電荷を前記第１の方向に転送する複数の第１方向転送バッファと、前記複数の第１方向転送バッファによって前記第１の方向に転送された電荷を前記第２の方向に転送する第２方向転送バッファと、前記複数の受光部と前記複数の第１方向転送バッファとの間に設けられ、前記複数の受光部における光電変換によって生成された電荷をそれぞれ対応する第１方向転送バッファに転送する複数の転送部とを有する撮像素子と、複数の異なるタイミング毎に、それぞれ相異なる位置の前記転送部を制御してこの転送部に対応する前記第１方向転送バッファに順次電荷を蓄積させるとともに、前記複数の第１方向転送バッファ及び前記第２の転送バッファを制御して前記複数の第１方向転送バッファに蓄積された電荷を同一タイミングで前記第１の方向及び前記第２の方向に転送する制御部とを具備することを特徴とする。
【０００８】
この第１の態様によれば、異なるタイミングで第１方向転送バッファに転送された電荷を、同一のタイミングで第１の方向及び第２の方向に転送するような制御がなされるので、連続的に撮像される複数の画像信号を１度の読み出しで得ることができる。
【発明の効果】
【０００９】
本発明によれば、低コストで連続撮影時の撮影間隔を短くすることができる電子カメラを提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施形態について説明する。
まず、本発明の概念について説明する。図１は、本発明の一実施形態に係る電子カメラの撮像素子の構成図である。なお、図１では説明を簡略化する為に、２×４の画素しか図示していない。
【００１１】
図１に示す構成において、図示しない被写体からの光像は、撮像素子を構成する複数の受光部としての複数のフォトダイオード１１ａ、１１ｂで受光され、光電変換される。これら複数のフォトダイオード１１ａ、１１ｂにおいて光電変換されて得られた電荷は、転送部としての複数のリードゲート（ＲＧ）１２ａ、１２ｂを介して第１方向転送バッファとしての複数の垂直読み出しバッファ（ＶＣＣＤ）に転送される。ここで、複数のリードゲート１２ａ、１２ｂは、それぞれの電荷転送タイミングが異なるように制御され、この結果、複数の垂直読み出しバッファには、それぞれ異なるタイミングで電荷が転送される。ＶＣＣＤ１３ａ、１３ｂに転送された電荷は、同じタイミングで第２方向転送バッファとしての水平読み出しバッファ（ＨＣＣＤ）１４に垂直転送され、更に、ＨＣＣＤ１４から水平転送される。これにより、１撮影画面上で複数の連続する画像が撮像される。
【００１２】
図２は、連続撮影時における撮像素子の電荷読み出しに関するタイミングチャートである。
例えば４連写ならば、まず時点Ｔ１において、すべてのフォトダイオードの電荷がリセットされ、ＲＧ１のリードゲートがＯｎ状態になる。これによりＲＧ１に接続されるＶＣＣＤ１３ａに時点Ｔ１の電荷が転送される。続く時点Ｔ２において、再びすべてのフォトダイオードの電荷がリセットされ、ＲＧ２のリードゲートがＯｎ状態になる。これによりＲＧ２に接続されるＶＣＣＤ１３ｂに時点Ｔ２の電荷が転送される。続く時点Ｔ３において、すべてのフォトダイオードの電荷がリセットされ、ＲＧ３のリードゲートがＯｎ状態になる。これによりＲＧ３に接続されるＶＣＣＤ１３ａに時点Ｔ３の電荷が転送される。続く時点Ｔ４において、すべてのフォトダイオードがリセットされ、ＲＧ４のリードゲートがＯｎ状態になる。これによりＲＧ４に接続されるＶＣＣＤ１３ｂに時点Ｔ４の電荷が転送される。
【００１３】
この後、垂直転送及び水平転送が順次行われることで、撮像素子から１度の読み出しを行うことで、時点Ｔ１から時点Ｔ４のタイミングで撮像された画像信号を得ることができる。
【００１４】
即ち、本発明では、ＶＣＣＤ１３ａ、１３ｂをメモリとして用いることで、時点の異なる画像信号を撮像素子より読み出して一時的にメモリバッファへ書き込みながら撮像を繰り返すことで連続する画像信号を得る方法と比較して、メモリバッファへの書き込み時間を削除できるので撮影間隔の短い連続する画像信号を得ることができる。また、画像信号を撮像素子より読み出して一時的にメモリバッファへ書き込む必要がなくなるので、メモリバッファを削除できる。
【００１５】
以下、本発明の一実施形態について説明する。図３は、本発明の一実施形態に係る電子カメラの構成である。図３において、レンズ２１から入射された光像は、図示しない色フィルタを介して上記撮像素子としてのＣＣＤイメージャ２２に結像される。このＣＣＤイメージャ２２は、タイミングジェネレータ２３により駆動される。また、タイミングジェネレータ２３は、ＣＣＤイメージャ２２内部のリードゲートの制御を行うリードゲート（ＲＧ）制御部２３ａの機能も有している。このＲＧ制御部２３ａの詳細な動作については後で詳しく述べる。
【００１６】
ＣＣＤイメージャ２２で得られた画像信号は、プリプロセス回路２４で増幅、波形整形、ノイズ除去等の所定の処理が行われた後、アナログデジタル（Ａ／Ｄ）変換器２５でデジタルデータ化される。
【００１７】
デジタルデータ化された画像信号は、画像処理回路２６で種々の画像処理が行われる。画像処理回路２６で画像処理された画像信号はバス２７に転送される。バス２７に転送された画像信号は、メモリ制御回路２８の指示に従って、ＳＤＲＡＭ２９に書き込まれる。
【００１８】
ここで、ＳＤＲＡＭ２９に書き込まれた画像信号を表示出力する際には、ＳＤＲＡＭ２９に書き込まれた画像信号がメモリ制御回路２８の指示に従って、バス２７を介してビデオエンコーダ３０に入力される。ビデオエンコーダ３０では、入力された画像信号からＮＴＳＣやＰＡＬなどの所定のフォーマットに従った画像信号が生成され、生成された画像信号に基づいて図示しないモニタ上に画像が表示される。
【００１９】
一方、ＳＤＲＡＭ２９に書き込まれた画像信号を記録する際には、ＳＤＲＡＭ２９に書き込まれた画像信号が、メモリ制御回路２８の指示に従って、バス２７を介してＪＰＥＧ処理回路３１に入力される。ＪＰＥＧ処理回路３１に入力された画像信号は、ＣＰＵ３２から指示された圧縮率に従って圧縮される。圧縮された画像信号は、ＣＰＵ３２の指示に従ってメモリカード３３に書き込まれる。
【００２０】
また、バス２７には入力部３４が接続されている。入力部３４は、カメラユーザが本電子カメラに対して撮影実行の指示や、撮像モードの切り替え指示などの各種指示を行うための操作入力部である。ここで、本一実施形態における撮像モードには、１枚撮像（単写）モードと連続撮像（連写）モードが含まれている。この撮像モードは、入力部３４によって指示された内容に従って、ＣＰＵ３２に設けられた撮像モード設定部３２ａにおいて設定される。また、連写モード時には、更に連写時の連写枚数と連写間隔とを入力部３４によって指示することができる。これら連写枚数及び連写間隔は、入力部３４によって指示された内容に従って、ＣＰＵ３２に設けられた連写枚数設定部３２ｂ及び連写間隔設定部３２ｃにおいてそれぞれ設定される。ＣＰＵ３２内部の制御部３２ｄは、これら撮像モードや、連写枚数、及び連写間隔の設定に従ってタイミングジェネレータ２３に制御指令を送りタイミングジェネレータ２３の制御を行う。
【００２１】
図４は、ＣＣＤイメージャ２２の詳細な構成を示す図である。なお、ここでは、説明を簡略化する為に、水平方向に８画素、垂直方向に１２画素分を図示している。
【００２２】
フォトダイオード１１ａ〜１１ｈの前面には、モザイク状に配列された色フィルタ（Ｒ、Ｇｒ、Ｇｂ、Ｂ）が装着されている。
【００２３】
ＣＣＤイメージャ２２は、フォトダイオード１１ａ〜１１ｈと、フォトダイオード１１ａ〜１１ｈのそれぞれで光電変換されて得られた電荷を垂直読み出しバッファ（ＶＣＣＤ）１３ａ〜１３ｈへ転送するためのリードゲート１２ａ〜１２ｈと、ＶＣＣＤ１３ａ〜１３ｈの終端に配置されＶＣＣＤ１３ａ〜１３ｈから転送されてきた電荷を水平方向に転送する水平読み出しバッファ（ＨＣＣＤ）１４とを含む。また、上記したように、ＣＣＤイメージャ２２は、図３のタイミングジェネレータ２３から出力されるタイミング信号によって駆動される。
【００２４】
即ち、リードゲート１２ａ〜１２ｈの電荷転送は、タイミングジェネレータ２３のＲＧ制御部２３ａで生成されたリードゲート制御信号によって制御される。このリードゲート制御信号は、ＣＰＵ３２の撮像モード設定部３２ａで設定された撮像モードに従って生成される。撮像モードが単写モードに設定されていれば、ＲＧ制御部２３ａで生成されるリードゲート制御信号は１種類である。一方、撮像モードが連写モードに設定されていれば、連写枚数設定部３２ｂで設定される連写枚数分のリードゲート制御信号が生成される。即ち、ＲＧ制御部２３ａで生成されるリードゲート制御信号の数が連続撮像時の撮像タイミング数となる。また、連写間隔設定部３２ｃで設定される連写間隔により、時点Ｔ１に連続して続く時点Ｔ２、Ｔ３、Ｔ４…でのリードゲートがＯｎされる間隔（即ち、リードゲート制御信号が出力される時間間隔）が設定される。
【００２５】
また、上記したように、図３のメモリ制御回路２８によって、ＳＤＲＡＭ２９への書き込み又は読み出し制御が行われる。ここで、ＣＰＵ３２内部の制御部３２ｄは、配列変換部としての機能を有しており、この制御部３２ｄでは、画像表示のためのアドレス制御が行われる。このアドレス制御も撮像モード設定部３２ａで設定された撮像モードに従って行われる。撮像モードが単写モードに設定されていれば、ＣＣＤイメージャ２２から読み出された画像信号は、すべて同一の撮像期間で得られた画像信号なので特別なアドレス制御はいらない。一方、撮像モードが連写モードに設定されていれば、制御部３２ｄでは、連写枚数設定部３２ｂで設定された連写枚数に基づいて、モニタ表示する画像のアドレス制御が行われ、ここでアドレス変換された画像信号が、それぞれの時点毎にＳＤＲＡＭ２９に書き込まれる。
【００２６】
上記図３及び図４で説明した構成により、ＣＣＤイメージャ２２の各画素に対するフォトダイオード１１ａ〜１１ｈで受光され光電変換されて得られた電荷をそれぞれ対応するＶＣＣＤ１３ａ〜１３ｈに転送するためのリードゲート１２ａ〜１２ｈを、各時点毎に制御して、時点の異なるタイミングで得られた電荷をＶＣＣＤ１３ａ〜１３ｈにそれぞれ転送し、転送した電荷をＶＣＣＤ１３ａ〜１３ｈから垂直転送してＨＣＣＤ１４で水平転送することで、複数の連続する画像を短い時間間隔で撮像することができる。
【００２７】
例えば、時点Ｔ１、Ｔ２、Ｔ３、Ｔ４における画像を連写する時、図４に示したように、Ｒ、Ｇｒ、Ｇｂ、Ｂの４画素単位を一塊として、リードゲート１２ａ〜１２ｈのタイミング制御が行われる。時点Ｔ１では、すべてのフォトダイオードの電荷がリセットされ、水平画素列１２、１１、８、７、４、３のリードゲート１２ａ、１２ｂ、１２ｅ、１２ｆがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ａ、１３ｂ、１３ｅ、１３ｆに転送される。これら転送された電荷は、その後の時点Ｔ２、Ｔ３、Ｔ４の露光が終了するまで、それぞれのＶＣＣＤで保持される。
【００２８】
次の時点Ｔ２では、すべてのフォトダイオードの電荷がリセットされ、水平画素列１２、１１、８、７、４、３のリードゲート１２ｃ、１２ｄ、１２ｇ、１２ｈがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ｃ、１３ｄ、１３ｇ、１３ｈに転送される。これら転送された電荷は、その後の時点Ｔ３、Ｔ４の露光が終了するまで、それぞれのＶＣＣＤで保持される。
【００２９】
次の時点Ｔ３では、すべてのフォトダイオードがリセットされ、水平画素列１０、９、６、５、２、１のリードゲート１２ａ、１２ｂ、１２ｅ、１２ｆがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ａ、１３ｂ、１３ｅ、１３ｆに転送される。これら転送された電荷はその後の時点Ｔ４の露光が終了するまで、それぞれのＶＣＣＤにおいて保持される。
【００３０】
次の時点Ｔ４では、すべてのフォトダイオードがリセットされ、水平画素列１０、９、６、５、２、１のリードゲート１２ｃ、１２ｄ、１２ｇ、１２ｈがＯｎ状態に制御されて露光が開始され、光電変換された電荷がＶＣＣＤ１３ｃ、１３ｄ、１３ｇ、１３ｈに転送される。
【００３１】
その後、各ＶＣＣＤに保持された電荷がＨＣＣＤ１４に同時に垂直転送され、ＨＣＣＤ１４から水平転送されることで、ＣＣＤイメージャ２２からの１度の読み出しで、時点Ｔ１から時点Ｔ４のタイミングで撮像された画像信号を得ることができる。
【００３２】
このような制御は、ＲＧ制御部２３ａからのリードゲート制御信号に基づいて行われるが、このリードゲート制御信号が撮像モード設定部３２ａ、連写枚数設定部３２ｂ、連写間隔設定部３２ｃの設定に従って生成されるようにしているので、ユーザの設定に応じた適切なリードゲート制御がなされる。
【００３３】
また、外部のメモリカード３３に画像信号を書き込む際やモニタ等への表示時などでは、それぞれの時点毎の画像信号となるように、制御部３２ｄにおいてアドレス制御がなされる。この場合にも、リードゲート制御の場合と同様に、撮像モード設定部３２ａ、連写枚数設定部３２ｂ、連写間隔設定部３２ｃの設定に従って適切なアドレス制御がなされるようにしている。
【００３４】
以上説明したように、本一実施形態によれば、ＣＣＤイメージャのリードゲート制御を画素単位で行い、また、ＶＣＣＤをメモリとして使うことにより、撮像素子を複数の小画面に分割し、露光箇所を選択できるようにシャッター部を設け、順次撮像するために、小画面の中心に光軸が来るように調整するシフト光学部を設けなくても、撮像素子から１度の読み出しで、時点の異なる複数の画像を得ることができる。これにより、時間間隔の短い連続する複数の画像を、バッファメモリを設けることなく得ることが容易に可能であるという特有の効果が得られる。
【００３５】
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００３６】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る電子カメラの撮像素子の構成図である。
【図２】連続撮影時における撮像素子の電荷読み出しに関するタイミングチャートである。
【図３】本発明の一実施形態に係る電子カメラの構成である。
【図４】ＣＣＤイメージャの詳細な構成を示す図である。
【符号の説明】
【００３８】
１１ａ〜１１ｈ…フォトダイオード、１２ａ〜１２ｈ…リードゲート、１３ａ〜１３ｈ…垂直読み出しバッファ（ＶＣＣＤ）、１４…水平読み出しバッファ（ＨＣＣＤ）、２１…レンズ、２２…ＣＣＤイメージャ、２３…タイミングジェネレータ、２３ａ…リードゲート（ＲＧ）制御部、２４…プリプロセス回路、２５…アナログデジタル（Ａ／Ｄ）変換器、２６…画像処理回路、２７…バス、２８…メモリ制御回路、２９…ＳＤＲＡＭ、３０…ビデオエンコーダ、３１…ＪＰＥＧ処理回路、３２…ＣＰＵ、３２ａ…撮像モード設定部、３２ｂ…連写枚数設定部、３２ｃ…連写間隔設定部、３２ｄ…制御部、３３…メモリカード、３４…入力部
【特許請求の範囲】
【請求項１】
第１の方向とこの第１の方向を横切る第２の方向とに配列され、光電変換を行う複数の受光部と、
前記複数の受光部に対応する位置に設けられ、対応する受光部における光電変換によって生成された電荷を蓄積するとともに、蓄積した電荷を前記第１の方向に転送する複数の第１方向転送バッファと、
前記複数の第１方向転送バッファによって前記第１の方向に転送された電荷を前記第２の方向に転送する第２方向転送バッファと、
前記複数の受光部と前記複数の第１方向転送バッファとの間に設けられ、前記複数の受光部における光電変換によって生成された電荷をそれぞれ対応する第１方向転送バッファに転送する複数の転送部と、
を有する撮像素子と、
複数の異なるタイミング毎に、それぞれ相異なる位置の前記転送部を制御してこの転送部に対応する前記第１方向転送バッファに順次電荷を蓄積させるとともに、前記複数の第１方向転送バッファ及び前記第２の転送バッファを制御して前記複数の第１方向転送バッファに蓄積された電荷を同一タイミングで前記第１の方向及び前記第２の方向に転送する制御部と、
を具備することを特徴とする電子カメラ。
【請求項２】
複数の撮像モードから、所望の撮像モードを設定するための撮像モード設定部を更に具備し、
前記制御部は、前記撮像モード設定部において設定された前記撮像モードに応じ、前記転送部における電荷転送のタイミングを制御することを特徴とする請求項１に記載の電子カメラ。
【請求項３】
前記複数の異なるタイミングのタイミング数を設定する連写枚数設定部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【請求項４】
前記複数の異なるタイミングにおける各タイミング間の時間間隔を設定する連写間隔設定部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【請求項５】
前記複数の異なるタイミングで前記複数の第１転送バッファに蓄積された電荷を、各タイミング単位で処理可能に配列を変換する配列変換部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【請求項１】
第１の方向とこの第１の方向を横切る第２の方向とに配列され、光電変換を行う複数の受光部と、
前記複数の受光部に対応する位置に設けられ、対応する受光部における光電変換によって生成された電荷を蓄積するとともに、蓄積した電荷を前記第１の方向に転送する複数の第１方向転送バッファと、
前記複数の第１方向転送バッファによって前記第１の方向に転送された電荷を前記第２の方向に転送する第２方向転送バッファと、
前記複数の受光部と前記複数の第１方向転送バッファとの間に設けられ、前記複数の受光部における光電変換によって生成された電荷をそれぞれ対応する第１方向転送バッファに転送する複数の転送部と、
を有する撮像素子と、
複数の異なるタイミング毎に、それぞれ相異なる位置の前記転送部を制御してこの転送部に対応する前記第１方向転送バッファに順次電荷を蓄積させるとともに、前記複数の第１方向転送バッファ及び前記第２の転送バッファを制御して前記複数の第１方向転送バッファに蓄積された電荷を同一タイミングで前記第１の方向及び前記第２の方向に転送する制御部と、
を具備することを特徴とする電子カメラ。
【請求項２】
複数の撮像モードから、所望の撮像モードを設定するための撮像モード設定部を更に具備し、
前記制御部は、前記撮像モード設定部において設定された前記撮像モードに応じ、前記転送部における電荷転送のタイミングを制御することを特徴とする請求項１に記載の電子カメラ。
【請求項３】
前記複数の異なるタイミングのタイミング数を設定する連写枚数設定部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【請求項４】
前記複数の異なるタイミングにおける各タイミング間の時間間隔を設定する連写間隔設定部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【請求項５】
前記複数の異なるタイミングで前記複数の第１転送バッファに蓄積された電荷を、各タイミング単位で処理可能に配列を変換する配列変換部を更に具備することを特徴とする請求項１に記載の電子カメラ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−１９８１３（Ｐ２００６−１９８１３Ａ）
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−１９２９７５（Ｐ２００４−１９２９７５）
【出願日】平成１６年６月３０日（２００４．６．３０）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１６年６月３０日（２００４．６．３０）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
[ Back to top ]