電子装置及びその製造方法
【課題】電子装置の製造工程において、はんだバンプ同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置を回路基板上に容易に実装を行うことができる電子装置及び電子装置の製造方法を提供することを目的とする。
【解決手段】
電子装置は、回路基板１と、回路基板１に電気的に接続される複数の端子３と、前記複数の端子３に電気的に接続された半導体装置４と、前記複数のはんだバンプ３同士を隔離する隔壁６とを有する。隔壁６がバリアとなってはんだバンプ３が隣のはんだバンプ３に接触できなくなるため、はんだバンプ３同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置４を回路基板１上に容易に実装することができる。
【解決手段】
電子装置は、回路基板１と、回路基板１に電気的に接続される複数の端子３と、前記複数の端子３に電気的に接続された半導体装置４と、前記複数のはんだバンプ３同士を隔離する隔壁６とを有する。隔壁６がバリアとなってはんだバンプ３が隣のはんだバンプ３に接触できなくなるため、はんだバンプ３同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置４を回路基板１上に容易に実装することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の実装の高密度化に伴い、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置に比べて高密度化を図ることができるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置や、回路基板にＢＧＡ型の半導体装置を実装した電子装置が実用化されている。
【０００３】
上述の電子装置に備えられている半導体装置は、半導体素子と、半導体素子を搭載するパッケージ基板とを有しており、パッケージ基板は、半導体素子が搭載される面と反対側の面に、規則的に配列されたはんだバンプを備えている。電子装置の製造工程でＢＧＡ型の半導体装置を回路基板上に実装する際は、はんだバンプと回路基板上の電極とを電気的に接続する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３５５２７号公報
【特許文献２】特許第３３９９４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＢＧＡ型の半導体装置を回路基板に実装する際に、半導体装置と回路基板との位置合わせの精度が不十分な場合、隣り合うはんだバンプ同士が接触してブリッジが発生し、短絡を起こす恐れがある。
【０００６】
本発明は、はんだバンプ同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置を回路基板上に容易に実装を行うことができる電子装置及び電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、回路基板と、回路基板に電気的に接続される複数の端子と、複数の端子に電気的に接続された半導体装置と、複数の端子同士を隔離する隔壁とを有する電子装置が提供される。
【０００８】
発明の別の一観点によれば、回路基板上方に複数の第１の接合材を形成する工程と、複数の第１の接合材同士を隔離する隔壁を配置する工程と、隔壁上方に第２の接合材を備えた半導体チップを配置するとともに、第１の接合材と第２の接合材とを接合して端子を形成する工程とを有する電子装置の製造方法が提供される。
【発明の効果】
【０００９】
上述の観点によれば、電子装置の製造工程において、はんだバンプ同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置を回路基板上に容易に実装を行うことができる電子装置及び電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１における電子装置の平面図である。
【図２】図２は、実施例１における電子装置の、図１に示す一点鎖線Ａ−Ａ’における断面図である。
【図３】図３は、実施例１における隔壁板の斜視図である。
【図４】図４は、実施例１における隔壁板の平面図および側面図である。
【図５】図５は、実施例１における隔壁板の構成部材を示す図である。
【図６】図６は、実施例１における電子装置の製造方法を示す工程斜視図（その１）である。
【図７】図７は、実施例１における電子装置の製造方法を示す工程斜視図（その２）である。
【図８】図８は、実施例１における電子装置の製造方法を示す工程斜視図（その３）である。
【図９】図９は、実施例１における電子装置の別の製造方法を示す工程斜視図（その１）である。
【図１０】図１０は、実施例１における電子装置の別の製造方法を示す工程斜視図（その２）である。
【図１１】図１１は、実施例１における電子装置の別の製造方法を示す工程斜視図（その３）である。
【図１２】図１２は、実施例２における電子装置の平面図である。
【図１３】図１３は、実施例２における電子装置の、図１２に示す一点鎖線Ｂ−Ｂ’における断面図である。
【図１４】図１４は、実施例２における隔壁板の平面図および側面図である。
【図１５】図１５は、実施例２における第１の隔壁部材を示す図、および第２の隔壁部材を示す図である。
【図１６】図１６は、実施例２における電子装置の製造方法を示す工程斜視図（その１）である。
【図１７】図１７は、実施例２における電子装置の製造方法を示す工程斜視図（その２）である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例１】
【００１２】
実施例１について、図１乃至図１１を参照して説明する。
【００１３】
図１は、実施例１における電子装置の平面図である。なお、図１では、平面視により直接見ることができない箇所を点線で示しており、回路基板１に設けられている配線パターンは省略されている。図２は、実施例１における電子装置の、図１に示す一点鎖線Ａ−Ａ’における断面図である。
【００１４】
図１および図２に示すように、電子装置は、複数の電極パッド２が備えられた回路基板１と、回路基板１上方に配置され、複数の電極パッド２のそれぞれに接続される複数のはんだバンプ３と、複数のはんだバンプ３上方に配置され、複数のバンプに接続された半導体パッケージ４と、回路基板１と半導体パッケージ４との間に配置され、隣り合うはんだバンプ３間に配置された隔壁板６とを有している。
以下、電子装置の各部の詳細について説明する。
【００１５】
回路基板１は、例えばガラスセラミック、ガラスエポキシ、ビスマレイミドトリアジン（ＢＴ）樹脂等の基板基材の両面に、Ｃｕを含む配線パターンが形成されている。また、配線パターンの一部として、パッケージ基板９のランド電極５に対応する位置に、電極パッド２が配置されている。
【００１６】
半導体パッケージ４は、例えば厚さ０．１ｍｍ〜０．５ｍｍ程度の半導体チップ７と、複数のはんだバンプ８を挟んで半導体チップ７が搭載された厚さ０．１５ｍｍ〜２ｍｍ程度のパッケージ基板９と、パッケージ基板９の下面に備えられた複数のランド電極５と、パッケージ基板９上方に形成され、半導体チップ７およびはんだバンプ８を覆う封止樹脂１０とを有している。半導体パッケージ４の外形サイズは、例えば略８ｍｍ角である。
【００１７】
パッケージ基板９は、例えばガラスエポキシ樹脂、ビスマレイミドトリアジン（ＢＴ）樹脂、ポリイミド、セラミック等の基板基材の両面に、Ｃｕを含む配線パターンが形成された基板を用いることができる。
【００１８】
ランド電極５は、パッケージ基板９側から、例えば厚さ１０μｍ〜４０μｍ程度のＣｕ、厚さ３μｍ程度のＮｉ、厚さ０．１μｍ〜０．５μｍ程度のＡｕを積層した電極を用いることができる。ランド電極５の径は、例えば０．６ｍｍ程度である。
【００１９】
続いて、本発明に係る隔壁板６について、図３乃至図５を参照して説明する。
図３は、実施例１における隔壁板６の斜視図である。図４は、実施例１における隔壁板６の平面図および側面図である。図４（ａ）は、実施例１における隔壁板６の平面図である。図４（ｂ）は、実施例１における隔壁板６の側面図であり、図４（ａ）に示すＹ方向を見たときの側面図である。
【００２０】
隔壁板６は、図３、図４（ａ）および図４（ｂ）に示すように、Ｘ方向に沿って配置された複数の第１の隔壁部材６ａと、Ｙ方向に沿って配置された複数の第２の隔壁部材６ｂとが格子状に組み合わされた形状を有している。
【００２１】
第１の隔壁部材６ａおよび第２の隔壁部材６ｂのサイズは、半導体パッケージ４の外形サイズ、半導体パッケージ４の端子ピッチ、および回路基板１と半導体パッケージ４との間隔等に応じて決定することが好ましく、本実施例では、例えば長手方向の寸法が８ｍｍ程度、短手方向の寸法が０．５ｍｍ程度、厚さが０．１ｍｍ程度である。
【００２２】
第１の隔壁部材６ａおよび第２の隔壁部材６ｂの材質としては、はんだの融点より高い温度での耐熱性を有する、絶縁性のフレキシブルシートが好ましく、例えばポリイミド、ＰＴＦＥ（ポリテトラフルオロエチレン）等の材料を用いることができる。
【００２３】
フレキシブルシートを用いると、環境の変化に伴って半導体パッケージや回路基板が熱膨張あるいは熱収縮による変形を起こした際に、その変形に追従させることができる。このため、隔壁板６の接触によって半導体パッケージや回路基板へストレスが加わり、半導体パッケージと回路基板との接続信頼性が低下するのを抑制することができる。
【００２４】
図５は、隔壁板６の構成部材を示す図である。図５（ａ）は、第１の隔壁部材６ａ、図５（ｂ）は、第２の隔壁部材６ａを示す図である。
【００２５】
図５（ａ）および図５（ｂ）に示すように、第１の隔壁部材６ａおよび第２の隔壁部材６ｂは、短手方向の大きさの半分程度まで切れ込みの入ったスリット１１ａ，１１ｂを各々有している。複数の第１の隔壁板６ａのスリット１１ａと、複数の第２の隔壁板６ｂのスリット１１ｂとが嵌め合わされることにより、図３および図４に示すような、一体化された隔壁板６を得ることができる。
【００２６】
スリット１１ａ，１１ｂは、第１の隔壁部材６ａと第２の隔壁部材６ｂとを嵌め合わせるため、第１の隔壁部材６ａおよび第２の隔壁部材６ｂの厚さよりも大きい幅を有している。第１の隔壁部材６ａおよび第２の隔壁部材６ｂの厚さを０．１ｍｍとすると、スリット１１ａ，１１ｂの幅は、０．１ｍｍよりも大きい寸法、例えば０．１５ｍｍ程度が好ましい。スリット１１ａ，１１ｂのピッチは、半導体パッケージ４の端子ピッチ、すなわちランド電極５のピッチと同程度であることが好ましい。
【００２７】
次に、実施例１に係る隔壁板６を備えた電子装置の製造方法を説明する。
【００２８】
図６乃至図８は、実施例１における電子装置の製造方法を示す工程斜視図である。なお、図６乃至図８では、回路基板１の配線は省略されている。
【００２９】
まず、図６（ａ）に示すように、回路基板１の電極パッド２上にはんだペースト１２を形成する。はんだペースト１２に含まれるはんだ粒子の材質としては特に制約はないが、例えばＳｎ−３Ａｇ−０．５Ｃｕを用いることができる。はんだペースト１２は、例えばメタルマスクを用いたスクリーン印刷法、吐出装置（ディスペンサ）を用いたディスペンス法、ピン形状の転写治具を用いたピン転写法等の方法を用いて形成することができる。
【００３０】
次に、図６（ｂ）に示すように、隔壁板６を回路基板１上に配置する。個々のはんだペースト１２を隔離するように第１の隔壁部材６ａと第２の隔壁部材６ｂとを回路基板１上に配置するとともに、第１の隔壁部材６ａのスリット１１ａと、複数の第２の隔壁部材６ｂのスリット１１ｂとを嵌め合わせる。これにより、図７（ａ）に示すように、一体化された隔壁板６を回路基板１上に配置することができる。なお、この工程では、予め形成しておいた隔壁板６を回路基板１に配置することもできる。
【００３１】
次に、回路基板１上に半導体パッケージ４を配置する。図７（ｂ）に示すように、半導体パッケージ４のパッケージ基板９に備えられた図示しないランド電極５上には、はんだバンプ１３が設けられている。はんだバンプ１３がはんだペースト１２に対向するように位置合わせを行った後、図８（ａ）に示すように、はんだバンプ１３とはんだペースト１２とを接触させるようにして半導体パッケージ４を配置する。
【００３２】
続いて、半導体パッケージ４を搭載した回路基板１を、例えば窒素雰囲気のリフロー炉内で加熱（リフロー加熱）する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ１３とはんだペースト１２とが溶融し、図８（ｂ）に示すように、一体化したはんだバンプ３が形成される。隣り合うはんだバンプ３の間には、第１の隔壁板６ａ、第２の隔壁板６ｂのいずれかが配置されており、個々のはんだバンプ３が隔てられている。
【００３３】
このように、隣り合うはんだバンプ３同士を隔離する隔壁板６を半導体パッケージ４と回路基板１との間に配置することにより、隔壁板６がバリアとなってはんだバンプ３が隣のはんだバンプ３に接触できなくなる。これにより、半導体パッケージ４を回路基板１上に実装する際のブリッジの発生の防止を図ることができ、ＢＧＡ型の半導体装置を回路基板１上に容易に実装することができる。
【００３４】
さらに、上述の隔壁板６は、回路基板１や半導体パッケージ４には固定されておらず、開放された状態で配置されている。すなわち、隔壁板６は回路基板１や半導体パッケージ４によって拘束されていないため、はんだバンプ３がセルフアライメントする際の妨げにならず、回路基板１と半導体パッケージ４との位置合わせを容易に行うことができる。
【００３５】
また、回路基板１と半導体パッケージ４との間に隔壁板６を配置することにより、はんだバンプ３の形状を制御することもできる。例えば隔壁板６を用いずに半導体パッケージ４を実装すると、はんだバンプ３は、回路基板１と半導体パッケージ４との間隙における中間部分が極大、すなわち外側に膨らんだ形状となり、回路基板１との接合部や半導体パッケージ４との接合部がくびれた形状となる。そして、応力はくびれた箇所に集中してクラックや破断が発生しやすくなる。
【００３６】
そこで、隔壁板６の高さを、隔壁板６を用いない場合に得られる回路基板１と半導体パッケージ４との間隔よりも大きくすると、はんだバンプ３の高さが増すため、くびれた箇所と径が最大の箇所との寸法差を小さくすることができる。これにより、上述のくびれた箇所における応力の集中が緩和され、応力の集中によるはんだバンプ３のクラックや破断が発生を防止することができ、はんだ接合部における接合信頼性の向上を図ることができる。
【００３７】
次に、実施例１に係る隔壁板６を備えた電子装置の別の製造方法を説明する。
【００３８】
図９乃至図１１は、実施例１における電子装置の別の製造方法を示す工程斜視図である。なお、図９乃至図１１では、回路基板１の配線は省略されている。
【００３９】
まず、図９（ａ）に示すように、回路基板１の電極パッド２にはんだバンプ１４を形成する。はんだバンプ１４の材質としては特に制約はないが、例えばＳｎ−３Ａｇ−０．５Ｃｕを用いることができる。はんだバンプ１４は、例えばスクリーン印刷法、ディスペンス法、ピン転写法等の方法を用いてはんだペーストをランド電極５上に供給した後、リフロー加熱を行うことにより形成することができる。
【００４０】
次に、図９（ｂ）に示すように、隔壁板６を回路基板１上に配置する。個々のはんだバンプ１４を隔離するように第１の隔壁部材６ａと第２の隔壁部材６ｂとを回路基板１上に配置するとともに、第１の隔壁部材６ａのスリット１１ａと、複数の第２の隔壁部材６ｂのスリット１１ｂとを嵌め合わせる。これにより、図１０（ａ）に示すように、一体化された隔壁板６を回路基板１上に配置することができる。この工程では、予め形成しておいた隔壁板６を回路基板１に配置することもできる。
【００４１】
次に、回路基板１上に半導体パッケージ４を配置する。図１０（ｂ）に示すように、半導体パッケージ４のパッケージ基板９に備えられた図示しないランド電極５上には、はんだバンプ１４が設けられている。はんだバンプ１３がはんだバンプ１４に対向するように位置合わせを行った後、図１１（ａ）に示すように、はんだバンプ１３とはんだバンプ１４とを接触させるようにして半導体パッケージ４を配置する。
【００４２】
続いて、半導体パッケージ４を搭載した回路基板１を、例えば窒素雰囲気のリフロー炉を用いてリフロー加熱する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ１３とはんだバンプ１４とが溶融し、図１１（ｂ）に示すように、一体化したはんだバンプ３ａが形成される。隣り合うはんだバンプ３ａの間には、第１の隔壁部材６ａ、第２の隔壁部材６ｂのいずれかが配置されており、個々のはんだバンプ３ａが隔てられている。
【００４３】
上述の製造方法によれば、電極パッド２上にはんだバンプ１４を形成した後に隔壁板６を回路基板１上に配置する。すなわち、隔壁板６を配置する際には、硬化したはんだバンプ１４が回路基板１上に存在しているため、回路基板１上に隔壁板６を配置する際にフラックスが隔壁板６に付着するのを防止することができ、その結果、製造歩留まりの向上を図ることができる。
【実施例２】
【００４４】
実施例２について、図１２乃至図１６を参照して説明する。
【００４５】
図１２および図１３は、実施例２における電子装置の構成図である。図１２は、実施例２における電子装置の平面図である。なお、図１２では、平面視により直接見ることができない箇所が点線で示されており、回路基板２１に設けられている配線パターンは省略されている。図１３は、実施例２における電子装置の、図１２に示す一点鎖線Ｂ−Ｂ’における断面図である。
【００４６】
図１２および図１３に示すように、電子装置は、電極パッド２２を備えた回路基板２１と、回路基板２１の上方に配置され、電極パッド２２に接続された複数のはんだバンプ２３と、複数のはんだバンプ２３の上方に配置され、複数のはんだバンプ２３に接続された半導体パッケージ２４とを有している。ここで、はんだバンプ２３は、半導体パッケージ２４に備えられたランド電極２５に接続されている。さらに、電子装置は、回路基板２１と半導体パッケージ２４との間に配置され、隣り合うはんだバンプ２３間に配置された隔壁板２６を有している。
【００４７】
図１４は、実施例２における隔壁板２６の構成図である。図１４（ａ）は、実施例２における隔壁板２６の平面図である。図１４（ｂ）は、実施例２における隔壁板２６の側面図であり、図１４（ａ）に示すＹ方向を見たときの側面図である。図１５は、隔壁板２６の構成部材を示す図である。図１５（ａ）は、第１の隔壁部材２６ａ、図１５（ｂ）は、第２の隔壁部材２６ａを示す図である。
【００４８】
隔壁板６は、図１４および図１５に示すように、Ｘ方向に沿って配置された複数の第１の隔壁部材２６ａと、Ｙ方向に沿って配置された複数の第２の隔壁部材２６ｂとを有している。第１の隔壁部材２６ａおよび第２の隔壁部材２６ｂのサイズは、本実施例では、例えば長手方向の寸法が８ｍｍ程度、短手方向の寸法が０．８ｍｍ程度、厚さが０．１ｍｍ程度である。
【００４９】
図１５（ａ）および図１５（ｂ）に示すように、第１の隔壁部材６ａおよび第２の隔壁部材６ｂは、短手方向の大きさの半分程度まで切れ込みの入ったスリット３１ａ，３１ｂを各々有している。複数の第１の隔壁板６ａのスリット３１ａと、複数の第２の隔壁板６ｂのスリット３１ｂとが嵌め合わされることにより、図１４に示すような、一体化された隔壁板２６を得ることができる。
【００５０】
さらに本実施例では、第１の隔壁部材２６ａは、例えば複数のスリット３１ａの間に設けられた開口３４ａを複数有しており、第２の隔壁部材２６ａは、複数のスリット３１ｂの間に設けられた開口３４ｂを複数有している。開口３４ａおよび開口３４ｂのサイズは、例えば長手方向の寸法が０．１ｍｍ程度、短手方向の寸法が０．２ｍｍ程度である。
【００５１】
次に、実施例２に係る隔壁板２６を備えた電子装置の製造方法を説明する。
【００５２】
図１６および図１７は、実施例２における電子装置の製造方法を示す工程斜視図である。なお、図１６および図１７では、回路基板２１の配線は省略されている。
【００５３】
まず、図６（ａ）、図６（ｂ）および図７（ａ）に示したように、回路基板２１上にはんだペースト２２を形成するとともに、隔壁板２６を回路基板２１上に配置するまでの処理を行う。その結果、図１６（ａ）に示す構成を得る。
【００５４】
次に、回路基板２１上に半導体パッケージ２４を配置する。図１６（ｂ）に示すように、半導体パッケージ２４のパッケージ基板２９に備えられた図示しないランド電極２５上には、はんだバンプ３３が設けられている。はんだバンプ３３がはんだペースト３２に対向するように位置合わせを行った後、図１７（ａ）に示すように、はんだバンプ３３とはんだペースト３２とを接触させるようにして半導体パッケージ２４を配置する。
【００５５】
続いて、半導体パッケージ２４を搭載した回路基板２１を窒素雰囲気のリフロー炉を用いてリフロー加熱する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ２３とはんだペースト３２とが溶融し、図１７（ｂ）に示すように、一体化したはんだバンプ２３が形成される。隣り合うはんだバンプ２３の間には、第１の隔壁板２６ａ、第２の隔壁板２６ｂのいずれかが配置されており、個々のはんだバンプ２３が隔てられている。
【００５６】
ここで、第１の隔壁部材２６ａ、第２の隔壁部材２６ａにそれぞれ開口３４ａ、開口３４ｂを設けたことにより、はんだペースト３２から放出されるフラックスの揮発成分を、開口３４ａ、開口３４ｂを通じて電子装置の外部に逃がすことができる。これにより、はんだペースト３２の揮発成分が隔壁板２６内で熱膨張することにより、隔壁板２６が破損若しくは変形する等の不具合を防止することができる。
【００５７】
なお、本実施例では、第１の隔壁部材２６ａと第２の隔壁部材２６ａの両方に開口を設けた例について説明したが、第１の隔壁部材２６ａのみに開口を設けることもでき、若しくは第２の隔壁部材２６ａのみに開口を設けることもできる。
【００５８】
また、本実施例では、複数のスリット３１ａの間に設けられた開口３４ａおよび複数のスリット３１ｂの間に設けられた開口３４ｂをそれぞれ複数有している例について説明したが、複数のスリット３１ａの間に設けられた開口３４ａの数を１個とすることもでき、若しくは複数のスリット３１ｂの間に設けられた開口３４ｂの数を１個とすることもできる。
【００５９】
以上、本発明の好ましい実施例について詳述したが、本発明は特定の実施例に限定されるものではなく、種々の変形や変更が可能である。例えば、実施例１では半導体パッケージ４の外形サイズを略８ｍｍ角としているが、例えば５０ｍｍ角や６０ｍｍ角等の、１０ｍｍ角を越える外形サイズの半導体パッケージ４を用いることもできる。また、実施例２の電子装置は、実施例１で説明した電子装置の別の製造方法を用いて製造することもできる。実施例２における開口３４ａ，３４ｂの形状や設置位置についても特に限定はなく、隔壁板２６のサイズ等に応じて決定することができる。
【符号の説明】
【００６０】
１ 回路基板
２ 電極パッド
３、３ａ はんだバンプ
４ 半導体パッケージ
５ ランド電極
６ 隔壁板
６ａ 第１の隔壁部材
６ｂ 第２の隔壁部材
７ 半導体チップ
８ はんだバンプ
９ パッケージ基板
１０ 封止樹脂
１１ａ，１１ｂ スリット
１２ はんだペースト
１３，１４ はんだバンプ
２１ 回路基板
２２ 電極パッド
２３ はんだバンプ
２４ 半導体パッケージ
２５ ランド電極
２６ 隔壁板
２６ａ 第１の隔壁部材
２６ｂ 第２の隔壁部材
２７ 半導体チップ
２８ はんだバンプ
２９ パッケージ基板
３０ 封止樹脂
３１ａ，３１ｂ スリット
３２ はんだペースト
３３ はんだバンプ
３４ａ，３４ｂ 開口
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の実装の高密度化に伴い、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置に比べて高密度化を図ることができるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置や、回路基板にＢＧＡ型の半導体装置を実装した電子装置が実用化されている。
【０００３】
上述の電子装置に備えられている半導体装置は、半導体素子と、半導体素子を搭載するパッケージ基板とを有しており、パッケージ基板は、半導体素子が搭載される面と反対側の面に、規則的に配列されたはんだバンプを備えている。電子装置の製造工程でＢＧＡ型の半導体装置を回路基板上に実装する際は、はんだバンプと回路基板上の電極とを電気的に接続する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３５５２７号公報
【特許文献２】特許第３３９９４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＢＧＡ型の半導体装置を回路基板に実装する際に、半導体装置と回路基板との位置合わせの精度が不十分な場合、隣り合うはんだバンプ同士が接触してブリッジが発生し、短絡を起こす恐れがある。
【０００６】
本発明は、はんだバンプ同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置を回路基板上に容易に実装を行うことができる電子装置及び電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、回路基板と、回路基板に電気的に接続される複数の端子と、複数の端子に電気的に接続された半導体装置と、複数の端子同士を隔離する隔壁とを有する電子装置が提供される。
【０００８】
発明の別の一観点によれば、回路基板上方に複数の第１の接合材を形成する工程と、複数の第１の接合材同士を隔離する隔壁を配置する工程と、隔壁上方に第２の接合材を備えた半導体チップを配置するとともに、第１の接合材と第２の接合材とを接合して端子を形成する工程とを有する電子装置の製造方法が提供される。
【発明の効果】
【０００９】
上述の観点によれば、電子装置の製造工程において、はんだバンプ同士のブリッジの発生の防止を図るとともに、ＢＧＡ型の半導体装置を回路基板上に容易に実装を行うことができる電子装置及び電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１における電子装置の平面図である。
【図２】図２は、実施例１における電子装置の、図１に示す一点鎖線Ａ−Ａ’における断面図である。
【図３】図３は、実施例１における隔壁板の斜視図である。
【図４】図４は、実施例１における隔壁板の平面図および側面図である。
【図５】図５は、実施例１における隔壁板の構成部材を示す図である。
【図６】図６は、実施例１における電子装置の製造方法を示す工程斜視図（その１）である。
【図７】図７は、実施例１における電子装置の製造方法を示す工程斜視図（その２）である。
【図８】図８は、実施例１における電子装置の製造方法を示す工程斜視図（その３）である。
【図９】図９は、実施例１における電子装置の別の製造方法を示す工程斜視図（その１）である。
【図１０】図１０は、実施例１における電子装置の別の製造方法を示す工程斜視図（その２）である。
【図１１】図１１は、実施例１における電子装置の別の製造方法を示す工程斜視図（その３）である。
【図１２】図１２は、実施例２における電子装置の平面図である。
【図１３】図１３は、実施例２における電子装置の、図１２に示す一点鎖線Ｂ−Ｂ’における断面図である。
【図１４】図１４は、実施例２における隔壁板の平面図および側面図である。
【図１５】図１５は、実施例２における第１の隔壁部材を示す図、および第２の隔壁部材を示す図である。
【図１６】図１６は、実施例２における電子装置の製造方法を示す工程斜視図（その１）である。
【図１７】図１７は、実施例２における電子装置の製造方法を示す工程斜視図（その２）である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して具体的に説明する。
【実施例１】
【００１２】
実施例１について、図１乃至図１１を参照して説明する。
【００１３】
図１は、実施例１における電子装置の平面図である。なお、図１では、平面視により直接見ることができない箇所を点線で示しており、回路基板１に設けられている配線パターンは省略されている。図２は、実施例１における電子装置の、図１に示す一点鎖線Ａ−Ａ’における断面図である。
【００１４】
図１および図２に示すように、電子装置は、複数の電極パッド２が備えられた回路基板１と、回路基板１上方に配置され、複数の電極パッド２のそれぞれに接続される複数のはんだバンプ３と、複数のはんだバンプ３上方に配置され、複数のバンプに接続された半導体パッケージ４と、回路基板１と半導体パッケージ４との間に配置され、隣り合うはんだバンプ３間に配置された隔壁板６とを有している。
以下、電子装置の各部の詳細について説明する。
【００１５】
回路基板１は、例えばガラスセラミック、ガラスエポキシ、ビスマレイミドトリアジン（ＢＴ）樹脂等の基板基材の両面に、Ｃｕを含む配線パターンが形成されている。また、配線パターンの一部として、パッケージ基板９のランド電極５に対応する位置に、電極パッド２が配置されている。
【００１６】
半導体パッケージ４は、例えば厚さ０．１ｍｍ〜０．５ｍｍ程度の半導体チップ７と、複数のはんだバンプ８を挟んで半導体チップ７が搭載された厚さ０．１５ｍｍ〜２ｍｍ程度のパッケージ基板９と、パッケージ基板９の下面に備えられた複数のランド電極５と、パッケージ基板９上方に形成され、半導体チップ７およびはんだバンプ８を覆う封止樹脂１０とを有している。半導体パッケージ４の外形サイズは、例えば略８ｍｍ角である。
【００１７】
パッケージ基板９は、例えばガラスエポキシ樹脂、ビスマレイミドトリアジン（ＢＴ）樹脂、ポリイミド、セラミック等の基板基材の両面に、Ｃｕを含む配線パターンが形成された基板を用いることができる。
【００１８】
ランド電極５は、パッケージ基板９側から、例えば厚さ１０μｍ〜４０μｍ程度のＣｕ、厚さ３μｍ程度のＮｉ、厚さ０．１μｍ〜０．５μｍ程度のＡｕを積層した電極を用いることができる。ランド電極５の径は、例えば０．６ｍｍ程度である。
【００１９】
続いて、本発明に係る隔壁板６について、図３乃至図５を参照して説明する。
図３は、実施例１における隔壁板６の斜視図である。図４は、実施例１における隔壁板６の平面図および側面図である。図４（ａ）は、実施例１における隔壁板６の平面図である。図４（ｂ）は、実施例１における隔壁板６の側面図であり、図４（ａ）に示すＹ方向を見たときの側面図である。
【００２０】
隔壁板６は、図３、図４（ａ）および図４（ｂ）に示すように、Ｘ方向に沿って配置された複数の第１の隔壁部材６ａと、Ｙ方向に沿って配置された複数の第２の隔壁部材６ｂとが格子状に組み合わされた形状を有している。
【００２１】
第１の隔壁部材６ａおよび第２の隔壁部材６ｂのサイズは、半導体パッケージ４の外形サイズ、半導体パッケージ４の端子ピッチ、および回路基板１と半導体パッケージ４との間隔等に応じて決定することが好ましく、本実施例では、例えば長手方向の寸法が８ｍｍ程度、短手方向の寸法が０．５ｍｍ程度、厚さが０．１ｍｍ程度である。
【００２２】
第１の隔壁部材６ａおよび第２の隔壁部材６ｂの材質としては、はんだの融点より高い温度での耐熱性を有する、絶縁性のフレキシブルシートが好ましく、例えばポリイミド、ＰＴＦＥ（ポリテトラフルオロエチレン）等の材料を用いることができる。
【００２３】
フレキシブルシートを用いると、環境の変化に伴って半導体パッケージや回路基板が熱膨張あるいは熱収縮による変形を起こした際に、その変形に追従させることができる。このため、隔壁板６の接触によって半導体パッケージや回路基板へストレスが加わり、半導体パッケージと回路基板との接続信頼性が低下するのを抑制することができる。
【００２４】
図５は、隔壁板６の構成部材を示す図である。図５（ａ）は、第１の隔壁部材６ａ、図５（ｂ）は、第２の隔壁部材６ａを示す図である。
【００２５】
図５（ａ）および図５（ｂ）に示すように、第１の隔壁部材６ａおよび第２の隔壁部材６ｂは、短手方向の大きさの半分程度まで切れ込みの入ったスリット１１ａ，１１ｂを各々有している。複数の第１の隔壁板６ａのスリット１１ａと、複数の第２の隔壁板６ｂのスリット１１ｂとが嵌め合わされることにより、図３および図４に示すような、一体化された隔壁板６を得ることができる。
【００２６】
スリット１１ａ，１１ｂは、第１の隔壁部材６ａと第２の隔壁部材６ｂとを嵌め合わせるため、第１の隔壁部材６ａおよび第２の隔壁部材６ｂの厚さよりも大きい幅を有している。第１の隔壁部材６ａおよび第２の隔壁部材６ｂの厚さを０．１ｍｍとすると、スリット１１ａ，１１ｂの幅は、０．１ｍｍよりも大きい寸法、例えば０．１５ｍｍ程度が好ましい。スリット１１ａ，１１ｂのピッチは、半導体パッケージ４の端子ピッチ、すなわちランド電極５のピッチと同程度であることが好ましい。
【００２７】
次に、実施例１に係る隔壁板６を備えた電子装置の製造方法を説明する。
【００２８】
図６乃至図８は、実施例１における電子装置の製造方法を示す工程斜視図である。なお、図６乃至図８では、回路基板１の配線は省略されている。
【００２９】
まず、図６（ａ）に示すように、回路基板１の電極パッド２上にはんだペースト１２を形成する。はんだペースト１２に含まれるはんだ粒子の材質としては特に制約はないが、例えばＳｎ−３Ａｇ−０．５Ｃｕを用いることができる。はんだペースト１２は、例えばメタルマスクを用いたスクリーン印刷法、吐出装置（ディスペンサ）を用いたディスペンス法、ピン形状の転写治具を用いたピン転写法等の方法を用いて形成することができる。
【００３０】
次に、図６（ｂ）に示すように、隔壁板６を回路基板１上に配置する。個々のはんだペースト１２を隔離するように第１の隔壁部材６ａと第２の隔壁部材６ｂとを回路基板１上に配置するとともに、第１の隔壁部材６ａのスリット１１ａと、複数の第２の隔壁部材６ｂのスリット１１ｂとを嵌め合わせる。これにより、図７（ａ）に示すように、一体化された隔壁板６を回路基板１上に配置することができる。なお、この工程では、予め形成しておいた隔壁板６を回路基板１に配置することもできる。
【００３１】
次に、回路基板１上に半導体パッケージ４を配置する。図７（ｂ）に示すように、半導体パッケージ４のパッケージ基板９に備えられた図示しないランド電極５上には、はんだバンプ１３が設けられている。はんだバンプ１３がはんだペースト１２に対向するように位置合わせを行った後、図８（ａ）に示すように、はんだバンプ１３とはんだペースト１２とを接触させるようにして半導体パッケージ４を配置する。
【００３２】
続いて、半導体パッケージ４を搭載した回路基板１を、例えば窒素雰囲気のリフロー炉内で加熱（リフロー加熱）する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ１３とはんだペースト１２とが溶融し、図８（ｂ）に示すように、一体化したはんだバンプ３が形成される。隣り合うはんだバンプ３の間には、第１の隔壁板６ａ、第２の隔壁板６ｂのいずれかが配置されており、個々のはんだバンプ３が隔てられている。
【００３３】
このように、隣り合うはんだバンプ３同士を隔離する隔壁板６を半導体パッケージ４と回路基板１との間に配置することにより、隔壁板６がバリアとなってはんだバンプ３が隣のはんだバンプ３に接触できなくなる。これにより、半導体パッケージ４を回路基板１上に実装する際のブリッジの発生の防止を図ることができ、ＢＧＡ型の半導体装置を回路基板１上に容易に実装することができる。
【００３４】
さらに、上述の隔壁板６は、回路基板１や半導体パッケージ４には固定されておらず、開放された状態で配置されている。すなわち、隔壁板６は回路基板１や半導体パッケージ４によって拘束されていないため、はんだバンプ３がセルフアライメントする際の妨げにならず、回路基板１と半導体パッケージ４との位置合わせを容易に行うことができる。
【００３５】
また、回路基板１と半導体パッケージ４との間に隔壁板６を配置することにより、はんだバンプ３の形状を制御することもできる。例えば隔壁板６を用いずに半導体パッケージ４を実装すると、はんだバンプ３は、回路基板１と半導体パッケージ４との間隙における中間部分が極大、すなわち外側に膨らんだ形状となり、回路基板１との接合部や半導体パッケージ４との接合部がくびれた形状となる。そして、応力はくびれた箇所に集中してクラックや破断が発生しやすくなる。
【００３６】
そこで、隔壁板６の高さを、隔壁板６を用いない場合に得られる回路基板１と半導体パッケージ４との間隔よりも大きくすると、はんだバンプ３の高さが増すため、くびれた箇所と径が最大の箇所との寸法差を小さくすることができる。これにより、上述のくびれた箇所における応力の集中が緩和され、応力の集中によるはんだバンプ３のクラックや破断が発生を防止することができ、はんだ接合部における接合信頼性の向上を図ることができる。
【００３７】
次に、実施例１に係る隔壁板６を備えた電子装置の別の製造方法を説明する。
【００３８】
図９乃至図１１は、実施例１における電子装置の別の製造方法を示す工程斜視図である。なお、図９乃至図１１では、回路基板１の配線は省略されている。
【００３９】
まず、図９（ａ）に示すように、回路基板１の電極パッド２にはんだバンプ１４を形成する。はんだバンプ１４の材質としては特に制約はないが、例えばＳｎ−３Ａｇ−０．５Ｃｕを用いることができる。はんだバンプ１４は、例えばスクリーン印刷法、ディスペンス法、ピン転写法等の方法を用いてはんだペーストをランド電極５上に供給した後、リフロー加熱を行うことにより形成することができる。
【００４０】
次に、図９（ｂ）に示すように、隔壁板６を回路基板１上に配置する。個々のはんだバンプ１４を隔離するように第１の隔壁部材６ａと第２の隔壁部材６ｂとを回路基板１上に配置するとともに、第１の隔壁部材６ａのスリット１１ａと、複数の第２の隔壁部材６ｂのスリット１１ｂとを嵌め合わせる。これにより、図１０（ａ）に示すように、一体化された隔壁板６を回路基板１上に配置することができる。この工程では、予め形成しておいた隔壁板６を回路基板１に配置することもできる。
【００４１】
次に、回路基板１上に半導体パッケージ４を配置する。図１０（ｂ）に示すように、半導体パッケージ４のパッケージ基板９に備えられた図示しないランド電極５上には、はんだバンプ１４が設けられている。はんだバンプ１３がはんだバンプ１４に対向するように位置合わせを行った後、図１１（ａ）に示すように、はんだバンプ１３とはんだバンプ１４とを接触させるようにして半導体パッケージ４を配置する。
【００４２】
続いて、半導体パッケージ４を搭載した回路基板１を、例えば窒素雰囲気のリフロー炉を用いてリフロー加熱する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ１３とはんだバンプ１４とが溶融し、図１１（ｂ）に示すように、一体化したはんだバンプ３ａが形成される。隣り合うはんだバンプ３ａの間には、第１の隔壁部材６ａ、第２の隔壁部材６ｂのいずれかが配置されており、個々のはんだバンプ３ａが隔てられている。
【００４３】
上述の製造方法によれば、電極パッド２上にはんだバンプ１４を形成した後に隔壁板６を回路基板１上に配置する。すなわち、隔壁板６を配置する際には、硬化したはんだバンプ１４が回路基板１上に存在しているため、回路基板１上に隔壁板６を配置する際にフラックスが隔壁板６に付着するのを防止することができ、その結果、製造歩留まりの向上を図ることができる。
【実施例２】
【００４４】
実施例２について、図１２乃至図１６を参照して説明する。
【００４５】
図１２および図１３は、実施例２における電子装置の構成図である。図１２は、実施例２における電子装置の平面図である。なお、図１２では、平面視により直接見ることができない箇所が点線で示されており、回路基板２１に設けられている配線パターンは省略されている。図１３は、実施例２における電子装置の、図１２に示す一点鎖線Ｂ−Ｂ’における断面図である。
【００４６】
図１２および図１３に示すように、電子装置は、電極パッド２２を備えた回路基板２１と、回路基板２１の上方に配置され、電極パッド２２に接続された複数のはんだバンプ２３と、複数のはんだバンプ２３の上方に配置され、複数のはんだバンプ２３に接続された半導体パッケージ２４とを有している。ここで、はんだバンプ２３は、半導体パッケージ２４に備えられたランド電極２５に接続されている。さらに、電子装置は、回路基板２１と半導体パッケージ２４との間に配置され、隣り合うはんだバンプ２３間に配置された隔壁板２６を有している。
【００４７】
図１４は、実施例２における隔壁板２６の構成図である。図１４（ａ）は、実施例２における隔壁板２６の平面図である。図１４（ｂ）は、実施例２における隔壁板２６の側面図であり、図１４（ａ）に示すＹ方向を見たときの側面図である。図１５は、隔壁板２６の構成部材を示す図である。図１５（ａ）は、第１の隔壁部材２６ａ、図１５（ｂ）は、第２の隔壁部材２６ａを示す図である。
【００４８】
隔壁板６は、図１４および図１５に示すように、Ｘ方向に沿って配置された複数の第１の隔壁部材２６ａと、Ｙ方向に沿って配置された複数の第２の隔壁部材２６ｂとを有している。第１の隔壁部材２６ａおよび第２の隔壁部材２６ｂのサイズは、本実施例では、例えば長手方向の寸法が８ｍｍ程度、短手方向の寸法が０．８ｍｍ程度、厚さが０．１ｍｍ程度である。
【００４９】
図１５（ａ）および図１５（ｂ）に示すように、第１の隔壁部材６ａおよび第２の隔壁部材６ｂは、短手方向の大きさの半分程度まで切れ込みの入ったスリット３１ａ，３１ｂを各々有している。複数の第１の隔壁板６ａのスリット３１ａと、複数の第２の隔壁板６ｂのスリット３１ｂとが嵌め合わされることにより、図１４に示すような、一体化された隔壁板２６を得ることができる。
【００５０】
さらに本実施例では、第１の隔壁部材２６ａは、例えば複数のスリット３１ａの間に設けられた開口３４ａを複数有しており、第２の隔壁部材２６ａは、複数のスリット３１ｂの間に設けられた開口３４ｂを複数有している。開口３４ａおよび開口３４ｂのサイズは、例えば長手方向の寸法が０．１ｍｍ程度、短手方向の寸法が０．２ｍｍ程度である。
【００５１】
次に、実施例２に係る隔壁板２６を備えた電子装置の製造方法を説明する。
【００５２】
図１６および図１７は、実施例２における電子装置の製造方法を示す工程斜視図である。なお、図１６および図１７では、回路基板２１の配線は省略されている。
【００５３】
まず、図６（ａ）、図６（ｂ）および図７（ａ）に示したように、回路基板２１上にはんだペースト２２を形成するとともに、隔壁板２６を回路基板２１上に配置するまでの処理を行う。その結果、図１６（ａ）に示す構成を得る。
【００５４】
次に、回路基板２１上に半導体パッケージ２４を配置する。図１６（ｂ）に示すように、半導体パッケージ２４のパッケージ基板２９に備えられた図示しないランド電極２５上には、はんだバンプ３３が設けられている。はんだバンプ３３がはんだペースト３２に対向するように位置合わせを行った後、図１７（ａ）に示すように、はんだバンプ３３とはんだペースト３２とを接触させるようにして半導体パッケージ２４を配置する。
【００５５】
続いて、半導体パッケージ２４を搭載した回路基板２１を窒素雰囲気のリフロー炉を用いてリフロー加熱する。加熱時の温度は、例えば２３５℃程度である。リフロー加熱を行うと、はんだバンプ２３とはんだペースト３２とが溶融し、図１７（ｂ）に示すように、一体化したはんだバンプ２３が形成される。隣り合うはんだバンプ２３の間には、第１の隔壁板２６ａ、第２の隔壁板２６ｂのいずれかが配置されており、個々のはんだバンプ２３が隔てられている。
【００５６】
ここで、第１の隔壁部材２６ａ、第２の隔壁部材２６ａにそれぞれ開口３４ａ、開口３４ｂを設けたことにより、はんだペースト３２から放出されるフラックスの揮発成分を、開口３４ａ、開口３４ｂを通じて電子装置の外部に逃がすことができる。これにより、はんだペースト３２の揮発成分が隔壁板２６内で熱膨張することにより、隔壁板２６が破損若しくは変形する等の不具合を防止することができる。
【００５７】
なお、本実施例では、第１の隔壁部材２６ａと第２の隔壁部材２６ａの両方に開口を設けた例について説明したが、第１の隔壁部材２６ａのみに開口を設けることもでき、若しくは第２の隔壁部材２６ａのみに開口を設けることもできる。
【００５８】
また、本実施例では、複数のスリット３１ａの間に設けられた開口３４ａおよび複数のスリット３１ｂの間に設けられた開口３４ｂをそれぞれ複数有している例について説明したが、複数のスリット３１ａの間に設けられた開口３４ａの数を１個とすることもでき、若しくは複数のスリット３１ｂの間に設けられた開口３４ｂの数を１個とすることもできる。
【００５９】
以上、本発明の好ましい実施例について詳述したが、本発明は特定の実施例に限定されるものではなく、種々の変形や変更が可能である。例えば、実施例１では半導体パッケージ４の外形サイズを略８ｍｍ角としているが、例えば５０ｍｍ角や６０ｍｍ角等の、１０ｍｍ角を越える外形サイズの半導体パッケージ４を用いることもできる。また、実施例２の電子装置は、実施例１で説明した電子装置の別の製造方法を用いて製造することもできる。実施例２における開口３４ａ，３４ｂの形状や設置位置についても特に限定はなく、隔壁板２６のサイズ等に応じて決定することができる。
【符号の説明】
【００６０】
１ 回路基板
２ 電極パッド
３、３ａ はんだバンプ
４ 半導体パッケージ
５ ランド電極
６ 隔壁板
６ａ 第１の隔壁部材
６ｂ 第２の隔壁部材
７ 半導体チップ
８ はんだバンプ
９ パッケージ基板
１０ 封止樹脂
１１ａ，１１ｂ スリット
１２ はんだペースト
１３，１４ はんだバンプ
２１ 回路基板
２２ 電極パッド
２３ はんだバンプ
２４ 半導体パッケージ
２５ ランド電極
２６ 隔壁板
２６ａ 第１の隔壁部材
２６ｂ 第２の隔壁部材
２７ 半導体チップ
２８ はんだバンプ
２９ パッケージ基板
３０ 封止樹脂
３１ａ，３１ｂ スリット
３２ はんだペースト
３３ はんだバンプ
３４ａ，３４ｂ 開口
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板に電気的に接続される複数の端子と、
前記複数の端子に電気的に接続された半導体装置と、
前記複数の端子同士を隔離する隔壁と
を有することを特徴とする電子装置。
【請求項２】
前記隔壁は、
第１の方向に沿って配置された複数の第１の隔壁と、
前記第１の方向と交わる方向に沿って配置された複数の第２の隔壁と
を有する請求項１記載の電子装置。
【請求項３】
前記第１の隔壁及び前記第２の隔壁のそれぞれは、複数のスリットを有し、
前記第１の隔壁の前記スリットと前記第２の隔壁の前記スリットとが嵌め合わされていることを特徴とする請求項２記載の電子装置。
【請求項４】
前記第１の隔壁及び前記第２の隔壁の少なくとも一方は、前記複数のスリットの間に開口を備えていることを特徴とする請求項３に記載の電子装置。
【請求項５】
回路基板上方に複数の第１の接合材を形成する工程と、
前記複数の第１の接合材同士を隔離する隔壁を配置する工程と、
前記隔壁上方に第２の接合材を備えた半導体チップを配置するとともに、前記第１の接合材と前記第２の接合材とを接合して端子を形成する工程と
を有することを特徴とする電子装置の製造方法。
【請求項１】
回路基板と、
前記回路基板に電気的に接続される複数の端子と、
前記複数の端子に電気的に接続された半導体装置と、
前記複数の端子同士を隔離する隔壁と
を有することを特徴とする電子装置。
【請求項２】
前記隔壁は、
第１の方向に沿って配置された複数の第１の隔壁と、
前記第１の方向と交わる方向に沿って配置された複数の第２の隔壁と
を有する請求項１記載の電子装置。
【請求項３】
前記第１の隔壁及び前記第２の隔壁のそれぞれは、複数のスリットを有し、
前記第１の隔壁の前記スリットと前記第２の隔壁の前記スリットとが嵌め合わされていることを特徴とする請求項２記載の電子装置。
【請求項４】
前記第１の隔壁及び前記第２の隔壁の少なくとも一方は、前記複数のスリットの間に開口を備えていることを特徴とする請求項３に記載の電子装置。
【請求項５】
回路基板上方に複数の第１の接合材を形成する工程と、
前記複数の第１の接合材同士を隔離する隔壁を配置する工程と、
前記隔壁上方に第２の接合材を備えた半導体チップを配置するとともに、前記第１の接合材と前記第２の接合材とを接合して端子を形成する工程と
を有することを特徴とする電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−１１９５８０（Ｐ２０１１−１１９５８０Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７７４７１（Ｐ２００９−２７７４７１）
【出願日】平成２１年１２月７日（２００９．１２．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月７日（２００９．１２．７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]