電子部品
【課題】応力緩和機能を備える新規な構造の電子部品を提供する。
【解決手段】接続電極Eと、下側に空間が設けられた状態で接続電極Eに接続され、本体部40a(膨出部)と、本体部40aの上面に設けられた突出接続部40bとを備え、圧力によって弾性変形する可撓性電極端子40とを含む。可撓性電極端子40は、実装基板、インターポーザ、半導体チップ又はプローブ基板などの外部接続端子として設けられる。
【解決手段】接続電極Eと、下側に空間が設けられた状態で接続電極Eに接続され、本体部40a(膨出部)と、本体部40aの上面に設けられた突出接続部40bとを備え、圧力によって弾性変形する可撓性電極端子40とを含む。可撓性電極端子40は、実装基板、インターポーザ、半導体チップ又はプローブ基板などの外部接続端子として設けられる。
【発明の詳細な説明】
【技術分野】
【0001】
実装基板、インターポーザ、半導体チップ、及びプローブ基板などの電子部品に関する。
【背景技術】
【0002】
従来、電子機器の小型化、薄型化、高性能化に伴って、半導体チップを実装基板にフリップチップ接続する実装構造が広く採用されている。そのような実装構造では、半導体チップのはんだバンプが実装基板の接続電極にフリップチップ接続された後に、半導体チップの下側の隙間にアンダーフィル樹脂が充填される。
【0003】
また、半導体チップがインターポーザにフリップチップ接続され、インターポーザが実装基板に接続される場合もある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2008−252053号公報
【特許文献2】特開2005−183924号公報
【特許文献3】特開平11−195676号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
後述する予備的事項の欄で説明するように、半導体チップ(シリコン)とそれがフリップチップ接続される実装基板(ガラスエポキシ樹脂)とでは、熱膨張係数がかなり異なっている。このため、半導体チップを実装する際の加熱処理で、熱応力の発生によって接合部に残留応力が集中して発生しやすい。
【0006】
これにより、半導体チップと実装基板との接合部や半導体チップの素子が破壊することがあり、電気接続の十分な信頼性が得られない。シリコンインターポーザを介して半導体チップを実装基板に接続する場合も同様な問題が発生する。
【0007】
応力緩和機能を備える新規な構造の電子部品を提供することを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、接続電極と、下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有する電子部品が提供される。
【発明の効果】
【0009】
以下の開示によれば、電子部品(実装基板、インターポーザ、半導体チップ又はプローブ基板など)は、本体部の上面に突出接続部が設けられた可撓性電極端子を備えている。
【0010】
例えば、実装基板に設けられた可撓性電極端子にインターポーザを介して半導体チップをフリップチップ接続する場合、実装時に熱応力が発生するとしても、実装基板の可撓性電極端子が弾性変形して撓むことにより応力を分散することができる。
【0011】
可撓性電極端子は突出接続部を備えるため、実装時の応力を突出接続部に集中させることができる。よって、実装時の応力が突出接続部を介して本体部に効率よく伝わって本体部が撓むため応力を容易に分散することができる。
【0012】
これにより、実装基板とインターポーザとの接続部での残留応力の発生を低減することができる。従って、実装基板とインターポーザとの接続部の破壊が回避され、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0013】
【図1】図1(a)〜(c)は予備的事項を説明するための断面図(その1)である。
【図2】図2は予備的事項を説明するための断面図(その2)である。
【図3】図3(a)〜(d)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その1)である。
【図4】図4(a)〜(c)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その2)である。
【図5】図5(a)〜(d)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その3)である
【図6】図6は第1実施形態の実装基板(電子部品)を示す断面図である。
【図7】図7(a)及び(b)は半導体チップがインターポーザにフリップチップ接続される様子を示す断面図である。
【図8】図8は図7(b)の半導体チップが実装されたインターポーザが図6の実装基板に接続されて得られる半導体装置を示す断面図である。
【図9】図9は図8の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。
【図10】図10は半導体チップが図6の実装基板に接続されて得られる半導体装置を示す断面図である。
【図11】図11は図10の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。
【図12】図12は第1実施形態のインターポーザ(電子部品)を示す断面図である。
【図13】図13は第1実施形態の半導体チップ(電子部品)を示す断面図である。である。
【図14】図14(a)及び(b)は第1実施形態に係る変形例の可撓性電極端子の様子を示す断面図である。
【図15】図15は第2実施形態の実装基板(電子部品)を示す断面図である。
【図16】図16は第2実施形態のインターポーザ(電子部品)を示す断面図である。
【図17】図17は第2実施形態の半導体チップ(電子部品)を示す断面図である。
【図18】図18(a)及び(b)は第2実施形態に係る変形例の可撓性電極端子を示す断面図である。
【図19】図19(a)は第3実施形態のプローブ基板(電子部品)を示す平面図、図19(b)は図19(a)のI−Iに沿った断面図である。
【図20】図20は図19(b)のプローブ基板の上に被試験対象物が配置された様子を示す断面図である。
【図21】図21は第3実施形態の別の可撓性電極端子を備えたプローブ基板(電子部品)を示す断面図である。
【図22】図22(a)及び(b)は第3実施形態の変形例の可撓性電極端子を示す断面図である。
【図23】図23(a)及び(b)は第3実施形態の別の変形例の可撓性電極端子を示す断面図である。
【発明を実施するための形態】
【0014】
以下、実施の形態について、添付の図面を参照して説明する。
【0015】
実施形態の説明の前に、基礎となる予備的事項について説明する。図1及び図2は予備的事項を説明するための断面図である。
【0016】
図1(a)に示すように、まず、半導体チップ100と実装基板200(パッケージ基板)とを用意する。半導体チップ100はその下面側にはんだバンプ120を備えている。
【0017】
実装基板200はガラスエポキシ樹脂から形成され、上面側に接続電極220とそれを露出させるようにして設けられたソルダレジスト240とを備えている。
【0018】
そして、図1(b)に示すように、実装基板200の接続電極220の上にはんだを塗布し、半導体チップ100のはんだバンプ120を実装基板200の接続電極220の上に配置する。さらに、加熱処理によってはんだを溶融させてリフローはんだ付けを行うことにより、半導体チップ100を実装基板200にフリップチップ接続する。
【0019】
錫(Sn)−銀(Ag)−銅(Cu)系などの鉛(Pb)フリーのはんだでは、220〜250℃程度の比較的高い温度で加熱処理する必要がある。
【0020】
ここで、半導体チップ100(シリコン)の熱膨張係数は3〜4ppm/℃であり、実装基板200(ガラスエポキシ樹脂)の熱膨張係数は18ppm/℃であり、両者において熱膨張係数がかなり異なっている。
【0021】
このため、図1(b)に示すように、リフローはんだ付けの加熱処理の際に、熱膨張係数の大きな実装基板200が熱膨張して伸びることになる。次いで、室温まで降下させた後に、半導体チップ100の下側の隙間にアンダーフィル樹脂300を充填する。室温まで降下させると、熱膨張して伸びた実装基板200が元の状態に戻る。
【0022】
このとき、半導体チップ100と実装基板200との接合部には残留応力が集中して発生した状態となっている。このため、残留応力によって半導体チップ100と実装基板200との接合部が破壊することがある。
【0023】
つまり、半導体チップ100側の接続部、実装基板200側の接続部、又は、はんだバンプ120に破壊が生じ、導通不良が発生することがある。あるいは、残留応力によって半導体チップ100の内部の素子が破壊されることがある。
【0024】
このように、半導体チップ100と実装基板200と間の熱膨張係数のミスマッチによって、半導体チップ100を実装基板200に信頼性よくフリップチップ接続することが困難になる。なお、特に、半導体チップ100の面積が大きい場合(15〜20mm□)やはんだバンプ120の高さが低くなるにつれて接合部の破壊が顕著になる傾向がある。
【0025】
図2には、半導体チップ100がシリコンインターポーザ400を介して実装基板200にフリップチップ接続される様子が示されている。シリコンインターポーザ400は上下側を導通可能にする貫通電極420を備えている。半導体チップ100のはんだバンプ120がシリコンインターポーザ400の上面側の電極にフリップチップ接続される。
【0026】
そして、半導体チップ100が実装されたシリコンインターポーザ400のはんだバンプ440が実装基板200の接続電極220にリフローはんだ付けによって接続される。
【0027】
このような、実装構造においても、シリコンインターポーザ400と実装基板200との間で熱膨張係数のミスマッチが生じているため、残留応力によってシリコンインターポーザ400と実装基板200との接合部に破壊が生じやすい。
【0028】
以下に説明する実施形態のインターポーザを使用することにより、上記した不具合を解消することができる。
【0029】
(第1の実施の形態)
図3〜図5は第1実施形態の実装基板(電子部品)の製造方法を示す断面図、図6は第1実施形態の実装基板(電子部品)を示す断面図である。
【0030】
本実施形態では、電子部品として、実装基板、インターポーザ及び半導体チップを例に挙げて説明する。最初に、実装基板に応力緩和機能を有する可撓性電極端子を設ける方法について説明する。実装基板は半導体パッケージの配線基板などとして使用される。
【0031】
第1実施形態の実装基板の製造方法では、図3(a)に示すように、まず、ベース基板10を用意する。ベース基板10はガラスエポキシ樹脂などの樹脂を含む有機基板であり、コア基板と呼ばれることもある。
【0032】
次いで、図3(b)に示すように、ベース基板10をドリルなどで加工することにより、上面から下面に貫通するスルーホールTHを形成する。
【0033】
続いて、図3(c)に示すように、ベース基板10のスルーホールTHに貫通電極TEを充填すると共に、ベース基板10の両面側に貫通電極TEを介して相互接続される第1配線層20をそれぞれ形成する。
【0034】
貫通電極TE及び第1配線層20の形成方法の一例としては、めっきによってベース基板10のスルーホールTH内から両面側に銅などの金属層を形成した後に、両面側の金属層をフォトリソグラフィ及びエッチングによりパターニングする方法がある。
【0035】
あるいは、両面銅張積層基板を使用することにより、両面側の第1配線層20がスルーホールTHの側壁に形成されたスルーホールめっき層を介して接続され、スルーホールTH内の孔が樹脂で充填された構造を採用してもよい。
【0036】
その後に、図3(d)に示すように、ベース基板10の上面側に、第1配線層20の接続部上にビアホールVHが設けられた保護絶縁層30を形成する。また同様に、ベース基板10の下面側に、第1配線層20の接続部上に開口部30xが設けられた保護絶縁層30を形成する。
【0037】
保護絶縁層30の形成方法としては、感光性の樹脂フィルムを貼付した後に、フォトリソグラフィによってビアホールVH(開口部30x)を形成する。又は、液状樹脂を塗布した後に、フォトリソグラフィによってビアホールVH(開口部30x)を形成してもよい。あるいは、樹脂フィルムをレーザで加工してビアホールVH(開口部30x)を形成してもよい。保護絶縁層30としては、好適にソルダレジストが使用される。
【0038】
次いで、図4(a)に示すように、無電解めっきによって、上面側の保護絶縁層30のビアホールVHに銅などの金属層を充填することにより、第1配線層20に接続されるビア導体21を得る。
【0039】
あるいは、電解めっきによって保護絶縁層30のビアホールVHにビア導体21を形成してもよい。この場合は、ベース基板10の上面側にシード層及び電解めっき層を形成してビアホールVHを金属層で埋め込んだ後に、保護絶縁層30が露出するまで金属層を研磨することによりビア導体21を得る。
【0040】
次いで、図4(b)に示すように、上面側の保護絶縁層30の上に、ビア導体21に接続される導体パターン層22を第2配線層として形成する。導体パターン層22は島状に配置されるパッド電極として形成されてもよいし、あるいは、延在する配線部の一端にパッド電極が繋がって配置されていてもよい。
【0041】
導体パターン層22は、例えばセミアディティブ法によって形成される。詳しく説明すると、ベース基板10の上面側の保護絶縁層30及びビア導体21の上に、銅などからなるシード層(不図示)を無電解めっきやスパッタ法により形成する。
【0042】
さらに、導体パターン層22が配置される部分に開口部が設けられためっきレジスト(不図示)を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などからなる金属めっき層(不図示)を形成する。
【0043】
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより、シード層及び金属めっき層から形成される導体パターン層22が得られる。
【0044】
続いて、図4(c)に示すように、導体パターン層22の接続部上にコンタクト層Cを形成する。コンタクト層Cは、無電解めっきにより導体パターン層22の上にニッケル/金層を順に形成することにより得られる。
【0045】
あるいは、電解めっきにより導体パターン層22の上にはんだ層を形成してコンタクト層Cとしてもよい。このようにして、導体パターン層22とその上のコンタクト層Cとによって接続電極Eが形成される。
【0046】
さらに、ベース基板10の下面側の第1配線層20の接続部上に同様なコンタクト層Cを形成する。
【0047】
次いで、図5(a)に示すように、電極部品として可撓性電極端子40を用意する。可撓性電極端子40は上側にドーム状に膨らむ膨出部40a(本体部)とその上面中央部に設けられて上側に突き出る突出接続部40bとを備えている。
【0048】
可撓性電極端子40は圧力によって弾性変形する金属材料から形成される。これにより、可撓性電極端子40は、実装時に熱応力が発生する際にその応力を緩和できる程度に弾性変形して撓む。
【0049】
そのような可撓性電極端子40として機能する金属材料としては、りん青銅、ベリリウム銅、又はチタン銅などのばね材料、あるいは、銅、ニッケルなどがある。可撓性電極端子40は、そのような金属板がプレス加工によって一体成形されて形成される。
【0050】
可撓性電極端子40の突出接続部40bにインターポーザや半導体チップなどの他の電子部品が接続される。可撓性電極端子40はその本体部を膨出部40aとすることにより、下側、横方向又は斜め方向に容易に撓んで動くことができる。
【0051】
さらに、膨出部40aの上に突出接続部40bが設けられているため、実装時の応力を突出接続部40bに集中させることができる。これにより、実装時の応力が突出接続部40bを介して膨出部40aに効率よく伝わり、膨出部40aが撓むことにより応力を容易に分散することができる。
【0052】
可撓性電極端子40の平面形状としては、図5(b)の例では、円形状の膨出部40aの上面中央部に突出接続部40bが設けられている。また、図5(b)に示すように、十字形状の膨出部40aの上面中央部に突出接続部40bが設けられていてもよい。さらには、図5(c)に示すように、横長長方形状(帯形状)の膨出部40aの上面中央部に突出接続部40bが設けられていてもよい。
【0053】
そして、図6に示すように、可撓性電極端子40の膨出部40aの終端部を図4(c)の構造体の接続電極Eに接続する。可撓性電極端子40はその下側に空間Sが設けられた状態で接続電極Eに接続される。
【0054】
可撓性電極端子40と接続電極Eとの接続方式としては、はんだ接続、金(Au)―金(Au)接続、金(Au)−錫(Su)接続、又は金(Au)−インジウム(In)接続などの金属接続、あるいは導電性ペーストによる接続がある。
【0055】
可撓性電極端子40及び接続電極Eの各表面に上記した所要の組み合わせの金属層が形成されて各金属接続が行われる。例えば、可撓性電極端子40の外面全体に、最外層として金層やはんだ層などを形成して予め表面処理しておき、上記した金属接続を行ってもよい。あるいは、金/錫シートを介して可撓性電極端子40と接続電極Eとを金−錫接続してもよい。
【0056】
以上により、第1実施形態の実装基板1(電子部品)が得られる。
【0057】
図6に示すように、第1実施形態の実装基板1では、ベース基板10にスルーホールTHが設けられており、スルーホールTH内に貫通電極TEが充填されている、ベース基板10の両面側には、貫通電極TEを介して相互接続される第1配線層20がそれぞれ形成されている。
【0058】
ベース基板10の上面側には、保護絶縁層30が形成されており、保護絶縁層30には第1配線層20に到達するビアホールVHが形成されている。ビアホールVH内には第1配線層20に接続されるビア導体21が充填されている。
【0059】
保護絶縁層30の上には、ビア導体21に接続される接続電極Eが形成されている。接続電極Eは導体パターン層22とその上のコンタクト層Cとにより形成される。
【0060】
また、ベース基板10の下面側には、第1配線層20の接続部上に開口部30xが設けられた保護絶縁層30が形成されている。第1配線層20の接続部にはコンタクト層Cが設けられている。
【0061】
ベース基板10の上面側の接続電極Eには下側に空間Sが設けられた状態で可撓性電極端子40が接続されている。可撓性電極端子40は上側に膨らむ膨出部40a(本体部)とその上面中央部に設けられた突出接続部40bとを備えている。可撓性電極端子40の膨出部40aの下側が空間Sとなっており、圧力によって膨出部40aが空間S内で撓んで変形できるようになっている。
【0062】
次に、図6の実装基板1に接続されるインターポーザ及び半導体チップについて説明する。
【0063】
図7(a)に示すように、インターポーザ2では、シリコン基板50にスルーホールTHが形成されており、シリコン基板50の両面及びスルーホールTHの内面に絶縁層52が形成されている。そして、スルーホールTH内には貫通電極TEが充填されている。
【0064】
シリコン基板50の両面側には、貫通電極TEを介して相互接続される第1配線層60がそれぞれ形成されている。さらに、シリコン基板50の上面には、第1配線層60の接続部を露出させるようにして保護絶縁層34が形成されている。
【0065】
シリコン基板50の下面には第1配線層60を被覆する層間絶縁層32が形成されている。層間絶縁層32には第1配線層60に到達するビアホールVHが形成されている。さらに、層間絶縁層32の下面にはビアホールVHを介して第1配線層60に接続される第2配線層62が形成されている。
【0066】
層間絶縁層32の下面には、第2配線層62の接続部を露出させるようにして保護絶縁層34が形成されている。そして、第2配線層62の接続部に外部接続端子64が設けられている。
【0067】
このように、シリコン基板50の下面側の第1、第2配線層60,62によって、半導体チップに対応する上面側の第1配線層60の狭ピッチが実装基板1の接続電極Eの広ピッチに対応するようにピッチ変換される。例えば、シリコン基板50の上面側の第1配線層60のピッチは150μmであり、下面側の第2配線層62のピッチは300〜500μmに設定される。
【0068】
なお、インターポーザ2の基板としてシリコン基板50を例示するが、シリコン基板50の代わりにガラス基板を使用してもよい。この場合は、絶縁層52が省略される。
【0069】
次いで、図7(b)に示すように、下面側にはんだバンプ72を備えた半導体チップ70(LSIチップ)を用意する。半導体チップ70はトランジスタなどの各種素子が形成されたシリコンウェハが切断されて得られる。
【0070】
そして、図7(a)のインターポーザ2の上面側の第1配線層60の上にはんだを塗布し、半導体チップ70のはんだバンプ72をインターポーザ2の第1配線層60の上に配置する、さらに、加熱処理によってリフローはんだ付けを行う。このようにして、半導体チップ70がインターポーザ2にフリップチップ接続される。
【0071】
このとき、インターポーザ2(シリコン)と半導体チップ70(シリコン)とは熱膨張係数が同一であるため、熱応力の発生が抑制されて、接合部の信頼性が確保される。
【0072】
さらに、図8に示すように、半導体チップ70が実装されたインターポーザ2(図7(b))の下面の外部接続端子64(はんだ)を実装基板1(図6)の可撓性電極端子40の突出接続部40b上に配置し、加熱処理することによりリフローはんだ付けを行う。
【0073】
これにより、半導体チップ70がインターポーザ2を介して実装基板1に電気的に接続される。以上により、実施形態の半導体装置3が得られる。
【0074】
このとき、実装時に加熱処理を行う際に、実装基板1(ガラスエポキシ樹脂)とインターポーザ2(シリコン)との間の熱膨張係数のミスマッチによって熱応力が発生する。しかしながら、本実施形態では、熱応力が発生するとしても、実装基板1の可撓性電極端子40が弾性変形して撓むことにより応力を分散することができる。
【0075】
従って、実装基板1とインターポーザ2との接続部での残留応力の発生を低減することができる。これにより、実装基板1とインターポーザ2との接合部の破壊が回避され、半導体装置の信頼性を向上させることができる。
【0076】
錫(Sn)−銀(Ag)−銅(Cu)系などの鉛(Pb)フリーのはんだを使用する場合は、220〜250℃程度の比較的高い温度で加熱処理する必要がある。そのような場合であっても、本実施形態の可撓性電極端子40を備えた実装基板1を使用することにより、信頼性が高い半導体装置3を歩留りよく製造することができる。
【0077】
このように、本実施形態の応力緩和機能を有する可撓性電極端子40を備えた実装基板1を使用することにより、実装基板1とインターポーザ2との接合部に残留応力が集中することが回避され、半導体装置の電気接続の信頼性を向上させることができる。
【0078】
さらには、実装基板1とインターポーザ2との接合部に外部から機械的応力がかかるとしても、同様に可撓性電極端子40が撓むことにより応力を分散することができる。
【0079】
第1実施形態の半導体装置3は、可撓性電極端子40を備えた実装基板1を使用するため、半導体チップ70及びインターポーザ2の下側にアンダーフィル樹脂を充填しなくとも接合部の十分な信頼性を得ることができる。
【0080】
図9に示すように、必要に応じて、半導体チップ70とインターポーザ2との間の隙間、及びインターポーザ2と実装基板1との間の隙間にアンダーフィル樹脂80を充填してもよい。接合部をアンダーフィル樹脂80で封止することにより、応力がさらに分散されるため、電気接続の信頼性をさらに向上させることができる。
【0081】
また、図10に示すように、図6の実装基板1の可撓性電極端子40の突出接続部40bに半導体チップ70のはんだバンプ72をフリップチップ接続することにより半導体装置3aとしてもよい。
【0082】
この場合も同様に、実装基板1(ガラスエポキシ樹脂)と半導体チップ70(シリコン)との間の熱膨張係数のミスマッチによって熱応力が発生するとしても、可撓性電極端子40が撓んで動くため、応力を分散することができる
これにより、実装基板1と半導体チップ70との接合部が破壊したり、半導体チップ70の素子が破壊するなどの不具合が解消され、半導体装置の電気接続の信頼性を向上させることができる。
【0083】
この場合も、図11に示すように、半導体チップ70と実装基板1との間の隙間にアンダーフィル樹脂80を充填してもよい。
【0084】
なお、図9及び図11において、可撓性電極端子40と下側の基板との間の空間Sにアンダーフィル樹脂80を充填してもよい。
【0085】
前述した説明では、実装基板1に可撓性電極端子40を設ける形態を説明した。他の形態として、図12に示すように、図7(a)のインターポーザ2の外部接続端子64の代わりに、可撓性電極端子40を設けてもよい。
【0086】
つまり、図12に示すインターポーザ2aでは、図7(a)のインターポーザ2と同一の下面側の保護絶縁層34に第2配線層62に到達するビアホールVHが形成されている。また、ビアホールVHにビア導体21が充填されている。
【0087】
さらに、保護絶縁層34の下面に、ビア導体21に接続されて導体パターン層22及びコンタクト層から形成された接続電極Eが設けられている。そして、接続電極Eに可撓性電極端子40が同様に接続されている。
【0088】
図12に示すインターポーザ2aを製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々のインターポーザ2aが得られる。
【0089】
このようにして、図6の実装基板1と同様な可撓性電極端子40がインターポーザ2aに設けられる。図12のインターポーザ2aの上面側の第1配線層60に可撓性電極端子40を設けてもよい。
【0090】
図12の可撓性電極端子40を備えたインターポーザ2aを実装基板1に接続する場合は、必ずしも実装基板1に可撓性電極端子40が設けられている必要はない。つまり、実装基板1にインターポーザ2aを接続する場合は、実装基板1及びインターポーザ2aの少なくとも一方に設けられた可撓性電極端子40を介して接続されていればよい。
【0091】
また、図13に示すように、実装基板やインターポーザなどの配線基板系の電子部品の他に、半導体チップ70に同様な可撓性電極端子40を設けてもよい。
【0092】
つまり、図13に示す半導体チップ70では、接続パッド74の上にビアホールVHが設けられた保護絶縁層76が形成されている。また、ビアホールVH内に接続パッド74に接続されるビア導体21が形成されている。
【0093】
さらに、保護絶縁層76の下面に、ビア導体21に接続されて導体パターン層22及びコンタクト層Cから形成される接続電極Eが設けられている。そして、接続電極Eに可撓性電極端子40が同様に接続されている。
【0094】
図13に示す半導体チップ70を製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々の半導体チップ70が得られる。
【0095】
このようにして、図6の実装基板1と同様な可撓性電極端子40が半導体チップ70に設けられている。半導体チップ70を例示したが、キャパシタ、抵抗素子、インダクタなどの各種の電子部品に外部接続端子として可撓性電極端子40を設けてもよい。
【0096】
そして、半導体チップ70の可撓性電極端子40がインターポーザや実装基板に接続される。この場合も、半導体チップ70とインターポーザ(又は実装基板)との少なくとも一方に設けられた可撓性電極端子40を介して接続されていればよい。
【0097】
図14(a)及び(b)には、第1実施形態の変形例の可撓性電極端子が示されている。図14(a)に示すように、可撓性電極端子40の下面中央部に下側突出部40cがさらに設けられていてもよい。
【0098】
可撓性電極端子40の下側突出部40cは、可撓性電極端子40が上側から下側に押圧されて動く際に、下側突出部40cの先端が保護絶縁層30に当たって動きを止めるストッパとして機能する。
【0099】
また、図14(b)に示すように、保護絶縁層30に可撓性電極端子40の下側突出部40cに対応する位置決めホールAHを形成し、可撓性電極端子40の下側突出部40cが位置決めホールAHに挿入されるようにしてもよい。接続電極Eは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ(保護絶縁層30)に位置決めホールAHが設けられる。
【0100】
この場合は、下側突出部40cは位置決めホールAHに挿入されるように膨出部40aの終端より下側に延びて形成される。
【0101】
可撓性電極端子40を接続電極Eに配置する際に、保護絶縁層30の位置決めホールAHに可撓性電極端子40の下側突出部40cを挿入させることにより、容易に位置決めすることができる。特に治具を使用して可撓性電極端子40を振り込む際に、可撓性電極端子40を接続電極Eの上に高精度で効率よく配置することができる。
【0102】
(第2の実施の形態)
図15は第2実施形態の実装基板(電子部品)を示す断面図、図16は同じくインターポーザ(電子部品)を示す断面図、図17は同じく半導体チップ(電子部品)を示す断面図である。第2実施形態の特徴は可撓性電極端子の本体部が平板部からなることにあり、その他の要素は第1実施形態と同一であるのでその詳しい説明を省略する。
【0103】
図15に示すように、第2実施形態の実装基板1aに設けられた可撓性電極端子41は、平板部41a(本体部)とその上面中央部に設けられた突出接続部41bとを備える。可撓性電極端子41の金属材料は、第1実施形態と同一のものが使用される。
【0104】
可撓性電極端子41の平板部41aの端部が接続電極Eに接続される。可撓性電極端子41の平板部41aは上側に膨出していないので、その下に空間Sを十分に確保するために接続電極Eの高さが第1実施形態より高く設定される。接続電極Eの高さは、例えは20〜50μm程度である。
【0105】
第2実施形態に係る可撓性電極端子41では、第1実施形態と同様に、平板部41aの上側中央部に突出接続部41bが設けられているので、応力を突出接続部41bに集中させることができる。これにより、応力が突出接続部41bを介して平板部41aに効率よく伝わり、平板部41aが弾性変形して撓むことにより応力を容易に分散することができる。
【0106】
図16に示すように、第1実施形態の図12と同様に、インターポーザ2b(電子部品)の接続電極Eに平板部41aを備えた可撓性電極端子41を接続してもよい。
【0107】
あるいは、図17に示すように、第1実施形態の図13と同様に、半導体チップ70(電子部品)の接続電極Eに平板部41aを備えた可撓性電極端子41を接続してもよい。
【0108】
図18には、第2実施形態の変形例の可撓性電極端子が示されている。図18(a)に示すように、第1実施形態の図14(a)と同様に、可撓性電極端子41の下面中央部に下側突出部41cがさらに設けられていてもよい。
【0109】
第1実施形態と同様に、可撓性電極端子41の下側突出部41cは、可撓性電極端子41が上側から下側に押圧されて動く際に動きを止めるストッパとして機能する。
【0110】
また、図18(b)に示すように、第1実施形態の図14(b)と同様に、保護絶縁層30に可撓性電極端子41の下側突出部41cに対応する位置決めホールAHを形成し、可撓性電極端子41の下側突出部41cが位置決めホールAHに挿入されるようにしてもよい。第1実施形態と同様に、保護絶縁層30の位置決めホールAHに可撓性電極端子41の下側突出部41cを挿入させることにより、容易に位置決めすることができる。
【0111】
接続電極Eは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ(保護絶縁層30)に位置決めホールAHが設けられる。
【0112】
第2実施形態においても、第1実施形態の図8と同様に、実装基板1aの可撓性電極端子41に、半導体チップ70がフリップチップ接続されたインターポーザ2の外部接続端子64が接続される。
【0113】
あるいは、第1実施形態の図10のように、実装基板1aの可撓性電極端子41に半導体チップ70のはんだバンプ72が接続される。又は、可撓性電極端子41を備えたインターポーザ2aや半導体チップ70を実装基板に接続してもよい。
【0114】
第2実施形態の可撓性電極端子41を備える実装基板1a、インターポーザ2b又は半導体チップ70は第1実施形態と同様な効果を奏する。
【0115】
(第3の実施の形態)
図19(a)及び(b)は第3実施形態のプローブ基板(電子部品)を示す図、図20は図19(b)のプローブ基板に被試験対象物が配置された様子を示す断面図である。
【0116】
第3実施形態では、可撓性電極端子をプローブ基板に適用する形態について説明する。その他の要素は第1、第2実施形態と同一であるのでその詳しい説明を省略する。
【0117】
図19(a)の平面図に示すように、第3実施形態のプローブ基板4では、絶縁基板12の上に、周縁側から内側に延在する複数の配線パターン14がくし歯状に並んで形成されている。各配線パターン14は周縁側に配置された接続パッド14bとそこから内側に延在する延在部14bとを備えている。絶縁基板12の代わりに、外面が絶縁層で被覆されたシリコンなどの半導体基板を使用してもよい。
【0118】
さらに、図19(b)の断面図を加えて参照すると、配線パターン14の延在部14bの先端部に導体パターン層22及びコンタクト層Cから形成された接続電極Eが設けられている。
【0119】
また、第1実施形態と同様に、配線パターン14の接続電極Eには下側に空間Sが設けられた状態で可撓性電極端子40が接続されている。可撓性電極端子40は上側に膨らむ膨出部40a(本体部)とその上面中央部に設けられた突出接続部40bとを備えている。このようにして、可撓性電極端子40は絶縁基板12上のリング状の領域に配列されている。
【0120】
第3実施形態では、プローブ基板4に可撓性電極端子40が設けられており、第1実施形態と同様に、可撓性電極端子40を下側に押圧することによって膨出部40aが空間S内で撓んで変形できるようになっている。
【0121】
なお、絶縁基板12の両面側に配線パターン14が形成され、絶縁基板12に設けられた貫通電極を介して両面側の配線パターンが相互接続されていてもよい。
【0122】
第3実施形態のプローブ基板4の可撓性電極端子40は、被試験対象物の電極パッドに適応するように配列されている。そして、図20に示すように、プローブ基板4の可撓性電極端子40の上に被検査対象物90の電極パッド92が配置される。
【0123】
このとき、被検査対象物90を下側に押圧した状態で治具(不図示)によって固定すると、可撓性電極端子40が撓んで変形する。これにより、被検査対象物90の電極パッド92が所要のコンタクト荷重でプローブ基板4の可撓性電極端子40に押圧されて導通可能な状態となる。
【0124】
プローブ基板4の配線パターン14の接続パッド14aには検査用装置の端子(不図示)が電気的に接続され、検査用装置からプローブ基板4を介して被検査対象物90に各種の試験信号が供給されて被検査対象物90の電気特性が測定される。
【0125】
プローブ基板4の接続端子として撓んで変形する可撓性電極端子40を使用することにより、被検査対象物90の全ての電極パッド92をプローブ基板4の可撓性電極端子40に確実に導通させることができる。これにより、被検査対象物90の電気測定を行う際の信頼性を確保することができる。
【0126】
被検査対象物90としては、半導体素子(LSIチップ)、所要の素子が形成された半導体ウェハ、CSP(Chip Size Package)、又は配線基板などがあり、プローブ基板4を使用して各種の電子装置の電気特性を測定することができる。
【0127】
なお、電極パッド92が周辺に配置されたペリフェラル型の被検査対象物90に対応するプローブ基板4を例示したが、電極パッドが基板全体に格子状に配置されるエリアアレイ型の被検査対象物に対応するように可撓性電極端子40を配列してもよい。
【0128】
また、図21に示すプローブ基板4aのように、第2実施形態の図15などと同様に、平板部41a(本体部)とその上面中央部に設けられた突出接続部41とを備えた可撓性接続端子41を使用してもよい。
【0129】
また、図22(a)に示す変形例のように、第1実施形態の図14(a)と同様に、図19(b)の可撓性接続端子40の下面中央部に下側突出部40cを設けてもよい。
【0130】
さらには、図22(b)に示すように、第1実施形態の図14(b)と同様に、配線パターン14に位置決めホールAHを形成し、可撓性接続端子40の下側突出部40cが位置決めホールAHに挿入されるようにしてもよい。
【0131】
また、図23(a)に別の変形例に示すように、第2実施形態の図18(a)と同様に、図21の可撓性接続端子41の下面中央部に下側突出部41cを設けてもよい。
【0132】
さらには、図23(b)に示すように、第2実施形態の図18(b)と同様に、配線パターン14に位置決めホールAHを形成し、可撓性接続端子41の下側突出部41cが位置決めホールAHに挿入されるようにしてもよい。
【0133】
第3実施形態では、可撓性電極端子を備えた電子部品としてプローブ基板4を例示しており、第1、第2実施形態と同様な効果を奏する。
【符号の説明】
【0134】
1,1a…実装基板(電子部品)、2,2a、2b…インターポーザ(電子部品)、3,3a…半導体装置、4,4a…プローブ基板、10…ベース基板、20…第1配線層、21…ビア導体、22…導体パターン層、30,34,76…保護絶縁層、30x…開口部、32…層間絶縁層、40,41…可撓性電極端子、40a…膨出部(本体部)、41a…平板部(本体部)、40b,41b…突出接続部、40c,41c…下側突出部、50…シリコン基板、52…絶縁層、60…第1配線層、62…第2配線層、64…外部接続端子、70…半導体チップ(電子部品)、72…はんだバンプ、80…アンダーフィル樹脂、90…被検査対象物、92…電極パッド、AH…位置決めホール、C…コンタクト層、E…接続電極、S…空間、TE…貫通電極、TH…スルーホール、VH…ビアホール。
【技術分野】
【0001】
実装基板、インターポーザ、半導体チップ、及びプローブ基板などの電子部品に関する。
【背景技術】
【0002】
従来、電子機器の小型化、薄型化、高性能化に伴って、半導体チップを実装基板にフリップチップ接続する実装構造が広く採用されている。そのような実装構造では、半導体チップのはんだバンプが実装基板の接続電極にフリップチップ接続された後に、半導体チップの下側の隙間にアンダーフィル樹脂が充填される。
【0003】
また、半導体チップがインターポーザにフリップチップ接続され、インターポーザが実装基板に接続される場合もある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2008−252053号公報
【特許文献2】特開2005−183924号公報
【特許文献3】特開平11−195676号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
後述する予備的事項の欄で説明するように、半導体チップ(シリコン)とそれがフリップチップ接続される実装基板(ガラスエポキシ樹脂)とでは、熱膨張係数がかなり異なっている。このため、半導体チップを実装する際の加熱処理で、熱応力の発生によって接合部に残留応力が集中して発生しやすい。
【0006】
これにより、半導体チップと実装基板との接合部や半導体チップの素子が破壊することがあり、電気接続の十分な信頼性が得られない。シリコンインターポーザを介して半導体チップを実装基板に接続する場合も同様な問題が発生する。
【0007】
応力緩和機能を備える新規な構造の電子部品を提供することを目的とする。
【課題を解決するための手段】
【0008】
以下の開示の一観点によれば、接続電極と、下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有する電子部品が提供される。
【発明の効果】
【0009】
以下の開示によれば、電子部品(実装基板、インターポーザ、半導体チップ又はプローブ基板など)は、本体部の上面に突出接続部が設けられた可撓性電極端子を備えている。
【0010】
例えば、実装基板に設けられた可撓性電極端子にインターポーザを介して半導体チップをフリップチップ接続する場合、実装時に熱応力が発生するとしても、実装基板の可撓性電極端子が弾性変形して撓むことにより応力を分散することができる。
【0011】
可撓性電極端子は突出接続部を備えるため、実装時の応力を突出接続部に集中させることができる。よって、実装時の応力が突出接続部を介して本体部に効率よく伝わって本体部が撓むため応力を容易に分散することができる。
【0012】
これにより、実装基板とインターポーザとの接続部での残留応力の発生を低減することができる。従って、実装基板とインターポーザとの接続部の破壊が回避され、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0013】
【図1】図1(a)〜(c)は予備的事項を説明するための断面図(その1)である。
【図2】図2は予備的事項を説明するための断面図(その2)である。
【図3】図3(a)〜(d)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その1)である。
【図4】図4(a)〜(c)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その2)である。
【図5】図5(a)〜(d)は第1実施形態の実装基板(電子部品)の製造方法を示す断面図(その3)である
【図6】図6は第1実施形態の実装基板(電子部品)を示す断面図である。
【図7】図7(a)及び(b)は半導体チップがインターポーザにフリップチップ接続される様子を示す断面図である。
【図8】図8は図7(b)の半導体チップが実装されたインターポーザが図6の実装基板に接続されて得られる半導体装置を示す断面図である。
【図9】図9は図8の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。
【図10】図10は半導体チップが図6の実装基板に接続されて得られる半導体装置を示す断面図である。
【図11】図11は図10の半導体装置にアンダーフィル樹脂が充填された様子を示す断面図である。
【図12】図12は第1実施形態のインターポーザ(電子部品)を示す断面図である。
【図13】図13は第1実施形態の半導体チップ(電子部品)を示す断面図である。である。
【図14】図14(a)及び(b)は第1実施形態に係る変形例の可撓性電極端子の様子を示す断面図である。
【図15】図15は第2実施形態の実装基板(電子部品)を示す断面図である。
【図16】図16は第2実施形態のインターポーザ(電子部品)を示す断面図である。
【図17】図17は第2実施形態の半導体チップ(電子部品)を示す断面図である。
【図18】図18(a)及び(b)は第2実施形態に係る変形例の可撓性電極端子を示す断面図である。
【図19】図19(a)は第3実施形態のプローブ基板(電子部品)を示す平面図、図19(b)は図19(a)のI−Iに沿った断面図である。
【図20】図20は図19(b)のプローブ基板の上に被試験対象物が配置された様子を示す断面図である。
【図21】図21は第3実施形態の別の可撓性電極端子を備えたプローブ基板(電子部品)を示す断面図である。
【図22】図22(a)及び(b)は第3実施形態の変形例の可撓性電極端子を示す断面図である。
【図23】図23(a)及び(b)は第3実施形態の別の変形例の可撓性電極端子を示す断面図である。
【発明を実施するための形態】
【0014】
以下、実施の形態について、添付の図面を参照して説明する。
【0015】
実施形態の説明の前に、基礎となる予備的事項について説明する。図1及び図2は予備的事項を説明するための断面図である。
【0016】
図1(a)に示すように、まず、半導体チップ100と実装基板200(パッケージ基板)とを用意する。半導体チップ100はその下面側にはんだバンプ120を備えている。
【0017】
実装基板200はガラスエポキシ樹脂から形成され、上面側に接続電極220とそれを露出させるようにして設けられたソルダレジスト240とを備えている。
【0018】
そして、図1(b)に示すように、実装基板200の接続電極220の上にはんだを塗布し、半導体チップ100のはんだバンプ120を実装基板200の接続電極220の上に配置する。さらに、加熱処理によってはんだを溶融させてリフローはんだ付けを行うことにより、半導体チップ100を実装基板200にフリップチップ接続する。
【0019】
錫(Sn)−銀(Ag)−銅(Cu)系などの鉛(Pb)フリーのはんだでは、220〜250℃程度の比較的高い温度で加熱処理する必要がある。
【0020】
ここで、半導体チップ100(シリコン)の熱膨張係数は3〜4ppm/℃であり、実装基板200(ガラスエポキシ樹脂)の熱膨張係数は18ppm/℃であり、両者において熱膨張係数がかなり異なっている。
【0021】
このため、図1(b)に示すように、リフローはんだ付けの加熱処理の際に、熱膨張係数の大きな実装基板200が熱膨張して伸びることになる。次いで、室温まで降下させた後に、半導体チップ100の下側の隙間にアンダーフィル樹脂300を充填する。室温まで降下させると、熱膨張して伸びた実装基板200が元の状態に戻る。
【0022】
このとき、半導体チップ100と実装基板200との接合部には残留応力が集中して発生した状態となっている。このため、残留応力によって半導体チップ100と実装基板200との接合部が破壊することがある。
【0023】
つまり、半導体チップ100側の接続部、実装基板200側の接続部、又は、はんだバンプ120に破壊が生じ、導通不良が発生することがある。あるいは、残留応力によって半導体チップ100の内部の素子が破壊されることがある。
【0024】
このように、半導体チップ100と実装基板200と間の熱膨張係数のミスマッチによって、半導体チップ100を実装基板200に信頼性よくフリップチップ接続することが困難になる。なお、特に、半導体チップ100の面積が大きい場合(15〜20mm□)やはんだバンプ120の高さが低くなるにつれて接合部の破壊が顕著になる傾向がある。
【0025】
図2には、半導体チップ100がシリコンインターポーザ400を介して実装基板200にフリップチップ接続される様子が示されている。シリコンインターポーザ400は上下側を導通可能にする貫通電極420を備えている。半導体チップ100のはんだバンプ120がシリコンインターポーザ400の上面側の電極にフリップチップ接続される。
【0026】
そして、半導体チップ100が実装されたシリコンインターポーザ400のはんだバンプ440が実装基板200の接続電極220にリフローはんだ付けによって接続される。
【0027】
このような、実装構造においても、シリコンインターポーザ400と実装基板200との間で熱膨張係数のミスマッチが生じているため、残留応力によってシリコンインターポーザ400と実装基板200との接合部に破壊が生じやすい。
【0028】
以下に説明する実施形態のインターポーザを使用することにより、上記した不具合を解消することができる。
【0029】
(第1の実施の形態)
図3〜図5は第1実施形態の実装基板(電子部品)の製造方法を示す断面図、図6は第1実施形態の実装基板(電子部品)を示す断面図である。
【0030】
本実施形態では、電子部品として、実装基板、インターポーザ及び半導体チップを例に挙げて説明する。最初に、実装基板に応力緩和機能を有する可撓性電極端子を設ける方法について説明する。実装基板は半導体パッケージの配線基板などとして使用される。
【0031】
第1実施形態の実装基板の製造方法では、図3(a)に示すように、まず、ベース基板10を用意する。ベース基板10はガラスエポキシ樹脂などの樹脂を含む有機基板であり、コア基板と呼ばれることもある。
【0032】
次いで、図3(b)に示すように、ベース基板10をドリルなどで加工することにより、上面から下面に貫通するスルーホールTHを形成する。
【0033】
続いて、図3(c)に示すように、ベース基板10のスルーホールTHに貫通電極TEを充填すると共に、ベース基板10の両面側に貫通電極TEを介して相互接続される第1配線層20をそれぞれ形成する。
【0034】
貫通電極TE及び第1配線層20の形成方法の一例としては、めっきによってベース基板10のスルーホールTH内から両面側に銅などの金属層を形成した後に、両面側の金属層をフォトリソグラフィ及びエッチングによりパターニングする方法がある。
【0035】
あるいは、両面銅張積層基板を使用することにより、両面側の第1配線層20がスルーホールTHの側壁に形成されたスルーホールめっき層を介して接続され、スルーホールTH内の孔が樹脂で充填された構造を採用してもよい。
【0036】
その後に、図3(d)に示すように、ベース基板10の上面側に、第1配線層20の接続部上にビアホールVHが設けられた保護絶縁層30を形成する。また同様に、ベース基板10の下面側に、第1配線層20の接続部上に開口部30xが設けられた保護絶縁層30を形成する。
【0037】
保護絶縁層30の形成方法としては、感光性の樹脂フィルムを貼付した後に、フォトリソグラフィによってビアホールVH(開口部30x)を形成する。又は、液状樹脂を塗布した後に、フォトリソグラフィによってビアホールVH(開口部30x)を形成してもよい。あるいは、樹脂フィルムをレーザで加工してビアホールVH(開口部30x)を形成してもよい。保護絶縁層30としては、好適にソルダレジストが使用される。
【0038】
次いで、図4(a)に示すように、無電解めっきによって、上面側の保護絶縁層30のビアホールVHに銅などの金属層を充填することにより、第1配線層20に接続されるビア導体21を得る。
【0039】
あるいは、電解めっきによって保護絶縁層30のビアホールVHにビア導体21を形成してもよい。この場合は、ベース基板10の上面側にシード層及び電解めっき層を形成してビアホールVHを金属層で埋め込んだ後に、保護絶縁層30が露出するまで金属層を研磨することによりビア導体21を得る。
【0040】
次いで、図4(b)に示すように、上面側の保護絶縁層30の上に、ビア導体21に接続される導体パターン層22を第2配線層として形成する。導体パターン層22は島状に配置されるパッド電極として形成されてもよいし、あるいは、延在する配線部の一端にパッド電極が繋がって配置されていてもよい。
【0041】
導体パターン層22は、例えばセミアディティブ法によって形成される。詳しく説明すると、ベース基板10の上面側の保護絶縁層30及びビア導体21の上に、銅などからなるシード層(不図示)を無電解めっきやスパッタ法により形成する。
【0042】
さらに、導体パターン層22が配置される部分に開口部が設けられためっきレジスト(不図示)を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅などからなる金属めっき層(不図示)を形成する。
【0043】
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより、シード層及び金属めっき層から形成される導体パターン層22が得られる。
【0044】
続いて、図4(c)に示すように、導体パターン層22の接続部上にコンタクト層Cを形成する。コンタクト層Cは、無電解めっきにより導体パターン層22の上にニッケル/金層を順に形成することにより得られる。
【0045】
あるいは、電解めっきにより導体パターン層22の上にはんだ層を形成してコンタクト層Cとしてもよい。このようにして、導体パターン層22とその上のコンタクト層Cとによって接続電極Eが形成される。
【0046】
さらに、ベース基板10の下面側の第1配線層20の接続部上に同様なコンタクト層Cを形成する。
【0047】
次いで、図5(a)に示すように、電極部品として可撓性電極端子40を用意する。可撓性電極端子40は上側にドーム状に膨らむ膨出部40a(本体部)とその上面中央部に設けられて上側に突き出る突出接続部40bとを備えている。
【0048】
可撓性電極端子40は圧力によって弾性変形する金属材料から形成される。これにより、可撓性電極端子40は、実装時に熱応力が発生する際にその応力を緩和できる程度に弾性変形して撓む。
【0049】
そのような可撓性電極端子40として機能する金属材料としては、りん青銅、ベリリウム銅、又はチタン銅などのばね材料、あるいは、銅、ニッケルなどがある。可撓性電極端子40は、そのような金属板がプレス加工によって一体成形されて形成される。
【0050】
可撓性電極端子40の突出接続部40bにインターポーザや半導体チップなどの他の電子部品が接続される。可撓性電極端子40はその本体部を膨出部40aとすることにより、下側、横方向又は斜め方向に容易に撓んで動くことができる。
【0051】
さらに、膨出部40aの上に突出接続部40bが設けられているため、実装時の応力を突出接続部40bに集中させることができる。これにより、実装時の応力が突出接続部40bを介して膨出部40aに効率よく伝わり、膨出部40aが撓むことにより応力を容易に分散することができる。
【0052】
可撓性電極端子40の平面形状としては、図5(b)の例では、円形状の膨出部40aの上面中央部に突出接続部40bが設けられている。また、図5(b)に示すように、十字形状の膨出部40aの上面中央部に突出接続部40bが設けられていてもよい。さらには、図5(c)に示すように、横長長方形状(帯形状)の膨出部40aの上面中央部に突出接続部40bが設けられていてもよい。
【0053】
そして、図6に示すように、可撓性電極端子40の膨出部40aの終端部を図4(c)の構造体の接続電極Eに接続する。可撓性電極端子40はその下側に空間Sが設けられた状態で接続電極Eに接続される。
【0054】
可撓性電極端子40と接続電極Eとの接続方式としては、はんだ接続、金(Au)―金(Au)接続、金(Au)−錫(Su)接続、又は金(Au)−インジウム(In)接続などの金属接続、あるいは導電性ペーストによる接続がある。
【0055】
可撓性電極端子40及び接続電極Eの各表面に上記した所要の組み合わせの金属層が形成されて各金属接続が行われる。例えば、可撓性電極端子40の外面全体に、最外層として金層やはんだ層などを形成して予め表面処理しておき、上記した金属接続を行ってもよい。あるいは、金/錫シートを介して可撓性電極端子40と接続電極Eとを金−錫接続してもよい。
【0056】
以上により、第1実施形態の実装基板1(電子部品)が得られる。
【0057】
図6に示すように、第1実施形態の実装基板1では、ベース基板10にスルーホールTHが設けられており、スルーホールTH内に貫通電極TEが充填されている、ベース基板10の両面側には、貫通電極TEを介して相互接続される第1配線層20がそれぞれ形成されている。
【0058】
ベース基板10の上面側には、保護絶縁層30が形成されており、保護絶縁層30には第1配線層20に到達するビアホールVHが形成されている。ビアホールVH内には第1配線層20に接続されるビア導体21が充填されている。
【0059】
保護絶縁層30の上には、ビア導体21に接続される接続電極Eが形成されている。接続電極Eは導体パターン層22とその上のコンタクト層Cとにより形成される。
【0060】
また、ベース基板10の下面側には、第1配線層20の接続部上に開口部30xが設けられた保護絶縁層30が形成されている。第1配線層20の接続部にはコンタクト層Cが設けられている。
【0061】
ベース基板10の上面側の接続電極Eには下側に空間Sが設けられた状態で可撓性電極端子40が接続されている。可撓性電極端子40は上側に膨らむ膨出部40a(本体部)とその上面中央部に設けられた突出接続部40bとを備えている。可撓性電極端子40の膨出部40aの下側が空間Sとなっており、圧力によって膨出部40aが空間S内で撓んで変形できるようになっている。
【0062】
次に、図6の実装基板1に接続されるインターポーザ及び半導体チップについて説明する。
【0063】
図7(a)に示すように、インターポーザ2では、シリコン基板50にスルーホールTHが形成されており、シリコン基板50の両面及びスルーホールTHの内面に絶縁層52が形成されている。そして、スルーホールTH内には貫通電極TEが充填されている。
【0064】
シリコン基板50の両面側には、貫通電極TEを介して相互接続される第1配線層60がそれぞれ形成されている。さらに、シリコン基板50の上面には、第1配線層60の接続部を露出させるようにして保護絶縁層34が形成されている。
【0065】
シリコン基板50の下面には第1配線層60を被覆する層間絶縁層32が形成されている。層間絶縁層32には第1配線層60に到達するビアホールVHが形成されている。さらに、層間絶縁層32の下面にはビアホールVHを介して第1配線層60に接続される第2配線層62が形成されている。
【0066】
層間絶縁層32の下面には、第2配線層62の接続部を露出させるようにして保護絶縁層34が形成されている。そして、第2配線層62の接続部に外部接続端子64が設けられている。
【0067】
このように、シリコン基板50の下面側の第1、第2配線層60,62によって、半導体チップに対応する上面側の第1配線層60の狭ピッチが実装基板1の接続電極Eの広ピッチに対応するようにピッチ変換される。例えば、シリコン基板50の上面側の第1配線層60のピッチは150μmであり、下面側の第2配線層62のピッチは300〜500μmに設定される。
【0068】
なお、インターポーザ2の基板としてシリコン基板50を例示するが、シリコン基板50の代わりにガラス基板を使用してもよい。この場合は、絶縁層52が省略される。
【0069】
次いで、図7(b)に示すように、下面側にはんだバンプ72を備えた半導体チップ70(LSIチップ)を用意する。半導体チップ70はトランジスタなどの各種素子が形成されたシリコンウェハが切断されて得られる。
【0070】
そして、図7(a)のインターポーザ2の上面側の第1配線層60の上にはんだを塗布し、半導体チップ70のはんだバンプ72をインターポーザ2の第1配線層60の上に配置する、さらに、加熱処理によってリフローはんだ付けを行う。このようにして、半導体チップ70がインターポーザ2にフリップチップ接続される。
【0071】
このとき、インターポーザ2(シリコン)と半導体チップ70(シリコン)とは熱膨張係数が同一であるため、熱応力の発生が抑制されて、接合部の信頼性が確保される。
【0072】
さらに、図8に示すように、半導体チップ70が実装されたインターポーザ2(図7(b))の下面の外部接続端子64(はんだ)を実装基板1(図6)の可撓性電極端子40の突出接続部40b上に配置し、加熱処理することによりリフローはんだ付けを行う。
【0073】
これにより、半導体チップ70がインターポーザ2を介して実装基板1に電気的に接続される。以上により、実施形態の半導体装置3が得られる。
【0074】
このとき、実装時に加熱処理を行う際に、実装基板1(ガラスエポキシ樹脂)とインターポーザ2(シリコン)との間の熱膨張係数のミスマッチによって熱応力が発生する。しかしながら、本実施形態では、熱応力が発生するとしても、実装基板1の可撓性電極端子40が弾性変形して撓むことにより応力を分散することができる。
【0075】
従って、実装基板1とインターポーザ2との接続部での残留応力の発生を低減することができる。これにより、実装基板1とインターポーザ2との接合部の破壊が回避され、半導体装置の信頼性を向上させることができる。
【0076】
錫(Sn)−銀(Ag)−銅(Cu)系などの鉛(Pb)フリーのはんだを使用する場合は、220〜250℃程度の比較的高い温度で加熱処理する必要がある。そのような場合であっても、本実施形態の可撓性電極端子40を備えた実装基板1を使用することにより、信頼性が高い半導体装置3を歩留りよく製造することができる。
【0077】
このように、本実施形態の応力緩和機能を有する可撓性電極端子40を備えた実装基板1を使用することにより、実装基板1とインターポーザ2との接合部に残留応力が集中することが回避され、半導体装置の電気接続の信頼性を向上させることができる。
【0078】
さらには、実装基板1とインターポーザ2との接合部に外部から機械的応力がかかるとしても、同様に可撓性電極端子40が撓むことにより応力を分散することができる。
【0079】
第1実施形態の半導体装置3は、可撓性電極端子40を備えた実装基板1を使用するため、半導体チップ70及びインターポーザ2の下側にアンダーフィル樹脂を充填しなくとも接合部の十分な信頼性を得ることができる。
【0080】
図9に示すように、必要に応じて、半導体チップ70とインターポーザ2との間の隙間、及びインターポーザ2と実装基板1との間の隙間にアンダーフィル樹脂80を充填してもよい。接合部をアンダーフィル樹脂80で封止することにより、応力がさらに分散されるため、電気接続の信頼性をさらに向上させることができる。
【0081】
また、図10に示すように、図6の実装基板1の可撓性電極端子40の突出接続部40bに半導体チップ70のはんだバンプ72をフリップチップ接続することにより半導体装置3aとしてもよい。
【0082】
この場合も同様に、実装基板1(ガラスエポキシ樹脂)と半導体チップ70(シリコン)との間の熱膨張係数のミスマッチによって熱応力が発生するとしても、可撓性電極端子40が撓んで動くため、応力を分散することができる
これにより、実装基板1と半導体チップ70との接合部が破壊したり、半導体チップ70の素子が破壊するなどの不具合が解消され、半導体装置の電気接続の信頼性を向上させることができる。
【0083】
この場合も、図11に示すように、半導体チップ70と実装基板1との間の隙間にアンダーフィル樹脂80を充填してもよい。
【0084】
なお、図9及び図11において、可撓性電極端子40と下側の基板との間の空間Sにアンダーフィル樹脂80を充填してもよい。
【0085】
前述した説明では、実装基板1に可撓性電極端子40を設ける形態を説明した。他の形態として、図12に示すように、図7(a)のインターポーザ2の外部接続端子64の代わりに、可撓性電極端子40を設けてもよい。
【0086】
つまり、図12に示すインターポーザ2aでは、図7(a)のインターポーザ2と同一の下面側の保護絶縁層34に第2配線層62に到達するビアホールVHが形成されている。また、ビアホールVHにビア導体21が充填されている。
【0087】
さらに、保護絶縁層34の下面に、ビア導体21に接続されて導体パターン層22及びコンタクト層から形成された接続電極Eが設けられている。そして、接続電極Eに可撓性電極端子40が同様に接続されている。
【0088】
図12に示すインターポーザ2aを製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々のインターポーザ2aが得られる。
【0089】
このようにして、図6の実装基板1と同様な可撓性電極端子40がインターポーザ2aに設けられる。図12のインターポーザ2aの上面側の第1配線層60に可撓性電極端子40を設けてもよい。
【0090】
図12の可撓性電極端子40を備えたインターポーザ2aを実装基板1に接続する場合は、必ずしも実装基板1に可撓性電極端子40が設けられている必要はない。つまり、実装基板1にインターポーザ2aを接続する場合は、実装基板1及びインターポーザ2aの少なくとも一方に設けられた可撓性電極端子40を介して接続されていればよい。
【0091】
また、図13に示すように、実装基板やインターポーザなどの配線基板系の電子部品の他に、半導体チップ70に同様な可撓性電極端子40を設けてもよい。
【0092】
つまり、図13に示す半導体チップ70では、接続パッド74の上にビアホールVHが設けられた保護絶縁層76が形成されている。また、ビアホールVH内に接続パッド74に接続されるビア導体21が形成されている。
【0093】
さらに、保護絶縁層76の下面に、ビア導体21に接続されて導体パターン層22及びコンタクト層Cから形成される接続電極Eが設けられている。そして、接続電極Eに可撓性電極端子40が同様に接続されている。
【0094】
図13に示す半導体チップ70を製造する際は、シリコンウェハの状態で各工程が遂行された後に、シリコンウェハが切断されて個々の半導体チップ70が得られる。
【0095】
このようにして、図6の実装基板1と同様な可撓性電極端子40が半導体チップ70に設けられている。半導体チップ70を例示したが、キャパシタ、抵抗素子、インダクタなどの各種の電子部品に外部接続端子として可撓性電極端子40を設けてもよい。
【0096】
そして、半導体チップ70の可撓性電極端子40がインターポーザや実装基板に接続される。この場合も、半導体チップ70とインターポーザ(又は実装基板)との少なくとも一方に設けられた可撓性電極端子40を介して接続されていればよい。
【0097】
図14(a)及び(b)には、第1実施形態の変形例の可撓性電極端子が示されている。図14(a)に示すように、可撓性電極端子40の下面中央部に下側突出部40cがさらに設けられていてもよい。
【0098】
可撓性電極端子40の下側突出部40cは、可撓性電極端子40が上側から下側に押圧されて動く際に、下側突出部40cの先端が保護絶縁層30に当たって動きを止めるストッパとして機能する。
【0099】
また、図14(b)に示すように、保護絶縁層30に可撓性電極端子40の下側突出部40cに対応する位置決めホールAHを形成し、可撓性電極端子40の下側突出部40cが位置決めホールAHに挿入されるようにしてもよい。接続電極Eは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ(保護絶縁層30)に位置決めホールAHが設けられる。
【0100】
この場合は、下側突出部40cは位置決めホールAHに挿入されるように膨出部40aの終端より下側に延びて形成される。
【0101】
可撓性電極端子40を接続電極Eに配置する際に、保護絶縁層30の位置決めホールAHに可撓性電極端子40の下側突出部40cを挿入させることにより、容易に位置決めすることができる。特に治具を使用して可撓性電極端子40を振り込む際に、可撓性電極端子40を接続電極Eの上に高精度で効率よく配置することができる。
【0102】
(第2の実施の形態)
図15は第2実施形態の実装基板(電子部品)を示す断面図、図16は同じくインターポーザ(電子部品)を示す断面図、図17は同じく半導体チップ(電子部品)を示す断面図である。第2実施形態の特徴は可撓性電極端子の本体部が平板部からなることにあり、その他の要素は第1実施形態と同一であるのでその詳しい説明を省略する。
【0103】
図15に示すように、第2実施形態の実装基板1aに設けられた可撓性電極端子41は、平板部41a(本体部)とその上面中央部に設けられた突出接続部41bとを備える。可撓性電極端子41の金属材料は、第1実施形態と同一のものが使用される。
【0104】
可撓性電極端子41の平板部41aの端部が接続電極Eに接続される。可撓性電極端子41の平板部41aは上側に膨出していないので、その下に空間Sを十分に確保するために接続電極Eの高さが第1実施形態より高く設定される。接続電極Eの高さは、例えは20〜50μm程度である。
【0105】
第2実施形態に係る可撓性電極端子41では、第1実施形態と同様に、平板部41aの上側中央部に突出接続部41bが設けられているので、応力を突出接続部41bに集中させることができる。これにより、応力が突出接続部41bを介して平板部41aに効率よく伝わり、平板部41aが弾性変形して撓むことにより応力を容易に分散することができる。
【0106】
図16に示すように、第1実施形態の図12と同様に、インターポーザ2b(電子部品)の接続電極Eに平板部41aを備えた可撓性電極端子41を接続してもよい。
【0107】
あるいは、図17に示すように、第1実施形態の図13と同様に、半導体チップ70(電子部品)の接続電極Eに平板部41aを備えた可撓性電極端子41を接続してもよい。
【0108】
図18には、第2実施形態の変形例の可撓性電極端子が示されている。図18(a)に示すように、第1実施形態の図14(a)と同様に、可撓性電極端子41の下面中央部に下側突出部41cがさらに設けられていてもよい。
【0109】
第1実施形態と同様に、可撓性電極端子41の下側突出部41cは、可撓性電極端子41が上側から下側に押圧されて動く際に動きを止めるストッパとして機能する。
【0110】
また、図18(b)に示すように、第1実施形態の図14(b)と同様に、保護絶縁層30に可撓性電極端子41の下側突出部41cに対応する位置決めホールAHを形成し、可撓性電極端子41の下側突出部41cが位置決めホールAHに挿入されるようにしてもよい。第1実施形態と同様に、保護絶縁層30の位置決めホールAHに可撓性電極端子41の下側突出部41cを挿入させることにより、容易に位置決めすることができる。
【0111】
接続電極Eは実装基板又はインターポーザの上に形成されており、実装基板又はインターポーザ(保護絶縁層30)に位置決めホールAHが設けられる。
【0112】
第2実施形態においても、第1実施形態の図8と同様に、実装基板1aの可撓性電極端子41に、半導体チップ70がフリップチップ接続されたインターポーザ2の外部接続端子64が接続される。
【0113】
あるいは、第1実施形態の図10のように、実装基板1aの可撓性電極端子41に半導体チップ70のはんだバンプ72が接続される。又は、可撓性電極端子41を備えたインターポーザ2aや半導体チップ70を実装基板に接続してもよい。
【0114】
第2実施形態の可撓性電極端子41を備える実装基板1a、インターポーザ2b又は半導体チップ70は第1実施形態と同様な効果を奏する。
【0115】
(第3の実施の形態)
図19(a)及び(b)は第3実施形態のプローブ基板(電子部品)を示す図、図20は図19(b)のプローブ基板に被試験対象物が配置された様子を示す断面図である。
【0116】
第3実施形態では、可撓性電極端子をプローブ基板に適用する形態について説明する。その他の要素は第1、第2実施形態と同一であるのでその詳しい説明を省略する。
【0117】
図19(a)の平面図に示すように、第3実施形態のプローブ基板4では、絶縁基板12の上に、周縁側から内側に延在する複数の配線パターン14がくし歯状に並んで形成されている。各配線パターン14は周縁側に配置された接続パッド14bとそこから内側に延在する延在部14bとを備えている。絶縁基板12の代わりに、外面が絶縁層で被覆されたシリコンなどの半導体基板を使用してもよい。
【0118】
さらに、図19(b)の断面図を加えて参照すると、配線パターン14の延在部14bの先端部に導体パターン層22及びコンタクト層Cから形成された接続電極Eが設けられている。
【0119】
また、第1実施形態と同様に、配線パターン14の接続電極Eには下側に空間Sが設けられた状態で可撓性電極端子40が接続されている。可撓性電極端子40は上側に膨らむ膨出部40a(本体部)とその上面中央部に設けられた突出接続部40bとを備えている。このようにして、可撓性電極端子40は絶縁基板12上のリング状の領域に配列されている。
【0120】
第3実施形態では、プローブ基板4に可撓性電極端子40が設けられており、第1実施形態と同様に、可撓性電極端子40を下側に押圧することによって膨出部40aが空間S内で撓んで変形できるようになっている。
【0121】
なお、絶縁基板12の両面側に配線パターン14が形成され、絶縁基板12に設けられた貫通電極を介して両面側の配線パターンが相互接続されていてもよい。
【0122】
第3実施形態のプローブ基板4の可撓性電極端子40は、被試験対象物の電極パッドに適応するように配列されている。そして、図20に示すように、プローブ基板4の可撓性電極端子40の上に被検査対象物90の電極パッド92が配置される。
【0123】
このとき、被検査対象物90を下側に押圧した状態で治具(不図示)によって固定すると、可撓性電極端子40が撓んで変形する。これにより、被検査対象物90の電極パッド92が所要のコンタクト荷重でプローブ基板4の可撓性電極端子40に押圧されて導通可能な状態となる。
【0124】
プローブ基板4の配線パターン14の接続パッド14aには検査用装置の端子(不図示)が電気的に接続され、検査用装置からプローブ基板4を介して被検査対象物90に各種の試験信号が供給されて被検査対象物90の電気特性が測定される。
【0125】
プローブ基板4の接続端子として撓んで変形する可撓性電極端子40を使用することにより、被検査対象物90の全ての電極パッド92をプローブ基板4の可撓性電極端子40に確実に導通させることができる。これにより、被検査対象物90の電気測定を行う際の信頼性を確保することができる。
【0126】
被検査対象物90としては、半導体素子(LSIチップ)、所要の素子が形成された半導体ウェハ、CSP(Chip Size Package)、又は配線基板などがあり、プローブ基板4を使用して各種の電子装置の電気特性を測定することができる。
【0127】
なお、電極パッド92が周辺に配置されたペリフェラル型の被検査対象物90に対応するプローブ基板4を例示したが、電極パッドが基板全体に格子状に配置されるエリアアレイ型の被検査対象物に対応するように可撓性電極端子40を配列してもよい。
【0128】
また、図21に示すプローブ基板4aのように、第2実施形態の図15などと同様に、平板部41a(本体部)とその上面中央部に設けられた突出接続部41とを備えた可撓性接続端子41を使用してもよい。
【0129】
また、図22(a)に示す変形例のように、第1実施形態の図14(a)と同様に、図19(b)の可撓性接続端子40の下面中央部に下側突出部40cを設けてもよい。
【0130】
さらには、図22(b)に示すように、第1実施形態の図14(b)と同様に、配線パターン14に位置決めホールAHを形成し、可撓性接続端子40の下側突出部40cが位置決めホールAHに挿入されるようにしてもよい。
【0131】
また、図23(a)に別の変形例に示すように、第2実施形態の図18(a)と同様に、図21の可撓性接続端子41の下面中央部に下側突出部41cを設けてもよい。
【0132】
さらには、図23(b)に示すように、第2実施形態の図18(b)と同様に、配線パターン14に位置決めホールAHを形成し、可撓性接続端子41の下側突出部41cが位置決めホールAHに挿入されるようにしてもよい。
【0133】
第3実施形態では、可撓性電極端子を備えた電子部品としてプローブ基板4を例示しており、第1、第2実施形態と同様な効果を奏する。
【符号の説明】
【0134】
1,1a…実装基板(電子部品)、2,2a、2b…インターポーザ(電子部品)、3,3a…半導体装置、4,4a…プローブ基板、10…ベース基板、20…第1配線層、21…ビア導体、22…導体パターン層、30,34,76…保護絶縁層、30x…開口部、32…層間絶縁層、40,41…可撓性電極端子、40a…膨出部(本体部)、41a…平板部(本体部)、40b,41b…突出接続部、40c,41c…下側突出部、50…シリコン基板、52…絶縁層、60…第1配線層、62…第2配線層、64…外部接続端子、70…半導体チップ(電子部品)、72…はんだバンプ、80…アンダーフィル樹脂、90…被検査対象物、92…電極パッド、AH…位置決めホール、C…コンタクト層、E…接続電極、S…空間、TE…貫通電極、TH…スルーホール、VH…ビアホール。
【特許請求の範囲】
【請求項1】
接続電極と、
下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有することを特徴とする電子部品。
【請求項2】
前記可撓性電極端子の前記本体部は、上側に膨らむ膨出部又は平板部からなることを特徴とする請求項1に記載の電子部品。
【請求項3】
前記電子部品は、実装基板、インターポーザ、半導体チップ及びプローブ基板のいずれかであることを特徴とする請求項1又は2に記載の電子部品。
【請求項4】
前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されたインターポーザの接続端子が接続されていることを特徴とする請求項1又は2に記載の電子部品。
【請求項5】
前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されていることを特徴とする請求項1又は2に記載の電子部品。
【請求項6】
前記可撓性電極端子は、りん青銅、ベリリウム銅、チタン銅、銅、及びニッケルのいずれかより形成されることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項7】
前記可撓性電極端子は、前記本体部の下面に設けられた下側突出部をさらに備えていることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項8】
前記接続電極は実装基板又はインターポーザの上に形成されており、前記実装基板又は前記インターポーザに位置決めホールが設けられており、前記可撓性電極端子の前記下側突出部が前記位置決めホールに挿入されていることを特徴とする請求項7に記載の電子部品。
【請求項9】
前記可撓性電極端子の平面形状は、円形状、十字形状、又は横長長方形状であることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項10】
前記実装基板は樹脂を含む有機基板であり、前記インターポーザの基板はシリコンからなることを特徴とする請求項4に記載の電子部品。
【請求項1】
接続電極と、
下側に空間が設けられた状態で前記接続電極に接続され、本体部と、前記本体部の上面に設けられた突出接続部とを備え、圧力によって弾性変形する可撓性電極端子とを有することを特徴とする電子部品。
【請求項2】
前記可撓性電極端子の前記本体部は、上側に膨らむ膨出部又は平板部からなることを特徴とする請求項1に記載の電子部品。
【請求項3】
前記電子部品は、実装基板、インターポーザ、半導体チップ及びプローブ基板のいずれかであることを特徴とする請求項1又は2に記載の電子部品。
【請求項4】
前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されたインターポーザの接続端子が接続されていることを特徴とする請求項1又は2に記載の電子部品。
【請求項5】
前記可撓性電極端子は実装基板の前記接続電極に設けられており、前記実装基板の前記可撓性電極端子に、半導体チップがフリップチップ接続されていることを特徴とする請求項1又は2に記載の電子部品。
【請求項6】
前記可撓性電極端子は、りん青銅、ベリリウム銅、チタン銅、銅、及びニッケルのいずれかより形成されることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項7】
前記可撓性電極端子は、前記本体部の下面に設けられた下側突出部をさらに備えていることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項8】
前記接続電極は実装基板又はインターポーザの上に形成されており、前記実装基板又は前記インターポーザに位置決めホールが設けられており、前記可撓性電極端子の前記下側突出部が前記位置決めホールに挿入されていることを特徴とする請求項7に記載の電子部品。
【請求項9】
前記可撓性電極端子の平面形状は、円形状、十字形状、又は横長長方形状であることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品。
【請求項10】
前記実装基板は樹脂を含む有機基板であり、前記インターポーザの基板はシリコンからなることを特徴とする請求項4に記載の電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2013−30748(P2013−30748A)
【公開日】平成25年2月7日(2013.2.7)
【国際特許分類】
【出願番号】特願2012−88045(P2012−88045)
【出願日】平成24年4月9日(2012.4.9)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
【公開日】平成25年2月7日(2013.2.7)
【国際特許分類】
【出願日】平成24年4月9日(2012.4.9)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
[ Back to top ]