電極用ペーストならびにこれを用いた積層セラミック電子部品の製造方法
【課題】超小型でかつ積層数の多い積層セラミック電子部品であっても、構造欠陥を抑制することのできる内部電極形成用の電極ペーストを提供することを目的とする。
【解決手段】所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる。
【解決手段】所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の積層体を形成する際に使用される内部電極の形成用電極ペーストに関するものである。
【０００２】
また、さらにこの電極ペーストを用いた積層セラミック電子部品の製造方法に関するものである。
【背景技術】
【０００３】
近年の電子機器の小型化、高性能化にともない、これらの機器で多数使用される積層セラミックコンデンサなどの積層セラミック電子部品は、ますます小型化し、かつ従来の製品と同等の性能を確保するため、さらに多層化が進んでいる。
【０００４】
図１は一般的な積層セラミックコンデンサ１１の内部構造を示す断面図であり、誘電体層１２を挟んで少なくとも一対の対向する内部電極１３が、積層セラミックコンデンサの両端面に設けられた外部電極１４に交互に接続されている。
【０００５】
上記のように、積層数の多層化が進み、誘電体層１２並びに内部電極１３の層数がますます増加した場合、誘電体層１２とともに内部電極１３も薄層化せざるを得なくなる。
【０００６】
このような状況の中で、誘電体層１２と内部電極１３は、積層体の焼結過程において収縮挙動が大きく異なるため、多層化した積層体の焼成では内部構造欠陥が発生しやすくなるという課題を有する。
【０００７】
この課題に対して、内部電極に誘電体層と同じ組成物の共材を入れて、内部電極の収縮挙動を抑制することが行われている。
【０００８】
このような共材を用いる内部電極ペーストに関連する先行技術文献としては、例えば、特許文献１が知られている。
【特許文献１】特開２００１−１１０２３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、さらに積層セラミックコンデンサなどの積層セラミック電子部品では０．６ｍｍ×０．３ｍｍというような超小型のものが登場し、かつその積層数が多層化してくると、上記の特許文献に示された電極ペーストを用いても、内部構造欠陥が発生する場合がある。
【００１０】
このような超小型でかつ積層数の多い積層セラミック電子部品では、さらに精密に誘電体層と内部電極の焼成収縮挙動を制御する必要があるとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用についても考慮する必要が生じてくる。
【００１１】
そこで、本発明は、上記の課題に鑑み、超小型でかつ積層数の多い積層セラミック電子部品であっても、構造欠陥を抑制することのできる内部電極形成用の電極ペーストを提供し、またこの電極ペーストを用いて構造欠陥を抑制し、性能や信頼性に優れた積層セラミック電子部品を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明者らは鋭意研究を進めた結果、内部電極と誘電体層の焼成収縮挙動のより精密な制御と、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御するためには、電極ペーストに含まれる共材の焼結反応における活性度が重要であることを見いだし、本発明を成すに至ったものである。
【００１３】
すなわち、上記の目的を達成するために本発明は、セラミックシートと内部電極が交互に積層されてなる積層体において、内部電極の形成に用いられる電極ペーストであって、この電極ペーストは所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができるものである。
【００１４】
ここで、所定の温度で熱処理するのは、この熱処理前後のＢＥＴ法で測定した比表面積値の変化により、電極ペーストに使用する共材の反応性や表面活性などの活性度を判断するためであり、このために用いる所定の温度としては、５００℃〜１０００℃が好ましく、より好ましくは６００℃〜１０００℃である。
【００１５】
熱処理温度が５００℃未満の場合や、１０００℃を超える場合には、ＢＥＴ法で測定した比表面積の熱処理前後の変化率の再現性が低くなり、変化率の値がばらつく。
【００１６】
さらに、経験的には９００℃±１００℃程度が比表面積値の変化率の再現性などの点で最も好ましい。
【００１７】
また、所定の温度で熱処理した前後の比表面積値の変化率を３０％以上、６０％以下とすることにより、さらに内部構造欠陥の発生を抑制することができる。
【００１８】
また、共材として主成分がＡＢＯ3型のペロブスカイト型化合物であり、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇであるものを用いることにより、さらに内部構造欠陥の発生を抑制することができる。
【００１９】
また、ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下とすることにより、誘電体層に及ぼす共材の影響を最小限に押さえ、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができる。
【００２０】
ここで、ＡＢＯ3型のペロブスカイト型化合物とは、ＢａＴｉＯ3のような化合物であり、この場合ＢａがＡサイト元素に該当し、ＴｉがＢサイト元素に該当する。
【００２１】
Ａサイト元素としては、Ｂａの他にＣａやＳｒ、Ｍｇなどが上げられ、またＢサイト元素としてはＴｉの他にＺｒなどが上げられ、例えば（ＢａＣａ）（ＴｉＺｒ）Ｏ3のような化学式で表される化合物もＡＢＯ3型ペロブスカイト型化合物に該当する。
【発明の効果】
【００２２】
本発明の電極ペーストは、所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができる。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
以下、本発明の一実施の形態について、図１を用いて積層セラミックコンデンサを例に説明する。
【００２４】
図１は、本実施の形態における積層セラミックコンデンサ１１の一部切欠斜視図であり、誘電体層１２と内部電極１３とが交互に積層されて積層体を構成し、内部電極１３はその端部が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極１４に交互に接続されている。
【００２５】
このような積層セラミックコンデンサの作製に関しては、まず、チタン酸バリウムを主成分とする無機粉末と、アクリル樹脂あるいはポリビニルブチラール樹脂などのバインダ、ジブチルフタレートなどの可塑剤と溶剤を混合し、ドクターブレード法によりセラミックシートを作製する。
【００２６】
これとは別に、平均粒径が０．２μｍのＮｉ金属粉末と、共材としてチタン酸バリウムと、エチルセルロースやアクリル樹脂、ポリビニルブチラール樹脂などの樹脂と有機溶剤などを混合し、３本ロールミルなどを用いて混練して内部電極形成用電極ペーストを作製する。
【００２７】
ここで、電極ペーストに用いる共材のチタン酸バリウムは、表１に示すように、平均粒径が０．０２〜０．１２μｍで、９００℃の温度で１５分間熱処理する前の比表面積値は１３〜２７ｍ2／ｇ、熱処理を行う前と行った後との比表面積値の変化率が２７％〜６７％のものを用いた。さらにこのチタン酸バリウムのＡサイト元素とＢサイト元素の比率Ａ／Ｂが０．９８５〜１．０１２の範囲のものを用いた。
【００２８】
なお、比表面積値については、通常のＢＥＴ法により測定した。
【００２９】
またチタン酸バリウムのＡサイト元素とＢサイト元素の比率はＸ線回折法により測定し、平均粒径に関しては、走査型電子顕微鏡（ＳＥＭ）による映像を画像解析装置を用いて測定した。
【００３０】
次に、セラミックシートの表面に電極ペーストをスクリーン印刷し、内部電極を形成する。
【００３１】
次いで、内部電極を形成したセラミックシートを内部電極がセラミックシートを挟んで対向するように交互に積層し、セラミックシートが軟化する温度に加熱しながら、５ＭＰａ〜２０ＭＰａで加圧し、一体化させて焼結により０．６ｍｍ×０．３ｍｍ×０．３ｍｍの形状を有する積層セラミックコンデンサ１１の素体となる積層体（図示せず）を作製する。
【００３２】
続いて、積層体中の有機物を窒素ガス中で除去した後に、内部電極となるＮｉが過度に酸化されない窒素水素の混合ガス雰囲気中で１３００℃まで昇温し、焼成し、焼結体を得る。
【００３３】
次に、焼結体の面取りを行い、両端面に内部電極１３を完全に露出させる。続いて、焼結体の両端面及び端面に銅を主成分とする電極ペーストを塗布した後、８００℃の窒素雰囲気中で焼付けを行って外部電極１４を形成し、この上にＮｉメッキ並びにＳｎメッキを形成して図１に示すような０．６ｍｍ×０．３ｍｍ×０．３ｍｍの形状の積層セラミックコンデンサ試料を得る。
【００３４】
この積層セラミックコンデンサ試料各１００個について、その断面を埋込研磨し、内部構造欠陥の発生個数を調べた。
【００３５】
また、電気特性、信頼性の評価として、静電容量の測定と、８５℃で１２．６Ｖの電圧を印加しながら、信頼性試験を行った結果を（表１）にあわせて示す。
【００３６】
ここで、静電容量は２０℃の温度で、１Ｖｒｍｓの電圧下で１ｋＨｚで測定を行ったものであり、静電容量の目標値は１００ｎＦ（０．１μＦ）とし、この目標値に対して±１０％を超える静電容量のものは本実施の形態の範囲外と判定した。
【００３７】
また、ショート不良については、３０個の測定個数の中で１０個以上ショートがある試料は本実施の形態の範囲外とした。
【００３８】
また、信頼性試験の評価としては、８５℃で１２．６Ｖの電圧を印加しながら、１０００時間経過した後に絶縁抵抗値が１０3Ω以下に低下した試料数で示した。
【００３９】
信頼性試験開始前の試料の絶縁抵抗値は１０8Ω以上である。なお、絶縁抵抗値は２５℃の室温で６．３Ｖで１分間電圧印加して測定したものである。
【００４０】
【表１】
【００４１】
（表１）の試料番号１８から明らかなように、電極ペーストに含まれる共材の、所定の温度（実施の形態１の場合は９００℃）で熱処理する前の比表面積値と、熱処理した後の比表面積値との変化率が６０％を超える場合、この電極ペーストを用いて内部電極とした積層セラミックコンデンサ（試料番号１８）のショート率は３０個中２０個と多くなっている。
【００４２】
これに対して、熱処理前後の比表面積値の変化率が６０％以下の共材を含む内部電極を用いて作製した試料番号１〜１７ではショート率は３０個中１０個未満であり、ショート率が大きく改善できていることがわかる。
【００４３】
また、熱処理前後の比表面積値の変化率が３０％未満の試料番号１では、ショート率は少ないが、静電容量の低下が見られる。
【００４４】
これは、試料番号１では共材の熱処理前後の比表面積値の変化率が小さく、従って共材の焼結反応における活性度が低いため、内部電極中の共材と誘電体層との焼結時の交互作用の制御が不十分となり、内部電極の連続性が低下したためと考えられる。
【００４５】
また、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍで、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇという条件を満足しないセラミック粉を共材に含む電極ペーストで作製した試料番号６、１４ではショート率は小さいものの、破壊電圧が１４０Ｖと低くなっている。中でも試料番号１４は内部構造欠陥の発生数が多くなっている。
【００４６】
さらに、共材であるセラミック粉体のＡ／Ｂ比が、１．０１０を超える試料番号２並びにＡ／Ｂ比が０．９９０未満の試料番号１７では、静電容量が目標値の１００ｎＦ±１０％以内に入らず、低くなっている。
【００４７】
これらのことから、電極ペーストに含まれる共材の、所定の温度（実施の形態１の場合は９００℃）で熱処理する前の比表面積値と、熱処理した後の比表面積値との変化率を６０％以下、より好ましくは３０％〜６０％とした場合、内部電極と誘電体層の焼成収縮挙動のより精密な制御が可能になり、また内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、静電容量や破壊電圧、ショート率の低減などを達成した、性能に優れた積層セラミック電子部品を作製することができるものである。
【００４８】
さらに、共材として主成分がＡＢＯ3型のペロブスカイト型化合物であり、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇであるものを用いることにより、さらに内部構造欠陥の発生を抑制することができる。
【００４９】
また、ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下とすることにより、誘電体層に及ぼす共材の影響を最小限に押さえ、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができるものである。
【００５０】
なお、上記実施の形態においては、共材のセラミック粉として、チタン酸バリウムを用いたが、チタン酸バリウムに限定されるものではなく、チタン酸バリウムとその他のペロブスカイト型化合物（チタン酸カルシウム、チタン酸ストロンチウム、チタン酸マグネシウム）の１種または２種以上との化合物あるいは混合物でも同様の効果が得られる。
【産業上の利用可能性】
【００５１】
本発明にかかる電極ペーストは、所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができるという効果を奏し、積層セラミックコンデンサや積層セラミックフィルタ、多層基板などの積層セラミック電子部品などの内部電極用電極ペースト等に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施の形態における積層セラミックコンデンサの一部切り欠き斜視図
【符号の説明】
【００５３】
１１ 積層セラミックコンデンサ
１２ 誘電体層
１３ 内部電極
１４ 外部電極
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の積層体を形成する際に使用される内部電極の形成用電極ペーストに関するものである。
【０００２】
また、さらにこの電極ペーストを用いた積層セラミック電子部品の製造方法に関するものである。
【背景技術】
【０００３】
近年の電子機器の小型化、高性能化にともない、これらの機器で多数使用される積層セラミックコンデンサなどの積層セラミック電子部品は、ますます小型化し、かつ従来の製品と同等の性能を確保するため、さらに多層化が進んでいる。
【０００４】
図１は一般的な積層セラミックコンデンサ１１の内部構造を示す断面図であり、誘電体層１２を挟んで少なくとも一対の対向する内部電極１３が、積層セラミックコンデンサの両端面に設けられた外部電極１４に交互に接続されている。
【０００５】
上記のように、積層数の多層化が進み、誘電体層１２並びに内部電極１３の層数がますます増加した場合、誘電体層１２とともに内部電極１３も薄層化せざるを得なくなる。
【０００６】
このような状況の中で、誘電体層１２と内部電極１３は、積層体の焼結過程において収縮挙動が大きく異なるため、多層化した積層体の焼成では内部構造欠陥が発生しやすくなるという課題を有する。
【０００７】
この課題に対して、内部電極に誘電体層と同じ組成物の共材を入れて、内部電極の収縮挙動を抑制することが行われている。
【０００８】
このような共材を用いる内部電極ペーストに関連する先行技術文献としては、例えば、特許文献１が知られている。
【特許文献１】特開２００１−１１０２３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、さらに積層セラミックコンデンサなどの積層セラミック電子部品では０．６ｍｍ×０．３ｍｍというような超小型のものが登場し、かつその積層数が多層化してくると、上記の特許文献に示された電極ペーストを用いても、内部構造欠陥が発生する場合がある。
【００１０】
このような超小型でかつ積層数の多い積層セラミック電子部品では、さらに精密に誘電体層と内部電極の焼成収縮挙動を制御する必要があるとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用についても考慮する必要が生じてくる。
【００１１】
そこで、本発明は、上記の課題に鑑み、超小型でかつ積層数の多い積層セラミック電子部品であっても、構造欠陥を抑制することのできる内部電極形成用の電極ペーストを提供し、またこの電極ペーストを用いて構造欠陥を抑制し、性能や信頼性に優れた積層セラミック電子部品を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明者らは鋭意研究を進めた結果、内部電極と誘電体層の焼成収縮挙動のより精密な制御と、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御するためには、電極ペーストに含まれる共材の焼結反応における活性度が重要であることを見いだし、本発明を成すに至ったものである。
【００１３】
すなわち、上記の目的を達成するために本発明は、セラミックシートと内部電極が交互に積層されてなる積層体において、内部電極の形成に用いられる電極ペーストであって、この電極ペーストは所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができるものである。
【００１４】
ここで、所定の温度で熱処理するのは、この熱処理前後のＢＥＴ法で測定した比表面積値の変化により、電極ペーストに使用する共材の反応性や表面活性などの活性度を判断するためであり、このために用いる所定の温度としては、５００℃〜１０００℃が好ましく、より好ましくは６００℃〜１０００℃である。
【００１５】
熱処理温度が５００℃未満の場合や、１０００℃を超える場合には、ＢＥＴ法で測定した比表面積の熱処理前後の変化率の再現性が低くなり、変化率の値がばらつく。
【００１６】
さらに、経験的には９００℃±１００℃程度が比表面積値の変化率の再現性などの点で最も好ましい。
【００１７】
また、所定の温度で熱処理した前後の比表面積値の変化率を３０％以上、６０％以下とすることにより、さらに内部構造欠陥の発生を抑制することができる。
【００１８】
また、共材として主成分がＡＢＯ3型のペロブスカイト型化合物であり、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇであるものを用いることにより、さらに内部構造欠陥の発生を抑制することができる。
【００１９】
また、ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下とすることにより、誘電体層に及ぼす共材の影響を最小限に押さえ、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができる。
【００２０】
ここで、ＡＢＯ3型のペロブスカイト型化合物とは、ＢａＴｉＯ3のような化合物であり、この場合ＢａがＡサイト元素に該当し、ＴｉがＢサイト元素に該当する。
【００２１】
Ａサイト元素としては、Ｂａの他にＣａやＳｒ、Ｍｇなどが上げられ、またＢサイト元素としてはＴｉの他にＺｒなどが上げられ、例えば（ＢａＣａ）（ＴｉＺｒ）Ｏ3のような化学式で表される化合物もＡＢＯ3型ペロブスカイト型化合物に該当する。
【発明の効果】
【００２２】
本発明の電極ペーストは、所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができる。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
以下、本発明の一実施の形態について、図１を用いて積層セラミックコンデンサを例に説明する。
【００２４】
図１は、本実施の形態における積層セラミックコンデンサ１１の一部切欠斜視図であり、誘電体層１２と内部電極１３とが交互に積層されて積層体を構成し、内部電極１３はその端部が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極１４に交互に接続されている。
【００２５】
このような積層セラミックコンデンサの作製に関しては、まず、チタン酸バリウムを主成分とする無機粉末と、アクリル樹脂あるいはポリビニルブチラール樹脂などのバインダ、ジブチルフタレートなどの可塑剤と溶剤を混合し、ドクターブレード法によりセラミックシートを作製する。
【００２６】
これとは別に、平均粒径が０．２μｍのＮｉ金属粉末と、共材としてチタン酸バリウムと、エチルセルロースやアクリル樹脂、ポリビニルブチラール樹脂などの樹脂と有機溶剤などを混合し、３本ロールミルなどを用いて混練して内部電極形成用電極ペーストを作製する。
【００２７】
ここで、電極ペーストに用いる共材のチタン酸バリウムは、表１に示すように、平均粒径が０．０２〜０．１２μｍで、９００℃の温度で１５分間熱処理する前の比表面積値は１３〜２７ｍ2／ｇ、熱処理を行う前と行った後との比表面積値の変化率が２７％〜６７％のものを用いた。さらにこのチタン酸バリウムのＡサイト元素とＢサイト元素の比率Ａ／Ｂが０．９８５〜１．０１２の範囲のものを用いた。
【００２８】
なお、比表面積値については、通常のＢＥＴ法により測定した。
【００２９】
またチタン酸バリウムのＡサイト元素とＢサイト元素の比率はＸ線回折法により測定し、平均粒径に関しては、走査型電子顕微鏡（ＳＥＭ）による映像を画像解析装置を用いて測定した。
【００３０】
次に、セラミックシートの表面に電極ペーストをスクリーン印刷し、内部電極を形成する。
【００３１】
次いで、内部電極を形成したセラミックシートを内部電極がセラミックシートを挟んで対向するように交互に積層し、セラミックシートが軟化する温度に加熱しながら、５ＭＰａ〜２０ＭＰａで加圧し、一体化させて焼結により０．６ｍｍ×０．３ｍｍ×０．３ｍｍの形状を有する積層セラミックコンデンサ１１の素体となる積層体（図示せず）を作製する。
【００３２】
続いて、積層体中の有機物を窒素ガス中で除去した後に、内部電極となるＮｉが過度に酸化されない窒素水素の混合ガス雰囲気中で１３００℃まで昇温し、焼成し、焼結体を得る。
【００３３】
次に、焼結体の面取りを行い、両端面に内部電極１３を完全に露出させる。続いて、焼結体の両端面及び端面に銅を主成分とする電極ペーストを塗布した後、８００℃の窒素雰囲気中で焼付けを行って外部電極１４を形成し、この上にＮｉメッキ並びにＳｎメッキを形成して図１に示すような０．６ｍｍ×０．３ｍｍ×０．３ｍｍの形状の積層セラミックコンデンサ試料を得る。
【００３４】
この積層セラミックコンデンサ試料各１００個について、その断面を埋込研磨し、内部構造欠陥の発生個数を調べた。
【００３５】
また、電気特性、信頼性の評価として、静電容量の測定と、８５℃で１２．６Ｖの電圧を印加しながら、信頼性試験を行った結果を（表１）にあわせて示す。
【００３６】
ここで、静電容量は２０℃の温度で、１Ｖｒｍｓの電圧下で１ｋＨｚで測定を行ったものであり、静電容量の目標値は１００ｎＦ（０．１μＦ）とし、この目標値に対して±１０％を超える静電容量のものは本実施の形態の範囲外と判定した。
【００３７】
また、ショート不良については、３０個の測定個数の中で１０個以上ショートがある試料は本実施の形態の範囲外とした。
【００３８】
また、信頼性試験の評価としては、８５℃で１２．６Ｖの電圧を印加しながら、１０００時間経過した後に絶縁抵抗値が１０3Ω以下に低下した試料数で示した。
【００３９】
信頼性試験開始前の試料の絶縁抵抗値は１０8Ω以上である。なお、絶縁抵抗値は２５℃の室温で６．３Ｖで１分間電圧印加して測定したものである。
【００４０】
【表１】
【００４１】
（表１）の試料番号１８から明らかなように、電極ペーストに含まれる共材の、所定の温度（実施の形態１の場合は９００℃）で熱処理する前の比表面積値と、熱処理した後の比表面積値との変化率が６０％を超える場合、この電極ペーストを用いて内部電極とした積層セラミックコンデンサ（試料番号１８）のショート率は３０個中２０個と多くなっている。
【００４２】
これに対して、熱処理前後の比表面積値の変化率が６０％以下の共材を含む内部電極を用いて作製した試料番号１〜１７ではショート率は３０個中１０個未満であり、ショート率が大きく改善できていることがわかる。
【００４３】
また、熱処理前後の比表面積値の変化率が３０％未満の試料番号１では、ショート率は少ないが、静電容量の低下が見られる。
【００４４】
これは、試料番号１では共材の熱処理前後の比表面積値の変化率が小さく、従って共材の焼結反応における活性度が低いため、内部電極中の共材と誘電体層との焼結時の交互作用の制御が不十分となり、内部電極の連続性が低下したためと考えられる。
【００４５】
また、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍで、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇという条件を満足しないセラミック粉を共材に含む電極ペーストで作製した試料番号６、１４ではショート率は小さいものの、破壊電圧が１４０Ｖと低くなっている。中でも試料番号１４は内部構造欠陥の発生数が多くなっている。
【００４６】
さらに、共材であるセラミック粉体のＡ／Ｂ比が、１．０１０を超える試料番号２並びにＡ／Ｂ比が０．９９０未満の試料番号１７では、静電容量が目標値の１００ｎＦ±１０％以内に入らず、低くなっている。
【００４７】
これらのことから、電極ペーストに含まれる共材の、所定の温度（実施の形態１の場合は９００℃）で熱処理する前の比表面積値と、熱処理した後の比表面積値との変化率を６０％以下、より好ましくは３０％〜６０％とした場合、内部電極と誘電体層の焼成収縮挙動のより精密な制御が可能になり、また内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、静電容量や破壊電圧、ショート率の低減などを達成した、性能に優れた積層セラミック電子部品を作製することができるものである。
【００４８】
さらに、共材として主成分がＡＢＯ3型のペロブスカイト型化合物であり、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇであるものを用いることにより、さらに内部構造欠陥の発生を抑制することができる。
【００４９】
また、ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下とすることにより、誘電体層に及ぼす共材の影響を最小限に押さえ、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができる電極ペーストを提供することができるものである。
【００５０】
なお、上記実施の形態においては、共材のセラミック粉として、チタン酸バリウムを用いたが、チタン酸バリウムに限定されるものではなく、チタン酸バリウムとその他のペロブスカイト型化合物（チタン酸カルシウム、チタン酸ストロンチウム、チタン酸マグネシウム）の１種または２種以上との化合物あるいは混合物でも同様の効果が得られる。
【産業上の利用可能性】
【００５１】
本発明にかかる電極ペーストは、所定の温度で熱処理した前後の比表面積値の変化率が６０％以下（０を含まず）のセラミック粉体を共材として含むことにより、内部電極と誘電体層の焼成収縮挙動をより精密に制御することが出来るとともに、内部電極を形成する電極ペーストに含まれた共材と誘電体層との焼結における交互作用を制御できる結果、内部構造欠陥が抑制された、静電容量などの性能に優れ、信頼性が向上した積層セラミック電子部品を作製することができるという効果を奏し、積層セラミックコンデンサや積層セラミックフィルタ、多層基板などの積層セラミック電子部品などの内部電極用電極ペースト等に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施の形態における積層セラミックコンデンサの一部切り欠き斜視図
【符号の説明】
【００５３】
１１ 積層セラミックコンデンサ
１２ 誘電体層
１３ 内部電極
１４ 外部電極
【特許請求の範囲】
【請求項１】
セラミックシートと内部電極が交互に積層されてなる積層体において、前記内部電極の形成に用いられる電極ペーストであって、前記電極ペーストはセラミック粉体を含み、前記セラミック粉体は所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下（０を含まず）である電極ペースト。
【請求項２】
所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が３０％以上、６０％以下である請求項１に記載の電極ペースト。
【請求項３】
セラミック粉体は、その主成分がＡＢＯ3型のペロブスカイト型化合物を主成分とするセラミック粉体である請求項１に記載の電極ペースト。
【請求項４】
セラミック粉体は、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇである請求項３に記載の電極ペースト。
【請求項５】
ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下である請求項３に記載の電極ペースト。
【請求項６】
ペロブスカイト型化合物はチタン酸バリウムである請求項５に記載の電極ペースト。
【請求項７】
ペロブスカイト型化合物はＡサイト元素に必ずバリウムを含み、前記バリウムの一部をカルシウム、ストロンチウム、マグネシウムから選ばれた少なくとも一種で置換したものであり、Ｂサイト元素はチタンである請求項５に記載の電極ペースト。
【請求項８】
セラミックシートと内部電極とを交互に積層して積層体を作製する積層工程と、前記積層体を焼成して焼結体を得る焼成工程と、前記焼結体の両端面に外部電極を形成する外部電極形成工程とを有し、前記内部電極形成に用いる電極ペーストは所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下のセラミック粉体を含有する電極ペーストを用いる積層セラミック電子部品の製造方法。
【請求項１】
セラミックシートと内部電極が交互に積層されてなる積層体において、前記内部電極の形成に用いられる電極ペーストであって、前記電極ペーストはセラミック粉体を含み、前記セラミック粉体は所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下（０を含まず）である電極ペースト。
【請求項２】
所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が３０％以上、６０％以下である請求項１に記載の電極ペースト。
【請求項３】
セラミック粉体は、その主成分がＡＢＯ3型のペロブスカイト型化合物を主成分とするセラミック粉体である請求項１に記載の電極ペースト。
【請求項４】
セラミック粉体は、所定の温度で熱処理する前の平均粒径が０．０３μｍ〜０．１０μｍであり、かつ比表面積値が１５ｍ2／ｇ〜２５ｍ2／ｇである請求項３に記載の電極ペースト。
【請求項５】
ＡＢＯ3型のペロブスカイト型化合物のＡサイト元素とＢサイト元素の比率をＡ／Ｂと表した時にＡ／Ｂが０．９９０以上１．０１０以下である請求項３に記載の電極ペースト。
【請求項６】
ペロブスカイト型化合物はチタン酸バリウムである請求項５に記載の電極ペースト。
【請求項７】
ペロブスカイト型化合物はＡサイト元素に必ずバリウムを含み、前記バリウムの一部をカルシウム、ストロンチウム、マグネシウムから選ばれた少なくとも一種で置換したものであり、Ｂサイト元素はチタンである請求項５に記載の電極ペースト。
【請求項８】
セラミックシートと内部電極とを交互に積層して積層体を作製する積層工程と、前記積層体を焼成して焼結体を得る焼成工程と、前記焼結体の両端面に外部電極を形成する外部電極形成工程とを有し、前記内部電極形成に用いる電極ペーストは所定の温度で熱処理した前後のＢＥＴ法による比表面積値の変化率が６０％以下のセラミック粉体を含有する電極ペーストを用いる積層セラミック電子部品の製造方法。
【図１】
【公開番号】特開２００６−２６９３２０（Ｐ２００６−２６９３２０Ａ）
【公開日】平成１８年１０月５日（２００６．１０．５）
【国際特許分類】
【出願番号】特願２００５−８７８５０（Ｐ２００５−８７８５０）
【出願日】平成１７年３月２５日（２００５．３．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年１０月５日（２００６．１０．５）
【国際特許分類】
【出願日】平成１７年３月２５日（２００５．３．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]