電気光学装置、電気光学装置の製造方法、電子機器
【課題】画素領域の周囲においてグローバル段差を生じ難くして、高い表示品質が得られる電気光学装置、電気光学装置の製造方法、電子機器を提供すること。
【解決手段】電気光学装置としての液晶装置は、基板としての素子基板10上に画素電極15と、画素電極15と素子基板10との間において平面視で画素電極15と重なって配置された保持容量16と、画素電極15と保持容量16との間に形成され平坦化処理が施された第3層間絶縁膜14と、複数の画素電極15を含む画素領域Eの周辺領域Ecに配置され、保持容量16と同一配線層に形成されたダミーパターンDp1と、を備えた。
【解決手段】電気光学装置としての液晶装置は、基板としての素子基板10上に画素電極15と、画素電極15と素子基板10との間において平面視で画素電極15と重なって配置された保持容量16と、画素電極15と保持容量16との間に形成され平坦化処理が施された第3層間絶縁膜14と、複数の画素電極15を含む画素領域Eの周辺領域Ecに配置され、保持容量16と同一配線層に形成されたダミーパターンDp1と、を備えた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。
【背景技術】
【0002】
上記電気光学装置として、基板上に、互いに交差する複数のデータ線及び複数の走査線と、複数のデータ線及び複数の走査線の交差に対応して設けられた複数の画素電極と、複数の画素電極の夫々に電気的に接続された複数のトランジスターと、基板上の非開口領域から開口領域に渡って設けられており、データ線及びトランジスターを介して画素電極に供給された画像信号を一時的に保持する透明な第1保持容量とを備えた電気光学装置が知られている(特許文献1)。
【0003】
上記特許文献1の電気光学装置によれば、第1保持容量が透明であるため、開口領域を透過する光の透過量を減少させることがない。したがって、画素における輝度を低下させることなく、第1保持容量の電気容量を大きくとることができ、画像信号を一時的に保持する電位保持能力を高めることができるとしている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−3903号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記特許文献1の電気光学装置では、基板上において透明な第1保持容量と透光性の画素電極とが層間絶縁膜を挟んで平面視で重なるように配置されている。また、これらの第1保持容量および画素電極は、画像表示領域にマトリクス状に配置されている。該層間絶縁膜は画像表示領域だけでなくその周辺領域に亘って形成されている。
【0006】
該層間絶縁膜上に形成される画素電極の平坦性を確保するために、該層間絶縁膜に例えば化学的機械的研磨処理(CMP;Chemical Mecanical Polishing処理)を施すことがある。しかしながら、CMP処理後の該層間絶縁膜の表面において、基板と画素電極との間における構造物の配置パターンの疎密の影響を受けて、第1保持容量を有する上記画像表示領域と第1保持容量を有しない上記周辺領域との間にグローバル段差が生じていた。該層間絶縁膜の上記画像表示領域の周囲において上記グローバル段差に起因する表示ムラが生ずるという課題があった。
また、上記グローバル段差を極力小さくしようとして、CMP処理前段階における層間絶縁膜の膜厚を厚くする方法も考えられるが、画像表示領域と周辺領域とにおける上記構造物の配置パターンの疎密の影響を受けてCMP処理における研磨速度のばらつきが大きくなり、結果的に研磨後の該層間絶縁膜の膜厚がばらつくおそれがあった。該層間絶縁膜の膜厚がばらつくと、該層間絶縁膜を挟んで配置された第1保持容量と画素電極とを含む画素における光の透過率がばらついてしまうという課題があった。
【課題を解決するための手段】
【0007】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0008】
[適用例1]本適用例の電気光学装置は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする。
【0009】
この構成によれば、画素領域の周辺領域に保持容量と同一配線層に形成されたダミーパターンを有することにより、層間絶縁膜に平坦化処理として例えばCMP処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきが抑制される。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンがない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を提供できる。
なお、ダミーパターンを保持容量と同一配線層に形成するとは、保持容量を構成するところの容量電極や誘電体層とそれぞれ同一配線層において、同じ材料、同じ膜厚で同じ形成工程においてダミーパターンを形成することを言う。
【0010】
[適用例2]上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることが好ましい。
この構成によれば、画素領域およびその周辺領域において層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消される。
【0011】
[適用例3]上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいとしてもよい。
この構成によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生が抑制される。
【0012】
[適用例4]上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第2容量電極と前記第2導電層とが同一配線層においてそれぞれ独立して形成されていることが好ましい。
この構成によれば、ダミーパターンの配置形式を画素領域における保持容量の配置形式に合わせるので、確実にグローバル段差を解消できる。
【0013】
[適用例5]上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第2導電層は、前記第2容量電極と同一配線層において前記周辺領域に跨って連続的に形成されているとしてもよい。
この構成によれば、確実にグローバル段差の発生が抑制されるだけでなく、ダミーパターンの少なくとも一方を独立して形成する場合に比べて、周辺領域においてダミーパターン間にローカル段差が生ずることを防止できる。
【0014】
[適用例6]上記適用例の電気光学装置において、前記第1導電層および前記第2導電層のうち少なくとも一方が電気的にフローティング状態であることが好ましい。
この構成によれば、ダミーパターンの第1導電層および第2導電層のうち少なくとも一方に特定の電位が与えられる場合に比べて、ダミーパターンの電位が画素電極の電位に及ぼす影響を少なくすることができる。つまり、ダミーパターンの電位の影響で表示不具合が発生することを低減できる。
【0015】
[適用例7]上記適用例の電気光学装置において、前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜を挟んで対向配置された画素電極と保持容量とを含む画素領域において、安定した透過率特性が得られる。
【0016】
[適用例8]上記適用例の電気光学装置において、前記画素電極が光反射性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜上に形成された複数の画素電極を含む画素領域において、安定した光反射特性が得られる。
【0017】
[適用例9]本適用例の電気光学装置の製造方法は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする。
【0018】
この方法によれば、画素領域の周辺領域において保持容量と同一配線層にダミーパターンを形成することにより、層間絶縁膜に平坦化処理として例えばCMP処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきを抑制することができる。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンを形成しない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を製造することができる。
【0019】
[適用例10]上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することが好ましい。
この方法によれば、画素領域およびその周辺領域において平坦化処理前の層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消された電気光学装置を製造することができる。
【0020】
[適用例11]上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成するとしてもよい。
この方法によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生を抑制できる。
【0021】
[適用例12]本適用例の電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴する。
この構成によれば、画素領域の周囲におけるグローバル段差の発生が低減され、高い表示品質を有する電気光学装置を備えているので、見栄えのよい表示が可能な電子機器を提供することができる。
【図面の簡単な説明】
【0022】
【図1】(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。
【図2】液晶装置の電気的な構成を示す等価回路図。
【図3】液晶装置における画素の配置を示す概略平面図。
【図4】(a)は画素における薄膜トランジスターと信号線の配置を示す概略平面図、(b)は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図。
【図5】図4のA−A’線で切った画素の構造を示す概略断面図。
【図6】図3のB−B’線で切った画素の構造を示す概略断面図。
【図7】従来の液晶装置における素子基板のグローバル段差を示す概略断面図。
【図8】実施例1の液晶装置におけるダミーパターンの配置領域を示す概略平面図。
【図9】(a)は実施例1のダミーパターンの配置を示す概略平面図、(b)は(a)のC−C’線で切った概略断面図。
【図10】段差密度を説明するための概略図。
【図11】(a)は実施例2のダミーパターンの配置を示す概略平面図、(b)は(a)のD−D’線で切った概略断面図。
【図12】電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【0023】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【0024】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【0025】
(第1実施形態)
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
【0026】
<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
【0027】
図1(a)および(b)に示すように、本実施形態の電気光学装置としての液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英基板やガラス基板などが用いられている。
【0028】
本発明における基板としての素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
【0029】
額縁状に配置されたシール材40の内側には、同じく額縁状に見切り部21が設けられている。見切り部21は、例えば遮光性の金属あるいは金属酸化物などからなり、見切り部21の内側が画素領域Eとなっている。画素領域Eには、マトリックス状に画素Pが複数配置されている。画素領域Eは、表示に寄与する有効な複数の画素Pを囲むように配置された複数のダミー画素を含んでいるとしてもよい。なお、図1では図示省略したが、画素領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
【0030】
素子基板10の1辺部に沿ったシール材40と該1辺部との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
【0031】
図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor、以下、TFTと称する)30と、信号配線と、複数の画素電極15を覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射して光リーク電流が流れ、不適切なスイッチング動作となることを防ぐ遮光構造が採用されている。
【0032】
対向基板20の液晶層50側の表面には、見切り部21と、これを覆うように成膜された層間絶縁膜22と、少なくとも画素領域Eに亘って層間絶縁膜22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。
【0033】
見切り部21は、図1(a)に示すように平面的に走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
【0034】
層間絶縁膜22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部21を覆うように設けられている。また、層間絶縁膜22は、見切り部21によって基板上に生ずる凹凸を緩和する平坦化層としても機能している。このような層間絶縁膜22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
【0035】
共通電極23は、例えばITOなどの透明導電膜からなり、層間絶縁膜22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
【0036】
画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向処理が施されたものが挙げられる。
【0037】
図2に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、走査線3aに対して平行する容量線3bとを有する。
【0038】
走査線3aとデータ線6aとにより区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。
【0039】
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
【0040】
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは後述するが、本実施形態では、保持容量16は透光性を有しており、素子基板10上において同じく透光性を有する画素電極15と平面的に重なるように配置されている。そして、保持容量16を構成する透光性の一対の容量電極のうちの一方が複数の画素Pに跨る容量線3bとして機能している。容量線3bは例えば共通電極23に与えられるLCCOMなどの固定電位に接続されている。
【0041】
なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【0042】
このような液晶装置100は透過型であって、画素Pが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側と射出側とにそれぞれ偏光素子が配置されて用いられる。
【0043】
次に、画素Pの平面的な配置と構造について、図3〜図6を参照して説明する。図3は液晶装置における画素の配置を示す概略平面図、図4(a)は画素における薄膜トランジスターと信号線の配置を示す概略平面図、同図(b)は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図、図5は図4のA−A’線で切った画素の構造を示す概略断面図、図6は図3のB−B’線で切った画素の構造を示す概略断面図である。
【0044】
図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形(略正方形)の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
【0045】
X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。
【0046】
同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aが設けられている。データ線6aも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【0047】
非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光部によっても構成されている。
【0048】
非開口領域の交差部付近には、図2に示したTFT30が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
【0049】
次に、図4〜図6を参照して画素Pの画素回路における薄膜トランジスターなどの各構成要素について説明する。
図4に示すように、画素Pは、走査線3aとデータ線6aの交差部に設けられたTFT30を有している。TFT30は、第1ソース・ドレイン領域30sと、チャネル領域30cと、第2ソース・ドレイン領域30dと、第1ソース・ドレイン領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cと第2ソース・ドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
【0050】
走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で略四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよび第2ソース・ドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。
【0051】
ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT3,CNT4によって、走査線3aと電気的に接続している。
【0052】
コンタクトホールCNT3,CNT4は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。
【0053】
データ線6aは、Y方向に延在すると共に、走査線3aとの交差部において同じく略四角形の拡張部を有し、当該拡張部からX方向に突出した突出部6cに設けられたコンタクトホールCNT1によって第1ソース・ドレイン領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、第2ソース・ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。
走査線3aの延在方向(X方向)において、コンタクトホールCNT2に隣り合うようにコンタクトホールCNT6,CNT5,CNT7が設けられている。コンタクトホールCNT2とコンタクトホールCNT5とは島状に設けられた第1中継電極6bを介して電気的に接続されている。コンタクトホールCNT6とコンタクトホールCNT7とは同じく島状に設けられた第2中継電極7bを介して電気的に接続されている。
【0054】
図4(b)に示すように、画素電極15は、前述した開口領域(図3参照)と平面的に重なると共に外縁部が非開口領域(図3参照)に掛かるように配置されている。また、画素電極15はコンタクトホールCNT6との電気的な接続を図るための突出部15aを有している。つまり、画素電極15は画素Pごとに設けられた略四角形(略正方形)の島状となっている。
保持容量16は、透光性の一対の容量電極としての第1容量電極16aと第2容量電極16cとを有している。第2容量電極16cは前述した開口領域(図3参照)において画素電極15と平面的に重なるように画素Pごとに設けられている。第2容量電極16cはコンタクトホールCNT7との電気的な接続を図るための突出部16caを有している。つまり、第2容量電極16cは、画素電極15と同じく略四角形(略正方形)の島状となっている。
【0055】
これに対して、第1容量電極16aは、X方向およびY方向にマトリックス状に配置された複数の画素Pに跨るように設けられている。また、第1容量電極16aは走査線3aと重なる部分において、画素Pごとに開口した開口部16ahを有している。当該開口部16ahの内側に画素電極15が電気的に接続されるコンタクトホールCNT6と、第2容量電極16cが電気的に接続されるコンタクトホールCNT7が設けられている。つまり、第1容量電極16aは、コンタクトホールCNT6,CNT7と電気的に接続されることなく、画素領域Eに亘るように設けられ、複数の画素Pに共通する容量線3bの機能を有している。第1容量電極16aの一部が画素領域Eの外側に引き出されて、固定電位が供給される配線に電気的に接続されている。
【0056】
図5に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、半導体層30aを遮光する遮光膜を兼ねており、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【0057】
走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜10aが形成され、下地絶縁膜10a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述した第1ソース・ドレイン領域30s、接合領域30e、チャネル領域30c、接合領域30f、第2ソース・ドレイン領域30dを有するLDD構造が形成されている。
【0058】
半導体層30aを覆うように例えば酸化シリコンなどからなる第1絶縁膜(ゲート絶縁膜)11aが形成される。さらに第1絶縁膜11aを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。ゲート電極30gは例えば多結晶シリコン膜を用いて形成することができ、同時に下地絶縁膜10aと第1絶縁膜11aとを貫通して走査線3a(拡張部)とゲート電極30gとを電気的に接続するコンタクトホールCNT3,CNT4(図示省略)も形成される。
【0059】
ゲート電極30gと第1絶縁膜11aとを覆うようにして例えば酸化シリコンなどからなる第2絶縁膜11bが形成される。半導体層30aの第1ソース・ドレイン領域30sに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT1が形成される。同じく、半導体層30aの第2ソース・ドレイン領域30dに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT2が形成される。続いて、第2絶縁膜11bを覆うように例えばAlなどの遮光性の金属からなる導電膜を成膜してパターニングすることにより、第1ソース・ドレイン領域30sにコンタクトホールCNT1を介して電気的に接続されるデータ線6aが形成される。同時に、第2ソース・ドレイン領域30dにコンタクトホールCNT2を介して電気的に接続される第1中継電極6bが形成される。
【0060】
続いて、データ線6aおよび第1中継電極6bを覆うように第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物あるいは酸窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
【0061】
第1中継電極6bと重なる位置に第1層間絶縁膜12を貫通するコンタクトホールCNT5が形成される。このコンタクトホールCNT5を被覆すると共に第1層間絶縁膜12を覆うように例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線7aと、コンタクトホールCNT5を介して第1中継電極6bに電気的に接続される第2中継電極7bとが形成される。
配線7aは、平面的にTFT30の半導体層30aやデータ線6aと重なるように形成され、固定電位が与えられてシールド層として機能するものである。
【0062】
配線7aと第2中継電極7bとを覆うように第2層間絶縁膜13が形成される。第2層間絶縁膜13も、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、CMP処理などの平坦化処理が施される。
【0063】
次に、第2層間絶縁膜13を覆うように、例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、複数の画素Pに跨ると共に、画素Pごとに開口部16ahを有する第1容量電極16aが形成される。なお、上記配線7aと第1容量電極16aとを電気的に接続させるコンタクトホールを第2層間絶縁膜13に設けてもよい。これにより、容量線3bとして機能させる第1容量電極16aの電気抵抗を引き下げることが可能となる。
【0064】
第1容量電極16aを覆って誘電体層16bが成膜される。誘電体層16bとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al2O3)、酸化タンタル(Ta2O5)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いることができる。厚みは、電気容量を考慮して20nm〜40nmとする。誘電体層16bは、このように極薄い薄膜であり、可視光に対して高い透明性を有している。
【0065】
第1容量電極16aの開口部16ahの内側で第2中継電極7bと重なる位置に、第2層間絶縁膜13および誘電体層16bを貫通するコンタクトホールCNT7が形成される。コンタクトホールCNT7を被覆すると共に、誘電体層16bを覆うように例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、画素Pごとに独立すると共に、突出部16caを有する第2容量電極16cが形成される。第2容量電極16cは突出部16caおよびコンタクトホールCNT7を介して第2中継電極7bと電気的に接続される。
これによって、誘電体層16bを挟んで第1容量電極16aと第2容量電極16cとが対向配置され、透光性の保持容量16が構成される。
【0066】
保持容量16を覆って本発明の層間絶縁膜としての第3層間絶縁膜14が形成される。第3層間絶縁膜14も例えばシリコンの酸化物を用いて形成することができ、CMP処理などの平坦化処理が施される。加えて、この後にフォトリソグラフィー法を用いて形成される画素電極15の形成工程で、第3層間絶縁膜14が変質したり、膜厚が変動することが無いように、化学的に安定なボロンがドープされた酸化シリコン膜で覆うことが好ましい。つまり、第3層間絶縁膜14は、保持容量16側の第1酸化シリコン膜と、第1酸化シリコン膜に積層され、ボロンがドープされた第2酸化シリコン膜とから構成されている。
【0067】
次に、第1容量電極16aの開口部16ahの内側で第2中継電極7bと重なる位置に第2層間絶縁膜13および誘電体層16bならびに第3層間絶縁膜14を貫通するコンタクトホールCNT6が形成される。コンタクトホールCNT6を被覆すると共に、第3層間絶縁膜14を覆う例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、突出部15aを有する画素電極15が形成される。突出部15aとコンタクトホールCNT6とを介して第2中継電極7bに電気的に接続される画素電極15が形成される。
【0068】
このような素子基板10の配線構造によれば、TFT30のドレイン電極32は、第1中継電極6b、コンタクトホールCNT5、第2中継電極7b、コンタクトホールCNT6を介して画素電極15と電気的に接続される。また、第1中継電極6b、コンタクトホールCNT5、第2中継電極7b、コンタクトホールCNT7を介して保持容量16の第2容量電極16cと電気的に接続される。
【0069】
図6に示すように、画素Pの開口領域には、透明な素子基板10上において順に形成された、下地絶縁膜10a、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13、透光性の保持容量16、第3層間絶縁膜14、画素電極15が設けられている。
【0070】
素子基板10は、画素回路の構成を有することによって、対向基板20よりも複雑な配線構造となっている。下地絶縁膜10a、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13などの絶縁膜は、前述したようにシリコンの酸化物(酸化シリコン膜)または窒化物あるいは酸窒化物からなるため、素子基板10を構成するところの例えば石英基板とほぼ同じ屈折率(可視光領域で1.4〜1.5)を有している。したがって、屈折率がほぼ同じであるため、これらの層(膜)を透過する可視光は、層(膜)の界面で反射したり、屈折したりすることがほとんどないので、その光強度(透過率)が減衰し難い。
これに対して、保持容量16から画素電極15までの構造は、透明導電膜(ITOならば可視光波長領域で屈折率が1.9〜2.0)からなる第1容量電極16aと第2容量電極16cとの間に誘電体層16bが挟まれ、同じく透明導電膜からなる第2容量電極16cと画素電極15との間に第3層間絶縁膜14が挟まれた構造となっている。つまり、透明導電膜の間に透明導電膜に対して屈折率が異なる(低い)誘電体層16bや第3層間絶縁膜14を挟んだ構造となっているので、これらの層(膜)を透過する可視光は、層(膜)の界面で反射した反射光との間で干渉して、その光強度(透過率)が減衰するおそれがある。なお、誘電体層16bは、前述したように電気容量を確保する観点から膜厚を20nm〜40nmとしている。この膜厚の範囲では、開口領域における光の透過率に対してほとんど影響を及ぼさない。
【0071】
本実施形態では、画素Pの開口領域を透過する光(透過光)の分光分布が、可視光波長領域(400nm〜700nm)において96%以上となるように、画素電極15、第1容量電極16aおよび第2容量電極16c、第3層間絶縁膜14のそれぞれの膜厚が設定されている。例えば、画素電極15の膜厚が100nm〜200nm、第1容量電極16aおよび第2容量電極16cの膜厚がおよそ140nm、第3層間絶縁膜14の膜厚がおよそ175nmに設定されている。なお、各膜厚の値は、これに限定されるものではない。
【0072】
次に、本発明が改善しようとするグローバル段差について、図7を参照して説明する。図7は従来の液晶装置における素子基板のグローバル段差を示す概略断面図である。なお、本実施形態の液晶装置100と同じ構成については同じ符号を付して説明する。
【0073】
図7に示すように、まず、素子基板10上の画素領域Eに配置された複数の保持容量16を覆って膜厚が例えば500nmの第3層間絶縁膜14を形成する。そして、形成された第3層間絶縁膜14の表面に対して、膜厚が前述したようにおよそ175nmとなるまでCMP処理を施す。すると、保持容量16が形成されている画素領域Eと、保持容量16が形成されていない周辺領域Ecとでは、第3層間絶縁膜14の下層の配線構造の違い(配線パターンの疎密の程度)によって、研磨速度などが異なることから第3層間絶縁膜14の画素領域Eと周辺領域Ecとの間においてグローバル段差14bが生ずる。グローバル段差14bの大きさは、保持容量16の総厚に相当するおよそ300nmとなる。このようなグローバル段差14bは、後に素子基板10と対向基板20とを貼り合わせて液晶を封入したときに、液晶層50(図1(b)参照)の厚みムラや液晶分子の配向ムラを引き起こし、表示ムラとなっていた。
なお、CMP処理後に上記グローバル段差14bが発生しないように、500nmよりも厚い例えば1000nmの厚みで第3層間絶縁膜14を形成してからCMP処理を施すことも考えられる。しかしながら、膜厚がおよそ175nmとなるまでに要するCMP処置時間が長くなること。また、例えば1000nmの膜厚で第3層間絶縁膜14を形成しようとすると膜厚ばらつきが大きくなり、CMP処理後に安定した膜厚が得られ難いなどの問題がある。したがって、CMP処理前の第3層間絶縁膜14の膜厚を可能な限り薄くして、平坦化処理に掛かる時間を抑えつつ、所望の膜厚を有する第3層間絶縁膜14を形成したい。
【0074】
そこで、本実施形態の液晶装置100の製造工程では、素子基板10における保持容量16と同一配線層において、周辺領域Ecにダミーパターンを形成し(ダミーパターン形成工程)、ダミーパターンと保持容量16とを覆うように第3層間絶縁膜14を形成した(層間絶縁膜形成工程)。形成された第3層間絶縁膜14に平坦化処理を施すようにした(平坦化処理工程)。そして、平坦化処理が施された第3層間絶縁膜14上に画素電極15を形成した(画素電極形成工程)。以降、実施例を挙げて説明する。
【0075】
(実施例1)
図8は実施例1の液晶装置におけるダミーパターンの配置領域を示す概略平面図、図9(a)は実施例1のダミーパターンの配置を示す概略平面図、同図(b)は同図(a)のC−C’線で切った概略断面図である。
【0076】
図8に示すように、実施例1では、素子基板10において、画素領域Eと、複数の外部接続用端子104と、対向基板20の角部に相当する位置に設けられる4つの上下導通部106と、画素Pの素子特性をチェックするためにX方向において対向する2辺部に沿って配置された4箇所の検査用端子部107とを除いた周辺領域Ec(図8では斜線でハッチングした領域)に保持容量16と同一配線層においてダミーパターンを配置した。
【0077】
図9(a)および(b)に示すように、ダミーパターンDp1は、画素領域Eを取り囲む周辺領域Ecに配置された、第1導電層としての第1容量電極16aと、誘電体層16bと、第2導電層17とから構成されている。第1導電層は、第1容量電極16aと同一配線層であって同じ材料、同じ膜厚で構成され、第1容量電極16aが周辺領域Ecまで連続して形成されたものである。第1容量電極16aと同様に誘電体層16bも周辺領域Ecまで連続して形成されている。第2導電層17は、第2容量電極16cと同一配線層において同じ材料、同じ膜厚で構成され、画素領域Eにおける第2容量電極16cと同じ配置ピッチ、ほぼ同じ形状(平面視で四角形)でそれぞれ独立して形成されている。したがって、第2導電層17は、電気的にフローティング状態にある。
また、ダミーパターンDp1は、保持容量16に対してほぼ同じ段差密度となるように形成されている。
【0078】
図10は段差密度を説明するための概略図である。図10に示すように、画素Pにおける保持容量16の段差は、画素Pごとに独立して形成された第2容量電極16cによって生じている。画素Pの配置ピッチを例えば7μmとするとき、画素電極15と平面視で重なる外形が四角形の第2容量電極16cの周長Sをおよそ25μmとする。前述したように第2容量電極16cの膜厚tを140nm(0.14μm)とすると、第2容量電極16cの側面の面積すなわち段差面積は、t×S=0.14μm×25μm≒3.5μm2となる。1画素Pの面積は配置ピッチの2乗、つまり7μm×7μm≒49μm2となる。段差密度は、例えば1画素Pの面積を単位として、これに対する上記段差面積の割合で示すことができ、3.5μm2/49μm2≒0.071となる。この段差密度とほぼ同等となるようにダミーパターンDp1を形成すれば、第3層間絶縁膜14の下層における配線構造を画素領域Eと周辺領域Ecとでほぼ同等とすることができる。具体的には、周辺領域Ecにおいて、第1容量電極16aを画素領域Eから連続して形成し、第1容量電極16aを覆うようにして誘電体層16bを形成した後に、第2容量電極16cと同じ膜厚tで同じ周長Sとなるように第2導電層17をパターニング形成する。なお、段差密度を画素Pにおける保持容量16とほぼ同等すればよいので、第2導電層17の平面形状は、必ずしも第2容量電極16cと同じ四角形である必要はない。
【0079】
このような段差密度に基づいて配置されたダミーパターンDp1と保持容量16とを覆うようにして、膜厚が例えば500nmの第3層間絶縁膜14を形成する(層間絶縁膜形成工程)。そして、形成された第3層間絶縁膜14の表面に対してCMP処理を施す、さらにCMP処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ175nmとなるまで均一にエッチングする(平坦化処理工程)。すると、図9(b)に示すように、画素領域Eから周辺領域Ecに亘ってほぼ平坦な表面14aを有する第3層間絶縁膜14を形成することができる。そして、第3層間絶縁膜14の表面14aを覆ってITO膜を成膜し、パターニングして複数の画素電極15を形成する(画素電極形成工程)。したがって、図7に示したようなグローバル段差14bが確実に解消される。
また、ダミーパターンDp1の試作結果によれば、画素領域Eにおける1画素P当たりの保持容量16の段差密度を仮に「1」としたときには、ダミーパターンDp1の段差密度が0.5以上であれば、グローバル段差14bを解消することができた。なお、グローバル段差14bを解消する観点からダミーパターンDp1の段差密度は、保持容量16の段差密度に比べて大きいことが望ましい。
【0080】
(実施例2)
図11(a)は実施例2のダミーパターンの配置を示す概略平面図、同図(b)は同図(a)のD−D’線で切った概略断面図である。なお、実施例2では、実施例1と同様に図8に示した周辺領域Ecにダミーパターンを配置した。
【0081】
図11(a)および(b)に示すように、実施例2では、画素領域Eを取り囲む周辺領域EcにダミーパターンDp2を配置した。ダミーパターンDp2は、画素領域Eから周辺領域Ecにまで連続して形成された第1導電層としての第1容量電極16aと、同じく誘電体層16bと、第2容量電極16cと同一配線層であって、同じ材料、同じ膜厚を有して、周辺領域Ecに跨って連続して形成された第2導電層17aとから構成されている。第2導電層17aは電気的にフローティング状態となっている。
【0082】
ダミーパターンDp2と保持容量16とを覆うようにして、膜厚が例えば500nmの第3層間絶縁膜14を形成する(層間絶縁膜形成工程)。そして、形成された第3層間絶縁膜14の表面に対してCMP処理を施す、さらにCMP処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ175nmとなるまで均一にエッチングする(平坦化処理工程)。すると、図11(b)に示すように、画素領域Eから周辺領域Ecに亘ってほぼ平坦な表面14aを有する第3層間絶縁膜14を形成することができる。そして、第3層間絶縁膜14の表面14aを覆ってITO膜を成膜し、パターニングして複数の画素電極15を形成する(画素電極形成工程)。したがって、実施例1と同様に図7に示したようなグローバル段差14bが確実に解消される。
【0083】
さらに、実施例2のダミーパターンDp2の配置によれば、第2導電層17aを周辺領域Ecに跨って連続して形成するので、第2導電層17を独立して形成する実施例1に比べて、周辺領域Ecにおける第2導電層17の配置に起因するローカル段差も無くすことができる。
【0084】
以上に述べた上記実施形態によれば、以下の効果が得られる。
(1)実施例1または実施例2によれば、画素Pごとに透光性の保持容量16と透光性の画素電極15とが第3層間絶縁膜14を介して平面視で重なり合う画素領域Eの周辺領域Ecに、保持容量16と同一配線層で形成されたダミーパターンDp1またはダミーパターンDp2が配置されている。したがって、保持容量16とダミーパターンDp1またはダミーパターンDp2とを覆う第3層間絶縁膜14の下層の配線構造がほぼ同等となり、第3層間絶縁膜14に平坦化処理を施すことで、より平坦な表面14aが形成される。つまり、従来、画素領域Eの周囲に発生したグローバル段差14bを解消することができる。ゆえに、グローバル段差14bに起因する表示ムラが低減され、高い表示品質を有する液晶装置100を提供あるいは製造することができる。
(2)実施例2のダミーパターンDp2によれば、第2導電層17aが周辺領域Ecにおいて連続的に形成されているので、実施例1のように独立して島状に複数の第2導電層17を形成する場合に対して、周辺領域Ecにおけるローカル段差を解消することができる。
(3)実施例1または実施例2において、ダミーパターンDp1やダミーパターンDp2を構成するところの第2導電層17,17aは電気的にフローティング状態となっているので、特定の電位が与えられる場合に比べて、画素電極15の電位に対して電気的に不必要な影響を与えない。したがって、画素領域Eにおいて安定した表示品質が得られる。
【0085】
(第2実施形態)
<電子機器>
図12は電子機器としての投射型表示装置の構成を示す概略図である。図12に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
【0086】
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
【0087】
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
【0088】
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
【0089】
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
【0090】
液晶ライトバルブ1210は、上述した第1実施形態の液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
【0091】
このような投射型表示装置1000によれば、画素Pの開口領域において、赤、緑、青の色光に対してそれぞれ高い透過率が得られる液晶装置100を液晶ライトバルブ1210,1220,1230として用いているので、偏光照明装置1100から発する光を有効に利用して明るい表示品位が実現されている。
【0092】
また、画素Pの開口領域において高い透過率が得られるということは、開口領域を透過する光の反射率が低下することを意味している。そうすると、反射した光が再び液晶層50を透過する確率が減るので、液晶装置100を液晶ライトバルブ1210,1220,1230として用いたときの耐光性寿命(例えば液晶層50や配向膜18,24の光劣化)が改善される。
【0093】
なお、光源としての偏光照明装置1100から射出された偏光光束のうち、赤色光(R)、緑色光(G)、青色光(B)の分光分布における光強度のピーク波長に対して、画素Pを透過する光の透過率のピーク波長がほぼ合致するように、液晶装置100における第1容量電極16a、第2容量電極16c、画素電極15、第3層間絶縁膜14の膜厚とその範囲をそれぞれ設定して用いることが好ましい。これによれば、光の利用効率をさらに高められる。なお、「ほぼ合致」とは、光源から発する色光の光強度のピーク波長に対して±5%以内の波長範囲に画素Pを透過する色光の透過率のピークが現れている状態を言う。
また例えば、青色光(B)の分光分布を430nmよりも波長が短い紫外光をカットして430nm〜500nmとし、液晶装置100の耐光性寿命をさらに改善する場合には、当該波長範囲に透過率のピークが来るように、第1容量電極16a、第2容量電極16c、画素電極15、第3層間絶縁膜14の膜厚とその範囲をそれぞれ設定する。
【0094】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【0095】
(変形例1)画素領域Eを取り囲む周辺領域Ecに配置されるダミーパターンDp1,Dp2の構成は、これに限定されない。例えば、第1容量電極16aと同一配線層の第1導電層や第2容量電極16cと同一配線層の第2導電層を、周辺領域Ecにおいてそれぞれ独立して島状に形成してもよい。これによれば、第1導電層および第2導電層を共に電気的にフローティング状態とすることができる。
【0096】
(変形例2)上記実施形態において、保持容量16の構成は、これに限定されない。例えば、複数の画素Pに跨って容量線3bとして機能する一方の容量電極を画素電極15に近い側に配置し、該一方の容量電極の下層に誘電体層16bを挟んで画素Pごとに形成される他方の容量電極を配置する構成としてもよい。
【0097】
(変形例3)上記実施形態のダミーパターンDp1,Dp2を適用可能な電気光学装置は、透過型の液晶装置100に限定されない。例えば、画素電極15を光反射性を有するAl(アルミニウム)やAg(銀)、またはこれらの合金などを用いて形成した反射型の液晶装置にも適用することができる。これによれば、第3層間絶縁膜14が平坦で膜厚ばらつきが小さいので、画素領域Eにおいて安定した光反射特性を有する反射型の液晶装置を提供できる。
さらには、受光型の液晶装置100に限らず、自発光型の例えば有機エレクトロルミネッセンス(EL)素子を備えた有機EL装置にも適用可能である。これにより、安定した光学特性(発光特性)を得ることができる。
【0098】
(変形例4)上記実施形態の液晶装置100を適用可能な電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
【符号の説明】
【0099】
3b…容量線、10…基板としての素子基板、14…層間絶縁膜としての第3層間絶縁膜、15…画素電極、16…保持容量、16a…第1容量電極、16b…誘電体層、16c…第2容量電極、17,17a…第2導電層、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置、Dp1,Dp2…ダミーパターン、E…画素領域、Ec…周辺領域、P…画素。
【技術分野】
【0001】
本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。
【背景技術】
【0002】
上記電気光学装置として、基板上に、互いに交差する複数のデータ線及び複数の走査線と、複数のデータ線及び複数の走査線の交差に対応して設けられた複数の画素電極と、複数の画素電極の夫々に電気的に接続された複数のトランジスターと、基板上の非開口領域から開口領域に渡って設けられており、データ線及びトランジスターを介して画素電極に供給された画像信号を一時的に保持する透明な第1保持容量とを備えた電気光学装置が知られている(特許文献1)。
【0003】
上記特許文献1の電気光学装置によれば、第1保持容量が透明であるため、開口領域を透過する光の透過量を減少させることがない。したがって、画素における輝度を低下させることなく、第1保持容量の電気容量を大きくとることができ、画像信号を一時的に保持する電位保持能力を高めることができるとしている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−3903号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記特許文献1の電気光学装置では、基板上において透明な第1保持容量と透光性の画素電極とが層間絶縁膜を挟んで平面視で重なるように配置されている。また、これらの第1保持容量および画素電極は、画像表示領域にマトリクス状に配置されている。該層間絶縁膜は画像表示領域だけでなくその周辺領域に亘って形成されている。
【0006】
該層間絶縁膜上に形成される画素電極の平坦性を確保するために、該層間絶縁膜に例えば化学的機械的研磨処理(CMP;Chemical Mecanical Polishing処理)を施すことがある。しかしながら、CMP処理後の該層間絶縁膜の表面において、基板と画素電極との間における構造物の配置パターンの疎密の影響を受けて、第1保持容量を有する上記画像表示領域と第1保持容量を有しない上記周辺領域との間にグローバル段差が生じていた。該層間絶縁膜の上記画像表示領域の周囲において上記グローバル段差に起因する表示ムラが生ずるという課題があった。
また、上記グローバル段差を極力小さくしようとして、CMP処理前段階における層間絶縁膜の膜厚を厚くする方法も考えられるが、画像表示領域と周辺領域とにおける上記構造物の配置パターンの疎密の影響を受けてCMP処理における研磨速度のばらつきが大きくなり、結果的に研磨後の該層間絶縁膜の膜厚がばらつくおそれがあった。該層間絶縁膜の膜厚がばらつくと、該層間絶縁膜を挟んで配置された第1保持容量と画素電極とを含む画素における光の透過率がばらついてしまうという課題があった。
【課題を解決するための手段】
【0007】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0008】
[適用例1]本適用例の電気光学装置は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする。
【0009】
この構成によれば、画素領域の周辺領域に保持容量と同一配線層に形成されたダミーパターンを有することにより、層間絶縁膜に平坦化処理として例えばCMP処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきが抑制される。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンがない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を提供できる。
なお、ダミーパターンを保持容量と同一配線層に形成するとは、保持容量を構成するところの容量電極や誘電体層とそれぞれ同一配線層において、同じ材料、同じ膜厚で同じ形成工程においてダミーパターンを形成することを言う。
【0010】
[適用例2]上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることが好ましい。
この構成によれば、画素領域およびその周辺領域において層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消される。
【0011】
[適用例3]上記適用例の電気光学装置において、単位面積当たりの段差の側面積を段差密度とし、前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいとしてもよい。
この構成によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生が抑制される。
【0012】
[適用例4]上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第2容量電極と前記第2導電層とが同一配線層においてそれぞれ独立して形成されていることが好ましい。
この構成によれば、ダミーパターンの配置形式を画素領域における保持容量の配置形式に合わせるので、確実にグローバル段差を解消できる。
【0013】
[適用例5]上記適用例の電気光学装置において、前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、前記第2導電層は、前記第2容量電極と同一配線層において前記周辺領域に跨って連続的に形成されているとしてもよい。
この構成によれば、確実にグローバル段差の発生が抑制されるだけでなく、ダミーパターンの少なくとも一方を独立して形成する場合に比べて、周辺領域においてダミーパターン間にローカル段差が生ずることを防止できる。
【0014】
[適用例6]上記適用例の電気光学装置において、前記第1導電層および前記第2導電層のうち少なくとも一方が電気的にフローティング状態であることが好ましい。
この構成によれば、ダミーパターンの第1導電層および第2導電層のうち少なくとも一方に特定の電位が与えられる場合に比べて、ダミーパターンの電位が画素電極の電位に及ぼす影響を少なくすることができる。つまり、ダミーパターンの電位の影響で表示不具合が発生することを低減できる。
【0015】
[適用例7]上記適用例の電気光学装置において、前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜を挟んで対向配置された画素電極と保持容量とを含む画素領域において、安定した透過率特性が得られる。
【0016】
[適用例8]上記適用例の電気光学装置において、前記画素電極が光反射性を有することを特徴とする。
この構成によれば、平坦化処理後に層間絶縁膜は安定した膜厚を有するため、層間絶縁膜上に形成された複数の画素電極を含む画素領域において、安定した光反射特性が得られる。
【0017】
[適用例9]本適用例の電気光学装置の製造方法は、基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする。
【0018】
この方法によれば、画素領域の周辺領域において保持容量と同一配線層にダミーパターンを形成することにより、層間絶縁膜に平坦化処理として例えばCMP処理を施す際に画素領域と周辺領域とにおける層間絶縁膜の下層の配線構造に起因する研磨速度のばらつきを抑制することができる。つまり、平坦化処理後に安定した膜厚を有する層間絶縁膜が得られる。したがって、ダミーパターンを形成しない場合に比べて、画素領域の周囲にグローバル段差が生じ難くなり、グローバル段差に起因する表示不具合が低減され、高い表示品質を有する電気光学装置を製造することができる。
【0019】
[適用例10]上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することが好ましい。
この方法によれば、画素領域およびその周辺領域において平坦化処理前の層間絶縁膜の下層における配線構造をほぼ同一とすることができるので、平坦化処理後により安定した膜厚を有する層間絶縁膜が得られる。つまり、グローバル段差が解消された電気光学装置を製造することができる。
【0020】
[適用例11]上記適用例の電気光学装置の製造方法において、単位面積当たりの段差の側面積を段差密度とし、前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成するとしてもよい。
この方法によれば、画素領域における保持容量の段差密度に比べて、周辺領域におけるダミーパターンの段差密度の方が小さい場合に比べて、画素領域の周囲において確実にグローバル段差の発生を抑制できる。
【0021】
[適用例12]本適用例の電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴する。
この構成によれば、画素領域の周囲におけるグローバル段差の発生が低減され、高い表示品質を有する電気光学装置を備えているので、見栄えのよい表示が可能な電子機器を提供することができる。
【図面の簡単な説明】
【0022】
【図1】(a)は液晶装置の構成を示す概略平面図、(b)は(a)のH−H’線で切った概略断面図。
【図2】液晶装置の電気的な構成を示す等価回路図。
【図3】液晶装置における画素の配置を示す概略平面図。
【図4】(a)は画素における薄膜トランジスターと信号線の配置を示す概略平面図、(b)は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図。
【図5】図4のA−A’線で切った画素の構造を示す概略断面図。
【図6】図3のB−B’線で切った画素の構造を示す概略断面図。
【図7】従来の液晶装置における素子基板のグローバル段差を示す概略断面図。
【図8】実施例1の液晶装置におけるダミーパターンの配置領域を示す概略平面図。
【図9】(a)は実施例1のダミーパターンの配置を示す概略平面図、(b)は(a)のC−C’線で切った概略断面図。
【図10】段差密度を説明するための概略図。
【図11】(a)は実施例2のダミーパターンの配置を示す概略平面図、(b)は(a)のD−D’線で切った概略断面図。
【図12】電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【0023】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【0024】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【0025】
(第1実施形態)
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
【0026】
<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
【0027】
図1(a)および(b)に示すように、本実施形態の電気光学装置としての液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英基板やガラス基板などが用いられている。
【0028】
本発明における基板としての素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
【0029】
額縁状に配置されたシール材40の内側には、同じく額縁状に見切り部21が設けられている。見切り部21は、例えば遮光性の金属あるいは金属酸化物などからなり、見切り部21の内側が画素領域Eとなっている。画素領域Eには、マトリックス状に画素Pが複数配置されている。画素領域Eは、表示に寄与する有効な複数の画素Pを囲むように配置された複数のダミー画素を含んでいるとしてもよい。なお、図1では図示省略したが、画素領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
【0030】
素子基板10の1辺部に沿ったシール材40と該1辺部との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
【0031】
図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor、以下、TFTと称する)30と、信号配線と、複数の画素電極15を覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射して光リーク電流が流れ、不適切なスイッチング動作となることを防ぐ遮光構造が採用されている。
【0032】
対向基板20の液晶層50側の表面には、見切り部21と、これを覆うように成膜された層間絶縁膜22と、少なくとも画素領域Eに亘って層間絶縁膜22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。
【0033】
見切り部21は、図1(a)に示すように平面的に走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
【0034】
層間絶縁膜22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部21を覆うように設けられている。また、層間絶縁膜22は、見切り部21によって基板上に生ずる凹凸を緩和する平坦化層としても機能している。このような層間絶縁膜22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
【0035】
共通電極23は、例えばITOなどの透明導電膜からなり、層間絶縁膜22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
【0036】
画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向処理が施されたものが挙げられる。
【0037】
図2に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、走査線3aに対して平行する容量線3bとを有する。
【0038】
走査線3aとデータ線6aとにより区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。
【0039】
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
【0040】
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは後述するが、本実施形態では、保持容量16は透光性を有しており、素子基板10上において同じく透光性を有する画素電極15と平面的に重なるように配置されている。そして、保持容量16を構成する透光性の一対の容量電極のうちの一方が複数の画素Pに跨る容量線3bとして機能している。容量線3bは例えば共通電極23に与えられるLCCOMなどの固定電位に接続されている。
【0041】
なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【0042】
このような液晶装置100は透過型であって、画素Pが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側と射出側とにそれぞれ偏光素子が配置されて用いられる。
【0043】
次に、画素Pの平面的な配置と構造について、図3〜図6を参照して説明する。図3は液晶装置における画素の配置を示す概略平面図、図4(a)は画素における薄膜トランジスターと信号線の配置を示す概略平面図、同図(b)は画素における保持容量の一対の容量電極と画素電極の配置を示す概略平面図、図5は図4のA−A’線で切った画素の構造を示す概略断面図、図6は図3のB−B’線で切った画素の構造を示す概略断面図である。
【0044】
図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形(略正方形)の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
【0045】
X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。
【0046】
同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aが設けられている。データ線6aも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【0047】
非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光部によっても構成されている。
【0048】
非開口領域の交差部付近には、図2に示したTFT30が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
【0049】
次に、図4〜図6を参照して画素Pの画素回路における薄膜トランジスターなどの各構成要素について説明する。
図4に示すように、画素Pは、走査線3aとデータ線6aの交差部に設けられたTFT30を有している。TFT30は、第1ソース・ドレイン領域30sと、チャネル領域30cと、第2ソース・ドレイン領域30dと、第1ソース・ドレイン領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cと第2ソース・ドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
【0050】
走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で略四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよび第2ソース・ドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。
【0051】
ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT3,CNT4によって、走査線3aと電気的に接続している。
【0052】
コンタクトホールCNT3,CNT4は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。
【0053】
データ線6aは、Y方向に延在すると共に、走査線3aとの交差部において同じく略四角形の拡張部を有し、当該拡張部からX方向に突出した突出部6cに設けられたコンタクトホールCNT1によって第1ソース・ドレイン領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、第2ソース・ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。
走査線3aの延在方向(X方向)において、コンタクトホールCNT2に隣り合うようにコンタクトホールCNT6,CNT5,CNT7が設けられている。コンタクトホールCNT2とコンタクトホールCNT5とは島状に設けられた第1中継電極6bを介して電気的に接続されている。コンタクトホールCNT6とコンタクトホールCNT7とは同じく島状に設けられた第2中継電極7bを介して電気的に接続されている。
【0054】
図4(b)に示すように、画素電極15は、前述した開口領域(図3参照)と平面的に重なると共に外縁部が非開口領域(図3参照)に掛かるように配置されている。また、画素電極15はコンタクトホールCNT6との電気的な接続を図るための突出部15aを有している。つまり、画素電極15は画素Pごとに設けられた略四角形(略正方形)の島状となっている。
保持容量16は、透光性の一対の容量電極としての第1容量電極16aと第2容量電極16cとを有している。第2容量電極16cは前述した開口領域(図3参照)において画素電極15と平面的に重なるように画素Pごとに設けられている。第2容量電極16cはコンタクトホールCNT7との電気的な接続を図るための突出部16caを有している。つまり、第2容量電極16cは、画素電極15と同じく略四角形(略正方形)の島状となっている。
【0055】
これに対して、第1容量電極16aは、X方向およびY方向にマトリックス状に配置された複数の画素Pに跨るように設けられている。また、第1容量電極16aは走査線3aと重なる部分において、画素Pごとに開口した開口部16ahを有している。当該開口部16ahの内側に画素電極15が電気的に接続されるコンタクトホールCNT6と、第2容量電極16cが電気的に接続されるコンタクトホールCNT7が設けられている。つまり、第1容量電極16aは、コンタクトホールCNT6,CNT7と電気的に接続されることなく、画素領域Eに亘るように設けられ、複数の画素Pに共通する容量線3bの機能を有している。第1容量電極16aの一部が画素領域Eの外側に引き出されて、固定電位が供給される配線に電気的に接続されている。
【0056】
図5に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、半導体層30aを遮光する遮光膜を兼ねており、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【0057】
走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜10aが形成され、下地絶縁膜10a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述した第1ソース・ドレイン領域30s、接合領域30e、チャネル領域30c、接合領域30f、第2ソース・ドレイン領域30dを有するLDD構造が形成されている。
【0058】
半導体層30aを覆うように例えば酸化シリコンなどからなる第1絶縁膜(ゲート絶縁膜)11aが形成される。さらに第1絶縁膜11aを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。ゲート電極30gは例えば多結晶シリコン膜を用いて形成することができ、同時に下地絶縁膜10aと第1絶縁膜11aとを貫通して走査線3a(拡張部)とゲート電極30gとを電気的に接続するコンタクトホールCNT3,CNT4(図示省略)も形成される。
【0059】
ゲート電極30gと第1絶縁膜11aとを覆うようにして例えば酸化シリコンなどからなる第2絶縁膜11bが形成される。半導体層30aの第1ソース・ドレイン領域30sに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT1が形成される。同じく、半導体層30aの第2ソース・ドレイン領域30dに重なる第1絶縁膜11aと第2絶縁膜11bとを貫通するコンタクトホールCNT2が形成される。続いて、第2絶縁膜11bを覆うように例えばAlなどの遮光性の金属からなる導電膜を成膜してパターニングすることにより、第1ソース・ドレイン領域30sにコンタクトホールCNT1を介して電気的に接続されるデータ線6aが形成される。同時に、第2ソース・ドレイン領域30dにコンタクトホールCNT2を介して電気的に接続される第1中継電極6bが形成される。
【0060】
続いて、データ線6aおよび第1中継電極6bを覆うように第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物あるいは酸窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
【0061】
第1中継電極6bと重なる位置に第1層間絶縁膜12を貫通するコンタクトホールCNT5が形成される。このコンタクトホールCNT5を被覆すると共に第1層間絶縁膜12を覆うように例えばAlなどの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線7aと、コンタクトホールCNT5を介して第1中継電極6bに電気的に接続される第2中継電極7bとが形成される。
配線7aは、平面的にTFT30の半導体層30aやデータ線6aと重なるように形成され、固定電位が与えられてシールド層として機能するものである。
【0062】
配線7aと第2中継電極7bとを覆うように第2層間絶縁膜13が形成される。第2層間絶縁膜13も、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、CMP処理などの平坦化処理が施される。
【0063】
次に、第2層間絶縁膜13を覆うように、例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、複数の画素Pに跨ると共に、画素Pごとに開口部16ahを有する第1容量電極16aが形成される。なお、上記配線7aと第1容量電極16aとを電気的に接続させるコンタクトホールを第2層間絶縁膜13に設けてもよい。これにより、容量線3bとして機能させる第1容量電極16aの電気抵抗を引き下げることが可能となる。
【0064】
第1容量電極16aを覆って誘電体層16bが成膜される。誘電体層16bとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al2O3)、酸化タンタル(Ta2O5)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いることができる。厚みは、電気容量を考慮して20nm〜40nmとする。誘電体層16bは、このように極薄い薄膜であり、可視光に対して高い透明性を有している。
【0065】
第1容量電極16aの開口部16ahの内側で第2中継電極7bと重なる位置に、第2層間絶縁膜13および誘電体層16bを貫通するコンタクトホールCNT7が形成される。コンタクトホールCNT7を被覆すると共に、誘電体層16bを覆うように例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、画素Pごとに独立すると共に、突出部16caを有する第2容量電極16cが形成される。第2容量電極16cは突出部16caおよびコンタクトホールCNT7を介して第2中継電極7bと電気的に接続される。
これによって、誘電体層16bを挟んで第1容量電極16aと第2容量電極16cとが対向配置され、透光性の保持容量16が構成される。
【0066】
保持容量16を覆って本発明の層間絶縁膜としての第3層間絶縁膜14が形成される。第3層間絶縁膜14も例えばシリコンの酸化物を用いて形成することができ、CMP処理などの平坦化処理が施される。加えて、この後にフォトリソグラフィー法を用いて形成される画素電極15の形成工程で、第3層間絶縁膜14が変質したり、膜厚が変動することが無いように、化学的に安定なボロンがドープされた酸化シリコン膜で覆うことが好ましい。つまり、第3層間絶縁膜14は、保持容量16側の第1酸化シリコン膜と、第1酸化シリコン膜に積層され、ボロンがドープされた第2酸化シリコン膜とから構成されている。
【0067】
次に、第1容量電極16aの開口部16ahの内側で第2中継電極7bと重なる位置に第2層間絶縁膜13および誘電体層16bならびに第3層間絶縁膜14を貫通するコンタクトホールCNT6が形成される。コンタクトホールCNT6を被覆すると共に、第3層間絶縁膜14を覆う例えばITOなどの透明導電膜が成膜され、これをパターニングすることにより、突出部15aを有する画素電極15が形成される。突出部15aとコンタクトホールCNT6とを介して第2中継電極7bに電気的に接続される画素電極15が形成される。
【0068】
このような素子基板10の配線構造によれば、TFT30のドレイン電極32は、第1中継電極6b、コンタクトホールCNT5、第2中継電極7b、コンタクトホールCNT6を介して画素電極15と電気的に接続される。また、第1中継電極6b、コンタクトホールCNT5、第2中継電極7b、コンタクトホールCNT7を介して保持容量16の第2容量電極16cと電気的に接続される。
【0069】
図6に示すように、画素Pの開口領域には、透明な素子基板10上において順に形成された、下地絶縁膜10a、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13、透光性の保持容量16、第3層間絶縁膜14、画素電極15が設けられている。
【0070】
素子基板10は、画素回路の構成を有することによって、対向基板20よりも複雑な配線構造となっている。下地絶縁膜10a、第1絶縁膜11a、第2絶縁膜11b、第1層間絶縁膜12、第2層間絶縁膜13などの絶縁膜は、前述したようにシリコンの酸化物(酸化シリコン膜)または窒化物あるいは酸窒化物からなるため、素子基板10を構成するところの例えば石英基板とほぼ同じ屈折率(可視光領域で1.4〜1.5)を有している。したがって、屈折率がほぼ同じであるため、これらの層(膜)を透過する可視光は、層(膜)の界面で反射したり、屈折したりすることがほとんどないので、その光強度(透過率)が減衰し難い。
これに対して、保持容量16から画素電極15までの構造は、透明導電膜(ITOならば可視光波長領域で屈折率が1.9〜2.0)からなる第1容量電極16aと第2容量電極16cとの間に誘電体層16bが挟まれ、同じく透明導電膜からなる第2容量電極16cと画素電極15との間に第3層間絶縁膜14が挟まれた構造となっている。つまり、透明導電膜の間に透明導電膜に対して屈折率が異なる(低い)誘電体層16bや第3層間絶縁膜14を挟んだ構造となっているので、これらの層(膜)を透過する可視光は、層(膜)の界面で反射した反射光との間で干渉して、その光強度(透過率)が減衰するおそれがある。なお、誘電体層16bは、前述したように電気容量を確保する観点から膜厚を20nm〜40nmとしている。この膜厚の範囲では、開口領域における光の透過率に対してほとんど影響を及ぼさない。
【0071】
本実施形態では、画素Pの開口領域を透過する光(透過光)の分光分布が、可視光波長領域(400nm〜700nm)において96%以上となるように、画素電極15、第1容量電極16aおよび第2容量電極16c、第3層間絶縁膜14のそれぞれの膜厚が設定されている。例えば、画素電極15の膜厚が100nm〜200nm、第1容量電極16aおよび第2容量電極16cの膜厚がおよそ140nm、第3層間絶縁膜14の膜厚がおよそ175nmに設定されている。なお、各膜厚の値は、これに限定されるものではない。
【0072】
次に、本発明が改善しようとするグローバル段差について、図7を参照して説明する。図7は従来の液晶装置における素子基板のグローバル段差を示す概略断面図である。なお、本実施形態の液晶装置100と同じ構成については同じ符号を付して説明する。
【0073】
図7に示すように、まず、素子基板10上の画素領域Eに配置された複数の保持容量16を覆って膜厚が例えば500nmの第3層間絶縁膜14を形成する。そして、形成された第3層間絶縁膜14の表面に対して、膜厚が前述したようにおよそ175nmとなるまでCMP処理を施す。すると、保持容量16が形成されている画素領域Eと、保持容量16が形成されていない周辺領域Ecとでは、第3層間絶縁膜14の下層の配線構造の違い(配線パターンの疎密の程度)によって、研磨速度などが異なることから第3層間絶縁膜14の画素領域Eと周辺領域Ecとの間においてグローバル段差14bが生ずる。グローバル段差14bの大きさは、保持容量16の総厚に相当するおよそ300nmとなる。このようなグローバル段差14bは、後に素子基板10と対向基板20とを貼り合わせて液晶を封入したときに、液晶層50(図1(b)参照)の厚みムラや液晶分子の配向ムラを引き起こし、表示ムラとなっていた。
なお、CMP処理後に上記グローバル段差14bが発生しないように、500nmよりも厚い例えば1000nmの厚みで第3層間絶縁膜14を形成してからCMP処理を施すことも考えられる。しかしながら、膜厚がおよそ175nmとなるまでに要するCMP処置時間が長くなること。また、例えば1000nmの膜厚で第3層間絶縁膜14を形成しようとすると膜厚ばらつきが大きくなり、CMP処理後に安定した膜厚が得られ難いなどの問題がある。したがって、CMP処理前の第3層間絶縁膜14の膜厚を可能な限り薄くして、平坦化処理に掛かる時間を抑えつつ、所望の膜厚を有する第3層間絶縁膜14を形成したい。
【0074】
そこで、本実施形態の液晶装置100の製造工程では、素子基板10における保持容量16と同一配線層において、周辺領域Ecにダミーパターンを形成し(ダミーパターン形成工程)、ダミーパターンと保持容量16とを覆うように第3層間絶縁膜14を形成した(層間絶縁膜形成工程)。形成された第3層間絶縁膜14に平坦化処理を施すようにした(平坦化処理工程)。そして、平坦化処理が施された第3層間絶縁膜14上に画素電極15を形成した(画素電極形成工程)。以降、実施例を挙げて説明する。
【0075】
(実施例1)
図8は実施例1の液晶装置におけるダミーパターンの配置領域を示す概略平面図、図9(a)は実施例1のダミーパターンの配置を示す概略平面図、同図(b)は同図(a)のC−C’線で切った概略断面図である。
【0076】
図8に示すように、実施例1では、素子基板10において、画素領域Eと、複数の外部接続用端子104と、対向基板20の角部に相当する位置に設けられる4つの上下導通部106と、画素Pの素子特性をチェックするためにX方向において対向する2辺部に沿って配置された4箇所の検査用端子部107とを除いた周辺領域Ec(図8では斜線でハッチングした領域)に保持容量16と同一配線層においてダミーパターンを配置した。
【0077】
図9(a)および(b)に示すように、ダミーパターンDp1は、画素領域Eを取り囲む周辺領域Ecに配置された、第1導電層としての第1容量電極16aと、誘電体層16bと、第2導電層17とから構成されている。第1導電層は、第1容量電極16aと同一配線層であって同じ材料、同じ膜厚で構成され、第1容量電極16aが周辺領域Ecまで連続して形成されたものである。第1容量電極16aと同様に誘電体層16bも周辺領域Ecまで連続して形成されている。第2導電層17は、第2容量電極16cと同一配線層において同じ材料、同じ膜厚で構成され、画素領域Eにおける第2容量電極16cと同じ配置ピッチ、ほぼ同じ形状(平面視で四角形)でそれぞれ独立して形成されている。したがって、第2導電層17は、電気的にフローティング状態にある。
また、ダミーパターンDp1は、保持容量16に対してほぼ同じ段差密度となるように形成されている。
【0078】
図10は段差密度を説明するための概略図である。図10に示すように、画素Pにおける保持容量16の段差は、画素Pごとに独立して形成された第2容量電極16cによって生じている。画素Pの配置ピッチを例えば7μmとするとき、画素電極15と平面視で重なる外形が四角形の第2容量電極16cの周長Sをおよそ25μmとする。前述したように第2容量電極16cの膜厚tを140nm(0.14μm)とすると、第2容量電極16cの側面の面積すなわち段差面積は、t×S=0.14μm×25μm≒3.5μm2となる。1画素Pの面積は配置ピッチの2乗、つまり7μm×7μm≒49μm2となる。段差密度は、例えば1画素Pの面積を単位として、これに対する上記段差面積の割合で示すことができ、3.5μm2/49μm2≒0.071となる。この段差密度とほぼ同等となるようにダミーパターンDp1を形成すれば、第3層間絶縁膜14の下層における配線構造を画素領域Eと周辺領域Ecとでほぼ同等とすることができる。具体的には、周辺領域Ecにおいて、第1容量電極16aを画素領域Eから連続して形成し、第1容量電極16aを覆うようにして誘電体層16bを形成した後に、第2容量電極16cと同じ膜厚tで同じ周長Sとなるように第2導電層17をパターニング形成する。なお、段差密度を画素Pにおける保持容量16とほぼ同等すればよいので、第2導電層17の平面形状は、必ずしも第2容量電極16cと同じ四角形である必要はない。
【0079】
このような段差密度に基づいて配置されたダミーパターンDp1と保持容量16とを覆うようにして、膜厚が例えば500nmの第3層間絶縁膜14を形成する(層間絶縁膜形成工程)。そして、形成された第3層間絶縁膜14の表面に対してCMP処理を施す、さらにCMP処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ175nmとなるまで均一にエッチングする(平坦化処理工程)。すると、図9(b)に示すように、画素領域Eから周辺領域Ecに亘ってほぼ平坦な表面14aを有する第3層間絶縁膜14を形成することができる。そして、第3層間絶縁膜14の表面14aを覆ってITO膜を成膜し、パターニングして複数の画素電極15を形成する(画素電極形成工程)。したがって、図7に示したようなグローバル段差14bが確実に解消される。
また、ダミーパターンDp1の試作結果によれば、画素領域Eにおける1画素P当たりの保持容量16の段差密度を仮に「1」としたときには、ダミーパターンDp1の段差密度が0.5以上であれば、グローバル段差14bを解消することができた。なお、グローバル段差14bを解消する観点からダミーパターンDp1の段差密度は、保持容量16の段差密度に比べて大きいことが望ましい。
【0080】
(実施例2)
図11(a)は実施例2のダミーパターンの配置を示す概略平面図、同図(b)は同図(a)のD−D’線で切った概略断面図である。なお、実施例2では、実施例1と同様に図8に示した周辺領域Ecにダミーパターンを配置した。
【0081】
図11(a)および(b)に示すように、実施例2では、画素領域Eを取り囲む周辺領域EcにダミーパターンDp2を配置した。ダミーパターンDp2は、画素領域Eから周辺領域Ecにまで連続して形成された第1導電層としての第1容量電極16aと、同じく誘電体層16bと、第2容量電極16cと同一配線層であって、同じ材料、同じ膜厚を有して、周辺領域Ecに跨って連続して形成された第2導電層17aとから構成されている。第2導電層17aは電気的にフローティング状態となっている。
【0082】
ダミーパターンDp2と保持容量16とを覆うようにして、膜厚が例えば500nmの第3層間絶縁膜14を形成する(層間絶縁膜形成工程)。そして、形成された第3層間絶縁膜14の表面に対してCMP処理を施す、さらにCMP処理された表面をドライエッチングやウェットエッチングなどの方法を用いて膜厚が前述したようにおよそ175nmとなるまで均一にエッチングする(平坦化処理工程)。すると、図11(b)に示すように、画素領域Eから周辺領域Ecに亘ってほぼ平坦な表面14aを有する第3層間絶縁膜14を形成することができる。そして、第3層間絶縁膜14の表面14aを覆ってITO膜を成膜し、パターニングして複数の画素電極15を形成する(画素電極形成工程)。したがって、実施例1と同様に図7に示したようなグローバル段差14bが確実に解消される。
【0083】
さらに、実施例2のダミーパターンDp2の配置によれば、第2導電層17aを周辺領域Ecに跨って連続して形成するので、第2導電層17を独立して形成する実施例1に比べて、周辺領域Ecにおける第2導電層17の配置に起因するローカル段差も無くすことができる。
【0084】
以上に述べた上記実施形態によれば、以下の効果が得られる。
(1)実施例1または実施例2によれば、画素Pごとに透光性の保持容量16と透光性の画素電極15とが第3層間絶縁膜14を介して平面視で重なり合う画素領域Eの周辺領域Ecに、保持容量16と同一配線層で形成されたダミーパターンDp1またはダミーパターンDp2が配置されている。したがって、保持容量16とダミーパターンDp1またはダミーパターンDp2とを覆う第3層間絶縁膜14の下層の配線構造がほぼ同等となり、第3層間絶縁膜14に平坦化処理を施すことで、より平坦な表面14aが形成される。つまり、従来、画素領域Eの周囲に発生したグローバル段差14bを解消することができる。ゆえに、グローバル段差14bに起因する表示ムラが低減され、高い表示品質を有する液晶装置100を提供あるいは製造することができる。
(2)実施例2のダミーパターンDp2によれば、第2導電層17aが周辺領域Ecにおいて連続的に形成されているので、実施例1のように独立して島状に複数の第2導電層17を形成する場合に対して、周辺領域Ecにおけるローカル段差を解消することができる。
(3)実施例1または実施例2において、ダミーパターンDp1やダミーパターンDp2を構成するところの第2導電層17,17aは電気的にフローティング状態となっているので、特定の電位が与えられる場合に比べて、画素電極15の電位に対して電気的に不必要な影響を与えない。したがって、画素領域Eにおいて安定した表示品質が得られる。
【0085】
(第2実施形態)
<電子機器>
図12は電子機器としての投射型表示装置の構成を示す概略図である。図12に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
【0086】
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
【0087】
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
【0088】
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
【0089】
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
【0090】
液晶ライトバルブ1210は、上述した第1実施形態の液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
【0091】
このような投射型表示装置1000によれば、画素Pの開口領域において、赤、緑、青の色光に対してそれぞれ高い透過率が得られる液晶装置100を液晶ライトバルブ1210,1220,1230として用いているので、偏光照明装置1100から発する光を有効に利用して明るい表示品位が実現されている。
【0092】
また、画素Pの開口領域において高い透過率が得られるということは、開口領域を透過する光の反射率が低下することを意味している。そうすると、反射した光が再び液晶層50を透過する確率が減るので、液晶装置100を液晶ライトバルブ1210,1220,1230として用いたときの耐光性寿命(例えば液晶層50や配向膜18,24の光劣化)が改善される。
【0093】
なお、光源としての偏光照明装置1100から射出された偏光光束のうち、赤色光(R)、緑色光(G)、青色光(B)の分光分布における光強度のピーク波長に対して、画素Pを透過する光の透過率のピーク波長がほぼ合致するように、液晶装置100における第1容量電極16a、第2容量電極16c、画素電極15、第3層間絶縁膜14の膜厚とその範囲をそれぞれ設定して用いることが好ましい。これによれば、光の利用効率をさらに高められる。なお、「ほぼ合致」とは、光源から発する色光の光強度のピーク波長に対して±5%以内の波長範囲に画素Pを透過する色光の透過率のピークが現れている状態を言う。
また例えば、青色光(B)の分光分布を430nmよりも波長が短い紫外光をカットして430nm〜500nmとし、液晶装置100の耐光性寿命をさらに改善する場合には、当該波長範囲に透過率のピークが来るように、第1容量電極16a、第2容量電極16c、画素電極15、第3層間絶縁膜14の膜厚とその範囲をそれぞれ設定する。
【0094】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【0095】
(変形例1)画素領域Eを取り囲む周辺領域Ecに配置されるダミーパターンDp1,Dp2の構成は、これに限定されない。例えば、第1容量電極16aと同一配線層の第1導電層や第2容量電極16cと同一配線層の第2導電層を、周辺領域Ecにおいてそれぞれ独立して島状に形成してもよい。これによれば、第1導電層および第2導電層を共に電気的にフローティング状態とすることができる。
【0096】
(変形例2)上記実施形態において、保持容量16の構成は、これに限定されない。例えば、複数の画素Pに跨って容量線3bとして機能する一方の容量電極を画素電極15に近い側に配置し、該一方の容量電極の下層に誘電体層16bを挟んで画素Pごとに形成される他方の容量電極を配置する構成としてもよい。
【0097】
(変形例3)上記実施形態のダミーパターンDp1,Dp2を適用可能な電気光学装置は、透過型の液晶装置100に限定されない。例えば、画素電極15を光反射性を有するAl(アルミニウム)やAg(銀)、またはこれらの合金などを用いて形成した反射型の液晶装置にも適用することができる。これによれば、第3層間絶縁膜14が平坦で膜厚ばらつきが小さいので、画素領域Eにおいて安定した光反射特性を有する反射型の液晶装置を提供できる。
さらには、受光型の液晶装置100に限らず、自発光型の例えば有機エレクトロルミネッセンス(EL)素子を備えた有機EL装置にも適用可能である。これにより、安定した光学特性(発光特性)を得ることができる。
【0098】
(変形例4)上記実施形態の液晶装置100を適用可能な電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
【符号の説明】
【0099】
3b…容量線、10…基板としての素子基板、14…層間絶縁膜としての第3層間絶縁膜、15…画素電極、16…保持容量、16a…第1容量電極、16b…誘電体層、16c…第2容量電極、17,17a…第2導電層、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置、Dp1,Dp2…ダミーパターン、E…画素領域、Ec…周辺領域、P…画素。
【特許請求の範囲】
【請求項1】
基板上に画素電極と、
前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、
前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、
複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする電気光学装置。
【請求項2】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることを特徴とする請求項1に記載の電気光学装置。
【請求項3】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいことを特徴とする請求項1に記載の電気光学装置。
【請求項4】
前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、
前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第2容量電極と前記第2導電層とが同一配線層においてそれぞれ独立して形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
【請求項5】
前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、
前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第2導電層は、前記第2容量電極と同一配線層において前記周辺領域に跨って連続的に形成されていることを特徴とする請求項1に記載の電気光学装置。
【請求項6】
前記第1導電層および前記第2導電層のうち少なくとも一方が電気的にフローティング状態である請求項4または5に記載の電気光学装置。
【請求項7】
前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項8】
前記画素電極が光反射性を有することを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項9】
基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、
画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、
前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、
形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、
平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
【請求項10】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することを特徴とする請求項9に記載の電気光学装置の製造方法。
【請求項11】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成することを特徴とする請求項9に記載の電気光学装置の製造方法。
【請求項12】
請求項1乃至8のいずれか一項に記載の電気光学装置を備えたことを特徴する電子機器。
【請求項1】
基板上に画素電極と、
前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量と、
前記画素電極と前記保持容量との間に形成され平坦化処理が施された層間絶縁膜と、
複数の前記画素電極を含む画素領域の周辺領域に配置され、前記保持容量と同一配線層に形成されたダミーパターンと、を備えたことを特徴とする電気光学装置。
【請求項2】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度と、前記周辺領域における前記ダミーパターンの前記段差密度とがほぼ同等であることを特徴とする請求項1に記載の電気光学装置。
【請求項3】
単位面積当たりの段差の側面積を段差密度とし、
前記画素領域における前記保持容量の前記段差密度に比べて、前記周辺領域における前記ダミーパターンの段差密度の方が大きいことを特徴とする請求項1に記載の電気光学装置。
【請求項4】
前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、
前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第2容量電極と前記第2導電層とが同一配線層においてそれぞれ独立して形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
【請求項5】
前記保持容量は、複数の画素に跨る容量線として機能する第1容量電極と、前記画素ごとに独立して形成された第2容量電極と、前記第1容量電極と前記第2容量電極とに挟持された誘電体層とからなり、
前記ダミーパターンは、第1導電層と、前記第1導電層に対して前記誘電体層を介して対向配置された第2導電層とからなり、
前記第1容量電極と前記第1導電層とは、同一配線層において前記画素領域と前記周辺領域とに跨って連続的に形成され、
前記第2導電層は、前記第2容量電極と同一配線層において前記周辺領域に跨って連続的に形成されていることを特徴とする請求項1に記載の電気光学装置。
【請求項6】
前記第1導電層および前記第2導電層のうち少なくとも一方が電気的にフローティング状態である請求項4または5に記載の電気光学装置。
【請求項7】
前記画素電極、前記層間絶縁膜、前記保持容量がそれぞれ透光性を有することを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項8】
前記画素電極が光反射性を有することを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。
【請求項9】
基板上に画素電極と、前記画素電極と前記基板との間において平面視で前記画素電極と重なって配置された保持容量とを備えた電気光学装置の製造方法であって、
画素領域に前記保持容量を画素ごとに形成すると共に、前記保持容量と同一配線層において前記画素領域の周辺領域にダミーパターンを形成する工程と、
前記保持容量と前記ダミーパターンとを覆う層間絶縁膜を形成する工程と、
形成された前記層間絶縁膜の表面に平坦化処理を施す工程と、
平坦化処理が施された前記層間絶縁膜上に前記画素電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
【請求項10】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量と前記ダミーパターンの前記段差密度がほぼ同等となるように前記ダミーパターンを形成することを特徴とする請求項9に記載の電気光学装置の製造方法。
【請求項11】
単位面積当たりの段差の側面積を段差密度とし、
前記保持容量の前記段差密度に対して前記ダミーパターンの前記段差密度が大きくなるように前記ダミーパターンを形成することを特徴とする請求項9に記載の電気光学装置の製造方法。
【請求項12】
請求項1乃至8のいずれか一項に記載の電気光学装置を備えたことを特徴する電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2013−76848(P2013−76848A)
【公開日】平成25年4月25日(2013.4.25)
【国際特許分類】
【出願番号】特願2011−216717(P2011−216717)
【出願日】平成23年9月30日(2011.9.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成25年4月25日(2013.4.25)
【国際特許分類】
【出願日】平成23年9月30日(2011.9.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]